JP2011035153A - 薄膜トランジスタ基板および表示デバイス - Google Patents

Abstract

【課題】ソース電極とドレイン電極のドライエッチングレートの低下や、エッチング残さを引き起こすことがなく、半導体層と、ソース電極やドレイン電極といった配線金属の間からバリアメタルを省略することができる薄膜トランジスタ基板および表示デバイスを提供する課題とする。
【解決手段】半導体層１、ソース電極２、ドレイン電極３、透明導電膜４を有する薄膜トランジスタ基板において、ソース電極２とドレイン電極３は、ドライエッチング法によるパターニングで形成されたＧｅ：０．３原子％〜１．２原子％、Ｃｏ：０．０５原子％〜２．０原子％、Ｌａおよび／またはＮｄ：０．１原子％〜０．５ 原子％を含有するＡｌ合金薄膜より成り、半導体層１と直接接続している。
【選択図】図１

Description

本発明は、薄膜トランジスタ基板および表示デバイスに関する技術分野に属するものである。

液晶ディスプレイなどのアクティブマトリクス型の液晶表示装置においては、薄膜トランジスタ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ（以降、ＴＦＴともいう。）がスイッチング素子として用いられている。そのＴＦＴ素子の概略縦断面図を図１に示す。ＴＦＴ素子は、ガラス基板５上に形成されたゲート電極６と、そのゲート電極６の上にゲート絶縁膜７を介して設けられたノンドープの半導体シリコン層１ａ、そして、そのノンドープの半導体シリコン層１ａに接触する不純物ドープされた半導体シリコン層１ｂからなる。ノンドープの半導体シリコン層１ａと不純物ドープされた半導体シリコン層１ｂをまとめて半導体層１と呼ぶ。この不純物ドープされた半導体シリコン１ｂ層は、それぞれＡｌ合金などの配線金属で電気的に接続されている。これらの配線金属をソース電極２、ドレイン電極３と呼ぶ。ドレイン電極３には、更に液晶表示部に使用される透明導電膜４が接続されている。

これらソース電極やドレイン電極に用いられる素材として、特許文献１、特許文献２等として従来から様々なＡｌ合金が提案されている。これらの先行技術文献に記載されたソース電極やドレイン電極は、半導体層や液晶表示部に使用される透明導電膜（以下、ＩＴＯ膜ともいう。）に直接接触しないよう、それらの間にバリアメタルとしてＭｏ、Ｃｒ、Ｔｉ、Ｗ等の高融点金属からなる積層膜が介装されている。

これまで、ドレイン電極と透明導電膜（ＩＴＯ膜）との間に存在するバリアメタルを省略する技術については、例えば、特許文献３、特許文献４、特許文献５等として種々の提案がなされているが、ソース電極やドレイン電極と、薄膜トランジスタの半導体層間に設けられるバリアメタルを省略する技術については、未だ検討が十分になされていない状況であった。また、アクティブマトリクス型の液晶表示装置については、モバイル用途を中心に高精細化のニーズが高く、ソース電極やドレイン電極といった配線金属の微細加工（特にドライエッチング）の要求が高まっているが、この面でも未だに検討が十分になされていない状況であった。

特開平７−４５５５５号公報 特開２００５−１７１３７８号公報 特開２００４−２１４６０６号公報 特開２００５−３０３００３号公報 特開２００６−２３３８８号公報

近年、液晶ディスプレイ（ＬＣＤ）においてパネルの大型化が進む一方、高精細化のニーズも高まってきており、ＬＣＤの高精細化、すなわち、ソース電極やドレイン電極といったＡｌ合金薄膜の配線幅の微細化が要求されてきている。現在、Ａｌ合金薄膜の配線幅は、最小で３．０μｍ程度まで微細化されてきているが、数年後には１．５μｍ程度まで更に微細化されることが予測される。このＡｌ合金薄膜の配線幅の微細化には、ＣＤ（Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ）制御と呼ばれる配線幅のサブミクロン制御を採用することが重要であり、これまでのウエットエッチングによる配線パターンニングに替わって、プラズマを用いたドライエッチングを行うことで、マスクで設定された配線幅通りにエッチングする技術が必須となる。

Ａｌ合金のドライエッチングに使用するハロゲンガスとしては、ＡｌとＦ（フッ素）の化合物が不揮発性であるため、フッ素を使用することはできず、塩素（Ｃｌ_２）、三塩化ホウ素（ＢＣｌ_３）、臭化水素（ＨＢｒ）のいずれかの少なくとも１種を含むエッチャントガスが用いられる。

プラズマによって解離されたＣｌ等のハロゲンラジカルは、被エッチング物であるＡｌ合金表面のＡｌと反応してＡｌＣｌ_Ｘ等の塩基物を形成する。これらＡｌＣｌ_Ｘ等の塩基物は、基板バイアス印加によるイオンボンバードアシスト効果によって気相中に蒸発し、基板が載置されている真空容器外に排気される。生成された塩基物の蒸気圧が低い場合、エッチングレートの低下を招いてスループットの低下を引き起こす。また、Ａｌ合金表面に塩基物を形成したまま蒸発せずに残留するため、エッチング残さ（ドライエッチング中に発生するエッチンングの残り）が発生する。更に、これらアルミエッチングではレジストとの選択比が小さいため、エッチングレートの低下はレジストの膜厚を厚くせざるをえず、リソグラフィーでの解像力を落とすため、微細なパターンの解像を困難にする。

アクティブマトリクス型の液晶表示装置においては、前記したように、モバイル用途を中心に高精細化のニーズが高く、ソース電極やドレイン電極といった配線金属の微細加工（特にドライエッチング）の要求が高まっているが、未だに検討が十分になされていない状況であった。また、モバイル用途として、近年、多結晶ポリシリコンＴＦＴが注目されているが、薄膜トランジスタの半導体層としての多結晶ポリシリコンと、ソース電極やドレイン電極といった配線金属の間からバリアメタルを省略する技術等については、まだ検討が不十分な状況である。

本発明は、上記従来の状況を鑑みてなされたもので、ソース電極およびドレイン電極のドライエッチングレートの低下や、エッチング残さを引き起こすことがなく、薄膜トランジスタの半導体層と、ソース電極やドレイン電極といった配線金属の間からバリアメタルを省略することができる薄膜トランジスタ基板および表示デバイスを提供すること、更には、ドレイン電極と透明導電膜との間に存在するバリアメタルをも省略することができる薄膜トランジスタ基板および表示デバイスを提供することを課題とするものである。

請求項１記載の発明は、薄膜トランジスタの半導体層と、ソース電極、ドレイン電極、および透明導電膜を有する薄膜トランジスタ基板において、前記ソース電極およびドレイン電極は、ドライエッチング法によるパターニングで形成された、Ｇｅ：０．３原子％〜１．２原子％、Ｃｏ：０．０５原子％〜２．０原子％、Ｌａおよび／またはＮｄ：０．１原子％〜１．０ 原子％を含有するＡｌ合金薄膜より成るものであって、更に、前記ソース電極およびドレイン電極は、多結晶ポリシリコン或いは連続粒界結晶ポリシリコンで成る半導体層と直接接続していることを特徴とする薄膜トランジスタ基板である。

請求項２記載の発明は、薄膜トランジスタの半導体層と、ソース電極、ドレイン電極、および透明導電膜を有する薄膜トランジスタ基板において、前記ソース電極およびドレイン電極は、ドライエッチング法によるパターニングで形成された、Ｇｅ：０．３原子％〜１．２原子％、Ｃｏ：０．０５原子％〜０．２原子％未満、Ｌａおよび／またはＮｄ：０．１原子％〜０．５ 原子％を含有するＡｌ合金薄膜より成るものであって、更に、前記ソース電極およびドレイン電極は、多結晶ポリシリコン或いは連続粒界結晶ポリシリコンで成る半導体層と直接接続していることを特徴とする薄膜トランジスタ基板である。

請求項３記載の発明は、更に、前記ドレイン電極が、前記透明導電膜と直接接続している請求項１または２に記載の薄膜トランジスタ基板である。

請求項４記載の発明は、前記ソース電極およびドレイン電極が、スパッタリング法により形成されたものである請求項１乃至３のいずれかに記載の薄膜トランジスタ基板である。

請求項５記載の発明は、前記ソース電極およびドレイン電極は、塩素（Ｃｌ_２）、三塩化ホウ素（ＢＣｌ_３）、臭化水素（ＨＢｒ）のいずれかの少なくとも１種を含むエッチャントガスを用いたドライエッチング法で形成されたものである請求項１乃至４のいずれかに記載の薄膜トランジスタ基板である。

請求項６記載の発明は、前記ソース電極およびドレイン電極は、ドライエッチング前のフォトリソグラフィー現像の際に、その表面が、水酸化テトラメチルアンモニウム水溶液に曝されて形成されたものである請求項５に記載の薄膜トランジスタ基板である。

請求項７記載の発明は、請求項１乃至６のいずれかに記載の薄膜トランジスタ基板が設けられていることを特徴とする表示デバイスである。

本発明によると、ソース電極およびドレイン電極のドライエッチングレートの低下や、エッチング残さを引き起こすことがなく、薄膜トランジスタの半導体層と、ソース電極やドレイン電極といった配線金属の間からバリアメタルを省略することが可能となる。また、ドレイン電極と透明導電膜との間に存在するバリアメタルをも省略することも可能となる。

液晶表示装置に用いられるＴＦＴ素子を示す縦断面図である。 実施例１に係るエッチングレート評価のプロセスフローを示すもので、（ａ）はシリコン基板上に酸化膜とＡｌ合金薄膜を形成した状態を示す側面図、（ｂ）はフォトリソグラフィーによりレジストの塗布、露光、現像を行ってレジストパターンを形成した状態を示す側面図、（ｃ）はレジストパターンをマスクにしてＡｌ合金薄膜のドライエッチングを行う状態を示す側面図、（ｄ）はレジスト除去を行った後の状態を示す側面図である。 実施例２に係る評価用素子（ｐｎ接合素子）の作製プロセスを示すもので、（ａ）はｐ型低抵抗Ｓｉ基板の上に多結晶シリコンの膜を形成した状態を示す側面図、（ｂ）は多結晶シリコン膜へＢＦ_２ ^＋イオンを注入する状態を示す側面図、（ｃ）はＢＦ_２ ^＋イオン注入後に熱処理により多結晶シリコン膜をｐ型多結晶シリコン膜とした状態を示す側面図、（ｄ）はｐ型多結晶シリコン膜の上にｎ型多結晶シリコンの膜を形成した状態を示す側面図、（ｅ）はｎ型多結晶シリコン膜の上にＡｌ合金の膜を形成した後にエッチングをして作成した評価用素子（ｐｎ接合素子）を示す側面図である。

以下、本発明を添付図面に示す実施形態に基づいて更に詳細に説明する。

まず、本発明の薄膜トランジスタ基板の構造を、図１に基づいて説明する。前記したように、液晶ディスプレイなどのアクティブマトリクス型の液晶表示装置においては、薄膜トランジスタがスイッチング素子として用いられている。このＴＦＴ素子は、ガラス基板５上に形成されたゲート電極６と、そのゲート電極６の上にゲート絶縁膜７を介して設けられたノンドープの半導体シリコン層１ａ、そして、そのノンドープの半導体シリコン層１ａに接触する不純物ドープされた半導体シリコン層１ｂから構成されている。このノンドープの半導体シリコン層１ａと不純物ドープされた半導体シリコン層１ｂをまとめて半導体層１と呼ぶ。この不純物ドープされた半導体シリコン１ｂ層は、それぞれＡｌ合金などの配線金属で電気的に接続されている。これらの配線金属をソース電極２、ドレイン電極３と呼ぶ。ドレイン電極３には、更に液晶表示部に使用される透明導電膜４が接続されている。

本発明者らは、Ａｌに種々の元素を添加した薄膜を用いて評価用素子を形成し、Ａｌ／Ｓｉの相互拡散（Ａｌ原子とＳｉ原子との相互拡散）、電気抵抗率、耐ヒロック性を調べた。その結果、Ａｌに、Ｇｅを添加し、更にＣｏを添加し、その上にＬａおよび／またはＮｄを添加することが、上記特性に対し有効であることを見いだした。

ＡｌにＳｉを添加すると、Ｓｉの添加量の増加とともにＡｌ原子とＳｉ原子との相互拡散を抑制する効果が向上することが知られているが、ＡｌにＧｅを添加することでも、Ａｌ原子とＳｉ原子との相互拡散を抑制する効果を得ることができる。尚、ＡｌにＧｅを添加した方が、Ｓｉを添加するよりＩＴＯ膜とのダイレクトコンタクトが取れるという面で優れている。一方で、これらを単独で用いた場合（ＡｌにＧｅのみを添加した場合）には、Ａｌ／Ｓｉの相互拡散を抑制できる温度の上限は２５０℃程度である。しかし、Ａｌ−Ｇｅ合金に更にＣｏを添加（ＡｌにＧｅを添加し、更にＣｏを添加）して、ＧｅとＣｏを含有するＡｌ合金にすると、Ａｌ／Ｓｉの相互拡散がより高温まで抑制できることを見いだした。

相互拡散を抑制するメカニズムは、次のように考察される。まず、Ｇｅを含有させる効果としては、Ｓｉを主成分とする半導体層から、ソース電極やドレイン電極といったＡｌ薄膜中へＳｉ原子が拡散するのを防止する効果を有する。即ち、あらかじめＡｌ薄膜中にＳｉ原子と同効元素であるＧｅ原子を添加しておくことで、拡散のドライビングフォースである濃度差を低減することができる。また、Ｃｏを含有させる効果としては、Ａｌ合金薄膜とＳｉ半導体層との界面（Ａｌ合金薄膜／Ｓｉ半導体層界面）に拡散防止層を形成するためと考えられる。即ち、Ｃｏは低温で容易にＳｉと反応しシリサイドを形成する。一旦、シリサイドが生成されると、シリサイド層がバリアとして働き、それ以上相互拡散が進まないものと考えられる。これらの相乗効果により飛躍的に改善され、Ａｌ／Ｓｉの相互拡散がより高温まで抑制できるものと考えられる。

Ａｌ／Ｓｉの相互拡散がより高温まで抑制できる一方で、Ａｌ−Ｇｅ−Ｃｏ合金よりなる薄膜では、耐ヒロック性が十分ではない。しかし、Ａｌ−Ｇｅ−Ｃｏ合金に更にＬａおよび／またはＮｄを添加することで、耐ヒロック性が向上することが分かった。

ドレイン電極は、以上のような成分組成のＡｌ合金よりなるので、薄膜トランジスタの半導体層のほか、透明電動膜ともバリアメタルを介さずに直接接続させることができる。これは、主にＡｌ合金がＣｏを含有することによる。即ち、加熱によってＣｏの金属間化合物が粒界および粒内に析出することにより、透明電動膜との界面に導電パスが形成されるためと考えられる。

ソース電極およびドレイン電極は、Ａｌ合金をフォトリソグラフィー、ドライエッチングによるパターニングで形成する必要がある。前記したような成分組成のＡｌ合金の場合、生成されたＧｅ、Ｃｏ、Ｌａおよび／またはＮｄの塩化物は、ＡｌＣｌ_Ｘに比べて蒸気圧が低いため、Ｇｅ、Ｃｏ、Ｌａおよび／またはＮｄといった添加元素の含有量はできるだけ少なくする必要がある。

従って、本発明によれば、ソース電極およびドレイン電極のドライエッチングレートの低下を引き起こすことがなく、薄膜トランジスタの半導体層と、ソース電極やドレイン電極といったＡｌ合金の間からバリアメタルを省略することが可能となる。また、ドレイン電極と透明導電膜との間に存在するバリアメタルをも省略することも可能となる。即ち、これらの間にバリアメタルを形成する必要がなく、微細な配線パターニングのスループリットを落とすことなく形成することができる。

本発明の薄膜トランジスタ基板において、ソース電極およびドレイン電極を形成するＡｌ合金薄膜へ添加するＧｅ、Ｃｏ、Ｌａおよび／またはＮｄといった添加元素の含有量は、Ｇｅ：０．３原子％〜１．２ 原子％、Ｃｏ：０．０５原子％〜２．０原子％、Ｌａおよび／またはＮｄ：０．１原子％〜１．０ 原子％としている。その理由を以下に説明する。

Ｇｅ：０．３原子％〜１．２ 原子％としているのは、Ｇｅ：０．３原子％未満では、Ａｌ／Ｓｉの相互拡散の抑制効果が低下してＡｌ／Ｓｉの相互拡散の抑制が不十分となり、Ｇｅ：１．２原子％超では、ドライエッチングレートが大幅に低下するからである。Ｇｅの含有量の好ましい下限は０．３原子％、より好ましい下限は０．４原子％であり、好ましい上限は０．８原子％、より好ましい上限は０．５原子％である。

また、Ｃｏ：０．０５原子％〜２．０原子％としているのは、Ｃｏ：０．０５原子％未満では、Ａｌ／Ｓｉの相互拡散の抑制効果が低下してＡｌ／Ｓｉの相互拡散の抑制が不十分となるからであり、Ｃｏ：２．０原子％超では、ドライエッチングレートが大幅に低下するからである。Ｃｏの含有量の好ましい下限は０．１原子％であり、好ましい上限は１．０原子％、より好ましい上限は０．６原子％である。また、０．２原子％未満であることが更に好ましい。

更には、Ｌａおよび／またはＮｄ：０．１原子％〜１．０原子％としているのは、Ｌａおよび／またはＮｄ：０．１原子％未満では、耐ヒロック性の向上効果が低下して耐ヒロック性が不十分となり、Ｌａおよび／またはＮｄ：１．０原子％超では、ドライエッチングレートが大幅に低下するからである。Ｌａおよび／またはＮｄの含有量の好ましい上限は０．５原子％、より好ましい上限は０．３５原子％である。

Ａｌ／Ｓｉの相互拡散の始まる温度は、半導体層が多結晶シリコンである場合には一層高くなるので、半導体層が多結晶ポリシリコンであることが推奨される。また、多結晶シリコンと同様、連続粒界結晶ポリシリコンにも本発明は適用することができる。

尚、ソース電極およびドレイン電極を形成するＡｌ合金薄膜はスパッタリング法により形成されていることが望ましい。即ち、ソース電極およびドレイン電極のＡｌ合金薄膜の形成に際し、その形成方法は特には限定されないが、スパッタリング法を適用することが望ましい。スパッタリング法によれば、使用するターゲットの組成を調整することにより容易に所望の成分組成を得ることができるからである。

本発明に係る薄膜トランジスタ基板は、種々の電子機器に用いることができる。例えば、液晶ディスプレイや有機ＥＬディスクなどの表示デバイスの薄膜トランジスタ基板として用いることができる。

以下、本発明の発明例および比較例について説明する。尚、本発明は以下の実施例に限定されるものではなく、本発明の趣旨に適合し得る範囲で適当に変更を加えて実施することも可能であり、それらは何れも本発明の技術範囲に含まれる。

（実施例１）
本発明の発明例および比較例に係るエッチングレート評価のプロセスフローを図２に示す。まず、シリコン基板上に熱酸化法により膜厚１００ｎｍの酸化膜（ＳｉＯ_２）を形成した。続いて、その酸化膜の上に膜厚３００ｎｍのＡｌ合金薄膜をスパッタリング法により成膜した。（以上、図２（ａ）に示す。）次に、フォトリソグラフィーによりレジストの塗布、露光、現像を行って、レジストパターン（ＰＲ）を形成した。そのレジストパターンの形成の際、現像液は水酸化テトラメチルアンモニウム水溶液（ＴＭＡＨ）を用いている。（以上、図２（ｂ）に示す。）

次に、レジストパターンをマスクにしてＡｌ合金薄膜のドライエッチングを行った。ドライエッチングには、特開２００４−５５８４２号公報に記載されたＩＣＰ（誘導結合プラズマ）式ドライエッチング装置を用いた。この特開２００４−５５８４２号公報に記載のプラズマ発生装置は、誘導窓が平板タイプのいわゆるＴＣＰ（Ｔｒａｎｓｆｅｒ−Ｃｏｕｐｌｅｄ Ｐｌｏｓｍａ）タイプのプラズマ処理装置（エッチャー）である。平板の石英誘導窓上に１ターンの１３．５６ＭＨｚのＲＦアンテナが整合器を介して設置され、石英誘導窓直下に誘導結合によって高密度プラズマが生成される。基板を載置する基板サセプタには４００ｋＨｚの基板バイアス用低周波を印加したものを用いた。この装置を用いてエッチングを行った。エッチング条件は、ガス流量：Ａｒ／Ｃｌ_２／ＢＣｌ_３＝３００／２００／６０ｓｃｃｍ、ガス圧：１．９Ｐａ、アンテナに印加した電力（ソースＲＦ）：５００Ｗ、基板バイアス：６０Ｗ、基板温度（サセプタ温度）：２０℃とした。（以上、図２（ｃ）に示す。）

エッチング後には、レジストやＡｌ配線パターンに付着した反応生成物と空気中の水分が反応し、塩酸（ＨＣｌ）を発生することによってＡｌ合金配線が腐食するアフターコロージョンを防止するために、チャンバーから大気開放せずに真空一貫において、酸素プラズマによる灰化処理（アッシュ）によるレジスト除去を行った。（以上、図２（ｄ）に示す。）エッチング時間を因子として、このようなエッチング及び後処理を実施してエッチンングレートを算出した。

このようにして得られた結果を表１に示す。エッチングレートは、純Ａｌ薄膜（Ｎｏ．１）に対する比率を示し、０．３以上を合格（○）とした。残さは、Ａｌ合金薄膜をエッチングした後に、更にオーバーエッチングを施した後の酸化膜表面の複数箇所を走査型電子顕微鏡（ＳＥＭ）を用いて観察し、直径０．３μｍ以上の残さの有無を調べ、測定した何れの箇所にも残さが観察されなかったものを合格（○）とした。また、エッチングレートと残さの両項目とも合格（○）であるものを総合判定で合格（○）とした。尚、表１に示すａｔ％とは、原子％のことである。（表２および表３でも同じ。）

（実施例１で得られた結果のまとめ）
表１には、Ｇｅ、Ｃｏ、Ｌａおよび／またはＮｄを含有するＡｌ合金薄膜をソース−ドレイン電極とした実施例を記載している。表１によると、Ａｌ合金薄膜（ソース−ドレイン電極）の成分組成が本発明の要件を満足するＮｏ．２〜３１は、エッチングレートと残さの両項目で合格（○）であり、総合判定は合格（○）であった。また、ソース−ドレイン電極を純Ａｌ薄膜としたＮｏ．１の場合も残さは観察されず、総合判定は合格（○）であった。

（実施例２−１）
本発明の発明例および比較例に係る評価用素子（ｐｎ接合素子）を作製した。このプロセスフローを図３に示す。まず、ｐ型低抵抗シリコン基板上にＬＰＣＶＤ法により膜厚２００ｎｍの多結晶シリコン膜を形成した。（以上、図３（ａ）に示す。）このとき、原料ガスには、ＳｉＨ_４を用いた。続いて、ＢＦ_２ ^＋イオンを１０ｋｅＶ、３ｅ^１５／ｃｍ^２の条件にてイオン注入した。（以上、図３（ｂ）に示す。）次に、このイオン注入後に、８００℃、３０分の熱処理を行い、ｐ型にドーピングされた多結晶シリコン膜とした。（以上、図３（ｃ）に示す。）更に、このｐ型多結晶シリコン膜の上に膜厚約４０ｎｍのｎ型にドーピングされた多結晶シリコン膜を形成した。（以上、図３（ｄ）に示す。）このとき、成膜には、ＳｉＨ_４とドーピングガスとしてＰＨ_３を用いた。これにより、多結晶シリコンのｐｎ接合が形成された。

そして、この多結晶シリコン膜の上に膜厚約３００ｎｍのＡｌ合金薄膜をスパッタリング法により成膜した。次に、フォトリソグラフィーによりレジストパターンを形成した後、レジストをマスクとしてＡｌ合金薄膜のエッチングを行うことで、図３（ｅ）に示す評価用素子を形成した。（以上、図３（ｅ）に示す。）尚、このＡｌ合金薄膜の組成は、表２および表３のソース−ドレイン電極の欄に示す通りである。この図３（ｅ）に示す評価用素子において、Ａｌ合金薄膜がソース−ドレイン電極に相当し、その下方のｎ型多結晶シリコン膜およびｐ型多結晶シリコン膜が薄膜トランジスタの半導体層に相当する。ソース−ドレイン電極（Ａｌ合金薄膜）と薄膜トランジスタの半導体層とは、バリアメタルを介在させることなく、直接接続した構造を有している。

このようにして作製された評価用素子（ｐｎ接合素子）について、２５０〜４００℃の温度で、３０分間の熱処理を施した。そして、熱処理後のｐｎ接合素子について、電流電圧特性を測定することにより、Ａｌ原子とＳｉ原子の相互拡散の程度を調べた。即ち、多結晶シリコン（半導体層）中のＳｉ原子とＡｌ合金膜（ソース−ドレイン電極）中のＡｌ原子との拡散現象は、ｐｎ接合素子の電流電圧特性を測定することにより評価できる。正常なｐｎ接合を有する素子は、ｎ型領域に負の電圧、ｐ型領域に正の電圧（正バイアス）を印可することで電流を流し、逆にｎ型領域に正の電圧、ｐ型領域に負の電圧（逆バイアス）を印可することで電流を遮断するという整流性を有する。しかし、Ａｌ合金薄膜（ソース−ドレイン電極）からＡｌ原子がｐｎ接合領域に拡散してしまうと、正常な整流性が得られなくなる。即ち、逆バイアスを印可した場合でも電流を遮断できなくなってしまう。従って、逆バイアス時に流れる電流（リーク電流）の大小を評価することでＡｌ原子とＳｉ原子の相互拡散の影響を把握することができる。そこで、このリーク電流の値を測定し、このリーク電流の測定値よりＡｌ原子とＳｉ原子の相互拡散の程度を評価した。評価した素子のサイズは、３０μｍ×３０μｍのｐｎ接合面積を有しており、これに逆バイアスとして＋１Ｖを印加した際の電流値をリーク電流と定義した。尚、表２および表３には、リーク電流を「Ｅ−Ｘ（整数）」というように示しているが、これは「１０^−Ｘ」を意味する。

この結果を表２および表３の相互拡散の欄に示す。ソース−ドレイン電極（Ａｌ合金薄膜）と薄膜トランジスタの半導体層との間にバリアメタルとしてＣｒを介在させたものについてのリーク電流は４．０×１０^−９Ａであり、その１０倍の値（４．０×１０^−８Ａ）と比較し、リーク電流が小さいものを○、リーク電流が大きいものを×として示した。即ち、リーク電流が４．０×１０^−８Ａ以下のものを良好、リーク電流が４．０×１０^−８Ａ超のものを不適とした。

また、熱処理によるヒロックの発生について、次のようにして評価した。前記ｐｎ接合素子試料に対し、１０μｍ幅のラインアンドスペースパターンの配線を形成し、３５０℃にて３０分の真空熱処理を行った。その後、電子顕微鏡で配線表面を観察し、直径０．１μｍ 以上のヒロックの個数をカウントした。ヒロック密度が、１×１０^９ 個／ｍ^２ 以下のものを良好（○）、１×１０^９ 個／ｍ^２ 超のものを不良（×）とした。この結果を表２および表３のヒロック耐性の欄に示す。

（実施例２−２）
ガラス基板上に膜厚３００ｎｍ のＡｌ合金薄膜を、スパッタリング法により成膜した。次に、フォトリソグラフィーによりレジストパターンを形成した後、レジストをマスクとしてＡｌ合金薄膜のエッチングを行い、幅１００μｍ、長さ１０ｍｍのストライプパターン形状に加工した。尚、このＡｌ合金薄膜の組成も、表２のソース−ドレイン電極の欄に示す通りである。

上記エッチング後のＡｌ合金膜について、２５０〜４００℃の温度で３０分間の熱処理を施した。そして、この熱処理後のＡｌ合金薄膜について、四端子法により電気抵抗率を測定した。この結果を表２および表３の電気抵抗率の欄に示す。尚、純Ａｌ薄膜の電気抵抗率（３．３μΩｃｍ）の約１．３倍の電気抵抗率（４．３μΩｃｍ）を基準値とし、この基準値以下のものを良好とし、基準値を超えるものを不良とした。

（実施例２−３）
Ａｌ合金電極と透明導電膜とを直接接続した際の接触性（コンタクト抵抗）を調べた。表２および表３に示す種々のＡｌ合金電極上にＩＴＯ膜が形成された試料をＡｒガス雰囲気下、圧力０．４Ｐａ、温度２００℃の条件にて形成した。ＩＴＯ膜は、酸化インジウムに１０質量％の酸化スズを加えたものを使用した。

コンタクト抵抗率は、１０μｍ角のコンタクトホールを有するケルビンパターンを作製し、四端子法にて測定した。Ｃｒ薄膜とＩＴＯとのコンタクト抵抗率２×１０^−４Ωｃｍ^２ を基準値とし、この基準値以下のものを良好（○）、基準値を超えるものを不良（×）とした。評価結果を表２および表３に示す。尚、表２および表３には、コンタクト抵抗率を「Ｅ−Ｘ（整数）」というように示しているが、これは「１０^−Ｘ」を意味する。

尚、表２および表３に示すＮｏ．は、表１に示すＮｏ．と、ソース−ドレイン電極の成分組成が一致しないが、表２および表３に対応Ｎｏ．として表１のＮｏ．に該当するＮｏ．を示す。表１に該当するＮｏ．がない場合は、「−」と記載している。

（実施例２で得られた結果のまとめ）
表２および表３によると、Ｎｏ．３〜３６は全て、Ａｌ合金薄膜（ソース−ドレイン電極）の成分組成が本発明の要件を満足する発明例である。その結果、Ｎｏ．３〜３６では、リーク電流、ヒロック耐性、電気抵抗率、コンタクト抵抗の全ての項目で良好であり、総合判定は合格（○）であった。これに対し、ソース−ドレイン電極を純Ａｌ薄膜としたＮｏ．１の場合、リーク電流、ヒロック耐性、コンタクト抵抗で良好な結果を得られず、また、ソース−ドレイン電極（Ａｌ合金薄膜）と薄膜トランジスタの半導体層との間にバリアメタルとしてＣｒを介在させたＮｏ．２の場合も、電気抵抗率で不良であり、そのいずれもが総合判定は不合格（×）であった。

（実施例１と２の総合評価）
Ａｌ合金薄膜（ソース−ドレイン電極）の成分組成が、本発明の要件を満足する場合は、実施例１と実施例２のいずれでも総合判定は合格（○）であり、ソース電極およびドレイン電極のドライエッチングレートの低下や、エッチング残さを引き起こすことがなく、且つ、十分に基本的な性能を備えたソース電極やドレイン電極として用いることができる。これに対し、Ａｌ合金薄膜（ソース−ドレイン電極）の成分組成が、本発明の要件も満足しない場合や、ソース−ドレイン電極に純Ａｌ薄膜を用いた場合、ソース−ドレイン電極（Ａｌ合金薄膜）と薄膜トランジスタの半導体層との間にバリアメタルとしてＣｒを介在させた場合は、少なくとも、実施例１と実施例２のいずれかで総合判定は不合格（×）となり、本発明の課題を解決することはできない。

１…半導体層
２…ソース電極
３…ドレイン電極
４…透明導電膜
５…ガラス基板
６…ゲート電極
７…ゲート絶縁膜

Claims (7)

1. 薄膜トランジスタの半導体層と、ソース電極、ドレイン電極、および透明導電膜を有する薄膜トランジスタ基板において、
   前記ソース電極およびドレイン電極は、ドライエッチング法によるパターニングで形成された、Ｇｅ：０．３原子％〜１．２原子％、Ｃｏ：０．０５原子％〜２．０原子％、Ｌａおよび／またはＮｄ：０．１原子％〜１．０ 原子％を含有するＡｌ合金薄膜より成るものであって、
   更に、前記ソース電極およびドレイン電極は、多結晶ポリシリコン或いは連続粒界結晶ポリシリコンで成る半導体層と直接接続していることを特徴とする薄膜トランジスタ基板。
2. 薄膜トランジスタの半導体層と、ソース電極、ドレイン電極、および透明導電膜を有する薄膜トランジスタ基板において、
   前記ソース電極およびドレイン電極は、ドライエッチング法によるパターニングで形成された、Ｇｅ：０．３原子％〜１．２原子％、Ｃｏ：０．０５原子％〜０．２原子％未満、Ｌａおよび／またはＮｄ：０．１原子％〜１．０ 原子％を含有するＡｌ合金薄膜より成るものであって、
   更に、前記ソース電極およびドレイン電極は、多結晶ポリシリコン或いは連続粒界結晶ポリシリコンで成る半導体層と直接接続していることを特徴とする薄膜トランジスタ基板。
3. 更に、前記ドレイン電極が、前記透明導電膜と直接接続している請求項１または2に記載の薄膜トランジスタ基板。
4. 前記ソース電極およびドレイン電極が、スパッタリング法により形成されたものである請求項１乃至３のいずれかに記載の薄膜トランジスタ基板。
5. 前記ソース電極およびドレイン電極は、塩素（Ｃｌ_２）、三塩化ホウ素（ＢＣｌ_３）、臭化水素（ＨＢｒ）のいずれかの少なくとも１種を含むエッチャントガスを用いたドライエッチング法で形成されたものである請求項１乃至４のいずれかに記載の薄膜トランジスタ基板。
6. 前記ソース電極およびドレイン電極は、ドライエッチング前のフォトリソグラフィー現像の際に、その表面が、水酸化テトラメチルアンモニウム水溶液に曝されて形成されたものである請求項５に記載の薄膜トランジスタ基板。
7. 請求項１乃至６のいずれかに記載の薄膜トランジスタ基板が設けられていることを特徴とする表示デバイス。

Images