TWI478349B - Thin film transistor substrate and display device - Google Patents

Thin film transistor substrate and display device Download PDF

Info

Publication number
TWI478349B
TWI478349B TW098101860A TW98101860A TWI478349B TW I478349 B TWI478349 B TW I478349B TW 098101860 A TW098101860 A TW 098101860A TW 98101860 A TW98101860 A TW 98101860A TW I478349 B TWI478349 B TW I478349B
Authority
TW
Taiwan
Prior art keywords
drain electrode
thin film
film transistor
source electrode
atomic percent
Prior art date
Application number
TW098101860A
Other languages
English (en)
Other versions
TW201001709A (en
Inventor
Mototaka Ochi
Nobuyuki Kawakami
Katsufumi Tomihisa
Hiroshi Goto
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of TW201001709A publication Critical patent/TW201001709A/zh
Application granted granted Critical
Publication of TWI478349B publication Critical patent/TWI478349B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

薄膜電晶體基板及顯示裝置
本發明屬於薄膜電晶體基板及顯示裝置之技術領域。
於液晶顯示器等主動矩陣型液晶顯示裝置，使用薄膜電晶體：Thin File Transistor(以下，亦稱為TFT)作為開關元件。該TFT元件之概略縱剖面圖顯示於圖1。TFT元件，係由被形成於玻璃基板5上的閘極電極6、於該閘極電極6上中介著閘極絕緣膜而設的無摻雜之半導體矽層1a、以及接觸於該無摻雜之半導體矽層1a之被摻雜不純物的半導體矽層1b所構成。無摻雜之半導體矽層1a與被摻雜不純物的半導體矽層1b合稱為半導體層1。此被摻雜不純物的半導體矽層1b，分別以鋁合金等配線金屬導電連接。這些配線金屬稱為源極電極2、汲極電極3。於汲極電極3，進而被連接著使用於液晶顯示部的透明導電膜4。
作為這些源極電極或汲極電極所使用的素材，如專利文獻1、專利文獻2等所示自以前即有種種鋁合金被提出。被記載於這些先行技術文獻之源極電極或汲極電極，以不直接接觸於半導體層或被使用於液晶顯示部的透明導電膜(以下，亦稱為ITO膜)的方式，於這些之間作為障壁金屬中介裝設有鉬、鉻、鈦、鎢等高融點金屬所構成的層積膜。
到目前為止，針對省略存在於汲極電極與透明導電膜(ITO膜)之間的障壁金屬的技術，例如在專利文獻3、專利文獻4、專利文獻5等之中提出了種種提案，但針對省略設置在源極電極或汲極電極，與薄膜電晶體之半導體層間的障壁金屬之技術，則是仍未有充分的檢討。此外，針對主動矩陣型之液晶顯示裝置，以可攜用途為中心對於高精細化的需求相當高，源極電極或汲極電極等配線金屬的細微加工(特別是乾蝕刻)之要求越來越高，這一方面也仍然是尚未被充分檢討的狀態。
[專利文獻1]日本專利特開平7-45555號公報
[專利文獻2]日本專利特開2005-171378號公報
[專利文獻3]日本專利特開2004-214606號公報
[專利文獻4]日本專利特開2005-303003號公報
[專利文獻5]日本專利特開2006-23388號公報
近年來，於液晶顯示器(LCD)有面板大型化之進展，另一方面高精細化的需求也越來越高，因而要求著LCD的高精細化，亦即被要求著源極電極或汲極電極等鋁合金薄膜的配線寬幅的微細化。現在，鋁合金薄膜的配線寬幅已被微細化到最小為3.0μm程度，但數年之後應該可以更被微細化到1.5μm程度。此鋁合金薄膜的配線寬幅的微細化上，採用被稱為CD(Critical Dimension)控制的配線寬幅之次微米控制是很重要的，替代到目前為止藉由濕式蝕刻之配線圖案化，而改用電漿來進行乾蝕刻，依照遮罩設定的配線寬幅來蝕刻的技術變成是必須的。
作為使用於鋁合金的乾蝕刻之鹵素氣體，因為鋁與氟之化合物不具揮發性，所以無法使用氟，而使用氯氣(Cl2 )、三氯化硼(BCl3 )、溴化氫(HBr)之任一之至少一種之蝕刻劑氣體。
藉由電漿解離的氯等鹵素自由基，與被蝕刻物之鋁合金表面的鋁反應形成AlClX 等氯化物。這些AlClX 等氯化物，藉由根據基板偏壓施加導致的離子轟擊輔助效果而蒸發至氣相中，再被排氣到基板被載置之真空容器外。產生的氯化物的蒸汽壓很低的場合，會招致蝕刻率的降低，引起生產率的降低。此外，因為在鋁合金表面會維持氯化物之形成沒有蒸發而殘留下來，所以會發生蝕刻殘餘(發生於乾蝕刻中的蝕刻之殘餘)。進而，在這些鋁蝕刻中與光阻之選擇比很小，所以蝕刻率的降低而不得不增加光阻的膜厚，使蝕刻的解析度低落，對微細圖案的成像帶來困難。
於主動矩陣型之液晶顯示裝置，如前所述，以可攜用途為中心對於高精細化的需求相當高，源極電極或汲極電極等配線金屬的細微加工(特別是乾蝕刻)之要求越來越高，但仍然是尚未被充分檢討的狀態。此外，作為移動用途，近年來多結晶多晶矽TFT受到矚目，作為薄膜電晶體的半導體層之多結晶多晶矽，及源極電極或汲極電極等配線金屬之間省略障壁金屬的技術等，仍然是尚未被充分檢討的狀態。
本發明係有鑑於前述從前之狀況，課題在於提供可以消除源極電極及汲極電極之乾蝕刻率的降低，或消除引起蝕刻殘餘，而可以由源極電極或汲極電極等配線金屬之間省略障壁金屬之薄膜電晶體基板及顯示裝置，進而，提供可以省略存在於汲極電極與透明導電膜之間的障壁金屬之薄膜電晶體基板及顯示裝置。
[1]具有薄膜電晶體之半導體層，與源極電極、汲極電極以及透明導電膜之薄膜電晶體基板，其特徵為：前述源極電極及汲極電極，係根據乾蝕刻法進行圖案化而被形成之，含有矽及鍺所選出至少一種：0.1~1.5原子百分比、鎳及鈷中所選出至少一種：0.1~3.0原子百分比、鑭及釹中所選出至少一種：0.1~0.5原子百分比之鋁合金薄膜所構成者；前述源極電極及汲極電極，係與以多結晶多晶矽或連續粒界結晶多晶矽所構成的半導體層直接連接。
[2]具有薄膜電晶體之半導體層，與源極電極、汲極電極以及透明導電膜之薄膜電晶體基板，其特徵為：前述源極電極及汲極電極，係根據乾蝕刻法進行圖案化而被形成之，含有矽及鍺所選出至少一種：0.1~1.5原子百分比、鎳及鈷中所選出至少一種：0.1~6原子百分比、鑭及釹中所選出至少一種：0.1~0.35原子百分比之鋁合金薄膜所構成者；前述源極電極及汲極電極，係與以多結晶多晶矽或連續粒界結晶多晶矽所構成的半導體層直接連接。
[3]具有薄膜電晶體之半導體層，與源極電極、汲極電極以及透明導電膜之薄膜電晶體基板，其特徵為：前述源極電極及汲極電極，係根據乾蝕刻法進行圖案化而被形成之，含有矽及鍺所選出至少一種：0.1~2.0原子百分比、鎳及鈷中所選出至少一種：0.1~2.0原子百分比、鑭及釹中所選出至少一種：0.1~0.25原子百分比之鋁合金薄膜所構成者；前述源極電極及汲極電極，係與以多結晶多晶矽或連續粒界結晶多晶矽所構成的半導體層直接連接。
[4]進而前述汲極電極，與前述透明導電膜直接連接之[1]至[3]之任一所記載之薄膜電晶體基板。
[5]前述源極電極與汲極電極，係藉由濺鍍法而形成的[1]至[4]之任一所記載之薄膜電晶體基板。
[6]前述源極電極及汲極電極，係以使用包含由氯氣(Cl2 )、三氯化硼(BCl3 )、溴化氫(HBr)所選出之至少1種氣體之蝕刻劑氣體的乾蝕刻法來形成的[1]至[3]之任一所記載之薄膜電晶體基板。
[7]前述源極電極及汲極電極，在乾蝕刻前之光蝕刻顯影時，前述源極電極及汲極電極的表面，係被暴露於四甲基氫氧化銨水溶液而被形成的[6]所記載之薄膜電晶體基板。
[8]具備[1]至[7]之任一之薄膜電晶體基板的顯示裝置。
根據本發明，可以不引起源極電極及汲極電極之乾蝕刻率的降低，或引起蝕刻殘留，而可以由薄膜電晶體之半導體層、源極電極或汲極電極等配線金屬之間省略障壁金屬。此外，存在於汲極電極與透明導電膜之間的障壁金屬亦可以省略。
以下，根據附圖所示之實施型態更詳細說明本發明。
首先，根據圖1說明本發明之薄膜電晶體基板之構造。如前所述，於液晶顯示器等主動矩陣型液晶顯示裝置，使用薄膜電晶體作為開關元件。此TFT元件，係由被形成於玻璃基板5上的閘極電極6、於該閘極電極6上中介著閘極絕緣膜而設的無摻雜之半導體矽層1a、以及接觸於該無摻雜之半導體矽層1a之被摻雜不純物的半導體矽層1b所構成。此無摻雜之半導體矽層1a與被摻雜不純物的半導體矽層1b合稱為半導體層1。此被摻雜不純物的半導體矽層1b，分別以鋁合金等配線金屬導電連接。這些配線金屬稱為源極電極2、汲極電極3。於汲極電極3，進而被連接著使用於液晶顯示部的透明導電膜4。
本案發明人等，使用在鋁添加種種元素之薄膜形成評估用元件，調查鋁/矽之相互擴散(鋁原子與矽原子之相互擴散)、電阻率、耐小丘(hillock)性。結果，於鋁內添加矽及/或鍺，進而添加鎳及/或鈷，進而再添加鑭及/或釹，發現對前述特性的提升相當有效。
對鋁添加矽的話，隨著矽的添加量增加同時抑制鋁原子與矽原子相互擴散的效果提高係屬已知。另一方面，單獨使用這些的場合(對鋁僅添加矽的場合)，可以抑制鋁/矽之相互擴散的溫度上限為250℃程度。但是對鋁-矽合金進而添加鎳(對鋁添加矽，進而添加鎳)，而成為含有矽與鎳的鋁合金的話，發現可以到更高溫為只都抑制鋁/矽之相互擴散。
抑制相互擴散的機制，推測如下。首先作為含有矽之效果，係具有防止從以矽為主成分的半導體層，往源極電極或汲極電極等鋁薄膜中擴散矽原子的效果。亦即，藉由預先在鋁薄膜中添加與矽原子同種的原子，可以減低擴散的驅動力之濃度差。此外，作為含有鎳的效果，被認為是因為在鋁合金薄膜與矽半導體層之界面(鋁合金薄膜/矽半導體層界面)形成擴散防止層的緣故。亦即，鎳在低溫很容易與矽反應形成矽化物。一旦生成矽化物時，矽化物層作為障壁而發揮功能，使得進一步的相互擴散無法進行。藉由這些的相乘效果飛躍性地改善，使得鋁/矽之相互擴散的抑制可以持續到更高溫。
又，替代矽或者併用添加同效元素之鍺，替代鎳或併用添加同效元素鈷的場合，也可得到與前述同等的作用效果。
鋁/矽之相互擴散可以抑制到更高溫，但另一方面鋁-矽(鍺)-鎳(鈷)合金所構成的薄膜，其耐小丘(hillock)性並不充分。但是，藉由對鋁-矽(鍺)-鎳(鈷)合金進而添加鑭及/或釹，發現可以提高耐小丘(hillock)性。
汲極電極，由以上的成分組成之鋁合金所構成，所以薄膜電晶體之半導體層以外，透明電動膜亦可不中介著障壁金屬而直接連接。這是主要是因為鋁合金含有鎳或者鈷所致。亦即，藉由加熱鎳或鈷之金屬間化合物析出於粒界或者粒內，在與透明電動膜之界面形成導電通路的緣故。
源極電極以及汲極電極，有以光蝕刻、乾蝕刻鋁合金進行圖案化來形成的必要。如前述的成分組成的鋁合金的場合，所產生的矽(及/或鍺)、鎳(及/或鈷)、鑭(及/或釹)之氯化物，與AlClx相比蒸氣壓很低，所以矽(及/或鍺)、鎳(及/或鈷)、鑭(及/或釹)等添加元素的含量有必要儘可能減少。
亦即，根據本發明，可以不引起源極電極及汲極電極之乾蝕刻率的降低，而可以由薄膜電晶體之半導體層、源極電極或汲極電極等配線金屬之間省略障壁金屬，亦即可以直接連接半導體層與源極電極或汲極電極。此外，亦可以省略汲極電極與透明導電膜之間的障壁金屬，亦即可以直接連接汲極電極與透明導電膜。亦即，在這些之間沒有形成障壁金屬的必要，可以不降低細微的配線圖案化之生產率而形成。
於本發明之薄膜電晶體基板，對形成源極電極及汲極電極之鋁合金薄膜添加矽及/或鍺、鎳及/或鈷、鑭及/或釹等添加元素的含量，為矽及/或鍺：0.1~1.5原子百分比、鎳及/或鈷：0.1~3.0原子百分比、鑭及/或釹：0.1~0.5原子百分比。以下說明其理由。
矽及/或鍺：0.1~1.5原子百分比的原因是矽及/或鍺不滿0.1原子百分比的話，鋁/矽之相互擴散的抑制效果很低使得鋁/矽之相互擴散的抑制變得不充分，矽及/或鍺超過1.5原子百分比的話，乾蝕刻率會大幅降低。矽及/或鍺的含量之較佳的下限為0.2原子百分比以上，更佳者為0.3原子百分比以上，此外，較佳的上限為0.8原子百分比以下，更佳上限為0.5原子百分比以下。此外，鎳及/或鈷：0.1~3.0原子百分比的原因，是鎳及/或鈷不滿0.1原子百分比的話，鋁/矽之相互擴散的抑制效果很低而使得鋁/矽之相互擴散的抑制變得不充分，鎳及/或鈷超過3.0原子百分比的話，乾蝕刻率會大幅降低。鎳及/或鈷的含量之較佳的下限為0.2原子百分比以上，此外，較佳的上限為2.0原子百分比以下，更佳上限為0.6原子百分比以下。進而，鑭及/或釹：0.1~0.5原子百分比的原因，是鑭及/或釹不滿0.1原子百分比的話，耐小丘(hillock)性之提高效果很低而使得耐小丘性變得不充分，鑭及/或釹超過0.5原子百分比的話，乾蝕刻率會大幅降低。鑭及/或釹的含量之較佳的上限為0.35原子百分比以下，更佳上限為0.2原子百分比以下。
但是，鑭及/或釹之含量在0.1~0.35原子百分比的場合，鎳及/或鈷之含量即使增加至6.0原子百分比，較佳者為2.0原子百分比，更佳者為1.0百分比的情況下，也不會引起乾蝕刻率的降低。此外，乾蝕刻後也不會發生殘留。進而，鑭及/或釹之含量在0.1~0.25原子百分比，鎳及/或鈷之含量在0.1~2.0原子百分比的場合，矽及/或鍺之含量即使增加至2.0原子百分比，較佳者為1.5原子百分比，更佳者為1.0百分比的情況下，也不會引起乾蝕刻率的降低。此外，乾蝕刻後也不會發生殘留。
鋁/矽之開始相互擴散的溫度，在半導體層為多結晶矽的場合更為提高，所以半導體層以係多結晶多晶矽較為推薦。此外，與多結晶矽同樣，連續粒界結晶多晶矽也可以適用本發明。
又，形成源極電極與汲極電極之鋁合金薄膜最好係以濺鍍法形成的。亦即，形成源極電極與汲極電極之鋁合金薄膜時，其形成方法並沒有特別限定，但以適用濺鍍法較佳。這是因為根據濺鍍法，可以藉由調整使用的標靶的組成而容易獲得所要的成分組成的緣故。
相關於本發明之薄膜電晶體基板可以用於各種電子機器。例如，可以作為液晶顯示器或有機EL顯示器等顯示裝置之薄膜電晶體基板使用。
[實施例]
以下，針對本發明之實施例與比較例進行說明。又，本發明並不限於以下之實施例，在應該適合於本發明之趣旨的範圍可以施加適當之變更而實施，這些也都包含於本發明之技術範圍。
(實施例1)
相關於本發明之實施例及比較例的蝕刻率評估之操作流程如圖2所示。首先，藉由熱氧化法在矽基板上形成濃厚100nm的氧化膜(SiO2 )。接著，於該氧化膜上藉由濺鍍法形成膜厚300nm的鋁合金薄膜。(以上，顯示於圖2(a))接著，藉由光蝕刻法進行光阻的塗佈、曝光、顯影，形成光阻圖案(PR)。該光阻圖案形成時，顯影液使用四甲基氫氧化銨水溶液(TMAH)。(以上，顯示於圖2(b))
接下來，以光阻圖案為遮罩進行鋁合金薄膜之乾蝕刻。於乾蝕刻，使用日本特開2004-55842號公報所記載之ICP(誘導結合電漿)式乾蝕刻裝置。此記載於特開2004-55842號公報之電漿產生裝置，係誘導窗為平板形式之所謂TCP(Transfer-Coupled Plosma)形式之電漿處理裝置(蝕刻器)。於平板之石英誘導窗中介著整合器設置有1轉彎之13.56MHz之RF天線，於石英誘導窗正下方藉由誘導結合產生高密度電漿。於載置基板之基板承載器使用施加400kHz之基板偏壓用低周波者。使用此裝置進行蝕刻。蝕刻條件為氣體流量：Ar/Cl2 /BCl3 =300/200/60sccm、氣體壓：1.9Pa、對天線施加的電力(源極RF)：500W、基板偏壓：60W、基板溫度(承載器溫度)：20℃。(以上，顯示於圖2(c))
蝕刻後，光阻或附著於鋁配線圖案之反應生成物與空氣中的水分反應，藉由產生鹽酸(HCl)而防止鋁合金配線腐蝕之後腐蝕(after-corrosion)，而不使真空室開放為大氣氣氛維持真空一貫地進行根據氧電漿導致之灰化處理(ashing)而除去光阻。(以上，顯示於圖2(d))將蝕刻時間作為因子，實施這樣的蝕刻以及後處理並算出蝕刻率。
如此進行所得到的結果顯示於表1及表2。蝕刻率，顯示對純鋁薄膜(No.1)之比率，以0.3以上為合格(○)。殘餘，係蝕刻鋁合金薄膜之後，進而施以過度蝕刻後之氧化膜表面之複數處所以掃瞄型電子顯微鏡(SEM)觀察，調查是否有直徑0.3μm以上的殘留，測定之任何處所均無殘餘被觀察到者才算合格(○)。此外，蝕刻率與殘餘兩個項目均為合格(○)者綜合判斷為合格(○)。又，表1及表2所示之at%，係指原子百分比之意。(在表3及表4亦同)
(實施例1所得到之結果之整理)
於表1，記載以含有矽、鎳、鑭之鋁合金薄膜作為源極-汲極電極之實施例。根據表1，鋁合金薄膜(源極-汲極電極)之成分滿足本發明的要件[1]1之No.2~7、9~11、14、15、17、18、20、21、28~31、37、39、41，以及鋁合金薄膜的成分組成滿足本發明的要件[2]之No.12、13、23、24、32~34，還有鋁合金薄膜成分滿足本發明的要件[3]的No.8、16、19在蝕刻率與殘餘兩項目為合格(○)，綜合判斷為合格(○)。對此，鋁合金薄膜之成分組合未滿足本發明的要件[1]~[3]之任一之No.22、25~27、35、36、38、40、42~45，蝕刻率與殘餘之至少有一方之項目為不合格(×)、綜合判斷為不合格(×)。又，源極-汲極電極為純鋁薄膜之No.1的場合也未觀察到殘餘，綜合判斷為合格(○)。
此外，於表2，記載以含有鍺、鈷、鑭之鋁合金薄膜作為源極-汲極電極之實施例。表2所記載之No.46~65，滿足本發明之所有要件[1]~[3]，在蝕刻率與殘餘兩個項目為合格(○)，綜合判斷為合格(○)。
又，含有矽、鈷、鑭之鋁合金薄膜作為源極-汲極電極之實施例，以及含有鍺、鎳、鑭之鋁合金薄膜作為源極-汲極電極之實施例等雖未例示，但當然可以得到與表1及表2同等的試驗結果。
(實施例2-1)
製作相關於本發明之實施例以及比較例之評估用元件(pn接合元件)。此一操作流程顯示於圖3。首先，藉由LPCVD法在p型低電阻矽基板上形成膜厚200nm的多結晶矽膜。(以上顯示於圖3(a))此時，原料氣體使用SiH4 。接著以10keV,3e15 /cm2 的條件離子注入BF2 + 離子。(以上顯示於圖3(b))接著，於此離子注入後，進行800℃、30分鐘之熱處理，成為被摻雜為p型之多結晶矽膜。(以上顯示於圖3(c))進而，於此p型多結晶矽膜上形成約40nmz之被摻雜為n型之多結晶矽膜。(以上顯示於圖3(d))此時，成膜使用SiH4 與作為摻雜氣體使用PH3 。藉此，形成多結晶矽之pn接合。
接著，於該多結晶矽膜上藉由濺鍍法形成膜厚300nm的鋁合金薄膜。其次，藉由光蝕刻法形成光阻圖案後，以光阻為遮罩進行鋁合金薄膜之蝕刻，形成圖3(e)所示之評估用元件。(以上，顯示於圖3(e))又，此鋁合金薄膜之組成，也如表3及表4之源極-汲極電極之欄所示。於此圖3(e)所示之評估用元件，鋁合金薄膜相當於源極-汲極電極，其下方之n型多結晶矽膜以及p型多結晶矽膜相當於薄膜電晶體之半導體層。源極-汲極電極(鋁合金薄膜)與薄膜電晶體之半導體層，沒有中介著障壁金屬，具有直接連接的構造。
關於如此製作的評估用元件(pn接合元件)，在250~400℃之溫度施以30分鐘之熱處理。接著，針對熱處理後之pn接合元件，藉由測定電流電壓特性，調查鋁原子與矽原子之相互擴散之程度。亦即，多結晶矽(半導體層)中之矽原子與鋁合金膜(源極-汲極電極)中之鋁原子之擴散現象，可以藉由測定pn接合元件之電流電壓特性而評估。具有正常的pn結合的元件，具有對n型區域施加負電壓，對p型區域施加正電壓(正向偏壓)的話可以使電流流動，相反地對n型區域施加正的電壓，對p型區域施加負的電壓(負向偏壓)的話具有遮斷電流之整流性。但是，鋁原子由鋁合金薄膜(源極-汲極電極)擴散至pn接合區域的話，無法得到正常的整流性。亦即，即使施加逆向偏壓的場合也變成無法遮斷電流。亦即，藉由評估通以逆向偏壓時之電流(洩漏電流)的大小可以把握住鋁原子與矽原子之相互擴散的影響。在此，測定此洩漏電流之值，由此洩漏電流之測定值來評估鋁原子與矽原子之相互擴散的程度。評估的元件的尺寸，具有30μm×30μm之pn接合面積，由此作為逆向偏壓施加+1V時之電流值定義為洩漏電流。
此結果顯示於表3及表4之相互擴散之欄。源極-汲極電極(鋁合金薄膜)與薄膜電晶體之半導體層之間作為障壁金屬中介著鉻者其洩漏電流為4.0×10-9 A，與其10倍之值(4.0×10-8 A)比較，洩漏電流小的為合格(○)，洩漏電流大者為不合格(×)。亦即，洩漏電流為4.0×10-8 A以下者為良好，洩漏電流超過4.0×10-8 A者為不適。
此外，針對熱處理導致之小丘(hillock)的產生，如下述般評估。對前述pn接合元件試樣，形成10μm寬幅的線幅及線間隔圖案支配線，在350℃進行30分鐘之熱處理。其後在電子顯微鏡下觀察配線表面，計算直徑在0.1 μm以上的小丘之個數。小丘的密度在1×109 個/m2 以下者為良好(○)、超過1×109 個/m2 以上者為不良(×)。此結果顯示於表3及表4之耐小丘性之欄。
(實施例2-2)
於玻璃基板上藉由濺鍍法形成膜厚300nm的鋁合金薄膜。其次，藉由光蝕刻法形成光阻圖案後，以光阻為遮罩進行鋁合金薄膜之蝕刻，加工為寬幅100μm、長度10mm的條紋圖案形狀。又，此鋁合金薄膜之組成，也如圖2之源極-汲極電極之欄所示。
關於前述蝕刻後之鋁合金膜，在250~400℃之溫度施以30分鐘之熱處理。接著，針對此熱處理後的鋁合金薄膜，藉由四端子法測定其電阻率。此結果顯示於表3及表4之電阻率之欄。又，以純鋁薄膜之電阻率(3.3μΩcm)之約1.3倍之電阻率(4.3μΩcm)為基準值，在此基準值以下者為良好，超過此基準值者為不良。
(實施例2-3)
調查直接連接鋁合金電極與透明導電膜時之接觸性(接觸電阻)。在氬氣環境下、壓力0.4Pa、溫度200℃的條件下形成表3及表4所示之種種在鋁合金電極上被形成ITO膜之試樣。ITO膜，使用在氧化銦內添加10質量百分比之氧化錫者。
接觸電阻率，係製作具有10μm四方的接觸孔之喀爾文圖案，以四端子法測定。鉻薄膜與ITO之接觸電阻率2×10-4 Ωcm2 為基準值，在此基準值以下者為良好(○)，超過此基準值者為不良(×)。評估結果顯示於表3及表4。
又，表3及表4顯示之實施例與比較例之No.(試樣編號)，與表1及表2所示之實施例及比較例之No.(試樣編號)，其源極-汲極電極的成分組成並不一致，但作為對應於表3及表4之編號(No.)，顯示相當於表1及表2的編號(No.)之編號(No.)。在沒有相當於表1及表2的實施例及比較例的場合，記載為「-」。
(實施例2-1~2-3所得到之結果之整理)
於表3，記載以含有矽、鎳、鑭之鋁合金薄膜作為源極-汲極電極之實施例。根據表3，實施例2之中No.3~8、10、11、13~22係鋁合金薄膜(源極-汲極電極)的成分組成滿足本發明的要件[1]之實施例，剩下的No.9、12係鋁合金薄膜的成分組成滿足本發明的要件[3]之實施例。(又，No.15~18、20亦滿足本發明之要件[2])結果，本發明之實施例之No.3~22在洩漏電流、小丘耐受性、電阻率、接觸電阻之所有的項目皆為良好，綜合判斷為合格(○)。相對於此，源極-汲極電極為純鋁薄膜之No.1的場合，洩漏電流、小丘耐受性、接觸電阻都無法得到良好的結果，此外，源極-汲極電極(鋁合金薄膜)與薄膜電晶體之半導體層之間作為障壁金屬中介著鉻之No.2的場合，也在電阻率一項顯示不良，各該場合綜合判斷都是不合格(×)。
此外，於表4，記載以含有鍺、鈷、鑭之鋁合金薄膜作為源極-汲極電極之實施例。表4所記載之No.23~37，滿足本發明之所有要件[1]~[3]，在洩漏電流、小丘耐受性、電阻率、接觸電阻之所有的項目皆為良好，綜合判斷為合格(○)。
又，含有矽、鈷、鑭之鋁合金薄膜作為源極-汲極電極之實施例，以及含有鍺、鎳、鑭之鋁合金薄膜作為源極-汲極電極之實施例等雖未例示，但當然可以得到與表3及表4同等的試驗結果。
(實施例1與2之綜合評價)
鋁合金薄膜(源極-汲極電極)之成分組成，滿足本發明之任一要件[1]~[3]的場合，實施例1與實施例2之任一都是綜合判斷為合格(○)，不會引起源極電極與汲極電極之乾蝕刻率的降低，或是引起蝕刻殘餘，而且可以作為具備充分的基本性能之源極電極或汲極電極來使用。對此，鋁合金薄膜(源極-汲極電極)之成分組成，均不滿足本發明之任一要件[1]~[3]的場合，在源極-汲極電極使用純鋁薄膜的場合，源極-汲極電極(鋁合金薄膜)與薄膜電晶體之半導體層之間作為障壁金屬中介著鉻的場合，至少在實施例1與實施例2之任一其綜合判斷變為不合格(×)，無法解決本發明之課題。
以上參照特定的實施樣態詳細說明本發明，但對於熟悉該項技藝者而言明顯可以在不逸脫本發明的精神與範圍的情況下再施以種種變更或修正，此亦應是為落入本發明之範圍。
本申請案係根據於2008年1月16日提出申請之日本申請案(特願2008-007221)、及於2009年1月9日提出申請之日本申請案(特願2009-003732)而提出者，在本說明書參照其內容而將其納入。
[產業上利用可能性]
本發明係屬關於薄膜電晶體基板及顯示裝置之技術領域者，根據本發明，可以不引起源極電極及汲極電極之乾蝕刻率的降低，或引起蝕刻殘留，而可以由薄膜電晶體之半導體層，與源極電極或汲極電極等配線金屬之間省略障壁金屬。此外，存在於汲極電極與透明導電膜之間的障壁金屬亦可以省略。
1．．．半導體層
2．．．源極電極
3．．．汲極電極
4．．．透明導電膜
5．．．玻璃基板
6．．．閘極電極
7．．．閘極絕緣膜
圖1係顯示用於液晶顯示裝置之TFT元件之縱剖面圖。
圖2係顯示相關於實施例1之蝕刻速度評估的操作流程，(a)係於係基板上形成氧化膜與鋁合金膜的狀態之側面圖，(b)係藉由光蝕刻進行光阻的塗佈、曝光、顯影而形成光阻圖案的狀態之側面圖，(c)係以光阻圖案為遮罩進行鋁合金薄膜的乾蝕刻的狀態之側面圖，(d)係進行光阻除去後的狀態之側面圖。
圖3係顯示相關於實施例2之評估用元件(pn接合元件)的製作程序，(a)係於p型低電阻矽基板上形成多晶矽膜的狀態之側面圖，(b)係對多晶矽膜注入BF2 + 離子的狀態之側面圖，(c)係於BF2 + 離子注入後藉由熱處理使多晶矽膜成為p型多晶矽膜的狀態之側面圖，(d)係於p型多晶矽膜之上形成n型多晶矽膜的狀態之側面圖，(e)係於n型多晶矽膜上形成鋁合金膜後進行蝕刻而做成之評估用元件(pn接合元件)之側面圖。
1．．．半導體層
1a．．．半導體矽層
1b．．．半導體矽層
2．．．源極電極
3．．．汲極電極
4．．．透明導電膜
5．．．玻璃基板
6．．．閘極電極
7．．．閘極絕緣膜

Claims (8)

  1. 一種薄膜電晶體基板，係具有薄膜電晶體之半導體層，與源極電極、汲極電極以及透明導電膜之薄膜電晶體基板，其特徵為：前述源極電極及汲極電極，係根據乾蝕刻法進行圖案化而對純鋁薄膜的蝕刻率比率為0.3以上，配線寬幅未滿3.0μm地形成之，含有矽及鍺所選出至少一種：0.1~1.5原子百分比、鎳及鈷中所選出至少一種：0.1~3.0原子百分比、鑭及釹中所選出至少一種：0.1~0.5原子百分比之鋁合金薄膜所構成者；前述源極電極及汲極電極，係與以多結晶多晶矽或連續粒界結晶多晶矽所構成的半導體層直接連接。
  2. 一種薄膜電晶體基板，係具有薄膜電晶體之半導體層，與源極電極、汲極電極以及透明導電膜之薄膜電晶體基板，其特徵為：前述源極電極及汲極電極，係根據乾蝕刻法進行圖案化而對純鋁薄膜的蝕刻率比率為0.3以上，配線寬幅未滿3.0μm地形成之，含有矽及鍺所選出至少一種：0.1~1.5原子百分比、鎳及鈷中所選出至少一種：0.1~6原子百分比、鑭及釹中所選出至少一種：0.1~0.35原子百分比之鋁合金薄膜所構成者；前述源極電極及汲極電極，係與以多結晶多晶矽或連續粒界結晶多晶矽所構成的半導體層直接連接。
  3. 一種薄膜電晶體基板，係具有薄膜電晶體之半導 體層，與源極電極、汲極電極以及透明導電膜之薄膜電晶體基板，其特徵為：前述源極電極及汲極電極，係根據乾蝕刻法進行圖案化而對純鋁薄膜的蝕刻率比率為0.3以上，配線寬幅未滿3.0μm地形成之，含有矽及鍺所選出至少一種：0.1 ~2 .0 原子百分比、鎳及鈷中所選出至少一種：0.1~2.0原子百分比、鑭及釹中所選出至少一種：0.1~0.25原子百分比之鋁合金薄膜所構成者；前述源極電極及汲極電極，係與以多結晶多晶矽或連續粒界結晶多晶矽所構成的半導體層直接連接。
  4. 如申請專利範圍第1至3項之任一項之薄膜電晶體基板，其中進而前述汲極電極，與前述透明導電膜直接連接。
  5. 如申請專利範圍第1至3項之任一項之薄膜電晶體基板，其中前述源極電極與汲極電極，係藉由濺鍍法而形成的。
  6. 如申請專利範圍第1至3項之任一項之薄膜電晶體基板，其中前述源極電極及汲極電極，係以使用包含由氯氣(Cl2 )、三氯化硼(BCl3 )、溴化氫(HBr)所選出之至少1種氣體之蝕刻劑氣體的乾蝕刻法來形成的。
  7. 如申請專利範圍第6項之薄膜電晶體基板，其中前述源極電極及汲極電極，在乾蝕刻前之光蝕刻顯影時，前述源極電極及汲極電極的表面，係被暴露於四甲基 氫氧化銨水溶液而被形成的。
  8. 一種顯示裝置，其特徵為具備申請專利範圍第1至3項之任一項之薄膜電晶體基板。
TW098101860A 2008-01-16 2009-01-16 Thin film transistor substrate and display device TWI478349B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008007221 2008-01-16

Publications (2)

Publication Number Publication Date
TW201001709A TW201001709A (en) 2010-01-01
TWI478349B true TWI478349B (zh) 2015-03-21

Family

ID=40885390

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098101860A TWI478349B (zh) 2008-01-16 2009-01-16 Thin film transistor substrate and display device

Country Status (6)

Country Link
US (1) US8217397B2 (zh)
JP (1) JP4469913B2 (zh)
KR (1) KR101124929B1 (zh)
CN (1) CN101919060B (zh)
TW (1) TWI478349B (zh)
WO (1) WO2009091004A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4355743B2 (ja) 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP5620179B2 (ja) * 2009-07-27 2014-11-05 株式会社神戸製鋼所 配線構造およびその製造方法、並びに配線構造を備えた表示装置
KR101084277B1 (ko) * 2010-02-03 2011-11-16 삼성모바일디스플레이주식회사 유기 발광 표시장치 및 그 제조방법
JP2012015200A (ja) * 2010-06-29 2012-01-19 Kobe Steel Ltd 薄膜トランジスタ基板、および薄膜トランジスタ基板を備えた表示デバイス
KR101934978B1 (ko) 2011-08-04 2019-01-04 삼성디스플레이 주식회사 박막 트랜지스터 및 박막 트랜지스터 표시판
US20160345425A1 (en) * 2014-02-07 2016-11-24 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Wiring film for flat panel display

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070278497A1 (en) * 2006-05-31 2007-12-06 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Thin film transistor substrate and display device

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2733006B2 (ja) 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
JP2798066B2 (ja) * 1996-08-05 1998-09-17 日本電気株式会社 薄膜トランジスター、その製造方法および表示装置
JP3365954B2 (ja) 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
JPH11337976A (ja) 1998-03-26 1999-12-10 Toshiba Corp 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置
JP4458563B2 (ja) 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP4663829B2 (ja) 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP3356159B2 (ja) * 1999-05-20 2002-12-09 日本電気株式会社 薄膜トランジスタの製造方法
TW459301B (en) 1999-05-20 2001-10-11 Nippon Electric Co Thin-film transistor and fabrication method thereof
JP4783525B2 (ja) 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
JP2003273109A (ja) 2002-03-14 2003-09-26 Advanced Display Inc Ａｌ配線用薄膜及びその製造方法並びにこれを用いた液晶表示装置
JP4044383B2 (ja) 2002-07-19 2008-02-06 株式会社神戸製鋼所 半導体デバイス電極／配線の製造方法
JP2004151598A (ja) * 2002-10-31 2004-05-27 Sharp Corp トランジスタアレイおよびその製造方法、並びにトランジスタアレイを用いた液晶表示装置
JP3940385B2 (ja) 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
JP4022891B2 (ja) 2003-11-20 2007-12-19 日立金属株式会社 配線膜用Ａｌ合金膜および配線膜形成用スパッタリングターゲット材
US7166921B2 (en) 2003-11-20 2007-01-23 Hitachi Metals, Ltd. Aluminum alloy film for wiring and sputter target material for forming the film
JP2005303003A (ja) 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP4330517B2 (ja) 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4579709B2 (ja) 2005-02-15 2010-11-10 株式会社神戸製鋼所 Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4542008B2 (ja) 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
US7683370B2 (en) 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
JP2007081385A (ja) * 2005-08-17 2007-03-29 Kobe Steel Ltd ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
US7411298B2 (en) 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
JP4117002B2 (ja) * 2005-12-02 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
JP2008098611A (ja) 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
JP4377906B2 (ja) 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP2008127623A (ja) 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4170367B2 (ja) 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP4355743B2 (ja) 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP4705062B2 (ja) 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
JP2009004518A (ja) 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
JP2009008770A (ja) 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP2009010052A (ja) 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
US20090001373A1 (en) 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP5143649B2 (ja) 2007-07-24 2013-02-13 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットおよびその製造方法
JP5432550B2 (ja) 2008-03-31 2014-03-05 株式会社コベルコ科研 Ａｌ基合金スパッタリングターゲットおよびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070278497A1 (en) * 2006-05-31 2007-12-06 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Thin film transistor substrate and display device

Also Published As

Publication number Publication date
US20100295053A1 (en) 2010-11-25
WO2009091004A1 (ja) 2009-07-23
JP4469913B2 (ja) 2010-06-02
KR20100094577A (ko) 2010-08-26
JP2009194372A (ja) 2009-08-27
CN101919060B (zh) 2012-09-12
US8217397B2 (en) 2012-07-10
KR101124929B1 (ko) 2012-03-27
TW201001709A (en) 2010-01-01
CN101919060A (zh) 2010-12-15

Similar Documents

Publication Publication Date Title
JP4117002B2 (ja) 薄膜トランジスタ基板および表示デバイス
TWI413252B (zh) A wiring structure, a thin film transistor substrate, a method of manufacturing the same, and a display device
US7781767B2 (en) Thin film transistor substrate and display device
TWI525773B (zh) Wiring structure, thin film transistor substrate, manufacturing method thereof, and display device
TWI356498B (zh)
JP4705062B2 (ja) 配線構造およびその作製方法
TWI478349B (zh) Thin film transistor substrate and display device
JP6618628B2 (ja) 半導体装置およびその製造方法
JP2009105424A (ja) 薄膜トランジスタ基板および表示デバイス
JPH07326756A (ja) 薄膜トランジスタおよびその製造方法
JP2011035153A (ja) 薄膜トランジスタ基板および表示デバイス
JP2012189726A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
JP5234892B2 (ja) 薄膜トランジスタ基板および表示デバイス
WO2013042608A1 (ja) 半導体装置およびその製造方法
JP2011035152A (ja) 薄膜トランジスタ基板および表示デバイス
TWI438903B (zh) A thin film transistor substrate, and a display device having a thin film transistor substrate
US20030186074A1 (en) Metal electrode using molybdenum-tungsten alloy as barrier layers and the fabrication method of the same
KR100817630B1 (ko) 알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막형성방법 및 이를 이용한 박막트랜지스터 액정표시장치의어레이 기판의 제조방법
WO2012173035A1 (ja) 半導体装置およびその製造方法
JP2001257361A (ja) 薄膜トランジスタの製造方法
JP2008124483A (ja) 薄膜トランジスタ基板および表示デバイス
JP2001102592A (ja) 薄膜トランジスタとその製造方法
KR20070052589A (ko) 표시기판 및 이의 제조 방법
JP2010263033A (ja) 接合電極構造およびその製造方法ならびにターゲット材

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees