CN101919060B - 薄膜晶体管基板及显示设备 - Google Patents

薄膜晶体管基板及显示设备 Download PDF

Info

Publication number
CN101919060B
CN101919060B CN2009801016324A CN200980101632A CN101919060B CN 101919060 B CN101919060 B CN 101919060B CN 2009801016324 A CN2009801016324 A CN 2009801016324A CN 200980101632 A CN200980101632 A CN 200980101632A CN 101919060 B CN101919060 B CN 101919060B
Authority
CN
China
Prior art keywords
drain electrode
film transistor
atom
source electrode
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009801016324A
Other languages
English (en)
Other versions
CN101919060A (zh
Inventor
越智元隆
川上信之
富久胜文
后藤裕史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of CN101919060A publication Critical patent/CN101919060A/zh
Application granted granted Critical
Publication of CN101919060B publication Critical patent/CN101919060B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供不会发生源电极与漏电极的干蚀刻率降低或蚀刻残留的情况下，可在半导体层与作为源电极或漏电极的布线金属之间省略屏障金属的薄膜晶体管基板及显示设备。本发明是具有半导体层(1)、源电极(2)、漏电极(3)及透明导电膜(4)的薄膜晶体管基板，其中，源电极(2)及漏电极(3)由Al合金薄膜形成，所述Al合金薄膜通过利用干蚀刻法的图案化来形成，且含有0.1～1.5原子％的Si和/或Ge、0.1～3.0原子％的Ni和/或Co以及0.1～0.5原子％的La和/或Nd。

Description

薄膜晶体管基板及显示设备
技术领域
本发明涉及薄膜晶体管基板及显示设备。
背景技术
在液晶显示器等有源矩阵型液晶显示装置中，薄膜晶体管(ThinFilm Transistor，以后也称为TFT)被用作开关元件。该TFT元件的简要纵剖面图如图1所示。TFT元件包括形成于玻璃基板5上的栅电极6、在该栅电极6上隔着栅绝缘膜7设置的无掺杂的半导体硅层1a、以及与该无掺杂的半导体硅层1a接触的掺杂有杂质的半导体硅层1b。将无掺杂的半导体硅层1a与掺杂有杂质的半导体硅层1b总称为半导体层1。所述掺杂有杂质的半导体硅1b层分别与Al合金等布线金属电连接。将这些布线金属称为源电极2、漏电极3。在液晶显示部中使用的透明导电膜4还与漏电极3连接。
作为在这些源电极或漏电极中使用的原料，目前为止，在专利文献1、专利文献2等中提出了各种Al合金。这些现有技术文献中记载的源电极或漏电极，为了不与半导体层或在液晶显示部中使用的透明导电膜(以下也称为ITO膜)直接接触，在它们之间介入安装了包括Mo、Cr、Ti、W等高熔点金属的层叠膜作为屏障金属(barrier metal)。
目前，关于省略存在于漏电极与透明导电膜(ITO膜)之间的屏障金属的技术，在例如专利文献3、专利文献4、专利文献5等中提出了各种提案，而对于省略设置于源电极或漏电极与薄膜晶体管的半导体层之间的屏障金属的技术，目前尚未得到充分的研究。另外，对于有源矩阵型液晶显示装置而言，为了以移动用途为中心，高精细化的需求提高，并且源电极或漏电极之类的布线金属的微细加工(特别是干蚀刻)也要求提高，然而，目前的状况是在该方面没有进行充分的探讨。
专利文献1：特开平7-45555号公报
专利文献2：特开2005-171378号公报
专利文献3：特开2004-214606号公报
专利文献4：特开2005-303003号公报
专利文献5：特开2006-23388号公报
近年来，在液晶显示器(LCD)中，随着面板的大型化的推进，高精细化的需求也在提高，需要LCD的高精细化，即需要称为源电极或漏电极的Al合金薄膜的布线宽度的微细化。目前，Al合金薄膜的布线宽度已被微细化至最小达到3.0μm左右，但预测数年后会进一步微细化至1.5μm左右。该Al合金薄膜的布线宽度的微细化重要的是采用被称为CD(临界尺寸(Critical Dimension))控制的布线宽度的亚微米控制，其需要采用如下的技术：通过进行利用等离子体(plasma)的干蚀刻来代替目前为止利用湿蚀刻进行的布线图案的形成，按照掩模设定的布线宽度来进行蚀刻。
由于Al与F(氟)的化合物具有不挥发性，因此，在Al合金的干蚀刻中使用的卤素气体不能使用氟，而使用含有氯(Cl2)、三氯化硼(BCl3)及溴化氢(HBr)中的至少任意一种的蚀刻气体。
在等离子体的作用下解离的Cl等卤素自由基与作为被蚀刻物的Al合金表面的Al反应而形成AlClx等碱性物质。这些AlClx等碱性物质利用基板偏压的施加所产生的离子轰击辅助(ion bambard assist)效果而在气相中蒸发，被排至载置有基板的真空容器外。在所生成的碱性物质的蒸气压低时，会引起蚀刻率的下降进而引起生产率的降低。另外，由于将所形成的碱性物质不直接进行蒸发而残留于Al合金表面，所以发生蚀刻残留(在干蚀刻中产生的蚀刻的残留)。进而，由于在上述氧化铝蚀刻中，与抗蚀剂的选择比小，所以蚀刻率的降低使抗蚀剂的膜厚不能加厚，从而降低利用光刻法的析像力，进而难以进行微细图案的析像。
在有源矩阵型的液晶显示装置中，如上所述，为了以移动用途为中心，高精细化的需求在提高，源电极或漏电极之类的布线金属的微细加工(尤其是干蚀刻)的要求也在提高，但目前的状况是在该方面未进行充分地研究。另外，作为移动用途，近年来，多结晶多晶硅TFT备受关注，但对于在作为薄膜晶体管的半导体层的多结晶多晶硅与作为源电极或漏电极的布线金属之间省略屏障金属的技术等，目前尚未充分地进行研究。
发明内容
本发明正是鉴于上述现有的状况而提出的，其课题在于提供在不会降低源电极与漏电极的干蚀刻率或不会产生蚀刻残留的情况下，可在薄膜晶体管的半导体层与源电极或漏电极之类的布线金属之间省略屏障金属的薄膜晶体管基板及显示设备，进而，该课题还在于提供可省略存在于漏电极与透明导电膜之间的屏障金属的薄膜晶体管基板及显示设备。
[1]一种薄膜晶体管基板，其具有源电极、漏电极、透明导电膜以及薄膜晶体管的半导体层，其特征在于，
所述源电极及漏电极由Al合金薄膜形成，所述Al合金薄膜通过利用干蚀刻法的图案化来形成、且含有0.1～1.5原子％的选自Si及Ge中的至少一种、0.1～3.0原子％的选自Ni及Co中的至少一种以及0.1～0.5原子％的选自La及Nd中的至少一种，
所述源电极及漏电极与由多结晶多晶硅或连续晶界结晶多晶硅形成的半导体层直接连接。
[2]一种薄膜晶体管基板，其具有源电极、漏电极、透明导电膜以及薄膜晶体管的半导体层，其特征在于，
所述源电极及漏电极由Al合金薄膜形成，所述Al合金薄膜通过利用干蚀刻法的图案化来形成且含有0.1～1.5原子％的选自Si及Ge中的至少一种、0.1～6.0原子％的选自Ni及Co中的至少一种以及0.1～0.35原子％的选自La及Nd中的至少一种，
所述源电极及漏电极与由多结晶多晶硅或连续晶界结晶多晶硅形成的半导体层直接连接。
[3]一种薄膜晶体管基板，其具有源电极、漏电极、透明导电膜以及薄膜晶体管的半导体层，其特征在于，
所述源电极及漏电极由Al合金薄膜形成，所述Al合金薄膜通过利用干蚀刻法的图案化来形成且含有0.1～2.0原子％的选自Si及Ge中的至少一种、0.1～2.0原子％的选自Ni及Co中的至少一种以及0.1～0.25原子％的选自La及Nd中的至少一种，
所述源电极及漏电极与由多结晶多晶硅或连续晶界结晶多晶硅形成的半导体层直接连接。
[4]根据[1]～[3]中任一项所述的薄膜晶体管基板，其中，
所述漏电极还与所述透明导电膜直接连接。
[5]根据[1]～[4]中任一项所述的薄膜晶体管基板，其中，
所述源电极及漏电极通过溅射法形成。
[6]根据[1]～[5]中任一项所述的薄膜晶体管基板，其中，
所述源电极及漏电极利用使用蚀刻气体的干蚀刻法形成，所述蚀刻气体含有选自氯(Cl2)、三氯化硼(BCl3)及溴化氢(HBr)中的至少一种气体。
[7]根据[6]所述的薄膜晶体管基板，其中，
所述源电极及漏电极是在干蚀刻前进行的光刻法显影中，所述源电极及漏电极的表面暴露于氢氧化四甲基铵水溶液中形成的。
[8]一种显示设备，其具备[1]～[7]中任一项所述的薄膜晶体管基板。
根据本发明，可在不会降低源电极与漏电极的干蚀刻率或不会产生蚀刻残留的情况下，可在薄膜晶体管的半导体层与作为源电极或漏电极的布线金属之间省略屏障金属。另外，也可省略存在于漏电极与透明导电膜之间的屏障金属。
附图说明
图1是表示在液晶显示装置中使用的TFT元件的纵剖面图。
图2是表示实施例1中评价蚀刻率的工艺流程的图，(a)是表示在硅基板上形成氧化膜和Al合金薄膜的状态的侧面图，(b)是表示利用光刻法进行抗蚀剂的涂布、曝光、显影从而形成抗蚀剂图案的状态的侧面图，
(c)是表示以抗蚀剂图案作为掩模进行Al合金薄膜的干蚀刻的状态的侧面图，(d)是表示除去抗蚀剂后的状态的侧面图。
图3是表示实施例2中的评价用元件(pn接合元件)的制作工艺的图，(a)是表示在p型低电阻Si基板上形成多结晶硅的膜的状态的侧面图，(b)是表示向多结晶硅膜注入BF2 +离子的状态的侧面图，(c)是表示在BF2 +离子注入后利用热处理使多结晶硅膜成为p型多结晶硅膜的状态的侧面图，(d)是表示在p型多结晶硅膜上形成n型多结晶硅的膜的状态的侧面图，(e)是表示在n型多结晶硅膜上形成Al合金膜之后进行蚀刻而作成的评价用元件(pn接合元件)的侧面图。
图中，1-半导体层，2-源电极，3-漏电极，4-透明导电膜，5-玻璃基板，6-栅电极，7-栅绝缘膜。
具体实施方式
以下基于附图所示的实施方式对本发明进行更详细地说明。
首先，基于图1说明本发明的薄膜晶体管基板的构造。如上所述，在液晶显示器等有源矩阵型的液晶显示装置中，薄膜晶体管用作开关元件。该TFT元件包括形成于玻璃基板5上的栅电极6、在该栅电极6上隔着栅绝缘膜7设置的无掺杂的半导体硅层1a、与该无掺杂的半导体硅层1a接触的掺杂有杂质的半导体硅层1b。将该无掺杂的半导体硅层1a与掺杂有杂质的半导体硅层1b总称为半导体层1。该掺杂有杂质的半导体硅1b层分别与Al合金等布线金属电连接。将这些布线金属称为源电极2、漏电极3。在液晶显示部中使用的透明导电膜4还与漏电极3连接。
本发明人等使用在Al中添加了各种元素的薄膜形成评价用元件，检测Al/Si的相互扩散(Al原子与Si原子的相互扩散)、电阻率、耐丘(疙瘩状突起物)性。结果发现：在Al中添加Si及/或Ge，再添加Ni及/或Co，再在其上添加La及/或Nd对于上述特性是有效的。
已知如果在Al中添加Si，则随着Si的添加量的增加，抑制Al原子与Si原子的相互扩散的效果提高。另一方面，在单独使用它们的情况下(在Al中只添加Si的情况)，能够抑制Al/Si的相互扩散的温度的上限为250℃左右。但是还发现：如果在Al-Si合金进一步添加Ni(在Al中添加Si、进而添加Ni)而成为含有Si和Ni的Al合金，则可将Al/Si的相互扩散抑制至更高温。
按照下述方式考察抑制相互扩散的机制。首先，作为含有Si所产生的效果，具有防止从以Si为主要成分的半导体层向作为源电极或漏电极的Al薄膜中扩散Si原子的效果。即，通过预先在Al薄膜中添加与Si原子同种的原子可降低扩散的驱动力即浓度差。另外，含有Ni所产生的效果是为了在Al合金薄膜与Si半导体层的界面(Al合金薄膜/Si半导体层界面)形成扩散防止层。即，Ni在低温下容易与Si反应形成硅化物。一旦生成硅化物，则硅化物层发挥屏障作用，不会进一步相互扩散。相互扩散在上述的协同效果下大大地改善，可将Al/Si的相互扩散抑制至更高温。
另外，即使在代替Si而使用同效元素Ge或同时使用Si和同效元素Ge、代替Ni而使用同效元素Co或同时使用Si和同效元素Co的情况下，也可得到与上述同等的作用效果。
虽然可将Al/Si的相互扩散抑制至更高温，但若为由Al-Si(Ge)-Ni(Co)合金形成的薄膜，则耐丘性不充分。但是，通过在Al-Si(Ge)-Ni(Co)合金中再添加La及/或Nd，则耐丘性得到提高。
由于漏电极由具有如上所述的成分组成的Al合金形成，所以除了可与薄膜晶体管的半导体层直接接触之外，还可与透明电动膜在不隔着屏障金属的情况下直接连接。这是因为Al合金主要含有Ni或Co。即，这是因为：通过加热使Ni或Co的金属间化合物在晶界及粒内析出，从而在与透明电动膜的界面上形成导电通路。
源电极及漏电极需要通过对Al合金利用光刻法、并利用基于干蚀刻的图案化来形成。在为如上所述的成分组成的Al合金的情况下，由于所生成的Si(及/或Ge)、Ni(及/或Co)、La(及/或Nd)的氯化物与AlClx相比，蒸气压低，所以必须尽可能地减少Si(及/或Ge)、Ni(及/或Co)、La(及/或Nd)之类的添加元素的含量。
因而，根据本发明，可在不会降低源电极与漏电极的干蚀刻率的情况下，在薄膜晶体管的半导体层与作为源电极或漏电极的Al合金之间省略屏障金属，即，可使半导体层与源电极或漏电极直接连接。另外，可省略在漏电极与透明导电膜之间存在的屏障金属，即，可使漏电极与透明导电膜直接连接。即，不需要在它们之间形成屏障金属，且可在不降低形成微细的布线图案的生产率的情况下形成。
在本发明的薄膜晶体管基板中，使向形成源电极及漏电极的Al合金薄膜中添加的Si及/或Ge、Ni及/或Co、La及/或Nd之类的添加元素的含量为Si及/或Ge：0.1～1.5原子％、Ni及/或Co：0.1～3.0原子％、La及/或Nd：0.1～0.5原子％。以下说明理由。
Si及/或Ge的含量为0.1～1.5原子％的原因是：若Si及/或Ge的含量低于0.1原子％，则Al/Si的相互扩散的抑制效果降低从而Al/Si的相互扩散的抑制不充分，若Si及/或Ge的含量超过1.5原子％，则干蚀刻率大幅度降低。Si及/或Ge的含量的优选下限为0.2原子％以上、更优选为0.3原子％以上，另外，优选上限为0.8原子％以下、更优选为0.5原子％以下。另外，Ni及/或Co的含量为0.1～3.0原子％的原因是：若Ni及/或Co的含量不足0.1原子％，则Al/Si的相互扩散的抑制效果降低从而Al/Si的相互扩散的抑制变得不充分，如果Ni及/或Co的含量超过3.0原子％，则干蚀刻率大幅度降低。Ni及/或Co的含量的优选下限为0.2原子％以上，另外，优选上限为2.0原子％以下、更优选为0.6原子％以下。进而，La及/或Nd的含量为0.1～0.5原子％的原因是：如果La及/或Nd的含量不足0.1原子％，则耐丘性的提高效果降低从而耐丘性变得不充分，如果La及/或Nd的含量超过0.5原子％，则干蚀刻率大幅度降低。La及/或Nd的含量的优选上限为0.35原子％以下、更优选为0.2原子％以下。
在La及/或Nd的含量为0.1～0.35原子％的情况下，即使将Ni及/或Co的含有量增加至6.0原子％、优选为2.0原子％、更优选为1.0原子％，也不会发生干蚀刻率的降低。另外，在干蚀刻后，也不会产生残留。进而，在La及/或Nd的含量为0.1～0.25原子％、Ni及/或Co的含量为0.1～2.0原子％的情况下，即使将Si及/或Ge的含量增加至2.0原子％、优选为1.5原子％、更优选为1.0原子％，也不会发生干蚀刻率的降低。另外，在干蚀刻后也不会产生残留。
在半导体层为多结晶硅时，Al/Si的相互扩散的开始温度进一步变高，所以推荐半导体层为多结晶多晶硅。另外，与多结晶硅同样，本发明也可应用连续晶界结晶多晶硅。
另外，形成源电极及漏电极的Al合金薄膜优选利用溅射法形成。即，在源电极及漏电极的Al合金薄膜的形成时，虽然对该形成方法没有特别限定，但优选应用溅射法。这是因为，如果利用溅射法，则可通过调整所使用的靶的组成来容易地得到理想的成分组成。
本发明中的薄膜晶体管基板可在各种电子设备中使用。例如，可用作液晶显示器或有机EL设备等显示设备的薄膜晶体管基板。
实施例
以下对本发明的实施例及比较例进行说明。另外，本发明不限定于以下实施例，在符合本发明主旨的范围内可适当地变更实施，这些变更均包含在本发明的技术范围内。
(实施例1)
将本发明的实施例及比较例中的蚀刻率评价的工艺流程示于图2。首先，在硅基板上，利用热氧化法形成膜厚100nm的氧化膜(SiO2)。接着，在该氧化膜上，利用溅射法形成膜厚300nm的Al合金薄膜。(以上示于图2(a)。)接着，利用光刻法进行抗蚀剂的涂布、曝光、显影，形成抗蚀剂图案(PR)。在形成该抗蚀剂图案时，显影液使用氢氧化四甲基铵水溶液(TMAH)。(以上示于图2(b)。)
接着，以抗蚀剂图案为掩模，进行Al合金薄膜的干蚀刻。干蚀刻使用日本特开2004-55842号公报中记载的ICP(电感耦合等离子体)式干蚀刻装置。在该日本特开2004-55842号公报中记载的等离子体发生装置是电感窗为平板型的所谓的TCP(转移-耦合等离子(Transfer-CoupledPlosma))型的等离子处理装置(电蚀刻器)。1匝的13.56MHz的RF天线经由整合器设置在平板的石英电感窗上，在石英电感窗正下方利用电感耦合生成高密度等离子体。载置基板的基板电纳使用施加了400kHz的基板偏压用低频的基板电纳。使用该装置进行蚀刻。蚀刻条件为：气体流量：Ar/Cl2/BCl3＝300/200/60sccm、气压：1.9Pa、向天线施加的电力(源RF)：500W、基板偏压：60W、基板温度(电纳温度)：20℃。(以上示于图2(c)。)
蚀刻后，抗蚀剂或附着于Al布线图案上的反应产物与空气中的水分反应，产生盐酸(HCl)，为了防止Al合金布线发生腐食的后腐蚀(after-corrosion)，在不使腔室向大气开放而一直保持真空的条件下，利用氧等离子体的灰化处理除去抗蚀剂。(以上示于图2(d)。)以蚀刻时间作为因素，算出实施上述的蚀刻及后处理的蚀刻率。
将上述方式得到的结果示于表1及表2。蚀刻率表示相对纯Al薄膜(NO.1)的比率，0.3以上视为合格(○)。残留是使用扫描型电子显微镜(SEM)观察在对Al合金薄膜进行蚀刻之后进一步实施过蚀刻(over-etching)后的氧化膜表面的多处，检测直径0.3μm以上的残留的有无，将在测定的所有位置均未观察到残留的情况视为合格(○)。另外，将蚀刻率和残留的两个项目均为合格(○)的情况综合判定为合格(○)。另外，表1及表2所示的at％是指原子％。(表3及表4均相同。)
(在实施例1中得到的结果的汇总)
表1记载了将含有Si、Ni、La的Al合金薄膜作为源-漏电极的实施例。根据表1，Al合金薄膜(源-漏电极)的成分组成满足本发明的要件[1]的NO.2～7、9～11、14、15、17、18、20、21、28～31、37、39、41和Al合金薄膜的成分组成满足本发明的要件[2]的NO.12、13、23、24、32～34以及Al合金薄膜的成分组成满足本发明的要件[3]的NO.8、16、19在蚀刻率和残留的两个项目上均为合格(○)的情况综合判定为合格(○)。与此相对，将Al合金薄膜的成分组成没有满足本发明的全部要件[1]～[3]的NO.22、25～27、35、36、38、40、42～45在蚀刻率和残留中的至少一方的项目上为不合格(×)的情况，综合判定为不合格(×)。另外，将在以源-漏电极为纯Al薄膜的NO.1时没有观察到残留的情况，综合判定为合格(○)。
另外，表2记载了将含有Ge、Co、La的Al合金薄膜作为源-漏电极的实施例。表2中记载的NO.46～65由于全部满足本发明的要件[1]～[3]，所以蚀刻率和残留的两个项目为合格(○)，综合判定为合格(○)。
另外，虽然没有例示将含有Si、Co、La的Al合金薄膜作为源-漏电极的实施例以及将含有Ge、Ni、La的Al合金薄膜作为源-漏电极的实施例，但毋庸置疑可得到与表1及表2同等的试验结果。
[表1]
[表1]
[表2]
(实施例2-1)
制作本发明的实施例及比较例中的评价用元件(pn接合元件)。将该工艺流程示于图3。首先，在p型低电阻硅基板上，利用LPCVD法形成膜厚200nm的多结晶硅膜。(以上示于图3(a)。)此时，原料气体使用SiH4。接着，在BF2 +离子为10keV、3e15/cm2的条件下进行离子注入。(以上示于图3(b)。)接着，在该离子注入后，进行800℃、30分的热处理，形成p型掺杂的多结晶硅膜。(以上示于图3(c)。)进而，在该p型多结晶硅膜上，形成膜厚约40nm的n型掺杂多结晶硅膜。(以上示于图3(d)。)此时，成膜中使用PH3作为与SiH4掺杂的气体。由此，形成多结晶硅的pn接合。
接着，在该多结晶硅膜上，利用溅射法形成膜厚约300nm的Al合金薄膜。接着，利用光刻法形成抗蚀剂图案，然后以抗蚀剂为掩模，进行Al合金薄膜的蚀刻，由此形成图3(e)所示的评价用元件。(以上示于图3(e)。)另外，该Al合金薄膜的组成如表3及表4的源-漏电极的栏所示。在该图3(e)所示的评价用元件中，Al合金薄膜相当于源-漏电极，其下方的n型多结晶硅膜及p型多结晶硅膜相当于薄膜晶体管的半导体层。源-漏电极(Al合金薄膜)与薄膜晶体管的半导体层具有不隔着屏障金属而直接连接的结构。
对于上述方式制作的评价用元件(pn接合元件)，以250～400℃的温度实施30分钟的热处理。接着，对于热处理后的pn接合元件，通过测定电流电压特性来检测Al原子与Si原子的相互扩散的程度。即，多结晶硅(半导体层)中的Si原子与Al合金膜(源-漏电极)中的Al原子的扩散现象可通过测定pn接合元件的电流电压特性来评价。具有正常pn接合的元件具有下述整流性：通过向n型区域施加负的电压、向p型区域施加正的电压(正偏压)来使电流流动；相反通过向n型区域施加正的电压、向p型区域施加负的电压(逆偏压)来阻断电流。但是，如果Al原子从Al合金薄膜(源-漏电极)向pn接合区域扩散，则不能获得正常的整流性。即，即使在施加逆偏压的情况下，也不会阻断电流。因而，可通过评价在逆偏压时流动的电流(漏电流)的大小来把握Al原子与Si原子的相互扩散的影响。在此，测定该漏电流的值，由该漏电流的测定值来评价Al原子与Si原子的相互扩散的程度。将所评价的元件的尺寸具有30μm×30μm的pn接合面积，并向其施加+1V逆偏压时的电流值定义为漏电流。
将其结果示于表3及表4的相互扩散的栏中。在源-漏电极(Al合金薄膜)与薄膜晶体管的半导体层之间介入Cr作为屏障金属的情况下的漏电流为4.0×10-9A，与其10倍的值(4.0×10-8A)进行比较，将漏电流小的情况示为○、将漏电流大的情况示为×。即，将漏电流为4.0×10-8A以下的情况视为良好、将漏电流超过4.0×10-8A的情况视为不适。
另外，按照下述方式对热处理导致的丘的发生进行评价。对所述pn接合元件样品，形成10μm宽度的线-空间的布线，以350℃进行30分的真空热处理。然后，利用电子显微镜观察布线表面，计数直径0.1μm以上的丘的个数。将丘密度为1×109个/m2以下的情况视为良好(○)、超过1×109个/m2的情况视为不良(×)。将该结果示于表3及表4的耐丘性的栏中。
(实施例2-2)
利用溅射法，在玻璃基板上形成膜厚300nm的Al合金薄膜。接着，在利用光刻法形成抗蚀剂图案之后，以抗蚀剂为掩模，进行Al合金薄膜的蚀刻，加工成宽度100μm、长10mm的条纹图案形状。另外，该Al合金薄膜的组成也如表2的源-漏电极的栏所示。
对上述蚀刻后的Al合金膜，以250～400℃的温度实施30分钟的热处理。接着，对该热处理后的Al合金薄膜，利用四端子法测定电阻率。将该结果示于表3及表4的电阻率的栏中。另外，以纯Al薄膜的电阻率(3.3μΩcm)的约1.3倍的电阻率(4.3μΩcm)为基准值，将该基准值以下的情况视为良好，将超过基准值的情况视为不良。
(实施例2-3)
检测Al合金电极与透明导电膜直接连接时的接触性(接触电阻)。按照Ar气体气氛、压力0.4Pa、温度200℃的条件，形成表3及表4所示的在各种Al合金电极上形成有ITO膜的样品。ITO膜使用的是在氧化铟中加入了10质量％的氧化锡的ITO膜。
接触电阻率是在制作了具有10μm见方的接触孔的开尔文(Kelvin)图案后利用四端子法测定的。Cr薄膜与ITO的接触电阻率以2×10-4Ωcm2为基准值，将该基准值以下的情况视为良好(○)、将超过基准值的情况视为不良(×)。将评价结果示于表3及表4。
另外，表3及表4所示的实施例及比较例的NO.与表1及表2所示的实施例及比较例的NO.在源-漏电极的成分组成方面不一致，但作为对应于表3及表4的NO.，表示相当于表1及表2的NO.的NO.。将没有相当于表1及表2的实施例及比较例的情况记载为“-”。
(在实施例2-1～2-3中得到的结果的汇总)
表3记载了将含有Si、Ni、La的Al合金薄膜作为源-漏电极的实施例。根据表3，在实施例2中，NO.3～8、10、11、13～22为Al合金薄膜(源-漏电极)的成分组成满足本发明的要件[1]的实施例，其余NO.9、12为Al合金薄膜的成分组成满足本发明的要件[3]的实施例。(另外，NO.15～18、20也满足本发明的要件[2]。)其结果是，本发明的实施例NO.3～22中，漏电流、耐丘性、电阻率、接触电阻均为良好，综合判定为合格(○)。与此相对，在将源-漏电极作为纯Al薄膜的NO.1的情况下，漏电流、耐丘性、接触电阻不能得到良好的结果，另外，即使在源-漏电极(Al合金薄膜)与薄膜晶体管的半导体层间介入Cr作为屏障金属的NO.2的情况下，电阻率也为不良，综合判定均为不合格(×)。
另外，表4记载了将含有Ge、Co、La的Al合金薄膜作为源-漏电极的实施例。表4中记载的NO.23～37由于全部满足本发明的要件[1]～[3]，所以漏电流、耐丘性、电阻率、接触电阻均为良好，综合判定为合格(○)。
另外，虽然没有例示将含有Si、Co、La的Al合金薄膜作为源-漏电极的实施例以及将含有Ge、Ni、La的Al合金薄膜作为源-漏电极的实施例，但毋庸置疑可获得与表3及表4同等的试验结果。
Figure BPA00001174923800151
Figure BPA00001174923800161
(实施例1与2的综合评价)
在Al合金薄膜(源-漏电极)的成分组成满足本发明的要件[1]～[3]中的任意一个要件的情况下，实施例1与实施例2的综合判定均为合格(○)，可用作不引起源电极及漏电极的干蚀刻率降低或蚀刻残留而且充分地具备基本性能的源电极或漏电极。与此相对，在Al合金薄膜(源-漏电极)的成分组成没有满足本发明的要件[1]～[3]的任意一个要件的情况下、在源-漏电极使用纯Al薄膜的情况下或在源-漏电极(Al合金薄膜)与薄膜晶体管的半导体层间介入Cr作为屏障金属的情况下，至少实施例1和实施例2的任意一方的综合判定为不合格(×)，不能解决本发明的课题。
以上详细地对本发明进行了说明，并且参照特定的实施方式进行了说明，但是可以在不脱离本发明的精神的范围内添加各种变更和修正，这对于本领域技术人员来说是显而易见的。
本申请是基于2008年1月16日申请的日本专利申请(特愿2008-007221)、2009年1月9日申请的日本专利申请(特愿2009-003732)的申请，在此援引其内容作为参照。
产业上的可利用性
本发明涉及薄膜晶体管基板及显示设备的技术领域，根据本发明，可在不引起源电极及漏电极的干蚀刻率降低或蚀刻残留的情况下，在薄膜晶体管的半导体层与作为源电极或漏电极的布线金属间省略屏障金属。另外，也可省略在漏电极与透明导电膜间存在的屏障金属。

Claims (8)

1.一种薄膜晶体管基板，其具有源电极、漏电极、透明导电膜以及薄膜晶体管的半导体层，其特征在于，
所述源电极及漏电极由Al合金薄膜形成，所述Al合金薄膜通过利用干蚀刻法的图案化来形成、且含有0.1～1.5原子％的Si及Ge、0.1～3.0原子％的选自Ni及Co中的至少一种以及0.1～0.5原子％的选自La及Nd中的至少一种，
所述源电极及漏电极与由多结晶多晶硅或连续晶界结晶多晶硅形成的半导体层直接连接。
2.一种薄膜晶体管基板，其具有源电极、漏电极、透明导电膜以及薄膜晶体管的半导体层，其特征在于，
所述源电极及漏电极由Al合金薄膜形成，所述Al合金薄膜通过利用干蚀刻法的图案化来形成、且含有0.1～1.5原子％的Si及Ge、0.1～6.0原子％的选自Ni及Co中的至少一种以及0.1～0.35原子％的选自La及Nd中的至少一种，
所述源电极及漏电极与由多结晶多晶硅或连续晶界结晶多晶硅形成的半导体层直接连接。
3.一种薄膜晶体管基板，其具有源电极、漏电极、透明导电膜以及薄膜晶体管的半导体层，其特征在于，
所述源电极及漏电极由Al合金薄膜形成，所述Al合金薄膜通过利用干蚀刻法的图案化来形成且含有0.1～2.0原子％的Si及Ge、0.1～2.0原子％的选自Ni及Co中的至少一种以及0.1～0.25原子％的选自La及Nd中的至少一种，
所述源电极及漏电极与由多结晶多晶硅或连续晶界结晶多晶硅形成的半导体层直接连接。
4.根据权利要求1～3中任一项所述的薄膜晶体管基板，其中，
所述漏电极还与所述透明导电膜直接连接。
5.根据权利要求1～3中任一项所述的薄膜晶体管基板，其中，
所述源电极及漏电极通过溅射法形成。
6.根据权利要求1～3中任一项所述的薄膜晶体管基板，其中，
所述源电极及漏电极利用使用蚀刻气体的干蚀刻法形成，所述蚀刻气体含有选自氯(Cl2)、三氯化硼(BCl3)及溴化氢(HBr)中的至少一种气体。
7.根据权利要求6所述的薄膜晶体管基板，其中，
所述源电极及漏电极是在干蚀刻前进行的光刻法显影中，使所述源电极及漏电极的表面暴露于氢氧化四甲基铵水溶液中而形成的。
8.一种显示设备，其具备权利要求1～7中任一项所述的薄膜晶体管基板。
CN2009801016324A 2008-01-16 2009-01-15 薄膜晶体管基板及显示设备 Expired - Fee Related CN101919060B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-007221 2008-01-16
JP2008007221 2008-01-16
PCT/JP2009/050482 WO2009091004A1 (ja) 2008-01-16 2009-01-15 薄膜トランジスタ基板および表示デバイス

Publications (2)

Publication Number Publication Date
CN101919060A CN101919060A (zh) 2010-12-15
CN101919060B true CN101919060B (zh) 2012-09-12

Family

ID=40885390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801016324A Expired - Fee Related CN101919060B (zh) 2008-01-16 2009-01-15 薄膜晶体管基板及显示设备

Country Status (6)

Country Link
US (1) US8217397B2 (zh)
JP (1) JP4469913B2 (zh)
KR (1) KR101124929B1 (zh)
CN (1) CN101919060B (zh)
TW (1) TWI478349B (zh)
WO (1) WO2009091004A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4355743B2 (ja) 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP5620179B2 (ja) * 2009-07-27 2014-11-05 株式会社神戸製鋼所 配線構造およびその製造方法、並びに配線構造を備えた表示装置
KR101084277B1 (ko) * 2010-02-03 2011-11-16 삼성모바일디스플레이주식회사 유기 발광 표시장치 및 그 제조방법
JP2012015200A (ja) * 2010-06-29 2012-01-19 Kobe Steel Ltd 薄膜トランジスタ基板、および薄膜トランジスタ基板を備えた表示デバイス
KR101934978B1 (ko) 2011-08-04 2019-01-04 삼성디스플레이 주식회사 박막 트랜지스터 및 박막 트랜지스터 표시판
US20160345425A1 (en) * 2014-02-07 2016-11-24 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Wiring film for flat panel display

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001036095A (ja) * 1999-05-20 2001-02-09 Nec Corp 薄膜トランジスタおよびその製造方法
JP2004055842A (ja) * 2002-07-19 2004-02-19 Kobe Steel Ltd 半導体デバイス電極／配線、半導体デバイス電極用膜／配線用膜並びにＡｌ合金薄膜形成用スパッタリングターゲット
JP2004151598A (ja) * 2002-10-31 2004-05-27 Sharp Corp トランジスタアレイおよびその製造方法、並びにトランジスタアレイを用いた液晶表示装置
CN1917218A (zh) * 2005-08-17 2007-02-21 株式会社神户制钢所 源极/漏极电极、晶体管衬底及其制造方法和显示装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2733006B2 (ja) 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
JP2798066B2 (ja) * 1996-08-05 1998-09-17 日本電気株式会社 薄膜トランジスター、その製造方法および表示装置
JP3365954B2 (ja) 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
JPH11337976A (ja) 1998-03-26 1999-12-10 Toshiba Corp 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置
JP4458563B2 (ja) 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP4663829B2 (ja) 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
TW459301B (en) 1999-05-20 2001-10-11 Nippon Electric Co Thin-film transistor and fabrication method thereof
JP4783525B2 (ja) 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
JP2003273109A (ja) 2002-03-14 2003-09-26 Advanced Display Inc Ａｌ配線用薄膜及びその製造方法並びにこれを用いた液晶表示装置
JP3940385B2 (ja) 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
JP4022891B2 (ja) 2003-11-20 2007-12-19 日立金属株式会社 配線膜用Ａｌ合金膜および配線膜形成用スパッタリングターゲット材
US7166921B2 (en) 2003-11-20 2007-01-23 Hitachi Metals, Ltd. Aluminum alloy film for wiring and sputter target material for forming the film
JP2005303003A (ja) 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP4330517B2 (ja) 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4579709B2 (ja) 2005-02-15 2010-11-10 株式会社神戸製鋼所 Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4542008B2 (ja) 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP2007081385A (ja) * 2005-08-17 2007-03-29 Kobe Steel Ltd ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
US7411298B2 (en) 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
JP4117002B2 (ja) * 2005-12-02 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
US7781767B2 (en) * 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP2008098611A (ja) 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
JP4377906B2 (ja) 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP2008127623A (ja) 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4170367B2 (ja) 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP4355743B2 (ja) 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP4705062B2 (ja) 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
JP2009004518A (ja) 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
JP2009008770A (ja) 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP2009010052A (ja) 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
US20090001373A1 (en) 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP5143649B2 (ja) 2007-07-24 2013-02-13 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットおよびその製造方法
JP5432550B2 (ja) 2008-03-31 2014-03-05 株式会社コベルコ科研 Ａｌ基合金スパッタリングターゲットおよびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001036095A (ja) * 1999-05-20 2001-02-09 Nec Corp 薄膜トランジスタおよびその製造方法
JP2004055842A (ja) * 2002-07-19 2004-02-19 Kobe Steel Ltd 半導体デバイス電極／配線、半導体デバイス電極用膜／配線用膜並びにＡｌ合金薄膜形成用スパッタリングターゲット
JP2004151598A (ja) * 2002-10-31 2004-05-27 Sharp Corp トランジスタアレイおよびその製造方法、並びにトランジスタアレイを用いた液晶表示装置
CN1917218A (zh) * 2005-08-17 2007-02-21 株式会社神户制钢所 源极/漏极电极、晶体管衬底及其制造方法和显示装置

Also Published As

Publication number Publication date
US20100295053A1 (en) 2010-11-25
WO2009091004A1 (ja) 2009-07-23
JP4469913B2 (ja) 2010-06-02
KR20100094577A (ko) 2010-08-26
JP2009194372A (ja) 2009-08-27
US8217397B2 (en) 2012-07-10
KR101124929B1 (ko) 2012-03-27
TW201001709A (en) 2010-01-01
TWI478349B (zh) 2015-03-21
CN101919060A (zh) 2010-12-15

Similar Documents

Publication Publication Date Title
CN101919060B (zh) 薄膜晶体管基板及显示设备
KR100845705B1 (ko) 박막 트랜지스터 기판 및 표시 디바이스
TWI356498B (zh)
KR100323733B1 (ko) 에칭제를 사용한 전자기기용 기판의 제조방법과 전자기기
KR100670982B1 (ko) 박막 트랜지스터 및 그 제조 방법
CN100517734C (zh) Tft阵列衬底的制造方法
JP3483581B2 (ja) 半導体装置
US10483286B2 (en) Array substrate, liquid crystal display, thin film transistor, and manufacturing method of array substrate
KR20110087582A (ko) 식각액 조성물 및 이를 이용한 식각 방법
CN105576017B (zh) 一种基于氧化锌薄膜的薄膜晶体管
CN104576758A (zh) 薄膜晶体管、阵列基板及其制作方法
US20140377952A1 (en) Wiring film and active matrix substrate using the same, and method for manufacturing wiring film
CN100573885C (zh) 半导体器件和有源矩阵型显示装置
KR101251995B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JPH09186345A (ja) アレイ
CN106057679A (zh) 氧化物半导体薄膜晶体管的制作方法
CN106972063B (zh) 金属氧化物薄膜晶体管的制作方法
KR101136165B1 (ko) 박막 트랜지스터 및 그 제조 방법
JP2011035153A (ja) 薄膜トランジスタ基板および表示デバイス
JP2009246093A (ja) 薄膜トランジスタ基板、その製造方法及び表示装置
TWI512843B (zh) 包含鍺爲主的通道層之電晶體裝置的製作方法與微電子裝置
JP2011035152A (ja) 薄膜トランジスタ基板および表示デバイス
JP2005258115A (ja) 薄膜トランジスタ型基板及び薄膜トランジスタ型液晶表示装置及び薄膜トランジスタ型基板の製造方法
US20030186074A1 (en) Metal electrode using molybdenum-tungsten alloy as barrier layers and the fabrication method of the same
JP2008010844A (ja) 薄膜トランジスタ基板および表示デバイス

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120912

Termination date: 20210115

CF01 Termination of patent right due to non-payment of annual fee