CN100573885C - 半导体器件和有源矩阵型显示装置 - Google Patents

半导体器件和有源矩阵型显示装置 Download PDF

Info

Publication number
CN100573885C
CN100573885C CNB2007101063756A CN200710106375A CN100573885C CN 100573885 C CN100573885 C CN 100573885C CN B2007101063756 A CNB2007101063756 A CN B2007101063756A CN 200710106375 A CN200710106375 A CN 200710106375A CN 100573885 C CN100573885 C CN 100573885C
Authority
CN
China
Prior art keywords
film
mentioned
semiconductor device
ito
nesa coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007101063756A
Other languages
English (en)
Other versions
CN101079431A (zh
Inventor
井上和式
石贺展昭
长山显祐
河濑和雅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN101079431A publication Critical patent/CN101079431A/zh
Application granted granted Critical
Publication of CN100573885C publication Critical patent/CN100573885C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种能够不经由高熔点金属膜地使以Al为主要成分的电极、布线与透明电极层直接接触的半导体器件和制造方法。本发明的半导体器件是在绝缘基板上至少具备半导体层、与上述半导体层电连接的Al合金膜、以及与上述Al合金膜直接接触的透明电极层的半导体器件，其中，上述Al合金膜含有合计0.5～10mol%的从Fe、Co、Ni中选出的一种以上的元素，剩余部分实质上由Al构成。

Description

半导体器件和有源矩阵型显示装置
技术领域
本发明涉及半导体器件(device)，特别是涉及有源矩阵(active-matrix)型显示装置中使用的半导体器件。
背景技术
近年来，在半导体器件中也显示图像的显示设备的领域中，以节省能源(energy)、节省空间(space)为特长的液晶显示装置、电致发光(EL：electroluminescence)显示装置等平板显示器(flat-paneldisplay)装置正在取代以往的CRT而迅速普及。在这些显示设备中，基板上设置了多个电极或布线和元件，具体地是，将具有扫描线或信号线、栅电极或源电极、漏电极的薄膜晶体管(TFT)等开关(switching)元件按照阵列(array)状设置，在各个显示像素电极上施加独立的影像信号，这种有源矩阵型TFT阵列基板的应用正在变得越来越广泛。
在专利文献1中公开了一种在以液晶作为光电元件的液晶显示设备中使用的有源矩阵型TFT阵列基板。在这种有源矩阵型TFT阵列基板中，用于形成电极或布线的一种以上的金属膜和像素电极或影像信号的输入输出端子部中设置了由ITO、IZO等构成的透明电极层。一般在多个位置设有连接部，其将这些金属膜和透明电极层电连接起来。
另外，为了防止伴随着液晶显示设备的大型化、高精细化(显示像素数的增大)而出现的扫描线或信号线的加长或变窄所导致的信号延迟，电极、布线的材料要求是类似于Al的电阻抗低的材料。但是，如果在金属膜中使用了Al，就无法与由ITO或IZO等构成的透明电极层获得良好的电接触(contact)特性。为此，通常使用专利文献2和3中公开的方法，即，在金属膜和透明电极层的连接部形成Ti、Cr、Mo等高熔点金属膜，经由该高熔点金属膜获得Al与透明电极层之间的良好的电接触特性。
[专利文献1]特开平10-268353号公报
[专利文献2]特开平3-129326号公报
[专利文献3]特开2000-77666号公报
但是，如专利文献2、3那样层叠形成Al和高熔点金属的情况下，其存在的问题是需要有形成高熔点金属膜的工序。另外，取决于高熔点金属膜的种类，在用于构图(patterning)的蚀刻(etching)工序中，层叠布线图案(pattern)的端部有时会因蚀刻液中的腐蚀电位差而形成倒圆锥(taper)形或房檐形，会出现形成在上层的膜的覆盖不良的问题。
发明内容
本发明是为了解决上述问题而做成的，目的是提供一种能够不经由高熔点金属膜地使由以Al为主要成分的金属膜形成的电极或布线与透明电极层直接接触的半导体器件。
本发明的半导体器件是在绝缘基板上至少具备半导体层、与上述半导体层电连接的Al合金膜、以及与上述Al合金膜直接接触的透明电极层的半导体器件，其中，上述Al合金膜含有合计0.5～10mol％的从Fe、Co、Ni中选出的一种以上的元素，剩余部分实质上由Al构成。
借助于本发明，能够提供可以不经由高熔点金属膜地使由以Al为主要成分的金属膜形成的电极或布线和透明电极层直接接触的半导体器件。
附图说明
图1是表示本实施方式1的TFT有源矩阵基板的平面图。
图2是表示本实施方式1的TFT有源矩阵基板的剖视图。
图3是表示对本实施方式1的ITO/Al-Ni合金层叠膜进行X射线光电子能谱分析所得的深度方向特性(profile)的图。
图4是表示本实施方式1的ITO/Al-Ni合金层叠膜的界面的X射线光电子能谱的图。
图5是示意性地表示本实施方式1的ITO/Al-Ni合金层叠膜的界面结构的图。
图6是表示本实施方式2的TFT有源矩阵基板的平面图。
图7是表示本实施方式2的TFT有源矩阵基板的剖视图。
图8是表示对本实施方式2的Al-Ni合金/ITO层叠膜进行X射线光电子能谱分析所得的深度方向特性的图。
图9是表示本实施方式2的Al-Ni合金/ITO层叠膜的界面的X射线光电子频谱的图。
图10是示意性地表示本实施方式2的Al-Ni合金/ITO层叠膜的界面结构的图。
具体实施方式
现有的Al膜与ITO或IZO膜的电连接部无法获得良好的接触特性，通常认为其主要原因在于，在两者的界面上形成了具有电绝缘性的Al的氧化物AlOx(例如，《第47次应用物理学相关联合报告会报告预备稿集(2000.3青山学院大学)31a-YA-9，pp866(2000).XPS所引起的ITO/AlN界面反应层的评价》)。本发明者们通过实验，使用溅射法(sputtering)形成约200nm厚的金属Al膜和约100nm厚的ITO膜，并使用俄歇(Auger)电子能谱分析法、X射线光电子能谱法和透射型电子显微镜对界面附近进行了详细的调查。经确认发现，其结果是形成了厚度为5～10nm左右、形状一致的层状的Al氧化物(AlOx)，其阻碍了电导通。将ITO换作IZO膜之后，这种现象也同样出现。
本发明者们经过潜心研究发现，通过在Al中添加适当的元素就能够获得良好的电接触特性。
下面，说明将本发明的半导体器件应用于液晶显示装置所使用的TFT有源矩阵型基板时的实施方式的一个实例。不过，本发明并不限于以下实施方式。另外，为了使说明更加明确，以下的描述和附图已经做了适当的省略和简化。
(实施方式1)
图1是本实施方式1的TFT有源矩阵型基板中的图像显示区域的一个像素部分的平面图。图2是图1的X-X’剖视图以及在TFT有源矩阵型基板的图像显示区域的外侧形成的信号输入端子部的剖视图(该部分在图1中未图示)。图中所示的信号输入端子部是输入扫描信号的栅极端子和输入影像信号的源极端子。
图1和图2中的TFT有源矩阵基板具备：透明绝缘基板1、栅电极2、辅助电容公共电极3、栅极布线4、栅极端子5、栅极绝缘膜6、半导体有源膜7、欧姆接触(ohmic contact)膜8、源电极9、漏电极10、源极布线11、TFT沟道(channel)部12、层间绝缘膜13、像素漏极接触孔(contact hole)14、栅极端子接触孔15、源极端子接触孔16、像素电极17、栅极端子焊盘(pad)18和源极端子焊盘19。
透明绝缘基板1可以使用玻璃(glass)基板、石英玻璃等透明绝缘基板。绝缘基板1的厚度虽然可以是任意的，但为了减小液晶显示装置的厚度，优选是小于等于1.1mm的厚度。如果绝缘基板1过薄，就会产生因各种成膜或工艺(process)的热处理过程产生基板变形，因而导致产生构图精度下降等问题；因此，必须考虑所使用的工艺选择绝缘基板1的厚度。另外，如果绝缘基板1由玻璃等脆性破坏材料构成，则优选是对基板的端面预先实施倒棱处理，以便防止因来自端面的碎屑导致异物混入。进而，优选是在透明绝缘基板1的一部分设置切口用于确定基板的朝向，由此能够在各个工艺中确定基板处理的方向，从而容易实施工艺管理。
栅电极2、辅助电容电极3、栅极布线4和栅极端子5形成在透明绝缘基板1上。栅电极2、辅助电容电极3、栅极布线4和栅极端子5由同一金属膜构成。该金属膜可以使用厚度为100～500nm左右的Al合金。
栅极绝缘膜6形成在透明绝缘基板1和栅电极2、辅助电容电极3、栅极布线4、栅极端子5上。栅极绝缘膜6可以使用厚度为300～600nm左右的硅氮化膜(SiNx)、硅氧化膜(SiOx)、硅氧氮化膜(SiOxNy)或其层叠膜。如果薄膜厚度薄，则在栅极布线和源极布线的交叉部容易发生短路，因此优选是大于等于栅极布线4或辅助电容电极3等的薄膜厚度。另一方面，如果薄膜厚度厚，则TFT的导通电流变小、显示特性降低。
半导体有源膜7形成在栅极绝缘膜6上。半导体有源膜7可以使用厚度为100～300nm左右的非晶硅(a-Si)膜或多晶硅(p-Si)膜。如果膜薄，在实施后述的欧姆接触膜8的干蚀刻时就容易出现消失。另一方面，如果膜厚，TFT的导通电流就会变小。
此外，如果使用a-Si膜作为半导体有源膜7，则考虑到TFT变为导通状态的栅电压即TFT的阈值电压(Vth)的控制性和可靠性，栅极绝缘膜6与a-Si膜的界面优选是采用SiNx或SiOxNy。另一方面，如果使用p-Si膜作为半导体有源膜7，则考虑到TFT的Vth的控制性和可靠性，栅极绝缘膜6与p-Si膜的界面优选是采用SiOx或SiOxNy。
欧姆接触膜8形成在半导体有源膜7上。欧姆接触膜8可以使用在厚度为20～70nm左右的a-Si或p-Si之中掺杂微量P而形成的n型a-Si膜、n型p-Si膜。
源电极9和漏电极10形成在欧姆接触膜8上，由此与半导体有源膜7相连接。另外，源电极9通过源极布线11延伸至源极端子(未图示)。源电极9、漏电极10和源极布线11由同一金属膜构成。该金属膜可以使用厚度为100～500nm左右的Al合金。
层间绝缘膜13形成在源电极9、漏电极10、源极布线11等之上。层间绝缘膜13可以使用与栅极绝缘膜6相同的材料。
像素电极17、栅极端子焊盘18和源极端子焊盘19形成在层间绝缘膜13上。像素电极17、栅极端子焊盘18和源极端子焊盘19由同一透明导电性薄膜构成。像素电极17经由像素漏极接触孔14与漏电极10电连接。栅极端子焊盘18经由栅极端子接触孔15与栅极端子5电连接。源极端子焊盘19经由源极端子接触孔16与源极端子11电连接。透明导电性薄膜可以使用In2O3、SnO2、In2O3和SnO2的混合物ITO、In2O3和ZnO的混合物IZO、In2O3和SnO2和ZnO的混合物ITZO等，特别地，从化学稳定性的角度出发，优选是使用ITO。
接着，叙述本实施方式1中的TFT有源矩阵型基板的制造方法。此外，以下说明的是典型实例，不言而喻，只要符合本发明的主旨，也可以采用其他的制造方法。
利用溅射、真空蒸镀等方法在经过表面净化处理的绝缘基板1上形成用于形成栅电极2、辅助电容电极3、栅极布线4、栅极端子5等的第1Al合金膜。
接着，利用第1光刻工艺(photolithography process)(照相工艺)在上述Al合金膜上构图，形成栅电极2、辅助电容电极3、栅极布线4和栅极端子5等。光刻工艺如下所示。将TFT有源矩阵基板洗净后涂敷光敏抗蚀剂(resist)并使其干燥。接着，通过已经形成了预定图案的掩模图案进行曝光、显影，由此以照相制版方式在TFT有源矩阵基板上形成复制了掩模图案的抗蚀剂。此外，将光敏抗蚀剂加热使其固化后进行蚀刻，将光敏抗蚀剂剥离。如果光敏抗蚀剂与TFT有源矩阵基板的可湿性差，则在涂敷前实施UV洗净或HMDS(HexamethylDisilazane：六甲基二硅胺烷)蒸汽涂敷等处理。
另外，如果光敏抗蚀剂与TFT有源矩阵基板的粘结性差、发生剥离，则适当实施提高加热固化温度或延长加热固化时间等处理。上述Al合金膜的蚀刻可以使用蚀刻剂(etchant)进行湿蚀刻(wet etching)。另外，该Al合金膜的蚀刻优选是使图案边缘(pattern edge)形成圆锥(taper)形状，以便于防止因与其他布线的台阶差而发生短路。这里，所谓的圆锥形状指的是将图案边缘蚀刻为截面呈梯形形状。如上所述，栅电极2、栅极布线4、辅助电容电极3、栅极端子5是在同一工序中形成的，但并不限定于此，也可以形成制作TFT有源矩阵基板所需的各种其他标记(mark)或布线。
接着，利用等离子体(plasma)CVD法连续形成薄膜，该薄膜用于形成由SiNx、SiOx、SiOxNy等构成的栅极绝缘膜6、由a-Si或p-Si构成的半导体有源膜7、由n型a-Si或n型p-Si构成的欧姆接触膜8。如果使用a-Si膜作为半导体有源膜7，则通过减小栅极绝缘膜6的界面附近的成膜率(rate)、增大上层部的成膜率，就能够获得在较短的成膜时间内移动性大、截止时的泄漏(leak)电流小的TFT。可以使用众所周知的气体(SiH4、NH3、H2、NO2、PH3、N2或其混合气体)通过于蚀刻(dry etching)形成上述SiNx膜、SiOx膜、SiOxNy膜、a-Si膜、p-Si膜、n型a-Si膜、n型p-Si膜的图案。
接着，利用第2光刻工艺在半导体有源膜7和欧姆接触膜8的至少形成了TFT部的部分构图。栅极绝缘膜6涵盖整体地残留下来。从提高交叉部的耐压的角度来看，优选是半导体有源膜7和欧姆接触膜8上除了形成有TFT部的部分之外，源极布线与栅极布线4和辅助电容电极3平面交叉的部分上也通过构图而残留下来。另外，使TFT部的半导体有源膜7和欧姆接触膜8残留至源极布线的下部形成连续形状，源电极就不会跨越半导体有源膜7和欧姆接触膜8的台阶差，台阶差部位的源电极不容易发生断线，因此是优选的。半导体有源膜7和欧姆接触膜8的蚀刻可以使用众所周知的气体组成(例如SF6和O2的混合气体，或者CF4和O2的混合气体)进行干蚀刻。
接着，利用溅射等方法形成用于形成源电极9和漏电极10的Al合金膜。利用第3光刻工艺，使用该Al合金膜形成源极布线11(参照图1)、源极端子(未图示)、源电极9和漏电极10。
接着，实施欧姆接触膜8的蚀刻。利用该工艺去除TFT部的欧姆接触膜8的中央部分，使半导体有源膜7暴露出来。欧姆接触膜8的蚀刻可以使用众所周知的气体组成(例如SF6和O2的混合气体，或者CF4和O2的混合气体)进行干蚀刻。
接着，利用等离子体CVD法形成由SiNx、SiOx、SiOxNy等构成的用于形成层间绝缘膜13的膜。利用第4光刻工艺从该膜形成层间绝缘膜13。使用在与图2所示的像素漏极接触孔14、栅极端子接触孔15和源极端子接触孔16相对应的部分开口后的遮光掩模(未图示)均匀地进行曝光。在上述曝光工序之后使用显影液进行显影。其后，在与接触孔相对应的区域通过蚀刻工序形成开口部，使漏电极10等暴露出来。
接着，利用溅射法、真空蒸镀法、涂敷法等形成用于形成像素电极17、栅极端子焊盘18和源极端子焊盘19等的透明导电性薄膜。为了降低与Al合金膜的接触电阻，优选是使用溅射法。利用第5光刻工艺，从透明导电性薄膜形成像素电极17、栅极端子焊盘18和源极端子焊盘19等。透明导电性薄膜的蚀刻可以根据所使用的材料而使用众所周知的湿蚀刻(例如，在透明导电性薄膜是由结晶ITO构成的情况下可以是盐酸和硝酸混合而成的水溶液)。如果透明导电性薄膜是ITO，则也可以利用众所周知的气体组成(例如HI、HBr)进行干蚀刻。
依照此种方式制造出来的TFT有源矩阵基板隔着衬垫(spacer)与具有滤色片或对置电极的对置基板粘贴起来，中间注入液晶。通过将夹持着该液晶层的液晶屏安装到背光照明单元(backlight unit)上从而制造出液晶显示装置。
(实施例1)
下面，说明本实施方式1的具体实施例。本实施例1的第1金属膜(栅电极2、辅助电容电极3、栅极布线4、栅极端子5)和第2金属膜(漏电极9、源电极10)使用在纯Al中添加3.0mol％Ni后形成的Al-3.0mol％Ni合金膜。透明导电性薄膜(像素电极17、栅极端子焊盘18、源极端子焊盘19)使用ITO膜。此外，将绝缘基板上形成的Al合金膜溶解到例如王水等酸性药液中，利用ICP(Inductively CoupledPlasma：电感耦合等离子体)发光能谱分析法测定Al合金膜的组成。ICP发光能谱分析装置使用精工电子有限公司(Seiko Instruments)制造的SPS-1200AR型。
像素漏极接触孔14中的像素电极17和漏电极10的连接部的接触电阻值为每50μm2接触孔开口面积约10Ω。栅极端子部接触孔15中的栅极端子焊盘18与栅极端子5的接触电阻值和源极端子部接触孔16中的源极端子焊盘19与源极端子11的连接部的接触电阻值也是每50μm2接触孔开口面积约10Ω。
在第2金属膜中使用现有的纯Al膜的情况下，接触电阻值为每50μm2接触孔开口面积约100MΩ。即，本实施例1的接触电阻值是现有的纯Al膜的1/107，是非常理想的值。
下面，研究在本实施例1中能够获得接触电阻值是格外低的值的原因。利用溅射法在基板上依次层叠厚度约50nm的Al-3.0mol％Ni合金膜、厚度约20nm的ITO膜而制作出分析样品，对Al-Ni膜与ITO膜的界面结构进行了详细的调查。为便于说明，下面将由上层ITO膜和下层Al-Ni膜构成的薄膜记作ITO/Al-Ni。
针对上述分析样品，使用X射线光电子能谱分析对深度方向特性进行了调查。X射线光电子能谱分析装置使用了ULVAC-PHI公司制造的Quantum2000。分析条件是，线源采用Al-Kα线、光束直径为100μm、输出为20kV-100W。
图3表示对上述分析样品ITO/Al-Ni的界面附近的Al(2p轨道分量)、O(1s轨道分量)、In(3d轨道分量)、Sn(3d轨道分量)和Ni(2p轨道分量)进行X射线光电子能谱分析所得的深度方向特性。图3中的横轴表示溅射时间，纵轴表示上述元素的mol％(atomic％)浓度。在本实施例的X射线光电子能谱分析中，通过溅射对样品进行蚀刻，通过对其表面进行分析获得深度特性。因此，横轴的溅射(sputter)时间对应于离开位于上层的ITO表面的深度。
如图3所示，在溅射时间短的区域中存在很多上层ITO膜的构成元素即In、O和Sn，而随着溅射时间的延长，存在很多下层的Al-Ni膜的构成元素即Al和Ni。
将In达到最大浓度的一半的深度(图中A)和Al达到最大浓度的一半的深度(图中B)之间的区域定义为界面层。另外，将位于图中A上层的区域定义为ITO膜、位于图中B下层的区域定义为Al-Ni膜。另外，将界面层在ITO膜一侧的区域定义为ITO附近界面层，同样地将界面层在Al-Ni膜一侧的区域定义为Al-Ni附近界面层。
由图3可知，在界面层中，O的浓度在增加。这表明，界面层中存在氧化Al(AlOx)。氧化Al是绝缘体，因此，如果氧化Al存在于界面整体，就会妨碍电导通。但是，实际上如上所述，本实施例1的像素漏极接触孔14中的像素电极17与漏电极10的连接部的电阻值与现有实例相比，能获得格外低的接触电阻值。
因此，使用X射线光电子频谱对深度方向的4点(ITO膜、ITO附近界面层、Al-Ni附近界面层和Al-Ni膜)中的Al(2p轨道分量)、Ni(2p轨道分量)、In(3d轨道分量)和Sn(3d轨道分量)的结合状态进行了调查。其结果如图4(a)～(d)所示。图4(a)、图4(b)、图4(c)、图4(d)分别表示ITO膜、ITO附近界面层、Al-Ni附近界面层、Al-Ni膜的上述各元素的结合状态。
在ITO膜中仅检测到氧化In(InOx)和氧化Sn(SnOx)(参照图4(a))。在ITO附近界面层中检测到氧化Al(AlOx)、Al、Ni、氧化In(InOx)和氧化Sn(SnOx)(参照图4(b))。在Al-Ni附近界面层中检测到氧化Al(AlOx)、Al、Ni、氧化In(InOx)、In、氧化Sn(SnOx)和Sn(参照图4(c))。在Al-Ni膜中仅检测到Al和Ni(参照图4(d))。此外，在图4中将氧化Al、氧化In、氧化Sn分别简单表示为AlO、InO、SnO。
图5根据图4所示的结果示意性地表示了ITO膜、ITO附近界面层、Al-Ni附近界面层和Al-Ni膜的结构。如图5所示，使在Al中添加Ni之后形成的Al-Ni膜与ITO膜相接触的情况下，界面层中除了作为绝缘体的氧化Al之外还存在具有导电性的Al、Ni、氧化In、In、氧化Sn和Sn。即，可以认为，氧化Al并不存在于界面整体，在不存在该氧化Al的位置，因上述导电物质连续存在于界面层的深度方向而在ITO膜与Al-Ni膜之间形成导电路径，从而获得了良好的电接触特性。
(实施方式2)
接着，说明与上述实施方式1的TFT有源矩阵基板不同的实施方式。此外，在以下说明中，对于与上述实施方式1相同的结构部件赋予相同的符号，并适当省略其说明。
图6是本实施方式2的TFT有源矩阵基板的图像显示区域的一个像素部分的平面图。图7是图6中的Y-Y’切断剖视图以及在TFT有源矩阵基板的图像显示区域的外侧形成的信号输入端子部的剖视图(该部分在图6中未图示)。本实施方式2的TFT有源矩阵基板除了以下不同点之外，其基本结构与上述实施方式1的TFT有源矩阵基板相同。
在上述实施方式1中，透明导电性薄膜(像素电极17、栅极端子焊盘18、源极端子焊盘19)的下层的第1金属膜(栅极端子5)和第2金属膜(漏电极10、源极端子11)经由接触孔(像素漏极接触孔14、栅极端子接触孔15和源极端子接触孔16)电连接。另一方面，在本实施方式2中，与透明导电性薄膜的上层的第2金属膜(漏电极10、源极端子11a)的电连接并不经过接触孔。即，在本实施方式2和上述实施方式1中，第2金属膜与透明导电性薄膜的电连接的上下关系反转。因此，在上述实施方式1中，透明导电性薄膜是在层叠第2金属膜和层间绝缘膜13之后在其上层形成的，而在本实施方式2中，与此不同的是，透明导电性薄膜形成在第2金属膜的下层。另外一个不同点在于，在本实施方式2中没有形成层间绝缘膜13，而是在透明导电性薄膜和第2金属膜的上层形成绝缘性钝化(passivation)保护膜20。进而，栅极端子5和栅极端子焊盘18通过由第2金属膜形成的连接膜21电连接起来，在这一点上也不同。
如图7所示，本实施方式2的TFT有源矩阵基板中所具有的接触结构为：漏电极10与由下层的透明导电性薄膜构成的像素电极17电连接，连接膜20与由透明导电性薄膜构成的下层的栅极端子焊盘18电连接，进而，源极端子11与下层的由透明导电性薄膜构成的源极端子焊盘19电连接。
(实施例2)
下面，说明本实施方式2的具体实施例。本实施例2的第1金属膜(栅电极2、辅助电容电极3、栅极布线4、栅极端子5)和第2金属膜(漏电极9、源电极10)使用了在纯Al中添加3.0mol％Ni后形成的Al-3.0mol％Ni合金。透明导电性薄膜(像素电极17、栅极端子焊盘18、源极端子焊盘19)使用ITO膜。
像素电极17与漏电极10的连接部的电阻值、栅极端子焊盘18与连接膜20的连接部的电阻值、源极端子焊盘19与源极端子11a的连接部的电阻值分别是每50μm2约10Ω。该值是现有的纯Al膜的1/107，是非常理想的值。
利用溅射法在基板上依次层叠厚度约50nm的ITO膜、厚度约10nm的Al-3.0mol％Ni合金膜而制作出分析样品，对Al-Ni膜与ITO膜的界面结构进行了与实施例1相同的详细调查。下面，将上层的由Al-Ni膜和下层的由ITO膜构成的薄膜记作Al-Ni/ITO。
图8表示对上述分析样品Al-Ni/ITO的界面附近的Al(2p轨道分量)、O(1s轨道分量)、In(3d轨道分量)、Sn(3d轨道分量)和Ni(2p轨道分量)进行X射线光电子能谱分析所得的深度方向特性。分析条件与实施例1相同。
分析发现，如图8所示，在溅射时间短的区域中存在很多上层Al-Ni膜的构成元素即Al和Ni，而随着溅射时间的延长，存在很多下层的ITO膜的构成元素即In、O和Sn。这里，界面层、Al-Ni膜、ITO膜的定义与上述实施方式1相同。
由图8可知，与上述实施方式1相同，在界面层中O的浓度在增加。这表明，在存在于ITO膜与Al-Ni膜之间的界面层中存在被氧化的氧化Al层(AlOx)。因此，使用X射线光电子频谱对深度方向的4点(Al-Ni膜、Al-Ni附近界面层、ITO附近界面层和ITO膜)中的Al(2p轨道分量)、Ni(2p轨道分量)、In(3d轨道分量)和Sn(3d轨道分量)的结合状态进行了调查。其结果如图9(a)～(d)所示。图9(a)、图9(b)、图9(c)、图9(d)分别表示Al-Ni膜、Al-Ni附近界面层、ITO附近界面层、ITO膜的上述各元素的结合状态。
在Al-Ni膜中，除了Al和Ni之外，还检测到Sn和In(参照图9(a))。在Al-Ni附近界面层中检测到Al、Ni、In和Sn(参照图9(b))。在ITO附近界面层中检测到氧化Al(AlOx)、Ni、氧化In(InOx)、氧化Sn(SnOx)和Sn(参照图9(c))。在ITO膜中仅检测到氧化In(InOx)和氧化Sn(SnOx)(参照图9(d))。此外，在图9中也将氧化Al、氧化In、氧化Sn分别简单表示为AlO、InO、SnO。
图10根据图9所示的结果示意性地表示了Al-Ni膜、Al-Ni附近界面层、ITO附近界面层和ITO膜的结构。如图10所示，使在Al中添加Ni之后形成的Al-Ni膜与ITO膜相接触的情况下，界面层中除了作为绝缘体的氧化Al之外还存在具有导电性的Al、Ni、氧化In、In、氧化Sn和Sn。即，可以认为，氧化Al并不存在于界面整体，在不存在该氧化Al的位置，因上述导电物质连续存在于界面层的深度方向而在ITO膜与Al-Ni膜之间形成导电路径，从而获得了良好的电接触特性。
在上述实施例1和2中采用了ITO膜作为透明导电性薄膜的优选实施例，但也可以代之以使用IZO膜或ITZO膜。无论在哪种情况下，连接部的电阻值都是每50μm2接触孔开口面积约10Ω，能够获得与使用ITO膜时大致相同的良好的数值。在使用IZO膜的情况下已经确认了界面层中存在In和Ni。在使用ITZO膜的情况下已经确认了界面层中存在In、Sn和Ni。
另外，虽然在上述实施例1和2中采用了在纯Al中添加3mol％Ni之后所形成的Al-Ni膜作为第1金属膜和/或第2金属膜的优选实施例，但Ni的添加量并不限于此。Ni的添加量只要大于等于0.5mol％就能够使接触电阻值降低至约1000Ω以下。Ni浓度越高，Al-Ni合金的电阻率值越高；因此，Ni浓度优选是小于等于10mol％。Al-10mol％Ni合金的电阻率值约为0.25μΩm。这低于布线材料通常所使用的纯Cr或纯Mo的电阻率值。
另外，在上述实施例1和2中，形成了一层Al-Ni膜作为第1金属膜和/或第2金属膜，但也可以采用仅在与透明导电性薄膜的界面部形成Al-Ni膜、在其他部分则形成电阻率更低的Al、Cu或其合金等金属膜的结构。这种情况下，Al-Ni膜的厚度优选是大于等于5nm。如果不足5nm，则容易导致成膜不完全，无法获得足够的接触电阻。另一方面，构成主体的金属膜的厚度根据设备所需的布线阻抗设定即可。通过使用电阻率比Al-Ni膜低的金属膜作为布线的主体，从而如果使用相同薄膜厚度就能够使布线阻抗比Al-Ni单层结构更低。
添加到Al中的元素不限于Ni，也可以是与Ni同族的8族元素(Fe、Co、Ru、Rh、Pd、Pt等)。这种情况下也能够降低与ITO膜的接触电阻值。添加元素并不限于一种，也可以是2种以上。不过，如果添加了原子序数大的Ru、Rh、Pd、Pt，则化学稳定性就会降低。具体地说，对碱性药液的耐受度会下降，因此，需要在对光抗蚀剂构图的工序中对碱性显影液的处理等加以注意。因此，如果考虑提高工艺的可靠性，则添加到Al中的元素优选是Fe、Co、Ni。
添加到Al中的元素也可以是选自N、C、Si之中的至少一种以上的元素。通过添加上述元素，界面上氧化Al的形成受到抑制，因此能够实现更好的电接触特性。这些元素的添加量优选是合计为5～15mol％。另外，如果在上述8族元素的基础上再添加N、C、Si，就可以进一步增强效果。这种情况下，添加量也优选是合计为5～15mol％。无论在哪种情况下，如果不足5mol％，就得不到良好的电接触特性；如果超过15mol％则电阻率值就会超过0.25μΩm，失去相对于现有的高熔点金属的优势。此外，所谓的良好的电接触特性是以低于现有的高熔点金属与ITO的接触电阻的10倍为目标的。即，假定现有的高熔点金属膜与ITO的接触电阻为每50μm2开口面积约100～200Ω，则达到约1000～2000Ω即可。
添加到Al中的元素除了上述8族元素或/和N、C、Si之外，也可以是选自Cu、Y、稀土类元素La、Ce、Nd、Sm、Gd、Tb、Dy之中的一种以上的元素。通过添加这些元素，可以提高Al合金的耐热性或耐蚀性，因此有助于提高布线的可靠性。
虽然上述实施方式1至2是用于液晶显示装置的TFT有源矩阵基板，但本发明也可以应用于电致发光(EL)显示装置等。另外，并不限于显示装置，也可以应用于其他具有金属膜和透明导电性薄膜的电连接部的半导体器件。

Claims (9)

1.一种半导体器件，在绝缘基板上至少具备半导体层、与上述半导体层电连接的Al合金膜、以及与上述Al合金膜直接接触的透明导电膜，其中，
上述Al合金膜含有合计0.5～10mol％的从Fe、Co、Ni中选出的一种以上的元素，剩余部分由Al构成，
上述Al合金膜含有合计5～15mol％的从N、C、Si中选出的一种以上的元素。
2.如权利要求1所述的半导体器件，其特征在于，在上述Al合金膜与上述透明导电膜的界面区域中，存在构成上述透明导电膜的导电性金属氧化物，并且上述Al合金膜或上述透明导电膜中所含的金属元素的至少一种以未被氧化的状态存在。
3.如权利要求1或2所述的半导体器件，其特征在于，上述透明导电膜由In2O3或SnO2构成。
4.如权利要求1或2所述的半导体器件，其特征在于，上述透明导电膜由In2O3和SnO2的混合物ITO构成。
5.如权利要求1或2所述的半导体器件，其特征在于，上述透明导电膜由In2O3和ZnO的混合物IZO构成。
6.如权利要求1或2所述的半导体器件，其特征在于，上述透明导电膜由In2O3、SnO2、和ZnO的混合物ITZO构成。
7.如权利要求1或2所述的半导体器件，其特征在于，利用溅射法形成上述透明导电膜。
8.如权利要求1或2所述的半导体器件，其特征在于，具备由上述透明导电膜构成的像素电极、源极端子焊盘和栅极端子焊盘。
9.一种有源矩阵型显示装置，其具备权利要求1或2所述的半导体器件。
CNB2007101063756A 2006-05-26 2007-05-28 半导体器件和有源矩阵型显示装置 Expired - Fee Related CN100573885C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006146724 2006-05-26
JP2006146724A JP4728170B2 (ja) 2006-05-26 2006-05-26 半導体デバイスおよびアクティブマトリクス型表示装置

Publications (2)

Publication Number Publication Date
CN101079431A CN101079431A (zh) 2007-11-28
CN100573885C true CN100573885C (zh) 2009-12-23

Family

ID=38821064

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101063756A Expired - Fee Related CN100573885C (zh) 2006-05-26 2007-05-28 半导体器件和有源矩阵型显示装置

Country Status (5)

Country Link
US (1) US7910053B2 (zh)
JP (1) JP4728170B2 (zh)
KR (1) KR100857480B1 (zh)
CN (1) CN100573885C (zh)
TW (1) TWI333281B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076536A (ja) * 2007-09-19 2009-04-09 Mitsubishi Electric Corp Ａｌ合金膜、電子デバイス及び電気光学表示装置用アクティブマトリックス基板
JP5318865B2 (ja) * 2008-05-29 2013-10-16 パナソニック株式会社 薄膜トランジスタと、その製造方法と、薄膜トランジスタを用いた電子機器
KR101499227B1 (ko) 2008-08-20 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI589006B (zh) * 2008-11-07 2017-06-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
WO2011021439A1 (ja) * 2009-08-21 2011-02-24 シャープ株式会社 液晶表示装置および液晶表示装置の製造方法
WO2011099343A1 (en) 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP2013084907A (ja) 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2756841B2 (ja) 1989-10-13 1998-05-25 株式会社日立製作所 表示装置
US5367179A (en) * 1990-04-25 1994-11-22 Casio Computer Co., Ltd. Thin-film transistor having electrodes made of aluminum, and an active matrix panel using same
JP2619118B2 (ja) * 1990-06-08 1997-06-11 健 増本 粒子分散型高強度非晶質アルミニウム合金
JP2733006B2 (ja) 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
JP4137182B2 (ja) * 1995-10-12 2008-08-20 株式会社東芝 配線膜形成用スパッタターゲット
JP3208658B2 (ja) 1997-03-27 2001-09-17 株式会社アドバンスト・ディスプレイ 電気光学素子の製法
JPH11337976A (ja) 1998-03-26 1999-12-10 Toshiba Corp 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置
JP4663829B2 (ja) 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP3288637B2 (ja) 1998-08-28 2002-06-04 富士通株式会社 Ｉｔｏ膜接続構造、ｔｆｔ基板及びその製造方法
US6297519B1 (en) 1998-08-28 2001-10-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
US6372054B1 (en) * 1999-06-04 2002-04-16 Japan As Represented By Director General Of National Research Institute For Metals Process for producing ultrafine multifilamentary Nb3(A1,Ge) or Nb3(A1,Si) superconducting wire
JP3961172B2 (ja) 1999-11-26 2007-08-22 アルプス電気株式会社 酸化物透明導電膜と酸化物透明導電膜形成用ターゲットおよび先の酸化物透明導電膜を備えた基板の製造方法と電子機器および液晶表示装置
JP4190118B2 (ja) 1999-12-17 2008-12-03 三菱電機株式会社 半導体装置、液晶表示装置および半導体装置の製造方法
JP2001281698A (ja) 2000-03-30 2001-10-10 Advanced Display Inc 電気光学素子の製法
KR100471394B1 (ko) 2000-12-30 2005-02-21 비오이 하이디스 테크놀로지 주식회사 접촉저항을 감소시킨 액정 디스플레이 제조방법
KR100496420B1 (ko) * 2001-03-02 2005-06-17 삼성에스디아이 주식회사 2층구조의 소오스/드레인 전극을 갖는 박막 트랜지스터 및그의 제조방법과 이를 이용한 액티브 매트릭스형 표시소자및 그의 제조방법
KR20020089982A (ko) 2001-05-25 2002-11-30 주식회사 현대 디스플레이 테크놀로지 액정표시소자 패널의 제조방법
US6888586B2 (en) * 2001-06-05 2005-05-03 Lg. Philips Lcd Co., Ltd. Array substrate for liquid crystal display and method for fabricating the same
JP2003089864A (ja) * 2001-09-18 2003-03-28 Mitsui Mining & Smelting Co Ltd アルミニウム合金薄膜及びその薄膜を有する配線回路並びにその薄膜を形成するターゲット材
JP2003234193A (ja) 2002-02-07 2003-08-22 Canon Inc 有機発光素子およびその製造方法そして有機発光素子の陽極を有する基材
JP2003273109A (ja) 2002-03-14 2003-09-26 Advanced Display Inc Ａｌ配線用薄膜及びその製造方法並びにこれを用いた液晶表示装置
JP4009165B2 (ja) * 2002-09-06 2007-11-14 株式会社神戸製鋼所 フラットパネルディスプレイ用Ａｌ合金薄膜およびＡｌ合金薄膜形成用スパッタリングターゲット
US6900856B2 (en) 2002-12-04 2005-05-31 Lg. Philips Lcd Ltd. Liquid crystal display device and manufacturing method thereof
JP3940385B2 (ja) 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
JP4886285B2 (ja) * 2002-12-19 2012-02-29 株式会社神戸製鋼所 表示デバイス
JP2004363556A (ja) 2003-05-13 2004-12-24 Mitsui Mining & Smelting Co Ltd 半導体素子
JP2005121908A (ja) 2003-10-16 2005-05-12 Advanced Display Inc 反射型液晶表示装置および半透過型液晶表示装置ならびにこれらの製法
JP4507594B2 (ja) 2003-12-26 2010-07-21 日亜化学工業株式会社 半導体発光素子
JP2005317579A (ja) * 2004-04-27 2005-11-10 Idemitsu Kosan Co Ltd 薄膜トランジスタ及び薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板を用いた液晶表示装置
KR100781434B1 (ko) * 2004-03-25 2007-12-03 미쓰이 긴조꾸 고교 가부시키가이샤 박막회로의 접합 구조
KR100590270B1 (ko) * 2004-05-11 2006-06-19 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
JP2006126255A (ja) * 2004-10-26 2006-05-18 Mitsubishi Electric Corp 電気光学装置、液晶表示装置及びそれらの製造方法
KR20060040861A (ko) 2004-11-05 2006-05-11 삼성전자주식회사 어레이 기판 및 이의 제조방법
KR100638211B1 (ko) * 2004-11-09 2006-10-26 엘지전자 주식회사 플라즈마 디스플레이 패널
JP2008124499A (ja) * 2005-02-17 2008-05-29 Kobe Steel Ltd 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP2006236839A (ja) 2005-02-25 2006-09-07 Mitsubishi Electric Corp 有機電界発光型表示装置

Also Published As

Publication number Publication date
US7910053B2 (en) 2011-03-22
US20070284742A1 (en) 2007-12-13
TW200746439A (en) 2007-12-16
KR20070113993A (ko) 2007-11-29
JP4728170B2 (ja) 2011-07-20
TWI333281B (en) 2010-11-11
JP2007317934A (ja) 2007-12-06
KR100857480B1 (ko) 2008-09-08
CN101079431A (zh) 2007-11-28

Similar Documents

Publication Publication Date Title
CN100573885C (zh) 半导体器件和有源矩阵型显示装置
US7420215B2 (en) Transparent conductive film, semiconductor device and active matrix display unit
CN102473730B (zh) 布线构造及其制造方法、以及具备布线构造的显示装置
US6376861B1 (en) Thin film transistor and method for fabricating the same
US20100065837A1 (en) Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
TWI633652B (zh) 薄膜電晶體陣列基板
CN107507841A (zh) 阵列基板及其制作方法、显示装置
CN103018990B (zh) 一种阵列基板和其制备方法、及液晶显示装置
KR20080063869A (ko) 박막 트랜지스터 기판 및 표시 디바이스
CN101170086A (zh) 制备薄膜晶体管基底的方法
CN106129122A (zh) 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置
CN109728050A (zh) 一种阵列基板及其制备方法、显示面板和显示装置
US6850000B1 (en) Thin film transistor organic light emitting diode structure
JP2010245366A (ja) 電子素子及びその製造方法、並びに表示装置
CN108550625A (zh) 一种薄膜晶体管及其制作方法
CN110233156A (zh) 薄膜晶体管基板的制作方法及薄膜晶体管基板
CN110957300B (zh) 一种阵列基板及其制备方法、显示面板、显示装置
CN104241296A (zh) 一种阵列基板及其制作方法和显示装置
CN105576017A (zh) 一种基于氧化锌薄膜的薄膜晶体管
CN108389968A (zh) 薄膜晶体管、其制备方法及显示器件
CN107818987A (zh) 半导体装置及其制造方法和显示设备及其制造方法
CN108807518A (zh) 电极结构及其制备方法、阵列基板
CN103151417B (zh) 光感测元件及其制作方法
CN109920829A (zh) Oled背板及其制作方法
CN108878445B (zh) Tft基板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091223

Termination date: 20190528

CF01 Termination of patent right due to non-payment of annual fee