KR20060040861A - 어레이 기판 및 이의 제조방법 - Google Patents
어레이 기판 및 이의 제조방법 Download PDFInfo
- Publication number
- KR20060040861A KR20060040861A KR1020040089782A KR20040089782A KR20060040861A KR 20060040861 A KR20060040861 A KR 20060040861A KR 1020040089782 A KR1020040089782 A KR 1020040089782A KR 20040089782 A KR20040089782 A KR 20040089782A KR 20060040861 A KR20060040861 A KR 20060040861A
- Authority
- KR
- South Korea
- Prior art keywords
- metal film
- electrode
- electrode pad
- electrodes
- substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 107
- 239000002184 metal Substances 0.000 claims abstract description 107
- -1 aluminum neodymium nickel Chemical compound 0.000 claims abstract description 40
- 230000002093 peripheral effect Effects 0.000 claims abstract description 17
- 239000007789 gas Substances 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 24
- 150000004767 nitrides Chemical class 0.000 claims description 14
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 13
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 4
- 238000005121 nitriding Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 claims 2
- 230000000149 penetrating effect Effects 0.000 claims 1
- 230000002542 deteriorative effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 92
- 239000010408 film Substances 0.000 description 56
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 238000005546 reactive sputtering Methods 0.000 description 9
- 238000002161 passivation Methods 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
Abstract
표시 품질을 향상시킬 수 있는 어레이 기판 및 이의 제조방법이 개시된다. 어레이 기판은 기판, 스위칭 소자 및 화소전극을 포함한다. 기판은 표시영역 및 주변영역으로 이루어진다. 스위칭 소자는 표시영역에 형성되고, 제1 전극, 제2 전극 및 제3 전극을 가지며, 제1 내지 제3 전극 중 적어도 하나는 제1 금속막 및 질화 처리된 제2 금속막으로 이루어진다. 화소전극은 스위칭 소자의 제1 내지 제3 전극 중 하나와 제2 금속막을 통해 전기적으로 연결된다. 제1 금속막은 알루미늄 네오디뮴 니켈로 이루어지고, 제2 금속막은 알루미늄 네오디뮴 니켈 나이트라이드로 이루어진다. 따라서, 스위칭 소자의 제1 내지 제3 전극은 화소전극과의 접촉저항이 적은 제2 금속막을 갖는 이중막 구조를 가지므로, 접촉저항에 의한 표시품질의 저하를 방지할 수 있다.
Description
도 1은 본 발명에 따른 액정표시장치를 나타낸 평면도이다.
도 2는 도 1의 Ⅰ-Ⅰ'선에 따른 단면도이다.
도 3a 내지 도 3f는 도 2에 도시된 표시기판의 제조과정을 나타낸 공정도들이다.
도 4는 도 3b에 도시된 제2 금속막을 형성하기 위한 리액티브 스퍼터링 장치를 나타낸 도면이다.
도 5는 도 3b에 도시된 제2 금속막을 형성하기 위한 플라즈마 화학기상 증착 장치를 나타낸 도면이다.
*도면의 주요 부분에 대한 부호의 설명*
100 : 어레이 기판 120 : TFT
150 : 게이트 전극패드 170 : 데이터 전극패드
200 : 컬러필터 기판 600 : 리액티브 스퍼터링 장치
700 : 플라즈마 화학기상 증착장치
본 발명은 어레이 기판 및 이의 제조방법에 관한 것으로서, 보다 상세하게는 표시 품질을 향상시킬 수 있는 어레이 기판 및 이의 제조방법에 관한 것이다.
일반적으로 액정표시장치는 어레이 기판, 어레이 기판과 마주보는 컬러필터기판 및 어레이 기판과 컬러필터기판과의 사이에 개재된 액정층으로 이루어진다.
상기 어레이 기판은 화상을 나타내는 최소 단위인 복수의 화소로 이루어진다. 상기 화소 각각은 게이트 신호가 제공되는 게이트 라인, 데이터 신호가 제공되는 데이터 라인, 상기 게이트 라인과 상기 데이터 라인에 연결된 박막 트랜지스터 및 데이터 신호를 수신하여 액정층에 전압을 인가하는 화소전극을 포함한다.
상기 액정표시장치가 대형화됨에 따라 상기 게이트 라인과 상기 데이터 라인의 배선 길이가 길어지고, 개구율 측면에서 배선 폭이 좁아지는 추세이다. 따라서, 상기 게이트 라인과 데이터 라인의 배선간의 저항 및 기생 커패시턴스가 급격히 증가하고, 이로 인해 상기 게이트 신호 및 데이터 신호의 지연과 왜곡이 발생된다.
이를 해결하기 위하여 상기 게이트 라인과 데이터 라인을 Mo/Al/Mo 또는 Cr/Al/Cr 등의 다층 구조로 형성된다. 이처럼 다층 구조의 게이트 라인 및 데이터 라인은 형성 공정이 복잡하여 생산성이 저하된다.
상기의 문제를 해결하기 위하여 상기 게이트 라인과 데이터 라인을 알루미늄 네오디뮴 니켈(AlNdNi) 합금으로 형성하는 방법이 제안되었으나, 상기 AlNdNi 합금에 의해 형성된 상기 게이트 라인과 데이터 라인은 후속 공정에서 형성된 ITO 또는 IZO에 의한 화소전극과 접촉저항이 매우 높다.
이처럼, 상기 게이트 라인과 데이터 라인이 상기 화소전극과의 접촉저항이 높아짐에 따라 신호 지연 및 왜곡이 발생하여 표시품질이 저하되는 문제점이 있다.
따라서, 본 발명은 상기한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 접촉저항을 감소시켜 표시품질을 향상시키기 위한 어레이 기판을 제공하는 것이다.
본 발명의 다른 목적은 상기한 어레이 기판을 제조하는 방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명은 기판, 스위칭 소자 및 화소전극을 포함한다. 상기 기판은 표시영역 및 상기 표시영역의 주변에 형성된 주변영역으로 이루어진다. 상기 스위칭 소자는 상기 표시영역에 형성되고, 제1 전극, 제2 전극 및 제3 전극을 가지며, 상기 제1 내지 제3 전극 중 적어도 하나는 제1 금속막 및 상기 제1 금속막 상에 적층되고, 질화 처리된 제2 금속막으로 이루어진다. 상기 화소전극은 상기 스위칭 소자의 상기 제1 내지 제3 전극 중 하나와 상기 제2 금속막을 통해 전기적으로 연결된다. 상기 제1 금속막은 알루미늄 네오디뮴 니켈로 이루어지고, 상기 제2 금속막은 알루미늄 네오디뮴 니켈 나이트라이드로 이루어진다.
본 발명의 다른 목적을 달성하기 위하여 기판 상의 표시영역에서 제1 전극, 제2 전극 및 제3 전극을 가지고, 상기 제1 내지 제3 전극 중 하나가 제1 금속막 및 상기 제1 금속막 상에 적층되면서 질화 처리된 제2 금속막으로 이루어진 스위칭 소 자를 형성한다. 이어, 투명한 도전성 물질에 의해 형성되고, 상기 제1 내지 제3 전극 중 어느 하나와 상기 제2 금속막을 통해 전기적으로 연결되는 화소전극을 형성한다.
이러한 어레이 기판 및 이의 제조방법에 따르면, 스위칭 소자의 제1 내지 제3 전극은 화소전극과의 접촉저항이 적은 제2 금속막을 갖는 이중막 구조를 가지므로, 접촉저항에 의한 표시품질의 저하를 방지할 수 있다.
이하, 본 발명에 따른 바람직한 실시예를 첨부도면을 참조하여 상세히 설명한다.
도 1은 본 발명에 따른 액정표시장치를 나타낸 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ'선에 따른 단면도이다.
도 1 및 도 2에 도시된 바와 같이, 본 발명에 따른 액정표시장치는 어레이 기판(100), 컬러필터 기판(200), 어레이 기판(100)과 컬러필터 기판(200) 사이에 형성된 액정층(300)으로 이루어져 영상을 표시하는 액정표시패널(400)을 포함한다. 또한, 본 발명에 따른 액정표시장치는 어레이 기판(100)의 하부에 구성되어 어레이 기판(100) 및 컬러필터 기판(200)에 광을 제공하는 광 발생장치(도시되지 않음)를 더 포함한다.
여기서, 액정표시패널(400)은 영상이 표시되는 표시영역(DA), 표시영역(DA)의 제1 변에 위치하는 제1 주변영역(PA1) 및 표시영역(DA)의 제2 변에 위치하는 제2 주변영역(PA2)으로 구분된다.
상기 표시영역(DA)에는 제1 방향(D1)으로 연장된 다수의 게이트 라인(GL)과 상기 제1 방향(D1)과 직교하는 제2 방향(D2)으로 연장된 다수의 데이터 라인(DL)에 의해 다수의 화소영역이 정의된다.
상기 어레이 기판(100)은 제1 절연기판(110) 상의 상기 화소영역에 대응하여 형성된 박막 트랜지스터(Thin Film Transistor : 이하, TFT)(120), 보호막(130) 및 화소전극(140)을 포함한다. 이때, 화소전극(140)은 투명한 도전성 물질인 ITO 또는 IZO로 형성된다.
상기 TFT(120)는 게이트 라인(GL)으로부터 분기된 게이트 전극(121), 데이터 라인(DL)으로부터 분기된 소오스 전극(125) 및 화소전극(140)과 전기적으로 연결된 드레인 전극(126)을 포함한다. 또한, TFT(120)는 게이트 전극(121) 상부에 형성된 게이트 절연막(122), 게이트 절연막(122) 상부에 순차적으로 형성된 채널층(123) 및 오믹 콘택층(124)을 포함한다.
이때, 게이트 전극(121), 소오스 전극(125) 및 드레인 전극(126)은 이중층 구조를 갖는다. 즉, 게이트 전극(121)은 제1 게이트 전극층(121a) 및 제1 게이트 전극층(121a) 상에 적층된 제2 게이트 전극층(121b)을 포함한다. 상기 소오스 전극(125)은 제1 소오스 전극층(125a) 및 제1 소오스 전극층(125a) 상에 적층된 제2 소오스 전극층(125b)을 포함한다. 또한, 드레인 전극(126)은 제1 드레인 전극층(126a) 및 제1 드레인 전극층(126a) 상에 적층된 제2 드레인 전극층(126b)을 포함한다.
상기 제1 게이트 전극층(121a), 제1 소오스 전극층(125a) 및 제1 드레인 전극층(126a)은 알루미늄 네오디뮴 니켈(AlNdNi)로 이루어진다. 한편, 제2 게이트 전 극층(121b), 제2 소오스 전극층(125b) 및 제2 드레인 전극층(126b)은 알루미늄 네오디뮴 니켈 나이트라이드(AlNdNiN)로 이루어진다. 즉, 제1 게이트 전극층(121a), 제1 소오스 전극층(125a) 및 제1 드레인 전극층(126a)은 저저항 배선을 구현하기 위한 알루미늄 네오디뮴 니켈로 이루어진다.
상기 보호막(130)은 표시영역(DA)에서 TFT(120)의 드레인 전극(126)을 부분적으로 노출시키는 콘택홀(135)을 갖는다. 상기 콘택홀(135)을 통해 화소전극(140)은 TFT(120)의 드레인 전극(126)과 전기적으로 연결된다. 이때, 화소전극(140)은 드레인 전극(126)의 제2 드레인 전극층(126b)과 직접적으로 접촉된다. 상기 제2 드레인 전극층(126b)이 알루미늄 네오디뮴 니켈 나이트라이트로 이루어지므로, ITO 또는 IZO로 형성된 화소전극(140)과 직접 접촉되더라도 산화되는 것이 방지되어, 접촉저항이 감소된다.
상기 제1 주변영역(PA1)에는 게이트 라인(GL)으로부터 연장되고, 게이트 라인(GL) 보다 넓은 폭을 갖는 게이트 전극패드(150)가 형성된다. 상기 게이트 전극패드(150)는 제1 게이트 전극패드층(150a) 및 제1 게이트 전극패드층(150a) 상에 적층된 제2 게이트 전극패드층(150b)을 포함한다. 이때, 게이트 전극패드(150)는 게이트 전극(121) 형성시 동일 공정에서 동일 물질에 의해 형성된다. 따라서, 제1 게이트 전극패드층(150a)은 알루미늄 네오디뮴 니켈(AlNdNi)로 이루지고, 제2 게이트 전극패드층(150b)은 알루미늄 네오디뮴 니켈 나이트라이드(AlNdNiN)로 이루어진다.
또한, 제1 주변영역(PA1)에는 게이트 전극패드(150) 상부의 게이트 절연막 (121) 및 보호막(130)이 제거되어 게이트 전극패드(150)의 제2 게이트 전극패드층(150b)을 부분적으로 노출시키는 제1 비아홀(155)이 형성된다.
상기 게이트 전극패드(150) 상부에는 제1 비아홀(155)을 통해 게이트 전극패드(150)와 전기적으로 연결되는 제1 투명전극(160)이 형성된다. 상기 제1 투명전극(160)은 화소전극(140) 형성시 동일 공정에서 동일 물질로 형성된다. 즉, 제1 투명전극(160)은 ITO 또는 IZO로 이루어진다.
상기에서 제1 투명전극(160)은 제1 비아홀(155)을 통해 게이트 전극패드(150)의 제2 게이트 전극패드층(150b)과 직접적으로 접촉된다. 이때, 제2 게이트 전극패드층(150b)은 알루미늄 네오디뮴 니켈 나이트라이드로 이루어지므로, 제1 투명전극(160)과 직접 접촉되더라도 산화가 방지된다. 따라서, 제1 투명전극(160)과 제2 게이트 전극패드층(150b)과의 접촉 저항이 감소된다.
상기 제2 주변영역(PA2)에는 데이터 라인(DL)으로부터 연장되고, 데이터 라인(DL) 보다 넓은 폭을 갖는 데이터 전극패드(170)가 형성된다. 상기 데이터 전극패드(170)는 제1 데이터 전극패드층(170a) 및 제1 데이터 전극패드층(170a) 상에 적층된 제2 데이터 전극패드층(170b)을 포함한다. 이때, 데이터 전극패드(170)는 소오스 전극(125) 및 드레인 전극(126) 형성시 동일 공정에서 동일 물질에 의해 형성된다. 따라서, 제1 데이터 전극패드층(170a)은 알루미늄 네오디뮴 니켈(AlNdNi)로 이루지고, 제2 데이터 전극패드층(170b)은 알루미늄 네오디뮴 니켈 나이트라이드(AlNdNiN)로 이루어진다.
또한, 제2 주변영역(PA2)에는 데이터 전극패드(170) 상부의 보호막(130)이 제거되어 데이터 전극패드(170)의 제2 데이터 전극패드층(170b)을 부분적으로 노출시키는 제2 비아홀(175)이 형성된다.
상기 데이터 전극패드(170) 상부에는 제2 비아홀(175)을 통해 데이터 전극패드(170)와 전기적으로 연결되는 제2 투명전극(180)이 형성된다. 상기 제2 투명전극(180)은 화소전극(140) 형성시 동일 공정에서 동일 물질로 형성된다. 즉, 제2 투명전극(180)은 ITO 또는 IZO로 이루어진다.
상기에서 제2 투명전극(180)은 제2 비아홀(175)을 통해 데이터 전극패드(170)의 제2 데이터 전극패드층(170b)과 직접적으로 접촉된다. 이때, 제2 데이터 전극패드층(170b)은 알루미늄 네오디뮴 니켈 나이트라이드로 이루어지므로, 제2 투명전극(180)과 직접 접촉되더라도 산화가 방지된다. 따라서, 제2 투명전극(180)과 제2 데이터 전극패드층(170b)과의 접촉 저항이 감소된다.
상기한 구성의 게이트 전극패드(150) 및 데이터 전극패드(170)는 이방성 도전필름(ACF)(도시되지 않음)을 통해 연성인쇄회로기판(도시되지 않음)과 전기적으로 연결된다. 따라서, 게이트 전극패드(150) 및 데이터 전극패드(170)는 상기 연성인쇄회로기판으로부터 입력된 게이트 신호 및 데이터 신호를 게이트 라인(GL) 및 데이터 라인(DL)으로 각각 출력한다.
한편, 컬러필터 기판(200)은 제2 절연기판(210) 상에 형성된 차광막(220), 컬러필터(230) 및 공통전극(240)을 포함한다. 상기 컬러필터(230)는 R,G,B 색화소로 이루어지고, 차광막(220)은 상기 R,G,B 색화소들 사이에서 매트릭스 형태로 형성되어 상기 R,G,B 색화소들 사이로 상기 광이 누설되는 것을 차단한다. 또한, 공 통전극(240)은 어레이 기판(100) 상에 형성된 화소전극(140)에 대향하는 전극이다.
본 발명에서 게이트 전극(121), 소오스 전극(125), 드레인 전극(126), 게이트 전극패드(150) 및 데이터 전극패드(170)는 리액티브 스퍼터링(Reactive sputtering) 방법에 의해 이중막 구조로 형성할 수 있다. 또한, 본 발명은 플라즈마 화학 기상 증착법을 이용한 질화처리에 의해 게이트 전극(121), 소오스 전극(125), 드레인 전극(126), 게이트 전극패드(150) 및 데이터 전극패드(170)를 이중막 구조로 형성할 수 있다.
도 3a 내지 도 3f는 도 2에 도시된 표시기판의 제조과정을 나타낸 공정도들이다. 도 4는 도 3b에 도시된 제2 금속막을 형성하기 위한 리액티브 스퍼터링 장치를 나타낸 도면이고, 도 5는 도 3b에 도시된 제2 금속막을 형성하기 위한 플라즈마 화학기상 증착 장치를 나타낸 도면이다.
도 3a를 참조하면, 알루미늄 네오디뮴 니켈을 타켓으로 하는 스퍼터링 방법에 의해 제1 절연기판(110) 전면에 제1 금속막(500)을 형성한다.
도 3b에 도시된 바와 같이, 제1 금속막(500)이 형성된 제1 절연기판(110) 전면에 알루미늄 네오디뮴 니켈 나이트라이드로 이루어진 제2 금속막(510)을 형성한다. 제2 금속막(510)은 제1 절연기판(110) 상의 표시영역(DA), 제1 및 제2 주변영역(PA1,PA2)에 형성된다.
또한, 제2 금속막(510)은 질소(N2) 가스를 이용한 리액티브 스퍼터링 방법에 의해 형성되거나 또는 질소 가스 및 암모니아(NH3) 가스를 이용한 플라즈마 화학기상 증착법에 의해 형성된다.
도 4에 도시된 바와 같이, 리액티브 스퍼터링 장치(600)는 아르곤(Ar)의 스퍼터링 가스와 질화(N2) 가스를 이용하여 제1 절연기판(110)을 처리하기 위한 챔버(610)를 포함한다. 상기 챔버(610)에는 제1 절연기판(110)이 놓여지는 척(620)과 알루미늄 네오디뮴 니켈(AlNdNi)로 이루어진 금속 타겟(630)이 설치된다. 일반적으로, 금속 타겟(630)에는 전원 공급부(640)를 통해 제공되는 음전압이 인가된다.
상기 리액티브 스퍼터링 장치(600)는 제1 절연기판(110)을 처리하기 위한 가스를 챔버(610) 내에 균일하게 제공하기 위한 가스 공급부(650)를 더 구비한다. 상기 가스 공급부(650)를 통해 챔버(610) 내에는 아르곤 가스(Ar+)와 질화 가스(N2)가 주입된다.
이후, 금속 타겟(630)에 음전압이 인가되면, 금속 타겟(630)에 인가된 전압과 같은 에너지를 갖는 이차전자들이 금속 타겟(630)의 표면으로 나오게된다. 상기 이차 전자들이 챔버(610) 내의 아르곤 가스(Ar+)를 때리고, 그에 의해 아르곤 가스(Ar+)는 금속 타켓(630)에 충돌된다.
상기 금속 타겟(630)에 가해진 충격 에너지가 금속 원자간의 결합 에너지보다 클 결우, 금속 타겟(630)의 표면에 있는 원자들이 떨어져나간다. 떨어져 나온 상기 원자들은 상기 챔버(610) 내에 주입된 질화 가스(N2)와 결합하여 제1 절연기판(110) 상의 제1 금속막(500) 상에 스퍼터링된다. 상기 제1 금속막(500) 상에 스퍼터링된 상기 원자들은 상호 결합하여 박막 형태로 형성된다. 이로써, 제1 절연기판(110)의 제1 금속막(500) 상에 알루미늄 네오디뮴 니켈 나이트라이드(AlNdNiN)로 이루어진 제2 금속막(510)이 증착된다.
이때, 리액티브 스퍼터링 방법에 의해 형성된 제2 금속막(510)은 약 100 내지 1000Å의 두께를 갖는다.
여기서, 챔버(610) 내에 주입되는 질화 가스(N2)의 양과 주입 시간을 조절함에 따라 제1 금속막(500) 상의 상부 영역에만 질소 이온이 포함된 형태의 알루미늄 네오디뮴 니켈 나이트라이드(AlNdNiN)가 형성될 수 있다. 따라서, 제1 금속막(500) 상에 알루미늄 네오디뮴 니켈 나이트라이드로 이루어진 제2 금속막(510)이 형성된다.
한편, 도 5에 도시된 바와 같이, 플라즈마 화학기상 증착장치(700)는 플라즈마를 이용하여 제1 절연기판(110)을 처리하기 위한 챔버(710)를 포함한다. 상기 챔버(710)에는 제1 절연기판(110)이 놓여지는 척(720) 및 금속 타겟(730)이 설치된다. 그리고, 상기 금속 타켓(730)은 주입된 가스를 플라즈마로 형성하기 위한 파워가 인가되는 전극으로 작용한다. 일반적으로, 금속 타겟(730)에는 전원 공급부(740)를 통해 제공되는 고전압의 직류전압이 인가된다.
상기 플라즈마 화학기상 증착장치(700)는 제1 절연기판(110)을 처리하기 위한 가스를 상기 챔버(710) 내에 균일하게 제공하기 위한 가스 공급부(750)를 더 구비한다. 상기 가스 공급부(750)를 통해 상기 챔버(710) 내에는 질화(N2) 가스 또는 암모니아 가스(NH3)가 주입되거나 질화 가스 및 암모니아 가스가 동시에 주입된다. 이후, 방전 공간(760)에서 이루어지는 플라즈마 방전을 통하여 질화 가스 및 암모니아 가스를 플라즈마 상태로 활성화시키면, 제1 절연기판(110) 상의 제1 금속막(500)에 질소 이온(N+)이 침투되는 질화처리가 이루어진다. 이로써, 제1 금속막 (500) 상부에는 알루미늄 네오디뮴 니켈 나이트라이드(AlNdNiN)로 이루어진 제2 금속막(510)이 증착된다.
이때, 플라즈마 화학기상 증착장치에 의해 형성된 제2 금속막(510)은 약 100 내지 200Å의 두께를 갖는다.
도 3c에 도시된 바와 같이, 소정의 에천트(Etchant)를 이용하여 상기 제2 금속막(510) 및 제1 금속막(500)을 동시에 식각한다. 이와 같이, 제1 및 제2 금속막(500,510)을 식각하면 제1 절연기판(110)상의 표시영역(DA)에는 게이트 전극(121)이 형성되고, 제1 주변영역(PA1)에는 게이트 전극패드(150)가 형성된다. 상기 게이트 전극(121)은 제1 게이트 전극층(121a) 및 제2 게이트 전극층(121b)으로 이루어진다. 또한, 게이트 전극패드(150)는 제1 게이트 전극패드층(150a) 및 제2 게이트 전극패드층(150b)으로 이루어진다.
도 3d를 참조하면, 게이트 전극(121) 및 게이트 전극패드(150)가 형성된 제1 절연기판(110) 상에 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiOx)으로 이루어진 게이트 절연막(122)이 형성된다.
다음, 게이트 전극(121)이 형성된 게이트 절연막(122) 상에는 채널층(123) 및 오믹 콘택층(124)이 순차적으로 형성된다. 상기 게이트 절연막(122)과 오믹 콘택층(124)이 형성된 제1 절연기판(110) 상에는 제3 금속막(520) 및 제4 금속막(530)이 순차적으로 형성된다.
상기 제3 금속막(520)은 스퍼터링 방법에 의해 형성된다. 또한, 제4 금속막(530)은 도 4에 도시된 리액티브 스퍼터링 장치(600)에 의해 형성되거나 또는 도 5 에 도시된 플라즈마 화학기상 증착장치(700)에 의해 형성된다. 상기 제3 금속막(520)은 알루미늄 네오디뮴 니켈로 이루어지고, 제4 금속막(530)은 알루미늄 네오디뮴 니켈 나이트라이드로 이루어진다.
도 3e에 도시된 바와 같이, 소정의 에천트를 이용하여 제3 금속막(520) 및 제4 금속막(530)을 동시에 식각한다. 이와 같이, 제3 및 제4 금속막(520,530)을 식각하면 제1 절연기판(110)상의 표시영역(DA)에는 소오스 전극(125) 및 드레인 전극(126)이 형성되고, 제2 주변영역(PA2)에는 데이터 전극패드(170)가 형성된다.
상기 소오스 전극(125)은 제1 소오스 전극층(125a) 및 제2 소오스 전극층(125b)을 포함하고, 드레인 전극(126)은 제1 드레인 전극층(126a) 및 제2 드레인 전극층(126b)을 포함한다. 또한, 데이터 전극패드(170)는 제1 데이터 전극패드층(170a) 및 제2 데이터 전극패드층(170b)을 포함한다.
이어, 게이트 절연막(122), 소오스 및 드레인 전극(125,126) 상에는 무기 절연막으로 이루어진 보호막(130)이 형성된다. 이후, 보호막(130)과 게이트 절연막(122)을 패터닝하여 게이트 전극패드(150)의 제2 게이트 전극패드층(150b)과 데이터 전극패드(170)의 제2 데이터 전극패드층(170b)을 각각 노출시키는 제1 및 제2 비아홀(155,175)을 형성한다. 또한, 보호막(130)을 패터닝하여 드레인 전극(126)의 제2 드레인 전극층(126b)을 노출시키는 콘택홀(135)을 형성한다.
도 3f를 참조하면, 보호막(130) 상에는 ITO 또는 IZO로 이루어진 화소전극(140), 제1 및 제2 투명전극(160,180)이 형성된다. 상기 화소전극(140)은 제1 절연기판(110)의 표시영역(DA)에 대응하도록 형성되어 콘택홀(135)을 통해 드레인 전극 (126)과 전기적으로 연결된다. 이때, 화소전극(140)은 알루미늄 네오디뮴 니켈 나이트라이드로 이루어진 드레인 전극(126)의 제2 드레인 전극층(126b)과 접촉된다. 따라서, 화소전극(140)과 제2 드레인 전극층(126b)의 접촉시 산화가 방지됨에 따라 화소전극(140)과 드레인 전극(126)의 접촉 저항이 감소한다.
또한, 제1 투명전극(160)은 제1 절연기판(110)의 제1 주변영역(PA1)에 대응하도록 형성되어 제1 비아홀(155)을 통해 게이트 전극패드(150)와 전기적으로 연결된다. 이때, 제1 투명전극(160)은 알루미늄 네오디뮴 니켈 나이트라이드로 이루어진 제2 게이트 전극패드층(150b)과 접촉된다. 따라서, 제1 투명전극(160)과 제2 게이트 전극패드층(150b)과 접촉시 산화가 방지됨에 따라 제1 투명전극(160)과 게이트 전극패드(150b)간의 접촉 저항이 감소한다.
상기 제2 투명전극(180)은 제1 절연기판(110)의 제2 주변영역(PA2)에 대응하도록 형성되어 제2 비아홀(175)을 통해 데이터 전극패드(170)와 전기적으로 연결된다. 이때, 제2 투명전극(180)은 알루미늄 네오디뮴 니켈 나이트라이드로 이루어진 제2 데이터 전극패드층(170b)과 접촉된다. 따라서, 제2 투명전극(180)과 제2 데이터 전극패드층(170b)과 접촉시 산화가 방지됨에 따라 제2 투명전극(180)과 데이터 전극패드(170b) 간의 접촉 저항이 감소한다.
상기의 본 발명에서는 플라즈마 화학기상 증착장치를 이용하여 제2 금속막을 형성한후 제1 금속막과 제2 금속막을 패터닝하는 경우를 예로 설명하였다. 한편, 본 발명은 제1 금속막을 증착한 후 패터닝하여 제1 게이트 전극층 및 제1 게이트 패드층을 형성한 후 그 상부에 도 5의 플라즈마 화학기상 증착장치를 이용하여 제2 금속막을 형성할 수 있다. 또한, 제3 및 제4 금속막도 이와 동일하게 형성할 수 있다.
상술한 바와 같이 본 발명은 알루미늄 네오디뮴 니켈 및 알루미늄 네오디뮴 니켈 나이트라이드로 이루어진 금속막에 의한 이중막 구조를 갖는 게이트 전극, 소오스 전극, 드레인 전극, 게이트 전극패드 및 데이터 전극패드를 갖는다.
이에 따라, 화소전극과 드레인 전극 접촉시, 알루미늄 네오디뮴 니켈 나이트라이드의 금속막과 접촉되므로, 산화가 방지되어 접촉저항이 감소한다. 따라서, 접촉저항에 의한 표시품질의 저하를 방지할 수 있다.
또한, 이중막 구조에 의해 저저항 배선을 구현할 수 있으므로, 삼중막 구조를 갖는 배선에 비하여 공정시간 및 비용을 절감할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (13)
- 표시영역, 상기 표시영역의 주변에 형성된 주변영역을 갖는 기판;상기 표시영역에 형성되고, 제1 전극, 제2 전극 및 제3 전극을 가지며, 상기 제1 내지 제3 전극 중 적어도 하나는 제1 금속막 및 상기 제1 금속막 상에 적층되고, 질화 처리(nitridation)된 제2 금속막을 갖는 스위칭 소자; 및상기 스위칭 소자의 상기 제1 내지 제3 전극 중 하나와 상기 제2 금속막을 통해 전기적으로 연결된 화소전극을 포함하는 어레이 기판.
- 제1항에 있어서, 상기 제1 금속막은 알루미늄 네오디뮴 니켈(AlNdNi)로 이루어지고, 상기 제2 금속막은 알루미늄 네오디뮴 니켈 나이트라이드(AlNdNiN)로 이루어진 것을 특징으로 하는 어레이 기판.
- 제1항에 있어서,상기 제1 내지 제3 전극 중 하나의 전극으로부터 연장되어 상기 주변영역에 형성되고, 상기 제1 금속막 및 상기 제1 금속막 상에 적층된 상기 제2 금속막을 갖는 전극패드; 및상기 전극패드 상에 형성되고, 상기 전극 패드의 상기 제2 금속막을 통해 전기적으로 연결된 투명전극을 더 포함하는 어레이 기판.
- 제3항에 있어서, 상기 전극패드는 상기 스위칭 소자에 게이트 신호를 제공하는 게이트 전극패드인 것을 특징으로 하는 어레이 기판.
- 제3항에 있어서, 상기 전극패드는 상기 스위칭 소자에 데이터 신호를 제공하는 데이터 전극패드인 것을 특징으로 하는 어레이 기판.
- (a) 기판 상의 표시영역에서 제1 전극, 제2 전극 및 제3 전극을 가지고, 상기 제1 내지 제3 전극 중 하나가 제1 금속막 및 상기 제1 금속막 상에 적층되면서 질화 처리(nitridation)된 제2 금속막으로 이루어진 스위칭 소자를 형성하는 단계; 및(b) 투명한 도전성 물질에 의해 형성되고, 상기 제1 내지 제3 전극 중 어느 하나와 상기 제2 금속막을 통해 전기적으로 연결되는 화소전극을 형성하는 단계를 포함하는 어레이 기판의 제조방법.
- 제6항에 있어서, 상기 제1 금속막은 알루미늄 네오디뮴 니켈로 이루어지고, 상기 제2 금속막은 알루미늄 네오디뮴 니켈 나이트라이드로 이루어진 것을 특징으로 하는 어레이 기판의 제조방법.
- 제6항에 있어서, 상기 단계(a)는상기 제1 금속막을 상기 기판 상에 형성하는 단계;상기 제1 금속막과 동일한 물질로 이루어진 타켓과 상기 기판이 안착된 척과의 사이에 질화 가스와 아르곤 가스를 주입하는 단계; 및상기 아르곤 가스에 의해 상기 타켓에서 떨어져 나온 금속원자가 상기 질화 가스의 결합함에 따라, 상기 제1 금속막 상에 형성된 상기 제2 금속막과 상기 제1 금속막을 패터닝하여 상기 제1 내지 제3 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
- 제6항에 있어서, 상기 단계(a)는상기 제1 금속막을 상기 기판 상에 형성하는 단계;상기 기판이 안착된 챔버 내에 질화 가스 및 암모니아 가스 중 적어도 하나를 주입하는 단계;상기 질화 가스 및 암모니아 가스를 플라즈마 활성화시키는 단계; 및상기 활성화된 상기 질화 가스 및 암모니아 가스의 질소 이온을 상기 제1 금속막 상에 침투시켜 상기 제1 금속막 상에 형성된 상기 제2 금속막과 상기 제1 금속막을 패터닝하여 상기 제1 내지 제3 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
- 제6항에 있어서, 상기 단계(a)는상기 제1 금속막을 상기 기판 상에 증착한 후 패터닝하는 단계;상기 제1 금속막이 형성된 상기 기판이 안착된 챔버 내에 질화 가스 및 암모 니아 가스 중 적어도 하나를 주입하는 단계;상기 질화 가스 및 암모니아 가스를 플라즈마 활성화시키는 단계; 및상기 활성화된 상기 질화 가스 및 암모니아 가스의 질소 이온을 상기 제1 금속막 상에 침투시켜 상기 제1 금속막 상에 형성된 상기 제2 금속막을 패터닝하여 상기 제1 내지 제3 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
- 제5항에 있어서,상기 표시영역에 접하는 주변영역에 상기 제1 내지 제3 전극 중 하나로부터 연장되고, 상기 제1 및 제2 금속막으로 이루어지는 전극 패드를 형성하는 단계;상기 제2 금속막을 노출시키는 비아홀을 형성하는 단계; 및투명한 도전성 물질로 형성되고, 상기 비아홀을 통해 상기 전극 패드와 전기적으로 연결되는 투명전극을 형성하는 단계를 더 포함하는 어레이 기판의 제조방법.
- 표시영역, 상기 표시영역의 주변에 형성된 주변영역을 갖는 기판;상기 표시영역에 형성되고, 제1 전극, 제2 전극 및 제3 전극을 가지며, 상기 제1 내지 제3 전극 중 적어도 하나는 상부 영역에 질소 이온이 포함되도록 질화 처리된 금속막으로 이루어진 스위칭 소자; 및상기 스위칭 소자의 상기 제1 내지 제3 전극 중 하나와 상기 제2 금속막을 통해 전기적으로 연결된 화소전극을 포함하는 어레이 기판.
- 제12항에 있어서, 상기 제1 내지 제3 전극을 형성하는 상기 금속막의 상기 상부 영역에 대응하는 하부 영역에는 상기 질소 이온을 포함하지 않는 것을 특징으로 하는 어레이 기판.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040089782A KR20060040861A (ko) | 2004-11-05 | 2004-11-05 | 어레이 기판 및 이의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040089782A KR20060040861A (ko) | 2004-11-05 | 2004-11-05 | 어레이 기판 및 이의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060040861A true KR20060040861A (ko) | 2006-05-11 |
Family
ID=37147642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040089782A KR20060040861A (ko) | 2004-11-05 | 2004-11-05 | 어레이 기판 및 이의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060040861A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100857480B1 (ko) * | 2006-05-26 | 2008-09-08 | 미쓰비시덴키 가부시키가이샤 | 반도체 디바이스 및 액티브 매트릭스형 표시장치 |
| US7915062B2 (en) | 2006-06-22 | 2011-03-29 | Mitsubishi Electric Corporation | Method of manufacturing a TFT array substrate |
| KR101108941B1 (ko) * | 2007-09-12 | 2012-02-06 | 미쓰비시덴키 가부시키가이샤 | 반도체 디바이스, 표시장치 및 반도체 디바이스의 제조방법 |
-
2004
- 2004-11-05 KR KR1020040089782A patent/KR20060040861A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100857480B1 (ko) * | 2006-05-26 | 2008-09-08 | 미쓰비시덴키 가부시키가이샤 | 반도체 디바이스 및 액티브 매트릭스형 표시장치 |
| US7910053B2 (en) | 2006-05-26 | 2011-03-22 | Mitsubishi Electric Corporation | Semiconductor device and active matrix display device |
| US7915062B2 (en) | 2006-06-22 | 2011-03-29 | Mitsubishi Electric Corporation | Method of manufacturing a TFT array substrate |
| KR101108941B1 (ko) * | 2007-09-12 | 2012-02-06 | 미쓰비시덴키 가부시키가이샤 | 반도체 디바이스, 표시장치 및 반도체 디바이스의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7161179B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7816693B2 (en) | Thin film transistor in which an interlayer insulating film comprises two distinct layers of insulating material | |
| JP5008916B2 (ja) | アレイ基板及びその製造方法並びに表示装置 | |
| US10886410B2 (en) | Thin film transistor, display substrate, method for manufacturing the same, and display device | |
| KR20020076188A (ko) | 배선 및 이의 제조방법, 및 배선기판 및 이의 제조방법 | |
| US7772052B2 (en) | Method of manufacturing semiconductor device | |
| US10504943B2 (en) | Method for manufacturing an array substrate motherboard | |
| US20070031642A1 (en) | Adhesive tape for a flexible display device and method of manufacturing a flexible display device using the same | |
| US11239297B2 (en) | Array substrate with capacitor including conductive part of active layer and method of fabricating thereof | |
| US20060163741A1 (en) | TFT array panel and fabricating method thereof | |
| KR101263193B1 (ko) | 표시 기판의 제조 방법 및 표시 기판 | |
| KR20070043098A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR20070010863A (ko) | 어레이 기판, 어레이 기판의 제조방법 및 상기 어레이기판을 갖는 표시장치 | |
| CN111403488B (zh) | 薄膜晶体管及其制备方法、显示用基板及显示装置 | |
| KR20060040861A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR20020037845A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| US20090108261A1 (en) | Array substrate and method of manufacturing the same | |
| KR100236025B1 (ko) | 액정 표시장치 및 이의 제조방법 | |
| KR100466387B1 (ko) | 5 마스크공정을 이용한 액정 디스플레이의 제조방법 | |
| KR101726634B1 (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR19990075405A (ko) | 알루미늄막과 아이티오막의 접촉 구조 및 이를 이용한 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20070023251A (ko) | 표시 기판의 제조 방법 | |
| KR101350409B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20060005861A (ko) | 표시기판 및 이의 제조방법 | |
| KR20060073739A (ko) | 박막트랜지스터 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |