KR20070010863A - 어레이 기판, 어레이 기판의 제조방법 및 상기 어레이기판을 갖는 표시장치 - Google Patents

어레이 기판, 어레이 기판의 제조방법 및 상기 어레이기판을 갖는 표시장치 Download PDF

Info

Publication number
KR20070010863A
KR20070010863A KR1020050065828A KR20050065828A KR20070010863A KR 20070010863 A KR20070010863 A KR 20070010863A KR 1020050065828 A KR1020050065828 A KR 1020050065828A KR 20050065828 A KR20050065828 A KR 20050065828A KR 20070010863 A KR20070010863 A KR 20070010863A
Authority
KR
South Korea
Prior art keywords
metal film
electrode
film
metal
electrode pad
Prior art date
Application number
KR1020050065828A
Other languages
English (en)
Inventor
이인성
조능호
이동훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050065828A priority Critical patent/KR20070010863A/ko
Priority to TW095125841A priority patent/TW200710471A/zh
Priority to CN201010546290.1A priority patent/CN102097369B/zh
Priority to CN2006101212493A priority patent/CN1901208B/zh
Priority to US11/490,758 priority patent/US20070019122A1/en
Priority to JP2006197776A priority patent/JP5008916B2/ja
Publication of KR20070010863A publication Critical patent/KR20070010863A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate

Abstract

표시 품질을 향상시킬 수 있는 어레이 기판, 이의 제조방법 및 어레이 기판을 갖는 표시장치가 개시된다. 어레이 기판은 기판, 스위칭 소자, 절연막 및 화소전극을 포함한다. 스위칭 소자는 제1 전극, 제2 전극 및 제3 전극을 가지며, 제1 내지 제3 전극 중 적어도 하나는 제1 금속막, 제2 금속막 및 제2 금속막의 질화처리를 통해 형성된 제3 금속막을 갖는다. 화소전극은 절연막 및 스위칭 소자의 제3 금속막에 형성된 콘택홀을 통해 스위칭 소자의 제2 금속막과 전기적으로 연결된다. 따라서, 언더-컷 현상이 발생하지 않고, 접촉저항이 감소하여 표시품질이 향상된다.

Description

어레이 기판, 어레이 기판의 제조방법 및 상기 어레이 기판을 갖는 표시장치{ARRAY SUBSTRATE, METHOD OF MANUFACTURING THE SAME AND DISPLAY DEVICE HAVING THE SAME}
도 1은 본 발명에 따른 액정표시패널을 나타낸 단면도이다.
도 2는 도 1에 도시된 어레이 기판을 나타낸 평면도이다.
도 3은 게이트 전극의 단면을 나타낸 도면이다.
도 4a 내지 도 4h는 도 2에 도시된 어레이 기판의 제조과정을 나타낸 공정단면도들이다.
도 5는 도 4b에 도시된 제3 금속막을 형성하기 위한 리액티브 스퍼터링 장치를 나타낸 도면이다.
도 6은 도 4b에 도시된 제3 금속막을 형성하기 위한 플라즈마 화학기상 증착 장치를 나타낸 도면이다.
도 7은 본 실시예에 따른 액정표시패널을 갖는 액정표시장치를 나타낸 분해 사시도이다.
*도면의 주요 부분에 대한 부호의 설명*
100 : 액정표시패널 200 : 어레이 기판
260 : 게이트 전극패드 280 : 데이터 전극패드
300 : 컬러필터 기판 400 : 액정층
600 : 리액티브 스퍼터링 장치 700 : 플라즈마 화학기상 증착장치
800: 디스플레이 유닛 900 : 백라이트 어셈블리
본 발명은 어레이 기판, 이를 갖는 표시장치 및 어레이 기판의 제조방법에 관한 것으로서, 보다 상세하게는 표시 품질을 향상시킬 수 있는 어레이 기판, 이를 갖는 표시장치 및 어레이 기판의 제조방법에 관한 것이다.
일반적으로 액정표시장치는 어레이 기판, 어레이 기판과 마주보는 컬러필터기판 및 어레이 기판과 컬러필터기판과의 사이에 개재된 액정층으로 이루어진다.
상기 어레이 기판은 화상을 나타내는 최소 단위인 복수의 화소로 이루어진다. 상기 화소 각각은 게이트 신호가 제공되는 게이트 라인, 데이터 신호가 제공되는 데이터 라인, 상기 게이트 라인과 상기 데이터 라인에 연결된 박막 트랜지스터 및 데이터 신호를 수신하여 액정층에 전압을 인가하는 화소전극을 포함한다.
상기 박막 트랜지스터의 전극들, 상기 게이트 라인 및 데이터 라인은 상기 화소전극과의 접촉 저항 및 배선 저항을 줄이기 위하여 이중막 구조로 이루어진다. 이때, 상기 전극들, 상기 게이트 라인 및 데이터 라인은 크롬(Cr)막 및 상기 크롬막 상에 적층된 알루미늄 네오디뮴막으로 이루어진다.
상기 전극들, 게이트 라인 또는 데이터 라인을 형성하기 위하여 상기 크롬막 을 패터닝하는 경우, 하부영역에서 보다 더 많은 식각이 이루어지는 언더-컷 현상이 발생한다.
상기 언더-컷 현상이 발생한 영역으로 전자들이 집중되는 로컬 챠지 트래핑(Local Charge Trapping) 현상이 발생한다. 이로 인해, 상부에 형성되는 절연막의 커패시턴스가 증가하고, 상기 커패시턴스가 증가함에 따라 화소영역의 화소전압이 변화된다. 따라서, 상기 화소전압의 변화에 의해 휘도가 변화되어 가로줄 형태의 불량이 발생한다.
따라서, 본 발명은 상기한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 불량 발생을 방지하여 표시품질을 향상시키기 위한 어레이 기판을 제공함에 있다.
본 발명의 다른 목적은 상기한 어레이 기판을 제조하는 방법을 제공함에 있다.
본 발명의 또 다른 목적은 상기 어레이 기판을 갖는 표시장치를 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 어레이 기판은 기판, 스위칭 소자, 절연막 및 화소전극을 포함한다. 상기 기판은 표시영역 및 상기 표시영역의 주변에 형성된 주변영역을 갖는다. 상기 스위칭 소자는 상기 표시영역에 형성되고, 제1 전극, 제2 전극 및 제3 전극을 가지며, 상기 제1 내지 제3 전극 중 적어도 하 나는 제1 금속막, 상기 제1 금속막 상에 적층된 제2 금속막 및 상기 제2 금속막의 질화처리를 통해 상기 제2 금속막 상에 형성된 제3 금속막을 갖는다. 상기 화소전극은 상기 절연막 및 상기 제3 금속막에 형성된 콘택홀을 통해 상기 제2 금속막과 전기적으로 연결된다.
여기서, 상기 제1 금속막은 알루미늄 네오디뮴(AlNd)으로 이루어지고, 상기 제2 금속막은 크롬(Cr)으로 이루어지고, 상기 제3 금속막은 크롬 나이트라이드(CrNx)로 이루어진다.
또한, 본 발명에 따른 어레이 기판은 전극패드 및 투명전극을 더 포함한다. 상기 전극패드는 상기 제1 내지 제3 전극 중 하나의 전극으로부터 연장되어 상기 주변영역에 형성되고, 상기 제1 금속막, 상기 제2 금속막 및 상기 제3 금속막을 갖는다. 상기 투명전극은 상기 절연막 및 상기 전극패드의 상기 제3 금속막에 형성된 비아홀을 통해 상기 전극패드의 상기 제2 금속막과 전기적으로 연결된다.
상기 본 발명의 다른 목적을 달성하기 위하여 기판 상의 표시영역에서 제1 전극, 제2 전극 및 제3 전극을 가지고, 상기 제1 내지 제3 전극 중 적어도 하나가 제1 금속막, 상기 제1 금속막 상에 적층된 제2 금속막 및 상기 제2 금속막의 질화처리를 통해 상기 제2 금속막 상에 형성된 제3 금속막으로 이루어진 스위칭 소자를 형성한다. 이어, 스위칭 소자 상부에 절연막을 형성하고, 상기 절연막 및 상기 스위칭 소자의 상기 제3 금속막에 형성된 콘택홀을 통해 상기 스위칭 소자의 상기 제2 금속막과 전기적으로 연결되는 화소전극을 형성한다.
본 발명의 또 다른 목적을 달성하기 위한 표시장치는 상부기판, 어레이 기판 및 액정층을 포함한다. 상기 상부기판은 제1 투명전극을 갖는다. 상기 어레이 기판은 상기 상부기판에 대향하고, 제1 전극, 제2 전극 및 제3 전극을 가지며, 상기 제1 내지 제3 전극 중 적어도 하나는 제1 금속막, 상기 제1 금속막 상에 적층된 제2 금속막 및 상기 제2 금속막의 질화처리를 통해 상기 제2 금속막 상에 형성된 제3 금속막을 갖는 스위칭 소자, 상기 스위칭 소자 상부에 형성된 절연막, 상기 제1 투명전극에 대향하고, 상기 절연막 및 상기 스위칭 소자의 상기 제3 금속막에 형성된 콘택홀을 통해 상기 스위칭 소자의 제2 금소막과 전기적으로 연결된 제2 투명전극, 상기 제1 내지 제3 전극 중 하나의 전극으로부터 연장되어 형성되고, 상기 제1 금속막, 상기 제2 금속막 및 상기 제3 금속막으로 이루어진 전극패드, 및 상기 절연막 및 상기 전극패드의 상기 제3 금속막에 형성된 비아홀을 통해 상기 전극패드의 상기 제2 금속막과 전기적으로 연결된 제3 투명전극을 갖는다. 상기 액정층은 상기 상부기판과 상기 어레이 기판 사이에 형성된다.
이러한 어레이 기판, 이를 갖는 표시패널 및 어레이 기판의 제조방법에 따르면, 알루미늄 네오디뮴, 크롬 및 크롬 나이트라이드의 삼중막 구조를 가지므로, 언더-컷 현상이 발생하지 않고, 순수한 크롬과 화소전극 및 투명전극이 각각 접촉되어 접촉저항이 감소한다.
이하, 본 발명에 따른 바람직한 실시예를 첨부도면을 참조하여 상세히 설명한다.
도 1은 본 발명에 따른 액정표시패널을 나타낸 단면도이고, 도 2는 도 1에 도시된 어레이 기판을 나타낸 평면도이며, 도 3은 게이트 전극의 단면을 나타낸 도 면이다.
도 1 및 도 2에 도시된 바와 같이, 본 발명에 따른 액정표시패널(100)은 어레이 기판(200), 컬러필터 기판(300), 어레이 기판(200)과 컬러필터 기판(300) 사이에 형성된 액정층(400)으로 이루어져 영상을 표시한다.
상기 액정표시패널(100)은 영상이 표시되는 표시영역(DA), 표시영역(DA)의 제1 변에 위치하는 제1 주변영역(PA1) 및 표시영역(DA)의 제2 변에 위치하는 제2 주변영역(PA2)으로 구분된다.
상기 표시영역(DA)에는 제1 방향(D1)으로 연장된 다수의 게이트 라인(GL)과 상기 제1 방향(D1)과 직교하는 제2 방향(D2)으로 연장된 다수의 데이터 라인(DL)에 의해 다수의 화소영역이 정의된다.
상기 어레이 기판(200)은 제1 절연기판(210) 상의 상기 화소영역에 대응하여 형성된 박막 트랜지스터(Thin Film Transistor : 이하, TFT)(220), 보호막(230), 유기 절연막(240) 및 화소전극(250)을 포함한다.
상기 TFT(220)는 게이트 라인(GL)으로부터 분기된 게이트 전극(221), 데이터 라인(DL)으로부터 분기된 소오스 전극(225) 및 화소전극(250)과 전기적으로 연결된 드레인 전극(226)을 포함한다. 또한, TFT(220)는 게이트 전극(221) 상부에 형성된 게이트 절연막(222) 및 활성층(224)을 포함한다.
이때, 게이트 전극(221), 소오스 전극(225) 및 드레인 전극(226)은 삼중층 구조를 갖는다.
즉, 게이트 전극(221)은 제1 게이트 전극층(221a), 제2 게이트 전극층(221b) 및 제3 게이트 전극층(221c)으로 이루어진다. 이때, 제2 게이트 전극층(221b)은 제1 게이트 전극층(221a) 상에 적층되고, 제3 게이트 전극층(221c)은 제2 게이트 전극층(221b) 상에 적층된다. 상기 제1 게이트 전극층(221a)은 알루미늄 네오디뮴(AlNd)으로 이루어지고, 제2 게이트 전극층(221b)은 크롬(Cr)으로 이루어진다. 상기 제3 게이트 전극층(221c)은 제2 게이트 전극층(221b)을 이루는 크롬이 질화처리(nitration)된 크롬 나이트라이드(CrNx)로 이루어진다.
상기 소오스 전극(225)은 제1 소오스 전극층(225a), 제2 소오스 전극층(225b) 및 제3 소오스 전극층(225c)으로 이루어진다. 상기 제2 소오스 전극층(225b)은 제1 소오스 전극층(225a) 상에 적층되고, 제3 소오스 전극층(225c)은 제2 소오스 전극층(225b) 상에 적층된다. 여기서, 제1 소오스 전극층(225a)은 알루미늄 네오디뮴으로 이루어지고, 제2 소오스 전극층(225b)은 크롬으로 이루어진다. 상기 제3 소오스 전극층(225c)은 크롬 나이트라이드로 이루어진다.
또한, 드레인 전극(226)은 제1 드레인 전극층(226a), 제2 드레인 전극층(226b) 및 제3 드레인 전극층(226c)으로 이루어진다. 이때, 제2 드레인 전극층(226b)은 제1 드레인 전극층(226a) 상에 적층되고, 제3 드레인 전극층(226c)은 제2 드레인 전극층(226b) 상에 적층된다. 상기 제1 드레인 전극층(226a)은 알루미늄 네오디뮴으로 이루어지고, 제2 드레인 전극층(226b)은 크롬으로 이루어진다. 상기 제3 드레인 전극층(226c)은 크롬 나이트라이드로 이루어진다.
여기서, TFT(220)의 게이트 전극(221), 소오스 전극(225) 및 드레인 전극(226)은 제1 절연기판(210)에 수직한 방향으로 절단한 절단면의 양 단부가 테이퍼 진 형상을 갖는다. 즉, 게이트 전극(221), 소오스 전극(225) 및 드레인 전극(226)은 언더-컷(Under-Cut)이 발생하지 않는다.
도 3에서와 같이, 게이트 전극(221)의 제1 절연기판(210)에 수직한 방향으로 절단한 절단면은 하부영역이 상부영역에 비하여 상대적으로 넓은 형성폭을 갖는다. 따라서, 게이트 전극(221)의 절단면의 양 단부는 테이퍼진 형상을 갖는다. 상기에서는 게이트 전극(221)을 예로 들어 설명하였으나, 소오스 전극(225) 및 드레인 전극(226)도 게이트 전극(221)과 같이 양 단부가 테이퍼진 형상을 갖는 절단면을 갖는다.
이처럼, 게이트 전극(221)의 제1 게이트 전극층(221a), 소오스 전극(225)의 제1 소오스 전극층(225a) 및 드레인 전극(226)의 제1 드레인 전극층(226a)이 알루미늄 네오디뮴으로 이루어짐에 따라 상기한 언더-컷이 발생하지 않는다. 따라서, 상기 언더-컷이 발생한 부분으로 전자들이 집중되는 로컬 챠지 트래핑(Local Charge Trapping)이 발생하지 않아, 커패시턴스의 증가가 발생되지 않는다. 이로 인해, 픽셀 전압이 변화되지 않으므로, 휘도 변화에 따른 가로줄 형태의 불량 발생이 방지된다.
상기 게이트 절연막(223)은 게이트 전극(221), 소오스 전극(225) 및 드레인 전극(226)이 형성된 제1 절연기판(210) 전면에 형성된다. 상기 게이트 절연막(223)은 예를 들어, 실리콘 질화막(SiNx)으로 이루어진다.
상기 활성층(224)은 게이트 절연막(223) 상에 형성된다. 이때, 활성층(224)은 반도체층(224a) 및 반도체층(224a) 상에 적층된 오믹 콘택층(225b)을 포함한다. 예를 들어, 반도체층(224a)은 비정질 실리콘(amorphous Silicon: 이하, a-Si)으로 이루어지고, 오믹 콘택층(224b)은 n형 불순물이 고농도로 도핑된 비정질 실리콘(n+ a-Si)으로 이루어진다. 상기 오믹 콘택층(224b)은 일부가 제거되어 반도체층(224a)을 부분적으로 노출시킨다.
상기 보호막(230) 및 유기 절연막(240)은 TFT(220)가 형성된 제1 절연기판(210) 전면에 순차적으로 형성된다. 즉, 보호막(230) 및 유기 절연막(240)은 제1 절연기판(210) 상의 표시영역(DA), 제1 및 제2 주변영역(PA1,PA2)에 형성된다. 상기 보호막(230) 및 유기 절연막(240)은 실리콘 질화막으로 이루어진다.
또한, 보호막(230) 및 유기 절연막(240)은 TFT(220)의 드레인 전극(226)을 부분적으로 노출시키는 콘택홀(245)을 갖는다. 즉, 드레인 전극(226)을 노출시키기 위하여 보호막(230) 및 유기 절연막(240)이 부분적으로 제거된다. 이때, 드레인 전극(226)의 제3 드레인 전극층(226c)도 동시에 제거된다. 상기 보호막(230) 및 유기 절연막(240)을 식각하는 소정의 식각액에 의해 제3 드레인 전극층(226c)이 동시에 식각된다. 따라서, 콘택홀(245)에 의해 드레인 전극(226)의 제2 드레인 전극층(226b)이 부분적으로 노출된다.
상기 화소전극(250)은 유기 절연막(240) 상에 형성된다. 상기 화소전극(250)은 광이 투과할 수 있는 투명한 도전성 물질로 이루어진다. 예를 들어, 화소전극(250)은 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 또는 인듐 틴 옥사이드(Indium Tin Oxide : ITO)로 이루어진다. 이때, 화소전극(250)은 콘택홀(245)을 통해 TFT(220)의 드레인 전극(226)과 전기적으로 연결된다. 구체적으로 화소전극 (250)은 드레인 전극(226)의 제2 드레인 전극층(226b)과 직접적으로 접촉된다. 이때, 제2 드레인 전극층(226b)은 순수한 크롬으로 이루어지므로, 화소전극(250)과 접촉시 접촉저항이 감소된다.
또한, 게이트 라인(GL) 및 데이터 라인(DL)도 삼중막 구조를 갖는다. 즉, 게이트 라인(GL) 및 데이터 라인(DL)은 알루미늄 네오디뮴, 크롬 및 크롬 나이트라이드로 이루어진다.
상기 제1 주변영역(PA1)에는 게이트 라인(GL)으로부터 연장되고, 게이트 라인(GL) 보다 넓은 폭을 갖는 게이트 전극패드(260)가 형성된다. 상기 게이트 전극패드(260)는 제1 게이트 전극패드층(260a), 제2 게이트 전극패드층(260b) 및 제3 게이트 전극패드층(260c)으로 이루어진다. 상기 제2 게이트 전극패드층(260b)은 제1 게이트 전극패드층(260a) 상에 적층되고, 제3 게이트 전극패드층(260c)은 제2 게이트 전극패드층(260b) 상에 적층된다.
이때, 게이트 전극패드(260)는 게이트 전극(221) 형성시 동일 공정에서 동일 물질에 의해 형성된다. 따라서, 제1 게이트 전극패드층(260a)은 알루미늄 네오디뮴으로 이루지고, 제2 게이트 전극패드층(260b)은 크롬으로 이루어지며, 제3 게이트 전극패드층(260c)은 크롬 나이트라이드로 이루어진다.
또한, 제1 주변영역(PA1)에는 게이트 전극패드(260)를 부분적으로 노출시키는 제1 비아홀(265)이 형성된다. 상기 제1 비아홀(265)은 게이트 전극패드(260) 상부의 게이트 절연막(223), 보호막(230) 및 유기 절연막(240)과 제3 게이트 전극패드층(260c)이 부분적으로 제거되어 형성된다.
상기 게이트 전극패드(260) 상부에는 제1 비아홀(265)을 통해 게이트 전극패드(260)와 전기적으로 연결되는 제1 투명전극(270)이 형성된다. 상기 제1 투명전극(270)은 화소전극(250) 형성시 동일 공정에서 동일 물질로 형성된다. 즉, 제1 투명전극(270)은 ITO 또는 IZO로 이루어진다.
상기에서 제1 투명전극(270)은 제1 비아홀(265)을 통해 게이트 전극패드(260)의 제2 게이트 전극패드층(260b)과 직접적으로 접촉된다. 이때, 제2 게이트 전극패드층(260b)은 순수한 크롬으로 이루어지므로, 제1 투명전극(270)과 제2 게이트 전극패드층(260b)과의 접촉 저항이 감소된다.
상기 제2 주변영역(PA2)에는 데이터 라인(DL)으로부터 연장되고, 데이터 라인(DL) 보다 넓은 폭을 갖는 데이터 전극패드(280)가 형성된다. 상기 데이터 전극패드(280)는 제1 데이터 전극패드층(280a), 제2 데이터 전극패드층(280b) 및 제3 데이터 전극패드층(280c)으로 이루어진다. 상기 제2 데이터 전극패드층(280b)은 제1 데이터 전극패드층(280a) 상에 적층되고, 제3 데이터 전극패드층(280c)은 제2 데이터 전극패드층(280b) 상에 적층된다.
이때, 데이터 전극패드(280)는 소오스 전극(225) 및 드레인 전극(226) 형성시 동일 공정에서 동일 물질에 의해 형성된다. 따라서, 제1 데이터 전극패드층(280a)은 알루미늄 네오디뮴으로 이루어지고, 제2 데이터 전극패드층(280b)은 크롬으로 이루어지며, 제3 데이터 전극패드층(280c)은 크롬 나이트라이드로 이루어진다.
또한, 제2 주변영역(PA2)에는 데이터 전극패드(280)를 부분적으로 노출시키 는 제2 비아홀(285)이 형성된다. 상기 제2 비아홀(285)은 데이터 전극패드(280) 상부의 보호막(230) 및 유기 절연막(240)과 제3 데이터 전극패드층(280c)이 부분적으로 제거되어 형성된다.
상기 데이터 전극패드(280) 상부에는 제2 비아홀(285)을 통해 데이터 전극패드(280)와 전기적으로 연결되는 제2 투명전극(290)이 형성된다. 상기 제1 투명전극(290)은 화소전극(250) 형성시 동일 공정에서 동일 물질로 형성된다. 즉, 제2 투명전극(270)은 ITO 또는 IZO로 이루어진다.
상기에서 제2 투명전극(290)은 제2 비아홀(285)을 통해 데이터 전극패드(280)의 제2 데이터 전극패드층(280b)과 직접적으로 접촉된다. 이때, 제2 데이터 전극패드층(280b)은 순수한 크롬으로 이루어지므로, 제2 투명전극(290)과 제2 데이터 전극패드층(280b)과의 접촉 저항이 감소된다.
상기한 구성의 게이트 전극패드(260) 및 데이터 전극패드(280)는 이방성 도전필름(ACF)(도시되지 않음)을 통해 연성인쇄회로기판(도시되지 않음)과 전기적으로 연결된다. 따라서, 게이트 전극패드(260) 및 데이터 전극패드(280)는 상기 연성인쇄회로기판으로부터 입력된 게이트 신호 및 데이터 신호를 게이트 라인(GL) 및 데이터 라인(DL)으로 각각 출력한다.
한편, 컬러필터 기판(300)은 제2 절연기판(310) 상에 형성된 차광막(320), 컬러필터(330) 및 공통전극(340)을 포함한다. 상기 컬러필터(330)는 R,G,B 색화소로 이루어지고, 차광막(320)은 상기 R,G,B 색화소들 사이에서 매트릭스 형태로 형성되어 상기 R,G,B 색화소들 사이로 상기 광이 누설되는 것을 차단한다. 또한, 공 통전극(340)은 어레이 기판(200) 상에 형성된 화소전극(250)에 대향하는 전극이다.
본 발명에서 게이트 전극(221), 소오스 전극(225), 드레인 전극(226), 게이트 전극패드(260) 및 데이터 전극패드(280)는 리액티브 스퍼터링(Reactive sputtering) 방법에 의해 삼중막 구조로 형성할 수 있다. 또한, 본 발명은 플라즈마 화학 기상 증착법을 이용한 질화처리에 의해 게이트 전극(221), 소오스 전극(225), 드레인 전극(226), 게이트 전극패드(260) 및 데이터 전극패드(280)를 삼중막 구조로 형성할 수 있다.
도 4a 내지 도 4g는 도 2에 도시된 어레이 기판의 제조과정을 나타낸 공정단면도들이다. 도 5는 도 4b에 도시된 제3 금속막을 형성하기 위한 리액티브 스퍼터링 장치를 나타낸 도면이고, 도 6은 도 4b에 도시된 제3 금속막을 형성하기 위한 플라즈마 화학기상 증착 장치를 나타낸 도면이다.
도 4a를 참조하면, 알루미늄 네오디뮴을 타켓으로 하는 스퍼터링 방법 또는 화학기상 증착방법에 의해 제1 절연기판(210) 전면에 제1 금속막(500)을 형성한다. 상기 제1 금속막(500)은 제1 절연기판(210)의 표시영역(DA), 제1 및 제2 주변영역(PA1,PA2)에 형성된다.
도 4b에 도시된 바와 같이, 제1 금속막(500)이 형성된 제1 절연기판(210) 전면에 크롬으로 이루어진 제2 금속막(510)을 형성한다. 상기 제2 금속막(210)은 크롬을 타켓으로 하는 스퍼터링 방법에 의해 형성된다. 또한, 제2 금속막(510)은 제1 절연기판(210) 상의 표시영역(DA), 제1 및 제2 주변영역(PA1,PA2)에 형성된다.
이어, 제2 금속막(510)이 형성된 제1 절연기판(210) 전면에 크롬 나이트라이 드로 이루어진 제3 금속막(520)을 형성한다. 상기 제3 금속막(520)은 질소 가스(N2)를 이용한 리액티브 스퍼터링 방법에 의해 형성되거나 또는 질소 가스 및 암모니아 가스(NH3)를 이용한 플라즈마 화학시상 증착법에 의해 형성된다. 이때, 제2 금속막(510) 및 제3 금속막(520)은 동일한 챔버 내에서 형성된다.
도 5에 도시된 바와 같이, 리액티브 스퍼터링 장치(600)는 스퍼터링을 위한 아르곤(Ar) 가스와 질화처리를 위한 질소(N2) 가스를 이용하여 제1 절연기판(210)을 처리하기 위한 챔버(610)를 포함한다. 상기 챔버(610)에는 제1 절연기판(210)이 놓여지는 척(620)과 크롬(Cr)으로 이루어진 금속 타겟(630)이 설치된다. 일반적으로, 금속 타겟(630)에는 전원 공급부(640)를 통해 제공되는 음전압이 인가된다.
상기 리액티브 스퍼터링 장치(600)는 제1 절연기판(210)을 처리하기 위한 가스를 챔버(610) 내에 균일하게 제공하기 위한 가스 공급부(650)를 더 구비한다. 상기 가스 공급부(650)를 통해 챔버(610) 내에는 아르곤 가스가 주입된다. 이때, 챔버(610)는 진공 상태이다.
이후, 금속 타겟(630)에 음전압이 인가되면, 금속 타겟(630)에 인가된 전압과 같은 에너지를 갖는 이차 전자들이 금속 타겟(630)의 표면으로 나오게된다. 상기 이차 전자들이 챔버(610) 내의 아르곤 가스를 때리고, 그에 의해 아르곤 가스는 금속 타겟(630)에 충돌된다.
상기 금속 타겟(630)에 가해진 충격 에너지가 금속 원자간의 결합 에너지보다 클 경우, 금속 타겟(630)의 표면에 있는 원자들이 떨어져나간다. 상기 떨어져 나온 상기 원자들은 제1 절연기판(210) 상의 제1 금속막(500) 상에 스퍼터링되고, 상기 스퍼터링된 상기 원자들은 상호 결합하여 박막 형태로 형성된다. 이로써, 제1 금속막(500) 상에 크롬으로 이루어진 제2 금속막(520)이 형성된다.
이어, 가스 공급부(650)를 통해 아르곤 가스와 질소 가스가 챔버(610) 내에 주입되고, 금속 타겟(630)에 음전압을 인가하면, 금속 타겟(630)에 인가된 전압과 같은 에너지를 갖는 이차 전자들이 금속 타겟(630)의 표면으로 나오게된다. 상기 이차 전자들이 챔버(610) 내의 아르곤 가스를 때리고, 그에 의해 아르곤 가스는 금속 타겟(630)에 충돌된다.
상기 금속 타겟(630)에 가해진 충격 에너지에 의해 금속 타겟(630)의 표면에 있는 원자들이 떨어져나가고, 상기 떨어져 나온 상기 원자들이 질소 가스와 결합하여 제1 절연기판(210) 상의 제2 금속막(510) 상에 스퍼터링된다. 상기 제2 금속막(510) 상에 스퍼터링된 상기 원자들은 상호 결합하여 박막 형태로 형성된다. 이로써, 제1 절연기판(210)의 제2 금속막(510) 상에 크롬 나이트라이드로 이루어진 제3 금속막(520)이 증착된다.
여기서, 챔버(610) 내에 주입되는 질소 가스의 양과 주입 시간을 조절함에 따라 제2 금속막(510) 상의 상부 영역에만 질소 이온이 포함된 형태의 크롬 나이트라이드가 형성될 수 있다.
한편, 도 6에 도시된 바와 같이, 플라즈마 화학기상 증착장치(700)는 플라즈마를 이용하여 제1 절연기판(210)을 처리하기 위한 챔버(710)를 포함한다. 상기 챔버(710)에는 제1 절연기판(210)이 놓여지는 척(720) 및 금속 타겟(730)이 설치된다. 그리고, 금속 타겟(730)은 주입된 가스를 플라즈마로 형성하기 위한 파워가 인 가되는 전극으로 작용한다. 일반적으로, 금속 타겟(730)에는 전원 공급부(740)를 통해 제공되는 고전압의 직류전압이 인가된다.
상기 플라즈마 화학기상 증착장치(700)는 챔버(710) 내에 제1 절연기판(210)을 처리하기 위한 가스를 균일하게 제공하기 위한 가스 공급부(750)를 더 구비한다. 상기 가스 공급부(750)를 통해 챔버(710) 내에 질소 가스 또는 암모니아 가스가 주입되거나 또는 질소 가스 및 암모니아 가스가 동시에 주입된다.
먼저, 가스 공급부(750)를 통해 챔버(710) 내에 암모니아 가스를 주입하고, 방전 공간(760)에서 이루어지는 플라즈마 방전을 통하여 제1 절연기판(210) 상에 제1 금속막(500) 상에 제2 금속막(510)을 형성한다.
이어, 가스 공급부(750)를 통해 챔버(710) 내에 질소 가스를 더 주입하고, 방전 공간(760)에서 이루어지는 플라즈마 방전을 통하여 질소 가스 및 암모니아 가스를 플라즈마 상태로 활성화시키면, 제1 절연기판(210) 상의 제2 금속막(510)에 질소 이온이 침투되는 질화처리가 이루어진다. 이로써, 제2 금속막(510) 상부에는 크롬 나이트라이드로 이루어진 제3 금속막(530)이 증착된다.
상기에서와 같이, 제2 금속막(510) 및 제3 금속막(520)은 동일한 챔버(610, 710) 내에서 형성되므로, 제2 금속막(510)이 공기와 접촉되지 않은 상태에서 제3 금속막(520)이 증착된다. 따라서, 제2 금속막(510)은 순수한 크롬으로 이루어진다.
도 4c에 도시된 바와 같이, 제1 내지 제3 금속막(500,510,520)이 증착된 제1 절연기판(210) 전면에 포토레지스트(535)를 증착한 후 소정의 마스크를 이용하여 노광한다. 이어, 제1 에천트에 의해 제2 및 제3 금속막(510,520)을 동시에 식각한 다. 따라서, 제1 절연기판(210)의 표시영역(DA)에 제3 게이트 전극층(221c) 및 제2 게이트 전극층(221b)이 형성되고, 제1 주변영역(PA1)에 제3 게이트 전극패드층(270c) 및 제2 게이트 전극패드층(270b)이 형성된다.
여기서, 상기 노광 공정후 포토레지스트(535)를 경화시키기 위한 베이크 공정이 진행된다.
도 4d를 참조하면, 제2 에천트를 이용하여 제1 금속막(500)을 식각한 후 포토레지스트(535)를 제거한다. 이로써, 제1 절연기판(210)의 표시영역(DA)에는 제1 내지 제3 게이트 전극층(221a,221b,221c)으로 이루어진 게이트 전극(221)이 형성된다. 또한, 제1 절연기판(210)의 제1 주변영역(PA1)에는 제1 내지 제3 게이트 전극패드층(270a,270b,270c)으로 이루어진 게이트 전극패드(270)가 형성된다.
이때, 제1 게이트 전극층(221a) 및 제1 게이트 전극패드층(270a)을 이루는 제1 금속막(500)은 제1 절연기판(210)에 접하는 하부영역이 상대적으로 식각이 더 많이 이루어지는 언더 컷이 발생하지 않는다. 따라서, 게이트 전극(221) 및 게이트 전극패드(270)는 제1 절연기판(210)에 수직한 방향으로 절단한 절단면의 양 단부가 테이퍼진 형상을 갖는다.
상기 제1 에천트에 의한 제2 및 제3 금속막(510,520) 식각 공정 후 포토레지스트(535)를 경화시키기 위한 베이크 공정이 진행된다.
도 4e를 참조하면, 게이트 전극(221) 및 게이트 전극패드(270)가 형성된 제1 절연기판(210) 상에 실리콘 질화막(SiNx)으로 이루어진 게이트 절연막(223)이 형성된다.
다음, 게이트 전극(221)이 형성된 게이트 절연막(223) 상에는 활성층(224)이 형성된다. 즉, 게이트 절연막(223) 상에 반도체층(224a) 및 오믹 콘택층(224b)이 순차적으로 형성된다.
상기 활성층(224)이 형성된 제1 절연기판(210) 상에는 제4 금속막(530), 제5 금속막(540) 및 제6 금속막(550)이 순차적으로 형성된다. 상기 제4 금속막(530) 및 제5 금속막(540)은 스퍼터링 방법 또는 화학기상 증착 방법에 의해 형성된다. 또한, 제6 금속막(550)은 도 5에 도시된 리액티브 스퍼터링 장치(600)에 의해 형성되거나 또는 도 6에 도시된 플라즈마 화학기상 증착장치(700)에 의해 형성된다. 상기 제5 및 제6 금속막(540,550)은 동일한 챔버 내에서 형성된다. 상기 제4 금속막(530)은 알루미늄 네오디뮴으로 이루어지고, 제5 금속막(540)은 크롬으로 이루어지며, 제6 금속막(550)은 크롬 나이트라이드로 이루어진다.
도 4f에 도시된 바와 같이, 제4 내지 제6 금속막(530,540,550)이 형성된 제1 절연기판(210)을 소정의 마스크를 이용하여 노광한 후 상기 제1 에천트를 이용하여 제5 및 제6 금속막(540,550)을 동시에 식각한다. 이어, 상기 제2 에천트를 이용하여 제4 금속막(530)을 식각한다. 이로써, 제1 절연기판(210)의 표시영역(DA)에 소오스 전극(225) 및 드레인 전극(226)이 형성되고, 제2 주변영역(PA2)에 데이터 전극패드(280)가 형성된다.
상기 소오스 전극(225)은 제1 소오스 전극층(225a), 제2 소오스 전극층(225b) 및 제3 소오스 전극층(225c)을 포함하고, 드레인 전극(226)은 제1 드레인 전극층(226a), 제2 드레인 전극층(226b) 및 제3 드레인 전극층(226c)을 포함한다. 또한, 데이터 전극패드(280)는 제1 데이터 전극패드층(280a), 제2 데이터 전극패드층(280b) 및 제3 데이터 전극패드층(280c)을 포함한다.
이때, 제1 소오스 전극층(225a), 제1 드레인 전극층(226a) 및 제1 데이터 전극패드층(280a)을 이루는 제4 금속막(230)은 하부영역이 상대적으로 식각이 더 많이 이루어지는 언더 컷이 발생하지 않는다. 따라서, 소오스 전극(225), 드레인 전극(226) 및 데이터 전극패드(280)는 제1 절연기판(210)에 수직한 방향으로 절단한 절단면의 양 단부가 테이퍼진 형상을 갖는다.
이어, 소오스 전극(225), 드레인 전극(226) 및 데이터 전극패드(280)가 형성된 제1 절연기판(210) 상의 전면에 보호막(230)을 형성한다. 이때, 보호막(230)은 실리콘 질화막으로 이루어진다. 또한, 보호막(230)이 형성된 제1 절연기판(210) 전면에 유기 절연막(240)을 형성한다.
도 4g를 참조하면, 표시영역(DA)에 대응하는 제1 절연기판(210) 상에 콘택홀(245), 제1 주변영역(PA1)에 대응하는 제1 절연기판(210) 상에 제1 비아홀(265)을 형성하며, 제2 주변영역(PA2)에 대응하는 제1 절연기판(210) 상에 제2 비아홀(265)을 형성한다.
즉, 표시영역(DA)의 게이트 절연막(223), 보호막(230), 유기 절연막(240) 및 제3 드레인 전극층(226c)의 일부를 제거하여 제2 드레인 전극층(226b)의 일부를 노출시키는 콘택홀(245)을 형성한다. 또한, 제1 주변영역(PA1)의 게이트 절연막(223), 보호막(230), 유기 절연막(240) 및 제3 게이트 전극패드층(260c)의 일부를 제거하여 제2 게이트 전극패드층(260b)의 일부를 노출시키는 제1 비아홀(265)을 형 성한다. 상기 제2 주변영역(PA2)의 보호막(230), 유기 절연막(240) 및 제3 데이터 전극패드층(280c)의 일부를 제거하여 제2 데이터 전극패드층(280b)의 일부를 노출시키는 제2 비아홀(285)을 형성한다.
도 4h를 참조하면, 유기 절연막(240) 상에는 ITO 또는 IZO로 이루어진 화소전극(250), 제1 및 제2 투명전극(270,290)이 형성된다. 상기 화소전극(250)은 제1 절연기판(210)의 표시영역(DA)에 대응하도록 형성되어 콘택홀(245)을 통해 드레인 전극(226)과 전기적으로 연결된다.
이때, 화소전극(250)은 크롬으로 이루어진 제2 드레인 전극층(226b)과 직접 접촉된다. 따라서, 화소전극(250)이 제2 드레인 전극층(226b)과 접촉됨에 따라 화소전극(250)과 드레인 전극(226) 간의 접촉저항이 감소한다.
또한, 제1 투명전극(270)은 제1 절연기판(210)의 제1 주변영역(PA1)에 대응하도록 형성되어 제1 비아홀(265)을 통해 게이트 전극패드(260)와 전기적으로 연결된다. 이때, 제1 투명전극(270)은 순수한 크롬으로 이루어진 제2 게이트 전극패드층(260b)과 직접 접촉된다. 따라서, 제1 투명전극(270)이 제2 게이트 전극패드층(260b)과 접촉됨에 따라 제1 투명전극(270)과 게이트 전극패드(260) 간의 접촉저항이 감소한다.
상기 제2 투명전극(290)은 제1 절연기판(210)의 제2 주변영역(PA2)에 대응하도록 형성되어 제2 비아홀(285)을 통해 데이터 전극패드(280)와 전기적으로 연결된다. 이때, 제2 투명전극(290)은 순수한 크롬으로 이루어진 제2 데이터 전극패드층(280b)과 직접 접촉된다. 따라서, 제2 투명전극(290)이 제2 데이터 전극패드층 (280b)과 접촉됨에 따라 제2 투명전극(290)과 데이터 전극패드(280) 간의 접촉저항이 감소한다.
도 7은 본 실시예에 따른 액정표시패널을 갖는 액정표시장치를 나타낸 분해 사시도이다.
도 7에 도시된 바와 같이, 본 발명에 따른 액정표시장치는 디스플레이 유닛(800) 및 디스플레이 유닛(800) 하부에 형성된 백라이트 어셈블리(900)를 포함한다.
여기서, 디스플레이 유닛(800)은 영상을 표시하는 액정표시패널(100), 액정표시패널(100)을 구동하기 위한 구동신호를 제공하는 소오스 인쇄회로기판(810) 및 게이트 인쇄회로기판(820)을 포함한다.
상기 소오스 인쇄회로기판(810) 및 게이트 인쇄회로기판(820)으로부터 제공되는 구동신호는 데이터 연성회로필름(830) 및 게이트 연성회로필름(840)을 통해 액정표시패널(100)에 인가된다. 상기 데이터 및 게이트 연성회로필름(830,840)은 일 예로, 테이프 캐리어 패키지(Tape Carrier Package ; TCP) 또는 칩 온 필름(Chip On Film ; COF)으로 이루어진다. 여기서, 데이터 및 게이트 연성회로필름(830,840)은 각각 소오스 인쇄회로기판(810) 및 게이트 인쇄회로기판(820)으로부터 제공되는 구동신호를 적절한 타이밍에 액정표시패널(100)에 인가하기 위하여 구동신호의 타이밍을 제어하는 데이터 구동칩(850) 및 게이트 구동칩(860)을 더 포함한다.
상기 액정표시패널(100)은 도 1 및 도 2에서 도시한 액정표시패널과 동일하 므로, 동일한 도면 부호를 부여하고 중복되는 설명은 생략한다
한편, 백라이트 어셈블리(900)는 상기 광을 발생하는 램프 유닛(910), 상기 광의 경로를 조절하여 액정표시패널(100)로 가이드하는 도광판(920) 및 램프 유닛(910)과 도광판(920)을 수납하기 위한 수납용기(930)를 구비한다.
또한, 백라이트 어셈블리(900)는 도광판(920) 상부에 형성되어 도광판(920)으로부터 제공된 광의 광학 특성을 향상시키는 광학시트(940) 및 도광판(920) 하부에 형성되어 도광판(920)으로부터 누설된 광을 디스플레이 유닛(800) 측으로 반사시키는 반사판(950)을 더 포함한다.
상기 수납용기(930)에 반사판(950)이 수납되면, 그 위로 도광판(920) 및 램프 유닛(910)이 수납된다. 이후, 도광판(920) 상에는 광학 시트류(940)가 수납되고 그 위로 액정표시패널(100)이 안착된다. 상기 소오스 인쇄회로기판(810)은 수납용기(930)의 외부로 절곡되어 배면에 고정된다.
상기 액정표시패널(100)의 상부에는 수납용기(930)와 대향 결합하여서 액정표시패널(100)을 수납용기(930)에 고정하는 샤시(960)가 제공된다.
상기한 액정표시장치에 의하면, 게이트 전극(221), 소오스 전극(225), 드레인 전극(226), 게이트 전극패드(260) 및 데이터 전극패드(280) 형성시 언더-컷이 발생하는 것을 방지할 수 있다. 또한, 순수한 크롬과 화소전극 또는 투명전극이 직접적으로 접촉됨에 따라 접촉저항을 줄일 수 있다.
상술한 바와 같이 본 발명은 알루미늄 네오디뮴, 크롬 및 크롬 나이트라이드 로 이루어진 금속막이 순차적으로 적층된 삼중막 구조를 갖는 게이트 전극, 소오스 전극, 드레인 전극, 게이트 전극패드 및 데이터 전극패드를 갖는다.
그러므로, 상기 전극들 및 패드 형성시 알루미늄 네오디뮴으로 이루어진 금속막이 먼저 형성된 후 크롬 및 크롬 나이트라이드가 형성됨에 따라 패터닝시 언더-컷이 발생하지 않는다.
따라서, 본 발명은 상기 언더-컷 발생이 방지됨에 따라 로컬 챠지 트래픽 현상을 방지할 수 있어, 가로줄 형태의 불량이 방지된다. 이로 인해, 액정표시장치의 표시품질을 향상시킬 수 있다.
또한, 본 발명은 화소전극과 드레인 전극 접촉시, 투명전극과 게이트 전극 패드 또는 데이터 전극패드 접촉시 순수한 크롬막과 접촉되므로, 접촉저항이 감소한다. 따라서, 접촉저항에 의한 표시품질의 저하를 방지할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (36)

  1. 표시영역 및 상기 표시영역의 주변에 형성된 주변영역을 갖는 기판; 및
    상기 표시영역에 형성되고, 게이트 전극, 소오스 전극 및 드레인 전극을 가지며, 상기 게이트 전극은 제1 금속막, 상기 제1 금속막 상에 적층된 제2 금속막 및 상기 제2 금속막의 질화처리를 통해 상기 제2 금속막 상에 형성된 제3 금속막을 갖는 스위칭 소자를 포함하는 어레이 기판.
  2. 제1항에 있어서, 상기 제1 금속막은 알루미늄 네오디뮴(AlNd)으로 이루어지고, 상기 제2 금속막은 크롬(Cr)으로 이루어지고, 상기 제3 금속막은 크롬 나이트라이드(CrNx)로 이루어진 것을 특징으로 하는 어레이 기판.
  3. 제1항에 있어서, 상기 게이트 전극으로부터 연장되어 상기 주변영역에 형성되고, 상기 제1 금속막, 상기 제1 금속막 상에 적층된 상기 제2 금속막 및 상기 제2 금속막 상에 적층된 상기 제3 금속막을 갖는 전극패드;
    상기 전극패드 상에 형성된 절연막; 및
    상기 절연막 상에 형성되고, 상기 절연막 및 상기 제3 금속막에 형성된 비아홀을 통해 상기 전극패드의 상기 제2 금속막과 전기적으로 연결된 투명전극을 더 포함하는 어레이 기판.
  4. 제3항에 있어서, 상기 전극패드는 상기 스위칭 소자에 게이트 신호를 제공하는 게이트 전극패드인 것을 특징으로 하는 어레이 기판.
  5. 제1항에 있어서, 상기 게이트 전극은 적어도 하나의 절단면이 테이퍼진 형상을 갖는 것을 특징으로 하는 어레이 기판.
  6. 제1항에 있어서, 상기 소오스 전극 또는 상기 드레인 전극은 상기 제1 금속막, 상기 제1 금속막 상에 적층된 상기 제2 금속막 및 상기 제2 금속막 상에 적층된 상기 제3 금속막으로 이루어진 것을 특징으로 하는 어레이 기판.
  7. 제6항에 있어서, 상기 제1 금속막은 알루미늄 네오디뮴(AlNd)으로 이루어지고, 상기 제2 금속막은 크롬(Cr)으로 이루어지고, 상기 제3 금속막은 크롬 나이트라이드(CrNx)로 이루어진 것을 특징으로 하는 어레이 기판.
  8. 제6항에 있어서, 상기 스위칭 소자 상에 형성된 절연막; 및
    상기 절연막 상에 형성되며, 상기 절연막 및 상기 제3 금속막에 형성된 콘택홀을 통해 상기 스위칭 소자와 전기적으로 연결된 화소전극을 더 포함하는 어레이 기판.
  9. 제6항에 있어서, 상기 소오스 전극 또는 상기 드레인 전극으로부터 연장되어 상기 주변영역에 형성되고, 상기 제1 금속막, 상기 제1 금속막 상에 적층된 상기 제2 금속막 및 상기 제2 금속막 상에 적층된 상기 제3 금속막을 갖는 전극패드;
    상기 전극패드 상에 형성된 절연막; 및
    상기 절연막 상에 형성되고, 상기 절연막 및 상기 제3 금속막에 형성된 비아홀을 통해 상기 전극패드의 상기 제2 금속막과 전기적으로 연결된 투명전극을 더 포함하는 어레이 기판.
  10. 제9항에 있어서, 상기 전극패드는 상기 스위칭 소자에 데이터 신호를 제공하는 데이터 전극패드인 것을 특징으로 하는 어레이 기판.
  11. 제6항에 있어서, 상기 소오스 전극 또는 상기 드레인 전극은 적어도 하나의 절단면이 테이퍼진 형상을 갖는 것을 특징으로 하는 어레이 기판.
  12. 표시영역, 상기 표시영역의 주변에 형성된 주변영역을 갖는 기판;
    상기 표시영역에 형성되고, 제1 전극, 제2 전극 및 제3 전극을 갖는 스위칭 소자;
    상기 제1 내지 제3 전극 중 하나의 전극으로부터 연장되어 상기 주변영역에 형성되고, 제1 금속막, 상기 제1 금속막 상에 적층된 제2 금속막 및 상기 제2 금속막의 질화처리를 통해 상기 제2 금속막 상에 형성된 제3 금속막을 갖는 전극패드;
    상기 전극패드 상에 형성된 절연막; 및
    상기 절연막 상에 형성되고, 상기 절연막 및 상기 제3 금속막에 형성된 비아홀을 통해 상기 제2 금속막과 전기적으로 연결된 투명전극을 포함하는 어레이 기판.
  13. 제12항에 있어서, 상기 스위칭 소자의 제1 내지 제3 전극 중 적어도 하나는 순차적으로 적층된 상기 제1 내지 제3 금속막으로 이루어진 것을 특징으로 하는 어레이 기판.
  14. 제12항에 있어서, 상기 제1 금속막은 알루미늄 네오디뮴막으로 이루어지고, 상기 제2 금속막은 크롬막으로 이루어지며, 상기 제3 금속막은 크롬 나이트라이드로 이루어진 것을 특징으로 하는 어레이 기판.
  15. 제12항에 있어서, 상기 전극패드의 절단면이 테이퍼진 형상을 갖는 것을 특징으로 하는 어레이 기판.
  16. 표시영역, 상기 표시영역의 주변에 형성된 주변영역을 갖는 기판;
    상기 표시영역에 형성되고, 제1 전극, 제2 전극 및 제3 전극을 가지며, 상기 제1 내지 제3 전극 중 적어도 하나는 제1 금속막, 상기 제1 금속막 상에 적층된 제2 금속막 및 상기 제2 금속막의 질화처리를 통해 상기 제2 금속막 상에 형성된 제3 금속막을 갖는 스위칭 소자;
    상기 제1 내지 제3 전극 중 하나의 전극으로부터 연장되어 상기 주변영역에 형성되고, 상기 제1 금속막, 상기 제1 금속막 상에 적층된 상기 제2 금속막 및 상기 제3 금속막 상에 적층된 제3 금속막을 갖는 전극패드;
    상기 스위칭 소자 및 상기 전극패드가 형성된 상기 기판 전면에 형성된 절연막;
    상기 절연막 상부에 형성되고, 상기 절연막 및 상기 제1 내지 제3 전극의 상기 제3 금속막에 형성된 콘택홀을 통해 상기 스위칭 소자의 제2 금속막과 전기적으로 연결된 제1 투명전극; 및
    상기 절연막 상부에 형성되고, 상기 절연막 및 상기 전극패드의 제3 금속막에 형성된 비아홀을 통해 상기 전극패드의 제2 금속막과 전기적으로 연결된 제2 투명전극을 포함하는 어레이 기판.
  17. 제16항에 있어서, 상기 제1 금속막은 알루미늄 네오디뮴(AlNd)으로 이루어지고, 상기 제2 금속막은 크롬(Cr)으로 이루어지고, 상기 제3 금속막은 크롬 나이트라이드(CrNx)로 이루어진 것을 특징으로 하는 어레이 기판.
  18. 기판;
    상기 기판 상에서 제1 금속막, 상기 제1 금속막 상에 적층된 제2 금속막 및 상기 제2 금속막 상에 적층되고, 상기 제2 금속막의 질화처리를 통해 상기 제2 금속막 상에 형성된 제3 금속막으로 이루어진 제1 신호 라인;
    상기 제1 신호 라인 상부에 형성된 절연막; 및
    상기 제1 신호 라인에 교차하여 형성된 제2 신호 라인을 포함하는 어레이 기판.
  19. 제18항에 있어서, 상기 제2 신호 라인은 순차적으로 적층된 상기 제1 내지 제3 금속막으로 이루어진 것을 특징으로 하는 어레이 기판.
  20. 제18항에 있어서,
    상기 제1 및 제2 신호 라인에 전기적으로 연결된 제1 전극, 제2 전극 및 제3 전극으로 이루어진 스위칭 소자;
    상기 스위칭 소자에 전기적으로 연결된 화소전극을 더 포함하고,
    상기 제1 내지 제3 전극 중 적어도 하나는 순차적으로 적층된 상기 제1 내지 제3 금속막으로 이루어지고,
    상기 화소전극은 상기 절연막 및 상기 제3 금속막에 형성된 콘택홀을 통해 상기 스위칭 소자의 제2 금속막에 전기적으로 연결된 것을 특징으로 하는 어레이 기판.
  21. 제18항에 있어서,
    상기 제1 및 제2 신호 라인 중 어느 하나로부터 연장되어 형성되고, 순차적으로 적층된 상기 제1 내지 3 금속막으로 이루어진 전극패드; 및
    상기 절연막 상에 형성되고, 상기 절연막 및 상기 전극패드의 상기 제3 금속막에 형성된 비아홀을 통해 상기 전극패드의 상기 제2 금속막과 전기적으로 연결된 투명전극을 더 포함하는 어레이 기판.
  22. 제18항에 있어서, 상기 제1 금속막은 알루미늄 네오디뮴(AlNd)으로 이루어지고, 상기 제2 금속막은 크롬(Cr)으로 이루어지고, 상기 제3 금속막은 크롬 나이트라이드(CrNx)로 이루어진 것을 특징으로 하는 어레이 기판.
  23. 기판 상의 표시영역에서 제1 전극, 제2 전극 및 제3 전극을 가지고, 상기 제1 내지 제3 전극 중 적어도 하나가 제1 금속막, 상기 제1 금속막 상에 적층된 제2 금속막 및 상기 제2 금속막의 질화처리를 통해 상기 제2 금속막 상에 형성된 제3 금속막으로 이루어진 스위칭 소자를 형성하는 단계;
    상기 스위칭 소자가 형성된 상기 기판 상에 절연막을 형성하는 단계; 및
    상기 절연막 상부에서 상기 절연막 및 상기 스위칭 소자의 상기 제3 전극에 형성된 콘택홀을 통해 상기 스위칭 소자의 상기 제2 금속막과 전기적으로 연결되는 화소전극을 형성하는 단계를 포함하는 어레이 기판의 제조방법.
  24. 제23항에 있어서, 상기 제1 금속막은 알루미늄 네오디뮴으로 이루어지고, 상기 제2 금속막은 크롬으로 이루어지며, 상기 제3 금속막은 크롬 나이트라이드로 이루어진 것을 특징으로 하는 어레이 기판의 제조방법.
  25. 제23항에 있어서, 상기 스위칭 소자를 형성하는 단계는
    제1 챔버 내에서 상기 제1 금속막을 상기 기판 전면에 형성하는 단계;
    제2 챔버 내에서 상기 제1 금속막이 형성된 상기 기판 전면에 상기 제2 금속막을 형성하는 단계; 및
    상기 제2 챔버 내로 질화가스를 주입하여, 상기 제2 금속막 상에 상기 제3 금속막을 형성하는 단계; 및
    상기 제1 내지 제3 금속막을 패터닝하여 상기 제1 내지 제3 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
  26. 제25항에 있어서, 상기 제1 내지 제3 전극을 형성하는 단계는
    상기 제2 금속막 및 상기 제3 금속막을 동시에 패터닝하는 단계; 및
    상기 제1 금속막을 패터닝하는 단계를 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
  27. 제25항에 있어서, 상기 제2 챔버는 진공 플라즈마 상태인 것을 특징으로 하는 어레이 기판의 제조방법.
  28. 제23항에 있어서, 상기 절연막 및 상기 제3 금속막을 동시에 제거하여 상기 제2 금속막의 일부를 노출시키는 상기 콘택홀을 형성하는 단계를 더 포함하는 어레 이 기판의 제조방법.
  29. 제28항에 있어서, 상기 제3 금속막은 상기 절연막과 동일한 식각액에 의해 식각되는 것을 특징으로 하는 어레이 기판의 제조방법.
  30. 제23항에 있어서,
    상기 표시영역에 접하는 주변영역에 상기 제1 내지 제3 전극 중 어느 하나로부터 연장되고, 순차적으로 적층된 상기 제1 내지 제3 금속막으로 이루어지는 전극 패드를 형성하는 단계; 및
    상기 절연막 및 상기 전극패드의 상기 제3 금속막에 형성된 비아홀을 통해 상기 전극패드의 상기 제2 금속막과 전기적으로 연결된 투명전극을 형성하는 단계를 더 포함하는 어레이 기판의 제조방법.
  31. 제30에 있어서, 상기 절연막 및 상기 전극패드의 상기 제3 금속막을 동시에 식각하여 상기 전극패드의 상기 제2 금속막을 노출시키는 상기 비아홀을 형성하는 단계를 더 포함하는 어레이 기판의 제조방법.
  32. 표시영역, 상기 표시영역의 주변에 형성된 주변영역을 갖는 기판;
    상기 표시영역에 형성되고, 제1 전극, 제2 전극 및 제3 전극을 가지며, 상기 제1 내지 제3 전극 중 적어도 하나는 제1 금속막 및 상기 제1 금속막 상에 적층되 고, 상부 영역에 질소 이온이 포함되도록 질화 처리된 제2 금속막으로 이루어진 스위칭 소자; 및
    상기 스위칭 소자의 상기 제1 내지 제3 전극 중 하나와 전기적으로 연결된 화소전극을 포함하는 어레이 기판.
  33. 제32항에 있어서, 상기 제1 금속막은 알루미늄 네오디뮴으로 이루어지고, 상기 제2 금속막은 크롬으로 이루어진 것을 특징으로 하는 어레이 기판.
  34. 제32에 있어서,
    상기 제1 내지 제3 전극 중 하나의 전극으로부터 연장되어 상기 주변영역에 형성되고, 상기 제1 금속막 및 상기 제1 금속막 상에 적층된 상기 제2 금속막으로 이루어진 전극패드; 및
    상기 전극패드 상에 형성되고, 상기 전극패드와 전기적으로 연결된 투명전극을 더 포함하는 어레이 기판.
  35. 제1 투명전극을 갖는 상부기판;
    상기 상부기판에 대향하고, 제1 전극, 제2 전극 및 제3 전극을 가지며, 상기 제1 내지 제3 전극 중 적어도 하나는 제1 금속막, 제2 금속막 및 상기 제2 금속막의 질화처리를 통해 상기 제2 금속막 상에 형성된 제3 금속막을 갖는 스위칭 소자, 상기 스위칭 소자 상부에 형성된 절연막, 상기 제1 투명전극에 대향하고, 상기 절 연막 및 상기 스위칭 소자의 제3 금속막에 형성된 콘택홀을 통해 상기 스위칭 소자의 상기 제2 금속막과 전기적으로 연결된 제2 투명전극, 상기 제1 내지 제3 전극 중 하나의 전극으로부터 연장되어 형성되고, 상기 제1 금속막, 상기 제2 금속막 및 상기 제3 금속막을 갖는 전극패드, 및 상기 절연막 및 상기 전극패드의 상기 제3 금속막에 형성된 비아홀을 통해 상기 전극패드의 상기 제2 금속막과 전기적으로 연결된 제3 투명전극을 갖는 어레이 기판; 및
    상기 상부기판과 상기 어레이 기판 사이에 형성된 액정층을 포함하는 표시장치.
  36. 제35항에 있어서, 상기 제1 금속막은 알루미늄 네오디뮴(AlNd)으로 이루어지고, 상기 제2 금속막은 크롬(Cr)으로 이루어지고, 상기 제3 금속막은 크롬 나이트라이드(CrNx)로 이루어진 것을 특징으로 하는 표시장치.
KR1020050065828A 2005-07-20 2005-07-20 어레이 기판, 어레이 기판의 제조방법 및 상기 어레이기판을 갖는 표시장치 KR20070010863A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020050065828A KR20070010863A (ko) 2005-07-20 2005-07-20 어레이 기판, 어레이 기판의 제조방법 및 상기 어레이기판을 갖는 표시장치
TW095125841A TW200710471A (en) 2005-07-20 2006-07-14 Array substrate for display device
CN201010546290.1A CN102097369B (zh) 2005-07-20 2006-07-20 显示装置的阵列基板
CN2006101212493A CN1901208B (zh) 2005-07-20 2006-07-20 显示装置的阵列基板
US11/490,758 US20070019122A1 (en) 2005-07-20 2006-07-20 Array substrate for display device
JP2006197776A JP5008916B2 (ja) 2005-07-20 2006-07-20 アレイ基板及びその製造方法並びに表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050065828A KR20070010863A (ko) 2005-07-20 2005-07-20 어레이 기판, 어레이 기판의 제조방법 및 상기 어레이기판을 갖는 표시장치

Publications (1)

Publication Number Publication Date
KR20070010863A true KR20070010863A (ko) 2007-01-24

Family

ID=37657017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050065828A KR20070010863A (ko) 2005-07-20 2005-07-20 어레이 기판, 어레이 기판의 제조방법 및 상기 어레이기판을 갖는 표시장치

Country Status (2)

Country Link
KR (1) KR20070010863A (ko)
CN (1) CN1901208B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5558916B2 (ja) * 2009-06-26 2014-07-23 キヤノン株式会社 光電変換装置の製造方法
KR20140137948A (ko) * 2013-05-24 2014-12-03 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막 트랜지스터 어레이 기판의 제조 방법
CN104658981B (zh) * 2015-03-17 2018-08-07 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104950539B (zh) * 2015-07-15 2018-10-19 深圳市华星光电技术有限公司 一种显示面板的制作方法
US11889721B2 (en) 2019-07-16 2024-01-30 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate, manufacturing method thereof and display device

Also Published As

Publication number Publication date
CN1901208B (zh) 2012-10-24
CN1901208A (zh) 2007-01-24

Similar Documents

Publication Publication Date Title
JP5008916B2 (ja) アレイ基板及びその製造方法並びに表示装置
US7605091B2 (en) Etchant for conductive materials and method of manufacturing a thin film transistor array panel using the same
US7745824B2 (en) Semiconductor device and method of manufacturing the same
US7326313B2 (en) Method of manufacturing a flexible display
US7436474B2 (en) Thin film transistor array panel and liquid crystal display including the panel
US20060275950A1 (en) Method of manufacturing a flexible display device
US8928122B2 (en) Wiring structure, thin film transistor array substrate including the same, and display device
US9804466B2 (en) Method of manufacturing array substrate and array substrate
KR101469026B1 (ko) 표시 장치 및 그 표시판의 제조 방법
SG179310A1 (en) Semiconductor device and manufacturing method thereof
JP2001196371A (ja) 銅配線基板及びその製造方法並びに液晶表示装置
US8772781B2 (en) Wiring structure, thin film transistor array substrate including the same, and display device
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
KR101251351B1 (ko) 박막트랜지스터 기판, 이의 제조방법 및 이를 갖는표시패널
KR20070010863A (ko) 어레이 기판, 어레이 기판의 제조방법 및 상기 어레이기판을 갖는 표시장치
KR100284560B1 (ko) 액정표시장치 및 그의 제조방법
KR20070043098A (ko) 어레이 기판 및 이의 제조방법
US20070020836A1 (en) Method for manufacturing thin film transistor substrate
JP2012014098A (ja) 薄膜トランジスタアレイ基板、及びその製造方法、並びに表示装置
US10606131B2 (en) Display device and method of manufacturing the same
US7354700B2 (en) Method for manufacturing insulating resin layer, substrate for electro-optical devices, method for manufacturing electro-optical device, and electro-optical device
KR20060070349A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2010181474A (ja) 薄膜トランジスタアレイ基板、反射型液晶表示装置及びその製造方法
KR20060040861A (ko) 어레이 기판 및 이의 제조방법
KR20050105422A (ko) 액정표시패널 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application