CN104658981B - 阵列基板及其制作方法、显示装置 - Google Patents

Abstract

本发明提供了一种阵列基板及其制作方法、显示装置，涉及显示技术领域，用于解决在ITO上制作保护ITO的钝化层所引起的构图次数增多的问题。其中阵列基板的制作方法包括：在制作完薄膜晶体管的基板上形成多个第一过孔和多个第二过孔；在形成第一过孔和第二过孔后的基板上覆盖透明导电层；在透明导电层上覆盖保护材料层，保护材料层的成膜温度低于透明导电层的退火温度；利用一次构图工艺形成覆盖第一过孔及其周围的第一电极，覆盖第二过孔及其周围的第二电极，及覆盖第一电极的第一保护层。本发明所提供的阵列基板及其制作方法、显示装置用于显示图像。

Description

阵列基板及其制作方法、显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。

背景技术

在GOA(Gate Driver on Array，阵列基板行驱动)技术中，GOA单元集成在显示装置的阵列基板上，其包括多个薄膜晶体管，各GOA单元分别与阵列基板上的各条栅线相连，从而实现对栅线的扫描驱动。

GOA阵列基板的制作过程大致为：首先在衬底基板上制作薄膜晶体管，该些薄膜晶体管包括位于显示区域的薄膜晶体管阵列和位于边框区域的用于构成GOA单元的薄膜晶体管，然后在边框区域制作第一过孔和第二过孔，之后沉积ITO(Indium Tin Oxide，氧化铟锡)并形成需要的图形：在显示区域的ITO形成为像素电极，在边框区域的ITO通过第一过孔电连接GOA单元中的各薄膜晶体管，通过第二过孔实现外部驱动电路与阵列基板上的各元件(数据线、GOA单元等)的绑定。

在显示装置的长期使用过程中，GOA单元中的第一过孔上方及周围的ITO长时间处于低电位的工作状态，并且位于靠近封框胶的位置，经常处于高温、高湿、污染、应力等环境下，造成该位置处的ITO容易发生电化学腐蚀，ITO劣化甚至烧毁，最终引起屏幕显示异常。

现有技术中通常采用在ITO上方采用PECVD(Plasma Enhanced Chemical VaporDeposition，等离子体增强化学气相沉积)工艺沉积一层钝化层的方式来对GOA单元第一过孔上方及周围的ITO进行保护。为了保证外部驱动电路正常向阵列基板供电，需要将所沉积的钝化层中位于第二过孔上方及周围的钝化层去除。由于钝化层的沉积温度大约在300℃～350℃，ITO的退火温度大约在250℃～270℃，如果在沉积钝化层之后再对ITO进行刻蚀，将会导致ITO结晶，无法进行刻蚀，因此需要在沉积ITO后，进行ITO的刻蚀，然后沉积钝化层，进行钝化层的刻蚀，这就导致额外增加了一道构图工艺，引起阵列基板制作工序的复杂程度增大。

发明内容

为克服上述现有技术中的缺陷，本发明提供一种阵列基板及其制作方法、显示装置，以在简化制作阵列基板的工艺步骤的前提下，防止ITO发生电化学腐蚀。

为达到上述目的，本发明采用如下技术方案：

本发明的第一方面提供了一种阵列基板的制作方法，包括：在制作完薄膜晶体管的基板上形成多个第一过孔和多个第二过孔；在形成所述第一过孔和所述第二过孔后的基板上覆盖透明导电层；在所述透明导电层上覆盖保护材料层，所述保护材料层的成膜温度低于所述透明导电层的退火温度；利用一次构图工艺形成覆盖所述第一过孔及其周围的第一电极，覆盖所述第二过孔及其周围的第二电极，及覆盖所述第一电极的第一保护层。

可选的，在所述透明导电层上覆盖所述保护材料层的步骤具体包括：采用薄膜涂覆工艺在所述透明导电层上涂覆保护层材料，形成保护材料层。

可选的，所述保护层材料为有机透明介电材料。

可选的，利用一次构图工艺形成所述第一电极、所述第二电极和所述第一保护层的步骤包括：采用半灰阶掩膜板，对所述保护材料层进行曝光和显影，形成覆盖所述第一过孔及其周围的第一保护层和覆盖所述第二过孔及其周围的第二保护层，所述第一保护层的厚度大于所述第二保护层的厚度；以所述第一保护层和所述第二保护层为掩膜，对所述透明导电层进行刻蚀，形成覆盖所述第一过孔及其周围的第一电极和覆盖所述第二过孔及其周围的第二电极；采用灰化工艺去除所述第二保护层。

可选的，所述保护材料层为正性保护材料层，所述半灰阶掩膜板包括完全透光区域、部分透光区域和遮光区域，所述完全透光区域对应除第一过孔及其周围和第二过孔及其周围外的区域内的保护材料层，所述部分透光区域对应第二过孔及其周围区域内的保护材料层，所述遮光区域对应第一过孔及其周围区域内的保护材料层；或者，所述保护材料层为负性保护材料层，所述半灰阶掩膜板包括完全透光区域、部分透光区域和遮光区域，所述完全透光区域对应第一过孔及其周围区域内的保护材料层，所述部分透光区域对应第二过孔及其周围区域内的保护材料层，所述遮光区域对应除第一过孔及其周围和第二过孔及其周围外的区域内的保护材料层。

可选的，在形成所述第一过孔和所述第二过孔后的基板上覆盖所述透明导电层的步骤具体为：采用薄膜沉积工艺在形成所述第一过孔和所述第二过孔后的基板上沉积透明导电材料，形成透明导电层。

可选的，所述透明导电层的形成材料为ITO。

可选的，在制作完薄膜晶体管的基板上形成多个所述第一过孔和多个所述第二过孔的步骤之前包括：在基板上制作多个薄膜晶体管，在制作所述薄膜晶体管的过程中形成栅极线和数据线，所述多个薄膜晶体管包括位于显示区域的薄膜晶体管阵列和位于边框区域的用于构成GOA单元的薄膜晶体管；所述第一电极用于通过所述第一过孔电连接所述GOA单元中的各薄膜晶体管、所述GOA单元与所述栅线和各所述GOA单元，所述第二电极用于通过所述第二过孔电连接所述GOA单元与外部驱动电路和所述数据线与外部驱动电路。

本发明的第二方面提供了一种阵列基板，包括：基板及位于所述基板上的薄膜晶体管，其特征在于，所述阵列基板还包括：设置于所述基板上的多个第一过孔和多个第二过孔；覆盖所述第一过孔及其周围的第一电极；覆盖所述第一电极的第一保护层；覆盖所述第二过孔及其周围的第二电极；其中，所述第一保护层的成膜温度低于所述第一电极和所述第二电极的退火温度，所述第一保护层、所述第一电极和所述第二电极形成于同一次构图工艺下。

可选的，所述第一保护层的形成材料为有机透明介电材料。

可选的，所述第一保护层为正性保护层或负性保护层。

本发明的第三方面提供了一种显示装置，包括以上所述的阵列基板。

本发明所提供的阵列基板及其制作方法、显示装置中，在制作完薄膜晶体管，并形成第一过孔与第二过孔后，依次覆盖透明导电层和保护材料层，再利用一次构图工艺形成第一电极、第二电极和第一保护层。由于第一保护层覆盖在第一电极上，因此能够保护第一电极，防止第一电极发生电化学腐蚀。由于保护材料层的成膜温度低于透明导电层的退火温度，因此形成保护材料层并不会引起透明导电层的退火结晶，从而在形成保护材料层后也能够对透明导电层进行构图。并且由于在对透明导电层和保护材料层的进行构图时仅采用了一次构图工艺，相当于将保护材料层的构图工艺与透明导电层的构图工艺合并，无需额外增加一道对保护材料层的构图工艺，从而在简化了制作步骤的前提下，利用第一保护层对第一电极进行保护，防止了第一电极发生电化学腐蚀。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1～图8为本发明实施例一所提供的阵列基板的制作方法的各步骤图；

图9为本发明实施例一所提供的阵列基板的制作方法中对负性保护层进行曝光的步骤图；

附图标记说明：

1-基板； 2-栅极层； 3-栅极绝缘层；

4-钝化层； 5-第一过孔； 6-第二过孔；

7-透明导电层； 8-保护材料层； 9、9'-半灰阶掩膜板；

10-第一保护层； 11-第二保护层； 12-第一电极；

13-第二电极； A1、A1'-完全透光区域； A2、A2'-部分透光区域；

A3、A3'-遮光区域。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本发明保护的范围。

实施例一

本实施例提供了一种阵列基板的制作方法，如图1～图8所示，该方法包括以下步骤：

步骤S1：在制作完薄膜晶体管的基板1上形成多个第一过孔5和多个第二过孔6。

步骤S2：在形成第一过孔5和第二过孔6后的基板1上覆盖透明导电层7。

步骤S3：在透明导电层7上覆盖保护材料层8，该保护材料层的成膜温度低于透明导电层7的退火温度。

步骤S4：利用一次构图工艺形成覆盖第一过孔5及其周围的第一电极12，覆盖第二过孔6及其周围的第二电极13，及覆盖第一电极12的第一保护层10。

上述制作方法中，在制作完薄膜晶体管，并形成第一过孔5与第二过孔6后，依次覆盖透明导电层7和保护材料层8，再利用一次构图工艺形成第一电极12、第二电极13和第一保护层10。由于第一保护层10覆盖在第一电极12上，因此能够保护第一电极12，防止第一电极12发生电化学腐蚀。由于保护材料层8的成膜温度低于透明导电层7的退火温度，因此形成保护材料层8时不会引起透明导电层7的退火结晶，从而在形成保护材料层8后也能够对透明导电层7进行构图，使得在后续步骤中能够利用一次构图工艺完成对透明导电层7和保护材料层8的去除，相当于将保护材料层8的构图与透明导电层7的构图合并，无需额外增加一道对保护材料层8的构图工艺，从而在节省了构图工艺次数、简化了制作步骤的前提下，利用第一保护层10对第一电极12进行保护，防止了第一电极12发生电化学腐蚀。

需要说明的是，上述制作方法中，在步骤1之前可包括以下步骤：在基板1上制作多个薄膜晶体管，在制作薄膜晶体管的过程中形成栅极线和数据线，所述多个薄膜晶体管包括位于显示区域的薄膜晶体管阵列和位于边框区域的用于构成GOA单元的薄膜晶体管。以底栅型薄膜晶体管为例，制作薄膜晶体管的步骤主要包括：形成栅极层，该栅极层包括栅极和栅极线，即栅极线与薄膜晶体管的栅极同层形成；在栅极层上形成栅极绝缘层；在栅极绝缘层上形成有源层；在有源层上形成源漏电极层，该源漏电极层包括源极、漏极和数据线，即数据线与薄膜晶体管的源极和漏极同层形成；在源漏电极层上形成钝化层，完成薄膜晶体管的制作。当然，所制作的薄膜晶体管也可为顶栅型或侧栅型等类型，在制作时可根据所需要的薄膜晶体管的类型不同来相应的调整和设计各膜层的制作步骤。

其中，钝化层通常作为阵列基板上像素存储电容的介质，如果钝化层的形成材料选用常规的氧化硅等绝缘材料，由于常规的氧化硅等绝缘材料的介电性能较强，为得到所需要的像素存储电容，因此需要缩小像素电极与栅极线的交叠面积，在像素尺寸不变的前提下，就需要缩小像素电极的面积，导致开口率下降。本实施例中，钝化层的形成材料优选的可为有机透明介电材料，由于有机透明介电材料的介电性能较弱，因此能够允许像素电极与栅极线有更大交叠，有利于提高开口率。此外，采用有机透明介电材料形成钝化层，使得能够利用薄膜涂覆工艺形成钝化层，相对于采用昂贵的PECVD形成钝化层，制作成本明显降低，并且薄膜涂覆工艺所需的温度远低于PECVD的工艺温度，有利于降低钝化层的制作难度。

在制作完成薄膜晶体管后，基板上可包括第一连接区和第二连接区，每个GOA单元中的各薄膜晶体管之间、GOA单元与栅线之间、各GOA单元之间相应的薄膜晶体管等可在第一连接区内进行电连接，GOA单元内的相应薄膜晶体管、数据线等元件可在第二连接区内进行与外部驱动电路的绑定，以便于外部驱动电路向GOA单元、数据线等元件供电。需要说明的是，在图1～图9中，左侧的(a)表示第一连接区内各膜层的结构，右侧的(b)表示第二连接区内各膜层的结构。

如图1所示，在完成薄膜晶体管的制作后，第一连接区和第二连接区内均可包括：基板1，位于基板1上的栅极层2，覆盖在栅极层2上的栅极绝缘层3，及覆盖在栅极绝缘层3上的钝化层4。

如图2所示，在步骤S1中，形成第一过孔5和第二过孔6优选的可采用以下步骤：在钝化层4上形成具有第一过孔5和第二过孔6图形的掩膜层；以该掩膜层为掩膜刻蚀钝化层4和栅极绝缘层3，形成第一过孔5和第二过孔6，刻蚀所采用的工艺优选的可为干法刻蚀工艺。本步骤中所形成的第一过孔5可用于暴露出需要在第一连接区内进行电连接的薄膜晶体管的栅极层2，第二过孔6可用于暴露出需要与外部驱动电路进行绑定的薄膜晶体管的栅极层2，以便于后续通过第一过孔5和第二过孔6电连接栅极层2。

需要说明的是，图2仅示出了第一连接区内暴露出栅极层2的第一过孔5和第二连接区内暴露出栅极层2的第二过孔6，由于第一连接区内存在一个薄膜晶体管的栅极与另一薄膜晶体管的漏极电连接的结构和薄膜晶体管的漏极与栅极线电连接的结构，因此本领域技术人员能够想到第一连接区内还可包括用于暴露出源漏电极层的第一过孔，由于数据线在第二连接区内与外部驱动电路进行绑定，数据线位于源漏电极层，因此本领域技术人员能够想到第二连接区内还可包括用于暴露出数据线(即源漏电极层)的第二过孔。

如图3所示，步骤S2具体可为：采用薄膜沉积工艺在形成第一过孔5和第二过孔6后的基板1上沉积透明导电材料，形成透明导电层7。透明导电层7的形成材料优选的可为ITO。透明导电层7沉积在第一过孔5和第二过孔6所暴露出的栅极层2上，与栅极层2形成电接触。对于暴露出其它膜层(如：源漏电极层)的第一过孔5和第二过孔6，透明导电层7同样能够与第一过孔5和第二过孔6所暴露出的膜层形成电接触。

如图4所示，步骤S3具体可为：采用薄膜涂覆工艺在透明导电层7上涂覆保护层材料，形成保护材料层8。由于采用薄膜涂覆工艺形成保护材料层8，因此保护材料层8的成膜温度远低于透明导电层7的退火温度，在形成保护材料层8后，透明导电层7并不会发生结晶。

本步骤中，采用薄膜涂覆工艺形成保护层，相对于采用昂贵的PECVD形成保护层(即现有技术中在沉积ITO后，再采用PECVD工艺沉积一层钝化层以保护ITO的方式)，制作成本明显降低，并且薄膜涂覆工艺所需的温度远低于PECVD工艺的工艺温度，有利于降低保护层的制作难度。

如图5～图8所示，步骤S4具体可包括：

步骤S41：采用半灰阶掩膜板9，对保护层材料8进行曝光和显影(如图5所示)，形成覆盖第一过孔5及其周围的第一保护层10和覆盖在第二过孔6及其周围的第二保护层11，第一保护层10的厚度大于第二保护层11的厚度(如图6所示)。

上述步骤S41中，保护层材料8为正性保护材料层，半灰阶掩膜板9包括完全透光区域A1、部分透光区域A2和遮光区域A3，完全透光区域A1对应除第一过孔5及其周围和第二过孔6及其周围外的区域内的保护材料层，部分透光区域A2对应第二过孔6及其周围区域内的保护材料层，遮光区域A3对应第一过孔5及其周围区域内的保护材料层。经过曝光和显影后，完全透光区域A1对应的保护材料层被完全去除，部分透光区域A2对应的保护材料层被去除一部分，厚度减薄，遮光区域A3对应的保护材料层被完全保留，形成了厚度不同的第一保护层10和第二保护层11。

当然，在本发明的其它实施例中，保护层材料8也可为负性保护材料层，如图9所示，半灰阶掩膜板9'包括完全透光区域A1'、部分透光区域A2'和遮光区域A3'，完全透光区域A1'对应第一过孔5及其周围区域内的保护材料层，部分透光区域A2'对应第二过孔6及其周围区域内的保护材料层，遮光区域A3'对应除第一过孔5及其周围和第二过孔6及其周围外的区域内的保护材料层。经过曝光和显影后，完全透光区域A1'对应的保护材料层被完全保留，部分透光区域A2'对应的保护材料层被去除一部分，厚度减薄，遮光区域A3'对应的保护材料层被完全去除，形成了厚度不同的第一保护层10和第二保护层11。

保护材料层8为正性保护材料层或负性保护材料层，使得能够直接对保护材料层8进行曝光和显影，无需再在保护材料层8上制作掩膜，以在后续步骤中形成第一保护层10和第二保护层11的图形，有利于降低制作成本，简化制作步骤。

需要说明的是，本步骤中制作半灰阶掩膜板9和9'优选的可采用如下方法：在石英基板上沉积一层铬膜，在铬膜中形成镂空区域，有铬膜的区域对应形成所需要的遮光区域，镂空区域对应所需要的完全透光区域和部分透光区域，在镂空区域中对应所需要的部分透光区域的部分上设置半透膜，具有半透膜的镂空区域对应形成所需要的部分透光区域，没有半透膜的镂空区域对应形成所需要的完全透光区域。

步骤S42：以第一保护层10和第二保护层11为掩膜，对透明导电层7进行刻蚀，形成覆盖第一过孔5及其周围的第一电极12和覆盖第二过孔6及其周围的第二电极13(如图7所示)。

上述步骤S42中，对透明导电层7进行刻蚀优选的可采用湿法刻蚀工艺。在第一连接区内，第一电极12用于通过第一过孔5电连接GOA单元中的各薄膜晶体管、GOA单元与栅线和各GOA单元；在第二连接区内，第二电极13用于通过第二过孔6电连接GOA单元与外部驱动电路和数据线与外部驱动电路。

由于保护材料层8的成膜温度低于透明导电层7的退火温度，因此在透明导电层7上方形成保护材料层8的过程中，透明导电层7并不会发生结晶，从而在对保护材料层8进行曝光和显影，暴露出透明导电层7的表面，以对透明导电层7进行刻蚀时，不会存在由于透明导电层7结晶，膜层致密度和硬度加大，导致很难进行刻蚀甚至无法完成刻蚀的问题，能够非常容易的完成对透明导电层7的刻蚀。

由于第一电极12上方覆盖有第一保护层10，第一保护层10能够避免配向膜材料与第一电极12直接接触，隔绝水分子，因此第一保护层10的设置有效地防止了第一电极12发生电化学腐蚀，进而防止了第一电极12劣化或烧毁。

步骤S43：采用灰化工艺去除第二保护层11(如图8所示)。

上述步骤中S43中，去除第二保护层11后，第二电极13的表面暴露出来，保证了外部驱动电路向阵列基板供电的导通性。

在去除第二保护层11的过程中，第一保护层10也同时被去除一部分，厚度减薄，第一保护层10减薄的厚度与第二保护层11的厚度相同或基本相同，由于第一保护层10原本的厚度比第二保护层11的厚度大，因此在本步骤中第一保护层10只是厚度有所减薄，仍然覆盖在第一电极12上，对第一电极12起到保护作用。

经过上述步骤S41～S43，实现了在一次构图工艺下对保护材料层8和透明导电层7的构图，形成了覆盖第一过孔5及其周围的第一电极12，覆盖第二过孔6及其周围的第二电极13，及覆盖第一电极12的第一保护层10，从而将对保护材料层8的构图和对透明导电层7的构图合二为一，节省了构图次数，在简化了工艺步骤的前提下，有效地防止了第一电极12的电化学腐蚀。

实施例二

本实施例提供了一种阵列基板，包括：基板及位于基板上的薄膜晶体管，如图8所示，该阵列基板还包括：设置于基板1上的多个第一过孔和多个第二过孔；覆盖第一过孔及其周围的第一电极12；覆盖第一电极12的第一保护层10；覆盖第二过孔及其周围的第二电极13。其中，第一保护层10的成膜温度低于第一电极12和第二电极13的退火温度，第一保护层10、第一电极12和第二电极13形成于同一次构图工艺下。

由于第一电极12上方覆盖有第一保护层10，因此第一保护层10能够对第一电极12起到保护作用，有效地防止了第一电极12发生电化学腐蚀，进而防止了第一电极12劣化或烧毁。并且由于第一保护层10的成膜温度低于第一电极12的退火温度，因此形成保护材料层8(第一保护层10由保护材料层8构图得到)时不会引起透明导电层7(第一电极12和第二电极13由透明导电层7构图得到)的退火结晶，从而在形成保护材料层8后也能够对透明导电层7进行构图，进而可仅利用一次构图工艺形成第一保护层10、第一电极12和第二电极13。可见本实施例所提供的阵列基板在节省了构图工艺次数、简化了制作步骤的前提下，利用第一保护层10对第一电极12进行保护，防止了第一电极12发生电化学腐蚀，具有较高的可靠性。

本实施例中，第一保护层10的形成材料优选的可为有机透明介电材料，从而可采用薄膜涂覆工艺形成保护材料层8，使得保护材料层8的成膜温度远低于透明导电层7的退火温度，在形成保护材料层8后，透明导电层7并不会发生结晶，因此在形成保护材料层8后也能够对透明导电层7进行构图。

此外，采用薄膜涂覆工艺形成保护材料层8，相对于采用昂贵的PECVD形成保护层(即现有技术中在沉积ITO后，再采用PECVD工艺沉积一层钝化层以保护ITO的方式)，制作成本明显降低，并且薄膜涂覆工艺所需的温度远低于PECVD工艺的工艺温度，有利于降低用于防止ITO劣化的保护层的制作难度，可见本实施例所提供的阵列基板的制作成本和制作难度相对于现有技术更低。

第一保护层10优选的可为正性保护层或负性保护层，从而可直接对保护材料层8进行曝光和显影，无需再在保护材料层8上制作掩膜，以形成第一保护层10的图形，进一步降低了制作成本，简化了制作步骤。

实施例三

本实施例提供了一种显示装置，包括实施例二所述的阵列基板。由于实施例二所述的阵列基板实现了在节省构图工艺次数、简化制作步骤的前提下，利用第一保护层10对第一电极12进行保护，防止第一电极12劣化，因此本实施例所提供的显示装置也具有在节省构图工艺次数、简化制作步骤的前提下，防止第一电极12劣化的优点，具有较高的可靠性和显示品质。

需要说明的是，本实施例所提供的显示装置可以为液晶面板、电子纸、OLED(Organic Light-Emitting Diode，有机发光二极管)面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上所述仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种阵列基板的制作方法，其特征在于，包括：

在制作完薄膜晶体管的基板上形成多个第一过孔和多个第二过孔；

在形成所述第一过孔和所述第二过孔后的基板上覆盖透明导电层；

在所述透明导电层上覆盖保护材料层，所述保护材料层的成膜温度低于所述透明导电层的退火温度；

利用一次构图工艺形成覆盖所述第一过孔及其周围的第一电极，覆盖所述第二过孔及其周围的第二电极，及覆盖所述第一电极的第一保护层。

2.根据权利要求1所述的阵列基板的制作方法，其特征在于，在所述透明导电层上覆盖所述保护材料层的步骤具体包括：采用薄膜涂覆工艺在所述透明导电层上涂覆保护层材料，形成保护材料层。

3.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述保护层材料为有机透明介电材料。

4.根据权利要求1所述的阵列基板的制作方法，其特征在于，利用一次构图工艺形成所述第一电极、所述第二电极和所述第一保护层的步骤包括：

采用半灰阶掩膜板，对所述保护材料层进行曝光和显影，形成覆盖所述第一过孔及其周围的第一保护层和覆盖所述第二过孔及其周围的第二保护层，所述第一保护层的厚度大于所述第二保护层的厚度；

以所述第一保护层和所述第二保护层为掩膜，对所述透明导电层进行刻蚀，形成覆盖所述第一过孔及其周围的第一电极和覆盖所述第二过孔及其周围的第二电极；

采用灰化工艺去除所述第二保护层。

5.根据权利要求4所述的阵列基板的制作方法，其特征在于，所述保护材料层为正性保护材料层，所述半灰阶掩膜板包括完全透光区域、部分透光区域和遮光区域，所述完全透光区域对应除第一过孔及其周围和第二过孔及其周围外的区域内的保护材料层，所述部分透光区域对应第二过孔及其周围区域内的保护材料层，所述遮光区域对应第一过孔及其周围区域内的保护材料层；或者，

所述保护材料层为负性保护材料层，所述半灰阶掩膜板包括完全透光区域、部分透光区域和遮光区域，所述完全透光区域对应第一过孔及其周围区域内的保护材料层，所述部分透光区域对应第二过孔及其周围区域内的保护材料层，所述遮光区域对应除第一过孔及其周围和第二过孔及其周围外的区域内的保护材料层。

6.根据权利要求1所述的阵列基板的制作方法，其特征在于，在形成所述第一过孔和所述第二过孔后的基板上覆盖所述透明导电层的步骤具体为：采用薄膜沉积工艺在形成所述第一过孔和所述第二过孔后的基板上沉积透明导电材料，形成透明导电层。

7.根据权利要求6所述的阵列基板的制作方法，其特征在于，所述透明导电层的形成材料为ITO。

8.根据权利要求1～7任一项所述的阵列基板的制作方法，其特征在于，在制作完薄膜晶体管的基板上形成多个所述第一过孔和多个所述第二过孔的步骤之前包括：在基板上制作多个薄膜晶体管，在制作所述薄膜晶体管的过程中形成栅极线和数据线，所述多个薄膜晶体管包括位于显示区域的薄膜晶体管阵列和位于边框区域的用于构成GOA单元的薄膜晶体管；

所述第一电极用于通过所述第一过孔电连接所述GOA单元中的各薄膜晶体管、所述GOA单元与所述栅极线和各所述GOA单元，所述第二电极用于通过所述第二过孔电连接所述GOA单元与外部驱动电路和所述数据线与外部驱动电路。

9.一种阵列基板，包括：基板及位于所述基板上的薄膜晶体管，其特征在于，所述阵列基板还包括：

设置于所述基板上的多个第一过孔和多个第二过孔；

覆盖所述第一过孔及其周围的，由透明导电层形成的第一电极；

覆盖所述第一电极的第一保护层；

覆盖所述第二过孔及其周围的，由透明导电层形成的第二电极；

其中，所述第一保护层的成膜温度低于所述第一电极和所述第二电极的退火温度，所述第一保护层、所述第一电极和所述第二电极形成于同一次构图工艺下。

10.根据权利要求9所述的阵列基板，其特征在于，所述第一保护层的形成材料为有机透明介电材料。

11.根据权利要求9所述的阵列基板，其特征在于，所述第一保护层为正性保护层或负性保护层。

12.一种显示装置，其特征在于，包括权利要求9～11任一项所述的阵列基板。