KR20070023251A - 표시 기판의 제조 방법 - Google Patents

표시 기판의 제조 방법 Download PDF

Info

Publication number
KR20070023251A
KR20070023251A KR1020050077608A KR20050077608A KR20070023251A KR 20070023251 A KR20070023251 A KR 20070023251A KR 1020050077608 A KR1020050077608 A KR 1020050077608A KR 20050077608 A KR20050077608 A KR 20050077608A KR 20070023251 A KR20070023251 A KR 20070023251A
Authority
KR
South Korea
Prior art keywords
layer
gate
gas
indium oxide
silver
Prior art date
Application number
KR1020050077608A
Other languages
English (en)
Inventor
김병준
양성훈
최재호
최용모
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050077608A priority Critical patent/KR20070023251A/ko
Publication of KR20070023251A publication Critical patent/KR20070023251A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

불량을 감소시킬 수 있는 금속배선을 포함하는 표시 기판의 제조 방법이 개시된다. 절연 기판 위에 인듐산화물층/은(Ag)/인듐산화물층으로 적층된 게이트 금속패턴을 형성하고, N2 가스와 SiH4 가스를 이용하여 게이트 절연막을 증착한다. 게이트 절연막 위에 인듐산화물층/은(Ag)/인듐산화물층으로 적층된 소스 금속패턴을 형성하고, N2 가스와 SiH4 가스를 이용하여 보호막을 증착한다. N2가스와 SiH4가스를 사용하여 증착하므로, 인듐산화물의 환원이 억제되어 층분리가 유지된다. 따라서 인듐산화물층이 고온에서 은(Ag) 보호층 역할을 수행할 수 있으므로, 배선용 물질인 은(Ag)의 뭉침이 방지되어, 표시 기판의 배선 불량을 감소시킬 수 있다.
질소 가스, 게이트 절연막, 보호막, 인듐산화물, 저저항 금속

Description

표시 기판의 제조 방법{METHOD FOR MANUFACTURING DISPLAY SUBSTRATE}
도 1은 본 발명의 실시예에 따른 표시 기판의 평면도이다.
도 2는 도 1에 도시된 I-I'선을 따라 절단한 단면도이다.
도 3a 내지 도 3e는 도 1에 도시된 표시 기판의 제조과정을 나타낸 공정도들이다.
도 4는 도 1의 게이트 금속패턴을 형성하는 제조 장치에 대한 개념도이다.
도 5는 도 1의 SiNx 절연막을 형성하는 제조 장치에 대한 개념도이다.
도 6a 내지 도 6c는 금속 패턴 및 SiNx 절연막의 깊이방향에 따른 원소비율을 나타낸 그래프들이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 표시 기판 110 : 절연 기판
120 : 게이트 금속패턴 120a : 제1 게이트 금속층
120b : 제2 게이트 금속층 120c : 제3 게이트 금속층
122 : 게이트 전극 130 : 게이트 절연막
140 : 활성층 160 : 소스 금속패턴
164 : 소스 전극 166 : 드레인 전극
600 : 스퍼터링 장치 610 : 챔 버
630 : 타겟 금속 640 : 전원공급부
650 : 산소(O2) 가스 공급부 660 : 아르곤(Ar+) 가스 공급부
700 : 플라즈마 화학기상 증착장치 710 : 챔 버
730 : 금속 타겟 740 : 전원 공급부
750 : 사일렌 가스(SiNx) 공급부 760 : N2 가스 공급부
본 발명은 표시 기판의 제조 방법에 관한 것으로, 보다 상세하게는 배선 불량을 방지하기 위한 표시 기판의 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display; LCD)는 표시 기판(Thin Film Transistor substrate)과 대향 기판(counter substrate) 사이에 주입된 액정층을 포함한다. 상기 액정층은 이방성 유전율로서, 전기장(electric field)의 세기에 따라 배열이 변화되어 투과되는 광의 양을 조절함으로써 화상을 표시한다.
상기 표시 기판은 대체로 절연 기판 상에 배치된 스위칭 소자 (Thin Film Transistor, TFT), 상기 TFT 의 게이트 전극에 전기적으로 연결된 게이트 라인, 상기 TFT 의 소스 전극에 전기적으로 연결된 데이터 라인 및 상기 TFT의 드레인 전극에 전기적으로 연결된 화소 전극을 포함한다.
상기 액정 표시 장치의 크기가 큰 경우, 상기 게이트 라인의 길이가 길어져 상기 게이트 라인의 배선 저항이 증가한다. 상기 배선 저항이 증가함에 따라, 상기 액정 표시 장치의 가장자리에 배치된 스위칭 소자(Thin Film Transistor)에 인가되는 전압과 상기 액정 표시 장치의 중심부에 배치된 스위칭 소자에 인가되는 전압이 달라져서 상기 액정 표시 장치의 화질이 불균일 해진다. 이러한 신호 지연의 문제로 인하여, 비저항(resistivity)이 낮은 금속 예를 들면 Ag, Cu, Au 등이 게이트 배선의 재료로써 검토되고 있다.
이 중 은(Ag)은 비저항이 2.1 μΩ-cm로 pure Al의 3.1 μΩ-cm보다도 50% 정도 낮은 값을 가지고 있어, 차세대 배선 물질로 매우 유력한 물질 중 하나이다. 그러나 은(Ag)은 고온에서 뭉치는 특징이 있으며, 유리와의 접착력이 낮기 때문에, 유리를 포함하는 절연 기판으로부터 게이트 전극 또는 게이트 라인이 분리될 수 있다.
게이트 전극 또는 게이트 라인이 절연 기판과 분리되는 경우, 은(Ag) 원자가 게이트 절연막으로 확산하여, 스위칭 소자가 오동작을 일으키는 문제가 있을 수 있다. 또한, 은(Ag) 원자가 뭉치면, 게이트 전극의 저항이 증가하여, 신호 지연의 문제가 발생한다.
따라서, 은(Ag) 상하부에 에천트에 대한 내부식성이 매우 강한 도전성 세라믹인 Indium Tin Oxide(ITO) 또는 Indium Zinc Oxide(IZO)를 포함한 인듐산화물층을 접착층 및 보호층으로 증착함으로써, 은(Ag)원자의 확산 및 뭉침을 방지하는 은(Ag)배선 패널이 제작된 바 있다.
그러나, 이와 같은 방법을 사용할 경우에도 후속 공정 온도가 300℃를 넘게되면 은(Ag)의 뭉침이 나타난다. 이는 SiNx 게이트 절연막 증착과정에서 생성된 H 라디칼에 의해 인듐산화물층이 환원되어 분해되므로, 은(Ag) 보호층으로서의 기능을 하지 못하기 때문이다. 따라서, 후속 공정온도가 300℃가 넘어가면 보호층이 없을 때와 마찬가지로 은(Ag)의 뭉침이 나타나며, 배선의 신뢰성에 심각한 문제점이 발생된다.
본 발명의 기술적 과제는 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 배선 불량을 방지하기 위한 표시 기판의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 표시 기판의 제조 방법은 절연 기판 위에 게이트 라인 및 상기 게이트 라인에 연결된 스위칭 소자(TFT)의 게이트 전극을 포함하는 게이트 금속패턴을 형성하는 단계와, 상기 게이트 금속패턴이 형성된 절연 기판 위에 N2 가스와 SiH4 가스를 이용하여 게이트 절연막을 증착하는 단계와, 상기 게이트 절연막이 형성된 절연 기판 위에 소스 배선과, 상기 스위칭 소자(TFT)의 소스 전극 및 드레인 전극을 포함하는 소스 금속패턴을 형성하는 단계와, 상기 소스 금속패턴이 형성된 절연 기판 위에 콘택홀이 형성된 보호막을 형성하는 단계 및 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결된 화소 전극을 형성하는 단계를 포함한다.
이러한 표시 기판의 제조 방법에 따르면, N2 가스와 SiH4 가스를 이용하여 게이트 절연막을 형성함으로써 게이트 금속패턴의 뭉침 현상을 제거할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하 게 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 표시 기판의 평면도이다. 도 2는 도 1에 도시된 I-I'선을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 기판(100)은 절연 기판(110), 게이트 라인(GL), 스위칭 소자(TFT), 데이터 라인(GL), 보호막(170)및 화소 전극(PE)을 포함한다. 스위칭 소자(TFT)는 게이트 전극(122), 게이트 절연막(130), 활성층(140), 소스 전극(164) 및 드레인 전극(166)을 포함한다.
절연 기판(110)은 광이 투과될 수 있는 투명한 물질로 이루어진다. 일 예로, 절연 기판(110)은 유리로 이루어진다. 게이트 라인(GL)은 절연 기판(110) 상에 형성되며, 스위칭 소자(TFT)의 게이트 전극(122)과 연결된다. 게이트 라인(GL)은 가로 방향으로 연장되며, 세로 방향으로 배열된다.
게이트 라인(GL) 및 게이트 전극(122)을 포함하는 게이트 금속 패턴(120)은 제1 게이트 금속층(120a), 제2 게이트 금속층(120b) 및 제3 게이트 금속층(120c)이 순차적으로 적층된 3층막 구조를 갖는다.
제1 게이트 금속층(120a)은 인듐(In)을 포함하는 산화물로 이루어진다. 예를 들어, 제1 게이트 금속층(120a)은 인듐 틴 옥사이드(Indium Tin Oxide : 이하, ITO) 또는 인듐 징크 옥사이드(Induim Zinc Oxide : 이하, IZO)로 이루어진다. 제1 게이트 금속층(120a)은 절연 기판(110)과의 접착력을 향상시키기 위하여 형성하는 층이다.
제2 게이트 금속층(120b)은 은(Ag) 또는 은(Ag)을 포함하는 합금으로 이루어 진다. 제2 게이트 금속층(120b)은 배선의 본래 기능인 전기 신호의 통로 역할을 수행하는 층으로, 비저항이 낮은 은(Ag) 또는 은 합금으로 형성된다.
제3 게이트 금속층(120c)은 제1 게이트 금속층(120a)과 동일하게 인듐(In)을 포함하는 산화물로 이루어진다. 예를 들어, 제3 게이트 금속층(120c)은 ITO 또는 IZO로 이루어진다. 제3 게이트 금속층(120c)은 은(Ag) 또는 은 합금으로 이루어진 제2 게이트 금속층(120b)을 보호하기 위하여 형성하는 층으로, 후속 공정에서 사용되는 식각제에 강한 물질로 형성된다.
게이트 절연막(130)은 게이트 금속 패턴(120)을 커버하도록 절연 기판(110) 상에 형성된다. 게이트 절연막(130)은 실리콘 질화막(SiNx)으로 이루어지며, 본 발명에서는 N2가스와 사일렌 가스(SiH4) 분위기의 챔버에서 증착된다.
활성층(140)은 게이트 전극(122)과 대응하여 게이트 절연막(130) 상에 형성된다. 활성층(140)은 반도체층(142) 및 오믹 콘택층(144)을 포함한다. 예를 들어, 반도체층(142)은 비정질 실리콘(amorphous Silicon : 이하, a-Si)으로 이루어진다. 오믹 콘택층(144)은 n형 불순물이 고농도로 도핑된 비정질 실리콘(이하, n+a-Si)으로 이루어진다. 오믹 콘택층(144)은 소스 전극(164) 및 드레인 전극(166)과 중첩되는 영역에 형성된다.
데이터 라인(DL), 소스 전극(164) 및 드레인 전극(164)을 포함하는 소스 금속패턴(160)은 게이트 절연막(130) 상에 형성된다. 데이터 라인(DL)은 게이트 절연막(130) 상에 게이트 라인(122)과 교차되게 형성된다. 소스 전극(164)은 데이터 라인(DL)과 연결되고, 게이트 절연막(130)의 상부까지 연장되게 형성된다. 드레인 전 극(166)은 소스 전극(164)과 이격되며, 게이트 전극(122)을 중심으로 소스 전극(164)의 반대측의 게이트 절연막(130)의 상부에 형성된다. 소스 전극(164)은 스위칭 소자(TFT)의 소스 전극(164)에 해당되며, 드레인 전극(166)은 스위칭 소자(TFT)의 드레인 전극(166)에 해당된다.
데이터 라인(162), 소스 전극(164) 및 드레인 전극(166)을 포함하는 데이터 금속 패턴(160)은 제1 데이터 금속층(160a), 제2 데이터 금속층(160b) 및 제3 데이터 금속층(160c)이 순차적으로 적층된 3층막 구조를 갖는다.
제1 데이터 금속층(160a)은 인듐(In)을 포함하는 산화물로 이루어진다. 예를 들어, 제1 데이터 금속층(160a)은 ITO 또는 IZO로 이루어진다. 제1 데이터 금속층(160a)은 게이트 절연막(130)과의 접착력을 향상시키기 위하여 형성하는 층이다.
제2 데이터 금속층(160b)은 은(Ag) 또는 은(Ag)을 포함하는 합금으로 이루어진다. 제2 데이터 금속층(16b)은 배선의 본래 기능인 전기 신호의 통로 역할을 수행하는 층으로, 비저항이 낮은 은 또는 은 합금으로 형성된다.
제3 데이터 금속층(160c)은 제1 데이터 금속층(166)과 동일하게 인듐(In)을 포함하는 산화물로 이루어진다. 예를 들어, 제3 데이터 금속층(160c)은 ITO 또는 IZO로 이루어진다. 제3 데이터 금속층(160c)은 은(Ag)또는 은 합금으로 이루어진 제2 데이터 금속층(160b)을 보호하기 위하여 형성하는 층으로, 후속 공정에서 사용되는 식각제에 강한 물질로 형성된다. 특히, 보호막(170)에 콘택 홀(172)을 형성할 때 사용하는 식각제나 식각 방법에 강한 물질로 형성된다.
한편, 표시 기판(100)은 보호막(170) 및 화소 전극(PE)을 더 포함한다.
보호막(170)은 소스 금속패턴(160) 및 게이트 절연막(130)을 커버하도록 절연 기판(110) 상에 전면적으로 형성된다. 보호막(170)에는 드레인 전극(166)을 노출시키기 위한 콘택 홀(172)이 형성된다.
화소 전극(PE)은 보호막(170) 상에 형성되며, 콘택 홀(172)을 통해 드레인 전극(166)과 전기적으로 연결된다. 화소 전극(180)은 광이 투과할 수 있는 투명한 도전성 물질로 이루어진다. 예를 들어, 화소 전극(PE)은 ITO 또는 IZO로 이루어진다.
이하, 본 발명의 일 실시예에 따른 표시 기판의 제조 방법에 대하여 도 3a 내지 도 3e를 참조하여 상세하게 설명하기로 한다.
도 3a 내지 도 3e는 도 1에 도시된 표시 기판의 제조과정을 나타낸 공정도들이다.
도 3a를 참조하면, 절연 기판(110) 상에 제1 게이트 금속층(120a), 제2 게이트 금속층(120b) 및 제3 게이트 금속층(120c)을 차례로 적층하고, 사진 식각 공정(mask)을 통해 게이트 라인(GL) 및 게이트 전극(122)을 포함하는 게이트 금속패턴(120)을 형성한다.
제1 게이트 금속층(120a)은 절연 기판(110)과의 접착성을 향상시키기 위하여 인듐산화물로 이루어진다. 예를 들어, 제1 게이트 금속층(120a)은 ITO 또는 IZO로 이루어진다.
제2 게이트 금속층(120b)은 비저항이 낮은 은(Ag) 또는 은을 포함하는 합금으로 이루어진다.
제3 게이트 금속층(120c)은 제2 게이트 금속층(120b)을 보호하기 위하여 인듐 산화물로 이루어진다. 예를 들어, 제3 게이트 금속층(120c)은 ITO 또는 IZO로 이루어진다. 상기 제1 및 제3 게이트 금속층(120a, 120c)은 스퍼터링 방식에 의해 증착된다.
다음 도 3b 를 참조하면, 게이트 금속패턴(120)이 형성된 절연 기판(110) 상에 실리콘 질화막(SiNx)으로 이루어진 게이트 절연막(130)을 플라즈마 화학기상 증착장치(Chemical Vapor Deposition, CVD)로 증착한다. 상기 게이트 절연막은 소스 가스로 N2 가스와 사일렌(SiH4) 가스만을 이용하여, 섭씨 300 내지 400도의 챔버에서 증착한다. 따라서, NH3를 소스가스로 이용하는 일반적인 실리콘 질화막(SiNx) 증착 공정에서 보다 H 라디칼의 생성양이 감소하므로, 보호층으로 쓰인 인듐산화물층의 환원이 방지 되어, 고온에서도 인듐산화물/은(Ag)/인듐산화물 3층 구조의 게이트 금속패턴(120)이 유지된다.
계속해서, 게이트 절연막(130) 상에 반도체층(142) 및 오믹 콘택층(144)을 차례로 적층하고, 사진 식각 공정(mask)을 통해 게이트 전극(122)과 오버랩 되도록 활성층(140)을 형성한다. 반도체층(142)은 a-Si으로 이루어지며, 오믹 콘택층(144)은 n형 불순물이 고농도로 도핑된 n+a-Si으로 이루어진다.
도 3c를 참조하면, 게이트 절연막(130)상에 제1 데이터 금속층(160a), 제2 데이터 금속층(160b) 및 제3 데이터 금속층(160c)을 차례로 적층하고, 사진 식각 공정(mask)을 통해 데이터 라인(DL), 소스 전극(164) 및 드레인 전극(166)을 포함하는 소스 금속패턴(160)을 형성한다. 드레인 전극(166)은 소스 전극(164)과 이격 되며, 게이트 전극(122)을 중심으로 소스 전극(164)의 반대측 상부에 형성된다. 제1 데이터 금속층(160a)은 게이트 절연막(130)과의 접착성을 향상시키기 위하여 인듐산화물로 이루어진다. 예를 들어, 제1 데이터 금속층(160a)은 ITO 또는 IZO로 이루어진다.
제2 데이터 금속층(160b)은 비저항이 낮은 은(Ag) 또는 은을 포함하는 합금으로 이루어진다.
제3 데이터 금속층(160c)은 제2 데이터 금속층(160b)을 보호하기 위하여 인듐산화물로 이루어진다. 예를 들어, 제3 데이터 금속층(160c)은 ITO 또는 IZO로 이루어진다. 상기 제1 및 제3 데이터 금속층(160a, 160c)은 스퍼터링 방식에 의해 증착된다.
이후, 소스 및 드레인 전극(164, 166)으로 가리지 않는 오믹 콘택층(144)을 식각하여, 오믹 콘택층(144)을 게이트 전극(122)을 중심으로 양쪽으로 분리시키는 한편, 반도체층(142)을 노출시킨다.
다음 도 3d를 참조하면, 게이트 금속 패턴(120) 및 소스 금속패턴(160)을 포함하는 게이트 절연막(130) 상에 실리콘 질화막(SiNx)으로 이루어진 보호막(170)을 플라즈마 화학기상 증착장치(Chemical Vapor Deposition, CVD)로 증착한다. 상기 보호막은 게이트 절연막(130) 증착 공정과 동일하게 소스 가스로 N2 가스와 사일렌(SiH4) 가스만을 이용하여, 섭씨 300내지 400도의 챔버에서 증착한다.
이어, 사진 식각 공정(mask)을 통해 상기 보호막(170)을 패터닝하여 드레인 전극(166)을 노출시키기 위한 콘택 홀(172)을 형성한다. 콘택 홀(172)은 각을 가지 는 모양 또는 원형 모양으로 형성될 수 있다.
이어 도 3e를 참조하면, 보호막(170) 상에 투명한 도전층(미도시)을 증착하고, 사진 식각 공정을 통해 화소 전극(PE)을 형성한다. 화소 전극(PE)은 콘택 홀(172)을 통해 드레인 전극(166)과 전기적으로 연결된다. 화소 전극(PE)은 광이 투과할 수 있는 투명한 도전성 물질로 이루어진다. 예를 들어, 화소 전극(180)은 ITO 또는 IZO로 이루어진다.
한편, 본 실시예에서는 게이트 금속패턴 및 소스 금속패턴이 모두 3층막 구조를 가지나, 필요에 따라 게이트 금속패턴과 소스 금속패턴 중 어느 하나만이 3층막 구조를 가질 수 있다.
도 4는 도 1의 게이트 금속패턴을 형성하는 제조 장치에 대한 개념도이다.
도 4를 참조하면, 스퍼터링 장치(600)는 아르곤(Ar)의 스퍼터링 가스와 산소(O2)가스를 이용하여 절연 기판(110)을 처리하기 위한 챔버(610)을 포함한다. 상기 챔버(610)에는 절연 기판(110)이 놓여지는 척(620)과 산화인듐+산화주석 합금 또는 산화인듐+산화아연 합금으로 이루어진 금속 타겟(630)이 설치된다. 일반적으로, 금속 타겟(630)에는 전원 공급부(640)를 통해 제공되는 음전압이 인가된다.
상기 스퍼터링 장치(600)는 절연 기판(110)을 처리하기 위한 가스를 챔버(610)내에 균일하게 제공하기 위한 가스 공급부(650)를 더 구비한다. 상기 가스 공급부(650)를 통해 챔버(610)내에는 아르곤 가스(Ar+)와 산소 가스(O2)가 주입된다.
이후, 금속 타겟(630)에 음전압이 인가되면, 금속 타겟(630)에 인가된 전압과 같은 에너지를 갖는 이차전자들이 금속타겟(630)의 표면으로 나오게 된다. 상기 이차 전자들이 챔버(610)내의 아르곤 가스를 때리고, 그에 의해 아르곤 가스는 금속 타겟(630)에 충돌된다.
상기 금속 타겟(630)에 가해진 충격 에너지가 금속 원자간의 결합 에너지 보다 클 경우, 금속 타겟(630)의 표면에 있는 원자들이 떨어져 나간다. 떨어져 나온 상기 원자들은 상기 챔버(610)내에 주입된 산소 가스(O2)와 결합하여 절연 기판(110)상에 스퍼터링 된다. 상기 절연 기판 상(110)에 스퍼터링 된 상기 원자들은 상호 결합하여 박막 형태로 형성된다. 이로써 절연 기판(110) 상에 인듐 틴 옥사이드(ITO) 또는 인듐 징크 옥사이드(IZO)로 이루어진 제1 게이트 금속층(120a)이 증착된다. 이어서, 상기 제1 게이트 금속층(120a) 전면에 은(Ag)으로 이루어진 제2 게이트 금속층(120b)을 형성한다. 상기 제2 게이트 금속층(120b) 전면에, 상기 기술한 스퍼터링 방식을 반복하여, 인듐 틴 옥사이드(ITO) 또는 인듐 징크 옥사이드(IZO)로 이루어진 제3 게이트 금속층(120c)을 증착한다. 따라서 인듐산화물/은(Ag)금속막/인듐산화물 3층 구조의 게이트 금속패턴(120)이 형성된다.
상기 실시예에서는 본 발명에 따른 일 실시예의 제1 및 제3 게이트 금속층을 증착하는 스퍼터링 방식을 기술 하였으나, 제1 및 제3 데이터 금속층 역시 상기 기술한 스퍼터링 방식과 동일한 방식으로 증착된다.
도 5는 도 1의 SiNx 절연막을 형성하는 제조 장치에 대한 개념도이다.
도 5를 참조하면, 화학기상 증착장치(Chemincal Vapour Deposition, CVD)(700)는 플라즈마를 이용하여 절연 기판(110)을 처리하기 위한 챔버(710)를 포함한다. 상기 챔버(710)에는 절연 기판(110)이 놓여지는 척(720) 및 금속 타겟 (730)이 설치된다. 그리고, 상기 금속 타켓(730)은 주입된 가스를 플라즈마로 형성하기 위한 파워가 인가되는 전극으로 작용한다. 상기 금속 타겟(730)에는 전원 공급부(740)를 통해 제공되는 고전압의 직류전압이 인가되며, 화학기상 증착 장치 내의 온도는 섭씨 300내지 400도 이다. 바람직하게는 섭씨 370도 이다.
상기 플라즈마 화학기상 증착장치(700)는 절연 기판(110)을 처리하기 위한 소스 가스를 상기 챔버(710) 내에 균일하게 제공하기 위한 가스 공급부(750)를 더 구비한다. 상기 가스 공급부(750)를 통해 상기 챔버(710) 내에는 소스 가스로서 질소(N2) 가스와 사일렌 가스(SiH4)가 주입된다.
사일렌 가스(SiH4) 및 질소(N2)가스 주입 이후, 방전 공간(760)에서 이루어지는 플라즈마 방전을 통하여 사일렌가스(SiH4) 및 질소(N2)가스를 플라즈마 상태로 활성화시키면, 절연 기판(110) 상의 제3 게이트 금속층(120c)위에 SiNx 로 이루어진 게이트 절연막(130)이 증착된다.
상기 플라즈마 화학기상 증착 공정에서는 소스 가스로 N2 가스와 사일렌(SiH4) 가스만을 이용하므로, 해리에너지가 낮은 NH3 가스를 소스 가스로 이용하는 일반적인 증착 공정에서 보다 H 라디칼의 생성양이 감소한다. 따라서 H 라디칼에 의한 인듐산화물층의 환원이 방지된다. 따라서 인듐산화물로 이루어진 제1 및 제3 게이트 금속층이 제2 게이트 금속층의 보호층으로서 견고히 유지되어, 본 발명에 따른 섭씨 300내지 400도의 플라즈마 화학기상 증착 공정에서도 은(Ag)으로 이루어진 제2 게이트 금속층의 뭉침을 방지 할 수 있다. 따라서 스위칭 소자의 비저항 및 불량을 감소시킬 수 있다.
이상에서는 SiNx로 이루어진 게이트 절연막을 증착하는 공정을 기술하였으나, SiNx로 이루어진 보호막을 증착하는 후속 공정에서도 위에 기술한 게이트 절연막 증착 공정과 동일한 플라즈마 화학 기상 증착 방식으로 증착한다.
도 6a 내지 도 6c는 금속 패턴 및 SiNx 절연막의 깊이방향에 따른 원소비율을 나타낸 그래프들이다.
도 6a는 섭씨 280도의 저온 공정 온도에서 SiNx 게이트 절연막을 증착한 이후의 원소 분석 그래프를 보여준다. 도 6a에서는 NH3가스와 사일렌가스(SiH4)를 소스가스로 이용하여 게이트 절연막을 증착하였다.
도 6a를 참조하면, 대략적으로 스퍼터타임 0~8min에서의 그래프는 Si 원자와 N 원자의 존재를 나타낸다. 즉 SiNx층이 형성되어 있음을 알 수 있다. 대략적으로 스퍼터타임 8~16min에서의 그래프에서는 In, O 원자의 뚜렷한 피크(peak)가 보인다. 즉, SiNx 층의 하부에 인듐산화물층이 뚜렷히 분리되어 형성되어 있음을 나타낸다. 대략적으로 스퍼터타임 16~20min에서의 그래프는 은(Ag)원소의 존재를 나타내는데, 이는 인듐산화물층 하부에 은(Ag)층이 형성되어 있음을 보여준다. 즉, 인듐산화물층 하부에 은(Ag)층이 뚜렷히 분리되어 형성되어 있음을 알 수 있다. 은(Ag)은 300도 이상의 고온에서는 뭉침 현상이 나타나지만, 저온인 280도의 공정온도에서는 뭉침 현상이 억제된다. 따라서, 각각의 층이 선명하게 나타난 것이다.
그러나, 각각의 층이 분리되어 존재하여도, 280도 공정은 저온 공정이므로 TFT 특성이 급격히 열화되고, 또한 인듐산화물층의 환원이 완전히 억제되는 것은 아니기 때문에 공정마진이 존재하지 않는다. 따라서 우수한 THF 특성이 나타나는 고온에서의 공정이 중요하다.
도 6b는 우수한 TFT 속성이 나타나는 370도의 공정 온도에서 SiNx를 증착한 이후의 원소 분석 그래프를 보여준다. 도 6b에서는 NH3가스와 사일렌가스(SiH4)를 소스가스로 이용한 일반적인 방식의 SiNx 증착 공정을 하였다.
NH3 가스와 사일렌 가스(SiH4)는 모두 플라즈마 내에 H 라디칼을 생성하지만, 특히 NH3는 해리에너지가 매우 낮아(391kJ/mol) 적은 플라즈마 파워에 의해서도 쉽게 분해가 되기 때문에, 증착 속도를 높이는 장점은 있으나, 많은 H 라디칼을 생성하므로 인듐산화물층 환원의 주요 원인으로 작용한다.
도 6b를 참조하면, 대략적으로 스퍼터타임 0~10min에서의 그래프는 Si 원자와 N 원자의 존재를 나타낸다. 즉 SiNx 층이 형성되어 있음을 알 수 있다. 대략적으로 스퍼터타임 10min 이후의 그래프를 보면, In, O 원자가 브로드하게 퍼져서 존재한다. 즉 인듐산화물층이 분해되어, 은(Ag)층의 내부 까지 깊이 확산되어 있음을 알 수 있다. 이는 NH3 가스와 사일렌가스(SiH4)를 이용한 SiNx 증착 공정을 거치면서 발생한 다량의 H 라디칼에 의해 인듐산화물층이 환원되어 분해되었기 때문이다.
따라서, 인듐산화물층이 은(Ag) 보호층으로서의 기능을 더 이상 하지 못하므로, 고온인 370도의 공정온도에서 은의 뭉침 현상이 나타나 배선 불량을 야기한다.
도 6c는 본 발명의 실시예에 따라 370도의 공정 온도에서, N2 가스와 사일렌가스(SiH4)를 소스가스로 이용하여 SiNx을 증착한 후 금속패턴 및 SiNx 절연막의 원소 분석 그래프들이다. 해리 에너지가 낮은 NH3 가스 대신 N2 가스를 소스 가스로 사용하게 되면, H 라디칼의 생성양이 급격히 줄어들어 IZO 또는 ITO의 환원을 방지 할 수 있다.
도 6c를 참조하면, 대략적으로 스퍼터타임 0~15min에서의 그래프는 Si 원자와 N원자의 존재를 나타낸다. 즉 SiNx 층이 형성되어 있음을 보여준다. 대략적으로 스퍼터타임 15~20min의 그래프를 보면, In, O 원자의 뚜렷한 피크(peak)가 보인다. 즉, 인듐산화물층이 형성되어 있음을 보여준다. 대략적으로 스퍼터타임 20min 이후의 그래프를 보면, 소량의 In, O가 은(Ag)층으로 확산되어 있지만, NH3 가스를 이용한 일반적인 SiNx 증착 공정 결과에 비해 매우 적게 확산되었으며, 280도 저온 공정에서와 마찬가지로 층분리가 나타난다. 즉, 고온의 CVD 공정에서도 인듐산화물층으로 이루어진 제3 게이트 금속층이 은(Ag)으로 이루어진 제2 게이트 금속층의 보호층 역할을 수행 할 수 있음을 알 수 있다.
따라서, 고온의 CVD 공정에서도 은(Ag)의 뭉침이 방지되어 은(Ag)을 포함하는 저저항 배선의 신뢰성을 향상시킬 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명은 은(Ag)배선 상하부에 보호층으로서 인듐산화물층을 갖는 금속배선을 형성한다. 이에 따라, 은(Ag) 배선과 절연 기판간의 접착력을 향상시켜 은(Ag)의 확산을 방지할 수 있다. 또한, N2 가스와 사일렌 가스를 소스 가스로 이용하는 방식으로 SiNx 게이트 절연막을 증착 하므로써, 인듐산화물층의 환원 및 분해가 방지된다.
따라서, 우수한 TFT 특성이 나타나는 300℃내지 400℃의 SiNx 증착 공정 온도에서도 은(Ag)배선의 보호층이 유지되므로, 배선용 물질인 은(Ag)의 뭉침이 방지되어 배선 불량이 감소된 표시 기판을 제공할 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (11)

  1. 절연 기판 위에 게이트 라인과 상기 게이트 라인에 연결된 스위칭 소자의 게이트 전극을 포함하는 게이트 금속패턴을 형성하는 단계;
    상기 게이트 금속패턴이 형성된 절연 기판 위에 N2 가스와 SiH4 가스를 이용하여 게이트 절연막을 증착하는 단계;
    상기 게이트 절연막이 형성된 절연 기판 위에 데이터 라인과, 상기 스위칭 소자의 소스 전극 및 드레인 전극을 포함하는 소스 금속패턴을 형성하는 단계;
    상기 소스 금속패턴이 형성된 절연 기판 위에 콘택홀이 형성된 보호막을 형성하는 단계; 및
    상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결된 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  2. 제1항에 있어서, 상기 게이트 절연막 위에 활성층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  3. 제1항에 있어서, 상기 게이트 절연막의 증착 온도는 섭씨 300도 내지 400도인 것을 특징으로 하는 표시 기판의 제조 방법.
  4. 제1항에 있어서, 상기 게이트 금속패턴은 인듐산화물로 이루어진 제1 금속층 과, 저저항의 금속물질로 이루어진 제2 금속층 및 상기 인듐산화물로 이루어진 제3 금속층이 순차적으로 적층된 것을 특징으로 하는 표시 기판의 제조 방법.
  5. 제4항에 있어서, 상기 저저항 금속물질은 은(Ag)을 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  6. 제4항에 있어서, 상기 인듐산화물은 인듐 틴 옥사이드(ITO) 및 인듐 징크 옥사이드(IZO) 중에서 선택된 어느 하나로 이루어진 것을 특징으로 하는 표시 기판의 제조 방법.
  7. 제1항에 있어서, 상기 소스 금속패턴은 인듐산화물로 이루어진 제1 금속층과, 저저항의 금속물질로 이루어진 제2 금속층 및 상기 인듐산화물로 이루어진 제3 금속층이 순차적으로 적층된 것을 특징으로 하는 표시 기판의 제조 방법.
  8. 제7항에 있어서, 상기 보호막은 N2 가스와 SiH4 가스를 이용하여 형성하는 것을 특징으로 하는 표시 기판의 제조 방법.
  9. 제8항에 있어서, 상기 보호막의 증착 온도는 섭씨 300도 내지 400도인 것을 특징으로 하는 표시 기판의 제조 방법.
  10. 제7항에 있어서, 상기 저저항 금속물질은 은(Ag)을 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  11. 제7항에 있어서, 상기 인듐산화물은 인듐 틴 옥사이드(ITO) 및 인듐 징크 옥사이드(IZO) 중에서 선택된 어느 하나로 이루어진 것을 특징으로 하는 표시 기판의 제조 방법.
KR1020050077608A 2005-08-24 2005-08-24 표시 기판의 제조 방법 KR20070023251A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050077608A KR20070023251A (ko) 2005-08-24 2005-08-24 표시 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050077608A KR20070023251A (ko) 2005-08-24 2005-08-24 표시 기판의 제조 방법

Publications (1)

Publication Number Publication Date
KR20070023251A true KR20070023251A (ko) 2007-02-28

Family

ID=43654668

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050077608A KR20070023251A (ko) 2005-08-24 2005-08-24 표시 기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR20070023251A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10714559B2 (en) 2016-01-15 2020-07-14 Samsung Display Co., Ltd. Organic light emitting diode, method of manufacturing the same, and organic light emitting display including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10714559B2 (en) 2016-01-15 2020-07-14 Samsung Display Co., Ltd. Organic light emitting diode, method of manufacturing the same, and organic light emitting display including the same

Similar Documents

Publication Publication Date Title
US9666602B2 (en) Thin-film transistor substrate and method of manufacturing the thin-film transistor substrate
US9337346B2 (en) Array substrate and method of fabricating the same
US20080176364A1 (en) Method of manufacturing thin film transistor substrate
KR101542840B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
US9246007B2 (en) Oxide thin film transistor and method for manufacturing the same, array substrate, and display apparatus
US7511302B2 (en) TFT array panel
US20140175394A1 (en) Organic light emitting diode display device and method of fabricating the same
US20130107155A1 (en) Array substrate, manufacturing method thereof, liquid crystal panel, and display device
US9281350B2 (en) Thin film transistor substrate and display
JP2007212699A (ja) 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
EP2993698B1 (en) Array substrate and manufacturing method therefor, and display device comprising array substrate
US20060163741A1 (en) TFT array panel and fabricating method thereof
KR20210131956A (ko) 박막 트랜지스터 및 그 제조 방법
US10707353B2 (en) Thin film transistor, method for fabricating the same, display substrate and display device
CN108305879A (zh) 薄膜晶体管阵列基板及制作方法和显示装置
KR20140104792A (ko) 박막 트랜지스터 및 그 제조 방법
KR20020052562A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20070023251A (ko) 표시 기판의 제조 방법
KR100672623B1 (ko) 액정표시장치 제조방법
KR20080049208A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20060090352A (ko) 박막트랜지스터 기판과 그 제조방법
KR100817630B1 (ko) 알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막형성방법 및 이를 이용한 박막트랜지스터 액정표시장치의어레이 기판의 제조방법
KR20070040035A (ko) 표시 기판 및 이의 제조 방법
KR101825410B1 (ko) 박막 트랜지스터 기판과 디스플레이 장치 및 그들의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination