JP2009194372A - 薄膜トランジスタ基板および表示デバイス - Google Patents

薄膜トランジスタ基板および表示デバイス Download PDF

Info

Publication number
JP2009194372A
JP2009194372A JP2009003732A JP2009003732A JP2009194372A JP 2009194372 A JP2009194372 A JP 2009194372A JP 2009003732 A JP2009003732 A JP 2009003732A JP 2009003732 A JP2009003732 A JP 2009003732A JP 2009194372 A JP2009194372 A JP 2009194372A
Authority
JP
Japan
Prior art keywords
thin film
drain electrode
film transistor
atomic
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009003732A
Other languages
English (en)
Other versions
JP4469913B2 (ja
Inventor
Mototaka Ochi
元隆 越智
Nobuyuki Kawakami
信之 川上
Katsufumi Fuku
勝文 富久
Yasushi Goto
裕史 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP2009003732A priority Critical patent/JP4469913B2/ja
Publication of JP2009194372A publication Critical patent/JP2009194372A/ja
Application granted granted Critical
Publication of JP4469913B2 publication Critical patent/JP4469913B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Abstract

【課題】ソース電極とドレイン電極のドライエッチングレートの低下や、エッチング残さを引き起こすことがなく、半導体層と、ソース電極やドレイン電極といった配線金属の間からバリアメタルを省略することができる薄膜トランジスタ基板および表示デバイスを提供する課題とする。
【解決手段】半導体層１、ソース電極２、ドレイン電極３、透明導電膜４を有する薄膜トランジスタ基板において、ソース電極２とドレイン電極３は、ドライエッチング法によるパターニングで形成されたＳｉおよび／またはＧｅ：０．１〜１．５ 原子％、Ｎｉおよび／またはＣｏ：０．１〜３．０原子％、Ｌａおよび／またはＮｄ：０．１〜０．５ 原子％を含有するＡｌ合金薄膜より成り、半導体層１と直接接続している。
【選択図】図１

Description

本発明は、薄膜トランジスタ基板および表示デバイスに関する技術分野に属するものである。
液晶ディスプレイなどのアクティブマトリクス型の液晶表示装置においては、薄膜トランジスタ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ（以降、ＴＦＴともいう。）がスイッチング素子として用いられている。そのＴＦＴ素子の概略縦断面図を図１に示す。ＴＦＴ素子は、ガラス基板５上に形成されたゲート電極６と、そのゲート電極６の上にゲート絶縁膜７を介して設けられたノンドープの半導体シリコン層１ａ、そして、そのノンドープの半導体シリコン層１ａに接触する不純物ドープされた半導体シリコン層１ｂからなる。ノンドープの半導体シリコン層１ａと不純物ドープされた半導体シリコン層１ｂをまとめて半導体層１と呼ぶ。この不純物ドープされた半導体シリコン１ｂ層は、それぞれＡｌ合金などの配線金属で電気的に接続されている。これらの配線金属をソース電極２、ドレイン電極３と呼ぶ。ドレイン電極３には、更に液晶表示部に使用される透明導電膜４が接続されている。
これらソース電極やドレイン電極に用いられる素材として、特許文献１、特許文献２等として従来から様々なＡｌ合金が提案されている。これらの先行技術文献に記載されたソース電極やドレイン電極は、半導体層や液晶表示部に使用される透明導電膜（以下、ＩＴＯ膜ともいう。）に直接接触しないよう、それらの間にバリアメタルとしてＭｏ、Ｃｒ、Ｔｉ、Ｗ等の高融点金属からなる積層膜が介装されている。
これまで、ドレイン電極と透明導電膜（ＩＴＯ膜）との間に存在するバリアメタルを省略する技術については、例えば、特許文献３、特許文献４、特許文献５等として種々の提案がなされているが、ソース電極やドレイン電極と、薄膜トランジスタの半導体層間に設けられるバリアメタルを省略する技術については、未だ検討が十分になされていない状況であった。また、アクティブマトリクス型の液晶表示装置については、モバイル用途を中心に高精細化のニーズが高く、ソース電極やドレイン電極といった配線金属の微細加工（特にドライエッチング）の要求が高まっているが、この面でも未だに検討が十分になされていない状況であった。
特開平７−４５５５５号公報 特開２００５−１７１３７８号公報 特開２００４−２１４６０６号公報 特開２００５−３０３００３号公報 特開２００６−２３３８８号公報
近年、液晶ディスプレイ（ＬＣＤ）においてパネルの大型化が進む一方、高精細化のニーズも高まってきており、ＬＣＤの高精細化、すなわち、ソース電極やドレイン電極といったＡｌ合金薄膜の配線幅の微細化が要求されてきている。現在、Ａｌ合金薄膜の配線幅は、最小で３．０μｍ程度まで微細化されてきているが、数年後には１．５μｍ程度まで更に微細化されることが予測される。このＡｌ合金薄膜の配線幅の微細化には、ＣＤ（Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ）制御と呼ばれる配線幅のサブミクロン制御を採用することが重要であり、これまでのウエットエッチングによる配線パターンニングに替わって、プラズマを用いたドライエッチングを行うことで、マスクで設定された配線幅通りにエッチングする技術が必須となる。
Ａｌ合金のドライエッチングに使用するハロゲンガスとしては、ＡｌとＦ（フッ素）の化合物が不揮発性であるため、フッ素を使用することはできず、塩素（Ｃｌ２）、三塩化ホウ素（ＢＣｌ３）、臭化水素（ＨＢｒ）のいずれかの少なくとも１種を含むエッチャントガスが用いられる。
プラズマによって解離されたＣｌ等のハロゲンラジカルは、被エッチング物であるＡｌ合金表面のＡｌと反応してＡｌＣｌＸ等の塩基物を形成する。これらＡｌＣｌＸ等の塩基物は、基板バイアス印加によるイオンボンバードアシスト効果によって気相中に蒸発し、基板が載置されている真空容器外に排気される。生成された塩基物の蒸気圧が低い場合、エッチングレートの低下を招いてスループットの低下を引き起こす。また、Ａｌ合金表面に塩基物を形成したまま蒸発せずに残留するため、エッチング残さ（ドライエッチング中に発生するエッチンングの残り）が発生する。更に、これらアルミエッチングではレジストとの選択比が小さいため、エッチングレートの低下はレジストの膜厚を厚くせざるをえず、リソグラフィーでの解像力を落とすため、微細なパターンの解像を困難にする。
アクティブマトリクス型の液晶表示装置においては、前記したように、モバイル用途を中心に高精細化のニーズが高く、ソース電極やドレイン電極といった配線金属の微細加工（特にドライエッチング）の要求が高まっているが、未だに検討が十分になされていない状況であった。また、モバイル用途として、近年、多結晶ポリシリコンＴＦＴが注目されているが、薄膜トランジスタの半導体層としての多結晶ポリシリコンと、ソース電極やドレイン電極といった配線金属の間からバリアメタルを省略する技術等については、まだ検討が不十分な状況である。
本発明は、上記従来の状況を鑑みてなされたもので、ソース電極およびドレイン電極のドライエッチングレートの低下や、エッチング残さを引き起こすことがなく、薄膜トランジスタの半導体層と、ソース電極やドレイン電極といった配線金属の間からバリアメタルを省略することができる薄膜トランジスタ基板および表示デバイスを提供すること、更には、ドレイン電極と透明導電膜との間に存在するバリアメタルをも省略することができる薄膜トランジスタ基板および表示デバイスを提供することを課題とするものである。
請求項１記載の発明は、薄膜トランジスタの半導体層と、ソース電極、ドレイン電極、および透明導電膜を有する薄膜トランジスタ基板において、前記ソース電極およびドレイン電極は、ドライエッチング法によるパターニングで形成された、Ｓｉおよび／またはＧｅ：０．１〜１．５ 原子％、Ｎｉおよび／またはＣｏ：０．１〜３．０原子％、Ｌａおよび／またはＮｄ：０．１〜０．５ 原子％を含有するＡｌ合金薄膜より成るものであって、更に、前記ソース電極およびドレイン電極は、多結晶ポリシリコン或いは連続粒界結晶ポリシリコンで成る半導体層と直接接続していることを特徴とする薄膜トランジスタ基板である。
請求項２記載の発明は、薄膜トランジスタの半導体層と、ソース電極、ドレイン電極、および透明導電膜を有する薄膜トランジスタ基板において、前記ソース電極およびドレイン電極は、ドライエッチング法によるパターニングで形成された、Ｓｉおよび／またはＧｅ：０．１〜１．５ 原子％、Ｎｉおよび／またはＣｏ：０．１〜６．０原子％、Ｌａおよび／またはＮｄ：０．１〜０．３５ 原子％を含有するＡｌ合金薄膜より成るものであって、また、前記ソース電極およびドレイン電極は、多結晶ポリシリコン或いは連続粒界結晶ポリシリコンで成る半導体層と直接接続していることを特徴とする薄膜トランジスタ基板である。
請求項３記載の発明は、薄膜トランジスタの半導体層と、ソース電極、ドレイン電極、および透明導電膜を有する薄膜トランジスタ基板において、前記ソース電極およびドレイン電極は、ドライエッチング法によるパターニングで形成された、Ｓｉおよび／またはＧｅ：０．１〜２．０ 原子％、Ｎｉおよび／またはＣｏ：０．１〜２．０原子％、Ｌａおよび／またはＮｄ：０．１〜０．２５ 原子％を含有するＡｌ合金薄膜より成るものであって、また、前記ソース電極およびドレイン電極は、多結晶ポリシリコン或いは連続粒界結晶ポリシリコンで成る半導体層と直接接続していることを特徴とする薄膜トランジスタ基板である。
請求項４記載の発明は、更に、前記ドレイン電極が、前記透明導電膜と直接接続している請求項１乃至３のいずれかに記載の薄膜トランジスタ基板である。
請求項５記載の発明は、前記ソース電極およびドレイン電極が、スパッタリング法により形成されたものである請求項１乃至４のいずれかに記載の薄膜トランジスタ基板である。
請求項６記載の発明は、前記ソース電極およびドレイン電極は、塩素（Ｃｌ２）、三塩化ホウ素（ＢＣｌ３）、臭化水素（ＨＢｒ）のいずれかの少なくとも１種を含むエッチャントガスを用いたドライエッチング法で形成されたものである請求項１乃至５のいずれかに記載の薄膜トランジスタ基板である。
請求項７記載の発明は、前記ソース電極およびドレイン電極は、ドライエッチング前のフォトリソグラフィー現像の際に、その表面が、水酸化テトラメチルアンモニウム水溶液に曝されて形成されたものである請求項６に記載の薄膜トランジスタ基板である。
請求項８記載の発明は、請求項１乃至７のいずれかに記載の薄膜トランジスタ基板が設けられていることを特徴とする表示デバイスである。
本発明によると、ソース電極およびドレイン電極のドライエッチングレートの低下や、エッチング残さを引き起こすことがなく、薄膜トランジスタの半導体層と、ソース電極やドレイン電極といった配線金属の間からバリアメタルを省略することが可能となる。また、ドレイン電極と透明導電膜との間に存在するバリアメタルをも省略することも可能となる。
液晶表示装置に用いられるＴＦＴ素子を示す縦断面図である。 実施例１に係るエッチングレート評価のプロセスフローを示すもので、（ａ）はシリコン基板上に酸化膜とＡｌ合金薄膜を形成した状態を示す側面図、（ｂ）はフォトリソグラフィーによりレジストの塗布、露光、現像を行ってレジストパターンを形成した状態を示す側面図、（ｃ）はレジストパターンをマスクにしてＡｌ合金薄膜のドライエッチングを行う状態を示す側面図、（ｄ）はレジスト除去を行った後の状態を示す側面図である。 実施例２に係る評価用素子（ｐｎ接合素子）の作製プロセスを示すもので、（ａ）はｐ型低抵抗Ｓｉ基板の上に多結晶シリコンの膜を形成した状態を示す側面図、（ｂ）は多結晶シリコン膜へＢＦ２ ＋イオンを注入する状態を示す側面図、（ｃ）はＢＦ２ ＋イオン注入後に熱処理により多結晶シリコン膜をｐ型多結晶シリコン膜とした状態を示す側面図、（ｄ）はｐ型多結晶シリコン膜の上にｎ型多結晶シリコンの膜を形成した状態を示す側面図、（ｅ）はｎ型多結晶シリコン膜の上にＡｌ合金の膜を形成した後にエッチングをして作成した評価用素子（ｐｎ接合素子）を示す側面図である。
以下、本発明を添付図面に示す実施形態に基づいて更に詳細に説明する。
まず、本発明の薄膜トランジスタ基板の構造を、図１に基づいて説明する。前記したように、液晶ディスプレイなどのアクティブマトリクス型の液晶表示装置においては、薄膜トランジスタがスイッチング素子として用いられている。このＴＦＴ素子は、ガラス基板５上に形成されたゲート電極６と、そのゲート電極６の上にゲート絶縁膜７を介して設けられたノンドープの半導体シリコン層１ａ、そして、そのノンドープの半導体シリコン層１ａに接触する不純物ドープされた半導体シリコン層１ｂから構成されている。このノンドープの半導体シリコン層１ａと不純物ドープされた半導体シリコン層１ｂをまとめて半導体層１と呼ぶ。この不純物ドープされた半導体シリコン１ｂ層は、それぞれＡｌ合金などの配線金属で電気的に接続されている。これらの配線金属をソース電極２、ドレイン電極３と呼ぶ。ドレイン電極３には、更に液晶表示部に使用される透明導電膜４が接続されている。
本発明者らは、Ａｌに種々の元素を添加した薄膜を用いて評価用素子を形成し、Ａｌ／Ｓｉの相互拡散（Ａｌ原子とＳｉ原子との相互拡散）、電気抵抗率、耐ヒロック性を調べた。その結果、Ａｌに、ＳｉまたはＧｅを添加し、更にＮｉまたはＣｏを添加し、その上にＬａを添加することが、上記特性に対し有効であることを見いだした。
ＡｌにＳｉを添加すると、Ｓｉの添加量の増加とともにＡｌ原子とＳｉ原子との相互拡散を抑制する効果が向上することが知られている。一方で、これらを単独で用いた場合（ＡｌにＳｉのみを添加した場合）には、Ａｌ／Ｓｉの相互拡散を抑制できる温度の上限は２５０℃程度である。しかし、Ａｌ−Ｓｉ合金に更にＮｉを添加（ＡｌにＳｉを添加し、更にＮｉを添加）して、ＳｉとＮｉを含有するＡｌ合金にすると、Ａｌ／Ｓｉの相互拡散がより高温まで抑制できることを見いだした。
相互拡散を抑制するメカニズムは、次のように考察される。まずＳｉを含有させる効果としては、Ｓｉを主成分とする半導体層から、ソース電極やドレイン電極といったＡｌ薄膜中へＳｉ原子が拡散するのを防止する効果を有する。即ち、あらかじめＡｌ薄膜中にＳｉ原子と同種の原子を添加しておくことで、拡散のドライビングフォースである濃度差を低減することができる。また、Ｎｉを含有させる効果としては、Ａｌ合金薄膜とＳｉ半導体層との界面（Ａｌ合金薄膜／Ｓｉ半導体層界面）に拡散防止層を形成するためと考えられる。即ち、Ｎｉは低温で容易にＳｉと反応しシリサイドを形成する。一旦、シリサイドが生成されると、シリサイド層がバリアとして働き、それ以上相互拡散が進まないものと考えられる。これらの相乗効果により飛躍的に改善され、Ａｌ／Ｓｉの相互拡散がより高温まで抑制できるものと考えられる。
尚、Ｓｉに代えて、または併せて同効元素のＧｅを、Ｎｉに代えて、または併せて同効元素のＣｏを添加した場合も、前記と同等の作用効果を得ることができる。
Ａｌ／Ｓｉの相互拡散がより高温まで抑制できる一方で、Ａｌ−Ｓｉ（Ｇｅ）−Ｎｉ（Ｃｏ）合金よりなる薄膜では、耐ヒロック性が十分ではない。しかし、Ａｌ−Ｓｉ（Ｇｅ）−Ｎｉ（Ｃｏ）合金に更にＬａおよび／またはＮｄを添加することで、耐ヒロック性が向上することが分かった。
ドレイン電極は、以上のような成分組成のＡｌ合金よりなるので、薄膜トランジスタの半導体層のほか、透明電動膜ともバリアメタルを介さずに直接接続させることができる。これは、主にＡｌ合金がＮｉおよび／またはＣｏを含有することによる。即ち、加熱によってＮｉおよび／またはＣｏの金属間化合物が粒界および粒内に析出することにより、透明電動膜との界面に導電パスが形成されるためと考えられる。
ソース電極およびドレイン電極は、Ａｌ合金をフォトリソグラフィー、ドライエッチングによるパターニングで形成する必要がある。前記したような成分組成のＡｌ合金の場合、生成されたＳｉ（および／またはＧｅ）、Ｎｉ（および／またはＣｏ）、Ｌａ（および／またはＮｄ）の塩化物は、ＡｌＣｌＸに比べて蒸気圧が低いため、Ｓｉ（および／またはＧｅ）、Ｎｉ（および／またはＣｏ）、Ｌａ（および／またはＮｄ）といった添加元素の含有量はできるだけ少なくする必要がある。
従って、本発明によれば、ソース電極およびドレイン電極のドライエッチングレートの低下を引き起こすことがなく、薄膜トランジスタの半導体層と、ソース電極やドレイン電極といったＡｌ合金の間からバリアメタルを省略することが可能となる。また、ドレイン電極と透明導電膜との間に存在するバリアメタルをも省略することも可能となる。即ち、これらの間にバリアメタルを形成する必要がなく、微細な配線パターニングのスループリットを落とすことなく形成することができる。
本発明の薄膜トランジスタ基板において、ソース電極およびドレイン電極を形成するＡｌ合金薄膜へ添加するＳｉおよび／またはＧｅ、Ｎｉおよび／またはＣｏ、Ｌａおよび／またはＮｄといった添加元素の含有量は、Ｓｉおよび／またはＧｅ：０．１〜１．５ 原子％、Ｎｉおよび／またはＣｏ：０．１〜３．０原子％、Ｌａおよび／またはＮｄ：０．１〜０．５ 原子％としている。その理由を以下に説明する。
Ｓｉおよび／またはＧｅ：０．１〜１．５原子％としているのは、Ｓｉおよび／またはＧｅ：０．１原子％未満では、Ａｌ／Ｓｉの相互拡散の抑制効果が低下してＡｌ／Ｓｉの相互拡散の抑制が不十分となり、Ｓｉおよび／またはＧｅ：１．５原子％超では、ドライエッチングレートが大幅に低下するからである。Ｓｉおよび／またはＧｅの含有量の好ましい下限は０．２原子％、より好ましい下限は０．３原子％であり、好ましい上限は０．８原子％、より好ましい上限は０．５原子％である。
また、Ｎｉおよび／またはＣｏ：０．１〜３．０原子％としているのは、Ｎｉおよび／またはＣｏ：０．１原子％未満では、Ａｌ／Ｓｉの相互拡散の抑制効果が低下してＡｌ／Ｓｉの相互拡散の抑制が不十分となり、Ｎｉおよび／またはＣｏ：３．０原子％超では、ドライエッチングレートが大幅に低下するからである。Ｎｉおよび／またはＣｏの含有量の好ましい下限は０．２原子％、好ましい上限は２．０原子％、より好ましい上限は０．６原子％である。
更には、Ｌａおよび／またはＮｄ：０．１〜０．５原子％としているのは、Ｌａおよび／またはＮｄ：０．１原子％未満では、耐ヒロック性の向上効果が低下して耐ヒロック性が不十分となり、Ｌａおよび／またはＮｄ：０．５原子％超では、ドライエッチングレートが大幅に低下するからである。Ｌａおよび／またはＮｄの含有量の好ましい上限は０．３５原子％、より好ましい上限は０．２原子％である。
但し、Ｌａおよび／またはＮｄの含有量が０．１〜０．３５原子％である場合に、Ｎｉおよび／またはＣｏの含有量を６．０原子％まで増加させても、ドライエッチングレートの低下は起こらない。また、ドライエッチング後に残さも発生しない。この場合、Ｎｉおよび／またはＣｏの含有量の上限は、好ましくは２．０原子％、より好ましくは１．０原子％である。
更には、Ｌａおよび／またはＮｄの含有量が０．１〜０．２５原子％で、Ｎｉおよび／またはＣｏの含有量が０．１〜２．０原子％の場合に、Ｓｉおよび／またはＧｅの含有量を２．０原子％まで増加させても、ドライエッチングレートの低下は起こらない。また、ドライエッチング後に残さも発生しない。この場合、Ｓｉおよび／またはＧｅの含有量の上限は、好ましくは１．５原子％、より好ましくは１．０原子％である。
Ａｌ／Ｓｉの相互拡散の始まる温度は、半導体層が多結晶シリコンである場合には一層高くなるので、半導体層が多結晶ポリシリコンであることが推奨される。また、多結晶シリコンと同様、連続粒界結晶ポリシリコンにも本発明は適用することができる。
尚、ソース電極およびドレイン電極を形成するＡｌ合金薄膜はスパッタリング法により形成されていることが望ましい。即ち、ソース電極およびドレイン電極のＡｌ合金薄膜の形成に際し、その形成方法は特には限定されないが、スパッタリング法を適用することが望ましい。スパッタリング法によれば、使用するターゲットの組成を調整することにより容易に所望の成分組成を得ることができるからである。
本発明に係る薄膜トランジスタ基板は、種々の電子機器に用いることができる。例えば、液晶ディスプレイや有機ＥＬディスクなどの表示デバイスの薄膜トランジスタ基板として用いることができる。
以下、本発明の発明例および比較例について説明する。尚、本発明は以下の実施例に限定されるものではなく、本発明の趣旨に適合し得る範囲で適当に変更を加えて実施することも可能であり、それらは何れも本発明の技術範囲に含まれる。
（実施例１）
本発明の発明例および比較例に係るエッチングレート評価のプロセスフローを図２に示す。まず、シリコン基板上に熱酸化法により膜厚１００ｎｍの酸化膜（ＳｉＯ２）を形成した。続いて、その酸化膜の上に膜厚３００ｎｍのＡｌ合金薄膜をスパッタリング法により成膜した。（以上、図２（ａ）に示す。）次に、フォトリソグラフィーによりレジストの塗布、露光、現像を行って、レジストパターン（ＰＲ）を形成した。そのレジストパターンの形成の際、現像液は水酸化テトラメチルアンモニウム水溶液（ＴＭＡＨ）を用いている。（以上、図２（ｂ）に示す。）
次に、レジストパターンをマスクにしてＡｌ合金薄膜のドライエッチングを行った。ドライエッチングには、特開２００４−５５８４２号公報に記載されたＩＣＰ（誘導結合プラズマ）式ドライエッチング装置を用いた。この特開２００４−５５８４２号公報に記載のプラズマ発生装置は、誘導窓が平板タイプのいわゆるＴＣＰ（Ｔｒａｎｓｆｅｒ−Ｃｏｕｐｌｅｄ Ｐｌｏｓｍａ）タイプのプラズマ処理装置（エッチャー）である。平板の石英誘導窓上に１ターンの１３．５６ＭＨｚのＲＦアンテナが整合器を介して設置され、石英誘導窓直下に誘導結合によって高密度プラズマが生成される。基板を載置する基板サセプタには４００ｋＨｚの基板バイアス用低周波を印加したものを用いた。この装置を用いてエッチングを行った。エッチング条件は、ガス流量：Ａｒ／Ｃｌ２／ＢＣｌ３＝３００／２００／６０ｓｃｃｍ、ガス圧：１．９Ｐａ、アンテナに印加した電力（ソースＲＦ）：５００Ｗ、基板バイアス：６０Ｗ、基板温度（サセプタ温度）：２０℃とした。（以上、図２（ｃ）に示す。）
エッチング後には、レジストやＡｌ配線パターンに付着した反応生成物と空気中の水分が反応し、塩酸（ＨＣｌ）を発生することによってＡｌ合金配線が腐食するアフターコロージョンを防止するために、チャンバーから大気開放せずに真空一貫において、酸素プラズマによる灰化処理（アッシュ）によるレジスト除去を行った。（以上、図２（ｄ）に示す。）エッチング時間を因子として、このようなエッチング及び後処理を実施してエッチンングレートを算出した。
このようにして得られた結果を表１および表２に示す。エッチングレートは、純Ａｌ薄膜（Ｎｏ．１）に対する比率を示し、０．３以上を合格（○）とした。残さは、Ａｌ合金薄膜をエッチングした後に、更にオーバーエッチングを施した後の酸化膜表面の複数箇所を走査型電子顕微鏡（ＳＥＭ）を用いて観察し、直径０．３μｍ以上の残さの有無を調べ、測定した何れの箇所にも残さが観察されなかったものを合格（○）とした。また、エッチングレートと残さの両項目とも合格（○）であるものを総合判定で合格（○）とした。尚、表１および表２に示すａｔ％とは、原子％のことである。（表３および４でも同じ。）
（実施例１で得られた結果のまとめ）
表１には、Ｓｉ、Ｎｉ、Ｌａを含有するＡｌ合金薄膜をソース−ドレイン電極とした実施例を記載している。表１によると、Ａｌ合金薄膜（ソース−ドレイン電極）の成分組成が請求項１に記載の要件を満足するＮｏ．２〜７、９〜１１、１４、１５、１７、１８、２０、２１、２８〜３１、３７、３９、４１と、Ａｌ合金薄膜の成分組成が請求項２に記載の要件を満足するＮｏ．１２、１３、２３、２４、３２〜３４、並びに、Ａｌ合金薄膜の成分組成が請求項３に記載の要件を満足するＮｏ．８、１６、１９は、エッチングレートと残さの両項目で合格（○）であり、総合判定は合格（○）であった。これに対し、Ａｌ合金薄膜の成分組成が請求項１〜３に記載のいずれの要件も満足しないＮｏ．２２、２５〜２７、３５、３６、３８、４０、４２〜４５は、エッチングレートと残さのうち少なくとも片方の項目で不合格（×）であり、総合判定は不合格（×）であった。尚、ソース−ドレイン電極を純Ａｌ薄膜としたＮｏ．１の場合も残さは観察されず、総合判定は合格（○）であった。
また、表２には、Ｇｅ、Ｃｏ、Ｌａを含有するＡｌ合金薄膜をソース−ドレイン電極とした実施例を記載している。表２に記載のＮｏ．４６〜６５は、請求項１〜３に記載の要件を全て満足するため、エッチングレートと残さの両項目で合格（○）であり、総合判定は合格（○）であった。
尚、Ｓｉ、Ｃｏ、Ｌａを含有するＡｌ合金薄膜を、ソース−ドレイン電極とした実施例、並びに、Ｇｅ、Ｎｉ、Ｌａを含有するＡｌ合金薄膜を、ソース−ドレイン電極とした実施例の例示はしていないが、表１および表２と同等の試験結果が得られることは勿論である。
Figure 2009194372
Figure 2009194372
（実施例２−１）
本発明の発明例および比較例に係る評価用素子（ｐｎ接合素子）を作製した。このプロセスフローを図３に示す。まず、ｐ型低抵抗シリコン基板上にＬＰＣＶＤ法により膜厚２００ｎｍの多結晶シリコン膜を形成した。（以上、図３（ａ）に示す。）このとき、原料ガスには、ＳｉＨ４を用いた。続いて、ＢＦ２ ＋イオンを１０ｋｅＶ、３ｅ１５／ｃｍ２の条件にてイオン注入した。（以上、図３（ｂ）に示す。）次に、このイオン注入後に、８００℃、３０分の熱処理を行い、ｐ型にドーピングされた多結晶シリコン膜とした。（以上、図３（ｃ）に示す。）更に、このｐ型多結晶シリコン膜の上に膜厚約４０ｎｍのｎ型にドーピングされた多結晶シリコン膜を形成した。（以上、図３（ｄ）に示す。）このとき、成膜には、ＳｉＨ４とドーピングガスとしてＰＨ３を用いた。これにより、多結晶シリコンのｐｎ接合が形成された。
そして、この多結晶シリコン膜の上に膜厚約３００ｎｍのＡｌ合金薄膜をスパッタリング法により成膜した。次に、フォトリソグラフィーによりレジストパターンを形成した後、レジストをマスクとしてＡｌ合金薄膜のエッチングを行うことで、図３（ｅ）に示す評価用素子を形成した。（以上、図３（ｅ）に示す。）尚、このＡｌ合金薄膜の組成は、表３および４のソース−ドレイン電極の欄に示す通りである。この図３（ｅ）に示す評価用素子において、Ａｌ合金薄膜がソース−ドレイン電極に相当し、その下方のｎ型多結晶シリコン膜およびｐ型多結晶シリコン膜が薄膜トランジスタの半導体層に相当する。ソース−ドレイン電極（Ａｌ合金薄膜）と薄膜トランジスタの半導体層とは、バリアメタルを介在させることなく、直接接続した構造を有している。
このようにして作製された評価用素子（ｐｎ接合素子）について、２５０〜４００℃の温度で、３０分間の熱処理を施した。そして、熱処理後のｐｎ接合素子について、電流電圧特性を測定することにより、Ａｌ原子とＳｉ原子の相互拡散の程度を調べた。即ち、多結晶シリコン（半導体層）中のＳｉ原子とＡｌ合金膜（ソース−ドレイン電極）中のＡｌ原子との拡散現象は、ｐｎ接合素子の電流電圧特性を測定することにより評価できる。正常なｐｎ接合を有する素子は、ｎ型領域に負の電圧、ｐ型領域に正の電圧（正バイアス）を印可することで電流を流し、逆にｎ型領域に正の電圧、ｐ型領域に負の電圧（逆バイアス）を印可することで電流を遮断するという整流性を有する。しかし、Ａｌ合金薄膜（ソース−ドレイン電極）からＡｌ原子がｐｎ接合領域に拡散してしまうと、正常な整流性が得られなくなる。即ち、逆バイアスを印可した場合でも電流を遮断できなくなってしまう。従って、逆バイアス時に流れる電流（リーク電流）の大小を評価することでＡｌ原子とＳｉ原子の相互拡散の影響を把握することができる。そこで、このリーク電流の値を測定し、このリーク電流の測定値よりＡｌ原子とＳｉ原子の相互拡散の程度を評価した。評価した素子のサイズは、３０μｍ×３０μｍのｐｎ接合面積を有しており、これに逆バイアスとして＋１Ｖを印加した際の電流値をリーク電流と定義した。尚、表３および４には、リーク電流を「Ｅ−Ｘ（整数）」というように示しているが、これは「１０−Ｘ」を意味する。
この結果を表３および４の相互拡散の欄に示す。ソース−ドレイン電極（Ａｌ合金薄膜）と薄膜トランジスタの半導体層との間にバリアメタルとしてＣｒを介在させたものについてのリーク電流は４．０×１０−９Ａであり、その１０倍の値（４．０×１０−８Ａ）と比較し、リーク電流が小さいものを○、リーク電流が大きいものを×として示した。即ち、リーク電流が４．０×１０−８Ａ以下のものを良好、リーク電流が４．０×１０−８Ａ超のものを不適とした。
また、熱処理によるヒロックの発生について、次のようにして評価した。前記ｐｎ接合素子試料に対し、１０μｍ幅のラインアンドスペースパターンの配線を形成し、３５０℃にて３０分の真空熱処理を行った。その後、電子顕微鏡で配線表面を観察し、直径０．１μｍ 以上のヒロックの個数をカウントした。ヒロック密度が、１×１０９ 個／ｍ２ 以下のものを良好（○）、１×１０９ 個／ｍ２ 超のものを不良（×）とした。この結果を表３および４のヒロック耐性の欄に示す。
（実施例２−２）
ガラス基板上に膜厚３００ｎｍ のＡｌ合金薄膜を、スパッタリング法により成膜した。次に、フォトリソグラフィーによりレジストパターンを形成した後、レジストをマスクとしてＡｌ合金薄膜のエッチングを行い、幅１００μｍ、長さ１０ｍｍのストライプパターン形状に加工した。尚、このＡｌ合金薄膜の組成も、表２のソース−ドレイン電極の欄に示す通りである。
上記エッチング後のＡｌ合金膜について、２５０〜４００℃の温度で３０分間の熱処理を施した。そして、この熱処理後のＡｌ合金薄膜について、四端子法により電気抵抗率を測定した。この結果を表３および４の電気抵抗率の欄に示す。尚、純Ａｌ薄膜の電気抵抗率（３．３μΩｃｍ）の約１．３倍の電気抵抗率（４．３μΩｃｍ）を基準値とし、この基準値以下のものを良好とし、基準値を超えるものを不良とした。
（実施例２−３）
Ａｌ合金電極と透明導電膜とを直接接続した際の接触性（コンタクト抵抗）を調べた。表３および４に示す種々のＡｌ合金電極上にＩＴＯ膜が形成された試料をＡｒガス雰囲気下、圧力０．４Ｐａ、温度２００℃の条件にて形成した。ＩＴＯ膜は、酸化インジウムに１０質量％の酸化スズを加えたものを使用した。
コンタクト抵抗率は、１０μｍ角のコンタクトホールを有するケルビンパターンを作製し、四端子法にて測定した。Ｃｒ薄膜とＩＴＯとのコンタクト抵抗率２×１０−４Ωｃｍ２ を基準値とし、この基準値以下のものを良好（○）、基準値を超えるものを不良（×）とした。評価結果を表３および４に示す。尚、表３および４には、コンタクト抵抗率を「Ｅ−Ｘ（整数）」というように示しているが、これは「１０−Ｘ」を意味する。
尚、表３および４に示す発明例および比較例のＮｏ．は、表１および２に示す発明例および比較例のＮｏ．と、ソース−ドレイン電極の成分組成が一致しないが、表３および４に対応Ｎｏ．として表１および２のＮｏ．に該当するＮｏ．を示す。表１および２に該当する発明例および比較例がない場合は、「−」と記載している。
（実施例２で得られた結果のまとめ）
表３には、Ｓｉ、Ｎｉ、Ｌａを含有するＡｌ合金薄膜をソース−ドレイン電極とした実施例を記載している。表３によると、実施例２のうち、Ｎｏ．３〜８、１０、１１、１３〜２２は、Ａｌ合金薄膜（ソース−ドレイン電極）の成分組成が請求項１に記載の要件を満足する発明例、残るＮｏ．９、１２はＡｌ合金薄膜の成分組成が請求項３に記載の要件を満足する発明例である。（尚、Ｎｏ．１５〜１８、２０は請求項２に記載の要件も満足している。）その結果、本発明の発明例であるＮｏ．３〜２２では、リーク電流、ヒロック耐性、電気抵抗率、コンタクト抵抗の全ての項目で良好であり、総合判定は合格（○）であった。これに対し、ソース−ドレイン電極を純Ａｌ薄膜としたＮｏ．１の場合、リーク電流、ヒロック耐性、コンタクト抵抗で良好な結果を得られず、また、ソース−ドレイン電極（Ａｌ合金薄膜）と薄膜トランジスタの半導体層との間にバリアメタルとしてＣｒを介在させたＮｏ．２の場合も、電気抵抗率で不良であり、そのいずれもが総合判定は不合格（×）であった。
また、表４には、Ｇｅ、Ｃｏ、Ｌａを含有するＡｌ合金薄膜をソース−ドレイン電極とした実施例を記載している。表４に記載のＮｏ．２３〜３７は、請求項１〜３に記載の要件を全て満足するため、リーク電流、ヒロック耐性、電気抵抗率、コンタクト抵抗の全ての項目で良好であり、総合判定は合格（○）であった。
尚、Ｓｉ、Ｃｏ、Ｌａを含有するＡｌ合金薄膜を、ソース−ドレイン電極とした実施例、並びに、Ｇｅ、Ｎｉ、Ｌａを含有するＡｌ合金薄膜を、ソース−ドレイン電極とした実施例の例示はしていないが、表３および表４と同等の試験結果が得られることは勿論である。
Figure 2009194372
Figure 2009194372
（実施例１と２の総合評価）
Ａｌ合金薄膜（ソース−ドレイン電極）の成分組成が、請求項１〜３のいずれかに記載の要件を満足する場合は、実施例１と実施例２のいずれでも総合判定は合格（○）であり、ソース電極およびドレイン電極のドライエッチングレートの低下や、エッチング残さを引き起こすことがなく、且つ、十分に基本的な性能を備えたソース電極やドレイン電極として用いることができる。これに対し、Ａｌ合金薄膜（ソース−ドレイン電極）の成分組成が、請求項１〜３に記載のいずれの要件も満足しない場合や、ソース−ドレイン電極に純Ａｌ薄膜を用いた場合、ソース−ドレイン電極（Ａｌ合金薄膜）と薄膜トランジスタの半導体層との間にバリアメタルとしてＣｒを介在させた場合は、少なくとも、実施例１と実施例２のいずれかで総合判定は不合格（×）となり、本発明の課題を解決することはできない。
１…半導体層
２…ソース電極
３…ドレイン電極
４…透明導電膜
５…ガラス基板
６…ゲート電極
７…ゲート絶縁膜

Claims (8)

  1. 薄膜トランジスタの半導体層と、ソース電極、ドレイン電極、および透明導電膜を有する薄膜トランジスタ基板において、
    前記ソース電極およびドレイン電極は、ドライエッチング法によるパターニングで形成された、Ｓｉおよび／またはＧｅ：０．１〜１．５ 原子％、Ｎｉおよび／またはＣｏ：０．１〜３．０原子％、Ｌａおよび／またはＮｄ：０．１〜０．５ 原子％を含有するＡｌ合金薄膜より成るものであって、
    更に、前記ソース電極およびドレイン電極は、多結晶ポリシリコン或いは連続粒界結晶ポリシリコンで成る半導体層と直接接続していることを特徴とする薄膜トランジスタ基板。
  2. 薄膜トランジスタの半導体層と、ソース電極、ドレイン電極、および透明導電膜を有する薄膜トランジスタ基板において、
    前記ソース電極およびドレイン電極は、ドライエッチング法によるパターニングで形成された、Ｓｉおよび／またはＧｅ：０．１〜１．５ 原子％、Ｎｉおよび／またはＣｏ：０．１〜６．０原子％、Ｌａおよび／またはＮｄ：０．１〜０．３５ 原子％を含有するＡｌ合金薄膜より成るものであって、
    また、前記ソース電極およびドレイン電極は、多結晶ポリシリコン或いは連続粒界結晶ポリシリコンで成る半導体層と直接接続していることを特徴とする薄膜トランジスタ基板。
  3. 薄膜トランジスタの半導体層と、ソース電極、ドレイン電極、および透明導電膜を有する薄膜トランジスタ基板において、
    前記ソース電極およびドレイン電極は、ドライエッチング法によるパターニングで形成された、Ｓｉおよび／またはＧｅ：０．１〜２．０ 原子％、Ｎｉおよび／またはＣｏ：０．１〜２．０原子％、Ｌａおよび／またはＮｄ：０．１〜０．２５ 原子％を含有するＡｌ合金薄膜より成るものであって、
    また、前記ソース電極およびドレイン電極は、多結晶ポリシリコン或いは連続粒界結晶ポリシリコンで成る半導体層と直接接続していることを特徴とする薄膜トランジスタ基板。
  4. 更に、前記ドレイン電極が、前記透明導電膜と直接接続している請求項１乃至３のいずれかに記載の薄膜トランジスタ基板。
  5. 前記ソース電極およびドレイン電極が、スパッタリング法により形成されたものである請求項１乃至４のいずれかに記載の薄膜トランジスタ基板。
  6. 前記ソース電極およびドレイン電極は、塩素（Ｃｌ２）、三塩化ホウ素（ＢＣｌ３）、臭化水素（ＨＢｒ）のいずれかの少なくとも１種を含むエッチャントガスを用いたドライエッチング法で形成されたものである請求項１乃至５のいずれかに記載の薄膜トランジスタ基板。
  7. 前記ソース電極およびドレイン電極は、ドライエッチング前のフォトリソグラフィー現像の際に、その表面が、水酸化テトラメチルアンモニウム水溶液に曝されて形成されたものである請求項６に記載の薄膜トランジスタ基板。
  8. 請求項１乃至７のいずれかに記載の薄膜トランジスタ基板が設けられていることを特徴とする表示デバイス。
JP2009003732A 2008-01-16 2009-01-09 薄膜トランジスタ基板および表示デバイス Expired - Fee Related JP4469913B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009003732A JP4469913B2 (ja) 2008-01-16 2009-01-09 薄膜トランジスタ基板および表示デバイス

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008007221 2008-01-16
JP2009003732A JP4469913B2 (ja) 2008-01-16 2009-01-09 薄膜トランジスタ基板および表示デバイス

Publications (2)

Publication Number Publication Date
JP2009194372A true JP2009194372A (ja) 2009-08-27
JP4469913B2 JP4469913B2 (ja) 2010-06-02

Family

ID=40885390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009003732A Expired - Fee Related JP4469913B2 (ja) 2008-01-16 2009-01-09 薄膜トランジスタ基板および表示デバイス

Country Status (6)

Country Link
US (1) US8217397B2 (ja)
JP (1) JP4469913B2 (ja)
KR (1) KR101124929B1 (ja)
CN (1) CN101919060B (ja)
TW (1) TWI478349B (ja)
WO (1) WO2009091004A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8653515B2 (en) 2011-08-04 2014-02-18 Samsung Display Co., Ltd. Thin film transistor and thin film transistor array panel

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4355743B2 (ja) 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
TWI445179B (zh) * 2009-07-27 2014-07-11 Kobe Steel Ltd A wiring structure and a manufacturing method thereof, and a display device having a wiring structure
KR101084277B1 (ko) * 2010-02-03 2011-11-16 삼성모바일디스플레이주식회사 유기 발광 표시장치 및 그 제조방법
JP2012015200A (ja) * 2010-06-29 2012-01-19 Kobe Steel Ltd 薄膜トランジスタ基板、および薄膜トランジスタ基板を備えた表示デバイス
KR20160105490A (ko) * 2014-02-07 2016-09-06 가부시키가이샤 고베 세이코쇼 플랫 패널 디스플레이용 배선막

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1048669A (ja) * 1996-08-05 1998-02-20 Nec Corp 薄膜トランジスター、その製造方法および表示装置
JP2001036095A (ja) * 1999-05-20 2001-02-09 Nec Corp 薄膜トランジスタおよびその製造方法
JP2004151598A (ja) * 2002-10-31 2004-05-27 Sharp Corp トランジスタアレイおよびその製造方法、並びにトランジスタアレイを用いた液晶表示装置
JP2007081385A (ja) * 2005-08-17 2007-03-29 Kobe Steel Ltd ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
JP2007157917A (ja) * 2005-12-02 2007-06-21 Kobe Steel Ltd 薄膜トランジスタ基板および表示デバイス

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2733006B2 (ja) 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
JP3365954B2 (ja) 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
JPH11337976A (ja) 1998-03-26 1999-12-10 Toshiba Corp 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置
JP4458563B2 (ja) 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP4663829B2 (ja) 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
TW459301B (en) 1999-05-20 2001-10-11 Nippon Electric Co Thin-film transistor and fabrication method thereof
JP4783525B2 (ja) 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
JP2003273109A (ja) 2002-03-14 2003-09-26 Advanced Display Inc Ａｌ配線用薄膜及びその製造方法並びにこれを用いた液晶表示装置
JP4044383B2 (ja) * 2002-07-19 2008-02-06 株式会社神戸製鋼所 半導体デバイス電極／配線の製造方法
JP3940385B2 (ja) 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
US7166921B2 (en) 2003-11-20 2007-01-23 Hitachi Metals, Ltd. Aluminum alloy film for wiring and sputter target material for forming the film
JP4022891B2 (ja) 2003-11-20 2007-12-19 日立金属株式会社 配線膜用Ａｌ合金膜および配線膜形成用スパッタリングターゲット材
JP2005303003A (ja) 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP4330517B2 (ja) 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4579709B2 (ja) 2005-02-15 2010-11-10 株式会社神戸製鋼所 Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4542008B2 (ja) 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
US7411298B2 (en) 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US7683370B2 (en) 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
US7781767B2 (en) * 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP2008098611A (ja) 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
JP4377906B2 (ja) 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP2008127623A (ja) 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4170367B2 (ja) 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP4355743B2 (ja) 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP4705062B2 (ja) 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
JP2009004518A (ja) 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
JP2009008770A (ja) 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP2009010052A (ja) 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
US20090001373A1 (en) 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP5143649B2 (ja) 2007-07-24 2013-02-13 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットおよびその製造方法
JP5432550B2 (ja) 2008-03-31 2014-03-05 株式会社コベルコ科研 Ａｌ基合金スパッタリングターゲットおよびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1048669A (ja) * 1996-08-05 1998-02-20 Nec Corp 薄膜トランジスター、その製造方法および表示装置
JP2001036095A (ja) * 1999-05-20 2001-02-09 Nec Corp 薄膜トランジスタおよびその製造方法
JP2004151598A (ja) * 2002-10-31 2004-05-27 Sharp Corp トランジスタアレイおよびその製造方法、並びにトランジスタアレイを用いた液晶表示装置
JP2007081385A (ja) * 2005-08-17 2007-03-29 Kobe Steel Ltd ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
JP2007157917A (ja) * 2005-12-02 2007-06-21 Kobe Steel Ltd 薄膜トランジスタ基板および表示デバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8653515B2 (en) 2011-08-04 2014-02-18 Samsung Display Co., Ltd. Thin film transistor and thin film transistor array panel

Also Published As

Publication number Publication date
KR101124929B1 (ko) 2012-03-27
CN101919060B (zh) 2012-09-12
TW201001709A (en) 2010-01-01
JP4469913B2 (ja) 2010-06-02
TWI478349B (zh) 2015-03-21
KR20100094577A (ko) 2010-08-26
US8217397B2 (en) 2012-07-10
WO2009091004A1 (ja) 2009-07-23
US20100295053A1 (en) 2010-11-25
CN101919060A (zh) 2010-12-15

Similar Documents

Publication Publication Date Title
TWI356498B (ja)
TWI413252B (zh) A wiring structure, a thin film transistor substrate, a method of manufacturing the same, and a display device
US7781767B2 (en) Thin film transistor substrate and display device
JP4469913B2 (ja) 薄膜トランジスタ基板および表示デバイス
WO2012063588A1 (ja) 配線構造
US10431694B2 (en) Thin film transistor, display apparatus having the same, and fabricating method thereof
TWI445095B (zh) 薄膜電晶體的製造方法，薄膜電晶體
JP5491947B2 (ja) 表示装置用Ａｌ合金膜
JP2011035153A (ja) 薄膜トランジスタ基板および表示デバイス
JP2011035152A (ja) 薄膜トランジスタ基板および表示デバイス
WO2013042608A1 (ja) 半導体装置およびその製造方法
JP2012189726A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
JP5234892B2 (ja) 薄膜トランジスタ基板および表示デバイス
CN113314615A (zh) 一种薄膜晶体管以及制备方法
TWI438903B (zh) A thin film transistor substrate, and a display device having a thin film transistor substrate
JP2788601B2 (ja) 金属配線、薄膜トランジスタおよびｔｆｔ液晶表示装置
JPWO2010143609A1 (ja) 電子装置の形成方法、電子装置、半導体装置及びトランジスタ
WO2012173035A1 (ja) 半導体装置およびその製造方法
WO2010058825A1 (ja) 表示装置用Ａｌ合金膜、薄膜トランジスタ基板およびその製造方法、並びに表示装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100301

R150 Certificate of patent or registration of utility model

Ref document number: 4469913

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140305

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees