JPH1048669A - 薄膜トランジスター、その製造方法および表示装置 - Google Patents
薄膜トランジスター、その製造方法および表示装置Info
- Publication number
- JPH1048669A JPH1048669A JP20571296A JP20571296A JPH1048669A JP H1048669 A JPH1048669 A JP H1048669A JP 20571296 A JP20571296 A JP 20571296A JP 20571296 A JP20571296 A JP 20571296A JP H1048669 A JPH1048669 A JP H1048669A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- source electrode
- drain electrode
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133553—Reflecting elements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133504—Diffusing, scattering, diffracting elements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/137—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
- G02F1/13725—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on guest-host interaction
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
で、TFTと画素電極の形成に関わる工程を簡略化で
き、低コスト化が可能で、薄膜トランジスターおよびそ
の製造方法を提供することにある。また、このTFTを
用いた表示特性の優れた反射型表示装置を提供すること
を目的とする。 【解決手段】 絶縁基板上に、導電材料で形成されたソ
ース電極5およびドレイン電極4と、このソース電極お
よびドレイン電極を接続する真性半導体層で形成された
チャンネル層7と、このソース電極およびドレイン電極
とチャンネル層との接続面に形成されたp型またはn型
の不純物半導体層6と、この半導体チャンネル層上に絶
縁層8を介して設けられたゲート電極11とを有する順
スタガ型薄膜トランジスターにおいて、前記ソース電極
5およびドレイン電極4が少なくとも1層のAl系材料
からなる層で形成されており、このソース電極5を表示
装置の反射画素電極として用いることが可能な薄膜トラ
ンジスター。
Description
ーとその製造方法及びそれを用いた表示装置に関し、特
に外光を利用する反射型の表示装置に好適に用いられる
薄膜トランジスターに関する。
は、大別して、装置裏面にバックライト等を設けて表示
を行う透過型LCDと室内蛍光灯等の外周光を反射させ
て表示を行う反射型LCDの2種類が知られている。特
に、反射型LCDは、バックライト等の専用光源を用い
ないために低消費電力化、薄型・軽量化が容易であり、
低価格LCDとして汎用性が高い。
外周光の反射・散乱効率の向上が重要となる。また、利
用できる光量が限られているため、光の損失をできるだ
け低減する必要がある。特に、カラー化の際には、カラ
ーフィルターによる光損失が避けられないため、より簡
素化された装置構成が必要となる。そのため、反射電極
の形状や使用する液晶モード等については様々な検討が
行われており、従来より、例えば月刊Semiconductor Wo
rld 1995.12号.p108.図1に示されるような反射型LC
Dが知られている。
る。ガラス基板1上に逆スタガ型の薄膜トランジスター
(TFT)47アレイが形成され、そのTFTアレイを
覆うように凹凸表面形状を有した感光性アクリル樹脂層
48が形成され、その上にTFTのソース電極と電気的
に接続されたAl(アルミ)電極、すなわち画素電極
(反射電極)49が形成されたTFT基板50と対向基
板51とが液晶層41を挟んで貼り合わされた構造とな
っている。
の凹凸表面形状を反映した画素電極49が、取り込んだ
光の反射と散乱の二役を兼ねる構造となっているため、
反射光の散乱性に優れ、広角度にわたりコントラストが
維持できるような工夫がされている。また、画素電極4
9とTFT47とは、感光性アクリル樹脂層48により
層間分離されているため、TFT47上にも画素電極4
9が形成でき、反射光の利用面積、すなわち開口率を高
くできる利点を有している。さらに、液晶材料として、
偏光板を必要としないゲスト−ホスト(G−H)液晶を
用いれば、より明るい表示が可能となる。
来反射型液晶表示装置は、良好な表示特性が得られる反
面、TFTアレイの形成工程以外にも凹凸表面形状を有
した画素電極の形成に関わる複雑な工程が別途必要とな
り、それに伴う製造コストの増加が避けられない問題点
があった。
光の反射・散乱特性を維持しつつ、TFT構造と画素電
極構造をより単純化し、その製造工程を大幅に削減する
ことが求められていた。
が良好で、TFTと画素電極の形成に関わる工程を簡略
化でき、低コスト化が可能な薄膜トランジスターおよび
その製造方法を提供することにある。また、このTFT
を用いた表示特性の優れた反射型表示装置を提供するこ
とにある。
に、導電材料で形成されたソース電極およびドレイン電
極と、このソース電極およびドレイン電極を接続する真
性半導体層で形成されたチャンネル層と、このソース電
極およびドレイン電極とチャンネル層との接続面に形成
されたp型またはn型の不純物半導体層と、この半導体
チャンネル層上に絶縁層を介して設けられたゲート電極
とを有する順スタガ型薄膜トランジスターにおいて、前
記ソース電極およびドレイン電極が少なくとも1層のA
l系材料からなる層で形成されており、このソース電極
を表示装置の反射画素電極として用いることが可能な薄
膜トランジスターに関する。
料から成る層を少なくとも1層形成しソース電極および
ドレイン電極を形成する工程と、前記ソース電極および
ドレイン電極上にp型あるいはn型不純物半導体層を選
択的に形成する工程と、ソース電極、ドレイン電極およ
び不純物半導体層が形成されたこの絶縁基板上に真性半
導体層、絶縁層および導電層を順次成膜する工程と、前
記導電層をゲート電極パターンに加工する工程と、前記
ゲート電極パターンをマスクとして用いて前記真性半導
体層と絶縁層をパターニングしてチャンネル層とゲート
絶縁層を形成し、同時にゲート電極下部以外の部分のソ
ース電極を露出させる工程とを含むことを特徴とする薄
膜トランジスターの製造方法に関する。
は、ソース電極およびドレイン電極に、反射性能と導電
性能に優れたAl系材料を用いた順スタガ型TFTであ
るため、ソース電極およびドレイン電極の形成に用いた
Al系材料を表示装置の画素電極として用いることがで
きる。さらに詳しくは、本発明ではソース電極と画素電
極は一体であって、同時に形成する。そこで、ソース電
極と画素電極を別途形成する従来技術のように、両電極
間に接続手段等を設ける必要がない。
ンをマスクに用いてアイランドの形成(ゲート電極およ
びその下層のパターニング)を行うことができるので、
TFTの形成と画素電極の形成とに関わるフォトリソグ
ラフィー工程をわずか2回で済ませることができ、大幅
な製造コスト削減を実現できる。
ト電極が遮光層として作用するので、外周光の影響によ
る光OFFリーク電流を抑制できるという点でも大きな
効果を発揮する。
Alを主成分とする金属であり、例えばAl金属単体の
他、素子劣化を防いだり、耐熱性や耐エレクトロ、スト
レスマイグレーション性を向上させる働きのある1種以
上の金属とAlとの合金を用いることができる。このA
lとの合金に用いる金属としては、Si、Cu、周期律
表3A(ランタノイド系、アクチノイド系を含む)、4
A、5A、6A、7Aおよび8族から選ばれる金属元素
が好ましく、具体的にはSi、Cu、Nd、Ti、V、
Cr、Ni、Zr、Nb、Mo、Pd、Hf、Taおよ
びWが好ましく、特にSi、NdおよびTiが好まし
い。
は、ガラス、プラスチックおよびセラミック等のフィル
ムまたはシートを挙げることができる。特に、耐熱性、
耐薬品性、長期信頼性および実績等の点でガラス基板が
好ましい。
l系材料から成る単層構造とすることができる。
は、コンタクト層(前記不純物半導体層及びAl系材料
とオーミックコンタクト可能な導電材料から成る層をい
う。以下同じ。)を下層に、Al系材料から成る反射層
を上層にした積層構造であってもよい。このようにする
と、Al表面の酸化膜を除去しなくとも電気的な接続が
確実にとれるので好ましい。
は、Al系材料から成る反射層を下層として、この上に
上層として透明な導電材料から成るコンタクト層を積層
した構造であっても良い。このようにすると、透明な導
電材料が、Al系材料のコート層として機能し、外部接
続端子部での耐久性(温度、湿度に対する)を向上させ
ることができる。
びドレイン電極を、Al系材料から成る反射層を下層と
して、前記反射層とのエッチング選択比が高い導電材料
から成るコンタクト層を上層とする積層構造とし、且つ
ゲート電極下部以外の部分のソース電極部分(画素電極
部分)は前記反射層から成る単層構造としてもよい。チ
ャネル層とソース/ドレイン電極との接続面の不純物半
導体層が特にn型である場合、この層にAl原子が拡散
し、ソース/ドレイン電極とのコンタクト抵抗が増加す
るいわゆるp型ドーパント作用が起こりやすいが、この
ような構成にすることで、Al系材料がチャネル層と接
する面積が小さくなるため、p型ドーパント作用を軽減
することができる。
る凹凸を表面に有していることが好ましい。このように
すると別途散乱手段を設ける必要がなく製造コストを低
下することが可能である。また、別途散乱手段を設けた
場合に起こりやすい表示の白浮き(コントラストの低
下)や、二重写り等を防止でき、より表示性のを向上さ
せることができる。
の下部では凹凸を有していないこと即ち平坦面になって
いることが好ましい。ソース電極およびドレイン電極の
全面に凹凸形状が形成されていると、チャンネル層との
接続部の不純物半導体層およびチャンネル層のカバレッ
ジ特性が低下する場合があり、それによってTFT特性
や信頼性が低下することが懸念されるからである。そこ
で、画素電極として機能するゲート電極下部以外の部分
のみ光を散乱する凹凸形状を有している構造であること
がより望ましい。
可能であるが、反射型の装置、特に反射型の液晶表示装
置に用いることが好ましい。
る。
例を図1から図4を用いて説明する。はじめに、スパッ
タリングによりガラス基板1上にAl−Nd(ネオジウ
ム)−Si(シリコン)合金層2を100nm成膜した
後、その上にドレイン電極及び画素電極(ソース電極)
パターンに相当するレジストパターン3を形成する(図
1)。
てリン酸硝酸系溶液によりAl−Nd−Si合金層2を
ウェットエッチングしてドレイン4及び画素電極5を形
成した後、レジストパターン3を剥離する(図2)。こ
のドレイン電極4及び画素電極5のパターニングは、C
l2(塩素)系ガスを用いたドライエッチングでも可能
である。しかし、テーパー形状が得られると言う点でウ
ェットエッチングの方が好ましい。
置を用い、真空中で不活性ガスを用いた逆スパッタリン
グあるいはハロゲン系ガスを用いた化学エッチングによ
りドレイン電極4及び画素電極5上に形成されているA
l表面酸化膜を除去した後、速やかにPH3(ホスフィ
ン)ガス及び微量のSiH4(モノシラン)ガスをプラ
ズマ分解してドレイン電極4及び画素電極5上のみにP
(リン)原子リッチなn型a−Si(非晶質シリコン)
層6を選択的に形成する。この際、PH3プラズマドー
ピングによってもn型a−Si層6の選択形成は可能で
ある。
素)ガスをプラズマ分解してガラス基板1全面にi型a
−Si層7を50nm成膜した後、引き続きSiH4ガ
ス、NH3(アンモニア)ガス、N2(窒素)ガスをプラ
ズマ分解してa−Si層7上にSiN(窒化シリコン)
層8を300nm成膜する。
上にAl−Nd−Si合金層9を100nm成膜した
後、その上にゲート電極パターンに相当するレジストパ
ターン10を形成する(図3)。
用いてリン酸硝酸系溶液によりAl−Nd−Si合金層
9をウェットエッチングしてゲート電極11を形成した
後、レジストパターン10を残したままSiN層8、i
型a−Si層7、n型a−Si層6をCF4(四弗化炭
素)ガス及びO2(酸素)ガスを用いてドライエッチン
グし、アイランドを形成すると同時にドレイン電極4及
び画素電極5表面を露出させる。Al系材料は、F(弗
素)系ガスではドライエッチングされないため、結果的
に反射率の高いAl−Nd−Si合金層を露出させるこ
とができる。
Cl2系ガスを用いたドライエッチングで行っても良
い。この後、レジストパターン10を剥離して本発明の
第1のTFTを得ることができる(図4)。
レイン電極に用いるAl系材料としてAl−Nd−Si
合金を用いたが、他のAl系材料でもかまわない。但
し、Al原子の拡散による素子特性の低下を防ぐため、
半導体層を構成している元素(本実施例ではSi)を含
有していることが望ましい。また、耐熱性や耐エレクト
ロ、ストレスマイグレーション性を高めるための元素
(本実施例ではNd)を含有していても良い。したがっ
て、本発明の第1のTFTのソース電極およびドレイン
電極に用いられるAl系材料としては、Alを母材とし
た2元系以上のAl合金材料が望ましい。
の実施例を図5から図8を用いて説明する。はじめに、
スパッタリングによりガラス基板1上にMo(モリブデ
ン)層12を20nm成膜し、引き続きその上にAl−
Nd−Si合金層2を80nm成膜した後、Al−Nd
−Si合金層2上にドレイン電極及び画素電極パターン
に相当するレジストパターン3を形成する(図5)。
てリン酸硝酸系溶液によりAl−Nd−Si合金層2及
びMo層12を一括ウェットエッチングしてドレイン電
極13及び画素電極14を形成した後、レジストパター
ン3を剥離する(図6)。
パターニングは、Cl2系ガスを用いたドライエッチン
グでも可能である。しかし、テーパー形状が得られると
言う点でウェットエッチングの方が好ましい。
量のSiH4ガスをプラズマ分解してドレイン電極13
及び画素電極14上のみにP原子リッチなn型a−Si
層6を選択的に形成する。この際、PH3プラズマドー
ピングによってもn型a−Si層6の選択形成は可能で
ある。次に、連続してSiH4ガス及びH2ガスをプラズ
マ分解してガラス基板1全面にi型a−Si層7を50
nm成膜した後、引き続きSiH4ガス、NH3ガス、N
2ガスをプラズマ分解してa−Si層7上にSiN層8
を300nm成膜する。その後、スパッタリングにより
SiN層8上にAl−Nd−Si合金層9を100nm
成膜した後、その上にゲート電極パターンに相当するレ
ジストパターン10を形成する(図7)。
用いてリン酸硝酸系溶液によりAl−Nd−Si合金層
9をウェットエッチングしてゲート電極11を形成した
後、レジストパターン10を残したままSiN層8、i
型a−Si層7、n型a−Si層6をCF4ガス及びO2
ガスを用いてドライエッチングし、アイランドを形成す
ると同時にドレイン電極13及び画素電極14表面を露
出させる。なお、ゲート電極11のパターニングは、C
l2系ガスを用いたドライエッチングで行っても良い。
この後、レジストパターン10を剥離して本発明の第2
のTFTを得ることができる(図8)。
膜を除去する代わりに不純物半導体層及びAl系材料と
オーミックコンタクト可能な材料をAl系材料層の下層
に設けた積層ソース電極およびドレイン電極構造とする
ことによって、ソース電極およびドレイン領域とAl系
材料との電気的接続が可能となり、本発明の第1のTF
Tと同様の効果を得ることができる。また、コンタクト
用電極材料(本実施例ではMo)と反射用電極材料(本
実施例ではAl−Nd−Si合金)とを積層させなけれ
ばならないものの、この積層構造は、同一装置で連続的
に形成でき、さらに、本実施例で用いたMoのようにA
l系材料と同じ条件でエッチングできる材料をコンタク
ト用電極材料として用いれば、ソース電極およびドレイ
ン電極の形成に関わる製造工程を一切増加させずに本発
明の第2のTFTを製造することができる。
料としてMoを用いたが、不純物半導体層及びAl系材
料とオーミックコンタクト可能な材料であれば他の導電
材料でもよい。但し、製造工程上の利点から、Al系材
料と同じ条件でエッチングできる材料をコンタクト用電
極材料として用いることが望ましい。また、本実施例で
は、反射用電極材料としてAl−Nd−Si合金を用い
たが、別にその他のAl系材料でもかまわない。但し、
Al原子の拡散による素子特性の低下を防ぐため、半導
体層を構成している元素(本実施例ではSi)を含有し
ていることが望ましい。また、耐熱性や耐エレクトロ、
ストレスマイグレーション性を高めるための元素(本実
施例ではNd)を含有していても良い。したがって、本
発明の第2のTFTのソース電極およびドレイン電極に
用いられるAl系材料としては、Alを母材とした2元
系以上のAl合金材料が望ましい。
の実施例を図9から図12を用いて説明する。はじめ
に、スパッタリングによりガラス基板1上にAl−Nd
−Si合金層2を80nm成膜し、引き続きその上にI
TO(インジウム−スズ酸化物)層12を20nm成膜
した後、ITO層15上にドレイン電極及び画素電極パ
ターンに相当するレジストパターン3を形成する(図
9)。
てCl2ガス、CF4ガス、H2ガスによりITO層15
及びAl−Nd−Si合金層2を一括ドライエッチング
してドレイン電極16及び画素電極17を形成した後、
レジストパターン3を剥離する(図10)。
量のSiH4ガスをプラズマ分解してドレイン電極16
及び画素電極17上のみにP原子リッチなn型a−Si
層6を選択的に形成する。この際、PH3プラズマドー
ピングによってもn型a−Si層6の選択形成は可能で
ある。
プラズマ分解してガラス基板1全面にi型a−Si層7
を50nm成膜した後、引き続きSiH4ガス、NH3ガ
ス、N2ガスをプラズマ分解してa−Si層7上にSi
N層8を300nm成膜する。
上にAl−Nd−Si合金層9を100nm成膜した
後、その上にゲート電極パターンに相当するレジストパ
ターン10を形成する(図11)。そして、レジストパ
ターン10をマスクに用いてリン酸硝酸系溶液によりA
l−Nd−Si合金層9をウェットエッチングしてゲー
ト電極11を形成した後、レジストパターン10を残し
たままSiN層8、i型a−Si層7、n型a−Si層
6をCF4ガス及びO2ガスを用いてドライエッチング
し、アイランドを形成すると同時にドレイン電極16及
び画素電極17表面を露出させる。この時、ITO層
は、F系ガスではドライエッチングされない。なお、ゲ
ート電極11のパターニングは、Cl2系ガスを用いた
ドライエッチングで行っても良い。
本発明の第3のTFTを得ることができる(図9)。
電極材料として透明導電材料を用いることによって、A
l系材料層を下層にしても外周光を反射でき、本発明の
第2のTFTと同様の効果を得ることができる。
ITOを用いたが、不純物半導体層及びAl系材料とオ
ーミックコンタクト可能で且つ透明な材料であれば他の
透明導電材料でもよい。但し、製造工程上の利点から、
Al系材料と同じ条件でエッチングできる材料をコンタ
クト用電極材料として用いることが望ましい。また、本
実施例では、反射用電極材料としてAl−Nd−Si合
金を用いたが、別にその他のAl系材料でもかまわな
い。但し、Al原子の拡散による素子特性の低下を防ぐ
ため、半導体層を構成している元素(本実施例ではS
i)を含有していることが望ましい。また、耐熱性や耐
エレクトロ、ストレスマイグレーション性を高めるため
の元素(本実施例ではNd)を含有していても良い。し
たがって、本発明の第3のTFTのソース電極およびド
レイン電極に用いられるAl系材料としては、Alを母
材とした2元系以上のAl合金材料が望ましい。
の実施例を図13から図16を用いて説明する。はじめ
に、スパッタリングによりガラス基板1上にAl−Nd
−Si合金層2を80nm成膜し、引き続きその上にM
o層12を20nm成膜した後、Mo層12上にドレイ
ン電極及び画素電極パターンに相当するレジストパター
ン3を形成する(図13)。次に、レジストパターン3
をマスクに用いてリン酸硝酸系溶液によりMo層12及
びAl−Nd−Si合金層2を一括ウェットエッチング
してドレイン電極18及び画素電極19を形成した後、
レジストパターン3を剥離する(図14)。このドレイ
ン電極18及び画素電極19のパターニングは、Cl 2
系ガスを用いたドライエッチングでも可能である。しか
し、テーパー形状が得られると言う点でウェットエッチ
ングの方が好ましい。そして、PCVDによりPH3ガ
ス及び微量のSiH4ガスをプラズマ分解してドレイン
電極18及び画素電極19上のみにP原子リッチなn型
a−Si層6を選択的に形成する。この際、PH3プラ
ズマドーピングによってもn型a−Si層6の選択形成
は可能である。次に、連続してSiH4ガス及びH2ガス
をプラズマ分解してガラス基板1全面にi型a−Si層
7を50nm成膜し、引き続きSiH4ガス、NH3ガ
ス、N 2ガスをプラズマ分解してa−Si膜7上にSi
N層8を300nm成膜する。その後、スパッタリング
によりSiN層8上にAl−Nd−Si合金層9を10
0nm成膜した後、その上にゲート電極パターンに相当
するレジストパターン10を形成する(図15)。そし
て、レジストパターン10をマスクに用いてリン酸硝酸
系溶液によりAl−Nd−Si合金層9をウェットエッ
チングしてゲート電極11を形成した後、レジストパタ
ーン10を残したままSiN層8、i型a−Si層7、
n型a−Si層6、Mo層12をCF4ガス及びO2ガス
を用いてドライエッチングし、アイランドを形成すると
同時にドレイン電極18及び画素電極19に用いたAl
−Nd−Si合金層表面を露出させる。Mo層は、F系
ガスによりドライエッチングできるため、結果的にAl
−Nd−Si合金層を露出させることができる。なお、
ゲート電極11のパターニングは、Cl2系ガスを用い
たドライエッチングで行っても良い。この後、レジスト
パターン10を剥離して本発明の第4のTFTを得るこ
とができる(図16)。
層及びAl系材料とオーミックコンタクト可能で且つA
l系材料とのエッチング選択比が高い材料をコンタクト
用電極材料としてAl系材料層上に設け、後工程でゲー
ト電極下部以外のコンタクト用電極層だけを除去し、下
層の反射用電極層を露出させることによって、本発明の
第2のTFTと同様の効果を得ることができる。
料としてF系ガスによりドライエッチング可能なMoを
用いたが、不純物半導体層及びAl系材料とオーミック
コンタクト可能で且つAl系材料とのエッチング選択比
が高い材料であれば他の導電材料でも良い。但し、製造
工程上の利点から、ウェットエッチングあるいはドライ
エッチングのどちらか一方に対してはエッチング選択比
が高く、どちらか一方に対してはエッチング選択比の低
い材料をコンタクト用電極材料として用いた方が望まし
い。また、本実施例では、反射用電極材料としてAl−
Nd−Si合金を用いたが、別にその他のAl系材料で
もかまわない。但し、Al原子の拡散による素子特性の
低下を防ぐため、半導体層を構成している元素(本実施
例ではSi)を含有していることが望ましい。また、耐
熱性や耐エレクトロ、ストレスマイグレーション性を高
めるための元素(本実施例ではNd)を含有していても
良い。したがって、本発明の第4のTFTのソース電極
およびドレイン電極に用いられるAl系材料としては、
Alを母材とした2元系以上のAl合金材料が望まし
い。
に関わる実施例を図17から図20を用いて説明する。
はじめに、スパッタリングにより150℃以上の基板温
度でガラス基板1上にAl−Si合金層20を200n
m成膜する。Al−Si合金は、150℃以上の基板温
度でスパッタリングするとAl結晶粒の成長促進に伴い
表面に凹凸形状が形成され、白濁する。すなわち、光の
反射性と散乱性の双方の性質を持つことができる。この
白濁の度合いは、用いるAl系材料によっても異なる
が、基板温度が高いほど、また膜厚が厚いほど結晶粒が
成長しやすいため反射用電極特性としては望ましい。但
し、膜厚を厚くすることでPCVD膜のカバレッジ特性
が低下することに留意する必要がある。
ン電極及び画素電極パターンに相当するレジストパター
ン3を形成する(図17)。次に、レジストパターン3
をマスクに用いてリン酸硝酸系溶液によりAl−Si合
金層20をウェットエッチングして凹凸形状を有したド
レイン電極21及び画素電極22を形成した後、レジス
トパターン3を剥離する(図18)。この際、ドレイン
電極21及び画素電極22のパターニングは、Cl2系
ガスを用いたドライエッチングでも可能である。しか
し、テーパー形状が得られると言う点でウェットエッチ
ングの方が好ましい。
ガスを用いた逆スパッタリングあるいはハロゲン系ガス
を用いた化学エッチングによりドレイン電極21及び画
素電極22上に形成されているAl表面酸化膜を除去し
た後、速やかにPH3ガス及び微量のSiH4ガスをプラ
ズマ分解してドレイン電極21及び画素電極22上のみ
にP原子リッチなn型a−Si層6を選択的に形成す
る。この際、PH3プラズマドーピングによってもn型
a−Si層6の選択形成は可能である。次に、連続して
SiH4ガス及びH2ガスをプラズマ分解してガラス基板
1全面にi型a−Si層7を50nm成膜し、引き続き
SiH4ガス、NH3ガス、N2ガスをプラズマ分解して
a−Si層7上にSiN層8を300nm成膜する。そ
の後、スパッタリングによりSiN層8上にAl−Nd
−Si合金層9を100nm成膜した後、その上にゲー
ト電極パターンに相当するレジストパターン10を形成
する(図19)。そして、レジストパターン10をマス
クに用いいてリン酸硝酸系溶液によりAl−Nd−Si
合金層9をウェットエッチングしてゲート電極11を形
成した後、レジストパターン10を残したままSiN層
8、i型a−Si層7、n型a−Si層6をCF4ガス
及びO2ガスを用いてドライエッチングし、アイランド
を形成すると同時にドレイン電極21及び画素電極22
表面を露出させる。なお、ゲート電極11のパターニン
グは、Cl2系ガスを用いたドライエッチングで行って
も良い。この後、レジストパターン10を剥離して本発
明の第5のTFTを得ることができる(図20)。
よびドレイン電極に白濁した、すなわち凹凸形状を有し
たAl系材料を用いることによって、本発明の第1のT
FTの効果に、さらに光散乱性を付帯させた効果を持た
せることができる。その結果、光散乱性部分を別途形成
する必要がなく、製造コストを一層削減することができ
る。さらに、画素電極表面で光の反射・散乱が可能なた
め、表示の白浮き(コントラストの低下)や二重写り等
を防止でき、より表示特性を向上させることができる。
レイン電極に用いるAl系材料として白濁しやすいAl
−Si合金を用いたが、成膜時に白濁するような材料で
あればその他のAl系材料でもかまわない。但し、Al
原子の拡散による素子特性の低下を防ぐため、半導体層
を構成している元素(本実施例ではSi)を含有してい
ることが望ましい。また、白濁性を有していれば耐熱性
や耐エレクトロ、ストレスマイグレーション性を高める
ための元素を含有していても良い。したがって、本発明
の第5のTFTのソース電極およびドレイン電極に用い
られるAl系材料としては、Alを母材とした2元系以
上のAl合金材料が望ましい。
の実施例を図21から図24を用いて説明する。はじめ
に、スパッタリングによりガラス基板1上にAl−Nd
−Si合金層2を200nm成膜した後、その上にドレ
イン電極及び画素電極パターンに相当するレジストパタ
ーン3を形成する(図21)。
てリン酸硝酸系溶液によりAl−Nd−Si合金層2を
ウェットエッチングしてドレイン電極20及び画素電極
21を形成した後、レジストパターン3を剥離する(図
22)。この際、ドレイン電極23及び画素電極24の
パターニングは、Cl2系ガスを用いたドライエッチン
グでも可能である。しかし、テーパー形状が得られると
言う点でウェットエッチングの方が好ましい。
ガスを用いた逆スパッタリングあるいはハロゲン系ガス
を用いた化学エッチングによりドレイン電極23及び画
素電極24上に形成されているAl表面酸化膜を除去し
た後、速やかにPH3ガス及び微量のSiH4ガスをプラ
ズマ分解してドレイン電極23及び画素電極24上のみ
にP原子リッチなn型a−Si層6を選択的に形成す
る。この際、PH3プラズマドーピングによってもn型
a−Si層6の選択形成は可能である。次に、連続して
SiH4ガス及びH2ガスをプラズマ分解してガラス基板
1全面にi型a−Si層7を50nm成膜し、引き続き
SiH4ガス、NH3ガス、N2ガスをプラズマ分解して
a−Si膜7上にSiN層8を300nm成膜する。
上にAl−Nd−Si合金層9を100nm成膜した
後、その上にゲート電極パターンに相当するレジストパ
ターン10を形成する(図23)。そして、レジストパ
ターン10をマスクに用いてリン酸硝酸系溶液によりA
l−Nd−Si合金層9をウェットエッチングしてゲー
ト電極11を形成した後、レジストパターン10を残し
たままSiN層8、i型a−Si層7、n型a−Si層
6をCF4ガス及びO2ガスを用いてドライエッチング
し、アイランドを形成すると同時にドレイン電極23及
び画素電極24表面を露出させる。その後、エッチング
ガスをCl2ガス及びH2ガスに切り替え、露出したAl
−Nd−Si合金層表面のみを不均一にエッチングし、
凹凸形状を形成する。
るため、例えば、高エネルギーイオンがAl−Nd−S
i合金層表面に衝突するような条件の方が好ましい。ま
た、別のエッチングガスを用いて不均一性を高めても良
い。
Cl2系ガスを用いたドライエッチングで行っても良
い。この後、レジストパターン10を剥離して本発明の
第6のTFTを得ることができる(図24)。
成時に連続してソース電極およびドレイン電極表面を白
濁させることによって、本発明の第5のTFTで懸念さ
れたカバレッジの問題を解決し、さらに、本発明の第5
のTFTと同様の効果を得ることができる。
レイン電極に用いるAl系材料としてAl−Nd−Si
合金を用いたが、後工程でその表面を白濁させることが
できるような材料であれば別にその他のAl系材料でも
かまわない。但し、Al原子の拡散による素子特性の低
下を防ぐため、半導体層を構成している元素(本実施例
ではSi)を含有していることが望ましい。
速度が大きく異なる元素を含有したAl合金材料を用い
ても良い。この場合、添加元素のエッチング速度はAl
よりも著しく遅いかあるいはされないことが望ましい。
エッチングされる部分とされない部分との不均一性が増
加し、より荒れた表面形状を形成することができるから
である。
とができれば、耐熱性や耐エレクトロ、ストレスマイグ
レーション性を高めるための元素(本実施例ではNd)
を含有していても良い。したがって、本発明の第6のT
FTのソース電極およびドレイン電極に用いられるAl
系材料としては、Alを母材とした2元系以上のAl合
金材料が望ましい。
の実施例を図25から図28を用いて説明する。はじめ
に、スパッタリングによりMo層12を20nm成膜
し、引き続きその上に150℃以上の基板温度で白濁し
たAl−Si合金層20を180nm成膜した後、Al
−Si合金層20上にドレイン電極及び画素電極パター
ンに相当するレジストパターン膜3を形成する(図2
5)。
てリン酸硝酸系溶液によりAl−Si合金層20及びM
o層12を一括ウェットエッチングして凹凸形状を有し
たドレイン電極25及び画素電極26を形成した後、レ
ジストパターン3を剥離する(図26)。この際、ドレ
イン電極25及び画素電極26のパターニングは、Cl
2系ガスを用いたドライエッチングでも可能である。し
かし、テーパー形状が得られると言う点でウェットエッ
チングの方が好ましい。
量のSiH4ガスをプラズマ分解してドレイン電極25
及び画素電極26上のみにP原子リッチなn型a−Si
層6を選択的に形成する。この際、PH3プラズマドー
ピングによってもn型a−Si層6の選択形成は可能で
ある。
プラズマ分解してガラス基板1全面にi型a−Si層7
を50nm成膜し、引き続きSiH4ガス、NH3ガス、
N2ガスをプラズマ分解してa−Si膜7上にSiN層
8を300nm成膜する。その後、スパッタリングによ
りSiN層8上にAl−Nd−Si合金層9を100n
m成膜した後、その上にゲート電極パターンに相当する
レジストパターン10を形成する(図27)。
用いてリン酸硝酸系溶液によりAl−Nd−Si合金層
9をウェットエッチングしてゲート電極11を形成した
後、レジストパターン10を残したままSiN層8、i
型a−Si層7、n型a−Si層6をCF4ガス及びO2
ガスを用いてドライエッチングし、アイランドを形成す
ると同時にドレイン電極25及び画素電極26表面を露
出させる。なお、ゲート電極11のパターニングは、C
l2系ガスを用いたドライエッチングで行っても良い。
この後、レジストパターン10を剥離して本発明の第7
のTFTを得ることができる(図28)。
乱性に加え、実用面でも本発明の第5のTFTよりも改
善されている。
料としてMoを用いたが、不純物半導体層及びAl系材
料とオーミックコンタクト可能な材料であればその他の
導電材料でもよい。但し、製造工程上の利点から、Al
系材料と同じ条件でエッチングできる材料をコンタクト
用電極材料として用いることが望ましい。
レイン電極に用いるAl系材料として白濁しやすいAl
−Si合金を用いたが、成膜時に白濁するような材料で
あればその他のAl系材料でもかまわない。但し、Al
原子の拡散による素子特性の低下を防ぐため、半導体層
を構成している元素(本実施例ではSi)を含有してい
ることが望ましい。また、白濁性を有していれば耐熱性
や耐エレクトロ、ストレスマイグレーション性を高める
ための元素を含有していてもかまわない。したがって、
本発明の第7のTFTのソース電極およびドレイン電極
に用いられるAl系材料としては、Alを母材とした2
元系以上のAl合金材料が望ましい。
の実施例を図29から図32を用いて説明する。はじめ
に、スパッタリングによりガラス基板1上にMo層12
を20nm成膜し、引き続きその上にAl−Nd−Si
合金層2を180nm成膜した後、Al−Nd−Si合
金層2上にドレイン電極及び画素電極パターンに相当す
るレジストパターン3を形成する(図29)。
てリン酸硝酸系溶液によりAl−Nd−Si合金層2及
びMo層12を一括ウェットエッチングしてドレイン電
極27及び画素電極28を形成した後、レジストパター
ン3を剥離する(図30)。このドレイン電極27及び
画素電極28のパターニングは、Cl2系ガスを用いた
ドライエッチングでも可能である。
でウェットエッチングの方が好ましい。そして、PCV
DによりPH3ガス及び微量のSiH4ガスをプラズマ分
解して、ドレイン電極27及び画素電極28上のみにP
原子リッチなn型a−Si層6を選択的に形成する。こ
の際、PH3プラズマドーピングによってもn型a−S
i層6の選択形成は可能である。
プラズマ分解してガラス基板1全面にi型a−Si層7
を50nm成膜し、引き続きSiH4ガス、NH3ガス、
N2ガスをプラズマ分解してa−Si層7上にSiN層
8を300nm成膜する。その後、スパッタリングによ
りSiN層8上にAl−Nd−Si合金層9を100n
m成膜した後、その上にゲート電極パターンに相当する
レジストパターン10を形成する(図31)。
用いてリン酸硝酸系溶液によりAl−Nd−Si合金層
9をウェットエッチングしてゲート電極11を形成した
後、レジストパターン10を残したままSiN層8、i
型a−Si層7、n型a−Si層6をCF4ガス及びO2
ガスを用いてドライエッチングし、アイランドを形成す
ると同時にドレイン電極27及び画素電極28表面を露
出させる。
H2ガスに切り替え、露出したAl−Nd−Si合金層
表面を不均一にエッチングし、凹凸形状を形成する。こ
の際、エッチングの不均一性を顕著にするため、例え
ば、高エネルギーイオンがAl−Nd−Si合金層表面
に衝突するような条件の方が好ましい。また、別のエッ
チングガスを用いて不均一性を高めても良い。なお、ゲ
ート電極11のパターニングは、Cl2系ガスを用いた
ドライエッチングで行っても良い。
本発明の第8のTFTを得ることができる(図32)。
確実で、また、散乱性も良いので、構造的には最も優れ
たTFTであると言える。
料としてMoを用いたが、不純物半導体層及びAl系材
料とオーミックコンタクト可能な材料であればその他の
導電材料でもよい。また、本実施例では、ソース電極お
よびドレイン電極に用いるAl系材料としてAl−Nd
−Si合金を用いたが、後工程でその表面を白濁させる
ことができるような材料であれば別にその他のAl系材
料でもかまわない。但し、Al原子の拡散による素子特
性の低下を防ぐため、半導体層を構成している元素(本
実施例ではSi)を含有していることが望まし。
速度が大きく異なる元素を含有したAl合金材料を用い
ても良い。この場合、添加元素のエッチング速度はAl
よりも著しく遅いかあるいはされないことが望ましい、
なぜならば、エッチングされる部分とされない部分との
不均一性が増加し、より荒れた表面形状を形成すること
ができるからである。さらに、後工程でその表面を白濁
させることができれば、耐熱性や耐エレクトロ、ストレ
スマイグレーション性を高めるための元素(本実施例で
はNd)を含有していても良い。したがって、本発明の
第8のTFTのソース電極およびドレイン電極に用いら
れるAl系材料としては、Alを母材とした2元系以上
のAl合金材料が望ましい。
の実施例を図33から図36を用いて説明する。はじめ
に、スパッタリングにより150℃以上の基板温度で白
濁したAl−Si合金層20を180nm成膜し、引き
続きその上にITO層29を20nm成膜した後、IT
O層29上にドレイン電極及び画素電極パターンに相当
するレジストパターン3を形成する(図33)。
てCl2ガス、CF4ガス、H2ガスによりITO層29
及びAl−Si合金層20を一括ドライエッチングして
ドレイン電極30及び画素電極31を形成した後、レジ
ストパターン3を剥離する(図34)。
量のSiH4ガスをプラズマ分解してドレイン電極30
及び画素電極31上のみにP原子リッチなn型a−Si
層6を選択的に形成する。この際、PH3プラズマドー
ピングによってもn型a−Si層6の選択形成は可能で
ある。
プラズマ分解してガラス基板1全面にi型a−Si層7
を50nm成膜した後、引き続きSiH4ガス、NH3ガ
ス、N2ガスをプラズマ分解してa−Si層7上にSi
N層8を300nm成膜する。その後、スパッタリング
によりSiN層8上にAl−Nd−Si合金層9を10
0nm成膜した後、その上にゲート電極パターンに相当
するレジストパターン10を形成する(図35)。
用いてリン酸硝酸系溶液によりAl−Nd−Si合金層
9をウェットエッチングしてゲート電極11を形成した
後、レジストパターン10を残したままSiN層8、i
型a−Si層7、n型a−Si層6をCF4ガス及びO2
ガスを用いてドライエッチングし、アイランドを形成す
ると同時にドレイン電極30及び画素電極31表面を露
出させる。なお、ゲート電極11のパターニングは、C
l2系ガスを用いたドライエッチングで行っても良い。
この後、レジストパターン10を剥離して本発明の第9
のTFTを得ることができる(図36)。
ITOを用いたが、不純物半導体層及びAl系材料とオ
ーミックコンタクト可能で且つ透明な材料であれば他の
透明導電材料でもよい。但し、製造工程上の利点から、
Al系材料と同じ条件でエッチングできる材料をコンタ
クト用電極材料として用いることが望ましい。また、本
実施例では、ソース電極およびドレイン電極に用いるA
l系材料として白濁しやすいAl−Si合金を用いた
が、成膜時に白濁するような材料であればその他のAl
系材料でもかまわない。但し、Al原子の拡散による素
子特性の低下を防ぐため、半導体層を構成している元素
(本実施例ではSi)を含有していることが望ましい。
レクトロ、ストレスマイグレーション性を高めるための
元素を含有していてもかまわない。したがって、本発明
の第9のTFTのソース電極およびドレイン電極に用い
られるAl系材料としては、Alを母材とした2元系以
上のAl合金材料が望ましい。
10の実施例を図37から図40を用いて説明する。は
じめに、スパッタリングにより150℃以上の基板温度
でガラス基板1上に白濁したAl−Si合金層20を1
80nm成膜し、引き続きその上にMo層32を20n
m成膜した後、Mo層32上にドレイン電極及び画素電
極パターンに相当するレジストパターン3を形成する
(図37)。
てリン酸硝酸系溶液によりMo層32及びAl−Si合
金層20をウェットエッチングして凹凸形状を有したド
レイン電極33及び画素電極34を形成した後、レジス
トパターン3を剥離する(図38)。この際、ドレイン
電極33及び画素電極34のパターニングは、Cl2系
ガスを用いたドライエッチングでも可能である。しか
し、テーパー形状が得られると言う点でウェットエッチ
ングの方が好ましい。
量のSiH4ガスをプラズマ分解してドレイン電極33
及び画素電極34上のみにP原子リッチなn型a−Si
層6を選択的に形成する。この際、PH3プラズマドー
ピングによってもn型a−Si層6の選択形成は可能で
ある。次に、連続してSiH4ガス及びH2ガスをプラズ
マ分解してガラス基板1全面にi型a−Si層7を50
nm成膜し、引き続きSiH4ガス、NH3ガス、N2ガ
スをプラズマ分解してa−Si層7上にSiN層8を3
00nm成膜する。
上にAl−Nd−Si合金層9を100nm成膜した
後、その上にゲート電極パターンに相当するレジストパ
ターン10を形成する(図39)。
いいてリン酸硝酸系溶液によりAl−Nd−Si合金層
9をウェットエッチングしてゲート電極11を形成した
後、レジストパターン10を残したままSiN層8、i
型a−Si層7、n型a−Si層6、Mo層32をCF
4ガス及びO2ガスを用いてドライエッチングし、アイラ
ンドを形成すると同時にドレイン電極33及び画素電極
34に用いたAl−Si合金層表面を露出させる。な
お、ゲート電極11のパターニングは、Cl2系ガスを
用いたドライエッチングで行っても良い。この後、レジ
ストパターン10を剥離して本発明の第10のTFTを
得ることができる(図40)。
料としてF系ガスによりドライエチング可能なMoを用
いたが、不純物半導体層及びAl系材料とオーミックコ
ンタクト可能で且つAl系材料とのエッチング選択比が
高い材料であればその他の導電材料でもかまわない。但
し、製造工程上の利点から、ウェットエッチングあるい
はドライエッチングのどちらか一方に対してはエッチン
グ選択比が高く、どちらか一方に対してはエッチング選
択比の低い材料をコンタクト用電極材料として用いた方
が望ましい。
レイン電極に用いるAl系材料として白濁しやすいAl
−Si合金を用いたが、成膜時に白濁するような材料で
あればその他のAl系材料でもかまわない。但し、Al
原子の拡散による素子特性の低下を防ぐため、半導体層
を構成している元素(本実施例ではSi)を含有してい
ることが望ましい。また、白濁性を有していれば耐熱性
や耐エレクトロ、ストレスマイグレーション性を高める
ための元素を含有していてもかまわない。したがって、
本発明の第10のTFTのソース電極およびドレイン電
極に用いられるAl系材料としては、Alを母材とした
2元系以上のAl合金材料が望ましい。
1の実施例を図41から図44を用いて説明する。はじ
めに、スパッタリングによりガラス基板1上にAl−N
d−Si合金層2を180nm成膜し、引き続きその上
にMo層12を20nm成膜した後、Mo層12上にド
レイン電極及び画素電極パターンに相当するレジストパ
ターン3を形成する(図41)。
てリン酸硝酸系溶液によりMo層12及びAl−Nd−
Si合金層2を一括ウェットエッチングしてドレイン電
極35及び画素電極36を形成した後、レジストパター
ン3を剥離する(図41)。このドレイン電極35及び
画素電極36のパターニングは、Cl2系ガスを用いた
ドライエッチングでも可能である。しかし、テーパー形
状が得られると言う点でウェットエッチングの方が好ま
しい。
量のSiH4ガスをプラズマ分解してドレイン電極35
及び画素電極36上のみにP原子リッチなn型a−Si
層6を選択的に形成する。この際、PH3プラズマドー
ピングによってn型a−Si層6の選択形成は可能であ
る。次に、連続してSiH4ガス及びH2ガスをプラズマ
分解してガラス基板1全面にi型a−Si層7を50n
m成膜し、引き続きSiH4ガス、NH3ガス、N2ガス
をプラズマ分解してa−Si層7上にSiN層8を30
0nm成膜する。
上にAl−Nd−Si合金層9を100nm成膜した
後、その上にゲート電極パターンに相当するレジストパ
ターン10を形成する(図43)。
用いいてリン酸硝酸系溶液によりAl−Nd−Si合金
層9をウェットエッチングしてゲート電極11を形成し
た後、レジストパターン10を残したままSiN層8、
i型a−Si層7、n型a−Si層6、Mo層12をC
F4ガス及びO2ガスを用いてドライエッチングし、アイ
ランドを形成すると同時にドレイン電極35及び画素電
極36に用いたAl−Nd−Si合金層表面を露出させ
る。その後、エッチングガスをCl2ガス及びH2ガスに
切り替え、露出したAl−Nd−Si合金層表面を不均
一にエッチングし、凹凸形状を形成する。この際、エッ
チングの不均一性を顕著にするため、例えば、高エネル
ギーイオンがAl−Nd−Si合金層表面に衝突するよ
うな条件の方が好ましい。また、別のエッチングガスを
用いて不均一性を高めても良い。その後、レジストパタ
ーン10を剥離して本発明の第11のTFTを得ること
ができる(図44)。
成の異なるLCDであり、本発明の実施例1〜4のTF
Tを用いた反射型LCDの例である。
たTFT基板38とサンドブラスト等により片面あるい
は両面を粗面化したか、あるいは散乱シート等により片
面あるいは両面に光散乱部分を有した透明絶縁基板の片
面に透明導電層から成る共通電極39を備えた対向基板
40とを、それぞれTFTアレイ側、共通電極側に配向
処理(配向膜の塗布とラビング)を施した後、お互いの
配向処理面が向かい合うように両基板をプラスチック粒
子等によるスペーサーを介して基板周辺部に塗ったエポ
キシ系接着剤により貼り合わせ、その間にG−H液晶4
1を注入し、紫外線硬化樹脂により封止する。
に光散乱部分を設けてあるため、まず入射光がそこで散
乱し、液晶層を通過した光がTFTアレイ側に設けた画
素電極面で反射した後、さらに対向基板側で散乱し、出
射する。そして、その透過率は、基板間に設けた液晶層
により制御することができる。特に、G−H液晶では、
ホスト液晶、例えばTN液晶にゲストとなる色素を混
ぜ、その色素による光の吸収状態をTN液晶分子の粘性
を利用して制御することにより、光の入射・出射量を制
御できるため、偏向板を必要とせず、明るい表示を得る
ことができる。
(大気側)にだけ粗面化構造を用いれば図45に示すよ
うな反射型LCDを製造することができる。また、対向
基板の内側(液晶層側)にだけ粗面化構造を用いれば図
46に示すような反射型LCDを製造することができ
る。また、図47のように、対向基板の両側を粗面化し
ても良い。
ではなく、TFTアレイ上に凹凸形状を有した透明絶縁
層43を設ければ図48に示すような反射型LCDを製
造することができる。この場合、凹凸形状を有した透明
絶縁層43は、感光性アクリル樹脂層をパターニングし
て形成しても良いし、ポリイミド層を形成し、その表面
に凹凸形状を転写しても良い。材料としては、液晶層と
の屈折率差が大きい材料の方が散乱性が増すため好まし
い。
有した透明絶縁層44を設け、図49に示すような反射
型LCDを製造することができる。この場合、光散乱性
粒子を含有した透明絶縁層44は、ポリイミド樹脂にあ
らかじめ光散乱性粒子を含有させ、スピンコート等によ
り形成できる。光散乱性粒子に用いる材料としては、液
晶層との屈折率差が大きい材料の方が散乱性が増すため
好ましい。また、その形状はどんな形でも良い。
11のように電極表面に凹凸が設けられたTFTを用い
た反射型LCDの例を図50を用いて説明する。
えたTFT基板46と両側が平坦でその片面には透明導
電層から成る共通電極39を備えた対向基板42とを、
それぞれTFTアレイ側、共通電極側に配向処理を施し
た後、お互いの配向処理面が向かい合うように両基板を
プラスチック粒子等によるスペーサーを介して基板周辺
部に塗ったエポキシ系接着剤により張り合わせ、その間
にG−H液晶41を注入し、紫外線硬化樹脂により封止
することによって、図50に示すような反射型LCDを
製造することができる。
凸形状を持たせてあるため、対向基板を通過した入射光
はこの部分だけで反射・散乱をする。そして、その透過
率は、基板間に設けた液晶層により制御することができ
る。特に、G−H液晶では、ホスト液晶、例えばTN液
晶にゲストとなる色素を混ぜ、その色素による光の吸収
状態をTN液晶分子の粘性を利用して制御することによ
り、光の入射・出射量を制御できるため、偏向板を必要
とせず、明るい表示を得ることができる。
部がTFTアレイ側の同一面に形成してあるため、実施
例12で示した反射型LCDで見られることがある散乱
部表面での表示の白浮き、二重写り等を抑制でき、表示
特性の優れた反射型LCDをより低コストで製造できる
ようになる。
型LCDにカラーフィルターを設ければ本発明の第1か
ら6に該当するカラー反射型LCDが得られる。また、
カラー化は、色素を調整したG−H液晶によって行って
も良い。また、液晶材料としてはG−H液晶に限る必要
はなく、光透過率を制御できる材料であれば何でも良
い。したがって、偏向板を必要とするモードの液晶材料
でも良い。
関わるコストを大幅に削減できる。本発明のTFTで
は、ソース電極およびドレイン電極に反射率の高いAl
系材料を用い、ソース電極側の電極を画素電極とするこ
とによって、ドレイン電極の形成と画素電極の形成とを
同一工程で行うことができ、ゲート電極パターンをマス
クに用いてアイランドを形成することによって、TFT
アレイの形成と画素電極の形成とに関わるフォトリソグ
ラフィー工程をわずか2回で済ませることができる。
採るので、素子上部にゲート電極が配置されるため、素
子上方からの入射光に対して遮光効果を発揮し、光OF
Fリーク電流を抑制できる。
低抵抗なAl系材料を用いることができ、また、TFT
構造が順スタガ型構造であるので、比較的容易にゲート
電極にもAl系材料を用いることができるので、大面積
の表示装置でも配線信号遅延による画質低下を抑制でき
る。
図である。
図である。
図である。
図である。
図である。
図である。
図である。
図である。
図である。
面図である。
面図である。
面図である。
面図である。
面図である。
面図である。
面図である。
面図である。
面図である。
面図である。
面図である。
面図である。
面図である。
面図である。
面図である。
面図である。
面図である。
面図である。
面図である。
面図である。
面図である。
面図である。
面図である。
面図である。
面図である。
面図である。
ある。
面図である。
面図である。
面図である。
面図である。
面図である。
面図である。
面図である。
面図である。
る。
る。
る。
る。
る。
る。
る。
Claims (18)
- 【請求項1】 絶縁基板上に、導電材料で形成されたソ
ース電極およびドレイン電極と、このソース電極および
ドレイン電極を接続する真性半導体層で形成されたチャ
ンネル層と、このソース電極およびドレイン電極とチャ
ンネル層との接続面に形成されたp型またはn型の不純
物半導体層と、この半導体チャンネル層上に絶縁層を介
して設けられたゲート電極とを有する順スタガ型薄膜ト
ランジスターにおいて、 前記ソース電極およびドレイン電極が少なくとも1層の
Al系材料からなる層で形成されており、このソース電
極を表示装置の反射画素電極として用いることが可能な
薄膜トランジスター。 - 【請求項2】 前記ソース電極およびドレイン電極が、
Al系材料から成る単層構造であることを特徴とする請
求項1記載の薄膜トランジスター。 - 【請求項3】 前記ソース電極およびドレイン電極が、
コンタクト層(前記不純物半導体層及びAl系材料とオ
ーミックコンタクト可能な導電材料から成る層をいう。
以下、同じ。)を下層とし、Al系材料から成る反射層
を上層とする積層構造であることを特徴とする請求項1
記載の薄膜トランジスター。 - 【請求項4】 前記ソース電極およびドレイン電極が、
Al系材料から成る反射層を下層とし、透明な導電材料
から成るコンタクト層を上層とする積層構造であること
を特徴とする請求項1記載の薄膜トランジスター。 - 【請求項5】 前記ソース電極およびドレイン電極が、
前記ゲート電極下部ではAl系材料から成る反射層を下
層とし、且つ前記反射層とのエッチング選択比が高い導
電材料から成るコンタクト層を上層とする積層構造であ
り、また、ゲート電極下部以外の部分では前記反射層か
ら成る単層構造であることを特徴とする請求項1記載の
薄膜トランジスター。 - 【請求項6】 前記Al系材料から成るソース電極が、
光を散乱する凹凸を表面に有することを特徴とする請求
項1〜5のいずれかに記載の薄膜トランジスター。 - 【請求項7】 前記のソース電極は、前記ゲート電極の
下部では平坦面を有し、ゲート電極下部以外の部分では
表面に光を散乱する凹凸を有することを特徴とする請求
項6記載の薄膜トランジスター。 - 【請求項8】 絶縁基板上に、Al系材料から成る層を
少なくとも1層形成しソース電極およびドレイン電極を
形成する工程と、 前記ソース電極およびドレイン電極上にp型あるいはn
型不純物半導体層を選択的に形成する工程と、 ソース電極、ドレイン電極および不純物半導体層が形成
されたこの絶縁基板上に真性半導体層、絶縁層および導
電層を順次成膜する工程と、 前記導電層をゲート電極パターンに加工する工程と、 前記ゲート電極パターンをマスクとして用いて前記真性
半導体層と絶縁層をパターニングしてチャンネル層とゲ
ート絶縁層を形成し、同時にゲート電極下部以外の部分
のソース電極を露出させる工程とを含むことを特徴とす
る薄膜トランジスターの製造方法。 - 【請求項9】 前記ソース電極およびドレイン電極を形
成する工程が、絶縁基板上にAl系材料の1層を成膜形
成し、これをパターニングしてソース電極およびドレイ
ン電極形状を形成し、この表面の酸化膜を除去する工程
からなることを特徴とする請求項8記載の薄膜トランジ
スターの製造方法。 - 【請求項10】 前記ソース電極およびドレイン電極を
形成する工程が、絶縁基板上にコンタクト層を形成し、
この層の上にさらに前記Al系材料から成る反射層を成
膜積層し、このコンタクト層と反射層をパターニングし
てソース電極およびドレイン電極形状を形成する工程か
らなることを特徴とする請求項8記載の薄膜トランジス
ターの製造方法。 - 【請求項11】 前記ソース電極およびドレイン電極を
形成する工程が、絶縁基板上にAl系材料から成る反射
層を形成し、この層の上にさらに透明な導電材料から成
るコンタクト層を成膜積層し、このコンタクト層と反射
層をパターニングしてソース電極およびドレイン電極形
状を形成する工程からなることを特徴とする請求項8記
載の薄膜トランジスターの製造方法。 - 【請求項12】 前記ソース電極およびドレイン電極を
形成する工程が、絶縁基板上にAl系材料から成る反射
層を形成し、この層の上にさらに前記反射層とのエッチ
ング選択比が高い導電材料から成るコンタクト層を成膜
積層する工程からなり、 また、前記のソース電極を露出させる工程が、ゲート電
極下部以外の部分のコンタクト層も同時に除去する工程
からなることを特徴とする請求項8記載の薄膜トランジ
スターの製造方法。 - 【請求項13】 前記ソース電極およびドレイン電極を
形成する工程の一部として、絶縁基板上に表面が凹凸形
状のAl系材料から成る反射層を成膜する工程を含むこ
とを特徴とする請求項8〜12のいずれかに記載の薄膜
トランジスターの製造方法。 - 【請求項14】 前記のソース電極露出工程により、電
極下部以外の部分の層を除去してソース電極を露出させ
た後に、露出したソース電極表面を凹凸に加工する工程
をさらに含むことを特徴とする請求項8〜12のいずれ
かに記載の薄膜トランジスターの製造方法。 - 【請求項15】 請求項1〜5のいずれかに記載の薄膜
トランジスターを具備した第1の基板と、光散乱性を具
備した第2の透明基板とが、光透過率を連続的に変化さ
せることが可能な層を介して互いに貼り合わされて成る
ことを特徴とする表示装置。 - 【請求項16】 請求項1〜5のいずれかに記載の薄膜
トランジスターと、この上に形成された表面が凹凸形状
の透明絶縁層とを具備した第1の基板と、第2の透明基
板とが、光透過率を連続的に変化できる層を介して互い
に貼り合わされて成ることを特徴とする表示装置。 - 【請求項17】 請求項1〜5のいずれかに記載の薄膜
トランジスターと、この上に形成された光散乱性粒子を
含有した透明絶縁層とを具備した第1の基板と、第2の
透明基板とが、光透過率を連続的に変化できる層を介し
て互いに貼り合わされて成ることを特徴とする表示装
置。 - 【請求項18】 請求項6または7記載の薄膜トランジ
スターを具備した第1の基板と第2の透明基板とが、光
透過率を連続的に変化できる層を介して互いに貼り合わ
されて成ることを特徴とする表示装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20571296A JP2798066B2 (ja) | 1996-08-05 | 1996-08-05 | 薄膜トランジスター、その製造方法および表示装置 |
US08/906,256 US6292241B1 (en) | 1996-08-05 | 1997-08-05 | Reflective liquid crystal display apparatus with low manufacturing cost |
US09/626,890 US6222600B1 (en) | 1996-08-05 | 2000-07-27 | Reflective liquid crystal display apparatus with low manufacturing cost |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20571296A JP2798066B2 (ja) | 1996-08-05 | 1996-08-05 | 薄膜トランジスター、その製造方法および表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1048669A true JPH1048669A (ja) | 1998-02-20 |
JP2798066B2 JP2798066B2 (ja) | 1998-09-17 |
Family
ID=16511458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20571296A Expired - Fee Related JP2798066B2 (ja) | 1996-08-05 | 1996-08-05 | 薄膜トランジスター、その製造方法および表示装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6292241B1 (ja) |
JP (1) | JP2798066B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002033331A (ja) * | 2000-05-12 | 2002-01-31 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2002169171A (ja) * | 2000-11-30 | 2002-06-14 | Nec Corp | 反射型液晶表示装置及びその製造方法 |
JP2003050405A (ja) * | 2000-11-15 | 2003-02-21 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル |
KR100515176B1 (ko) * | 2001-03-29 | 2005-09-16 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 평활 표면의 형태가 향상된 반사 전극을 가지는 액정 표시패널 및 그 제조 방법 |
JP2007148405A (ja) * | 2005-11-24 | 2007-06-14 | Boe Hydis Technology Co Ltd | 反射型液晶表示装置 |
JP2008010844A (ja) * | 2006-05-31 | 2008-01-17 | Kobe Steel Ltd | 薄膜トランジスタ基板および表示デバイス |
WO2009091004A1 (ja) * | 2008-01-16 | 2009-07-23 | Kabushiki Kaisha Kobe Seiko Sho | 薄膜トランジスタ基板および表示デバイス |
JP2022537219A (ja) * | 2019-06-30 | 2022-08-24 | オッポ広東移動通信有限公司 | 表示画面アセンブリ、アンテナアセンブリ、及び電子デバイス |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3230664B2 (ja) * | 1998-04-23 | 2001-11-19 | 日本電気株式会社 | 液晶表示装置とその製造方法 |
KR100603841B1 (ko) * | 2000-02-18 | 2006-07-24 | 엘지.필립스 엘시디 주식회사 | 반사형 액정표시장치 제조방법 |
JP2001257350A (ja) | 2000-03-08 | 2001-09-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
US6774397B2 (en) * | 2000-05-12 | 2004-08-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US7583335B2 (en) * | 2000-06-27 | 2009-09-01 | Citizen Holdings Co., Ltd. | Liquid crystal display device |
JP3516441B2 (ja) * | 2000-07-10 | 2004-04-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | アクティブマトリックス基板、表示装置、およびアクティブマトリックス基板の製造方法 |
GB0029315D0 (en) * | 2000-12-01 | 2001-01-17 | Koninkl Philips Electronics Nv | Method of increasing the conductivity of a transparent conductive layer |
JP2004061775A (ja) * | 2002-07-26 | 2004-02-26 | Alps Electric Co Ltd | アクティブマトリクス型表示装置 |
KR100870701B1 (ko) * | 2002-12-17 | 2008-11-27 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
KR100623252B1 (ko) * | 2004-04-07 | 2006-09-18 | 삼성에스디아이 주식회사 | 전면 발광 유기 전계 발광 소자 및 그의 제조방법 |
US7821613B2 (en) * | 2005-12-28 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
KR101251376B1 (ko) * | 2006-08-11 | 2013-04-05 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조 방법 |
KR101681122B1 (ko) * | 2009-12-18 | 2016-12-02 | 엘지디스플레이 주식회사 | 액정표시장치용 박막트랜지스터 제조방법 |
CN107527924B (zh) * | 2017-08-18 | 2020-03-10 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制作方法、液晶显示面板 |
US11333920B2 (en) * | 2020-01-22 | 2022-05-17 | Himax Display, Inc. | Display panel |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58125084A (ja) * | 1982-01-21 | 1983-07-25 | 株式会社東芝 | 液晶表示装置およびその製造方法 |
US4770498A (en) * | 1982-07-12 | 1988-09-13 | Hosiden Electronics Co., Ltd. | Dot-matrix liquid crystal display |
JPS61138285A (ja) * | 1984-12-10 | 1986-06-25 | ホシデン株式会社 | 液晶表示素子 |
JPS6280626A (ja) * | 1985-10-04 | 1987-04-14 | Hosiden Electronics Co Ltd | 液晶表示素子 |
FR2623649B1 (fr) * | 1987-11-23 | 1992-05-15 | Asulab Sa | Cellule d'affichage a cristal liquide |
EP0341003B1 (en) * | 1988-04-30 | 1994-08-31 | Sharp Kabushiki Kaisha | Thin film semiconductor device and liquid crystal display apparatus using thereof |
US5153754A (en) * | 1989-06-30 | 1992-10-06 | General Electric Company | Multi-layer address lines for amorphous silicon liquid crystal display devices |
FR2679057B1 (fr) * | 1991-07-11 | 1995-10-20 | Morin Francois | Structure d'ecran a cristal liquide, a matrice active et a haute definition. |
US5245454A (en) * | 1991-12-31 | 1993-09-14 | At&T Bell Laboratories | Lcd display with microtextured back reflector and method for making same |
JPH06186544A (ja) | 1992-12-22 | 1994-07-08 | Matsushita Electric Ind Co Ltd | 反射型液晶表示装置 |
JP3166377B2 (ja) | 1993-02-04 | 2001-05-14 | 富士ゼロックス株式会社 | 液晶表示装置 |
US5550663A (en) * | 1994-05-24 | 1996-08-27 | Omron Corporation | Method of manufacturing optical low-pass filter |
US5691782A (en) * | 1994-07-08 | 1997-11-25 | Sanyo Electric Co., Ltd. | Liquid-crystal display with inter-line short-circuit preventive function and process for producing same |
US6061110A (en) * | 1994-10-18 | 2000-05-09 | Kabushiki Kaisha Toshiba | Reflection type liquid crystal display device and method of manufacturing the same |
JP2768313B2 (ja) * | 1995-06-13 | 1998-06-25 | 日本電気株式会社 | 反射型液晶表示装置 |
-
1996
- 1996-08-05 JP JP20571296A patent/JP2798066B2/ja not_active Expired - Fee Related
-
1997
- 1997-08-05 US US08/906,256 patent/US6292241B1/en not_active Expired - Lifetime
-
2000
- 2000-07-27 US US09/626,890 patent/US6222600B1/en not_active Expired - Lifetime
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002033331A (ja) * | 2000-05-12 | 2002-01-31 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2003050405A (ja) * | 2000-11-15 | 2003-02-21 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル |
US7623204B2 (en) | 2000-11-30 | 2009-11-24 | Nec Lcd Technologies Ltd. | Reflection type liquid crystal display device with half tone exposure and method for making same |
JP2002169171A (ja) * | 2000-11-30 | 2002-06-14 | Nec Corp | 反射型液晶表示装置及びその製造方法 |
KR100472835B1 (ko) * | 2000-11-30 | 2005-03-08 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 반사형 액정표시장치 및 그 제조방법과 액정표시 장치의 액티브 매트릭스 기판을 제조하는 방법 |
US6947103B2 (en) | 2000-11-30 | 2005-09-20 | Nec Lcd Technologies, Ltd. | Method of making a reflection type liquid crystal display device |
JP4632522B2 (ja) * | 2000-11-30 | 2011-02-16 | Nec液晶テクノロジー株式会社 | 反射型液晶表示装置の製造方法 |
KR100515176B1 (ko) * | 2001-03-29 | 2005-09-16 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 평활 표면의 형태가 향상된 반사 전극을 가지는 액정 표시패널 및 그 제조 방법 |
US7176994B2 (en) | 2001-03-29 | 2007-02-13 | Nec Lcd Technologies, Ltd | Liquid crystal display panel having reflection electrodes improved in smooth surface morphology and process for fabrication thereof |
US7633580B2 (en) | 2001-03-29 | 2009-12-15 | Nec Lcd Technologies, Ltd. | Liquid crystal display panel having reflection electrodes improved in smooth surface morphology and process for fabrication thereof |
US7123325B2 (en) | 2001-03-29 | 2006-10-17 | Nec Lcd Technologies, Ltd | Liquid crystal display panel having reflection electrodes improved in smooth surface morphology and process for fabrication thereof |
JP2007148405A (ja) * | 2005-11-24 | 2007-06-14 | Boe Hydis Technology Co Ltd | 反射型液晶表示装置 |
JP2008010844A (ja) * | 2006-05-31 | 2008-01-17 | Kobe Steel Ltd | 薄膜トランジスタ基板および表示デバイス |
WO2009091004A1 (ja) * | 2008-01-16 | 2009-07-23 | Kabushiki Kaisha Kobe Seiko Sho | 薄膜トランジスタ基板および表示デバイス |
JP2009194372A (ja) * | 2008-01-16 | 2009-08-27 | Kobe Steel Ltd | 薄膜トランジスタ基板および表示デバイス |
KR101124929B1 (ko) * | 2008-01-16 | 2012-03-27 | 가부시키가이샤 고베 세이코쇼 | 박막 트랜지스터 기판 및 표시 디바이스 |
US8217397B2 (en) | 2008-01-16 | 2012-07-10 | Kobe Steel, Ltd. | Thin film transistor substrate and display device |
JP2022537219A (ja) * | 2019-06-30 | 2022-08-24 | オッポ広東移動通信有限公司 | 表示画面アセンブリ、アンテナアセンブリ、及び電子デバイス |
Also Published As
Publication number | Publication date |
---|---|
US6292241B1 (en) | 2001-09-18 |
JP2798066B2 (ja) | 1998-09-17 |
US6222600B1 (en) | 2001-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2798066B2 (ja) | 薄膜トランジスター、その製造方法および表示装置 | |
EP0211401B1 (en) | N+ amorphous silicon thin film transistors for matrix addressed liquid crystal displays | |
WO2017166341A1 (zh) | Tft基板的制作方法及制得的tft基板 | |
US20080131818A1 (en) | Method for fabrication liquid crystal display device and diffraction mask therefor | |
US7110070B2 (en) | Active-matrix addressed reflective LCD and method of fabricating the same | |
US7833813B2 (en) | Thin film transistor array panel and method of manufacturing the same | |
US20060261335A1 (en) | Liquid crystal display device | |
TWI272424B (en) | Liquid crystal display and fabricating the same | |
EP2819155B1 (en) | Thin film transistor array substrate and producing method thereof | |
CN109828404A (zh) | 一种阵列基板及其制备方法、显示面板 | |
CN109935602B (zh) | 一种阵列基板、阵列基板的制程方法和显示装置 | |
JPH0982976A (ja) | 薄膜トランジスタ、その製造方法及び液晶表示装置 | |
US4774207A (en) | Method for producing high yield electrical contacts to N+ amorphous silicon | |
JPH02192766A (ja) | 薄膜半導体素子 | |
JPH0425700B2 (ja) | ||
US7079217B2 (en) | Method of fabricating a liquid crystal display panel | |
JP2978176B2 (ja) | アクティブマトリクス基板の製造方法及び表示装置の製造方法 | |
JPH1195239A (ja) | 液晶表示装置の製造方法 | |
US20030164908A1 (en) | Thin film transistor panel | |
JPH10253983A (ja) | 反射型液晶表示装置および反射電極 | |
JPH03116778A (ja) | アクティブマトリクス基板の製造方法と表示装置の製造方法 | |
KR101583602B1 (ko) | 구리배선 형성방법과 구리배선을 포함하는 액정표시장치용 어레이기판 | |
JP3941356B2 (ja) | 電気光学装置の製造方法 | |
KR100988575B1 (ko) | 다결정질 박막트랜지스터를 포함하는 반사형 액정표시장치용 어레이기판과 제조방법 | |
KR100683142B1 (ko) | 박막트랜지스터-액정표시장치의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070703 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080703 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090703 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100703 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110703 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110703 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 15 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 15 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |