KR100472835B1 - 반사형 액정표시장치 및 그 제조방법과 액정표시 장치의 액티브 매트릭스 기판을 제조하는 방법 - Google Patents

반사형 액정표시장치 및 그 제조방법과 액정표시 장치의 액티브 매트릭스 기판을 제조하는 방법 Download PDF

Info

Publication number
KR100472835B1
KR100472835B1 KR10-2001-0070351A KR20010070351A KR100472835B1 KR 100472835 B1 KR100472835 B1 KR 100472835B1 KR 20010070351 A KR20010070351 A KR 20010070351A KR 100472835 B1 KR100472835 B1 KR 100472835B1
Authority
KR
South Korea
Prior art keywords
insulating film
forming
wiring
source
interlayer insulating
Prior art date
Application number
KR10-2001-0070351A
Other languages
English (en)
Other versions
KR20020042419A (ko
Inventor
사쿠라이히로시
이케노히데노리
야마구치유이치
카노히로시
Original Assignee
엔이씨 엘씨디 테크놀로지스, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 엘씨디 테크놀로지스, 엘티디. filed Critical 엔이씨 엘씨디 테크놀로지스, 엘티디.
Publication of KR20020042419A publication Critical patent/KR20020042419A/ko
Application granted granted Critical
Publication of KR100472835B1 publication Critical patent/KR100472835B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/02—Function characteristic reflective
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components

Abstract

본 발명은 PR(포토리소그래피)공정을 삭감하여도 양호한 표시기능을 갖는 반사형 액정표시장치 및 그 제조방법을 제공하는 것으로서, 이를 위한 수단으로, 반사형 액정표시장치의 제조방법에 있어서, (a) 제1 마스크를 이용하여 소스/드레인 배선을 형성하는 공정과, (b) 제2 마스크를 이용하여 박막트랜지스터 영역 및 게이트 배선을 형성하는 공정과, (c) 제3 마스크를 이용하여 패시베이션막의 트랜지스터용의 개구부를 형성하는 공정과, (d) 제4 마스크를 이용하여 하프톤 노광법에 의해 층간절연막의 표면에 요철면과 트랜지스터용의 개구부를 형성하는 공정과, (e) 제5 마스크를 이용하여 패시베이션막 및 층간절연막 각각의 트랜지스터용의 개구부를 통해 상기 소스 배선과 전기적으로 접속하는 반사전극을 형성하는 공정을 포함하는 것을 특징으로 한다.

Description

반사형 액정표시장치 및 그 제조방법과 액정표시 장치의 액티브 매트릭스 기판을 제조하는 방법{Reflection type LCD device and process for manufacturing the same and process for producing an active matrix substrate for use in a LCD device}
본 발명은 반사형 액정표시장치 및 그 제조방법에 관한 것으로서, 특히 PR공정을 삭감하여도 양호한 표시기능을 갖는 반사형 액정표시장치 및 그 제조방법에 관한 것이다.
(종래의 기술)
반사형 액정표시장치는 휴대단말용의 표시장치로서 이용되고 있다. 이 반사형 액정표시장치는 외부로부터 입사한 광을 장치 내부에 구비된 반사판으로 반사시키고 이 반사광을 표시 광원으로서 이용함으로써 광원에 백라이트를 불필요하게 하고 있다. 그 결과 반사형 액정표시장치는 투과형 액정표시장치보다 저소비전력화, 박형화, 경량화를 달성하는데 유효하다.
반사형 액정표시장치의 기본 구조는 TN(트위스티드 네마틱)방식, 1장 편광판방식, STN(슈퍼트위스티드 네마틱)방식, GH(게스트호스트)방식, PDLC(고분자분산)방식, 콜레스테릭(cholesteric)방식 등을 이용한 액정과 이것을 스위칭하기 위한 소자와 액정 셀 내부 또는 외부에 마련한 반사판으로 이루어진다.
이러한 반사형 액정표시장치는 박막트랜지스터 또는 금속/절연막/금속구조 다이오드를 트랜지스터로서 이용한 액티브 매트릭스 구동방식을 채용함으로써 고세밀·고화질도 실현된다.
또한, 최적의 반사특성을 갖는 반사판을 구비하면 넓은 각도로부터의 입사광에 대하여 표시화면에 수직한 방향으로 산란하는 광의 강도를 증가시키는데 유효하여 보다 밝은 표시를 얻을 수 있다.
종래에 있어서 밝고 고품위의 표시가 가능한 반사형 액정표시장치를 제조하기 위해서는 고성능의 트랜지스터와 고성능의 반사판을 동일 절연성 기판상에 형성하는 것이 요구되어 많은 성막공정, 포토리소그래피 공정(PR공정) 및 에칭공정 등이 필요하게 되어 있다.
보다 밝은 표시를 얻기 위한 반사판의 제작방법의 종래의 1예로서 층간절연막으로 덮고 그 표면을 요철로 형성하고 다시 이 요철을 갖는 막상에 은(銀) 등의 반사막을 형성하여 반사판으로 하는 방법이 고안되어 있다(예를 들면, 일본특허공개 평10-319422호 공보 참조). 이러한 반사형 액정표시장치의 제조방법에 있어서의 공정을 나타낸다. 도 18은 종래의 한예에 관한 반사형 액정표시장치에 있어서의 액티브 매트릭스 기판의 제조방법을 도시한 플로우차트이다.
도 18을 참조하면, 이 반사형 액정표시장치에 있어서의 액티브 매트릭스 기판의 제조방법에서는 PR공정을 요하는 공정으로서 s1공정의 게이트 버스 배선 및 게이트전극의 형성에서 1PR, s3공정의 콘택층 및 반도체층의 형성에서 2PR, s4공정의 소스전극, 드레인전극 및 소스 버스 배선의 형성에서 1PR, s6공정의 콘택 홀 형성에서 1PR, s7공정의 레지스트 도포 및 그 패터닝에서 1PR, s8공정의 볼록부의 형성에서 1PR, s9공정의 반사전극의 형성에서 1PR로서 합계 8PR공정을 필요로 한다. 이와 같이 PR공정이 많으면 반사형 액정표시장치의 제조 가격이 높고 따라서 단가가 높다는 문제가 있었다.
이상과 같은 사정을 감안하여 PR공정수의 삭감에 의해 제조 가격의 저하를 실현하고 또한, 고휘도 및 고품위 표시성능을 실현함으로써 고휘도 반사형 액정표시장치를 낮은 가격으로 제공하는 것이 요망되고 있다.
본 발명의 목적은 PR공정을 삭감하여도 양호한 표시기능을 갖는 반사형 액정표시장치 및 그 제조방법을 제공하는 것이다.
(과제를 해결하기 위한 수단)
본 발명의 제1 시점에 있어서는, 반사형 액정표시장치의 제조방법에 있어서, (a) 절연성 기판상에 저저항의 금속층을 퇴적하고 제1 마스크를 이용하여 소스/드레인 배선을 형성하는 공정과, (b) 상기 소스/드레인 배선을 포함하는 상기 절연성 기판상에 실리콘층, 게이트절연막 및 게이트전극층의 순서로 적층하고 제2 마스크를 이용하여 박막트랜지스터 영역 및 게이트 배선을 형성하는 공정과, (c) 상기 소스/드레인 배선, 상기 박막트랜지스터 영역 및 상기 게이트 배선을 포함하는 상기 절연성 기판상에 패시베이션막을 퇴적하고 제3 마스크를 이용하여 상기 소스 배선상의 소정 위치에 상기 패시베이션막을 관통하는 트랜지스터용의 개구부를 형성하는 공정과, (d) 상기 패시베이션막상에 층간절연막을 퇴적하고 제4 마스크를 이용하여 상기 층간절연막의 표면에 요철면을 형성함과 함께 상기 패시베이션막의 트랜지스터용의 개구부와 대응하는 위치에 상기 층간절연막을 관통하는 트랜지스터용의 개구부를 형성하는 공정과, (e) 상기 층간절연막의 요철면에 따라서 반사성의 금속을 퇴적하고 제5 마스크를 이용하여 상기 패시베이션막 및 상기 층간절연막 각각의 트랜지스터용의 개구부를 통해 상기 소스 배선과 전기적으로 접속하는 반사전극을 형성하는 공정을 포함하는 것을 특징으로 한다.
본 발명의 제2 시점에 있어서는, 반사형 액정표시장치의 제조방법에 있어서, (a) 절연성 기판상에게 저저항의 금속층을 퇴적하고 제1 마스크를 이용하여 소스/드레인 배선을 형성하는 공정과, (b) 상기 소스/드레인 배선을 포함하는 상기 절연성 기판상에 실리콘층, 게이트절연막 및 게이트전극층의 순서로 적층하고 제2 마스크를 이용하여 박막트랜지스터 영역 및 게이트 배선을 형성하는 공정과, (c) 상기 소스/드레인 배선, 상기 박막트랜지스터 영역 및 상기 게이트 배선을 포함하는 상기 절연성기극상에 패시베이션막 및 층간절연막의 순서로 퇴적하고 제3 마스크를 이용하여 상기 층간절연막의 표면에 요철면을 형성함과 함께 상기 소스 배선상의 소정 위치에 상기 층간절연막을 관통하는 트랜지스터용의 개구부를 형성하는 공정과, (d) 상기 층간절연막을 마스크로 이용하여 상기 층간절연막의 트랜지스터용의 개구부와 대응하는 위치에 상기 패시베이션막을 관통하는 트랜지스터용의 개구부를 형성하는 공정과, (e) 상기 층간절연막의 요철면에 따라서 반사성의 금속을 퇴적하고 제4 마스크를 이용하여 상기 패시베이션막 및 상기 층간절연막 각각의 트랜지스터용의 개구부를 통해 상기 소스 배선과 전기적으로 접속하는 반사전극을 형성하는 공정을 포함하는 것을 특징으로 한다.
또한, 상기 반사형 액정표시장치의 제조방법에 있어서, 상기 층간절연막의 요철면 및 트랜지스터용의 개구부의 형성은 하프톤 노광법 또는 2회 노광법에 의해 형성하는 것이 바람직하다.
또한, 상기 반사형 액정표시장치의 제조방법에 있어서, 상기 층간절연막의 요철면 및 트랜지스터용의 개구부의 형성은 광의 투과량이 제어된 노광 마스크를 이용하여 형성하는 것이 바람직하다.
본 발명의 제3 시점에 있어서는, 상기 반사형 액정표시장치의 제조방법에 있어서, 상기 소스/드레인 배선을 형성할 때 용량전극을 형성하고, 상기 박막트랜지스터 영역 및 상기 게이트 배선을 형성할 때 상기 용량전극을 포함하는 상기 절연성경판상에 상기 게이트 배선을 형성하고, 상기 층간절연막 및 상기 패시베이션막 각각의 트랜지스터용의 개구부를 형성할 때 상기 용량전극상의 소정 위치에 상기 층간절연막 및 상기 패시베이션막을 관통하는 축적 용량부용의 개구부를 형성하고, 상기 반사전극을 형성할 때 상기 패시베이션막 및 상기 층간절연막 각각의 축적 용량부용의 개구부를 통해 상기 용량전극과 전기적으로 접속하게 하여 상기 반사전극을 형성하는 것을 특징으로 한다.
본 발명의 제4 시점에 있어서는, 상기 반사형 액정표시장치의 제조방법에 있어서, 상기 소스/드레인 배선을 형성할 때 보호회로용의 소스/드레인 배선을 형성하고, 상기 박막트랜지스터 영역 및 상기 게이트 배선을 형성할 때 보호전극 및 보호 배선을 형성하고, 상기 패시베이션막 및 상기 층간절연막을 형성할 때 상기 보호회로용의 소스/드레인 배선, 상기 보호전극 및 상기 보호 배선을 포함하는 상기 절연성 기판상에 상기 패시베이션막 및 상기 층간절연막을 형성하고, 상기 층간절연막 및 상기 패시베이션막 각각의 트랜지스터용의 개구부를 형성할 때 상기 보호회로용의 상기 드레인 배선, 상기 보호회로용의 소스/드레인 배선, 상기 보호전극 및 상기 보호 배선상의 소정 위치에 상기 패시베이션막 및 상기 층간절연막을 관통한 보호회로용의 개구부를 형성하고, 상기 반사전극을 형성할 때 상기 반사성의 금속에 의해 동시에 소정의 상기 보호회로용의 개구부를 통해 상기 보호회로용의 소스/드레인 배선과 상기 보호 배선을 전기적으로 접속하는 제1 단락 배선을 형성함과 함께 소정의 상기 보호회로용의 개구부를 통해 상기 드레인 배선과 상기 보호전극을 전기적으로 접속하는 제2 단락 배선을 형성하는 것을 특징으로 한다.
또한, 상기 반사형 액정표시장치의 제조방법에 있어서, 상기 층간절연막의 요철면을 형성한 후, 상기 반사성의 금속을 퇴적하기 전에 적어도 상기 층간절연막의 요철면을 열처리하는 공정을 포함하는 것이 바람직하다.
또한, 상기 반사형 액정표시장치의 제조방법에 있어서, 상기 소스/드레인 배선을 형성한 후, 실리콘층, 게이트절연막 및 게이트전극층의 순서로 적층하기 전에 적어도 상기 소스/드레인 배선을 PH3처리하는 공정을 포함하는 것이 바람직하다.
본 발명의 제5 시점에 있어서는, 반사형 액정표시장치에 있어서, 절연성 기판상 소정 위치에 형성된 소스/드레인 배선과, 상기 소스/드레인 배선을 포함하는 상기 절연성 기판상 소정 위치에 실리콘층, 게이트절연막 및 게이트전극 금속층의 순서로 기판의 법선방향에서 보아 개략 겹치도록 퇴적한 적층체를 이루어 형성된 박막트랜지스터 영역 및 게이트 배선과, 상기 소스/드레인 배선, 상기 박막트랜지스터 영역 및 상기 게이트 배선을 포함하는 상기 절연성 기판상에 형성됨과 함께 상기 소스 배선상의 소정 위치를 관통해 형성된 트랜지스터용의 개구부를 갖는 패시베이션막과, 상기 패시베이션막상에 형성됨과 함께 표면에 요철면이 형성되고 상기 요철면의 형성과 동시에 상기 패시베이션막의 트랜지스터용의 개구부와 대응하는 위치에서 관통해 형성된 트랜지스터용의 개구부를 갖는 층간절연막과, 상기 층간절연막상에 형성됨과 함께 상기 층간절연막의 표면에 따라서 요철을 구비하며 상기 패시베이션막 및 상기 층간절연막 각각의 트랜지스터용의 개구부를 통해 상기 소스 배선과 전기적으로 접속하는 반사전극을 구비하는 것을 특징으로 한다.
본 발명의 제6 시점에 있어서는, 상기 반사형 액정표시장치에 있어서, 상기 소스/드레인 배선의 형성과 동시에 절연성 기판상 소정 위치에 형성된 용량전극을 구비하며, 상기 박막트랜지스터 영역의 형성과 동시에 상기 용량전극을 포함하는 상기 절연성 기판상 소정 위치에 실리콘층, 게이트절연막 및 게이트전극 금속층의 순서로 기판의 법선방향에서 보아 개략 겹치도록 퇴적한 적층체를 이루어 형성된 축적 용량부를 구비하며, 상기 패시베이션막은 상기 축적 용량부를 포함하는 상기 절연성 기판상에 형성됨과 함께 상기 패시베이션막의 트랜지스터용의 개구부의 형성과 동시에 상기 용량전극상의 소정 위치에서 관통해 형성된 축적 용량부용의 개구부를 구비하며, 상기 층간절연막은 상기 요철면의 형성과 동시에 상기 패시베이션막의 축적 용량부용의 개구부와 대응하는 위치에서 관통해 형성된 축적 용량부용의 개구부를 구비하며, 상기 반사전극은 상기 패시베이션막 및 상기 층간절연막 각각의 축적 용량부용의 개구부를 통해 상기 용량전극과 전기적으로 접속하는 것을 특징으로 한다.
본 발명의 제7 시점에 있어서는, 상기 반사형 액정표시장치에 있어서, 상기 소스/드레인 배선의 형성과 동시에 상기 절연성 기판상 소정 위치에 형성된 보호회로용의 소스/드레인 배선을 구비하며, 상기 박막트랜지스터 영역의 형성과 동시에 상기 보호회로용의 소스/드레인 배선을 포함하는 상기 절연성 기판상 소정 위치에 실리콘층, 게이트절연막 및 게이트전극 금속층의 순서로 기판의 법선방향에서 보아 개략 겹치도록 퇴적한 적층형태를 이루어 형성된 보호전극 및 보호 배선을 구비하며, 상기 패시베이션막은 상기 보호전극 및 상기 보호 배선을 포함하는 상기 절연성 기판상에 형성됨과 함께 상기 패시베이션막의 트랜지스터용의 개구부의 형성과 동시에 상기 드레인 배선, 상기 보호회로용의 소스/드레인 배선, 상기 보호전극 및 상기 보호 배선상의 소정 위치에서 관통해 형성된 보호회로용의 개구부를 구비하며, 상기 층간절연막은 상기 요철면의 형성과 동시에 상기 패시베이션막의 보호회로용의 개구부와 대응하는 위치에서 관통해 형성된 보호회로용의 개구부를 구비하며, 상기 반사전극의 형성과 동시에 상기 층간절연막상의 소정 위치에 형성됨과 함께 소정의 상기 패시베이션막 및 상기 층간절연막 각각의 보호회로용의 개구부를 통해 상기 보호회로용의 소스/드레인 배선과 상기 보호 배선과 전기적으로 접속하는 제1 단락 배선을 구비하며, 상기 반사전극의 형성과 동시에 상기 층간절연막상의 소정 위치에 형성됨과 함께 소정의 상기 패시베이션막 및 상기 층간절연막 각각의 보호회로용의 개구부를 통해 상기 드레인 배선과 상기 보호전극과 전기적으로 접속하는 제2 단락 배선을 갖는 것을 특징으로 한다.
또한, 상기 반사형 액정표시장치에 있어서, 상기 소스/드레인 배선, 상기 용량전극 내지 상기 보호회로용의 소스/드레인 배선은 PH3처리되어 있는 것이 바람직하다.
반사형 액정표시장치의 제조방법에 있어서, (a) 절연성 기판상에 저저항의 금속층을 퇴적하고 제1 마스크를 이용하여 소스/드레인 배선을 형성하는 공정과, (b) 상기 소스/드레인 배선을 포함하는 상기 절연성 기판상에 실리콘층, 게이트절연막 및 게이트전극층의 순서로 적층하고 제2 마스크를 이용하여 박막트랜지스터 영역 및 게이트 배선을 형성하는 공정과, (c) 상기 소스/드레인 배선, 상기 박막트랜지스터 영역 및 상기 게이트 배선을 포함하는 상기 절연성 기판상에 패시베이션막을 퇴적하고 제3 마스크를 이용하여 상기 소스 배선상의 소정 위치에 상기 패시베이션막을 관통하는 트랜지스터용의 개구부를 형성하는 공정과, (d) 상기 패시베이션막상에 층간절연막을 퇴적하고 제4 마스크를 이용하여 하프톤 노광법에 의해 상기 층간절연막의 표면에 요철면을 형성함과 함께 상기 패시베이션막의 트랜지스터용의 개구부와 대응하는 위치에 상기 층간절연막을 관통하는 트랜지스터용의 개구부를 형성하는 공정과, (e) 상기 층간절연막의 요철면에 따라서 반사성의 금속을 퇴적하고 제5 마스크를 이용하여 상기 패시베이션막 및 상기 층간절연막 각각의 트랜지스터용의 개구부를 통해 상기 소스 배선과 전기적으로 접속하는 반사전극을 형성하는 공정을 포함함에 의해, 소스/드레인 배선의 형성으로부터 반사전극의 형성까지에 합계 5PR로 끝나게 되어 종래의 제조방법에 있어서의 PR공정보다 대폭 삭감할 수 있다.
또한, 반사형 액정표시장치의 제조방법에 있어서, (a) 절연성 기판상에 저저항의 금속층을 퇴적하고 제1 마스크를 이용하여 소스/드레인 배선을 형성하는 공정과, (b) 상기 소스/드레인 배선을 포함하는 상기 절연성 기판상에 실리콘층, 게이트절연막 및 게이트전극층의 순서로 적층하고 제2 마스크를 이용하여 박막트랜지스터 영역 및 게이트 배선을 형성하는 공정과, (c) 상기 소스/드레인 배선, 상기 박막트랜지스터 영역 및 상기 게이트 배선을 포함하는 상기 절연성 기판상에 패시베이션막 및 층간절연막의 순서로 퇴적하고 제3 마스크를 이용하여 하프톤 노광법에 의해 상기 층간절연막의 표면에 요철면을 형성함과 함께 상기 소스 배선상의 소정 위치에 상기 층간절연막을 관통하는 트랜지스터용의 개구부를 형성하는 공정과, (d) 상기 층간절연막을 마스크로 이용하여 상기 층간절연막의 트랜지스터용의 개구부와 대응하는 위치에 상기 패시베이션막을 관통하는 트랜지스터용의 개구부를 형성하는 공정과, (e) 상기 층간절연막의 요철면에 따라서 반사성의 금속을 퇴적하고 제4 마스크를 이용하여 상기 패시베이션막 및 상기 층간절연막 각각의 트랜지스터용의 개구부를 통해 상기 소스 배선과 전기적으로 접속하는 반사전극을 형성하는 공정을 포함함에 의해, 소스/드레인 배선의 형성으로부터 반사전극의 형성까지에 합계 4PR로 끝나게 되어 더욱 PR공정을 삭감할 수 있다.
또한, PR공정을 늘리는 일이 없이 동시에 용량전극부나 보호회로를 형성하는 것도 가능하다.
본 발명의 실시예 1을 도면을 이용하여 설명한다. 도 1은 본 발명의 실시예 1에 관한 반사형 액정표시장치에 있어서의 액티브 매트릭스 기판의 회로도이고 도 2 내지 6은 본 발명의 실시예 1에 관한 반사형 액정표시장치에 있어서의 액티브 매트릭스 기판의 제조공정을 모식적으로 도시한 상면도로서 1화소를 뽑아낸 것이다. 또한, 도 7은 본 발명의 실시예 1에 관한 반사형 액정표시장치에 있어서의 액티브 매트릭스 기판의 트랜지스터부의 제조공정을 모식적으로 도시한 공정 단면도로서 도 2 내지 도 6의 A-A'선에 있어서의 단면을 도시한 것이다. 또한, 도 8은 본 발명의 실시예 1에 관한 반사형 액정표시장치에 있어서의 액티브 매트릭스 기판의 스토리지 커패시터부의 제조공정을 모식적으로 도시한 공정 단면도로서 도 2 내지 도 6의 B-B'선에 있어서의 단면을 도시한 것이다.
실시예 1에 관한 액티브 매트릭스 기판은 액정을 액티브 매트릭스 기판에 마련한 반사전극과 대향하는 대향기판에 마련한 투명전극으로 구동하는 반사형 액정표시장치용의 기판이다. 이 액티브 매트릭스 기판은 순(順)스태거형(톱게이트형)의 박막트랜지스터(TFT)를 구비하고 있다.
액티브 매트릭스 기판(1)은 도 1의 회로도에 도시한 바와 같이, 절연성 기판(10)상에 서로 교차하는 복수의 게이트 버스라인(51)과 복수의 드레인 버스라인(21), 이들이 교차하는 개소에 배치된 복수의 트랜지스터부(2) 및 반사전극(도시생략)을 구비하고 있다. 또한, 복수의 게이트 버스라인(51)과 드레인 버스라인(21)의 종단(終端)은 절연성 기판(10)의 주변부에 각각 배치되어 기판 외부에서 구동신호가 공급되는 게이트단자부(53) 및 드레인단자부(25)가 각각 형성되어 있다. 또한, 절연성 기판(10)에는 그 모서리부에 코먼전위 공급단자(91)가 형성되어 있다. 이 코먼전위 공급단자(91)는 이 액티브 매트릭스 기판(1)과 대향하여 액정(81)을 끼워지지하는 대향기판(도시생략)에 형성되는 코먼전극(92)에 전위를 공급하기 위한 것이다. 또한, 각 트랜지스터부(2)와 인접하는 게이트 버스라인(51)과의 사이에는 스토리지 커패시터부(축적 용량부)(3)가 형성되어 있다. 스토리지 커패시터부(3)는 화소에 기록된 전위를 1프레임시간 일정하게 유지하기 위해 이용된다.
실시예 1에 있어서의 액티브 매트릭스 기판의 트랜지스터부의 구조는 도 7에 도시한 바와 같이, 절연성 기판(10)상의 소정 위치에 소스/드레인전극(22, 23)을 구비하며, 소스/드레인전극(22, 23)의 상대하는 측 및 절연성 기판(10)의 위에 활성층이 되는 실리콘층(30), 게이트절연막(40) 및 게이트전극(52)이 개략 겹치도록 퇴적된 적층체를 구비하며, 절연성 기판(10)상에 소스/드레인전극(22, 23), 실리콘층(30), 게이트절연막(40) 및 게이트전극(52)에 의해 형성된 트랜지스터부(2)를 포함하는 절연성 기판상을 덮는 패시베이션막(61)을 구비하며, 패시베이션막(61)상에 표면이 요철인 층간절연막(62)을 구비하며, 소스전극(22) 상의 소정 위치에 패시베이션막(61) 및 층간절연막(62)을 관통하는 콘택 홀(63)를 구비하며, 층간절연막(62)상에 콘택 홀(63)을 통해 소스전극(22)과 전기적으로 접속하는 반사전극(71)을 갖는다. 실리콘층(30), 게이트절연막(40) 및 게이트전극(52)이 개략 겹치도록 퇴적된 적층체의 게이트 전극은 도 3의 게이트 버스라인(51) 및 게이트전극(52)에 대응한다. 드레인전극(23)은 도 2, 도 3 등의 드레인 버스라인(21)에 대응한다.
다음에, 도 2 내지 도 8을 참조하여 실시예 1에 관한 반사형 액정표시장치에 있어서의 액티브 매트릭스 기판의 제조방법을 설명한다.
우선 도 2, 도 7의 (a) 및 도 8의 (a)에 도시한 바와 같이 SiO2 등의 절연성 기판(10)의 위에 Cr, Mo, Ta 등의 저저항의 금속으로 이루어지는 소스/드레인전극층을 약 150nm(1500Å)의 두께로 성막하고 PR공정 및 에칭공정에 의해 소스/드레인전극(22, 23)(드레인 버스라인(21)을 포함한다) 및 이들과 분리한 용량전극(24)을 형성한다. 소스/드레인전극층의 성막 조건으로서 예를 들면, 스퍼터링법을 이용하여 Ar 가스를 100sccm의 유량으로 공급하고 Cr를 온도: 150℃, 압력: 0.3Pa, 파워: 7kw의 조건으로 성막함에 의해 달성할 수 있다. 또한, 소스/드레인전극 등의 패턴형성 조건으로서 예를 들면, 습식 에칭법을 이용하여 Cr막을 질산제2세륨암모늄 5%, 질산 20%, 40℃의 용액으로 100초간 처리함에 의해 달성할 수 있다.
다음에 소스/드레인전극(22, 23) 등을 형성한 후에 도면상에는 나타나 있지 않지만 소스/드레인전극(22, 23)을 PH3처리하는 것이 바람직하다. PH3처리의 조건으로서 예를 들면, 플라즈마 CVD법을 이용하여 PH3 가스를 1000sccm의 유량으로 공급하고 RF: 50W, 압력: 150Pa, 온도: 250℃로 60초간 처리함에 의해 달성할 수 있다. PH3처리를 행함에 의해 소스/드레인 메탈상에 선택적으로 인(燐)이 퇴적되고 후에 a-Si를 성막한 때에 메탈/a-Si 계면에서 n+a-Si층이 형성됨으로써 양호한 접속상태가 얻어짐과 더불어 메탈/a-Si 계면에서의 저항을 낮게 할 수 있다.
다음에 도 3, 도 7의 (b) 및 도 8의 (b)에 도시한 바와 같이, 절연성 기판(10)상에 소스/드레인전극(22, 23)(드레인 버스라인(21), 용량전극(24)을 포함한다)을 덮도록 하여 a-Si 등으로 이루어지는 실리콘층(30)을 약 30nm(300Å)의 두께로 성막하고 계속해서 실리콘층(30)상에 SiNX 또는 SiO2 등으로 이루어지는 게이트절연막(40)을 약 50nm(500Å)의 두께로 성막하고 계속해서 게이트절연막(40)상에 Cr, Mo, Ta 등의 금속으로 이루어지는 게이트전극층(52)을 성막하고 PR공정 및 에칭공정에 의해 불필요한 영역의 실리콘층, 게이트절연막 및 게이트전극층을 에칭을 행하여 실리콘층(30), 게이트절연막(40) 및 게이트전극(52)이 개략 겹치도록 퇴적한 적층체(게이트 버스라인(51)을 포함한다)를 형성한다. 여기서 PH3처리, 실리콘층의 성막 및 게이트절연막의 성막은 이 순서로 연속적으로 행하여진다. 또한, 실리콘층의 형성 및 게이트절연막의 형성도 이 순서로 연속적으로 행하여진다. 이와 같이 실리콘 박막의 성막 후 연속해서 게이트절연막(40)을 성막함에 의해 실리콘층(30)의 성막 직후에 에칭하는 것(역스태거형 구조의 경우)에 비하여 실리콘층(30)의 오염을 방지할 수 있는 점에서 이점이 있다. 또한, 이러한 연속적 에칭을 행함에 의해 실리콘층(30), 게이트절연막(40) 및 게이트전극층(52)으로 이루어지는 적층체의 형성이 1PR로 끝나게 되어 제조공정을 간략화 할 수 있다.
여기서 실리콘층의 성막 조건으로서 예를 들면, 플라즈마 CVD법을 이용하여 SiH4 가스를 300sccm 및 H2 가스를 800sccm의 유량으로 공급하고 RF: 50W, 압력: 100Pa, 온도: 250℃의 조건으로 처리함에 의해 a-Si층이 성막될 수 있다.
또한, 게이트절연막의 성막 조건으로서 예를 들면, 플라즈마 CVD법을 이용하여 SiH4 가스를 30sccm, NH3 가스를 80sccm 및 N2 가스를 850sccm의 유량으로 공급하고 RF: 500W, 압력: 200Pa, 온도: 250℃의 조건으로 처리함에 의해 SiNX층이 성막될 수 있다.
또한, 게이트전극층의 성막 조건으로서 예를 들면, 스퍼터링법을 이용하여 Ar 가스를 100sccm의 유량으로 공급하고 Cr를 온도: 150℃, 압력:0.3Pa, 파워: 7kw의 조건으로 성막 함에 의해 달성할 수 있다.
또한, 게이트전극 등의 형성 조건으로서 예를 들면, 습식 에칭법을 이용하여 Cr막을 질산제2세륨암모늄 5%, 질산 20%, 40℃의 용액으로 100초간 처리함에 의해 달성할 수 있다.
또한, 게이트절연막의 형성 조건으로서 예를 들면, 건식 에칭법을 이용하여 SF4 가스를 50sccm 및 He 가스를 150sccm의 유량으로 공급하고 SiNX층을 RF: 1200W, 압력: 30Pa에서 500초간 처리함에 의해 달성할 수 있다.
또한, 실리콘층의 형성 조건으로서 예를 들면, 건식 에칭법을 이용하여 SiF4 가스를 200sccm, He 가스를 300sccm 및 HCl 가스를 200sccm의 유량으로 공급하고 a-Si 층을 RF: 850W, 압력: 30Pa에서 100초간 처리함에 의해 달성할 수 있다.
다음에 도 4, 도 7의 (c) 및 도 8의 (c)에 도시한 바와 같이 절연성 기판(10)상에 트랜지스터부(2), 드레인 버스라인(21) 및 게이트 버스라인(51)을 덮도록 하여 SiNx 등으로 이루어지는 패시베이션막(61)을 약 250nm(2500Å)의 두께로 성막하고 포토리소그래피공정 및 에칭공정에 의해 소스전극(22) 및 용량전극(24) 각각의 위의 소정 위치에 패시베이션막(61)을 관통한 콘택 홀(63, 64)을 형성한다.
여기서 패시베이션막의 성막 조건으로서 예를 들면, 플라즈마 CVD법을 이용하여 SiH4 가스를 200sccm, NH3 가스를 1000sccm, H2 가스를 1000sccm 및 N2 가스를 600sccm의 유량으로 공급하고 RF: 1200W, 압력: 180Pa, 온도: 250℃의 조건으로 처리함에 의해 SiNX층이 성막될 수 있다.
또한, 패시베이션막의 콘택 홀의 형성 조건으로서 예를 들면, 건식 에칭법을 이용하여 SF4 가스를 50sccm 및 He 가스를 150sccm의 유량으로 공급하고 SiNX층을 RF: 1200W, 압력: 7Pa에서 100초간 처리함에 의해 달성할 수 있다. 또한, 본 실시예에서는 공정관리상의 형편과 현실성 때문에 게이트절연막과 패시베이션막을 같은 조성의 것으로 했지만 필요에 따라 이들은 그 소요 특성에 따라서 변경할 수 있다.
다음에 도 5, 도 7의 (d) 및 도 8의 (d)에 도시한 바와 같이 패시베이션막(61)상에 감광성의 아크릴수지, 폴리이미드 수지 등의 유기재료로 이루어지는 층간절연막(62)을 약 3㎛의 두께(최대 두께)로 성막하고 예를 들면, 하프톤 노광법 또는 2회 노광법 등에 의한 포토리소그래피공정 및 에칭공정에 의해 층간절연막(62)의 표면을 요철로 형성함과 함께 소스전극(22) 및 용량전극(24) 각각의 위의 소정 위치에 층간절연막(62)을 관통한 콘택 홀(63, 64)을 형성한다.
여기서 층간절연막의 성막 조건으로서 예를 들면, 재료: 감광성 아크릴수지(JSR 사제 339L)를 500rpm으로 회전 도포하고 온도: 90℃로 240초간 프리베이크하고 그 후 노광기(Canon제 MPA3000W)로 스캔 스피드: 15mm/sec으로 노광함에 의해 달성할 수 있다.
또한, 층간절연막의 요철면 및 콘택 홀의 형성 조건으로서 예를 들면, 하프톤 노광법으로서 광의 투과량이 제어된 노광 마스크를 이용하여 TMAH: 0.2%, 온도: 25℃, 100초간 처리함에 의해 달성할 수 있다. 여기서의 노광 마스크는 예를 들면, 차광재에는 막두께에 따라 광의 투과량을 변화할 수 있는 비결정성 실리콘막(광학적 밴드 갭이 1.8ev인 막)을 이용하고 이 비결정성 실리콘막의 형성에는 플라즈마 화학기상퇴적법(PECVD법)을 사용하고 마스크 기판에는 유리기판을 사용하고 그 상부에 PECVD법에 의해 0.15㎛ 성막하고 그 후 포토리소그래피 및 에칭공정에 의해 소망의 마스크 형상을 형성(상기 비결정성 실리콘 막두께를 0 내지 1.5㎛의 범위로 조정함으로써 436nm의 파장광의 투과율을 100 내지 0.1% 정도까지 제어할 수 있다)할 수 있다. 마스크 사이즈로서 예를 들면, 반사판 표면에 작성하기 위한 소망의 요철형상, 피치 2 내지 30㎛, 평면형상은 원형, 단면은 경사각도 30도 이하로 설정한다.
또한, 2회 노광법에 의한 층간절연막의 요철면 및 콘택 홀의 형성으로서는 감광성막을 절반정도 제거할 수 있는 정도의 노광량으로 1장째의 마스크를 이용하여 1회째의 노광, 2장째의 마스크를 이용하여 2회째의 노광을 행한다. 1회째, 2회째의 모두를 감광한 부분은 막이 완전히 제거되고 1회째 또는 2회째중 어느 하나만 감광한 부분은 절반정도의 막두께가 제거된다. 이와 같이 하여 계단형상의 잔막(殘膜)을 얻는다.
또한, 요철 형성 후에 층간절연막이 아크릴수지라면 220℃로 1시간의 열처리를 행하여 요철의 표면을 매끄러운 모양으로 하는 것이 바람직하다. 또한, 층간절연막의 요철면 형성은 상기 이외의 임의의 방법(공지와 미공지에 의하지 않음)에 의할 수 있지만 최저 PR수의 것이 공정 경제상으로는 바람직하다.
다음에 도 6, 도 7의 (e) 및 도 8의 (e)에 도시한 바와 같이 층간절연막(62)상에, Al, 은(銀) 등의 고반사 재료로 이루어지는 반사전극층(71)을 약 300nm(3000Å)의 두께(층간절연막(62)의 요철부의 표면에서부터의 두께)로 콘택 홀(63, 64)을 통해 드레인전극(23) 및 용량전극(24)과 접속하게 하여 성막하고 포토리소그래피공정 및 에칭공정에 의해 반사전극(71)을 형성한다. 이 반사전극(71)은 적어도 액정 패널의 개구부에 형성된다. 반사전극(71)의 주변은 트랜지스터부(2), 게이트 버스라인(51), 드레인 버스라인(21)과 일부 겹치도록 형성하여도 좋다. 이상과 같이 하여 액티브 매트릭스 기판이 제조될 수 있다.
여기서 반사전극층의 성막 조건으로서 예를 들면, 스퍼터링법을 이용하여 Ar 가스를 100sccm의 유량으로 공급하고 Al을 온도: 200℃, 압력:0.3Pa, 파워: 5kw의 조건으로 성막함에 의해 달성할 수 있다.
또한, 반사전극 등의 형성 조건으로서 예를 들면, 습식 에칭법을 이용하여 Al막을 인산 79%, 질산 0.5%, 40℃의 용액으로 60초간 처리함에 의해 달성할 수 있다.
최종적으로는 투명전극 및 컬러필터를 구비한 대향기판 및 액티브 매트릭스 기판의 각각에 배향막을 형성한 후 액티브 매트릭스 기판과 대향기판을 맞붙이고 이들의 기판 사이에 액정을 밀봉하여 액정층을 형성하고 이로써 반사형 액정표시장치가 제조된다(도시생략).
다음에 본 발명의 실시예 2를 도면을 이용하여 설명한다. 도 9는 본 발명의 실시예 2에 관한 반사형 액정표시장치에 있어서의 액티브 매트릭스 기판의 회로도이고, 도 10은 본 발명의 실시예 2에 관한 반사형 액정표시장치에 있어서의 액티브 매트릭스 기판의 트랜지스터부의 제조공정을 모식적으로 도시한 공정 단면도이고, 도 11 내지 16은 본 발명의 실시예 2에 관한 반사형 액정표시장치에 있어서의 액티브 매트릭스 기판의 보호회로부의 제조공정을 모식적으로 도시한 상면도이고, 도 17은 본 발명의 실시예 2에 관한 반사형 액정표시장치에 있어서의 액티브 매트릭스 기판의 층간절연막의 표면처리공정을 모식적으로 도시한 공정 단면도이다. 이 반사형 액정표시장치에 이용되는 액티브 매트릭스 기판은 도 9를 참조하면 실시예 1에 있어서의 스토리지 커패시터부를 없애고 보호회로(보호소자부(4), 보호단자부(56) 및 보호 버스라인(54))를 마련한 것으로서 트랜지스터부(2)의 구조는 실시예 1과 같지만 콘택 홀을 형성할 때의 공정이 실시예 1과 다르다. 보호회로는 정전기 등에 의해 외부로부터 과전류가 입력되었을 때에, 보호소자부(4)가 온으로 되어 보호 버스라인(54)으로 전류를 도망가게 함으로써 표시에 관계하는 내부소자의 파괴를 막는 것이다.
다음에 도 10 내지 17을 참조하여 실시예 2에 관한 반사형 액정표시장치에 있어서의 액티브 매트릭스 기판의 트랜지스터부의 제조방법을 설명한다.
우선 도 10의 (a) 및 도 11에 도시한 바와 같이 실시예 1의 경우와 마찬가지로 SiO2 등의 절연성 기판(10)의 위에 소스/드레인전극(22, 23)(드레인 버스라인(21)을 포함한다) 및 보호회로용의 소스/드레인 배선(26)을 형성한다. 소스/드레인전극 등을 형성한 후에 도면상에는 나타나 있지 않지만 PH3처리를 행하여 소스/드레인전극 등의 표면에 인(燐)층을 형성하는 것이 바람직하다. 또한, 스토리지 커패시터부도 동시에 형성하는 경우엔 이 공정에서 용량전극을 형성한다.
다음에 도 10의 (b) 및 도 12 에 도시한 바와 같이, 실시예 1의 경우와 마찬가지로 절연성 기판(10)상에 소스/드레인전극(22, 23) 및 보호회로용의 소스/드레인 배선(26) 각각의 상대하는 측을 덮도록 하여 실리콘층(30), 게이트절연막(40), 게이트전극(52)(게이트 버스라인을 포함한다) 및 보호전극(55)(보호 버스라인(54)을 포함한다)을 형성한다. 이로써 트랜지스터부(2) 및 보호소자부(4)가 만들어진다. 또한, 스토리지 커패시터부도 동시에 형성하는 경우엔 이 공정에서 용량전극위를 통하도록 게이트 버스라인을 형성한다.
다음에 도 10의 (c) 및 도 13에 도시한 바와 같이, 실시예 1의 경우와 마찬가지로 절연성 기판(10)상에 트랜지스터부, 드레인 버스라인(21), 게이트 버스라인, 보호전극(55) 및 보호 버스라인(54)을 덮도록 하여 스퍼터링 또는 CVD법 등을 이용하여 SiNX 등으로 이루어지는 패시베이션막(61)을 성막한다. 실시예 2에서는 패시베이션막(61)의 성막 후 곧바로는 콘택 홀의 형성을 하지 않는 점에서 실시예 1의 경우와 다르다. 또한, 스토리지 커패시터부도 동시에 형성하는 경우엔 이 공정에서 스토리지 커패시터부상에도 패시베이션막을 성막한다.
다음에 도 10의 (d), 도 14 및 도 17의 (a) 내지 도 17의 (c)에 도시한 바와 같이, 패시베이션막(61)상에 감광성의 아크릴수지, 폴리이미드수지 등의 유기재료로 이루어지는 층간절연막(62)을 성막하고 예를 들면, 하프톤 노광법 또는 2회 노광법 등에 의한 포토리소그래피공정 및 에칭공정에 의해 층간절연막(62)의 표면을 요철로 형성함과 함께 소스전극(22), 드레인 버스라인(21), 보호전극(55) 및 보호 버스라인(54)상으로서 패시베이션막(61)상의 소정 위치에 층간절연막(62)을 관통한 콘택 홀(63, 65)을 형성한다. 실시예 2에서는, 패시베이션막(61)에 콘택 홀을 형성하기 전에 층간절연막(62)에 콘택 홀(개구부)를 형성하는 점에서 실시예 1의 경우와 다르다. 또한, 스토리지 커패시터부도 동시에 형성하는 경우엔 이 공정에서 용량전극상의 층간절연막을 관통한 콘택 홀을 형성한다.
다음에 도 10의 (e), 도 15 및 도 17의 (d)에 도시한 바와 같이, 콘택 홀을 형성한 층간절연막(62)을 마스크로 이용하여 에칭공정에 의해 층간절연막(62)의 콘택 홀에 대응하는 소스전극(22), 드레인 버스라인(21), 보호전극(55) 및 보호 버스라인(54)상의 소정 위치에 패시베이션막(61)을 관통한 콘택 홀(63, 65)을 형성한다. 이와 같은 수법을 이용함으로써 실시예 1의 경우보다 다시 1PR을 삭감할 수 있다. 또한, 스토리지 커패시터부도 동시에 형성하는 경우엔 이 공정에서 용량전극상의 패시베이션막을 관통한 콘택 홀을 형성한다.
다음에 도 10의 (f) 및 도 16에 도시한 바와 같이 실시예 1의 경우와 마찬가지로 층간절연막(62)상의 소정 위치에 반사전극(71) 및 단락 배선(72)을 형성한다. 반사전극(71)은 소스전극(22)과 전기적으로 접속한다. 단락 배선(72)은 소정의 콘택 홀(65)을 통해 보호회로용의 소스/드레인 배선(26)과 보호 버스라인(54)과 전기적으로 접속하고 이것과 분리되는 별도의 단락 배선(72)은 소정의 콘택 홀(65)을 통해 드레인 버스라인(21)과 보호전극(55)과 전기적으로 접속한다. 반사전극(71)은 적어도 액정 패널의 개구부에 형성된다. 반사전극(71)의 주변은 트랜지스터부, 게이트 버스라인, 드레인 버스라인과 일부 겹치도록 형성하여도 좋다. 이상과 같이 하여 액티브 매트릭스 기판이 제조될 수 있다. 또한, 스토리지 커패시터부도 동시에 형성하는 경우엔 반사전극을 용량전극과 전기적으로 접속한다.
최종적으로는 투명전극 및 컬러 필터를 구비한 대향기판 및 액티브 매트릭스 기판의 각각에 배향막을 형성한 후 액티브 매트릭스 기판과 대향기판을 맞붙이고 이들의 기판 사이에 액정을 밀봉하여 액정층을 형성하고 이로써 반사형 액정표시장치가 제조된다(도시생략).
본 발명에 의하면 종래 기술과 비교하여 소스/드레인 배선의 형성으로부터 반사전극의 형성까지 있어서 PR공정수가 대폭 삭감되어 있고(8PR→5 또는 4PR) 제조시간의 단축, 저코스트가 실현된다. 그 이유는 실리콘층, 패시베이션막 및 게이트전극층을 1PR로서 연속적으로 에칭되고 있기 때문이다. 또한, 패시베이션막과 층간절연막에 대해 표면의 요철 및 콘택 홀 각각의 형성을 1PR화 한다는 신프로세스를 도입하였기 때문이다. 또한, 층간절연막을 마스크로 하여 패시베이션막을 에칭하기 때문에 패시베이션막 에칭용의 PR공정을 삭제할 수 있기 때문이다.
또한, 본 발명에서는 층간절연막의 표면을 하프톤 노광법에 의한 PR공정 및 에칭공정에 의해 요철 형성하면 자유롭게 요철의 형상을 제어할 수 있어서 양호한 반사특성을 얻을 수 있다.
도 1은 본 발명의 실시예 1에 관한 반사형 액정표시장치에 있어서의 액티브 매트릭스 기판의 회로도.
도 2는 본 발명의 실시예 1에 관한 반사형 액정표시장치에 있어서의 액티브 매트릭스 기판의 제조공정을 모식적으로 도시한 제1 상면도.
도 3은 본 발명의 실시예 1에 관한 반사형 액정표시장치에 있어서의 액티브 매트릭스 기판의 제조공정을 모식적으로 도시한 제2 상면도.
도 4는 본 발명의 실시예 1에 관한 반사형 액정표시장치에 있어서의 액티브 매트릭스 기판의 제조공정을 모식적으로 도시한 제3 상면도.
도 5는 본 발명의 실시예 1에 관한 반사형 액정표시장치에 있어서의 액티브 매트릭스 기판의 제조공정을 모식적으로 도시한 제4 상면도.
도 6은 본 발명의 실시예 1에 관한 반사형 액정표시장치에 있어서의 액티브 매트릭스 기판의 제조공정을 모식적으로 도시한 제5 상면도.
도 7은 본 발명의 실시예 1에 관한 반사형 액정표시장치에 있어서의 액티브 매트릭스 기판의 트랜지스터부의 제조공정을 모식적으로 도시한 공정 단면도(A-A'사이).
도 8은 본 발명의 실시예 1에 관한 반사형 액정표시장치에 있어서의 액티브 매트릭스 기판의 스토리지 커패시터부의 제조공정(B-B'사이)을 모식적으로 도시한 공정 단면도.
도 9는 본 발명의 실시예 2에 관한 반사형 액정표시장치에 있어서의 액티브 매트릭스 기판의 회로도.
도 10은 본 발명의 실시예 2에 관한 반사형 액정표시장치에 있어서의 액티브 매트릭스 기판의 트랜지스터부의 제조공정을 모식적으로 도시한 공정 단면도.
도 11은 본 발명의 실시예 2에 관한 반사형 액정표시장치에 있어서의 액티브 매트릭스 기판의 보호회로부의 제조공정을 모식적으로 도시한 제1 상면도.
도 12는 본 발명의 실시예 2에 관한 반사형 액정표시장치에 있어서의 액티브 매트릭스 기판의 보호회로부의 제조공정을 모식적으로 도시한 제2 상면도.
도 13은 본 발명의 실시예 2에 관한 반사형 액정표시장치에 있어서의 액티브 매트릭스 기판의 보호회로부의 제조공정을 모식적으로 도시한 제3 상면도.
도 14는 본 발명의 실시예 2에 관한 반사형 액정표시장치에 있어서의 액티브 매트릭스 기판의 보호회로부의 제조공정을 모식적으로 도시한 제4 상면도.
도 15는 본 발명의 실시예 2에 관한 반사형 액정표시장치에 있어서의 액티브 매트릭스 기판의 보호회로부의 제조공정을 모식적으로 도시한 제5 상면도.
도 16은 본 발명의 실시예 2에 관한 반사형 액정표시장치에 있어서의 액티브 매트릭스 기판의 보호회로부의 제조공정을 모식적으로 도시한 제6 상면도.
도 17은 본 발명의 실시예 2에 관한 반사형 액정표시장치에 있어서의 액티브 매트릭스 기판의 층간절연막의 표면처리공정을 모식적으로 도시한 공정 단면도.
도 18은 종래의 한예에 관한 반사형 액정표시장치에 있어서의 액티브 매트릭스 기판의 제조방법을 도시한 플로우차트.
(도면의 주요부분에 대한 부호의 설명)
1 : 액티브 매트릭스 기판 2 : 트랜지스터부
3 : 스토리지 커패시터부(축적 용량부) 4 : 보호소자부
10 : 절연성 기판 21 : 드레인 버스라인
22 : 소스전극(소스전극층) 23 : 드레인전극
24 : 용량전극 25 : 드레인단자부
26 : 소스/드레인 배선(보호회로용) 30 : 실리콘층
40 : 게이트절연막 51 : 게이트 버스라인
52 : 게이트전극(게이트전극층) 53 : 게이트단자부
54 : 보호 버스라인 55 : 보호전극
56 : 보호단자부 61 : 패시베이션막
62 : 층간절연막 63 : 드레인전극용 콘택 홀
64 : 용량전극용 콘택 홀 65 : 보호전극용 콘택 홀
71 : 반사전극(반사전극층) 72 : 단락 배선
81 : 액정 91 : 코먼전위 공급단자
92 : 코먼전극

Claims (16)

  1. (a) 절연성 기판상에 저저항의 금속층을 퇴적하고 제1 마스크를 이용하여 소스/드레인 배선을 형성하는 공정과,
    (b) 상기 소스/드레인 배선을 포함하는 상기 절연성 기판상에 실리콘층, 게이트절연막 및 게이트전극층의 순서로 적층하고 제2 마스크를 이용하여 박막트랜지스터 영역 및 게이트 배선을 형성하는 공정과,
    (c) 상기 소스/드레인 배선, 상기 박막트랜지스터 영역 및 상기 게이트 배선을 포함하는 상기 절연성 기판상에 패시베이션막을 퇴적하고 제3 마스크를 이용하여 상기 소스 배선상의 소정 위치에 상기 패시베이션막을 관통하는 트랜지스터용의 개구부를 형성하는 공정과,
    (d) 상기 패시베이션막상에 층간절연막을 퇴적하고 제4 마스크를 이용하여 상기 층간절연막의 표면에 요철면을 형성함과 함께 상기 패시베이션막의 트랜지스터용의 개구부와 대응하는 위치에 상기 층간절연막을 관통하는 트랜지스터용의 개구부를 형성하는 공정과,
    (e) 상기 층간절연막의 요철면에 따라서 반사성의 금속을 퇴적하고 제5 마스크를 이용하여 상기 패시베이션막 및 상기 층간절연막 각각의 트랜지스터용의 개구부를 통해 상기 소스 배선과 전기적으로 접속하는 반사전극을 형성하는 공정을 포함하는 것을 특징으로 하는 반사형 액정표시장치의 제조방법.
  2. (a) 절연성 기판상에 저저항의 금속층을 퇴적하고 제1 마스크를 이용하여 소스/드레인 배선을 형성하는 공정과,
    (b) 상기 소스/드레인 배선을 포함하는 상기 절연성 기판상에 실리콘층, 게이트절연막 및 게이트전극층의 순서로 적층하고 제2 마스크를 이용하여 박막트랜지스터 영역 및 게이트 배선을 형성하는 공정과,
    (c) 상기 소스/드레인 배선, 상기 박막트랜지스터 영역 및 상기 게이트 배선을 포함하는 상기 절연성 기판상에 패시베이션막 및 층간절연막의 순서로 퇴적하고 제3 마스크를 이용하여 상기 층간절연막의 표면에 요철면을 형성함과 함께 상기 소스 배선상의 소정 위치에 상기 층간절연막을 관통하는 트랜지스터용의 개구부를 형성하는 공정과,
    (d) 상기 층간절연막을 마스크로 이용하여 상기 층간절연막의 트랜지스터용의 개구부와 대응하는 위치에 상기 패시베이션막을 관통하는 트랜지스터용의 개구부를 형성하는 공정과,
    (e) 상기 층간절연막의 요철면에 따라서 반사성의 금속을 퇴적하고 제4 마스크를 이용하여 상기 패시베이션막 및 상기 층간절연막 각각의 트랜지스터용의 개구부를 통해 상기 소스 배선과 전기적으로 접속하는 반사전극을 형성하는 공정을 포함하는 것을 특징으로 하는 반사형 액정표시장치의 제조방법.
  3. 제 1항에 있어서,
    상기 층간절연막의 요철면 및 트랜지스터용의 개구부를 하프톤 노광법 또는 2회 노광법에 의해 형성하는 것을 특징으로 하는 반사형 액정표시장치의 제조방법.
  4. 제 3항에 있어서,
    상기 층간절연막의 요철면 및 트랜지스터용의 개구부를 광의 투과량이 제어된 노광 마스크를 이용하여 형성하는 것을 특징으로 하는 반사형 액정표시장치의 제조방법.
  5. 제 1항에 있어서,
    상기 소스/드레인 배선을 형성할 때 용량전극을 형성하고,
    상기 박막트랜지스터 영역 및 상기 게이트 배선을 형성할 때 상기 용량전극을 포함하는 상기 절연성 기판상에 상기 게이트 배선을 형성하고,
    상기 층간절연막 및 상기 패시베이션막 각각의 트랜지스터용의 개구부를 형성할 때 상기 용량전극상의 소정 위치에 상기 층간절연막 및 상기 패시베이션막을 관통하는 축적 용량부용의 개구부를 형성하고,
    상기 반사전극을 형성할 때 상기 패시베이션막 및 상기 층간절연막 각각의 축적 용량부용의 개구부를 통해 상기 용량전극과 전기적으로 접속하게 하여 상기 반사전극을 형성하는 것을 특징으로 하는 청구항 반사형 액정표시장치의 제조방법.
  6. 제 1항에 있어서,
    상기 소스/드레인 배선을 형성할 때 보호회로용의 소스/드레인 배선을 형성하고,
    상기 박막트랜지스터 영역 및 상기 게이트 배선을 형성할 때 보호전극 및 보호 배선을 형성하고,
    상기 패시베이션막 및 상기 층간절연막을 형성할 때 상기 보호회로용의 소스/드레인 배선, 상기 보호전극 및 상기 보호 배선을 포함하는 상기 절연성 기판상에 상기 패시베이션막 및 상기 층간절연막을 형성하고,
    상기 층간절연막 및 상기 패시베이션막 각각의 트랜지스터용의 개구부를 형성할 때 상기 보호회로용의 상기 드레인 배선, 상기 보호회로용의 소스/드레인 배선, 상기 보호전극 및 상기 보호 배선상의 소정 위치에 상기 패시베이션막 및 상기 층간절연막을 관통한 보호회로용의 개구부를 형성하고,
    상기 반사전극을 형성할 때 상기 반사성의 금속에 의해 동시에 소정의 상기 보호회로용의 개구부를 통해 상기 보호회로용의 소스/드레인 배선과 상기 보호 배선을 전기적으로 접속하는 제1 단락 배선을 형성함과 함께 소정의 상기 보호회로용의 개구부를 통해 상기 드레인 배선과 상기 보호전극을 전기적으로 접속하는 제2 단락 배선을 형성하는 것을 특징으로 하는 반사형 액정표시장치의 제조방법.
  7. 제 1항에 있어서,
    상기 층간절연막의 요철면을 형성한 후, 상기 반사성의 금속을 퇴적하기 전에 적어도 상기 층간절연막의 요철면을 열처리하는 공정을 포함하는 것을 특징으로 하는 반사형 액정표시장치의 제조방법
  8. 제 1항에 있어서,
    상기 소스/드레인 배선을 형성한 후, 실리콘층, 게이트절연막 및 게이트전극층의 순서로 적층하기 전에 적어도 상기 소스/드레인 배선을 PH3처리하는 공정을 포함하는 것을 특징으로 하는 반사형 액정표시장치의 제조방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 기판상의 드레인 버스라인과 게이트 버스라인의 교차부에 배열설치된 스위치 트랜지스터의 소스 전극에, 절연막상에 형성되는 반사판 전극이 콘택을 갖는 액정 표시장치의 액티브매트릭스 기판을 제조하는 방법에 있어서,
    상기 스위치 트랜지스터, 드레인 버스라인과 게이트 버스라인이 형성된 상기 기판상에 상기 반사판 전극과의 계면을 이루기 위한 감광형 절연막을 퇴적하는 공정과,
    상기 감광형 절연막의 계면에 요철과 상기 감광형 절연막을 관통하는 콘택홀의 형성을 하프톤 노광과 2회 노광중 어느 하나로 행하는 공정을 포함하는 것을 특징으로 하는 액정 표시장치의 액티브 매트릭스 기판을 제조하는 방법.
  14. 제 13항에 있어서,
    상기 콘택홀이 형성된 상기 감광형 절연막을 에칭마스크로서, 상기 기판과 상기 감광형 절연막과의 사이에 삽입되어 있는 절연막에 상기 소스전극에 도달하는 콘택홀을 형성하는 공정을 포함하는 것을 특징으로 하는 액정 표시장치의 액티브 매트릭스 기판을 제조하는 방법.
  15. 제 13항에 있어서,
    소스와 드레인 전극패턴이 형성된 절연성 기판위에 실리콘층, 게이트 절연막, 게이트 전극층을 퇴적하는 공정과,
    노광과 에칭에 의해 게이트 전극과 상기 게이트 버스라인을 패턴형성하고, 계속하여 상기 게이트 절연층, 실리콘층을 연속 에칭하여 순 스태커 구조의 상기 스위치 트랜지스터를 제작하는 공정을 포함하는 것을 특징으로하는 액정 표시장치의 액티브 매트릭스 기판을 제조하는 방법.
  16. 기판위의 드레인 버스라인과 게이트 버스라인의 교차부에 배열설치된 순 스태거 구조의 스위치 트랜지스터를 갖는 액정표시 장치의 액티브 매트릭스 기판을 제조하는 방법에 있어서,
    소스와 드레인 전극패턴이 형성된 절연성 기판상에 실리콘층, 게이트 절연막, 게이트 전극층을 퇴적하는 공정과,
    노광과 에칭에 의해 게이트 전극과 상기 게이트 버스라인을 형성하고, 계속하여 상기 게이트 절연층, 상기 실리콘층을 연속 에칭하고, 순 스태거 구조의 상기 스위치 트랜지스터를 제작하는 공정을 포함 하는 것을 특징으로 하는 액정표시 장치의 액티브 매트릭스 기판을 제조하는 방법.
KR10-2001-0070351A 2000-11-30 2001-11-13 반사형 액정표시장치 및 그 제조방법과 액정표시 장치의 액티브 매트릭스 기판을 제조하는 방법 KR100472835B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00364559 2000-11-30
JP2000364559A JP4632522B2 (ja) 2000-11-30 2000-11-30 反射型液晶表示装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-0070199A Division KR100536328B1 (ko) 2000-11-30 2004-09-03 반사형 액정표시장치

Publications (2)

Publication Number Publication Date
KR20020042419A KR20020042419A (ko) 2002-06-05
KR100472835B1 true KR100472835B1 (ko) 2005-03-08

Family

ID=18835480

Family Applications (2)

Application Number Title Priority Date Filing Date
KR10-2001-0070351A KR100472835B1 (ko) 2000-11-30 2001-11-13 반사형 액정표시장치 및 그 제조방법과 액정표시 장치의 액티브 매트릭스 기판을 제조하는 방법
KR10-2004-0070199A KR100536328B1 (ko) 2000-11-30 2004-09-03 반사형 액정표시장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR10-2004-0070199A KR100536328B1 (ko) 2000-11-30 2004-09-03 반사형 액정표시장치

Country Status (4)

Country Link
US (3) US6947103B2 (ko)
JP (1) JP4632522B2 (ko)
KR (2) KR100472835B1 (ko)
TW (1) TW583449B (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7317208B2 (en) * 2002-03-07 2008-01-08 Samsung Electronics Co., Ltd. Semiconductor device with contact structure and manufacturing method thereof
WO2003079107A1 (fr) * 2002-03-19 2003-09-25 Koninklijke Philips Electronics N.V. Dispositif a semiconducteur, son procede de production, et ecran a cristaux liquides
KR100685924B1 (ko) * 2002-07-29 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
AU2003283715A1 (en) * 2002-12-14 2004-07-09 Koninklijke Philips Electronics N.V. Manufacture of shaped structures in lcd cells, and masks therefor
KR100945350B1 (ko) * 2002-12-30 2010-03-08 엘지디스플레이 주식회사 액정 표시소자 및 그 제조방법
CN1333306C (zh) * 2003-02-19 2007-08-22 友达光电股份有限公司 应用于接触窗制程的光罩及其接触窗制程
JP2005011793A (ja) * 2003-05-29 2005-01-13 Sony Corp 積層構造の製造方法および積層構造、表示素子ならびに表示装置
JP4610552B2 (ja) * 2003-06-04 2011-01-12 ティーピーオー、ホンコン、ホールディング、リミテッド 液晶表示装置の製造方法
KR100962640B1 (ko) * 2003-07-12 2010-06-11 삼성전자주식회사 박막 트랜지스터 제조방법
WO2005029169A1 (en) * 2003-09-22 2005-03-31 Koninklijke Philips Electronics N.V. Method of manufacturing liquid crystal display device
JP4088619B2 (ja) * 2004-01-28 2008-05-21 シャープ株式会社 アクティブマトリクス基板及び表示装置
US20050239219A1 (en) * 2004-04-26 2005-10-27 Moon Bum-Ki Process for fabrication of a ferrocapacitor with a large effective area
US8901268B2 (en) * 2004-08-03 2014-12-02 Ahila Krishnamoorthy Compositions, layers and films for optoelectronic devices, methods of production and uses thereof
US7119444B2 (en) * 2004-08-13 2006-10-10 Texas Instruments Incorporated Versatile system for charge dissipation in the formation of semiconductor device structures
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
KR20070008099A (ko) * 2005-07-13 2007-01-17 삼성전자주식회사 표시기판, 이를 포함하는 액정표시패널 및 이의 제조방법
JP2008116770A (ja) * 2006-11-07 2008-05-22 Hitachi Displays Ltd 表示装置
KR101783193B1 (ko) * 2008-09-12 2017-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8557877B2 (en) 2009-06-10 2013-10-15 Honeywell International Inc. Anti-reflective coatings for optically transparent substrates
CN102629008B (zh) * 2011-03-30 2014-08-27 京东方科技集团股份有限公司 一种薄膜晶体管液晶显示面板及其制作方法
US8864898B2 (en) 2011-05-31 2014-10-21 Honeywell International Inc. Coating formulations for optical elements
KR20130114996A (ko) * 2012-04-10 2013-10-21 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
US9166021B2 (en) * 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20140056565A (ko) 2012-10-29 2014-05-12 삼성디스플레이 주식회사 유기 발광 표시 장치, 박막 트랜지스터 표시판 및 그 제조 방법
KR20150084142A (ko) * 2014-01-13 2015-07-22 삼성디스플레이 주식회사 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치
US9312276B2 (en) * 2014-03-28 2016-04-12 Shenzhen China Star Optoelectronics Technology Co., Ltd Method for manufacturing array substrate
EP3194502A4 (en) 2015-04-13 2018-05-16 Honeywell International Inc. Polysiloxane formulations and coatings for optoelectronic applications
CN105045002A (zh) * 2015-09-09 2015-11-11 深圳市华星光电技术有限公司 Psva型液晶显示面板及其制作方法
KR102492215B1 (ko) 2015-11-27 2023-01-27 삼성디스플레이 주식회사 터치 센서 및 그 제작 방법
CN106783918A (zh) * 2016-12-16 2017-05-31 Tcl集团股份有限公司 一种像素bank结构及制作方法
CN109102772B (zh) * 2017-06-20 2023-11-21 昆山国显光电有限公司 驱动电路板和显示装置
CN107403809A (zh) * 2017-07-19 2017-11-28 武汉华星光电技术有限公司 一种显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1048669A (ja) * 1996-08-05 1998-02-20 Nec Corp 薄膜トランジスター、その製造方法および表示装置
KR20000028901A (ko) * 1998-10-07 2000-05-25 이데이 노부유끼 전기 광학 장치, 전기 광학 장치용 구동 기판 및 이들의제조 방법
KR20000057740A (ko) * 1999-01-13 2000-09-25 이데이 노부유끼 액정 패널, 액정 패널 제조 방법, 액정 표시 장치, 및액정 프로젝터

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02165125A (ja) * 1988-12-20 1990-06-26 Seiko Epson Corp 表示装置
JP3012596B2 (ja) 1991-09-10 2000-02-21 シャープ株式会社 反射型液晶表示装置およびその製造方法
US5728592A (en) * 1992-10-09 1998-03-17 Fujitsu Ltd. Method for fabricating a thin film transistor matrix device
JP2990046B2 (ja) * 1995-08-16 1999-12-13 日本電気株式会社 反射型液晶表示装置及びその製造方法
JP2865039B2 (ja) * 1995-12-26 1999-03-08 日本電気株式会社 薄膜トランジスタ基板の製造方法
US5907008A (en) * 1996-03-18 1999-05-25 Kabushiki Kaisha Toshiba Black coloring composition, high heat resistance light-shielding component, array substrate, liquid crystal and method of manufacturing array substrate
JP3961044B2 (ja) * 1996-05-14 2007-08-15 シャープ株式会社 電子回路装置
KR100192447B1 (ko) * 1996-05-15 1999-06-15 구자홍 액정표시장치의 제조방법
JPH1152429A (ja) * 1997-06-05 1999-02-26 Seiko Epson Corp 液晶パネル用基板、液晶パネル及びそれを用いた電子機器
JP3410667B2 (ja) * 1997-11-25 2003-05-26 シャープ株式会社 反射型液晶表示装置およびその製造方法
JP3973787B2 (ja) * 1997-12-31 2007-09-12 三星電子株式会社 液晶表示装置及びその製造方法
JPH11233778A (ja) * 1998-02-10 1999-08-27 Sanyo Electric Co Ltd 表示装置
JP3019831B2 (ja) * 1998-03-11 2000-03-13 日本電気株式会社 反射型液晶表示装置及びその製造方法
JPH11330483A (ja) * 1998-05-20 1999-11-30 Seiko Epson Corp 半導体装置の製造方法、半導体装置及び電気光学装置並びに電子機器
US6670080B2 (en) * 1998-07-21 2003-12-30 Canon Kabushiki Kaisha Mask pattern creating method and mask pattern creating apparatus
JP2000111945A (ja) * 1998-10-01 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
KR20010028901A (ko) 1999-09-27 2001-04-06 김진호 절전 스위치를 부착한 플러그
US6646287B1 (en) * 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1048669A (ja) * 1996-08-05 1998-02-20 Nec Corp 薄膜トランジスター、その製造方法および表示装置
KR20000028901A (ko) * 1998-10-07 2000-05-25 이데이 노부유끼 전기 광학 장치, 전기 광학 장치용 구동 기판 및 이들의제조 방법
KR20000057740A (ko) * 1999-01-13 2000-09-25 이데이 노부유끼 액정 패널, 액정 패널 제조 방법, 액정 표시 장치, 및액정 프로젝터

Also Published As

Publication number Publication date
TW583449B (en) 2004-04-11
US20020063825A1 (en) 2002-05-30
KR20020042419A (ko) 2002-06-05
US20070035673A1 (en) 2007-02-15
JP2002169171A (ja) 2002-06-14
JP4632522B2 (ja) 2011-02-16
US6947103B2 (en) 2005-09-20
US7623204B2 (en) 2009-11-24
US20050151892A1 (en) 2005-07-14
KR100536328B1 (ko) 2005-12-12
KR20040087978A (ko) 2004-10-15

Similar Documents

Publication Publication Date Title
KR100472835B1 (ko) 반사형 액정표시장치 및 그 제조방법과 액정표시 장치의 액티브 매트릭스 기판을 제조하는 방법
JP4718725B2 (ja) 液晶表示装置の製造方法
US7489380B2 (en) Thin film transistor substrate of horizontal electric field applying type and fabricating method thereof
KR100322969B1 (ko) 인-플레인 스위칭 모드 액정표시장치 및 그의 제조방법
KR100857133B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
US8435814B2 (en) Method for fabricating a liquid crystal display device and an LCD device thereby
US7316944B2 (en) Fabricating method of a liquid crystal display device
US8593606B2 (en) Liquid crystal display and fabricating method thereof
US7129105B2 (en) Method for manufacturing thin film transistor array panel for display device
US7667807B2 (en) In-plane-switching-mode liquid crystal display device
JP4651826B2 (ja) 反射型表示装置及びその製造方法
US7528918B2 (en) Thin film transistor substrate of fringe field switching type and fabricating method thereof
JP2007011340A (ja) 液晶表示装置とその製造方法
US20070285591A1 (en) Liquid crystal display panel and method of manufacturing the same
CN101320739A (zh) 薄膜晶体管阵列面板及其制造方法
US20090073364A1 (en) Lateral electric-field type Liquid Crystal Display device and method of fabricating the same
KR101290282B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR20070008882A (ko) 액정표시장치 및 그 제조방법
KR101149938B1 (ko) 프린지 필드 스위치 타입의 박막 트랜지스터 기판 제조방법
KR101086121B1 (ko) 수평전계방식 액정표시소자 및 그 제조방법
KR100631371B1 (ko) 액정표시장치용 어레이패널 및 그의 제조방법
KR101035927B1 (ko) Ips 모드 액정표시소자의 제조방법
JPH021947A (ja) 薄膜トランジスタの製造方法
KR101211245B1 (ko) 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조방법
KR20070072116A (ko) 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee