JP2002169171A - 反射型液晶表示装置及びその製造方法 - Google Patents

反射型液晶表示装置及びその製造方法

Info

Publication number
JP2002169171A
JP2002169171A JP2000364559A JP2000364559A JP2002169171A JP 2002169171 A JP2002169171 A JP 2002169171A JP 2000364559 A JP2000364559 A JP 2000364559A JP 2000364559 A JP2000364559 A JP 2000364559A JP 2002169171 A JP2002169171 A JP 2002169171A
Authority
JP
Japan
Prior art keywords
insulating film
wiring
forming
interlayer insulating
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000364559A
Other languages
English (en)
Other versions
JP4632522B2 (ja
Inventor
Hiroshi Sakurai
洋 桜井
Hidenori Ikeno
英徳 池野
Yuichi Yamaguchi
裕一 山口
Hiroshi Kano
博司 加納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000364559A priority Critical patent/JP4632522B2/ja
Priority to KR10-2001-0070351A priority patent/KR100472835B1/ko
Priority to TW090129753A priority patent/TW583449B/zh
Priority to US09/996,699 priority patent/US6947103B2/en
Publication of JP2002169171A publication Critical patent/JP2002169171A/ja
Priority to KR10-2004-0070199A priority patent/KR100536328B1/ko
Priority to US11/029,349 priority patent/US20050151892A1/en
Priority to US11/504,026 priority patent/US7623204B2/en
Application granted granted Critical
Publication of JP4632522B2 publication Critical patent/JP4632522B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/02—Function characteristic reflective
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】ＰＲ工程を削減しても良好な表示機能を有する
反射型液晶表示装置及びその製造方法を提供すること。 【解決手段】反射型液晶表示装置の製造方法において、
（ａ）第１のマスクを用いて、ソース／ドレイン配線を
形成する工程と、（ｂ）第２のマスクを用いて、薄膜ト
ランジスタ領域及びゲート配線を形成する工程と、
（ｃ）第３のマスクを用いて、パッシベーション膜のト
ランジスタ用の開口部を形成する工程と、（ｄ）第４の
マスクを用いて、ハーフトーン露光法により層間絶縁膜
の表面に凸凹面とトランジスタ用の開口部を形成する工
程と、（ｅ）第５のマスクを用いて、パッシベーション
膜及び層間絶縁膜それぞれのトランジスタ用の開口部を
通って前記ソース配線と電気的に接続する反射電極を形
成する工程と、を含むことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、反射型液晶表示装
置及びその製造方法に関し、特に、ＰＲ工程を削減して
も良好な表示機能を有する反射型液晶表示装置及びその
製造方法に関する。
【０００２】
【従来の技術】反射型液晶表示装置は、携帯端末用の表
示装置として利用されている。この反射型液晶表示装置
は、外部から入射した光を装置内部に備えられた反射板
で反射させ、この反射光を表示光源として利用すること
で、光源にバックライトを不要としている。その結果、
反射型液晶表示装置は、透過型液晶表示装置よりも低消
費電力化、薄型化、軽量化を達成するのに有効である。
【０００３】反射型液晶表示装置の基本構造は、ＴＮ
（ツイステッドネマティック）方式、一枚偏光板方式、
ＳＴＮ（スーパーツイステッドネマティック）方式、Ｇ
Ｈ（ゲストホスト）方式、ＰＤＬＣ（高分子分散）方
式、コレステリック方式等を用いた液晶と、これをスイ
ッチングするための素子と、液晶セル内部あるいは外部
に設けた反射板とからなる。
【０００４】このような反射型液晶表示装置は、薄膜ト
ランジスタあるいは金属／絶縁膜／金属構造ダイオード
をトランジスタとして用いたアクティブマトリクス駆動
方式を採用することによって、高精細・高画質も実現で
きる。
【０００５】また、最適な反射特性を有する反射板を備
えると、広い角度からの入射光に対し表示画面に垂直な
方向へ散乱する光の強度を増加させるのに有効であり、
より明るい表示を得ることができる。
【０００６】
【発明が解決しようとする課題】従来において明るく高
品位の表示が可能な反射型液晶表示装置を製造するに
は、高性能のトランジスタと高性能の反射板とを同一絶
縁性基板上に形成することが要求され、多くの成膜工
程、フォトリソグラフィ工程（ＰＲ工程）及びエッチン
グ工程等が必要となっている。
【０００７】より明るい表示を得るための反射板の作製
方法の従来の一例として、層間絶縁膜で覆ってその表面
を凹凸に形成し、さらにこの凹凸を有する膜上に銀等の
反射膜を形成して反射板とする方法が考案されている
（例えば、特開平１０−３１９４２２号公報参照）。こ
のような反射型液晶表示装置の製造方法における工程を
示す。図１８は、従来の一例に係る反射型液晶表示装置
におけるアクティブマトリクス基板の製造方法を示した
フローチャートである。
【０００８】図１８を参照すると、この反射型液晶表示
装置におけるアクティブマトリクス基板の製造方法で
は、ＰＲ工程を要する工程として、ｓ１工程のゲートバ
ス配線及びゲート電極の形成で１ＰＲ、ｓ３工程のコン
タクト層及び半導体層の形成で２ＰＲ、ｓ４工程のソー
ス電極、ドレイン電極及びソースバス配線の形成で１Ｐ
Ｒ、ｓ６工程のコンタクトホール形成で１ＰＲ、ｓ７工
程のレジスト塗布及びそのパターニングで１ＰＲ、ｓ８
工程の凸部の形成で１ＰＲ、ｓ９工程の反射電極の形成
で１ＰＲであり、計８ＰＲ工程を必要とする。このよう
にＰＲ工程が多いと、反射型液晶表示装置の製造コスト
が高く、従って単価が高いといった問題がある。
【０００９】以上のような事情に照らして、ＰＲ工程数
の削減により製造コストの低下を実現し、かつ、高輝度
及び高品位表示性能を実現することで、高輝度反射型液
晶表示装置を低価格で提供することが要望されている。
【００１０】本発明の目的は、ＰＲ工程を削減しても良
好な表示機能を有する反射型液晶表示装置及びその製造
方法を提供することである。
【００１１】
【課題を解決するための手段】本発明の第１の視点にお
いては、反射型液晶表示装置の製造方法において、
（ａ）絶縁性基板上に低抵抗の金属層を堆積し、第１の
マスクを用いて、ソース／ドレイン配線を形成する工程
と、（ｂ）前記ソース／ドレイン配線を含む前記絶縁性
基板上にシリコン層、ゲート絶縁膜及びゲート電極層の
順に積層し、第２のマスクを用いて、薄膜トランジスタ
領域及びゲート配線を形成する工程と、（ｃ）前記ソー
ス／ドレイン配線、前記薄膜トランジスタ領域及び前記
ゲート配線を含む前記絶縁性基板上パッシベーション膜
を堆積し、第３のマスクを用いて、前記ソース配線上の
所定の位置に前記パッシベーション膜を貫通するトラン
ジスタ用の開口部を形成する工程と、（ｄ）前記パッシ
ベーション膜上に層間絶縁膜を堆積し、第４のマスクを
用いて、前記層間絶縁膜の表面に凹凸面を形成するとと
もに前記パッシベーション膜のトランジスタ用の開口部
と対応する位置に前記層間絶縁膜を貫通するトランジス
タ用の開口部を形成する工程と、（ｅ）前記層間絶縁膜
の凹凸面に沿って反射性の金属を堆積し、第５のマスク
を用いて、前記パッシベーション膜及び前記層間絶縁膜
それぞれのトランジスタ用の開口部を通って前記ソース
配線と電気的に接続する反射電極を形成する工程と、を
含むことを特徴とする。
【００１２】本発明の第２の視点においては、反射型液
晶表示装置の製造方法において、（ａ）絶縁性基板上に
低抵抗の金属層を堆積し、第１のマスクを用いて、ソー
ス／ドレイン配線を形成する工程と、（ｂ）前記ソース
／ドレイン配線を含む前記絶縁性基板上にシリコン層、
ゲート絶縁膜及びゲート電極層の順に積層し、第２のマ
スクを用いて、薄膜トランジスタ領域及びゲート配線を
形成する工程と、（ｃ）前記ソース／ドレイン配線、前
記薄膜トランジスタ領域及び前記ゲート配線を含む前記
絶縁性基板上にパッシベーション膜及び層間絶縁膜の順
に堆積し、第３のマスクを用いて、前記層間絶縁膜の表
面を凹凸面を形成するとともに、前記ソース配線上の所
定の位置に前記層間絶縁膜を貫通するトランジスタ用の
開口部を形成する工程と、（ｄ）前記層間絶縁膜をマス
クに用いて、前記層間絶縁膜のトランジスタ用の開口部
と対応する位置に前記パッシベーション膜を貫通するト
ランジスタ用の開口部を形成する工程と、（ｅ）前記層
間絶縁膜の凹凸面に沿って反射性の金属を堆積し、第４
のマスクを用いて、前記パッシベーション膜及び前記層
間絶縁膜それぞれのトランジスタ用の開口部を通って前
記ソース配線と電気的に接続する反射電極を形成する工
程と、を含むことを特徴とする。
【００１３】また、前記反射型液晶表示装置の製造方法
において、前記層間絶縁膜の凹凸面及びトランジスタ用
の開口部の形成は、ハーフトーン露光法又は２回露光法
により形成することが好ましい。
【００１４】また、前記反射型液晶表示装置の製造方法
において、前記層間絶縁膜の凹凸面及びトランジスタ用
の開口部の形成は、光の透過量が制御された露光マスク
を用いて形成することが好ましい。
【００１５】本発明の第３の視点においては、前記反射
型液晶表示装置の製造方法において、前記ソース／ドレ
イン配線を形成する際に、容量電極を形成し、前記薄膜
トランジスタ領域及び前記ゲート配線を形成する際に、
前記容量電極を含む前記絶縁性基板上に前記ゲート配線
を形成し、前記層間絶縁膜及び前記パッシベーション膜
それぞれのトランジスタ用の開口部を形成する際に、前
記容量電極上の所定の位置に前記層間絶縁膜及び前記パ
ッシベーション膜を貫通する蓄積容量部用の開口部を形
成し、前記反射電極を形成する際に、前記パッシベーシ
ョン膜及び前記層間絶縁膜それぞれの蓄積容量部用の開
口部を通って前記容量電極と電気的に接続するようにし
て前記反射電極を形成することを特徴とする。
【００１６】本発明の第４の視点においては、前記反射
型液晶表示装置の製造方法において、前記ソース／ドレ
イン配線を形成する際に、保護回路用のソース／ドレイ
ン配線を形成し、前記薄膜トランジスタ領域及び前記ゲ
ート配線を形成する際に、保護電極及び保護配線を形成
し、前記パッシベーション膜及び前記層間絶縁膜を形成
する際に、前記保護回路用のソース／ドレイン配線、前
記保護電極及び前記保護配線を含む前記絶縁性基板上に
前記パッシベーション膜及び前記層間絶縁膜を形成し、
前記層間絶縁膜及び前記パッシベーション膜それぞれの
トランジスタ用の開口部を形成する際に、前記保護回路
用の前記ドレイン配線、前記保護回路用のソース／ドレ
イン配線、前記保護電極及び前記保護配線上の所定の位
置に前記パッシベーション膜及び前記層間絶縁膜を貫通
した保護回路用の開口部を形成し、前記反射電極を形成
する際に、前記反射性の金属によって同時に所定の前記
保護回路用の開口部を通って前記保護回路用のソース／
ドレイン配線と前記保護配線とを電気的に接続する第１
短絡配線を形成するとともに、所定の前記保護回路用の
開口部を通って前記ドレイン配線と前記保護電極とを電
気的に接続する第２短絡配線を形成することを特徴とす
る。
【００１７】また、前記反射型液晶表示装置の製造方法
において、前記層間絶縁膜の凹凸面を形成した後であっ
て、前記反射性の金属を堆積する前において、少なくと
も前記層間絶縁膜の凹凸面を熱処理する工程を含むこと
が好ましい。
【００１８】また、前記反射型液晶表示装置の製造方法
において、前記ソース／ドレイン配線を形成した後であ
って、シリコン層、ゲート絶縁膜及びゲート電極層の順
に積層する前において、少なくとも前記ソース／ドレイ
ン配線をＰＨ3処理する工程を含むことが好ましい。
【００１９】本発明の第５の視点においては、反射型液
晶表示装置において、絶縁性基板上の所定の位置に形成
されたソース／ドレイン配線と、前記ソース／ドレイン
配線を含む前記絶縁性基板上の所定の位置にシリコン
層、ゲート絶縁膜及びゲート電極金属層の順に基板の法
線方向から見て略重なるように堆積した積層体を成して
形成された薄膜トランジスタ領域及びゲート配線と、前
記ソース／ドレイン配線、前記薄膜トランジスタ領域及
び前記ゲート配線を含む前記絶縁性基板上に形成される
とともに、前記ソース配線上の所定の位置を貫通して形
成されたトランジスタ用の開口部を有するパッシベーシ
ョン膜と、前記パッシベーション膜上に形成されるとと
もに、表面に凹凸面が形成され、前記凹凸面の形成と同
時に前記パッシベーション膜のトランジスタ用の開口部
と対応する位置に貫通して形成されたトランジスタ用の
開口部を有する層間絶縁膜と、前記層間絶縁膜上に形成
されるとともに、前記層間絶縁膜の表面に沿って凹凸を
有し、前記パッシベーション膜及び前記層間絶縁膜それ
ぞれのトランジスタ用の開口部を通って前記ソース配線
と電気的に接続する反射電極と、を備えることを特徴と
する。
【００２０】本発明の第６の視点においては、前記反射
型液晶表示装置において、前記ソース／ドレイン配線の
形成と同時に絶縁性基板上の所定の位置に形成された容
量電極を有し、前記薄膜トランジスタ領域の形成と同時
に前記容量電極を含む前記絶縁性基板上の所定の位置に
シリコン層、ゲート絶縁膜及びゲート電極金属層の順に
基板の法線方向から見て略重なるように堆積した積層体
を成して形成された蓄積容量部を有し、前記パッシベー
ション膜は、前記蓄積容量部を含む前記絶縁性基板上に
形成されるとともに、前記パッシベーション膜のトラン
ジスタ用の開口部の形成と同時に前記容量電極上の所定
の位置に貫通して形成された蓄積容量部用の開口部を有
し、前記層間絶縁膜は、前記凹凸面の形成と同時に前記
パッシベーション膜の蓄積容量部用の開口部と対応する
位置に貫通して形成された蓄積容量部用の開口部を有
し、前記反射電極は、前記パッシベーション膜及び前記
層間絶縁膜それぞれの蓄積容量部用の開口部を通って前
記容量電極と電気的に接続することを特徴とする。
【００２１】本発明の第７の視点においては、前記反射
型液晶表示装置において、前記ソース／ドレイン配線の
形成と同時に前記絶縁性基板上の所定の位置に形成され
た保護回路用のソース／ドレイン配線を有し、前記薄膜
トランジスタ領域の形成と同時に前記保護回路用のソー
ス／ドレイン配線を含む前記絶縁性基板上の所定の位置
にシリコン層、ゲート絶縁膜及びゲート電極金属層の順
に基板の法線方向から見て略重なるように堆積した積層
体を成して形成された保護電極及び保護配線を有し、前
記パッシベーション膜は、前記保護電極及び前記保護配
線を含む前記絶縁性基板上に形成されるとともに、前記
パッシベーション膜のトランジスタ用の開口部の形成と
同時に前記ドレイン配線、前記保護回路用のソース／ド
レイン配線、前記保護電極及び前記保護配線上の所定の
位置に貫通して形成された保護回路用の開口部を有し、
前記層間絶縁膜は、前記凹凸面の形成と同時に前記パッ
シベーション膜の保護回路用の開口部と対応する位置に
貫通して形成された保護回路用の開口部を有し、前記反
射電極の形成と同時に前記層間絶縁膜上の所定の位置に
形成されるとともに、所定の前記パッシベーション膜及
び前記層間絶縁膜それぞれの保護回路用の開口部を通っ
て前記保護回路用のソース／ドレイン配線と前記保護配
線と電気的に接続する第１短絡配線を有し、前記反射電
極の形成と同時に前記層間絶縁膜上の所定の位置に形成
されるとともに、所定の前記パッシベーション膜及び前
記層間絶縁膜それぞれの保護回路用の開口部を通って前
記ドレイン配線と前記保護電極と電気的に接続する第２
短絡配線を有することを特徴とする。
【００２２】また、前記反射型液晶表示装置において、
前記ソース／ドレイン配線、前記容量電極ないし前記保
護回路用のソース／ドレイン配線は、ＰＨ3処理されて
いることが好ましい。
【００２３】
【発明の実施の形態】反射型液晶表示装置の製造方法に
おいて、（ａ）絶縁性基板上に低抵抗の金属層を堆積
し、第１のマスクを用いて、ソース／ドレイン配線を形
成する工程と、（ｂ）前記ソース／ドレイン配線を含む
前記絶縁性基板上にシリコン層、ゲート絶縁膜及びゲー
ト電極層の順に積層し、第２のマスクを用いて、薄膜ト
ランジスタ領域及びゲート配線を形成する工程と、
（ｃ）前記ソース／ドレイン配線、前記薄膜トランジス
タ領域及び前記ゲート配線を含む前記絶縁性基板上にパ
ッシベーション膜を堆積し、第３のマスクを用いて、前
記ソース配線上の所定の位置に前記パッシベーション膜
を貫通するトランジスタ用の開口部を形成する工程と、
（ｄ）前記パッシベーション膜上に層間絶縁膜を堆積
し、第４のマスクを用いて、ハーフトーン露光法により
前記層間絶縁膜の表面に凹凸面を形成するとともに前記
パッシベーション膜のトランジスタ用の開口部と対応す
る位置に前記層間絶縁膜を貫通するトランジスタ用の開
口部を形成する工程と、（ｅ）前記層間絶縁膜の凹凸面
に沿って反射性の金属を堆積し、第５のマスクを用い
て、前記パッシベーション膜及び前記層間絶縁膜それぞ
れのトランジスタ用の開口部を通って前記ソース配線と
電気的に接続する反射電極を形成する工程と、を含むこ
とにより、ソース／ドレイン配線の形成から反射電極の
形成までにおいて計５ＰＲで済み、従来の製造方法にお
けるＰＲ工程より大幅に削減することができる。
【００２４】また、反射型液晶表示装置の製造方法にお
いて、（ａ）絶縁性基板上に低抵抗の金属層を堆積し、
第１のマスクを用いて、ソース／ドレイン配線を形成す
る工程と、（ｂ）前記ソース／ドレイン配線を含む前記
絶縁性基板上にシリコン層、ゲート絶縁膜及びゲート電
極層の順に積層し、第２のマスクを用いて、薄膜トラン
ジスタ領域及びゲート配線を形成する工程と、（ｃ）前
記ソース／ドレイン配線、前記薄膜トランジスタ領域及
び前記ゲート配線を含む前記絶縁性基板上にパッシベー
ション膜及び層間絶縁膜の順に堆積し、第３のマスクを
用いて、ハーフトーン露光法により前記層間絶縁膜の表
面を凹凸面を形成するとともに、前記ソース配線上の所
定の位置に前記層間絶縁膜を貫通するトランジスタ用の
開口部を形成する工程と、（ｄ）前記層間絶縁膜をマス
クに用いて、前記層間絶縁膜のトランジスタ用の開口部
と対応する位置に前記パッシベーション膜を貫通するト
ランジスタ用の開口部を形成する工程と、（ｅ）前記層
間絶縁膜の凹凸面に沿って反射性の金属を堆積し、第４
のマスクを用いて、前記パッシベーション膜及び前記層
間絶縁膜それぞれのトランジスタ用の開口部を通って前
記ソース配線と電気的に接続する反射電極を形成する工
程と、を含むことにより、ソース／ドレイン配線の形成
から反射電極の形成までにおいて計４ＰＲで済み、さら
にＰＲ工程を削減することができる。
【００２５】また、ＰＲ工程を増やすことなく同時に容
量電極部や保護回路を形成することも可能である。
【００２６】
【実施例】本発明の実施例１を図面を用いて説明する。
図１は、本発明の実施例１に係る反射型液晶表示装置に
おけるアクティブマトリクス基板の回路図であり、図２
〜６は、本発明の実施例１に係る反射型液晶表示装置に
おけるアクティブマトリクス基板の製造工程を模式的に
示した上面図であり、１画素を抜き出したものである。
また、図７は、本発明の実施例１に係る反射型液晶表示
装置におけるアクティブマトリクス基板のトランジスタ
部の製造工程を模式的に示した工程断面図であり、図２
〜図６のＡ−Ａ’線における断面を示したものである。
また、図８は、本発明の実施例１に係る反射型液晶表示
装置におけるアクティブマトリクス基板のストレージキ
ャパシタ部の製造工程を模式的に示した工程断面図であ
り、図２〜図６のＢ−Ｂ’線における断面を示したもの
である。
【００２７】実施例１に係るアクティブマトリクス基板
は、液晶をアクティブマトリクス基板に設けた反射電極
と、対向する対向基板に設けた透明電極と、で駆動する
反射型液晶表示装置用の基板である。このアクティブマ
トリクス基板は、順スタガー型（トップゲート型）の薄
膜トランジスタ（ＴＦＴ）を備えている。
【００２８】アクティブマトリクス基板１は、図１の回
路図に示されるように、絶縁性基板１０上にお互いに交
差する複数のゲートバスライン５１と複数のドレインバ
スライン２１、これらが交差する箇所に配置された複数
のトランジスタ部２、及び反射電極（図示せず）を備え
ている。さらに、複数のゲートバスライン５１とドレイ
ンバスライン２１の終端は、絶縁性基板１０の周辺部に
それぞれ配置され、基板外部から駆動信号が供給される
ゲート端子部５３及びドレイン端子部２５がそれぞれ形
成されている。さらに、絶縁性基板１０には、その角部
にコモン電位供給端子９１が形成されている。このコモ
ン電位供給端子９１は、このアクティブマトリクス基板
１と対向し液晶８１を挟持する対向基板（図示せず）に
形成されるコモン電極９２に電位を供給するためのもの
である。さらに、各トランジスタ部２と隣接するゲート
バスライン５１との間にはストレージキャパシタ部（蓄
積容量部）３が形成されている。ストレージキャパシタ
部３は、画素に書き込まれた電位を１フレーム時間一定
に保つために用いられる。
【００２９】実施例１におけるアクティブマトリクス基
板のトランジスタ部の構造は、図７に示すように、絶縁
性基板１０上の所定の位置にソース／ドレイン電極２
２、２３を有し、ソース／ドレイン電極２２、２３の内
側両端及び絶縁性基板１０の上に活性層となるシリコン
層３０、ゲート絶縁膜４０及びゲート電極５２が略重な
るように堆積された積層体を有し、絶縁性基板１０上に
ソース／ドレイン電極２２、２３、シリコン層３０、ゲ
ート絶縁膜４０及びゲート電極５２によって形成された
トランジスタ部２を含む絶縁性基板上を覆うパッシベ−
ション膜６１を有し、パッシベ−ション膜６１上に表面
が凹凸の層間絶縁膜６２を有し、ソース電極２２上の所
定の位置にパッシベ−ション膜６１及び層間絶縁膜６２
を貫通するコンタクトホール６３を有し、層間絶縁膜６
２上にコンタクトホール６３を通ってソース電極２２と
電気的に接続する反射電極７１を有する。シリコン層３
０、ゲート絶縁膜４０及びゲート電極５２が略重なるよ
うに堆積された積層体は、ゲートバスライン５１及びゲ
ート電極５２に対応する。ドレイン電極２３は、ドレイ
ンバスライン２１に対応する。
【００３０】次に、図２〜図８を参照して、実施例１に
係る反射型液晶表示装置におけるアクティブマトリクス
基板の製造方法を説明する。
【００３１】まず、図２、図７（ａ）及び図８（ａ）に
示すように、ＳｉＯ2などの絶縁性基板１０の上に、Ｃ
ｒ、Ｍｏ、Ｔａなどの低抵抗の金属からなるソース／ド
レイン電極層を約１５０ｎｍ（１５００Å）の厚さで成
膜し、ＰＲ工程及びエッチング工程によってソース／ド
レイン電極２２、２３（ドレインバスライン２１を含
む）及びこれらと分離した容量電極２４を形成する。ソ
ース／ドレイン電極層の成膜条件として、例えば、スパ
ッタ法を用いてＡｒガスを１００ｓｃｃｍの流量で供給
し、Ｃｒを温度：１５０℃、圧力：０．３Ｐａ、パワ
ー：７ｋＷの条件で成膜することにより達成できる。ま
た、ソース／ドレイン電極等の形成条件として、例え
ば、ウェットエッチング法を用いてＣｒ膜を硝酸第２セ
リウムアンモニウム５％、硝酸２０％、４０℃の溶液で
１００秒間処理することにより達成できる。
【００３２】次に、ソース／ドレイン電極２２、２３等
を形成した後に、図面上には現われていないが、ＰＨ3
処理を行なってソース／ドレイン電極２２、２３をＰＨ
3処理することが好ましい。ＰＨ3処理の条件として、例
えば、プラズマＣＶＤ法を用いてＰＨ3ガスを１０００
ｓｃｃｍの流量で供給し、ＲＦ：５０Ｗ、圧力：１５０
Ｐａ、温度：２５０℃で６０秒間処理することにより達
成できる。ＰＨ3処理を行なうことにより、ソース／ド
レインメタル上に選択的にリンが堆積し、後でａ−Ｓｉ
を成膜した際、メタル／ａ−Ｓｉ界面でｎ+ａ−Ｓｉ層
が形成されることにより良好な接続状態が得られるとと
もに、メタル／ａ−Ｓｉ界面における抵抗を低くするこ
とができる。
【００３３】次に、図３、図７（ｂ）及び図８（ｂ）に
示すように、絶縁性基板１０上にソース／ドレイン電極
２２、２３（ドレインバスライン２１、容量電極２４を
含む）を覆うようにして、ａ−Ｓｉ等からなるシリコン
層３０を約３０ｎｍ（３００Å）の厚さで成膜し、続い
てシリコン層３０上にＳｉＮx又はＳｉＯ2などからなる
ゲート絶縁膜４０を約５０ｎｍ（５００Å）の厚さで成
膜し、続いてゲート絶縁膜４０上にＣｒ、Ｍｏ、Ｔａな
どの金属からなるゲート電極層５２を成膜し、ＰＲ工程
及びエッチング工程によって不要な領域のシリコン層、
ゲート絶縁膜及びゲート電極層をしてエッチングを行っ
てシリコン層３０、ゲート絶縁膜４０及びゲート電極５
２が略重なるように堆積した積層体（ゲートバスライン
５１を含む）を形成する。ここでＰＨ3処理、シリコン
層の成膜及びゲート絶縁膜の成膜は、この順で連続的に
行なわれる。また、シリコン層の形成及びゲート絶縁膜
の形成もこの順で連続的に行なわれる。このようにシリ
コン薄膜の成膜後連続してゲート絶縁膜４０を成膜する
ことにより、シリコン層３０の成膜直後にエッチングす
るもの（逆スタガー型構造の場合）に比べてシリコン層
３０の汚染を防止できる点で利点がある。また、このよ
うな連続的エッチングを行なうことにより、シリコン層
３０、ゲート絶縁膜４０及びゲート電極層５２からなる
積層体の形成が１ＰＲですみ、製造工程を簡略化するこ
とができる。
【００３４】ここで、シリコン層の成膜条件として、例
えば、プラズマＣＶＤ法を用いてＳｉＨ4ガスを３００
ｓｃｃｍ及びＨ2ガスを８００ｓｃｃｍの流量で供給
し、ＲＦ：５０Ｗ、圧力：１００Ｐａ、温度：２５０℃
の条件で処理することによりａ−Ｓｉ層が成膜できる。
【００３５】また、ゲート絶縁膜の成膜条件として、例
えば、プラズマＣＶＤ法を用いてＳｉＨ4ガスを３０ｓ
ｃｃｍ、ＮＨ3ガスを８０ｓｃｃｍ及びＮ2ガスを８５０
ｓｃｃｍの流量で供給し、ＲＦ：５００Ｗ、圧力：２０
０Ｐａ、温度：２５０℃の条件で処理することによりＳ
ｉＮx層が成膜できる。
【００３６】また、ゲート電極層の成膜条件として、例
えば、スパッタ法を用いてＡｒガスを１００ｓｃｃｍの
流量で供給し、Ｃｒを温度：１５０℃、圧力：０．３Ｐ
ａ、パワー：７ｋＷの条件で成膜することにより達成で
きる。
【００３７】また、ゲート電極等の形成条件として、例
えば、ウェットエッチング法を用いてＣｒ膜を硝酸第２
セリウムアンモニウム５％、硝酸２０％、４０℃の溶液
で１００秒間処理することにより達成できる。
【００３８】また、ゲート絶縁膜の形成条件として、例
えば、ドライエッチング法を用いてＳＦ4ガスを５０ｓ
ｃｃｍ及びＨｅガスを１５０ｓｃｃｍの流量で供給し、
ＳｉＮx層をＲＦ：１２００Ｗ、圧力：３０Ｐａで５０
０秒間処理することにより達成できる。
【００３９】また、シリコン層の形成条件として、例え
ば、ドライエッチング法を用いてＳＦ4ガスを２００ｓ
ｃｃｍ、Ｈｅガスを３００ｓｃｃｍ及びＨＣｌガスを２
００ｓｃｃｍの流量で供給し、ａ−Ｓｉ層をＲＦ：８５
０Ｗ、圧力：３０Ｐａで１００秒間処理することにより
達成できる。
【００４０】次に、図４、図７（ｃ）及び図８（ｃ）に
示すように、絶縁性基板１０上にトランジスタ部２、ド
レインバスライン２１及びゲートバスライン５１を覆う
ようにして、ＳｉＮxなどからなるパッシベーション膜
６１を約２５０ｎｍ（２５００Å）の厚さで成膜し、フ
ォトリソグラフィ工程及びエッチング工程によってソー
ス電極２２及び容量電極２４それぞれの上の所定の位置
にパッシベーション膜６１を貫通したコンタクトホール
６３、６４を形成する。
【００４１】ここで、パッシベーション膜の成膜条件と
して、例えば、プラズマＣＶＤ法を用いてＳｉＨ4ガス
を２００ｓｃｃｍ、ＮＨ3ガスを１０００ｓｃｃｍ、Ｈ2
ガスを１０００ｓｃｃｍ及びＮ2ガスを６００ｓｃｃｍ
の流量で供給し、ＲＦ：１２００Ｗ、圧力：１８０Ｐ
ａ、温度：２５０℃の条件で処理することによりＳｉＮ
x層が成膜できる。
【００４２】また、パッシベーション膜のコンタクトホ
ールの形成条件として、例えば、ドライエッチング法を
用いてＳＦ4ガスを５０ｓｃｃｍ及びＨｅガスを１５０
ｓｃｃｍの流量で供給し、ＳｉＮx層をＲＦ：１２００
Ｗ、圧力：７Ｐａで１００秒間処理することにより達成
できる。なお、本実施例では工程管理上の都合と現実性
からゲート絶縁膜とパッシベーション膜を同じ組成のも
のとしたが、必要に応じ、これらはその所要特性に応じ
て変更できる。
【００４３】次に、図５、図７（ｄ）及び図８（ｄ）に
示すように、パッシベーション膜６１上に感光性のアク
リル樹脂、ポリイミド樹脂などの有機材料からなる層間
絶縁膜６２を約３μｍの厚さ（最大厚さ）で成膜し、例
えば、ハーフトーン露光法又は２回露光法等によるフォ
トリソグラフィ工程及びエッチング工程によって層間絶
縁膜６２の表面を凹凸に形成するとともにソース電極２
２及び容量電極２４それぞれの上の所定の位置に層間絶
縁膜６２を貫通したコンタクトホール６３、６４を形成
する。
【００４４】ここで、層間絶縁膜の成膜条件として、例
えば、材料：感光性アクリル樹脂（ＪＳＲ社製３３９
Ｌ）を５００ｒｐｍで回転塗布し、温度：９０℃で２４
０秒間プリベ−クし、その後露光器（Ｃａｎｏｎ製ＭＰ
Ａ３０００Ｗ）でスキャンスピード：１５ｍｍ／ｓｅｃ
で露光することにより達成できる。
【００４５】また、層間絶縁膜の凹凸面及びコンタクト
ホールの形成条件として、例えば、ハーフトーン露光法
として、光の透過量が制御された露光マスクを用いて、
ＴＭＡＨ：０．２％、温度：２５℃、１００秒間処理す
ることにより達成できる。ここでの露光マスクは、例え
ば、遮光材には膜厚により光の透過量を変化できるアモ
ルファスシリコン膜（光学的バンドギャップが１．８ｅ
Ｖの膜）を用い、このアモルファスシリコン膜の形成に
はプラズマ化学気相堆積法（ＰＥＣＶＤ法）を使用し、
マスク基板にはガラス基板を使用し、その上部にＰＥＣ
ＶＤ法により０．１５μｍ成膜し、その後、フォトリソ
及びエッチング工程により所望のマスク形状を形成（前
記アモルファスシリコン膜厚を０〜１．５μｍの範囲で
調整することで、４３６ｎｍの波長光の透過率を１００
〜０．１％程度まで制御できる）することでできる。マ
スクサイズとして、例えば、反射板表面に作成するため
の所望の凹凸形状、ピッチ２〜３０μｍ、平面形状は円
形、断面は傾斜角度３０度以下に設定する。
【００４６】また、２回露光法による層間絶縁膜の凹凸
面及びコンタクトホールの形成では、感光性膜を半分程
除去できる程度の露光量で、１枚目のマスクを用いて１
回目の露光、２枚目のマスクを用いて２回目の露光、を
行なう。１回目、２回目共に感光した部分は膜が完全に
除去され、１回目又は２回目のいずれかのみ感光した部
分は半分程度の膜厚が除去される。このようにして階段
形状の残膜を得る。
【００４７】また、凹凸形成後、層間絶縁膜がアクリル
樹脂であれば２２０℃で１時間の熱処理を行なって、凹
凸の表面を滑らかにすることが好ましい。なお、層間絶
縁膜の凹凸面形成は、上記以外の任意の方法（公知と未
公知によらず）によることができるが、最低のＰＲ数の
ものが工程経済上は望まれる。
【００４８】次に、図６、図７（ｅ）及び図８（ｅ）に
示すように、層間絶縁膜６２上に、Ａｌ、銀などの高反
射材料からなる反射電極層７１を約３００ｎｍ（３００
０Å）の厚さ（層間絶縁膜６２の凹凸部の表面からの厚
さ）でコンタクトホール６３、６４を通ってドレイン電
極２３及び容量電極２４と接続するようにして成膜し、
フォトリソグラフィ工程及びエッチング工程によって反
射電極７１を形成する。この反射電極７１は少なくとも
液晶パネルの開口部に形成される。反射電極７１の周辺
は、トランジスタ部２、ゲートバスライン５１、ドレイ
ンバスライン２１と一部重なるように形成してもよい。
以上のようにしてアクティブマトリクス基板が製造でき
る。
【００４９】ここで、反射電極層の成膜条件として、例
えば、スパッタ法を用いてＡｒガスを１００ｓｃｃｍの
流量で供給し、Ａｌを温度：２００℃、圧力：０．３Ｐ
ａ、パワー：５ｋＷの条件で成膜することにより達成で
きる。
【００５０】また、反射電極等の形成条件として、例え
ば、ウェットエッチング法を用いてＡｌ膜をリン酸７９
％、硝酸０．５％、４０℃の溶液で６０秒間処理するこ
とにより達成できる。
【００５１】最終的には、透明電極及びカラーフィルタ
を備えた対向基板及びアクティブマトリクス基板のそれ
ぞれに配向膜を形成した後、アクティブマトリクス基板
と対向基板とを貼り合せ、これらの基板間に液晶を封入
して液晶層を形成し、これにより、反射型液晶表示装置
が製造される（図示せず）。
【００５２】次に、本発明の実施例２を図面を用いて説
明する。図９は、本発明の実施例２に係る反射型液晶表
示装置におけるアクティブマトリクス基板の回路図であ
り、図１０は、本発明の実施例２に係る反射型液晶表示
装置におけるアクティブマトリクス基板のトランジスタ
部の製造工程を模式的に示した工程断面図であり、図１
１〜１６は、本発明の実施例２に係る反射型液晶表示装
置におけるアクティブマトリクス基板の保護回路部の製
造工程を模式的に示した上面図であり、図１７は、本発
明の実施例２に係る反射型液晶表示装置におけるアクテ
ィブマトリクス基板の層間絶縁膜の表面処理工程を模式
的に示した工程断面図である。この反射型液晶表示装置
に用いられるアクティブマトリクス基板は、図９を参照
すると、実施例１におけるストレジキャパシタ部をなく
し、保護回路（保護素子部４、保護端子部５６及び保護
バスライン５４）を設けたものであり、トランジスタ部
２の構造は実施例１と同様であるが、コンタクトホール
の形成の際の工程が実施例１と異なる。保護回路は、静
電気等により外部より過電流が入力された際に、保護素
子部４がＯＮになって保護バスライン５４に電流を逃が
すことにより表示に関わる内部素子の破壊を防ぐもので
ある。
【００５３】次に、図１０〜１７を参照して、実施例２
に係る反射型液晶表示装置におけるアクティブマトリク
ス基板のトランジスタ部の製造方法を説明する。
【００５４】まず、図１０（ａ）及び図１１に示すよう
に、実施例１のときと同様に、ＳｉＯ2などの絶縁性基
板１０の上に、ソース／ドレイン電極２２、２３（ドレ
インバスライン２１を含む）及び保護回路用のソース／
ドレイン配線２６を形成する。ソース／ドレイン電極等
を形成した後に、図面上には現われていないが、ＰＨ 3
処理を行なってソース／ドレイン電極等の表面にリン層
を形成することが好ましい。なお、ストレジキャパシタ
部も同時に形成する場合は、この工程で容量電極を形成
する。
【００５５】次に、図１０（ｂ）及び図１２に示すよう
に、実施例１のときと同様に、絶縁性基板１０上にソー
ス／ドレイン電極２２、２３及び保護回路用のソース／
ドレイン配線２６それぞれの両端を覆うようにして、シ
リコン層３０、ゲート絶縁膜４０、ゲート電極５２（ゲ
ートバスラインを含む）及び保護電極５５（保護バスラ
イン５４を含む）を形成する。これにより、トランジス
タ部２及び保護素子部４ができる。なお、ストレジキャ
パシタ部も同時に形成する場合は、この工程で容量電極
上を通るようににゲートバスラインを形成する。
【００５６】次に、図１０（ｃ）及び図１３に示すよう
に、実施例１のときと同様に、絶縁性基板１０上にトラ
ンジスタ部、ドレインバスライン２１、ゲートバスライ
ン、保護電極５５及び保護バスライン５４を覆うように
して、スパッタリングまたはＣＶＤ法などを用いて、Ｓ
ｉＮxなどからなるパッシベーション膜６１を成膜す
る。実施例２では、パッシベーション膜６１の成膜後す
ぐにはコンタクトホールの形成を行なわない点で、実施
例１のときと異なる。なお、ストレジキャパシタ部も同
時に形成する場合は、この工程でストレジキャパシタ部
上にもパッシベーション膜を成膜する。
【００５７】次に、図１０（ｄ）、図１４及び図１７
（ａ）〜（ｃ）に示すように、パッシベーション膜６１
上に感光性のアクリル樹脂、ポリイミド樹脂などの有機
材料からなる層間絶縁膜６２を成膜し、例えば、ハーフ
トーン露光法又は２回露光法等によるフォトリソグラフ
ィ工程及びエッチング工程によって層間絶縁膜６２の表
面を凹凸に形成するとともにソース電極２２、ドレイン
バスライン２１、保護電極５５及び保護バスライン５４
上であってパッシベーション膜６１上の所定の位置に層
間絶縁膜６２を貫通したコンタクトホール６３、６５を
形成する。実施例２では、パッシベーション膜６１にコ
ンタクトホールを形成する前に層間絶縁膜６２にコンタ
クトホール（開口部）を形成する点で、実施例１のとき
と異なる。なお、ストレジキャパシタ部も同時に形成す
る場合は、この工程で容量電極上の層間絶縁膜を貫通し
たコンタクトホールを形成する。
【００５８】次に、図１０（ｅ）、図１５及び図１７
（ｄ）に示すように、コンタクトホールを形成した層間
絶縁膜６２をマスクに用い、エッチング工程によって層
間絶縁膜６２のコンタクトホールに対応するソース電極
２２、ドレインバスライン２１、保護電極５５及び保護
バスライン５４上の所定の位置にパッシベーション膜６
１を貫通したコンタクトホール６３、６５を形成する。
このような手法を用いることによって実施例１のときよ
りもさらに１ＰＲ削減することができる。なお、ストレ
ジキャパシタ部も同時に形成する場合は、この工程で容
量電極上のパッシベーション膜を貫通したコンタクトホ
ールを形成する。
【００５９】次に、図１０（ｆ）及び図１６に示すよう
に、実施例１のときと同様に、層間絶縁膜６２上の所定
の位置に反射電極７１及び短絡配線７２を形成する。反
射電極７１はソース電極２２と電気的に接続する。短絡
配線７２は、所定のコンタクトホール６５を通って保護
回路用のソース／ドレイン配線２６と保護バスライン５
４と電気的に接続し、これと分離する別の短絡配線７２
は、所定のコンタクトホール６５を通ってドレインバス
ライン２１と保護電極５５と電気的に接続する。反射電
極７１は少なくとも液晶パネルの開口部に形成される。
反射電極７１の周辺は、トランジスタ部、ゲートバスラ
イン、ドレインバスラインと一部重なるように形成して
もよい。以上のようにしてアクティブマトリクス基板が
製造できる。なお、ストレジキャパシタ部も同時に形成
する場合は、反射電極を容量電極と電気的に接続する。
【００６０】最終的には、透明電極及びカラーフィルタ
を備えた対向基板及びアクティブマトリクス基板のそれ
ぞれに配向膜を形成した後、アクティブマトリクス基板
と対向基板とを貼り合せ、これらの基板間に液晶を封入
して液晶層を形成し、これにより、反射型液晶表示装置
が製造される（図示せず）。
【００６１】
【発明の効果】本発明によれば、従来技術と比較して、
ソース／ドレイン配線の形成から反射電極の形成までに
おいてＰＲ工程数が大幅に削減されており（８ＰＲ→５
又は４ＰＲ）、製造時間の短縮、低コストが実現でき
る。その理由は、シリコン層、パッシベーション膜及び
ゲート電極層を１ＰＲで連続的にエッチングしているか
らである。また、パッシベーション膜と層間絶縁膜につ
いて表面の凹凸及びコンタクトホールそれぞれの形成を
１ＰＲ化するといった新プロセスを導入しているからで
ある。さらに、層間絶縁膜をマスクとしてパッシベーシ
ョン膜をエッチングしているので、パッシベーション膜
エッチング用のＰＲ工程を削除できるからである。
【００６２】また、本発明では層間絶縁膜の表面をハー
フトーン露光法によるＰＲ工程及びエッチング工程によ
り凹凸形成すれば、自由に凹凸の形状を制御することが
でき、良好な反射特性を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施例１に係る反射型液晶表示装置に
おけるアクティブマトリクス基板の回路図である。
【図２】本発明の実施例１に係る反射型液晶表示装置に
おけるアクティブマトリクス基板の製造工程を模式的に
示した第１の上面図である。
【図３】本発明の実施例１に係る反射型液晶表示装置に
おけるアクティブマトリクス基板の製造工程を模式的に
示した第２の上面図である。
【図４】本発明の実施例１に係る反射型液晶表示装置に
おけるアクティブマトリクス基板の製造工程を模式的に
示した第３の上面図である。
【図５】本発明の実施例１に係る反射型液晶表示装置に
おけるアクティブマトリクス基板の製造工程を模式的に
示した第４の上面図である。
【図６】本発明の実施例１に係る反射型液晶表示装置に
おけるアクティブマトリクス基板の製造工程を模式的に
示した第５の上面図である。
【図７】本発明の実施例１に係る反射型液晶表示装置に
おけるアクティブマトリクス基板のトランジスタ部の製
造工程を模式的に示した工程断面図（Ａ−Ａ’間）であ
る。
【図８】本発明の実施例１に係る反射型液晶表示装置に
おけるアクティブマトリクス基板のストレージキャパシ
タ部の製造工程（Ｂ−Ｂ’間）を模式的に示した工程断
面図である。
【図９】本発明の実施例２に係る反射型液晶表示装置に
おけるアクティブマトリクス基板の回路図である。
【図１０】本発明の実施例２に係る反射型液晶表示装置
におけるアクティブマトリクス基板のトランジスタ部の
製造工程を模式的に示した工程断面図である。
【図１１】本発明の実施例２に係る反射型液晶表示装置
におけるアクティブマトリクス基板の保護回路部の製造
工程を模式的に示した第１の上面図である。
【図１２】本発明の実施例２に係る反射型液晶表示装置
におけるアクティブマトリクス基板の保護回路部の製造
工程を模式的に示した第２の上面図である。
【図１３】本発明の実施例２に係る反射型液晶表示装置
におけるアクティブマトリクス基板の保護回路部の製造
工程を模式的に示した第３の上面図である。
【図１４】本発明の実施例２に係る反射型液晶表示装置
におけるアクティブマトリクス基板の保護回路部の製造
工程を模式的に示した第４の上面図である。
【図１５】本発明の実施例２に係る反射型液晶表示装置
におけるアクティブマトリクス基板の保護回路部の製造
工程を模式的に示した第５の上面図である。
【図１６】本発明の実施例２に係る反射型液晶表示装置
におけるアクティブマトリクス基板の保護回路部の製造
工程を模式的に示した第６の上面図である。
【図１７】本発明の実施例２に係る反射型液晶表示装置
におけるアクティブマトリクス基板の層間絶縁膜の表面
処理工程を模式的に示した工程断面図である。
【図１８】従来の一例に係る反射型液晶表示装置におけ
るアクティブマトリクス基板の製造方法を示したフロー
チャートである。
【符号の説明】
１ アクティブマトリクス基板 ２ トランジスタ部 ３ ストレージキャパシタ部（蓄積容量部） ４ 保護素子部 １０ 絶縁性基板 ２１ ドレインバスライン ２２ ソース電極（ソース電極層） ２３ ドレイン電極 ２４ 容量電極 ２５ ドレイン端子部 ２６ ソース／ドレイン配線（保護回路用） ３０ シリコン層 ４０ ゲート絶縁膜 ５１ ゲートバスライン ５２ ゲート電極（ゲート電極層） ５３ ゲート端子部 ５４ 保護バスライン ５５ 保護電極 ５６ 保護端子部 ６１ パッシベーション膜 ６２ 層間絶縁膜 ６３ ドレイン電極用コンタクトホール ６４ 容量電極用コンタクトホール ６５ 保護電極用コンタクトホール ７１ 反射電極（反射電極層） ７２ 短絡配線 ８１ 液晶 ９１ コモン電位供給端子 ９２ コモン電極
フロントページの続き (72)発明者 山口 裕一 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 加納 博司 東京都港区芝五丁目７番１号 日本電気株 式会社内 Ｆターム(参考） 2H092 GA19 HA05 JA25 JA46 JB57 JB58 KA07 KA12 KA18 KB13 KB24 KB25 MA05 MA08 MA14 MA17 MA22 NA27 PA08 5F110 AA16 BB01 CC05 DD01 EE04 EE44 FF02 FF03 FF30 GG02 GG15 GG25 GG45 HK04 HK33 HK42 HL02 HL03 HL23 NN03 NN04 NN24 NN27 NN34 NN35 NN36 NN73 QQ02 QQ09

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】（ａ）絶縁性基板上に低抵抗の金属層を堆
    積し、第１のマスクを用いて、ソース／ドレイン配線を
    形成する工程と、 （ｂ）前記ソース／ドレイン配線を含む前記絶縁性基板
    上にシリコン層、ゲート絶縁膜及びゲート電極層の順に
    積層し、第２のマスクを用いて、薄膜トランジスタ領域
    及びゲート配線を形成する工程と、 （ｃ）前記ソース／ドレイン配線、前記薄膜トランジス
    タ領域及び前記ゲート配線を含む前記絶縁性基板上パッ
    シベーション膜を堆積し、第３のマスクを用いて、前記
    ソース配線上の所定の位置に前記パッシベーション膜を
    貫通するトランジスタ用の開口部を形成する工程と、 （ｄ）前記パッシベーション膜上に層間絶縁膜を堆積
    し、第４のマスクを用いて、前記層間絶縁膜の表面に凹
    凸面を形成するとともに前記パッシベーション膜のトラ
    ンジスタ用の開口部と対応する位置に前記層間絶縁膜を
    貫通するトランジスタ用の開口部を形成する工程と、 （ｅ）前記層間絶縁膜の凹凸面に沿って反射性の金属を
    堆積し、第５のマスクを用いて、前記パッシベーション
    膜及び前記層間絶縁膜それぞれのトランジスタ用の開口
    部を通って前記ソース配線と電気的に接続する反射電極
    を形成する工程と、を含むことを特徴とする反射型液晶
    表示装置の製造方法。
  2. 【請求項２】（ａ）絶縁性基板上に低抵抗の金属層を堆
    積し、第１のマスクを用いて、ソース／ドレイン配線を
    形成する工程と、 （ｂ）前記ソース／ドレイン配線を含む前記絶縁性基板
    上にシリコン層、ゲート絶縁膜及びゲート電極層の順に
    積層し、第２のマスクを用いて、薄膜トランジスタ領域
    及びゲート配線を形成する工程と、 （ｃ）前記ソース／ドレイン配線、前記薄膜トランジス
    タ領域及び前記ゲート配線を含む前記絶縁性基板上にパ
    ッシベーション膜及び層間絶縁膜の順に堆積し、第３の
    マスクを用いて、前記層間絶縁膜の表面を凹凸面を形成
    するとともに、前記ソース配線上の所定の位置に前記層
    間絶縁膜を貫通するトランジスタ用の開口部を形成する
    工程と、 （ｄ）前記層間絶縁膜をマスクに用いて、前記層間絶縁
    膜のトランジスタ用の開口部と対応する位置に前記パッ
    シベーション膜を貫通するトランジスタ用の開口部を形
    成する工程と、 （ｅ）前記層間絶縁膜の凹凸面に沿って反射性の金属を
    堆積し、第４のマスクを用いて、前記パッシベーション
    膜及び前記層間絶縁膜それぞれのトランジスタ用の開口
    部を通って前記ソース配線と電気的に接続する反射電極
    を形成する工程と、を含むことを特徴とする反射型液晶
    表示装置の製造方法。
  3. 【請求項３】前記層間絶縁膜の凹凸面及びトランジスタ
    用の開口部の形成は、ハーフトーン露光法又は２回露光
    法により形成することを特徴とする請求項１又は２記載
    の反射型液晶表示装置の製造方法。
  4. 【請求項４】前記層間絶縁膜の凹凸面及びトランジスタ
    用の開口部の形成は、光の透過量が制御された露光マス
    クを用いて形成することを特徴とする請求項３記載の反
    射型液晶表示装置の製造方法。
  5. 【請求項５】前記ソース／ドレイン配線を形成する際
    に、容量電極を形成し、 前記薄膜トランジスタ領域及び前記ゲート配線を形成す
    る際に、前記容量電極を含む前記絶縁性基板上に前記ゲ
    ート配線を形成し、 前記層間絶縁膜及び前記パッシベーション膜それぞれの
    トランジスタ用の開口部を形成する際に、前記容量電極
    上の所定の位置に前記層間絶縁膜及び前記パッシベーシ
    ョン膜を貫通する蓄積容量部用の開口部を形成し、 前記反射電極を形成する際に、前記パッシベーション膜
    及び前記層間絶縁膜それぞれの蓄積容量部用の開口部を
    通って前記容量電極と電気的に接続するようにして前記
    反射電極を形成する、ことを特徴とする請求項１乃至４
    のいずれか一に記載の反射型液晶表示装置の製造方法。
  6. 【請求項６】前記ソース／ドレイン配線を形成する際
    に、保護回路用のソース／ドレイン配線を形成し、 前記薄膜トランジスタ領域及び前記ゲート配線を形成す
    る際に、保護電極及び保護配線を形成し、 前記パッシベーション膜及び前記層間絶縁膜を形成する
    際に、前記保護回路用のソース／ドレイン配線、前記保
    護電極及び前記保護配線を含む前記絶縁性基板上に前記
    パッシベーション膜及び前記層間絶縁膜を形成し、 前記層間絶縁膜及び前記パッシベーション膜それぞれの
    トランジスタ用の開口部を形成する際に、前記保護回路
    用の前記ドレイン配線、前記保護回路用のソース／ドレ
    イン配線、前記保護電極及び前記保護配線上の所定の位
    置に前記パッシベーション膜及び前記層間絶縁膜を貫通
    した保護回路用の開口部を形成し、 前記反射電極を形成する際に、前記反射性の金属によっ
    て同時に所定の前記保護回路用の開口部を通って前記保
    護回路用のソース／ドレイン配線と前記保護配線とを電
    気的に接続する第１短絡配線を形成するとともに、所定
    の前記保護回路用の開口部を通って前記ドレイン配線と
    前記保護電極とを電気的に接続する第２短絡配線を形成
    する、ことを特徴とする請求項１乃至５のいずれか一に
    記載の反射型液晶表示装置の製造方法。
  7. 【請求項７】前記層間絶縁膜の凹凸面を形成した後であ
    って、前記反射性の金属を堆積する前において、少なく
    とも前記層間絶縁膜の凹凸面を熱処理する工程を含むこ
    とを特徴とする請求項１乃至６のいずれか一に記載の反
    射型液晶表示装置の製造方法。
  8. 【請求項８】前記ソース／ドレイン配線を形成した後で
    あって、シリコン層、ゲート絶縁膜及びゲート電極層の
    順に積層する前において、少なくとも前記ソース／ドレ
    イン配線をＰＨ3処理する工程を含むことを特徴とする
    請求項１乃至７のいずれか一に記載の反射型液晶表示装
    置の製造方法。
  9. 【請求項９】絶縁性基板上の所定の位置に形成されたソ
    ース／ドレイン配線と、 前記ソース／ドレイン配線を含む前記絶縁性基板上の所
    定の位置にシリコン層、ゲート絶縁膜及びゲート電極金
    属層の順に基板の法線方向から見て略重なるように堆積
    した積層体を成して形成された薄膜トランジスタ領域及
    びゲート配線と、 前記ソース／ドレイン配線、前記薄膜トランジスタ領域
    及び前記ゲート配線を含む前記絶縁性基板上に形成され
    るとともに、前記ソース配線上の所定の位置を貫通して
    形成されたトランジスタ用の開口部を有するパッシベー
    ション膜と、 前記パッシベーション膜上に形成されるとともに、表面
    に凹凸面が形成され、前記凹凸面の形成と同時に前記パ
    ッシベーション膜のトランジスタ用の開口部と対応する
    位置に貫通して形成されたトランジスタ用の開口部を有
    する層間絶縁膜と、 前記層間絶縁膜上に形成されるとともに、前記層間絶縁
    膜の表面に沿って凹凸を有し、前記パッシベーション膜
    及び前記層間絶縁膜それぞれのトランジスタ用の開口部
    を通って前記ソース配線と電気的に接続する反射電極
    と、を備えることを特徴とする反射型液晶表示装置。
  10. 【請求項１０】前記ソース／ドレイン配線の形成と同時
    に絶縁性基板上の所定の位置に形成された容量電極を有
    し、 前記薄膜トランジスタ領域の形成と同時に前記容量電極
    を含む前記絶縁性基板上の所定の位置にシリコン層、ゲ
    ート絶縁膜及びゲート電極金属層の順に基板の法線方向
    から見て略重なるように堆積した積層体を成して形成さ
    れた蓄積容量部を有し、 前記パッシベーション膜は、前記蓄積容量部を含む前記
    絶縁性基板上に形成されるとともに、前記パッシベーシ
    ョン膜のトランジスタ用の開口部の形成と同時に前記容
    量電極上の所定の位置に貫通して形成された蓄積容量部
    用の開口部を有し、 前記層間絶縁膜は、前記凹凸面の形成と同時に前記パッ
    シベーション膜の蓄積容量部用の開口部と対応する位置
    に貫通して形成された蓄積容量部用の開口部を有し、 前記反射電極は、前記パッシベーション膜及び前記層間
    絶縁膜それぞれの蓄積容量部用の開口部を通って前記容
    量電極と電気的に接続する、ことを特徴とする請求項９
    記載の反射型液晶表示装置。
  11. 【請求項１１】前記ソース／ドレイン配線の形成と同時
    に前記絶縁性基板上の所定の位置に形成された保護回路
    用のソース／ドレイン配線を有し、 前記薄膜トランジスタ領域の形成と同時に前記保護回路
    用のソース／ドレイン配線を含む前記絶縁性基板上の所
    定の位置にシリコン層、ゲート絶縁膜及びゲート電極金
    属層の順に基板の法線方向から見て略重なるように堆積
    した積層体を成して形成された保護電極及び保護配線を
    有し、 前記パッシベーション膜は、前記保護電極及び前記保護
    配線を含む前記絶縁性基板上に形成されるとともに、前
    記パッシベーション膜のトランジスタ用の開口部の形成
    と同時に前記ドレイン配線、前記保護回路用のソース／
    ドレイン配線、前記保護電極及び前記保護配線上の所定
    の位置に貫通して形成された保護回路用の開口部を有
    し、 前記層間絶縁膜は、前記凹凸面の形成と同時に前記パッ
    シベーション膜の保護回路用の開口部と対応する位置に
    貫通して形成された保護回路用の開口部を有し、 前記反射電極の形成と同時に前記層間絶縁膜上の所定の
    位置に形成されるとともに、所定の前記パッシベーショ
    ン膜及び前記層間絶縁膜それぞれの保護回路用の開口部
    を通って前記保護回路用のソース／ドレイン配線と前記
    保護配線と電気的に接続する第１短絡配線を有し、 前記反射電極の形成と同時に前記層間絶縁膜上の所定の
    位置に形成されるとともに、所定の前記パッシベーショ
    ン膜及び前記層間絶縁膜それぞれの保護回路用の開口部
    を通って前記ドレイン配線と前記保護電極と電気的に接
    続する第２短絡配線を有する、ことを特徴とする請求項
    ９又は１０記載の反射型液晶表示装置。
  12. 【請求項１２】前記ソース／ドレイン配線、前記容量電
    極ないし前記保護回路用のソース／ドレイン配線は、Ｐ
    Ｈ3処理されていることを特徴とする請求項９乃至１１
    のいずれか一に記載の反射型液晶表示装置。
JP2000364559A 2000-11-30 2000-11-30 反射型液晶表示装置の製造方法 Expired - Fee Related JP4632522B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2000364559A JP4632522B2 (ja) 2000-11-30 2000-11-30 反射型液晶表示装置の製造方法
KR10-2001-0070351A KR100472835B1 (ko) 2000-11-30 2001-11-13 반사형 액정표시장치 및 그 제조방법과 액정표시 장치의 액티브 매트릭스 기판을 제조하는 방법
TW090129753A TW583449B (en) 2000-11-30 2001-11-29 Reflection type liquid crystal display device and process for manufacturing the same
US09/996,699 US6947103B2 (en) 2000-11-30 2001-11-30 Method of making a reflection type liquid crystal display device
KR10-2004-0070199A KR100536328B1 (ko) 2000-11-30 2004-09-03 반사형 액정표시장치
US11/029,349 US20050151892A1 (en) 2000-11-30 2005-01-06 Method of making a reflection type liquid crystal display device
US11/504,026 US7623204B2 (en) 2000-11-30 2006-08-15 Reflection type liquid crystal display device with half tone exposure and method for making same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000364559A JP4632522B2 (ja) 2000-11-30 2000-11-30 反射型液晶表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002169171A true JP2002169171A (ja) 2002-06-14
JP4632522B2 JP4632522B2 (ja) 2011-02-16

Family

ID=18835480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000364559A Expired - Fee Related JP4632522B2 (ja) 2000-11-30 2000-11-30 反射型液晶表示装置の製造方法

Country Status (4)

Country Link
US (3) US6947103B2 (ja)
JP (1) JP4632522B2 (ja)
KR (2) KR100472835B1 (ja)
TW (1) TW583449B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1333306C (zh) * 2003-02-19 2007-08-22 友达光电股份有限公司 应用于接触窗制程的光罩及其接触窗制程
JP2014199905A (ja) * 2012-10-17 2014-10-23 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP2022115871A (ja) * 2008-09-12 2022-08-09 株式会社半導体エネルギー研究所 表示装置

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7317208B2 (en) * 2002-03-07 2008-01-08 Samsung Electronics Co., Ltd. Semiconductor device with contact structure and manufacturing method thereof
AU2003221122A1 (en) * 2002-03-19 2003-09-29 Koninklijke Philips Electronics N.V. Semiconductor device manufacturing method, semiconductor device, and liquid crystal display
KR100685924B1 (ko) * 2002-07-29 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
EP1573385A1 (en) * 2002-12-14 2005-09-14 Koninklijke Philips Electronics N.V. Manufacture of shaped structures in lcd cells, and masks therefor
KR100945350B1 (ko) * 2002-12-30 2010-03-08 엘지디스플레이 주식회사 액정 표시소자 및 그 제조방법
JP2005011793A (ja) * 2003-05-29 2005-01-13 Sony Corp 積層構造の製造方法および積層構造、表示素子ならびに表示装置
WO2004109381A1 (en) * 2003-06-04 2004-12-16 Koninklijke Philips Electronics N.V. Method for manufacturing liquid crystal display device
KR100962640B1 (ko) * 2003-07-12 2010-06-11 삼성전자주식회사 박막 트랜지스터 제조방법
US7518675B2 (en) * 2003-09-22 2009-04-14 Tpo Hong Kong Holding Limited Method of manufacturing liquid crystal display device
JP4088619B2 (ja) * 2004-01-28 2008-05-21 シャープ株式会社 アクティブマトリクス基板及び表示装置
US20050239219A1 (en) * 2004-04-26 2005-10-27 Moon Bum-Ki Process for fabrication of a ferrocapacitor with a large effective area
US8901268B2 (en) * 2004-08-03 2014-12-02 Ahila Krishnamoorthy Compositions, layers and films for optoelectronic devices, methods of production and uses thereof
US7119444B2 (en) * 2004-08-13 2006-10-10 Texas Instruments Incorporated Versatile system for charge dissipation in the formation of semiconductor device structures
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
KR20070008099A (ko) * 2005-07-13 2007-01-17 삼성전자주식회사 표시기판, 이를 포함하는 액정표시패널 및 이의 제조방법
JP2008116770A (ja) * 2006-11-07 2008-05-22 Hitachi Displays Ltd 表示装置
US8557877B2 (en) 2009-06-10 2013-10-15 Honeywell International Inc. Anti-reflective coatings for optically transparent substrates
CN102629008B (zh) * 2011-03-30 2014-08-27 京东方科技集团股份有限公司 一种薄膜晶体管液晶显示面板及其制作方法
US8864898B2 (en) 2011-05-31 2014-10-21 Honeywell International Inc. Coating formulations for optical elements
KR20130114996A (ko) * 2012-04-10 2013-10-21 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
KR20140056565A (ko) 2012-10-29 2014-05-12 삼성디스플레이 주식회사 유기 발광 표시 장치, 박막 트랜지스터 표시판 및 그 제조 방법
KR20150084142A (ko) * 2014-01-13 2015-07-22 삼성디스플레이 주식회사 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치
US9312276B2 (en) * 2014-03-28 2016-04-12 Shenzhen China Star Optoelectronics Technology Co., Ltd Method for manufacturing array substrate
JP6803842B2 (ja) 2015-04-13 2020-12-23 ハネウェル・インターナショナル・インコーポレーテッドＨｏｎｅｙｗｅｌｌ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｉｎｃ． オプトエレクトロニクス用途のためのポリシロキサン製剤及びコーティング
CN105045002A (zh) * 2015-09-09 2015-11-11 深圳市华星光电技术有限公司 Psva型液晶显示面板及其制作方法
KR102492215B1 (ko) 2015-11-27 2023-01-27 삼성디스플레이 주식회사 터치 센서 및 그 제작 방법
CN106783918A (zh) * 2016-12-16 2017-05-31 Tcl集团股份有限公司 一种像素bank结构及制作方法
CN109102772B (zh) * 2017-06-20 2023-11-21 昆山国显光电有限公司 驱动电路板和显示装置
CN107403809A (zh) * 2017-07-19 2017-11-28 武汉华星光电技术有限公司 一种显示面板及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0954318A (ja) * 1995-08-16 1997-02-25 Nec Corp 反射型液晶表示装置及びその製造方法
JPH09181014A (ja) * 1995-12-26 1997-07-11 Nec Corp 薄膜トランジスタ基板およびその製造方法
JPH1048669A (ja) * 1996-08-05 1998-02-20 Nec Corp 薄膜トランジスター、その製造方法および表示装置
JPH11233778A (ja) * 1998-02-10 1999-08-27 Sanyo Electric Co Ltd 表示装置
JPH11258596A (ja) * 1998-03-11 1999-09-24 Nec Corp 反射型液晶表示装置及びその製造方法
JPH11330483A (ja) * 1998-05-20 1999-11-30 Seiko Epson Corp 半導体装置の製造方法、半導体装置及び電気光学装置並びに電子機器
JP2000206541A (ja) * 1999-01-13 2000-07-28 Sony Corp 液晶パネル、液晶パネルの製造方法および液晶表示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02165125A (ja) * 1988-12-20 1990-06-26 Seiko Epson Corp 表示装置
JP3012596B2 (ja) 1991-09-10 2000-02-21 シャープ株式会社 反射型液晶表示装置およびその製造方法
US5728592A (en) * 1992-10-09 1998-03-17 Fujitsu Ltd. Method for fabricating a thin film transistor matrix device
US5907008A (en) * 1996-03-18 1999-05-25 Kabushiki Kaisha Toshiba Black coloring composition, high heat resistance light-shielding component, array substrate, liquid crystal and method of manufacturing array substrate
JP3961044B2 (ja) * 1996-05-14 2007-08-15 シャープ株式会社 電子回路装置
KR100192447B1 (ko) * 1996-05-15 1999-06-15 구자홍 액정표시장치의 제조방법
JPH1152429A (ja) * 1997-06-05 1999-02-26 Seiko Epson Corp 液晶パネル用基板、液晶パネル及びそれを用いた電子機器
JP3410667B2 (ja) * 1997-11-25 2003-05-26 シャープ株式会社 反射型液晶表示装置およびその製造方法
JP3973787B2 (ja) * 1997-12-31 2007-09-12 三星電子株式会社 液晶表示装置及びその製造方法
US6670080B2 (en) * 1998-07-21 2003-12-30 Canon Kabushiki Kaisha Mask pattern creating method and mask pattern creating apparatus
JP2000111945A (ja) * 1998-10-01 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
JP2000111952A (ja) * 1998-10-07 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
KR20010028901A (ko) 1999-09-27 2001-04-06 김진호 절전 스위치를 부착한 플러그
US6646287B1 (en) * 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0954318A (ja) * 1995-08-16 1997-02-25 Nec Corp 反射型液晶表示装置及びその製造方法
JPH09181014A (ja) * 1995-12-26 1997-07-11 Nec Corp 薄膜トランジスタ基板およびその製造方法
JPH1048669A (ja) * 1996-08-05 1998-02-20 Nec Corp 薄膜トランジスター、その製造方法および表示装置
JPH11233778A (ja) * 1998-02-10 1999-08-27 Sanyo Electric Co Ltd 表示装置
JPH11258596A (ja) * 1998-03-11 1999-09-24 Nec Corp 反射型液晶表示装置及びその製造方法
JPH11330483A (ja) * 1998-05-20 1999-11-30 Seiko Epson Corp 半導体装置の製造方法、半導体装置及び電気光学装置並びに電子機器
JP2000206541A (ja) * 1999-01-13 2000-07-28 Sony Corp 液晶パネル、液晶パネルの製造方法および液晶表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1333306C (zh) * 2003-02-19 2007-08-22 友达光电股份有限公司 应用于接触窗制程的光罩及其接触窗制程
JP2022115871A (ja) * 2008-09-12 2022-08-09 株式会社半導体エネルギー研究所 表示装置
JP2014199905A (ja) * 2012-10-17 2014-10-23 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法

Also Published As

Publication number Publication date
KR20040087978A (ko) 2004-10-15
KR20020042419A (ko) 2002-06-05
TW583449B (en) 2004-04-11
KR100536328B1 (ko) 2005-12-12
US7623204B2 (en) 2009-11-24
KR100472835B1 (ko) 2005-03-08
US20070035673A1 (en) 2007-02-15
US20050151892A1 (en) 2005-07-14
US6947103B2 (en) 2005-09-20
US20020063825A1 (en) 2002-05-30
JP4632522B2 (ja) 2011-02-16

Similar Documents

Publication Publication Date Title
JP2002169171A (ja) 反射型液晶表示装置及びその製造方法
JP4619997B2 (ja) 液晶表示装置とその製造方法
US6281957B1 (en) In-plane switching mode liquid crystal display device
US8189157B2 (en) Liquid crystal display device and process for manufacturing the same
US7129105B2 (en) Method for manufacturing thin film transistor array panel for display device
JP2015525000A (ja) 薄膜トランジスタ、アレイ基板及びその製作方法、ディスプレイ
JP2001125134A (ja) アクティブマトリクス基板及びその製造方法
JP2008046599A (ja) 表示装置
TW569075B (en) Active matrix substrate and manufacturing method thereof
JP2001196595A (ja) アクティブマトリクス基板及びその製造方法
US7369202B2 (en) Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof
JPH10153796A (ja) 液晶表示装置及びその作製方法
JP2001033818A (ja) 液晶表示装置
CN100417992C (zh) 液晶显示设备
CN104115058A (zh) 液晶显示器
JP2003228081A (ja) 液晶表示装置及びその製造方法
US20080068527A1 (en) Liquid crystal display
JP2009015199A (ja) 液晶表示装置およびその製造方法
KR100311531B1 (ko) 횡전계방식액정표시장치및그제조방법
US20060092351A1 (en) Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof
KR20080073573A (ko) 액정패널과 이의 제조방법
US7116389B2 (en) Liquid crystal display device and method of manufacturing the same
KR101086121B1 (ko) 수평전계방식 액정표시소자 및 그 제조방법
KR20070008882A (ko) 액정표시장치 및 그 제조방법
KR101107691B1 (ko) Ｔｆｔ 어레이 기판의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees