JP3961044B2 - 電子回路装置 - Google Patents
電子回路装置 Download PDFInfo
- Publication number
- JP3961044B2 JP3961044B2 JP11930496A JP11930496A JP3961044B2 JP 3961044 B2 JP3961044 B2 JP 3961044B2 JP 11930496 A JP11930496 A JP 11930496A JP 11930496 A JP11930496 A JP 11930496A JP 3961044 B2 JP3961044 B2 JP 3961044B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- contact hole
- wiring
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010408 film Substances 0.000 claims description 213
- 239000010410 layer Substances 0.000 claims description 98
- 239000011229 interlayer Substances 0.000 claims description 57
- 238000005530 etching Methods 0.000 claims description 41
- 239000010407 anodic oxide Substances 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 7
- 244000126211 Hericium coralloides Species 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 description 31
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 239000007789 gas Substances 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 7
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000007743 anodising Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 2
- 235000006408 oxalic acid Nutrition 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 229910018580 Al—Zr Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910017758 Cu-Si Inorganic materials 0.000 description 1
- 229910017931 Cu—Si Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Weting (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、多層配線を用いた電子回路装置に関し、特に下層配線の表面を絶縁膜で被覆し、この被覆絶縁膜上に層間絶縁膜を形成した電子回路装置に関する。
【０００２】
【従来の技術】
図８は、薄膜トランジスタ（ＴＦＴ）を用いた液晶表示パネル（ＬＣＤ）における下層配線と上層配線との接続部の断面を示す。
【０００３】
ガラス基板１００の表面上にゲート絶縁膜１０１が形成されている。ＴＦＴが形成される領域においては、ガラス基板１００とゲート絶縁膜１０１との間にポリシリコン膜が配置される。このポリシリコン膜が、ＴＦＴのチャネル及びソース／ドレイン領域を構成する。図８は、上層配線と下層配線との接続部を示しているため、図示された領域にポリシリコン膜は形成されていない。
【０００４】
ゲート絶縁膜１０１の上にアルミニウムからなるゲート配線１０２が形成されている。ゲート配線１０２は、ＴＦＴのゲート電極と同一の工程で堆積されパターニングされる。ゲート配線１０２の表面にアルミニウムを陽極酸化した陽極酸化膜１０３が形成され、陽極酸化膜１０３の表面を含む基板全面に層間絶縁膜１０４が形成されている。
【０００５】
層間絶縁膜１０４の上にアルミニウムからなるドレイン配線１０５が形成されている。ドレイン配線１０５は、ＴＦＴのドレイン電極と同一の工程で堆積されパターニングされる。ゲート配線１０２とドレイン配線１０５は、画素が配置された領域において格子状に配置される。両配線は、その交差箇所において層間絶縁膜１０４により相互に絶縁される。陽極酸化膜１０３は、ゲート配線１０２とドレイン配線１０５との間の絶縁の信頼性を高める機能を有する。
【０００６】
周辺回路一体型ＬＣＤの場合、周辺回路において１つのトランジスタの出力信号で他のトランジスタを駆動する場合がある。このとき、前段のトランジスタのドレイン配線を後段のトランジスタのゲート配線に接続する。
【０００７】
ゲート配線とドレイン配線とを接続する場合には、ドレイン配線層を堆積する前に、層間絶縁膜１０４及び陽極酸化膜１０３にコンタクトホール１０６を形成する。コンタクトホール１０６を形成するための層間絶縁膜１０４のエッチングは、異方性のドライエッチングにより行われる。
【０００８】
陽極酸化膜１０３のエッチングは、ゲート配線１０２とのエッチング選択比の大きな適当なエッチングガスがないため、例えばクロム混酸（ＣｒＯ3 ・ＨＮＯ3 ・Ｈ3 ＰＯ4 ・ＣＨ3 ＣＯＯＨ＋ｎＨ2 Ｏ）を用いた等方性のウェットエッチングにより行われる。このため、陽極酸化膜１０３がサイドエッチングされ、コンタクトホール１０６の内周部の下側部分に窪み１０７が形成される。
【０００９】
コンタクトホール１０６を形成した基板表面全面にドレイン配線層をスパッタリング等により堆積する。コンタクトホール１０６の内周部に窪み１０７が形成されているため、コンタクトホール部におけるカバレッジ率が低下し、ドレイン配線の断線が発生しやすくなる。すなわち、画素が形成された領域においてゲート配線とドレイン配線との短絡を防止するための陽極酸化膜が、周辺回路を形成する領域においてゲート配線とドレイン配線との接続を困難にしている。
【００１０】
【発明が解決しようとする課題】
上述のように、画素が配置される領域においてゲート配線とドレイン配線との絶縁の信頼性を高めるためにゲート配線の表面を陽極酸化すると、周辺回路が配置される領域において、ゲート配線とドレイン配線との接続箇所の信頼性が低下する。
【００１１】
本発明の目的は、下層配線と上層配線との絶縁の信頼性を維持したまま、両配線の接続箇所においては、接続の信頼性を高めることができる電子回路装置及びその製造方法を提供することである。
【００１２】
【課題を解決するための手段】
本発明の一観点によると、上面を有する基板と、前記基板の上に配置され、導電性材料により形成された下層配線と、前記下層配線の表面を被覆する被覆絶縁膜と、前記基板の上に、前記被覆絶縁膜を覆うように形成された層間絶縁膜と、前記下層配線の内部領域から、該下層配線の外周を越えて外部領域まで延在する層間コンタクト領域に形成され、前記層間絶縁膜及び前記被覆絶縁膜を貫通する開口と、前記層間絶縁膜上の一部の領域、及び前記層間コンタクト領域に配置され、該層間コンタクト領域において前記下層配線と電気的に接続された上層配線とを有する電子回路装置が提供される。
【００１３】
被覆絶縁膜に第１の開口を形成するときに、被覆絶縁膜がサイドエッチングされる場合がある。被覆絶縁膜がサイドエッチングされると開口の内周面に窪みが形成され、上層配線のカバレッジ率が低下してしまう。第２の開口を、第１の配線が形成されていない領域まで延在して配置すると、第１の配線の外部領域においては、第２の開口の内周面に被覆絶縁膜が現れない。従って、この領域の内周面に窪みが形成されないため、カバレッジ率の低下を防止することができる。
【００１４】
本発明の他の観点によると、上面を有する基板の該上面の上に、下層金属配線を形成する工程と、前記下層金属配線の表面を陽極酸化して陽極酸化膜を形成する工程と、前記陽極酸化膜を被覆するように、前記基板の上に層間絶縁膜を形成する工程と、前記層間絶縁膜の上に、前記下層金属配線が形成された領域と形成されていない領域との境界線を跨いで２つの領域に跨がった開口を有するマスクパターンを形成する工程と、前記マスクパターンをエッチングマスクとして、前記層間絶縁膜をエッチングしてコンタクトホールを形成し、コンタクトホールの内面に前記陽極酸化膜の一部を露出させる工程と、前記コンタクトホールの内面に露出した前記陽極酸化膜をエッチングし、前記下層金属配線の一部表面を露出させる工程と、前記層間絶縁膜の上、及び前記コンタクトホール内に、前記下層金属配線と電気的に接続される上層配線を形成する工程とを有する電子回路装置の製造方法が提供される。
【００１５】
陽極酸化膜をエッチングしてコンタクトホールを形成するときに、陽極酸化膜がサイドエッチングされる場合がある。陽極酸化膜がサイドエッチングされるとコンタクトホールの内周面に窪みが形成され、上層配線のカバレッジ率が低下してしまう。コンタクトホールを下層金属配線の外部領域まで延在して配置すると、下層金属配線の外部領域においては、コンタクトホールの内周面に陽極酸化膜が現れない。従って、この領域の内周面に窪みが形成されないため、カバレッジ率の低下を防止することができる。
【００１６】
本発明の他の観点によると、上面を有する基板と、前記基板の上に配置され、導電性材料により形成された下層配線と、前記下層配線の表面上に形成された被覆絶縁膜と、前記基板の上に、前記被覆絶縁膜を覆うように形成された層間絶縁膜と、前記下層配線の内部領域の一部に形成され、前記層間絶縁膜及び前記被覆絶縁膜を貫通する開口であって、該開口の側面のうち前記被覆絶縁膜の表出している部分が、前記層間絶縁膜の表出している部分よりも窪んでいる前記開口と、前記開口の側面上に、少なくとも前記被覆絶縁膜の表出した窪んだ部分をすべて埋め尽くすように形成された埋込領域と、前記層間絶縁膜の上、前記開口の内面、及び前記埋込領域の表面上に配置され、前記埋込領域とは異なる材料で形成され、前記開口が形成された領域において前記下層配線と電気的に接続された上層配線とを有する電子回路装置が提供される。
【００１７】
開口の内周面の窪んだ部分を埋込領域で埋め尽くすことにより、上層配線のカバレッジ率の低下を防止することができる。
本発明の他の観点によると、上面を有する基板の該上面の上に、下層金属配線を形成する工程と、前記下層金属配線の表面を陽極酸化して陽極酸化膜を形成する工程と、前記陽極酸化膜を被覆するように、前記基板の上に層間絶縁膜を形成する工程と、前記層間絶縁膜の上に形成され、前記下層金属配線が形成された領域内の一部の領域に開口を有するマスクパターンを形成する工程と、前記マスクパターンをエッチングマスクとして、前記層間絶縁膜をエッチングしてコンタクトホールを形成し、コンタクトホールの内面に前記陽極酸化膜の一部を露出させる工程と、前記コンタクトホールの内面に露出した前記陽極酸化膜を等方的にエッチングする工程と、前記陽極酸化膜がサイドエッチングされて形成された窪み内を含む基板表面に、前記窪みの深さと等しいかまたはそれよりも厚い膜厚を有する埋込膜を堆積する工程と、少なくとも前記埋込膜の表面を覆い、該埋込膜と異なる材料で形成され、前記コンタクトホール部で前記下層金属配線と電気的に接続された上層配線層を堆積する工程と、前記上層配線層をパターニングして上層配線を形成する工程とを有し、前記埋込膜が、前記上層配線層よりも、成膜時にマイグレーションし易い材料により形成されている電子回路装置の製造方法が提供される。
【００１８】
コンタクトホールの内周面の窪みを埋込膜で埋め尽くすことにより、上層配線のカバレッジ率の低下を防止することができる。
【００１９】
【発明の実施の形態】
図１〜図５を参照して、本発明の第１の実施例によるＴＦＴ型ＬＣＤの構成及び製造方法を説明する。
【００２０】
図１は、第１の実施例によるＴＦＴ型ＬＣＤの部分平面図を示す。ＴＦＴ型ＬＣＤは、周辺回路部１０と画素部２０に分けられる。
画素部２０には、図の横方向に延在するゲート線３４ａと縦方向に延在するドレイン線３８ａが格子状に配置されている。ゲート線３４ａとドレイン線３８ａは、例えばアルミニウムにより形成され、両配線は、その交差箇所において層間絶縁膜により相互に絶縁されている。
【００２１】
ゲート線３４ａとドレイン線３８ａとの交差箇所に対応してＴＦＴ２５が配置されている。ＴＦＴ２５は、長方形状のポリシリコン膜３２ａと、その上にゲート絶縁膜を介して配置されたゲート電極３４Ｇａを含んで構成される。ゲート電極３４Ｇａはゲート線３４ａに連続している。ポリシリコン膜３２ａには、ゲート電極３４Ｇａの両側の領域に導電性を付与するための不純物、例えばｎ型にする場合にはリン（Ｐ）、ｐ型にする場合にはボロン（Ｂ）等の不純物が添加され、ドレイン領域２５Ｄ及びソース領域２５Ｓが画定されている。
【００２２】
ドレイン領域２５Ｄは、コンタクトホールＣ４を介してドレイン線３８ａに接続されている。ソース領域２５Ｓは、コンタクトホールＣ５を介してインジウムすずオキサイド（ＩＴＯ）等からなる透明画素電極４３に接続されている。
【００２３】
周辺回路１０には、ＴＦＴ１５が配置されている。ＴＦＴ１５は、ＴＦＴ２５の構成と同様の基本構成を有し、ポリシリコン膜１１及びゲート電極３４Ｇｂを含んで構成されている。ゲート電極３４Ｇｂはゲート線３４ｂに連続し、ゲート線３４ｂは、コンタクトホールＣ３を介してドレイン線３８ｃに接続されている。コンタクトホールＣ３は、ゲート線３４ｂが配置された領域の外部まではみ出して配置されている。
【００２４】
ドレイン領域１５ＤはコンタクトホールＣ１を介して上層配線１３に接続され、ソース領域１５ＳはコンタクトホールＣ２を介して上層配線１４に接続されている。
【００２５】
次に、図２Ａ〜図２Ｄ、図３〜図５を参照してＬＣＤの作製方法を説明する。図２Ａ〜図５は、図１に示すＬＣＤの部分断面図であり、各図の左側、中央及び右側の断面図が、それぞれ図１の一点鎖線Ａ１−Ａ１、Ａ２−Ａ２、及びＡ３−Ａ３における断面図に対応する。
【００２６】
図２Ａに示すように、透明ガラス基板３０の上に、原料ガスとしてシラン（ＳｉＨ4 ）と酸素（Ｏ2 ）を用いたプラズマ励起型化学気相堆積（ＰＥ−ＣＶＤ）により、厚さ２００ｎｍの下地ＳｉＯ2 膜３１を堆積する。下地ＳｉＯ2 膜３１の上に、原料ガスとして水素（Ｈ2 ）希釈のＳｉＨ4 を用いたＰＥ−ＣＶＤにより、厚さ５０ｎｍのアモルファスシリコン膜を堆積する。アモルファスシリコン膜を堆積後、エネルギ密度２５０ｍＪ／ｃｍ2 のエキシマレーザを用いたレーザアニールにより、アモルファスシリコンを結晶化し、ポリシリコン膜３２を形成する。
【００２７】
図２Ｂに示すように、ポリシリコン膜３２をパターニングし、図１のＴＦＴ２５を形成すべき領域にポリシリコン膜３２ａを残す。なお、このとき図１のＴＦＴ１５を形成すべき領域にもポリシリコン膜１１を残す。ポリシリコン膜３２のパターニングは、例えばエッチングガスとしてＣＦ4 を用いた反応性イオンエッチング（ＲＩＥ）により行う。
【００２８】
ポリシリコン膜３２ａを覆うように、基板の上面の全領域にＰＥ−ＣＶＤにより、ＳｉＯ2 からなる厚さ１５０ｎｍのゲート絶縁膜３３を堆積する。ゲート絶縁膜３３の上に、スパッタリングによりＡｌからなる厚さ３００ｎｍのゲート配線層３４を堆積する。
【００２９】
図２Ｃに示すように、ゲート配線層３４をパターニングし、ポリシリコン膜３２ａ上の一部の領域にゲート電極３４Ｇａを残し、配線を形成すべき領域にゲート線３４ｂを残す。このとき、図１に示すゲート線３４ａ、ゲート電極３４Ｇｂも同時に形成される。ゲート配線層３４のパターニングは、例えば、エッチングガスとしてＣｌ2 とＢＣｌ3 との混合ガスを用いたＲＩＥにより行う。
【００３０】
基板をシュウ酸（（ＣＯＯＨ）2 ２Ｈ2 Ｏ）に浸漬してゲート電極３４Ｇａ及びゲート線３４ｂの表面を陽極酸化し、それぞれの表面にＡｌ2 Ｏ3 からなる厚さ１２０ｎｍの陽極酸化膜３５ａ及び３５ｂを形成する。他のゲート電極及びゲート線も陽極酸化膜で覆われる。
【００３１】
図２Ｄに示すように、陽極酸化膜３５ａ及び３５ｂをエッチングマスクとし、エッチングガスとしてＣＨＦ3 を用いたＲＩＥにより、ゲート絶縁膜３３をエッチングする。ゲート電極３４Ｇａの両側の領域においてポリシリコン膜３２ａの表面が露出した時点でエッチングを停止する。
【００３２】
ゲート電極３４Ｇａ及び陽極酸化膜３５ａをマスクとしてポリシリコン膜３２ａに不純物をイオン注入する。ｎチャネル型ＴＦＴを形成する領域をレジストパターンで覆ってＢ+ イオンを注入し、続いてｐチャネル型ＴＦＴを形成する領域をレジストパターンで覆ってＰ+ イオンを注入することにより、相補型ＭＯＳ（ＣＭＯＳ）回路を構成することができる。イオン注入後、活性化アニールを行う。ポリシリコン膜３２ａのうちイオン注入された領域が、ドレイン領域２５Ｄ及びソース領域２５Ｓになる。
【００３３】
図３に示すように、基板表面上の全領域にＰＥ−ＣＶＤによりＳｉＯ2 からなる厚さ３０ｎｍのエッチング停止層３６を堆積する。エッチング停止層３６の上に、原料ガスとしてＨ2 希釈のＳｉＨ4 とＮＨ3 を用いたＰＥ−ＣＶＤにより、ＳｉＮからなる厚さ２５０ｎｍの層間絶縁膜３７を堆積する。
【００３４】
図４に示すように、層間絶縁膜３７、エッチング停止層３６、及び陽極酸化膜３５ｂを貫通して所定の領域にコンタクトホールＣ３、Ｃ４及びＣ５を形成する。コンタクトホールＣ４及びＣ５の底面に、それぞれドレイン領域２５Ｄ及びソース領域２５Ｓの一部表面が現れ、コンタクトホールＣ３の底面に、ゲート線３４ｂ、ゲート絶縁膜３３ｂ及び下地ＳｉＯ2 膜３１の一部表面が現れる。
【００３５】
ＳｉＮからなる層間絶縁膜３７には、例えばエッチングガスとしてＣＦ4 を用いたＲＩＥによりコンタクトホールが形成される。このエッチングは、ＳｉＯ2 からなるエッチング停止層３６で自動的に停止する。エッチング停止層３６には、例えば弗酸水溶液を用いたウェットエッチングによりコンタクトホールが形成される。このエッチングにより、コンタクトホールＣ４及びＣ５の底面に、それぞれドレイン領域２５Ｄ及びソース領域２５Ｓの一部表面が露出する。コンタクトホールＣ３の底面には、陽極酸化膜３５ｂ及び下地ＳｉＯ2 膜３１の一部表面が露出する。
【００３６】
層間絶縁膜３７のエッチングがエッチング停止層３６で停止するため、ポリシリコン膜３２ａのドレイン領域２５Ｄ及びソース領域２５Ｓの表面が、ＲＩＥのエッチングガスに晒されない。ドレイン領域２５Ｄ及びソース領域２５Ｓの直上のエッチング停止層３６には、ウェットエッチングによりコンタクトホールが形成される。このため、ドレイン領域２５Ｄ及びソース領域２５Ｓの表面荒れを防止することができる。
【００３７】
エッチング停止層３６は、下地ＳｉＯ2 膜３１に比べて十分薄いため、エッチング停止層３６のエッチング時に過度のエッチングがあったとしても、下地ＳｉＯ2 膜３１に与える影響は少ない。また、エッチング停止層３６が無い場合でも、層間絶縁膜３７と下地ＳｉＯ2 膜３１とのエッチング耐性が異なるため、層間絶縁膜３７のエッチングを過度に行ったとしても、コンタクトホールＣ３の底面に露出した下地ＳｉＯ2 膜３１に与える影響は少ない。
【００３８】
次に、クロム混酸を用いたウェットエッチングにより、コンタクトホールＣ３の底面に露出した陽極酸化膜３５ｂをエッチング除去する。図４の中央の断面図に示すように、コンタクトホールＣ３の内周面がゲート線３４ｂの内部領域に位置する断面内においては、陽極酸化膜３５ｂがサイドエッチングされる。この結果、コンタクトホールＣ３の内周面の下部に窪み４０が形成される。
【００３９】
図４の右側の断面図に示すように、コンタクトホールＣ３の内周面がゲート配線３４ｂの外側に位置する断面内においては、ゲート配線３４ｂ表面の陽極酸化膜がすべて除去され、ゲート線３４ｂの両側にゲート絶縁膜３３ｂの一部及び下地ＳｉＯ2 膜３１の一部が露出する。
【００４０】
各コンタクトホールを埋め込むように、基板全面にスパッタリングによりＴｉ／Ａｌ／Ｔｉの３層からなるドレイン配線層を堆積する。上層及び下層のＴｉ層の厚さは約１００ｎｍ、Ａｌ層の厚さは２００ｎｍである。下側のＴｉ層はＡｌ層と層間絶縁膜３７との密着性を高め、上側のＴｉ層はフォトリソグラフィ時に反射防止膜として作用する。このドレイン配線層をパターニングし、コンタクトホールＣ４内を埋め込みドレイン領域２５Ｄに接続されたドレイン線３８ａ、コンタクトホールＣ５内を埋め込みソース領域２５Ｓに接続されたソース引出線３８ｂ、及びコンタクトホールＣ３内を埋め込み、ゲート線３４ｂに接続されたドレイン線３８ｃを形成する。
【００４１】
図４の中央に示す断面図においては、コンタクトホールＣ３の内周面に窪み４０が形成されているため、ドレイン線３８ｃのカバレッジ率が低下する。これに対し、図４の右側の断面図においては、コンタクトホールＣ３の内周面に窪みが形成されていないため、カバレッジ率の低下を防止できる。コンタクトホールの内周面が、下層配線であるゲート線の外側に位置する断面内において、ゲート線とドレイン線とが安定して接続されるため、ゲート線とドレイン線との接続の信頼性の低下を回避することができる。
【００４２】
図５に示すように、基板表面の全領域にＰＥ−ＣＶＤにより、ＳｉＮからなる厚さ２００ｎｍの層間絶縁膜４１を堆積する。層間絶縁膜４１の上にスパッタリングによりＴｉ膜を堆積してパターニングし、所定の領域にブラックマトリクスＢＭを形成する。
【００４３】
ブラックマトリクスＢＭ及び層間絶縁膜４１の表面を覆うように、ＰＥ−ＣＶＤにより、ＳｉＮからなる厚さ３００ｎｍの層間絶縁膜４２を堆積する。層間絶縁膜４２及び４１に、ソース引出線３８ｂの上面を露出させるコンタクトホールＣ６を形成し、コンタクトホールＣ６内を埋め込むように、基板表面上の全領域に厚さ１５０ｎｍのＩＴＯ膜を堆積する。このＩＴＯ膜の表面の所定の領域をマスクパターンで覆い、例えばシュウ酸を用いてＩＴＯ膜の露出した部分をエッチングし、コンタクトホールＣ６を介してソース引出線３８ｂに接続された透明画素電極４３を形成する。
【００４４】
上記実施例では、上述のように、コンタクトホールをゲート線からはみ出して配置することにより、ゲート線とドレイン線との接続部の信頼性を高めることができる。また、ゲート線の表面は陽極酸化膜によって覆われているため、図１に示す画素部２０においては、ゲート線とドレイン線との絶縁の信頼性を高く維持することができる。
【００４５】
次に、図６を参照して第１の実施例の変形例について説明する。
図６は、第１の実施例の変形例によるゲート線とドレイン線との接続部の平面図を示す。ゲート線５０の端部が櫛歯状模様にされている。ドレイン線５１の端部が層間絶縁膜を介してこの櫛歯状部分を被覆するように配置されている。層間絶縁膜には、一方向に長い平面形状を有するコンタクトホール５２が、ゲート線５０の各櫛歯部分と交差するように複数個配置されている。
【００４６】
コンタクトホール５２の内周面のうちゲート線５０と重ならない部分において、図５の右端の断面図に示すような窪みのない内周面が得られる。図６に示すように、ゲート線を櫛歯状にし、各櫛歯部分に交差する複数のコンタクトホール５２を配置することにより、窪みのない内周面の総延長を長くすることができる。このため、コンタクトホール５２の内周面上に形成される上層と下層との接続部の幅を広く確保することができ、接続抵抗を低減させることができる。
【００４７】
図６のような接続箇所の平面構成は、特に大電流が流れる電源線の接続に有効である。
なお、図６では、ゲート線の端部においてドレイン線と接続する場合を示したが、ゲート線の中間部において接続する場合には、ゲート線にスリットを設けて縞状模様を構成し、この縞に交差するようにコンタクトホールを配置することにより、同様の効果を得ることができる。
【００４８】
次に、図７Ａを参照して、本発明の第２の実施例による上層配線と下層配線との接続箇所の構成及び作製方法を説明する。
図７Ａは、ゲート線とドレイン線との接続部の断面図を示す。図７Ａの各構成部分には、図４の対応する構成部分と同一の参照符号を付して示している。
【００４９】
ガラス基板３０の表面上に下地ＳｉＯ2 膜３１が堆積され、その上の一部領域にゲート絶縁膜３３ｂが形成されている。ゲート絶縁膜３３ｂの上にゲート線３４ｂが形成され、その表面が陽極酸化膜３５ｂで覆われている。
【００５０】
陽極酸化膜３５ｂ、ゲート絶縁膜３３ｂ及び下地ＳｉＯ2 膜３１の表面を覆うようにエッチング停止層３６が形成され、その上に層間絶縁膜３７が配置されている。ここまでの構成は、第１の実施例における図２Ａ〜図３と同様の工程で形成される。
【００５１】
第１の実施例の図４で説明した方法と同様の方法で、層間絶縁膜３７、エッチング停止層３６及び陽極酸化膜３５ｂにコンタクトホール６０を形成する。陽極酸化膜３５ｂがサイドエッチングされ、コンタクトホール６０の内周面下部に窪み６１が形成される。窪み６１の深さは、陽極酸化膜３５ｂの厚さにほぼ等しい。
【００５２】
層間絶縁膜３７の表面上及びコンタクトホール６０の内面上に、スパッタリングによりＴｉ膜３８ｄを堆積する。ＴｉはＡｌに比べて成膜時に下地表面上をマイグレーションし易いため、窪み６１内を効果的に埋め込むことができる。窪み６１内を完全に埋め尽くすためには、Ｔｉ膜３８ｄの厚さを窪み６１の深さ、すなわち陽極酸化膜３５ｂの厚さよりも厚くすることが好ましい。
【００５３】
Ｔｉ膜３８ｄの表面上に、スパッタリングによりＡｌ（下層）／Ｔｉ（上層）の２層からなるドレイン配線層３８ｅを堆積する。Ｔｉ膜３８ｄ及びドレイン配線層３８ｅをパターニングしてドレイン配線を形成する。
【００５４】
図７Ａに示すように、ドレイン配線層３８ｅを堆積する前に、成膜時にマイグレーションし易いＴｉからなる膜を窪み６１の深さ、すなわち陽極酸化膜３５ｂの厚さよりも厚く堆積することにより、窪み６１内を効果的に埋め尽くし、ドレイン線のカバレッジ率の低下を防止することができる。
【００５５】
図７Ｂは、第２の実施例の変形例による上層配線と下層配線との接続箇所の断面図を示す。図７Ａでは、窪み６１内を埋め込むためのＴｉ膜３８ｄを基板全面に配置しているが、図７ＢではＴｉ膜をコンタクトホール６０の内周面上にのみ配置している。その他の構成は図７Ａの接続箇所と同様である。
【００５６】
まず図７Ａの場合と同様に基板全面にＴｉ膜を堆積し、エッチングガスとしてＣｌ2 とＢＣｌ3 との混合ガスを用いた異方性のＲＩＥにより平坦面上のＴｉ膜を除去することにより、コンタクトホール６０の内周面上にのみＴｉ膜３８ｆを残す。層間絶縁膜３７の上面、Ｔｉ膜３８ｆの表面及びコンタクトホール６０の底面上にＴｉ／Ａｌ／Ｔｉの３層からなるドレイン配線層３８ｇを堆積する。ドレイン配線層３８ｇをパターニングしてドレイン配線を形成する。
【００５７】
図７Ｂに示す変形例の場合も、ドレイン配線層３８ｇを堆積する前に窪み６１内がＴｉで埋め込まれるため、ドレイン線のカバレッジ率の低下を防止することができる。
【００５８】
図５に示すように、ドレイン線３８ｃの上には、層間絶縁膜、透明画素電極等が配置されるため、ドレイン線の厚さをなるべく薄くすることが好ましい。図７Ａに示す第２の実施例の場合には、ドレイン配線層３８ｅの下にＴｉ膜３８ｄが配置されており、Ｔｉ膜３８ｄの厚さは陽極酸化膜３５ｂの厚さよりも厚くすることが好ましい。このため、ドレイン配線層３８ｅ自体の厚さを厚くすることが困難になる。
【００５９】
これに対し、図７Ｂに示す第２の実施例の変形例の場合には、Ｔｉ膜３８ｆがコンタクトホール６０の内周面上にのみ残され層間絶縁膜３７の上のＴｉ膜が除去されている。このため、ドレイン配線層３８ｇの厚さを比較的厚くすることが可能になる。ドレイン配線層中のＡｌの抵抗率はＴｉのそれよりも低いため、ドレイン線の低抵抗化を図りやすくなる。
【００６０】
図７Ａ及び図７Ｂでは、窪み６１内を埋め込む材料としてＴｉを用いた場合を説明したが、ドレイン配線に使用されるＡｌよりもマイグレーションし易い他の材料を用いても同様の効果が期待できる。例えば、ＴｉＮ、Ｔａ、Ｍｏ、Ｗ等を用いてもよい。また、図７Ｂに示す変形例の場合には、ドレイン配線層３８ｇがゲート線３４ｂに直接接触するため、窪み６１内をＳｉＯ2 等の無機絶縁性材料で埋め込んでもよい。
【００６１】
上記第１及び第２の実施例では、ゲート線の材料としてＡｌを用いた場合を説明したが、Ａｌ−Ｓｉ、Ａｌ−Ｃｕ−Ｓｉ、Ａｌ−Ｓｃ、またはＡｌ−Ｚｒ等のＡｌ合金を用いてもよい。また、ゲート線をＴａで形成してもよい。ゲート線をＴａで形成した場合には、ゲート線の表面を陽極酸化するとＴａ2 Ｏ5 の組成を有する陽極酸化膜が得られる。
【００６２】
また、上記第１及び第２の実施例では、ＴＦＴ型ＬＣＤを例にとり、陽極酸化膜で被覆されたゲート線とその上層のドレイン線とを接続する場合を説明したが、これらの実施例は、より一般的に絶縁膜で被覆された下層配線とその上に層間絶縁膜を介して配置された上層配線とを接続する場合に適用できる。特に、下層配線を被覆する絶縁膜を異方性エッチングすることが困難であり、等方性エッチングを行ってコンタクトホールの内周面に窪みが形成されるような場合に有効である。
【００６３】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００６４】
【発明の効果】
以上説明したように、本発明によれば、下層配線の表面を絶縁膜で被覆し、その上に層間絶縁膜を介して上層配線を配置する場合に、層間絶縁膜と下層配線の被覆絶縁膜にコンタクトホールを形成し、下層配線と上層配線とを信頼度よく接続することがができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例によるＴＦＴ型ＬＣＤの部分平面図である。
【図２】第１の実施例によるＴＦＴ型ＬＣＤの作製方法を説明するための、基板の断面図（その１）である。
【図３】第１の実施例によるＴＦＴ型ＬＣＤの作製方法を説明するための、基板の断面図（その２）である。
【図４】第１の実施例によるＴＦＴ型ＬＣＤの作製方法を説明するための、基板の断面図（その３）である。
【図５】第１の実施例によるＴＦＴ型ＬＣＤの作製方法を説明するための、基板の断面図（その４）である。
【図６】第１の実施例の変形例によるゲート線とドレイン線との接続箇所の平面図である。
【図７】第２の実施例及びその変形例によるＴＦＴ型ＬＣＤのゲート線とドレイン線との接続箇所の断面図である。
【図８】従来例によるＴＦＴ型ＬＣＤのゲート線とドレイン線との接続箇所の断面図である。
【符号の説明】
１３、１４ 配線
１５、２５ ＴＦＴ
１５Ｄ、２５Ｄ ドレイン領域
１５Ｓ、２５Ｓ ソース領域
３０ ガラス基板
３１ 下地ＳｉＯ2 膜
３２、３２ａ ポリシリコン膜
３３、３３ａ、３３ｂ ゲート絶縁膜
３４ ゲート配線層
３４Ｇａ、３４Ｇｂ ゲート電極
３４ａ、３４ｂ ゲート線
３５ａ、３５ｂ 陽極酸化膜
３６ エッチング停止層
３７、４１、４２ 層間絶縁膜
３８ａ、３８ｃ ドレイン線
３８ｄ、３８ｆ Ｔｉ膜
３８ｅ、３８ｇ ドレイン配線層
４０ 窪み
４３ 透明画素電極
５０ ゲート線
５１ ドレイン線
５２ コンタクトホール
６０ コンタクトホール
６１ 窪み
１００ ガラス基板
１０１ ゲート絶縁膜
１０２ ゲート配線
１０３ 陽極酸化膜
１０４ 層間絶縁膜
１０５ ドレイン配線
１０６ コンタクトホール
１０７ 窪み
【発明の属する技術分野】
本発明は、多層配線を用いた電子回路装置に関し、特に下層配線の表面を絶縁膜で被覆し、この被覆絶縁膜上に層間絶縁膜を形成した電子回路装置に関する。
【０００２】
【従来の技術】
図８は、薄膜トランジスタ（ＴＦＴ）を用いた液晶表示パネル（ＬＣＤ）における下層配線と上層配線との接続部の断面を示す。
【０００３】
ガラス基板１００の表面上にゲート絶縁膜１０１が形成されている。ＴＦＴが形成される領域においては、ガラス基板１００とゲート絶縁膜１０１との間にポリシリコン膜が配置される。このポリシリコン膜が、ＴＦＴのチャネル及びソース／ドレイン領域を構成する。図８は、上層配線と下層配線との接続部を示しているため、図示された領域にポリシリコン膜は形成されていない。
【０００４】
ゲート絶縁膜１０１の上にアルミニウムからなるゲート配線１０２が形成されている。ゲート配線１０２は、ＴＦＴのゲート電極と同一の工程で堆積されパターニングされる。ゲート配線１０２の表面にアルミニウムを陽極酸化した陽極酸化膜１０３が形成され、陽極酸化膜１０３の表面を含む基板全面に層間絶縁膜１０４が形成されている。
【０００５】
層間絶縁膜１０４の上にアルミニウムからなるドレイン配線１０５が形成されている。ドレイン配線１０５は、ＴＦＴのドレイン電極と同一の工程で堆積されパターニングされる。ゲート配線１０２とドレイン配線１０５は、画素が配置された領域において格子状に配置される。両配線は、その交差箇所において層間絶縁膜１０４により相互に絶縁される。陽極酸化膜１０３は、ゲート配線１０２とドレイン配線１０５との間の絶縁の信頼性を高める機能を有する。
【０００６】
周辺回路一体型ＬＣＤの場合、周辺回路において１つのトランジスタの出力信号で他のトランジスタを駆動する場合がある。このとき、前段のトランジスタのドレイン配線を後段のトランジスタのゲート配線に接続する。
【０００７】
ゲート配線とドレイン配線とを接続する場合には、ドレイン配線層を堆積する前に、層間絶縁膜１０４及び陽極酸化膜１０３にコンタクトホール１０６を形成する。コンタクトホール１０６を形成するための層間絶縁膜１０４のエッチングは、異方性のドライエッチングにより行われる。
【０００８】
陽極酸化膜１０３のエッチングは、ゲート配線１０２とのエッチング選択比の大きな適当なエッチングガスがないため、例えばクロム混酸（ＣｒＯ3 ・ＨＮＯ3 ・Ｈ3 ＰＯ4 ・ＣＨ3 ＣＯＯＨ＋ｎＨ2 Ｏ）を用いた等方性のウェットエッチングにより行われる。このため、陽極酸化膜１０３がサイドエッチングされ、コンタクトホール１０６の内周部の下側部分に窪み１０７が形成される。
【０００９】
コンタクトホール１０６を形成した基板表面全面にドレイン配線層をスパッタリング等により堆積する。コンタクトホール１０６の内周部に窪み１０７が形成されているため、コンタクトホール部におけるカバレッジ率が低下し、ドレイン配線の断線が発生しやすくなる。すなわち、画素が形成された領域においてゲート配線とドレイン配線との短絡を防止するための陽極酸化膜が、周辺回路を形成する領域においてゲート配線とドレイン配線との接続を困難にしている。
【００１０】
【発明が解決しようとする課題】
上述のように、画素が配置される領域においてゲート配線とドレイン配線との絶縁の信頼性を高めるためにゲート配線の表面を陽極酸化すると、周辺回路が配置される領域において、ゲート配線とドレイン配線との接続箇所の信頼性が低下する。
【００１１】
本発明の目的は、下層配線と上層配線との絶縁の信頼性を維持したまま、両配線の接続箇所においては、接続の信頼性を高めることができる電子回路装置及びその製造方法を提供することである。
【００１２】
【課題を解決するための手段】
本発明の一観点によると、上面を有する基板と、前記基板の上に配置され、導電性材料により形成された下層配線と、前記下層配線の表面を被覆する被覆絶縁膜と、前記基板の上に、前記被覆絶縁膜を覆うように形成された層間絶縁膜と、前記下層配線の内部領域から、該下層配線の外周を越えて外部領域まで延在する層間コンタクト領域に形成され、前記層間絶縁膜及び前記被覆絶縁膜を貫通する開口と、前記層間絶縁膜上の一部の領域、及び前記層間コンタクト領域に配置され、該層間コンタクト領域において前記下層配線と電気的に接続された上層配線とを有する電子回路装置が提供される。
【００１３】
被覆絶縁膜に第１の開口を形成するときに、被覆絶縁膜がサイドエッチングされる場合がある。被覆絶縁膜がサイドエッチングされると開口の内周面に窪みが形成され、上層配線のカバレッジ率が低下してしまう。第２の開口を、第１の配線が形成されていない領域まで延在して配置すると、第１の配線の外部領域においては、第２の開口の内周面に被覆絶縁膜が現れない。従って、この領域の内周面に窪みが形成されないため、カバレッジ率の低下を防止することができる。
【００１４】
本発明の他の観点によると、上面を有する基板の該上面の上に、下層金属配線を形成する工程と、前記下層金属配線の表面を陽極酸化して陽極酸化膜を形成する工程と、前記陽極酸化膜を被覆するように、前記基板の上に層間絶縁膜を形成する工程と、前記層間絶縁膜の上に、前記下層金属配線が形成された領域と形成されていない領域との境界線を跨いで２つの領域に跨がった開口を有するマスクパターンを形成する工程と、前記マスクパターンをエッチングマスクとして、前記層間絶縁膜をエッチングしてコンタクトホールを形成し、コンタクトホールの内面に前記陽極酸化膜の一部を露出させる工程と、前記コンタクトホールの内面に露出した前記陽極酸化膜をエッチングし、前記下層金属配線の一部表面を露出させる工程と、前記層間絶縁膜の上、及び前記コンタクトホール内に、前記下層金属配線と電気的に接続される上層配線を形成する工程とを有する電子回路装置の製造方法が提供される。
【００１５】
陽極酸化膜をエッチングしてコンタクトホールを形成するときに、陽極酸化膜がサイドエッチングされる場合がある。陽極酸化膜がサイドエッチングされるとコンタクトホールの内周面に窪みが形成され、上層配線のカバレッジ率が低下してしまう。コンタクトホールを下層金属配線の外部領域まで延在して配置すると、下層金属配線の外部領域においては、コンタクトホールの内周面に陽極酸化膜が現れない。従って、この領域の内周面に窪みが形成されないため、カバレッジ率の低下を防止することができる。
【００１６】
本発明の他の観点によると、上面を有する基板と、前記基板の上に配置され、導電性材料により形成された下層配線と、前記下層配線の表面上に形成された被覆絶縁膜と、前記基板の上に、前記被覆絶縁膜を覆うように形成された層間絶縁膜と、前記下層配線の内部領域の一部に形成され、前記層間絶縁膜及び前記被覆絶縁膜を貫通する開口であって、該開口の側面のうち前記被覆絶縁膜の表出している部分が、前記層間絶縁膜の表出している部分よりも窪んでいる前記開口と、前記開口の側面上に、少なくとも前記被覆絶縁膜の表出した窪んだ部分をすべて埋め尽くすように形成された埋込領域と、前記層間絶縁膜の上、前記開口の内面、及び前記埋込領域の表面上に配置され、前記埋込領域とは異なる材料で形成され、前記開口が形成された領域において前記下層配線と電気的に接続された上層配線とを有する電子回路装置が提供される。
【００１７】
開口の内周面の窪んだ部分を埋込領域で埋め尽くすことにより、上層配線のカバレッジ率の低下を防止することができる。
本発明の他の観点によると、上面を有する基板の該上面の上に、下層金属配線を形成する工程と、前記下層金属配線の表面を陽極酸化して陽極酸化膜を形成する工程と、前記陽極酸化膜を被覆するように、前記基板の上に層間絶縁膜を形成する工程と、前記層間絶縁膜の上に形成され、前記下層金属配線が形成された領域内の一部の領域に開口を有するマスクパターンを形成する工程と、前記マスクパターンをエッチングマスクとして、前記層間絶縁膜をエッチングしてコンタクトホールを形成し、コンタクトホールの内面に前記陽極酸化膜の一部を露出させる工程と、前記コンタクトホールの内面に露出した前記陽極酸化膜を等方的にエッチングする工程と、前記陽極酸化膜がサイドエッチングされて形成された窪み内を含む基板表面に、前記窪みの深さと等しいかまたはそれよりも厚い膜厚を有する埋込膜を堆積する工程と、少なくとも前記埋込膜の表面を覆い、該埋込膜と異なる材料で形成され、前記コンタクトホール部で前記下層金属配線と電気的に接続された上層配線層を堆積する工程と、前記上層配線層をパターニングして上層配線を形成する工程とを有し、前記埋込膜が、前記上層配線層よりも、成膜時にマイグレーションし易い材料により形成されている電子回路装置の製造方法が提供される。
【００１８】
コンタクトホールの内周面の窪みを埋込膜で埋め尽くすことにより、上層配線のカバレッジ率の低下を防止することができる。
【００１９】
【発明の実施の形態】
図１〜図５を参照して、本発明の第１の実施例によるＴＦＴ型ＬＣＤの構成及び製造方法を説明する。
【００２０】
図１は、第１の実施例によるＴＦＴ型ＬＣＤの部分平面図を示す。ＴＦＴ型ＬＣＤは、周辺回路部１０と画素部２０に分けられる。
画素部２０には、図の横方向に延在するゲート線３４ａと縦方向に延在するドレイン線３８ａが格子状に配置されている。ゲート線３４ａとドレイン線３８ａは、例えばアルミニウムにより形成され、両配線は、その交差箇所において層間絶縁膜により相互に絶縁されている。
【００２１】
ゲート線３４ａとドレイン線３８ａとの交差箇所に対応してＴＦＴ２５が配置されている。ＴＦＴ２５は、長方形状のポリシリコン膜３２ａと、その上にゲート絶縁膜を介して配置されたゲート電極３４Ｇａを含んで構成される。ゲート電極３４Ｇａはゲート線３４ａに連続している。ポリシリコン膜３２ａには、ゲート電極３４Ｇａの両側の領域に導電性を付与するための不純物、例えばｎ型にする場合にはリン（Ｐ）、ｐ型にする場合にはボロン（Ｂ）等の不純物が添加され、ドレイン領域２５Ｄ及びソース領域２５Ｓが画定されている。
【００２２】
ドレイン領域２５Ｄは、コンタクトホールＣ４を介してドレイン線３８ａに接続されている。ソース領域２５Ｓは、コンタクトホールＣ５を介してインジウムすずオキサイド（ＩＴＯ）等からなる透明画素電極４３に接続されている。
【００２３】
周辺回路１０には、ＴＦＴ１５が配置されている。ＴＦＴ１５は、ＴＦＴ２５の構成と同様の基本構成を有し、ポリシリコン膜１１及びゲート電極３４Ｇｂを含んで構成されている。ゲート電極３４Ｇｂはゲート線３４ｂに連続し、ゲート線３４ｂは、コンタクトホールＣ３を介してドレイン線３８ｃに接続されている。コンタクトホールＣ３は、ゲート線３４ｂが配置された領域の外部まではみ出して配置されている。
【００２４】
ドレイン領域１５ＤはコンタクトホールＣ１を介して上層配線１３に接続され、ソース領域１５ＳはコンタクトホールＣ２を介して上層配線１４に接続されている。
【００２５】
次に、図２Ａ〜図２Ｄ、図３〜図５を参照してＬＣＤの作製方法を説明する。図２Ａ〜図５は、図１に示すＬＣＤの部分断面図であり、各図の左側、中央及び右側の断面図が、それぞれ図１の一点鎖線Ａ１−Ａ１、Ａ２−Ａ２、及びＡ３−Ａ３における断面図に対応する。
【００２６】
図２Ａに示すように、透明ガラス基板３０の上に、原料ガスとしてシラン（ＳｉＨ4 ）と酸素（Ｏ2 ）を用いたプラズマ励起型化学気相堆積（ＰＥ−ＣＶＤ）により、厚さ２００ｎｍの下地ＳｉＯ2 膜３１を堆積する。下地ＳｉＯ2 膜３１の上に、原料ガスとして水素（Ｈ2 ）希釈のＳｉＨ4 を用いたＰＥ−ＣＶＤにより、厚さ５０ｎｍのアモルファスシリコン膜を堆積する。アモルファスシリコン膜を堆積後、エネルギ密度２５０ｍＪ／ｃｍ2 のエキシマレーザを用いたレーザアニールにより、アモルファスシリコンを結晶化し、ポリシリコン膜３２を形成する。
【００２７】
図２Ｂに示すように、ポリシリコン膜３２をパターニングし、図１のＴＦＴ２５を形成すべき領域にポリシリコン膜３２ａを残す。なお、このとき図１のＴＦＴ１５を形成すべき領域にもポリシリコン膜１１を残す。ポリシリコン膜３２のパターニングは、例えばエッチングガスとしてＣＦ4 を用いた反応性イオンエッチング（ＲＩＥ）により行う。
【００２８】
ポリシリコン膜３２ａを覆うように、基板の上面の全領域にＰＥ−ＣＶＤにより、ＳｉＯ2 からなる厚さ１５０ｎｍのゲート絶縁膜３３を堆積する。ゲート絶縁膜３３の上に、スパッタリングによりＡｌからなる厚さ３００ｎｍのゲート配線層３４を堆積する。
【００２９】
図２Ｃに示すように、ゲート配線層３４をパターニングし、ポリシリコン膜３２ａ上の一部の領域にゲート電極３４Ｇａを残し、配線を形成すべき領域にゲート線３４ｂを残す。このとき、図１に示すゲート線３４ａ、ゲート電極３４Ｇｂも同時に形成される。ゲート配線層３４のパターニングは、例えば、エッチングガスとしてＣｌ2 とＢＣｌ3 との混合ガスを用いたＲＩＥにより行う。
【００３０】
基板をシュウ酸（（ＣＯＯＨ）2 ２Ｈ2 Ｏ）に浸漬してゲート電極３４Ｇａ及びゲート線３４ｂの表面を陽極酸化し、それぞれの表面にＡｌ2 Ｏ3 からなる厚さ１２０ｎｍの陽極酸化膜３５ａ及び３５ｂを形成する。他のゲート電極及びゲート線も陽極酸化膜で覆われる。
【００３１】
図２Ｄに示すように、陽極酸化膜３５ａ及び３５ｂをエッチングマスクとし、エッチングガスとしてＣＨＦ3 を用いたＲＩＥにより、ゲート絶縁膜３３をエッチングする。ゲート電極３４Ｇａの両側の領域においてポリシリコン膜３２ａの表面が露出した時点でエッチングを停止する。
【００３２】
ゲート電極３４Ｇａ及び陽極酸化膜３５ａをマスクとしてポリシリコン膜３２ａに不純物をイオン注入する。ｎチャネル型ＴＦＴを形成する領域をレジストパターンで覆ってＢ+ イオンを注入し、続いてｐチャネル型ＴＦＴを形成する領域をレジストパターンで覆ってＰ+ イオンを注入することにより、相補型ＭＯＳ（ＣＭＯＳ）回路を構成することができる。イオン注入後、活性化アニールを行う。ポリシリコン膜３２ａのうちイオン注入された領域が、ドレイン領域２５Ｄ及びソース領域２５Ｓになる。
【００３３】
図３に示すように、基板表面上の全領域にＰＥ−ＣＶＤによりＳｉＯ2 からなる厚さ３０ｎｍのエッチング停止層３６を堆積する。エッチング停止層３６の上に、原料ガスとしてＨ2 希釈のＳｉＨ4 とＮＨ3 を用いたＰＥ−ＣＶＤにより、ＳｉＮからなる厚さ２５０ｎｍの層間絶縁膜３７を堆積する。
【００３４】
図４に示すように、層間絶縁膜３７、エッチング停止層３６、及び陽極酸化膜３５ｂを貫通して所定の領域にコンタクトホールＣ３、Ｃ４及びＣ５を形成する。コンタクトホールＣ４及びＣ５の底面に、それぞれドレイン領域２５Ｄ及びソース領域２５Ｓの一部表面が現れ、コンタクトホールＣ３の底面に、ゲート線３４ｂ、ゲート絶縁膜３３ｂ及び下地ＳｉＯ2 膜３１の一部表面が現れる。
【００３５】
ＳｉＮからなる層間絶縁膜３７には、例えばエッチングガスとしてＣＦ4 を用いたＲＩＥによりコンタクトホールが形成される。このエッチングは、ＳｉＯ2 からなるエッチング停止層３６で自動的に停止する。エッチング停止層３６には、例えば弗酸水溶液を用いたウェットエッチングによりコンタクトホールが形成される。このエッチングにより、コンタクトホールＣ４及びＣ５の底面に、それぞれドレイン領域２５Ｄ及びソース領域２５Ｓの一部表面が露出する。コンタクトホールＣ３の底面には、陽極酸化膜３５ｂ及び下地ＳｉＯ2 膜３１の一部表面が露出する。
【００３６】
層間絶縁膜３７のエッチングがエッチング停止層３６で停止するため、ポリシリコン膜３２ａのドレイン領域２５Ｄ及びソース領域２５Ｓの表面が、ＲＩＥのエッチングガスに晒されない。ドレイン領域２５Ｄ及びソース領域２５Ｓの直上のエッチング停止層３６には、ウェットエッチングによりコンタクトホールが形成される。このため、ドレイン領域２５Ｄ及びソース領域２５Ｓの表面荒れを防止することができる。
【００３７】
エッチング停止層３６は、下地ＳｉＯ2 膜３１に比べて十分薄いため、エッチング停止層３６のエッチング時に過度のエッチングがあったとしても、下地ＳｉＯ2 膜３１に与える影響は少ない。また、エッチング停止層３６が無い場合でも、層間絶縁膜３７と下地ＳｉＯ2 膜３１とのエッチング耐性が異なるため、層間絶縁膜３７のエッチングを過度に行ったとしても、コンタクトホールＣ３の底面に露出した下地ＳｉＯ2 膜３１に与える影響は少ない。
【００３８】
次に、クロム混酸を用いたウェットエッチングにより、コンタクトホールＣ３の底面に露出した陽極酸化膜３５ｂをエッチング除去する。図４の中央の断面図に示すように、コンタクトホールＣ３の内周面がゲート線３４ｂの内部領域に位置する断面内においては、陽極酸化膜３５ｂがサイドエッチングされる。この結果、コンタクトホールＣ３の内周面の下部に窪み４０が形成される。
【００３９】
図４の右側の断面図に示すように、コンタクトホールＣ３の内周面がゲート配線３４ｂの外側に位置する断面内においては、ゲート配線３４ｂ表面の陽極酸化膜がすべて除去され、ゲート線３４ｂの両側にゲート絶縁膜３３ｂの一部及び下地ＳｉＯ2 膜３１の一部が露出する。
【００４０】
各コンタクトホールを埋め込むように、基板全面にスパッタリングによりＴｉ／Ａｌ／Ｔｉの３層からなるドレイン配線層を堆積する。上層及び下層のＴｉ層の厚さは約１００ｎｍ、Ａｌ層の厚さは２００ｎｍである。下側のＴｉ層はＡｌ層と層間絶縁膜３７との密着性を高め、上側のＴｉ層はフォトリソグラフィ時に反射防止膜として作用する。このドレイン配線層をパターニングし、コンタクトホールＣ４内を埋め込みドレイン領域２５Ｄに接続されたドレイン線３８ａ、コンタクトホールＣ５内を埋め込みソース領域２５Ｓに接続されたソース引出線３８ｂ、及びコンタクトホールＣ３内を埋め込み、ゲート線３４ｂに接続されたドレイン線３８ｃを形成する。
【００４１】
図４の中央に示す断面図においては、コンタクトホールＣ３の内周面に窪み４０が形成されているため、ドレイン線３８ｃのカバレッジ率が低下する。これに対し、図４の右側の断面図においては、コンタクトホールＣ３の内周面に窪みが形成されていないため、カバレッジ率の低下を防止できる。コンタクトホールの内周面が、下層配線であるゲート線の外側に位置する断面内において、ゲート線とドレイン線とが安定して接続されるため、ゲート線とドレイン線との接続の信頼性の低下を回避することができる。
【００４２】
図５に示すように、基板表面の全領域にＰＥ−ＣＶＤにより、ＳｉＮからなる厚さ２００ｎｍの層間絶縁膜４１を堆積する。層間絶縁膜４１の上にスパッタリングによりＴｉ膜を堆積してパターニングし、所定の領域にブラックマトリクスＢＭを形成する。
【００４３】
ブラックマトリクスＢＭ及び層間絶縁膜４１の表面を覆うように、ＰＥ−ＣＶＤにより、ＳｉＮからなる厚さ３００ｎｍの層間絶縁膜４２を堆積する。層間絶縁膜４２及び４１に、ソース引出線３８ｂの上面を露出させるコンタクトホールＣ６を形成し、コンタクトホールＣ６内を埋め込むように、基板表面上の全領域に厚さ１５０ｎｍのＩＴＯ膜を堆積する。このＩＴＯ膜の表面の所定の領域をマスクパターンで覆い、例えばシュウ酸を用いてＩＴＯ膜の露出した部分をエッチングし、コンタクトホールＣ６を介してソース引出線３８ｂに接続された透明画素電極４３を形成する。
【００４４】
上記実施例では、上述のように、コンタクトホールをゲート線からはみ出して配置することにより、ゲート線とドレイン線との接続部の信頼性を高めることができる。また、ゲート線の表面は陽極酸化膜によって覆われているため、図１に示す画素部２０においては、ゲート線とドレイン線との絶縁の信頼性を高く維持することができる。
【００４５】
次に、図６を参照して第１の実施例の変形例について説明する。
図６は、第１の実施例の変形例によるゲート線とドレイン線との接続部の平面図を示す。ゲート線５０の端部が櫛歯状模様にされている。ドレイン線５１の端部が層間絶縁膜を介してこの櫛歯状部分を被覆するように配置されている。層間絶縁膜には、一方向に長い平面形状を有するコンタクトホール５２が、ゲート線５０の各櫛歯部分と交差するように複数個配置されている。
【００４６】
コンタクトホール５２の内周面のうちゲート線５０と重ならない部分において、図５の右端の断面図に示すような窪みのない内周面が得られる。図６に示すように、ゲート線を櫛歯状にし、各櫛歯部分に交差する複数のコンタクトホール５２を配置することにより、窪みのない内周面の総延長を長くすることができる。このため、コンタクトホール５２の内周面上に形成される上層と下層との接続部の幅を広く確保することができ、接続抵抗を低減させることができる。
【００４７】
図６のような接続箇所の平面構成は、特に大電流が流れる電源線の接続に有効である。
なお、図６では、ゲート線の端部においてドレイン線と接続する場合を示したが、ゲート線の中間部において接続する場合には、ゲート線にスリットを設けて縞状模様を構成し、この縞に交差するようにコンタクトホールを配置することにより、同様の効果を得ることができる。
【００４８】
次に、図７Ａを参照して、本発明の第２の実施例による上層配線と下層配線との接続箇所の構成及び作製方法を説明する。
図７Ａは、ゲート線とドレイン線との接続部の断面図を示す。図７Ａの各構成部分には、図４の対応する構成部分と同一の参照符号を付して示している。
【００４９】
ガラス基板３０の表面上に下地ＳｉＯ2 膜３１が堆積され、その上の一部領域にゲート絶縁膜３３ｂが形成されている。ゲート絶縁膜３３ｂの上にゲート線３４ｂが形成され、その表面が陽極酸化膜３５ｂで覆われている。
【００５０】
陽極酸化膜３５ｂ、ゲート絶縁膜３３ｂ及び下地ＳｉＯ2 膜３１の表面を覆うようにエッチング停止層３６が形成され、その上に層間絶縁膜３７が配置されている。ここまでの構成は、第１の実施例における図２Ａ〜図３と同様の工程で形成される。
【００５１】
第１の実施例の図４で説明した方法と同様の方法で、層間絶縁膜３７、エッチング停止層３６及び陽極酸化膜３５ｂにコンタクトホール６０を形成する。陽極酸化膜３５ｂがサイドエッチングされ、コンタクトホール６０の内周面下部に窪み６１が形成される。窪み６１の深さは、陽極酸化膜３５ｂの厚さにほぼ等しい。
【００５２】
層間絶縁膜３７の表面上及びコンタクトホール６０の内面上に、スパッタリングによりＴｉ膜３８ｄを堆積する。ＴｉはＡｌに比べて成膜時に下地表面上をマイグレーションし易いため、窪み６１内を効果的に埋め込むことができる。窪み６１内を完全に埋め尽くすためには、Ｔｉ膜３８ｄの厚さを窪み６１の深さ、すなわち陽極酸化膜３５ｂの厚さよりも厚くすることが好ましい。
【００５３】
Ｔｉ膜３８ｄの表面上に、スパッタリングによりＡｌ（下層）／Ｔｉ（上層）の２層からなるドレイン配線層３８ｅを堆積する。Ｔｉ膜３８ｄ及びドレイン配線層３８ｅをパターニングしてドレイン配線を形成する。
【００５４】
図７Ａに示すように、ドレイン配線層３８ｅを堆積する前に、成膜時にマイグレーションし易いＴｉからなる膜を窪み６１の深さ、すなわち陽極酸化膜３５ｂの厚さよりも厚く堆積することにより、窪み６１内を効果的に埋め尽くし、ドレイン線のカバレッジ率の低下を防止することができる。
【００５５】
図７Ｂは、第２の実施例の変形例による上層配線と下層配線との接続箇所の断面図を示す。図７Ａでは、窪み６１内を埋め込むためのＴｉ膜３８ｄを基板全面に配置しているが、図７ＢではＴｉ膜をコンタクトホール６０の内周面上にのみ配置している。その他の構成は図７Ａの接続箇所と同様である。
【００５６】
まず図７Ａの場合と同様に基板全面にＴｉ膜を堆積し、エッチングガスとしてＣｌ2 とＢＣｌ3 との混合ガスを用いた異方性のＲＩＥにより平坦面上のＴｉ膜を除去することにより、コンタクトホール６０の内周面上にのみＴｉ膜３８ｆを残す。層間絶縁膜３７の上面、Ｔｉ膜３８ｆの表面及びコンタクトホール６０の底面上にＴｉ／Ａｌ／Ｔｉの３層からなるドレイン配線層３８ｇを堆積する。ドレイン配線層３８ｇをパターニングしてドレイン配線を形成する。
【００５７】
図７Ｂに示す変形例の場合も、ドレイン配線層３８ｇを堆積する前に窪み６１内がＴｉで埋め込まれるため、ドレイン線のカバレッジ率の低下を防止することができる。
【００５８】
図５に示すように、ドレイン線３８ｃの上には、層間絶縁膜、透明画素電極等が配置されるため、ドレイン線の厚さをなるべく薄くすることが好ましい。図７Ａに示す第２の実施例の場合には、ドレイン配線層３８ｅの下にＴｉ膜３８ｄが配置されており、Ｔｉ膜３８ｄの厚さは陽極酸化膜３５ｂの厚さよりも厚くすることが好ましい。このため、ドレイン配線層３８ｅ自体の厚さを厚くすることが困難になる。
【００５９】
これに対し、図７Ｂに示す第２の実施例の変形例の場合には、Ｔｉ膜３８ｆがコンタクトホール６０の内周面上にのみ残され層間絶縁膜３７の上のＴｉ膜が除去されている。このため、ドレイン配線層３８ｇの厚さを比較的厚くすることが可能になる。ドレイン配線層中のＡｌの抵抗率はＴｉのそれよりも低いため、ドレイン線の低抵抗化を図りやすくなる。
【００６０】
図７Ａ及び図７Ｂでは、窪み６１内を埋め込む材料としてＴｉを用いた場合を説明したが、ドレイン配線に使用されるＡｌよりもマイグレーションし易い他の材料を用いても同様の効果が期待できる。例えば、ＴｉＮ、Ｔａ、Ｍｏ、Ｗ等を用いてもよい。また、図７Ｂに示す変形例の場合には、ドレイン配線層３８ｇがゲート線３４ｂに直接接触するため、窪み６１内をＳｉＯ2 等の無機絶縁性材料で埋め込んでもよい。
【００６１】
上記第１及び第２の実施例では、ゲート線の材料としてＡｌを用いた場合を説明したが、Ａｌ−Ｓｉ、Ａｌ−Ｃｕ−Ｓｉ、Ａｌ−Ｓｃ、またはＡｌ−Ｚｒ等のＡｌ合金を用いてもよい。また、ゲート線をＴａで形成してもよい。ゲート線をＴａで形成した場合には、ゲート線の表面を陽極酸化するとＴａ2 Ｏ5 の組成を有する陽極酸化膜が得られる。
【００６２】
また、上記第１及び第２の実施例では、ＴＦＴ型ＬＣＤを例にとり、陽極酸化膜で被覆されたゲート線とその上層のドレイン線とを接続する場合を説明したが、これらの実施例は、より一般的に絶縁膜で被覆された下層配線とその上に層間絶縁膜を介して配置された上層配線とを接続する場合に適用できる。特に、下層配線を被覆する絶縁膜を異方性エッチングすることが困難であり、等方性エッチングを行ってコンタクトホールの内周面に窪みが形成されるような場合に有効である。
【００６３】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００６４】
【発明の効果】
以上説明したように、本発明によれば、下層配線の表面を絶縁膜で被覆し、その上に層間絶縁膜を介して上層配線を配置する場合に、層間絶縁膜と下層配線の被覆絶縁膜にコンタクトホールを形成し、下層配線と上層配線とを信頼度よく接続することがができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例によるＴＦＴ型ＬＣＤの部分平面図である。
【図２】第１の実施例によるＴＦＴ型ＬＣＤの作製方法を説明するための、基板の断面図（その１）である。
【図３】第１の実施例によるＴＦＴ型ＬＣＤの作製方法を説明するための、基板の断面図（その２）である。
【図４】第１の実施例によるＴＦＴ型ＬＣＤの作製方法を説明するための、基板の断面図（その３）である。
【図５】第１の実施例によるＴＦＴ型ＬＣＤの作製方法を説明するための、基板の断面図（その４）である。
【図６】第１の実施例の変形例によるゲート線とドレイン線との接続箇所の平面図である。
【図７】第２の実施例及びその変形例によるＴＦＴ型ＬＣＤのゲート線とドレイン線との接続箇所の断面図である。
【図８】従来例によるＴＦＴ型ＬＣＤのゲート線とドレイン線との接続箇所の断面図である。
【符号の説明】
１３、１４ 配線
１５、２５ ＴＦＴ
１５Ｄ、２５Ｄ ドレイン領域
１５Ｓ、２５Ｓ ソース領域
３０ ガラス基板
３１ 下地ＳｉＯ2 膜
３２、３２ａ ポリシリコン膜
３３、３３ａ、３３ｂ ゲート絶縁膜
３４ ゲート配線層
３４Ｇａ、３４Ｇｂ ゲート電極
３４ａ、３４ｂ ゲート線
３５ａ、３５ｂ 陽極酸化膜
３６ エッチング停止層
３７、４１、４２ 層間絶縁膜
３８ａ、３８ｃ ドレイン線
３８ｄ、３８ｆ Ｔｉ膜
３８ｅ、３８ｇ ドレイン配線層
４０ 窪み
４３ 透明画素電極
５０ ゲート線
５１ ドレイン線
５２ コンタクトホール
６０ コンタクトホール
６１ 窪み
１００ ガラス基板
１０１ ゲート絶縁膜
１０２ ゲート配線
１０３ 陽極酸化膜
１０４ 層間絶縁膜
１０５ ドレイン配線
１０６ コンタクトホール
１０７ 窪み
Claims (7)
- 上面を有する基板と、
前記基板の上に配置され、導電性材料により形成された下層配線と、
前記下層配線の表面を被覆する陽極酸化膜と、
前記基板の上に、前記陽極酸化膜を覆うように形成された層間絶縁膜と、
前記下層配線が形成された領域と形成されていない領域との境界線を跨いで２つの領域に跨がって前記層間絶縁膜及び前記陽極酸化膜を貫通するコンタクトホールと、
前記層間絶縁膜上の一部の領域、及び前記コンタクトホール内に配置され、該コンタクトホール内において前記下層配線と電気的に接続された上層配線と、
前記基板の上面上の前記コンタクトホールとは異なる一部の領域に配置され、半導体材料により形成されたチャネル膜と、前記チャネル膜上の一部の領域に配置され、絶縁材料により形成されたゲート絶縁膜と、前記ゲート絶縁膜上に配置され、前記下層配線と同時に堆積されたゲート電極と、前記ゲート電極の表面を被覆し、前記陽極酸化膜と同時に形成された陽極酸化膜とを含み、前記チャネル膜のうち前記ゲート電極の両側の領域が低抵抗化されている薄膜トランジスタとを有し、
前記層間絶縁膜が前記薄膜トランジスタを被覆しており、かつ
前記コンタクトホールの断面において、前記下層配線が形成されていない領域に前記コンタクトホールの側面が位置する断面内においては陽極酸化膜が除去されており、前記下層配線が形成された領域に前記コンタクトホールの側面が位置する断面内においては陽極酸化膜がサイドエッチングされており、該陽極酸化膜の表出している部分が、前記層間絶縁膜の表出している部分よりも窪んでいることを特徴とする電子回路装置。 - 前記コンタクトホール内の前記基板の上面と前記層間絶縁膜とのエッチング耐性が相互に異なる請求項１に記載の電子回路装置。
- さらに、前記基板の上面と前記下層配線との間に配置され、前記ゲート絶縁膜と同時に堆積された下層絶縁膜を有する請求項１または２に記載の電子回路装置。
- さらに、前記層間絶縁膜の上に配置され、前記チャネル膜の低抵抗化された１対の領域のうち一方の領域にコンタクトホールを介して電気的に接続され、前記上層配線と同時に堆積されたドレイン配線と、前記層間絶縁膜の上に配置され、前記チャネル膜の低抵抗化された１対の領域のうち他方の領域にコンタクトホールを介して電気的に接続された透明電極とを有する請求項１〜３のいずれかに記載の電子回路装置。
- 前記チャネル膜がポリシリコンにより形成され、前記層間絶縁膜が窒化シリコンにより形成され、さらに、ポリシリコン、窒化シリコンの双方とエッチング耐性が異なり、前記チャネル膜と前記層間絶縁膜との間に配置されたエッチング停止膜を有する請求項４に記載の電子回路装置。
- 前記下層配線が、縞模様状に配置された領域を有し、前記コンタクトホールが前記下層配線の縞模様状に配置された領域において複数の縞と交差する請求項１〜５のいずれかに記載の電子回路装置。
- 前記下層配線の端部が櫛歯状模様に形成され、前記コンタクトホールが前記下層配線端部の櫛歯部分に交差する請求項１〜５のいずれかに記載の電子回路装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11930496A JP3961044B2 (ja) | 1996-05-14 | 1996-05-14 | 電子回路装置 |
| US08/733,742 US5990555A (en) | 1996-05-14 | 1996-10-18 | Electronic circuit device with multi-layer wiring |
| KR1019960050654A KR100255110B1 (ko) | 1996-05-14 | 1996-10-31 | 전자회로장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11930496A JP3961044B2 (ja) | 1996-05-14 | 1996-05-14 | 電子回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09306990A JPH09306990A (ja) | 1997-11-28 |
| JP3961044B2 true JP3961044B2 (ja) | 2007-08-15 |
Family
ID=14758117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11930496A Expired - Fee Related JP3961044B2 (ja) | 1996-05-14 | 1996-05-14 | 電子回路装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5990555A (ja) |
| JP (1) | JP3961044B2 (ja) |
| KR (1) | KR100255110B1 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10335458A (ja) * | 1997-05-30 | 1998-12-18 | Nec Corp | 半導体装置及びその製造方法 |
| JP4700510B2 (ja) * | 1998-12-18 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2000332103A (ja) * | 1999-05-24 | 2000-11-30 | Mitsubishi Electric Corp | 半導体装置、その製造方法およびその製造装置 |
| JP2001035808A (ja) | 1999-07-22 | 2001-02-09 | Semiconductor Energy Lab Co Ltd | 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法 |
| TW507258B (en) | 2000-02-29 | 2002-10-21 | Semiconductor Systems Corp | Display device and method for fabricating the same |
| US7633471B2 (en) * | 2000-05-12 | 2009-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and electric appliance |
| US7271489B2 (en) | 2003-10-15 | 2007-09-18 | Megica Corporation | Post passivation interconnection schemes on top of the IC chips |
| JP4632522B2 (ja) * | 2000-11-30 | 2011-02-16 | Ｎｅｃ液晶テクノロジー株式会社 | 反射型液晶表示装置の製造方法 |
| JP3841198B2 (ja) * | 2001-03-13 | 2006-11-01 | 日本電気株式会社 | アクティブマトリクス基板及びその製造方法 |
| KR100491144B1 (ko) * | 2001-12-26 | 2005-05-24 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 제조방법 |
| KR100491143B1 (ko) * | 2001-12-26 | 2005-05-24 | 삼성에스디아이 주식회사 | 블랙매트릭스를 구비한 평판표시장치 및 그 제조방법 |
| JP2003330388A (ja) * | 2002-05-15 | 2003-11-19 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP4095518B2 (ja) | 2002-10-31 | 2008-06-04 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP4506133B2 (ja) * | 2002-10-31 | 2010-07-21 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP4862936B2 (ja) * | 2002-10-31 | 2012-01-25 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP4385772B2 (ja) * | 2004-01-16 | 2009-12-16 | 日立工機株式会社 | 燃焼式動力工具 |
| EP1650796A3 (fr) * | 2004-10-20 | 2010-12-08 | STMicroelectronics (Crolles 2) SAS | Procédé de prise de contact sur une région d'un circuit intégré, en particulier sur les électrodes d'un transistor |
| CN100565868C (zh) * | 2005-06-28 | 2009-12-02 | 株式会社半导体能源研究所 | 半导体器件 |
| US7737442B2 (en) * | 2005-06-28 | 2010-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR101141534B1 (ko) * | 2005-06-29 | 2012-05-04 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR101334182B1 (ko) * | 2007-05-28 | 2013-11-28 | 삼성전자주식회사 | ＺｎＯ 계 박막 트랜지스터의 제조방법 |
| US8927970B2 (en) * | 2007-09-13 | 2015-01-06 | Lg Display Co., Ltd. | Organic electroluminescence device and method for manufacturing the same |
| KR101084261B1 (ko) | 2010-03-17 | 2011-11-16 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 이를 구비한 표시 장치, 및 그 제조 방법들 |
| JP2011077532A (ja) * | 2010-11-10 | 2011-04-14 | Semiconductor Energy Lab Co Ltd | 配線の作製方法 |
| JP2012019237A (ja) * | 2011-10-06 | 2012-01-26 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP6171308B2 (ja) | 2012-10-31 | 2017-08-02 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の製造方法、及び電子機器 |
| US9076766B2 (en) * | 2013-06-13 | 2015-07-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Mechanism for forming metal gate structure |
| JP2014075593A (ja) * | 2013-11-22 | 2014-04-24 | Semiconductor Energy Lab Co Ltd | 配線の作製方法 |
| US10192898B2 (en) * | 2016-04-08 | 2019-01-29 | Innolux Corporation | Display device including hybrid types of transistors |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58135667A (ja) * | 1982-02-08 | 1983-08-12 | Nec Corp | 半導体装置 |
| US4767724A (en) * | 1986-03-27 | 1988-08-30 | General Electric Company | Unframed via interconnection with dielectric etch stop |
| US4900695A (en) * | 1986-12-17 | 1990-02-13 | Hitachi, Ltd. | Semiconductor integrated circuit device and process for producing the same |
| US5068711A (en) * | 1989-03-20 | 1991-11-26 | Fujitsu Limited | Semiconductor device having a planarized surface |
| US4943539A (en) * | 1989-05-09 | 1990-07-24 | Motorola, Inc. | Process for making a multilayer metallization structure |
| TW435820U (en) * | 1993-01-18 | 2001-05-16 | Semiconductor Energy Lab | MIS semiconductor device |
| JP3318384B2 (ja) * | 1993-02-05 | 2002-08-26 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ及びその作製方法 |
| JP3271094B2 (ja) * | 1993-07-05 | 2002-04-02 | ソニー株式会社 | 積層配線基板及びその製造方法 |
| TW321731B (ja) * | 1994-07-27 | 1997-12-01 | Hitachi Ltd | |
| JP3942651B2 (ja) * | 1994-10-07 | 2007-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
1996
- 1996-05-14 JP JP11930496A patent/JP3961044B2/ja not_active Expired - Fee Related
- 1996-10-18 US US08/733,742 patent/US5990555A/en not_active Expired - Lifetime
- 1996-10-31 KR KR1019960050654A patent/KR100255110B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5990555A (en) | 1999-11-23 |
| KR970077746A (ko) | 1997-12-12 |
| JPH09306990A (ja) | 1997-11-28 |
| KR100255110B1 (ko) | 2000-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3961044B2 (ja) | 電子回路装置 | |
| US5091768A (en) | Semiconductor device having a funnel shaped inter-level connection | |
| US5978058A (en) | Thin film transistor liquid crystal display with a silicide layer formed inside a contact hole and fabricating process therefor | |
| KR100188822B1 (ko) | 반도체장치 및 그의 제조방법 | |
| JP3082522B2 (ja) | 絶縁電極およびその製造方法 | |
| US8420458B2 (en) | Semiconductor device and method of producing same | |
| JPH09129877A (ja) | 半導体装置の製造方法、絶縁ゲート型半導体装置の製造方法および絶縁ゲート型半導体装置 | |
| JP3321864B2 (ja) | 半導体装置とその製法 | |
| KR960026644A (ko) | 반도체 장치의 배선구조 및 그의 제조방법 | |
| KR100740937B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP5502468B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP5220988B2 (ja) | 半導体装置 | |
| KR20010043405A (ko) | 반도체 디바이스 제조 방법 | |
| JP3865818B2 (ja) | アクティブマトリクス基板の製法 | |
| JP2000252422A (ja) | 半導体装置及びその製造方法 | |
| JP3483090B2 (ja) | 半導体装置の製造方法 | |
| TWI293771B (en) | Semiconductor device and manufacturing process therefor | |
| JPH11233784A (ja) | 薄膜トランジスタの製造方法 | |
| JPH033272A (ja) | 半導体装置 | |
| KR100870019B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| JP4284748B2 (ja) | 半導体装置とその製造方法 | |
| JP2522014B2 (ja) | 透明電極の形成方法 | |
| JPH10242469A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0581183B2 (ja) | ||
| KR100351909B1 (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040816 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070417 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070516 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |