JPH11330483A - 半導体装置の製造方法、半導体装置及び電気光学装置並びに電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 同一の配線層内にあって異なるイオン注入が
された各半導体層を電気的に良好に導通させると共に、
電気光学装置としての開口率も向上させることが可能な
半導体装置の製造方法及び当該製造方法により製造され
た半導体装置及び当該半導体装置を含む電気光学装置並
びに電子機器を提供する。 【解決手段】 複数の配線層を有する液晶装置内のＴＦ
Ｔ２１を製造するとき、同じ配線層内にある二つの半導
体層であるドレイン領域１２と接続部１６を電気的に接
続させる場合に、ドレイン領域１２及び接続部１６を夫
々形成するイオン注入工程において、ドレイン領域１２
と接続部１６の境界領域に双方のイオンを重ねて注入
し、当該境界領域と夫々のドレイン領域１２及び接続部
１６を含む領域に一のコンタクトホールＣ２を形成して
ドレイン領域１２及び接続部１６を接続する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体層を含む多
層構造を有する半導体装置及びその製造方法の技術分野
に属し、より詳細には一の半導体層に異なる二つのイオ
ン注入領域が形成されている半導体装置、あるいは電気
光学装置及びその製造方法の技術分野に属する。

【０００２】

【従来の技術】例えば、液晶装置等の電気光学装置にお
いて、当該電気光学装置内の各画素部に形成されている
薄膜トランジスタ（以下、ＴＦＴ（Thin Film Transi
stor）と称する。）を駆動して表示を行う場合には、当
該ＴＦＴのドレイン領域と、当該ＴＦＴとは別の配線層
に形成されている画素電極とをいわゆるコンタクトホー
ルを用いて接続すると共に当該ドレイン領域と蓄積容量
の電極とを接続することにより各画素部毎の電気光学素
子に対して電圧又は電流を印加してこれを駆動する構成
が一般的である。

【０００３】一方、従来、ポリシリコン層を用いてＴＦ
Ｔを形成する場合、ソース領域及び上記ドレイン領域に
相当する領域を形成するときには、予め形成されている
当該ポリシリコン層に対してイオン打ち込み等によりイ
オン注入を行って当該各電極を形成するのが一般的であ
る。

【０００４】

【発明が解決しようとする課題】しかしながら、当該イ
オン注入により各電極を形成した場合には、当該イオン
注入により元のポリシリコン層の結晶性が損傷を受ける
こととなり、この場合に、上述したドレイン領域と蓄積
容量の電極とを同じ配線層内で単に突き合わせて接続す
るように形成しただけでは、当該ドレイン領域と蓄積容
量の電極とで十分な（すなわち、オーミックな）導通が
取れずにその接触間で抵抗が増大してしまう場合がある
という問題点があった。

【０００５】更に、この問題点を解決するために、従
来、ドレイン領域に一のコンタクトホールを形成すると
共に蓄積容量の電極にも同様の他のコンタクトホールを
形成し、これらを別の配線層内の金属層で接続するとい
うことも考えられるが、この場合には、一の電気的接続
のために二つのコンタクトホールが必要となり、これに
より当該二つのコンタクトホールが画素部領域内の一部
を占有することとなるので、各画素部の開口率が低下す
るという問題点があった。

【０００６】そこで、本発明は、上記の各問題点を考慮
して為されたもので、その課題は、同一の配線層内にあ
って異なるイオン注入がされた各半導体層を電気的に良
好に導通させると共に、電気光学装置としての開口率も
向上させることが可能な半導体装置の製造方法及び当該
製造方法により製造された半導体装置及び当該半導体装
置を含む電気光学装置並びに電子機器を提供することに
ある。

【０００７】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明の半導体装置の製造方法は、半導体層の第
１領域及び前記第１領域に隣接する第２領域に第１不純
物を注入する工程と、前記半導体層の第２領域と前記第
２領域に隣接する第３領域に第２不純物を注入する工程
と、前記第１領域、第２領域及び第３領域上に絶縁膜を
形成する工程と、コンタクトホールを介して前記第１領
域の一部と前記第２領域と前記第３領域の一部に接する
ように電極を形成する工程と、を備えることを特徴とす
る。

【０００８】本発明はかかる構成によれば、境界領域に
は第１不純物と第２不純物の両方が注入されており且つ
そのような境界領域にコンタクトホールを介して電極が
形成されているため、第１不純物の注入領域又は第２不
純物の注入領域に欠陥が多い状態でも、二つの領域を確
実に電気的に接続することができる。

【０００９】本発明は、さらに前記第１不純物及び前記
第２不純物は同一導電型からなり、且つ前記第２不純物
濃度は前記第１不純物濃度よりも高いことを特徴とす
る。

【００１０】本発明はかかる構成によれば、第１領域と
第３領域のそれぞれに適した不純物濃度で導入すること
が可能であるとともに、第２領域は第１及び第２不純物
を重複して注入されるため、電気的な接続を確実に行う
ことができる。

【００１１】本発明は、さらに前記第１不純物を注入す
る工程及び前記第２不純物を注入する工程の前に、前記
半導体層の表面にゲート絶縁膜を形成することを特徴と
する。

【００１２】本発明はかかる構成によれば、ゲート絶縁
膜を形成後に第１不純物及び第２不純物を注入するの
で、半導体層が不純物注入により破損することを防ぐこ
とができ、更に高いエネルギーで不純物注入を行うこと
ができるので、短時間で半導体装置を製造することがで
きる。

【００１３】本発明は、さらに前記半導体層はポリシリ
コンであることを特徴とする。

【００１４】本発明のかかる構成によれば、ポリシリコ
ン層内に不純物注入による欠陥が残留している場合で
も、半導体装置の第１領域と第３領域とを電気的に確実
に接続することが可能である。

【００１５】本発明は、さらに前記電極はアルミニウム
であることを特徴とする。

【００１６】本発明のかかる構成によれば、電極がアル
ミニウムであるので、低抵抗に第１及び第３領域を接続
することが可能である。

【００１７】本発明は、基板上に複数の走査線と、複数
のデータ線と、前記各走査線と前記各データ線に接続さ
れた薄膜トランジスタと、前記薄膜トランジスタに接続
された画素電極と、蓄積容量とを有する電気光学装置の
製造方法において、前記基板上に薄膜トランジスタのソ
ース・ドレインとなる領域と、前記蓄積容量の第１電極
となる領域と、前記ソース・ドレインとなる領域と前記
第１電極となる領域の間の境界領域とを構成する半導体
層を形成する工程と、前記第１電極となる領域と前記境
界領域に第１不純物を注入する工程と、前記薄膜トラン
ジスタのゲート絶縁膜と前記蓄積容量の誘電体膜とを形
成する工程と、前記薄膜トランジスタのゲート電極と前
記蓄積容量の第２電極とを形成する工程と前記ソース・
ドレインとなる領域と前記境界領域に第２不純物を注入
する工程と、前記ソース・ドレインとなる領域と前記ゲ
ート電極と前記第２電極上に第１層間絶縁膜を形成する
工程と、前記ドレイン領域の一部と、前記境界領域と、
前記第１層間絶縁膜に形成したコンタクトホールを介し
て前記第２電極の一部に接するようにドレイン電極を形
成する工程とを有することを特徴とする。

【００１８】本発明のかかる構成によれば、電気光学装
置の薄膜トランジスタと蓄積容量とを同一材料で同時に
形成することが可能であり、しかもドレイン電極と蓄積
容量との境界領域は第１及び第２不純物の両方を含むよ
うに注入されており、さらにドレイン電極と境界領域と
蓄積容量の一部に接するように電極が形成されているた
め、ドレイン電極と半導体層とを確実に接続することが
できる。

【００１９】本発明は、さらに前記第１不純物及び前記
第２不純物は同一導電型からなり、且つ前記第２不純物
濃度は前記第１不純物濃度よりも高いことを特徴とす
る。

【００２０】本発明のかかる構成によれば、第１領域と
第３領域のそれぞれに適した不純物濃度で導入すること
が可能であるとともに、第２領域は第１及び第２不純物
を重複して注入されるため、電気的な接続を確実に行う
ことができる。

【００２１】本発明は、さらに前記第１不純物を注入す
る工程及び前記第２不純物を注入する工程の前に、前記
半導体層の表面に前記ゲート絶縁膜及び前記誘電体膜を
形成することを特徴とする。

【００２２】本発明のかかる構成によれば、ゲート絶縁
膜を形成後に第１不純物及び第２不純物を注入するの
で、半導体層が不純物注入により破損することを防ぐこ
とができ、更に高いエネルギーで不純物注入を行うこと
ができるので、短時間で半導体装置を製造することがで
きる。

【００２３】本発明は、さらに前記ドレイン電極は、前
記半導体装置のソース領域に接続されるソース電極と同
時に同一材料で形成されてなることを特徴とする。

【００２４】本発明のかかる構成によれば、ソース電極
とドレイン電極とを同時に形成することができるため、
ドレイン電極形成のための工程を必要とせず、従って工
程の簡略が可能である。

【００２５】本発明は、さらに前記半導体層が、ポリシ
リコンであることを特徴とする。

【００２６】本発明のかかる構成によれば、ポリシリコ
ン層内に不純物注入による欠陥が残留している場合で
も、半導体装置の第１領域と第３領域とを電気的に確実
に接続することが可能である。

【００２７】本発明は、さらに前記ドレイン電極上に第
２絶縁膜を形成する工程と、前記第２絶縁膜に形成した
コンタクトホールを介して前記ドレイン電極に接続され
るように前記画素電極を形成する工程とを有することを
特徴とする。

【００２８】前記画素電極とドレイン領域との接続は、
ドレイン電極を介して接続されるため、画素電極とドレ
イン領域との接続を確実に行うことが可能である。

【００２９】本発明は、基板上に複数の走査線と、複数
のデータ線と、前記各走査線と前記各データ線に接続さ
れた薄膜トランジスタと、前記薄膜トランジスタに接続
された画素電極と、蓄積容量とを有する電気光学装置に
おいて、前記基板上に半導体層からなる前記薄膜トラン
ジスタのソース・ドレイン及び前記蓄積容量の第１電極
及び前記ソース・ドレインと第１電極との間に形成され
た境界領域と、前記第１電極及び境界領域上に形成され
た第１層間絶縁膜と、前記第１層間絶縁膜に形成された
コンタクトホールを介して前記ドレイン領域の一部及び
前記境界領域及び前記第２電極の一部に接するドレイン
電極とを有し、前記ソース・ドレイン及び前記境界領域
には第１不純物が注入されてなり、前記境界領域及び前
記第１電極には第２不純物が注入されてなることを特徴
とする。

【００３０】本発明によれば、ドレイン領域と第１電極
との間の境界領域には、第１及び第２不純物が注入され
ているため、ドレイン領域と第１電極との接続を確実に
行うことができる。

【００３１】本発明は、前記第１不純物及び前記第２不
純物は同一導電型からなり、且つ前記第２不純物濃度は
前記第１不純物濃度よりも高いことを特徴とする。

【００３２】本発明のかかる構成によれば、ポリシリコ
ン層内に不純物注入による欠陥が残留している場合で
も、半導体装置の第１領域と第３領域とを電気的に確実
に接続することが可能である。

【００３３】本発明は、さらに前記ドレイン電極上には
第２層間絶縁膜が形成されてなり、前記第２層間絶縁膜
に形成されたコンタクトホールを介して、前記ドレイン
電極に画素電極が接続されてなることを特徴とする。

【００３４】本発明のかかる構成によれば、前記画素電
極とドレイン領域との接続は、ドレイン電極を介して接
続されるため、画素電極とドレイン領域との接続を確実
に行うことが可能である。

【００３５】本発明は、さらに前記半導体層が、ポリシ
リコンからなることを特徴とする。

【００３６】本発明のかかる構成によれば、ポリシリコ
ン層内に不純物注入による欠陥が残留している場合で
も、半導体装置の第１領域と第３領域とを電気的に確実
に接続することが可能である。

【００３７】本発明は、上記の電気光学装置を含む電子
機器であることを特徴とする。

【００３８】本発明のかかる構成によれば、電子機器は
上記の電気光学装置を含むので、鮮明な表示を行うこと
ができる。

【００３９】

【発明の実施の形態】次に、本発明に好適な実施の形態
について、図面に基づいて説明する。

【００４０】（Ｉ）第１実施形態 始めに、電気光学装置の一例としての液晶装置の各画素
部内に形成されているＴＦＴ及び蓄積容量の形成工程に
対して本発明を適用した場合の第１の実施形態につい
て、図１及び図２を用いて説明する。

【００４１】始めに、液晶装置内の一の画素部の構成に
ついて、図１を用いて説明する。なお、図１（ａ）は、
液晶装置内の表示領域の一部であって、当該一の画素部
及びそれに隣接する画素部を含む表示領域の平面図であ
り、図１（ｂ）は、図１（ａ）に示すII−II断面の模式
図である。

【００４２】図１（ａ）に示すように、液晶装置内の画
素部が含まれている表示領域１では、一方向に伸びてい
るデータ線４ａ、４ｂ、４ｃ、…と一方向に交差する方
向に伸びているゲート線６ａ、６ｂ、６ｃ、…とが格子
状に配設され、両者の間に、例えば５０μｍ×５５μｍ
の寸法で各画素部２aa、２ab、２ba、…が形成されてい
る。

【００４３】次に、画素部２aaの内部構造を説明する。
画素部２aaはＴＦＴ１４とＴＦＴ１４に接続された画素
電極２０と、蓄積容量２２とが形成されている。薄膜ト
ランジスタ１４のゲート電極８は、ゲート線６ａに接続
され、ソース領域１０はデータ線４ａに接続され、ドレ
イン領域１２は画素電極２０に接続されている。ドレイ
ン領域１２は蓄積容量２２の接続部１６を介して下部電
極（第１電極）１８に接続されている。ソース領域１０
及びドレイン領域１２と、ドレイン領域１２と接続部１
６との間の境界領域１７には第１不純物（第１イオン）
が注入されている。また、下部電極１８及び接続部１６
には第２不純物（第２イオン）が注入されている。従っ
て、ドレイン領域１２と下部電極１８との間の境界領域
１７には、第１及び第２不純物が注入されていることに
なる。本実施例では、蓄積容量の上側電極６ｂは、当該
ＴＦＴに接続されたゲート電極に接続されたゲート線の
隣りの（上側の）ゲート線により構成されている。ま
た、蓄積容量は、本実施例のように、隣接するゲート線
で形成しても良いし、蓄積容量のための専用の容量線を
ゲート線と同時に形成しても良い。このように、隣りの
ゲート線からなる上部電極６ｂと、下部電極とそれらの
層間に、ゲート絶縁膜と同時に形成された誘電体膜とに
より画素部に対する蓄積容量が形成されている。

【００４４】ドレイン領域１２及び接続部１６及び下部
電極１８及び境界領域１７は同一導電型の不純物により
高濃度にドーピングされた半導体により形成されてい
る。

【００４５】また、これらの画素部２aaの上方（図中手
前側）には画素部２aaのほぼ全面に渡ってＩＴＯ（Indi
um Tin Oxide）からなる画素電極２０が形成されてお
り、この画素電極２０もコンタクトホールＣ１を介して
ＴＦＴ２２のドレイン領域１２に接続されている。

【００４６】そして、ゲート線６ａを介してゲート電極
８に印加される走査信号によりＴＦＴ２１がオン状態と
なっている時にデータ線４ａを介してソース領域１０に
印加されるデータ信号（表示すべき画像に対応するデー
タ信号）がゲート電極８直下に形成されいてるチャネル
領域１４を介してドレイン領域１２へ伝送され、このデ
ータ信号がドレイン領域１２からコンタクトホールＣ１
を介して画素電極２０に印加される。

【００４７】一方、ドレイン領域１２に伝送されたデー
タ信号は接続部１６を介して下部電極１８を含む蓄積容
量２２内に伝送され、これにより当該蓄積容量２２内に
電荷が蓄積される。そして、データ信号の印加が終了し
た後も、この蓄積された電荷がコンタクトホールＣ１を
介して画素電極２０に印加されることにより画素部２aa
に対応する液晶の駆動が継続される。

【００４８】次に、画素部２aaの断面構造について、図
１（ｂ）の模式図を用いて説明する。

【００４９】図１（ｂ）に示すように、ＴＦＴ２１及び
蓄積容量２２は、基板としてのガラス基板３１上にバッ
ファ層としてのシリコン酸化膜（ＳiＯ_２）等よりなる
絶縁層３２を介して形成されている。

【００５０】そして、ＴＦＴ２１に相当する領域では、
当該絶縁層３２上にチャネル領域１４、ドレイン領域１
２及びソース領域１０を含むポリシリコン等よりなる半
導体層Ｓが形成されている。当該チャネル領域１４上に
は、シリコン酸化膜（ＳiＯ_２）等よりなるゲート絶縁
膜３０を間に挟んでゲート電極８が形成されている。

【００５１】更に、ソース領域１０上には、ゲート絶縁
膜３０及びＳiＯ_２等よりなる第１層間絶縁層３３を貫
通するようにアルミニウム等よりなるコンタクトホール
Ｃ３が形成されており、当該コンタクトホールＣ３を介
してソース領域１０とデータ線４ａとが電気的に接続さ
れている。

【００５２】一方、ドレイン領域１２上には、同じくゲ
ート絶縁膜３０及び第１層間絶縁層３３を貫通するよう
にアルミニウム等よりなるコンタクトホールＣ２が形成
されており、当該コンタクトホールＣ２を介してアルミ
電極３５とドレイン領域１２とが電気的に接続されてお
り、更にシリコン酸化膜（ＳiＯ_２）等よりなる第２層
間絶縁層３４を介して形成されている画素電極２０と当
該アルミ電極３５とは、第２層間絶縁層３４を貫通して
アルミニウム等よりなるコンタクトホールＣ１により電
気的に接続されている。

【００５３】次に、蓄積容量２２に相当する領域では、
上記ガラス基板３１、絶縁層３２上に上記下部電極１８
が形成されており、この上にゲート絶縁膜３０と同一膜
からなる誘電体膜を介してゲート電極８と同一膜からな
る上部電極６ｂが形成されている。ここで、下部電極１
８は上記半導体層Ｓと同一の材料からなるが、下部電極
１８は、後述するように高濃度にイオンドーピングされ
ている。このように、蓄積容量２２は、ゲート絶縁膜３
０を誘電体膜として下部電極１８と上部電極６ｂにより
形成されている。蓄積容量２２の上には、上記第１層間
絶縁層３３及び第２層間絶縁層３４を介して画素電極２
０が形成されている。また、上記蓄積容量２２の下部電
極１８とドレイン領域１２とは、上述したように接続部
１６を介して接続されている。

【００５４】この接続部１６は、後述するように下部電
極１８と同一の工程により形成されるものであるが、こ
の接続部１６とドレイン領域１２との境界にある帯状の
境界領域１７には、当該ドレイン領域１２を形成する際
のイオンドーピングと当該接続部１６及び下部電極１８
を形成する際のイオンドーピングとの両方においてイオ
ンが注入されている。

【００５５】すなわち、当該境界領域１７には、二回の
イオンが注入されている。

【００５６】また、このドレイン領域１２と接続部１６
との間の電気的な導通を確実にするために、第１実施形
態では、当該ドレイン領域１２と接続部１６との間の境
界領域１７に二回に渡ってイオンがドーピングされ、ド
レイン領域１２の一部と、前記接続部１６の一部と、前
記境界領域１７を含む範囲上に上記コンタクトホールＣ
２が形成されている。

【００５７】このため、当該コンタクトホールＣ２の水
平方向の断面形状は、例えば、図１（ｂ）左右方向の長
さが３μｍ、図１（ｂ）奥行き方向の長さが２μｍの矩
形とされており、この図１（ｂ）左右方向について、接
続部１６に１μｍ、ドレイン領域１２に１μｍ（この場
合には、二回に渡ってイオンがドーピングされた境界領
域１７の幅は１μｍとなる。）が夫々掛かるように当該
コンタクトホールＣ２が形成されている。

【００５８】次に、図１に示す形状を有する画素部２aa
を含む液晶装置の製作工程について、図２を用いて説明
する。なお、図２は、当該液晶装置の製作工程を順に示
す断面形状の模式図であり、いわゆる６００℃以下の低
温でガラス基板等にＴＦＴを形成する、ポリシリコンＴ
ＦＴの製造工程を示すものである。

【００５９】また、図２においては、図１に示す表示領
域１内のＴＦＴ２１（ＮチャネルＴＦＴ）及び蓄積容量
２２の製造工程だけでなく、当該製造工程と同時並行的
に形成される周辺領域（すなわち、表示領域１内の上記
ＴＦＴ２１に対して上記走査信号又はゲート信号を印加
してこれを駆動するために表示領域周辺にＴＦＴ等が形
成されている周辺回路）内にあるＴＦＴ（相補型のＴＦ
Ｔ６０（Ｎチャネル）及びＴＦＴ６１（Ｐチャネル））
の製造工程も併せて説明するものである。

【００６０】図２に示すように、第１実施形態の液晶装
置を製作する際には、図２（１）に示されるように、第
１工程として、ガラス基板３１上に絶縁層３２を形成
し、その上に、アモルファスのシリコン層を積層する。
その後、シリコン層に対して例えばレーザアニール処理
等の加熱処理を施すことにより、アモルファスのシリコ
ン層を再結晶させ、結晶性のポリシリコン層４０（厚さ
は、例えば５００オングストローム）を形成する。この
第１工程は、表示領域１及び周辺領域において同様であ
る。

【００６１】次に、図２（２）に示されるように、第２
工程として、形成されたポリシリコン層４０を上述した
半導体層Ｓを形成するようにパターニングし、その上に
上記ゲート絶縁層３０を積層する。このゲート絶縁層３
０の厚さは、例えば１０００オングストローム程度であ
る。この第２工程は、表示領域１及び周辺領域において
同様である。

【００６２】次に、図２（３）に示されるように、第３
工程において、表示領域１のうち、上記接続部１６及び
下部電極１８となるべき領域以外の領域をポリイミド等
のレジスト４１でマスク処理する。 一方、周辺領域に
おいては、その全面をレジスト４１でマスク処理する。
そして、双方の領域におけるマスク処理の後、例えば、
ドナーとしてのＰＨ_３／Ｈ_２イオンをゲート絶縁層３０
を介してポリシリコン層４０にドーピングする。このと
きのドーピング条件は、例えば、^３１Ｐのドーズ量が３
ｅ^１４〜５ｅ^１４／ｃｍ^２程度であり、エネルギーとし
ては、８０ｋｅＶ程度が必要とされる。この第３工程に
より、上記接続部１６及び下部電極１８が形成される。

【００６３】次に、図２（４）に示されるように、第４
工程として、上記ＰＨ_３／Ｈ_２イオンをドーピング後、
レジスト４１を剥離し、その後、夫々のＴＦＴにおける
ゲート電極８、４６及び４７並びにゲート線６ｂを形成
する。このゲート電極等の形成は、例えば、レジスト上
に当該ゲート電極等のパターンを形成した後、タンタル
等の金属をスパッタ又は真空蒸着した後当該レジストを
剥離することにより行う。

【００６４】そして、当該ゲート電極８、４６及び４７
並びにゲート線６ｂの形成後、周辺領域内のＴＦＴ６１
となる領域並びに表示領域１内の下部電極１８に相当す
る領域に夫々レジスト４２を塗布してマスク処理した
後、再度、ＰＨ_３／Ｈ_２イオンをドーピングする。この
ときのドーピング条件は、例えば、^３１Ｐのドーズ量が
５ｅ１０^１４〜７×１０^１４／ｃｍ^２程度であり、エネ
ルギーとしては、８０ｅＶ程度必要とされる。上側電極
へのドーピングは下部電極への注入量に比べて少ない。
以上の第４工程により、ＴＦＴ２１としてのソース領域
１０とチャネル領域１４とドレイン領域１２とが形成さ
れると共に、ＴＦＴ６０としてのソース領域４３とチャ
ネル領域４４とドレイン領域４５とが形成される。

【００６５】ここで、上述した第３工程及び第４工程に
おいては、境界領域１７（図２中符号「Ｌ」で示す領
域）には、第３工程におけるＰＨ_３／Ｈ_２イオンドーピ
ングと第４工程におけるＰＨ_３／Ｈ_２イオンドーピング
の夫々で二回に渡ってＰＨ_３／Ｈ_２イオンがドーピング
される。すなわち、当該境界領域１７では、二回に渡っ
てイオンが注入されることにより、最もイオン濃度が高
くなり、その抵抗値もドレイン領域１２や接続部１６よ
りも低くなっている。

【００６６】次に、図２（５）に示されるように、第５
工程として、上記ＰＨ_３／Ｈ_２イオンをドーピング後、
レジスト４２を夫々剥離し、その後、周辺領域内のＴＦ
Ｔ６０が形成されている領域並びに表示領域１の全ての
領域にレジスト４８を夫々塗布してマスク処理した後、
アクセプタとしてのＢ_２Ｈ_６／Ｈ_２イオンをドーピング
する。このときのドーピング条件は、例えば、^１１Ｂの
ドーズ量が５ｅ^１４／ｃｍ^２以上必要であり、エネルギ
ーとしては、２５ｋｅＶ〜３０ｋｅＶ程度必要とされ
る。

【００６７】以上の第５工程により、ＴＦＴ６１として
のソース領域５０とチャネル領域５１とドレイン領域５
２とが形成される。

【００６８】最後に図２（６）に示されるように、第６
工程として、レジスト４８を剥離した後、第１層間絶縁
層３３を積層し、その後、コンタクトホールＣ２及びＣ
３並びにＴＦＴ６０及び６１の夫々の電極に対応するコ
ンタクトホールとなる位置を開口し、各電極のパターン
をレジストでパターニングし、その後アルミニウム等の
金属を蒸着等することにより、アルミ電極３５、５３、
５４及び５５並びにデータ線４ａを形成する。

【００６９】その後、第２層間絶縁層３４を積層してコ
ンタクトホールＣ１となる位置を開口し、その上の所定
の領域に画素電極２０を蒸着等により形成して図１に示
す画素部２aa及び周辺領域のＴＦＴ６０及び６１が完成
する。その後は、対向基板（図示せず）に対向電極を形
成し、当該画素電極２０と対向電極の間に液晶を充填す
る等の処理を経て液晶装置が完成する。

【００７０】以上説明した第１実施形態の製造方法によ
れば、ドレイン領域１２に相当する領域の一部と蓄積容
量の第１電極の接続部１６に相当する領域の一部とが重
複するように、即ち境界領域１７には二度に渡ってＰＨ
_３／Ｈ_２イオンが注入されている。しかも、この境界領
域１７を含むようにコンタクトホールＣ２が形成される
ので、各イオン注入によりドレイン領域１２に相当する
領域及び接続部１６に相当する領域に欠陥が多い状態で
も、二つの領域を確実に電気的に接続することができ
る。

【００７１】また、第３工程において、ゲート絶縁膜３
０形成後にＰＨ_３／Ｈ_２イオンを注入するので、ポリシ
リコン層４０がイオン注入により破損することが少な
く、更に高いエネルギーでイオン注入を行うので短時間
で接続部１６及び下部電極１８を製造することができ
る。

【００７２】更にコンタクトホールＣ１及びＣ２により
画素電極２０との導通を図るのでドレイン領域１２と接
続部１６と画素電極２０とを電気的に確実に接続するこ
とができる。

【００７３】（II）第２実施形態 次に、本発明に係る他の実施形態である第２実施形態に
ついて、図３を用いて説明する。なお、図３は、液晶装
置の製作工程を順に示す断面形状の模式図であり、第１
実施形態と同様にポリシリコン用の製造工程を示すもの
である。

【００７４】また、図３においては、第１実施形態と同
様に、表示領域１内のＴＦＴ２１及び蓄積容量２２の製
造工程だけでなく、周辺領域内にあるＴＦＴ６０（Ｎチ
ャネル）及びＴＦＴ６１（Ｐチャネル）の製造工程も併
せて説明する。

【００７５】更に、図３に示す第２実施形態の製造方法
により形成される液晶装置の構造上の構成は第１実施形
態と同様であるので、細部の説明は省略する。

【００７６】更にまた、以下の説明においては、第１実
施形態と同様の工程については、細部の説明を省略す
る。

【００７７】上述の第１実施形態においては、ゲート絶
縁膜３０を透過させてＰＨ_３／Ｈ_２イオンを注入する工
程としたが、第２実施形態では、ゲート絶縁膜３０の形
成前にポリシリコン層４０に直接ＰＨ_３／Ｈ_２イオンを
注入する。

【００７８】図３（１）に示すように、第２実施形態の
液晶装置を製作する際には、先ず、第１実施形態の第１
工程と同様の工程により、絶縁層３２上にポリシリコン
層４０（厚さは、例えば５００オングストローム）を形
成する。この工程は、表示領域１及び周辺領域において
同様である。

【００７９】次に、図３（２）に示されるように、第２
工程として、形成されたポリシリコン層４０を上述した
半導体層Ｓを形成するようにパターンニングし、その
後、表示領域１のうち、上記接続部１６及び下部電極１
８となるべき領域以外の領域をポリイミド等のレジスト
４１でマスク処理する。一方、周辺領域においては、そ
の全面をレジスト４１でマスク処理する。そして、双方
の領域におけるマスク処理の後、例えば、ドナーとして
のＰＨ_３／Ｈ_２イオンをポリシリコン層４０にドーピン
グする。このときのドーピング条件は、例えば、^３１Ｐ
のドーズ量が３ｅ^１４〜５ｅ^１４／ｃｍ^２程度であり、
エネルギーとしては、１５ｋｅＶ程度でよい。

【００８０】この第２工程により、上記接続部１６及び
下部電極１８が形成される。

【００８１】次に、図３（３）に示されるように、第３
工程として、上記ＰＨ_３／Ｈ_２イオンをドーピング後、
レジスト４１を剥離し、その後、形成された接続部１６
及び下部電極１８を含む表示領域１及び周辺領域の全面
に上記ゲート絶縁層３０を積層する。このゲート絶縁層
３０の厚さは、例えば１０００オングストローム程度で
ある。

【００８２】次に、図３（４）に示されるように、第４
工程として、上記ゲート絶縁膜３０を形成後、第１実施
形態と同様の方法により夫々のＴＦＴにおけるゲート電
極８、４６及び４７並びにゲート線６ｂを形成する。

【００８３】そして、当該ゲート電極８、４６及び４７
並びにゲート線６ｂの形成後、周辺領域内のＴＦＴ６１
となる領域並びに表示領域１内の接続部１６及び下部電
極１８に相当する領域に夫々レジスト４２を塗布してマ
スク処理した後、再度、ＰＨ_３／Ｈ_２イオンをドーピン
グする。このときのドーピング条件は、例えば、^３１Ｐ
のドーズ量が５ｅ^１４〜７ｅ１０^１４／ｃｍ^２程度であ
り、エネルギーとしては、８０ｅＶ程度必要とされる。
以上の第４工程により、ＴＦＴ２１としてのソース領域
１０とチャネル領域１４とドレイン領域１２とが形成さ
れると共に、ＴＦＴ６０としてのソース領域４３とチャ
ネル領域４４とドレイン領域４５とが形成される。

【００８４】ここで、上述した第２工程及び第４工程に
おいては、接続部１６とドレイン領域１２との境界領域
１７（図３中符号「Ｌ」で示す領域）については、第２
工程におけるＰＨ_３／Ｈ_２イオンドーピングと第４工程
におけるＰＨ_３／Ｈ_２イオンドーピングの夫々で二回に
渡ってＰＨ_３／Ｈ_２イオンが同じ境界領域１７内にドー
ピングされる。すなわち、当該境界領域では、第１実施
形態と同様に二回に渡ってイオンが注入されることによ
り、最もイオン濃度が高くなり、その抵抗値もドレイン
領域１２や接続部１６よりも低くなっている。

【００８５】この第４工程以後は第１実施形態と同様に
図３（５）及び図３（６）に示されるように、第５工程
及び第６工程が実行され、図１に示す画素部２aa及び周
辺領域のＴＦＴ６０及び６１が完成する。

【００８６】その後は、当該画素電極２０上に対向電極
を形成し、当該画素電極２０と対向電極の間に液晶を充
填する等の処理を経て液晶装置が完成する。

【００８７】以上説明した第２実施形態の製造方法によ
れば、ドレイン領域１２に相当する領域の一部と接続部
１６に相当する領域の一部とが重複するようにＰＨ_３／
Ｈ_２イオンが注入されており、且つその境界領域を含む
ようにコンタクトホールＣ２が形成されるので、各イオ
ン注入によりドレイン領域１２に相当する領域及び接続
部１６に相当する領域に欠陥が多い状態でも、二つの領
域を確実に電気的に接続することができる。

【００８８】また、第２工程において、ゲート絶縁膜３
０形成前に直接ＰＨ_３／Ｈ_２イオンを注入するので、ゲ
ート絶縁膜３０がイオン注入により破損することが少な
く、更に低いエネルギーでイオン注入を行うので汎用の
レジストを用いて素子を形成することができる。

【００８９】更にコンタクトホールＣ１及びＣ２により
画素電極２０と導通を図るのでドレイン領域１２と接続
部１６と画素電極２０とを電気的に確実に接続すること
ができる。

【００９０】（III）第３実施形態 次に、本発明に係る他の実施形態である第３実施形態に
ついて、図４を用いて説明する。

【００９１】上述の各実施形態は、表示領域１内のＴＦ
Ｔ２１と蓄積容量２２との接続に対して本発明を適用し
た場合について説明したが、第３実施形態は、周辺領域
内に形成されるＤ／Ａコンバータ（ディジタル的に外部
から入力される画像信号をアナログ信号に変換し、上記
データ信号を生成するためのＤ／Ａコンバータ）であっ
て、いわゆるスイッチ−容量型のＤ／Ａコンバータにお
けるキャパシタ部及びアナログスイッチに対して本発明
を適用した場合の実施形態であり、図４（ａ）は当該Ｄ
／Ａコンバータのうち、一のアナログスイッチとキャパ
シタ部の一部を示す平面図であり、図４（ｂ）は図４
（ａ）におけるＡ−Ａ’断面を示す模式図であり、図４
（ｃ）は図４（ａ）におけるＢ−Ｂ’断面を示す模式図
である。

【００９２】なお、図４に示すアナログスイッチは電流
のオフリークを防止すべく、ゲート電極を二つ備えたい
わゆるデュアルゲート構造となっている。

【００９３】更に、図４に示すＤ／ＡコンバータＤを製
造する際には、上述した第１実施形態又は第２実施形態
のいずれか一方の方法が用いられる。

【００９４】始めに、第３実施形態のＤ／Ａコンバータ
Ｄの平面構成について、図４（ａ）を用いて説明する。

【００９５】図４（ａ）に示すように、Ｄ／Ａコンバー
タＤは、キャパシタ部を構成する上部電極７１と、キャ
パシタ部に蓄積された電荷のデータ線への印加を活殺す
るアナログスイッチ７０と、ゲート線７５ａ及び７５ｂ
と、データ線８１と、ドレイン線８０と、データ線８１
と上部電極７１とを接続するアルミ電極７４と、により
構成されている。

【００９６】また、アナログスイッチ７０は、ドレイン
線８０に接続された二つのドレイン領域７３ａ及び７３
ｂと、一対のゲート電極７１ａ及び７１ｂと、一対のゲ
ート電極７２ａ及び７２ｂと、データ線８１に接続され
たソース領域７２と、により構成されている。

【００９７】この構成において、表示すべき画像信号の
ディジタル値に対応してキャパシタに蓄積された電荷
は、データ線７２を介してアナログスイッチ７０のソー
ス領域７２に印加される。

【００９８】そして、各ゲート電極にゲート線７５ａ及
び７５ｂを介してゲート信号が入力されると、当該蓄積
された電荷に対応する電圧を有するアナログ信号がドレ
イン領域７３ａ及び７３ｂを介してドレイン線８０から
表示領域１内のＴＦＴのソース領域に印加されて液晶が
駆動される。

【００９９】次に、Ｄ／ＡコンバータＤの断面構成につ
いて、図４（ｂ）及び４（ｃ）を用いて説明する。

【０１００】始めに、アナログスイッチ７０の断面構造
について、図４（ｂ）を用いて説明する。 図４（ｂ）
に示すように、アナログスイッチ７０は、基板としての
ガラス基板９０上にバッファ層としてのＳiＯ_２等より
なる絶縁層９１を介して形成されている。 そして、ア
ナログスイッチ７０に相当する領域では、当該絶縁層９
１上に各ゲート電極に対応するチャネル領域８２、８
３、８６及び８７、ドレイン領域７３ａ及び７３ｂ並び
にソース領域７２を含むポリシリコン等よりなる半導体
層Ｓが形成されている。

【０１０１】このとき、当該チャネル領域８２及び８３
上には、ＳiＯ_２等よりなるゲート絶縁膜９２を間に挟
んで夫々ゲート電極７１ａ及び７１ｂが形成されてい
る。

【０１０２】また、チャネル領域８６及び８７上には、
同じくゲート絶縁膜９２を間に挟んで夫々ゲート電極７
２ａ及び７２ｂが形成されている。

【０１０３】更に、ドレイン領域７３ａ及び７３ｂ上に
は、ゲート絶縁膜９２及びＳiＯ_２等よりなる第１層間
絶縁層８８を貫通するようにアルミニウム等よりなるコ
ンタクトホールＣ４及びＣ６が形成されており、当該コ
ンタクトホールＣ４及びＣ６を介してドレイン線８０と
ドレイン領域７３ａ及び７３ｂとが夫々電気的に接続さ
れている。

【０１０４】一方、ソース領域７２は、二つのソース領
域８４及び８５により構成されており、当該ソース領域
７２上には、ゲート絶縁膜９２及び第１層間絶縁層８８
を貫通するようにアルミニウム等よりなるコンタクトホ
ールＣ５が形成されており、当該コンタクトホールＣ５
を介してソース領域７２とデータ線８１とが電気的に接
続されている。ソース領域８４と８５の接続部を形成す
る際に、第１実施形態の第３工程及び第４工程、又は第
２実施形態における第２工程及び第４工程に示す如く、
イオンの二重打ち込みが実行され、当該イオンが二重打
ち込みされた領域並びにソース領域８４及び８５の一部
を含む領域上にコンタクトホールＣ５が形成される。上
述した各構成を保護するように、第２層間絶縁層８９が
形成されている。

【０１０５】次に、図４（ｃ）を用いて、キャパシタ部
の断面構造について説明する。

【０１０６】図４（ｃ）に示すように、キャパシタ部
は、ガラス基板９０及び絶縁層９１上に下部電極９３が
形成されており、その上に誘電体膜としてのゲート絶縁
膜９２及び上部電極７１が形成されており、これらを第
１層間絶縁層８８及び第２層間絶縁層８９により保護す
る形になっている。

【０１０７】一方、データ線８１に接続されるアルミ電
極７４と下部電極９３とを接続するコンタクトホールＣ
７の下部には、当該下部電極９３と別途形成された接続
部９４とが接続され、これにより、下部電極９３がデー
タ線８１に接続されている。

【０１０８】このとき、下部電極９３と接続部９４の接
続部を形成する際に、上記イオンの二重打ち込みが実行
され、当該イオンが二重打ち込みされた領域及び下部電
極９３並びに接続部９４の一部を含む領域上にコンタク
トホールＣ７が形成される。

【０１０９】以上説明した第３実施形態にＤ／Ａコンバ
ータＤの構成によれば、上記第１実施形態又は第２実施
形態と同様に、イオン注入によりソース領域８４又は８
５若しくは下部電極９３又は接続部９４に相当する領域
に欠陥が多い状態でも、夫々の領域を確実に電気的に接
続することができる。

【０１１０】なお、上述の各実施形態では、液晶装置に
ついて本発明を適用した場合について説明したが、これ
以外に、例えば、電流駆動型の自発光素子を画素内に有
する表示装置に対して本発明を適用することも可能であ
る。

【０１１１】（IV）電子機器の実施形態 次に、以上詳細に説明した液晶装置を備えた電子機器の
実施の形態について図５から図９を参照して説明する。

【０１１２】先ず図５に、このように液晶装置を備えた
電子機器の概略構成を示す。

【０１１３】図５において、電子機器は、表示情報出力
源１０００、表示情報処理回路１００２、シフトレジス
タ及びＤ／ＡコンバータＤを含むデータドライバ等を含
む表示駆動回路１００４、表示領域１を含む液晶装置と
しての液晶装置１００６、クロック発生回路１００８並
びに電源回路１０１０を備えて構成されている。

【０１１４】ここで、表示情報出力源１０００は、ＲＯ
Ｍ（Read Only Memory）、ＲＡＭ（Random Access
Memory）、光ディスク装置などのメモリ、テレビ信号を
同調して出力する同調回路等を含んで構成され、クロッ
ク発生回路１００８からのクロック信号に基づいて、所
定フォーマットの画像信号などの表示情報を表示情報処
理回路１００２に出力する。

【０１１５】そして、表示情報処理回路１００２は、増
幅・極性反転回路、相展開回路、ローテーション回路、
ガンマ補正回路、クランプ回路等の周知の各種処理回路
を含んで構成されており、クロック発生回路１００８か
らのクロック信号に基づいて入力された表示情報からデ
ジタル信号を順次生成し、クロック信号CLKと共に表示
駆動回路１００４に出力する。

【０１１６】その後、表示駆動回路１００４は、シフト
レジスタ及びＤ／ＡコンバータＤを含むデータドライバ
等によって前述の駆動方法により液晶装置１００６を駆
動する。

【０１１７】このとき、電源回路１０１０は、上述の各
回路に所定電源を供給する。

【０１１８】尚、上記実施形態のように、液晶装置１０
０６を構成するＴＦＴアレイ基板の上に、表示駆動回路
１００４を搭載してもよく、これに加えて表示情報処理
回路１００２を搭載してもよい。

【０１１９】このような構成の電子機器として、図７に
示す液晶プロジェクタ、図８に示すマルチメディア対応
のパーソナルコンピユータ（ＰＣ）及びエンジニアリン
グ・ワークステーション（ＥＷＳ）、或いは携帯電話、
ワードプロセッサ、テレビ、ビューファインダ型又はモ
ニタ直視型のビデオテーブレコーダ、電子手帳、電子卓
上計算機、カーナビゲーション装置、ＰＯＳ端末、タッ
チパネルを備えた装置などを挙げることができる。

【０１２０】次に図６から図８に、このように構成され
た電子機器の具体例を夫々示す。

【０１２１】図７において、電子機器の一例たる液晶プ
ロジェクタは、投射型の液晶プロジェクタであり、光源
１１００と、ダイクロイックミラー１１０６、１１０８
と、反射ミラー１１１０、１１１２、１１１４と、入射
レンズ１１１６、リレーレンズ１１１８、出射レンズ１
１２０と、液晶ライトバルブ１１２４、１１２６、１１
２８と、クロスダイクロイックプリズム１１３０と、投
射レンズ１１３２とを備えて構成されている。

【０１２２】このとき、液晶ライトバルブ１１２４、１
１２６、１１２８は、上述した表示駆動回路１００４が
ＴＦＴアレイ基板上に搭載された液晶装置１００６を含
む液晶モジュールを３個用意し、夫々液晶ライトバルブ
として用いたものである。

【０１２３】また、光源１１００はメタルハライド等の
ランプ１１０２とランプ１１０２の光を反射するリフレ
クタ１１０４とからなる。

【０１２４】以上のように構成される液晶プロジェクタ
においては、青色光・緑色光反射のダイクロイックミラ
ー１１０６は、光源１１００からの白色光束のうちの赤
色光を透過させるとともに、青色光と緑色光とを反射す
る。透過した赤色光は反射ミラー１１１４で反射され
て、赤色光用液晶ライトバルブ１１２４に入射される。

【０１２５】一方、ダイクロイックミラー１１０６で反
射された色光のうち緑色光は緑色光反射のダイクロイッ
クミラー１１０８によって反射され、緑色光用液晶ライ
トバルブ１１２６に入射される。

【０１２６】また、青色光はダイクロイックミラー１１
０８も透過する。青色光に対しては、長い光路による光
損失を防ぐため、入射レンズ１１１６、リレーレンズ１
１１８、出射レンズ１１２０を含むリレーレンズ系から
なる導光手段１１２２が設けられ、これを介して青色光
が青色光用液晶ライトバルブ１１２８に入射される。

【０１２７】そして、各ライトバルブにより変調された
３つの色光はクロスダイクロイックプリズム１１３０に
入射する。このクロスダイクロイックプリズム１１３０
は４つの直角プリズムが貼り合わされ、その内面に赤光
を反射する誘電体多層膜と青光を反射する誘電体多層膜
とが十字状に形成されている。これらの誘電体多層膜に
よって３つの色光が合成されて、カラー画像を表す光が
形成される。

【０１２８】その後、合成された光は、投射光学系であ
る投射レンズ１１３２によってスクリーン１１３４上に
投射され、画像が拡大されて表示される。

【０１２９】図７において、電子機器の他の例たるラッ
プトップ型のパーソナルコンピュータ１２００は、上述
した液晶装置１００６がトップカバーケース内に備えら
れた液晶ディスプレイ１２０６と、ＣＰＵ、メモリ、モ
デム等を収容すると共にキーボード１２０２が組み込ま
れた本体部１２０４とを有する。

【０１３０】また、図８に示すように、液晶を２枚の透
明基板１３０４ａ，１３０４ｂの間に封入し、上述した
表示駆動回路１００４をＴＦＴアレイ基板上に搭載した
液晶装置用基板１３０４を備え、当該液晶装置用基板１
３０４を構成する２枚の透明基板１３０４ａ，１３０４
ｂの一方に、金属の導電膜が形成されたポリイミドテー
ブ１３２２にＩＣチップ１３２４を実装したＴＣＰ（Ta
pe Carrier Package）１３２０（図１０参照）を接続し
て、電子機器用の一部品である液晶装置として生産、販
売、使用することもできる。

【０１３１】以上、図６から図９を参照して説明した電
子機器の他にも、液晶テレビ、ビューファインダー型ま
たはモニタ直視型のビデオテープレコーダ、カーナビゲ
ーション装置、電子手帳、電卓、ワードプロセッサ、ワ
ークステーション、携帯電話、テレビ電話、ＰＯＳ端
末、タッチパネルを備えた装置等が図６に示した電子機
器の例として挙げられる。

【０１３２】なお、本発明は上記実施例に限定されるも
のではなく、本発明の要旨の範囲内で種々の変形実施が
可能である。例えば、本発明は上述の各種の液晶装置の
駆動に適用されるものに限らず、エレクトロルミネッセ
ンス、プラズマディスプレ一装置にも適用可能である。

【０１３３】本実施の形態によれば、安定した画像表示
の可能な液晶装置を備えた各種の電子機器を実現でき
る。

【０１３４】

【発明の効果】以上説明したように、本発明によれば、
第１イオン注入領域と第２イオン注入領域との接続不良
を防止して半導体装置を形成することができる。

【０１３５】従って、動作不良となる半導体装置が形成
されることを防止できる。

【図面の簡単な説明】

【図１】第１実施形態の液晶装置の構成を示す図であ
り、（ａ）は平面図であり、（ｂ）は断面を示す模式図
である。

【図２】第１実施形態の液晶装置の製造工程を示す図で
ある。

【図３】第２実施形態の液晶装置の製造工程を示す図で
ある。

【図４】第３実施形態に係るＤ／Ａコンバータの構成を
示す図であり、（ａ）は平面図であり、（ｂ）は（ａ）
におけるＡ−Ａ’断面を示す模式図であり、（ｃ）は
（ａ）におけるＢ−Ｂ’断面を示す模式図である。

【図５】電子機器の概要構成を示すブロック図である。

【図６】電子機器の一例としての液晶プロジェクタの構
成を示す断面図である。

【図７】電子機器の一例としてのパーソナルコンピュー
タの外観を示す正面図である。

【図８】電子機器の一例としてのページャの構成を示す
分解斜視図である。

【図９】電子機器の一例としてのＴＣＰを用いた液晶装
置の外観を示す斜視図である。

【符号の説明】

１…表示領域 ２aa、２ab、２ba…画素部 ４a、４b、４c…データ線 ６a、６b、６c、７５ａ、７５ｂ…ゲート線 ８、４６、４７、７１ａ、７１ｂ、７２ａ、７２ｂ…ゲ
ート電極 １０、４３、５０、７２、８４、８５…ソース領域 １２、４５、５２、７３ａ、７３ｂ…ドレイン領域 １４、４４、５１、８２、８３、８６、８７…チャネル
領域 １６、９４…接続部 １７・・・境界領域 １８、９３…下部電極 ２０…画素電極 ２１…ＴＦＴ ２２…蓄積容量 ３０、９２…ゲート絶縁膜 ３１、９０…ガラス基板 ３２、９１…絶縁層 ３３、８８…第１層間絶縁層 ３４、８９…第２層間絶縁層 ３５、５３、５４、５５、７４…アルミ電極 ４０…ポリシリコン層 ４１、４２、４８…レジスト ７０…アナログスイッチ ７１…上部電極 ８０…ドレイン線 ８１…データ線 Ｓ…半導体層 Ｄ…Ｄ／Ａコンバータ Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７…コンタク
トホール

Claims (16)

【特許請求の範囲】
1. 【請求項１】 半導体装置の製造方法において、 半導体層の第１領域及び前記第１領域に隣接する第２領
   域に第１不純物を注入する工程と、 前記半導体層の第２領域と前記第２領域に隣接する第３
   領域に第２不純物を注入する工程と、 前記第１領域、第２領域及び第３領域上に絶縁膜を形成
   する工程と、 前記絶縁膜に形成したコンタクトホールを介して前記第
   １領域の一部と前記第２領域と前記第３領域の一部に接
   するように電極を形成する工程と、 を備えることを特徴とする半導体装置の製造方法。
2. 【請求項２】 前記第１不純物及び前記第２不純物は同
   一導電型からなり、且つ前記第２不純物濃度は前記第１
   不純物濃度よりも高いことを特徴とする請求項１に記載
   の半導体装置の製造方法。
3. 【請求項３】 前記第１不純物を注入する工程及び前記
   第２不純物を注入する工程の前に、前記半導体層の表面
   にゲート絶縁膜を形成することを特徴とする請求項１又
   は請求項２に記載の半導体装置の製造方法。
4. 【請求項４】 請求項１乃至請求項３のいずれか一項に
   記載の半導体装置の製造方法において、前記半導体層は
   ポリシリコンであることを特徴とする半導体装置の製造
   方法。
5. 【請求項５】 請求項１乃至請求項４のいずれか一項に
   記載の半導体装置の製造方法において、前記電極はアル
   ミニウムであることを特徴とする半導体装置の製造方
   法。
6. 【請求項６】 基板上に複数の走査線と、複数のデータ
   線と、前記各走査線と前記各データ線に接続された薄膜
   トランジスタと、前記薄膜トランジスタに接続された画
   素電極と、蓄積容量とを有する電気光学装置の製造方法
   において、 前記基板上に薄膜トランジスタのソース・ドレインとな
   る領域と、前記蓄積容量の第１電極となる領域と、前記
   ソース・ドレインとなる領域と前記第１電極となる領域
   の間の境界領域とを構成する半導体層を形成する工程
   と、 前記第１電極となる領域と前記境界領域に第１不純物を
   注入する工程と、 前記薄膜トランジスタのゲート絶縁膜と前記蓄積容量の
   誘電体膜とを形成する工程と、 前記薄膜トランジスタのゲート電極と前記蓄積容量の第
   ２電極とを形成する工程と、 前記ソース・ドレインとなる領域と前記境界領域に第２
   不純物を注入する工程と、 前記ソース・ドレインとなる領域と前記ゲート電極と前
   記第２電極上に第１層間絶縁膜を形成する工程と、 前記第１層間絶縁膜に形成したコンタクトホールを介し
   て前記ドレイン領域の一部と、前記境界領域と、前記第
   ２電極の一部に接するようにドレイン電極を形成する工
   程とを有することを特徴とする電気光学装置の製造方
   法。
7. 【請求項７】 前記第１不純物及び前記第２不純物は同
   一導電型からなり、且つ前記第２不純物濃度は前記第１
   不純物濃度よりも高いことを特徴とする請求項６に記載
   の半導体装置の製造方法。
8. 【請求項８】 前記第１不純物を注入する工程及び前記
   第２不純物を注入する工程の前に、前記半導体層の表面
   に前記ゲート絶縁膜及び前記誘電体膜を形成することを
   特徴とする請求項６又は請求項７に記載の半導体装置の
   製造方法。
9. 【請求項９】 前記ドレイン電極は、前記薄膜トランジ
   スタのソース領域に接続されるソース電極と同時に同一
   材料で形成されてなることを特徴とする請求項６乃至請
   求項８のいずれか一項に記載の電気光学装置の製造方
   法。
10. 【請求項１０】 前記半導体層は、ポリシリコンである
    ことを特徴とする請求項７乃至請求項９のいずれか一項
    に記載の電気光学装置の製造方法。
11. 【請求項１１】 前記ドレイン電極上に第２絶縁膜を形
    成する工程と、前記第２絶縁膜に形成したコンタクトホ
    ールを介して前記ドレイン電極に接続されるように前記
    画素電極を形成する工程とを有することを特徴とする請
    求項７乃至請求項１０のいずれか一項に記載の電気光学
    装置の製造方法。
12. 【請求項１２】 基板上に複数の走査線と、複数のデー
    タ線と、前記各走査線と前記各データ線に接続された薄
    膜トランジスタと、前記薄膜トランジスタに接続された
    画素電極と、蓄積容量とを有する電気光学装置におい
    て、 前記基板上に半導体層からなる前記薄膜トランジスタの
    ソース・ドレイン及び前記蓄積容量の第１電極及び前記
    ソース・ドレインと第１電極との間に形成された境界領
    域と、前記第１電極及び境界領域上に形成された第１層
    間絶縁膜と、前記第１層間絶縁膜に形成されたコンタク
    トホールを介して前記ドレイン領域の一部及び前記接続
    部及び前記第２電極の一部に接するドレイン電極とを有
    し、 前記ソース・ドレイン及び前記境界領域には第１不純物
    が注入されてなり、前記境界旅行き及び前記第１電極に
    は第２不純物が注入されてなることを特徴とする電気光
    学装置。
13. 【請求項１３】 前記第１不純物及び前記第２不純物は
    同一導電型からなり、且つ前記第２不純物濃度は前記第
    １不純物濃度よりも高いことを特徴とする請求項１２に
    記載の電気光学装置。
14. 【請求項１４】 前記ドレイン電極上には第２層間絶縁
    膜が形成されてなり、前記第２層間絶縁膜に形成された
    コンタクトホールを介して、前記ドレイン電極に画素電
    極が接続されてなることを特徴とする請求項１２又は請
    求項１３に記載の電気光学装置。
15. 【請求項１５】 前記半導体層は、ポリシリコンからな
    ることを特徴とする請求項１２乃至請求項１４のいずれ
    か一項に記載の電気光学装置。
16. 【請求項１６】 請求項１１に記載の電気光学装置を含
    むことを特徴とする電子機器。