JP2012015200A - 薄膜トランジスタ基板、および薄膜トランジスタ基板を備えた表示デバイス - Google Patents

薄膜トランジスタ基板、および薄膜トランジスタ基板を備えた表示デバイス Download PDF

Info

Publication number
JP2012015200A
JP2012015200A JP2010148085A JP2010148085A JP2012015200A JP 2012015200 A JP2012015200 A JP 2012015200A JP 2010148085 A JP2010148085 A JP 2010148085A JP 2010148085 A JP2010148085 A JP 2010148085A JP 2012015200 A JP2012015200 A JP 2012015200A
Authority
JP
Japan
Prior art keywords
film
thin film
alloy
transistor substrate
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010148085A
Other languages
English (en)
Inventor
Yumi Iwanari
裕美 岩成
Yasushi Goto
裕史 後藤
Takeaki Maeda
剛彰 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP2010148085A priority Critical patent/JP2012015200A/ja
Priority to TW100116485A priority patent/TWI438903B/zh
Priority to CN2011101762901A priority patent/CN102315229A/zh
Priority to KR1020110062789A priority patent/KR101182013B1/ko
Publication of JP2012015200A publication Critical patent/JP2012015200A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】金属配線膜のドライエッチングレートの低下やエッチング残渣を発生させることがなく、また該金属配線膜のヒロック耐性や電気抵抗率が抑制され、更に該金属配線膜と直接接続する透明導電膜や酸化物半導体層とのコンタクト抵抗率が抑制された薄膜トランジスタ基板、及び該薄膜トランジスタ基板を備えた表示デバイスを提供する。
【解決手段】薄膜トランジスタ基板であって、金属配線膜は、ドライエッチング法によるパターニングで形成された、Ｎｉ：０．０５〜１．０原子％、Ｇｅ：０．３〜１．２原子％、Ｌａおよび／またはＮｄ：０．１〜０．６原子％を含有するＡｌ合金膜とＴｉ膜とからなる積層膜あって、該Ｔｉ膜が、該酸化物半導体層と直接接続していると共に、該Ａｌ合金膜が、該透明導電膜と直接接続している。
【選択図】なし

Description

本発明は、基板側から順に、酸化物半導体層と、金属配線膜と、透明導電膜と、を備えた薄膜トランジスタ基板、並びに該薄膜トランジスタ基板を備えた表示装置（デバイス）に関するものである。本発明の薄膜トランジスタ基板は、例えば液晶ディスプレイ（液晶表示装置）や有機ＥＬディスプレイ等のフラットパネルディスプレイに代表的に用いられる。以下では、液晶表示装置を代表的に取り上げ、説明するが本発明はこれに限定する趣旨ではない。
近年、有機ＥＬディスプレイや液晶ディスプレイの半導体層（チャネル層）に酸化物半導体を用いたディスプレイが開発されている。例えば特許文献１には、半導体デバイスにおける透明半導体層として、酸化亜鉛（ＺｎＯ）；酸化カドミウム（ＣｄＯ）；酸化亜鉛（ＺｎＯ）にＩＩＢ元素、ＩＩＡ元素もしくはＶＩＢ元素を加えた化合物または混合物；のうちのいずれかを用い、３ｄ遷移金属元素；または希土類元素；または透明半導体の透明性を失わせずに高抵抗にする不純物；をドープしたものが用いられている。
酸化物半導体は、従来、半導体層の材料として用いられてきたアモルファスシリコンと比較して、高いキャリア移動度を有している。更に酸化物半導体は、スパッタリング法で成膜できるため、上記アモルファスシリコンからなる層の形成と比較して基板温度の低温化を図ることができる。その結果、耐熱性の低い樹脂基板などを使用することができるため、フレキシブルディスプレイの実現が可能である。
酸化物半導体としては、上記ＺｎＯ等の他に、最近ではインジウム、ガリウム、亜鉛、および酸素からなる透明酸化物アモルファス半導体（アモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ、以下「ａ−ＩＧＺＯ」ということがある。）を用いて高移動度な半導体層を形成したものが、薄膜トランジスタに適用されている。例えば特許文献２には、インジウム、ガリウム、亜鉛の組成比が１：１：１のアモルファス酸化物半導体層が示されている。
特開２００２−７６３５６号公報 特開２００７−７３７０１号公報
ところでＴＦＴ基板におけるゲート配線やソース−ドレイン配線などの配線材料には、電気抵抗が小さく、微細加工が容易であるなどの理由により、純ＡｌまたはＡｌ−ＮｄなどのＡｌ合金（以下、これらをまとめて「Ａｌ系」ということがある）が汎用されている。
しかし、例えばボトムゲート型のＴＦＴの半導体層に酸化物半導体を用い、かつソース電極やドレイン電極（以下、これらをまとめて「ソース−ドレイン電極」ということがある）にＡｌ系膜を用いて、酸化物半導体層と、Ａｌ系膜とを直接接続すると、酸化物半導体層とＡｌ系膜の界面に、高抵抗な酸化アルミニウムが形成されて接続抵抗（コンタクト抵抗、接触電気抵抗）が上昇し、画面の表示品位が低下するといった問題がある。特に製造工程で３００℃以上の熱履歴が加えられると、酸化物半導体層とＡｌ系膜の界面に酸化アルミニウムが形成されるため、上記問題が生じる。
また、近年、液晶ディスプレイ（ＬＣＤ）においてパネルの大型化が進む一方、高精細化のニーズも高まってきており、ＬＣＤの高精細化、すなわち、ソース電極やドレイン電極の配線幅の微細化が要求されてきている。これまでのウエットエッチングによる配線パターンニングに替わって、プラズマを用いたドライエッチングを行うことで、マスクで設定された配線幅通りにエッチングする技術が必須となる。
Ａｌ系膜のドライエッチングに使用するハロゲンガスとしては、ＡｌとＦ（フッ素）の化合物が不揮発性であるため、フッ素を使用することはできず、塩素（Ｃｌ２）、三塩化ホウ素（ＢＣｌ３）、臭化水素（ＨＢｒ）のいずれかの少なくとも１種を含むエッチャントガスが用いられている。
しかしながらプラズマによって解離されたＣｌ等のハロゲンラジカルは、被エッチング物であるＡｌ系膜表面のＡｌと反応してＡｌＣｌｘ等の塩化物を形成する。これらＡｌＣｌｘ等の塩化物は、基板バイアス印加によるイオンボンバードアシスト効果によって気相中に蒸発し、基板が載置されている真空容器外に排気される。生成された塩化物の蒸気圧が低い場合、エッチングレートの低下を招いてスループットの低下を引き起こす。また、Ａｌ系膜表面に塩化物が蒸発せずに残留するため、エッチング残さ（ドライエッチング中に発生するエッチンングの残り）が発生する。更に、Ａｌ系膜のドライエッチングではレジストとの選択比が小さいため、エッチングレートの低下はレジストの膜厚を厚くすることで対応せざるをえず、この場合、リソグラフィーでの解像力を落とす必要があるため、微細なパターンの解像が困難であった。特にエッチング残渣が発生すると、Ａｌ系配線などのショートの原因となり、半導体装置の歩留り低下をもたらす可能性があった。
また別の問題として、従来、Ａｌ系配線と透明導電膜（ＩＴＯなどの画素電極）との界面には、これらが直接接触しないよう、Ｍｏ、Ｃｒ、Ｔｉ、Ｗ等の高融点金属からなるバリアメタル層を設けていた。バリアメタル層を介在させずにＡｌ系配線をＴＦＴの透明導電膜に直接接続させると、その後の工程（例えば、ＴＦＴの上に形成する絶縁層などの成膜工程や、シンタリングやアニーリングなどの熱工程など）における熱履歴によって、Ａｌが透明導電膜中に拡散してＴＦＴ特性が低下したり、Ａｌ系配線の電気抵抗が増大するためである。例えば、Ａｌ系配線の形成後、ＣＶＤ法などによってシリコン窒化膜（保護膜）が約１００〜３００℃の温度で成膜されるが、Ａｌは非常に酸化され易いため、バリアメタル層がないと、Ａｌ系配線の表面にヒロックと呼ばれるコブ状の突起が形成され、画面の表示品位が低下するなどの問題が生じる。また、バリアメタル層がないと、液晶表示装置の成膜工程で生じる酸素や成膜時に添加する酸素などによってＡｌが容易に酸化され、Ａｌ系配線と透明導電膜との界面にＡｌ酸化物の絶縁層が生成し、接触抵抗（コンタクト抵抗）が増大することもある。
本発明はこの様な事情に着目してなされたものであって、その目的は、ドライエッチングレートの低下や、該ドライエッチング後の残渣（エッチング残渣）の発生が抑制され、更には熱処理後の電気抵抗率が低く、また酸化物半導体層や透明導電膜とのコンタクト抵抗率が低減された金属配線膜を備えた薄膜トランジスタ基板を提供することである。また本発明は上記特性を有する薄膜トランジスタ基板を備えた表示装置を提供することである。
上記課題を解決し得た本発明とは、基板上に、基板側から順に、薄膜トランジスタの酸化物半導体層と、該酸化物半導体層と直接接続する金属配線膜と、透明導電膜と、を備えた薄膜トランジスタ基板であって、前記金属配線膜は、ドライエッチング法によるパターニングで形成された、Ｎｉ：０．０５〜１．０原子％、Ｇｅ：０．３〜１．２原子％、Ｌａおよび／またはＮｄ：０．１〜０．６原子％を含有するＡｌ合金膜とＴｉ膜とからなる積層膜であって、該Ｔｉ膜が、該酸化物半導体層と直接接続していると共に、該Ａｌ合金膜が、該透明導電膜と直接接続していることに要旨を有する。
本発明では、前記Ｔｉ膜の膜厚が１０〜１００ｎｍであることも好ましい実施態様である。
また前記金属配線膜が、スパッタリング法により形成されたものであることも好ましい実施態様であり、前記金属配線膜は、塩素（Ｃｌ２）、三塩化ホウ素（ＢＣｌ３）、臭化水素（ＨＢｒ）のいずれかの少なくとも１種を含むエッチャントガスを用いたドライエッチング法で形成されたものも好ましい実施態様である。
更に本発明では、前記酸化物半導体は、Ｉｎ、Ｇａ、ＺｎおよびＳｎよりなる群から選択される少なくとも１種の元素を含む酸化物からなるものであることも好ましい実施態様である。
また上記記載の薄膜トランジスタ基板が設けられている表示デバイスも好ましい実施態様である。
本発明によれば薄膜トランジスタ基板に用いる金属配線膜のドライエッチングレートの低下やエッチング残渣の発生を抑制でき、また熱処理後の電気抵抗率も低く、更に酸化物半導体層や透明導電膜と直接接続させた場合のコンタクト抵抗率も低減された金属配線膜を備えた薄膜トランジスタ基板を提供することができる。また本発明によればこれら特性を有する薄膜トランジスタ基板を備えた表示装置を提供することができる。
図１は、本発明のＴＦＴ基板の好ましい一実施形態を示す概略断面説明図である。 図２は、図１に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。
本発明者らは、上記課題を解決すべく鋭意研究を重ねた結果、薄膜トランジスタ基板の金属配線膜をドライエッチング法によるパターニングで形成すると共に、金属配線膜としてＮｉ：０．０５〜１．０原子％、Ｇｅ：０．３〜１．２原子％、Ｌａおよび／またはＮｄ：０．１〜０．６原子％を含有するＡｌ合金膜（透明導電膜側）とＴｉ膜（酸化物半導体層側）とからなる積層膜を用いることによって、上記課題を解決できることを見出し、本願発明に至った。
以下、図面を参照しながら、本発明のＴＦＴ基板およびその製造方法の好ましい実施形態を説明するが、本発明はこれに限定されない。なお、以下では本発明の金属配線膜をソース電極、ドレイン電極に使用した例を示すが、本発明の金属配線膜には、金属膜から形成される各種配線に限らず、これら配線と共に一体的に形成されるソース電極やドレイン電極なども含む趣旨である。
図１は、本発明に係るＴＦＴ基板の好ましい実施形態を説明する概略断面説明図である。図１に示すＴＦＴ基板９は、ボトムゲート型であり、基板１側から順に、ゲート電極２、ゲート絶縁膜３、酸化物半導体層４、ソース電極５・ドレイン電極６（以下、ソース５-ドレイン６電極ということがある）、保護層７を順次積層した構造を有している。
前記酸化物半導体層４と直接接続する金属配線膜（ソース５−ドレイン６電極）は、Ｔｉ膜とＡｌ合金膜からなる積層膜であって、Ｔｉ膜が前記酸化物半導体層４と直接接続していると共に、Ａｌ合金膜が透明導電膜１０と直接接続している。
本発明では金属配線膜をＴｉ膜とＡｌ合金膜の積層構造（積層膜）とすることにより、金属配線の電気抵抗率を低く抑えつつ、酸化物半導体層や透明導電膜とのコンタクト抵抗率を低減させると共に、酸化物半導体層や透明導電膜との直接接続を確保することができる。以下、本発明のＴｉ膜とＡｌ合金膜からなる積層膜について説明する。
まずＡｌ合金膜の組成について、本発明者らはＡｌに種々の元素を添加したＡｌ合金膜を用いて、Ａｌ合金膜と透明導電膜との直接接続させた場合のコンタクト抵抗率や、Ａｌ合金膜の電気抵抗率や耐ヒロック性を調べたところ、ＡｌにＮｉ、Ｇｅと、Ｌａおよび／またはＮｄを特定量添加したＡｌ合金（Ｎｉ−Ｇｅ−（Ｌａ／Ｎｄ）−Ａｌ合金）がこれら特性に有効であることを見出した。
特にＮｉ−Ｇｅ−（Ｌａ／Ｎｄ）−Ａｌ合金膜は、透明導電膜とバリアメタルを介さずに直接接続が可能となる。これはＮｉを含有するＡｌ合金膜を加熱すると、Ｎｉの金属間化合物が粒界および粒内に析出し、これが透明導電膜とＡｌ合金膜の界面で導電パスとなるからであると考えられる。
またＬａおよび／またはＮｄの添加によって、耐ヒロック性が向上することが分かった。
更にＧｅと、Ｌａおよび／またはＮｄを添加すると、熱処理によってＧｅ−Ｌａおよび/またはＧｅ−Ｎｄの微細結晶が析出し、該結晶にＮｉが固溶することで、少ないＮｉ添加量でも透明導電膜とのコンタクト安定性が得られる。そのためＮｉを単独で添加した場合に比べて、Ｎｉ、Ｇｅ、Ｌａおよび／またはＮｄを添加した方が少ない合金元素量で、透明導電膜とＡｌ合金膜との直接接続した場合のコンタクト抵抗率の低減を図りつつ、配線抵抗の上昇を抑制でき、しかもドライエッチングレートの低下を抑えることができる。
なお、ソース−ドレイン電極を微細に形成するためには、ドライエッチングによるパターニングを行う必要があるが、塩素（Ｃｌ２）、三塩化ホウ素（ＢＣｌ３）、臭化水素（ＨＢｒ）のいずれかの少なくとも１種を含むエッチャントガスを使用してドライエッチングすると、プラズマによって解離されたＣｌ等のハロゲンラジカルが、被エッチング物である上記Ａｌ合金膜表面のＡｌと反応してＡｌＣｌｘやＮｉ、Ｇｅ、Ｌａおよび／またはＮｄの塩化物が生成される。これらＮｉ、Ｇｅ、Ｌａおよび／またはＮｄの塩化物は、ＡｌＣｌｘに比べて蒸気圧が低いため、エッチングレートの低下を招いてスループットの低下を引き起こすことから、添加元素（Ｎｉ、Ｇｅ、Ｌａおよび／またはＮｄ）の含有量は低減することが望ましい。
上記観点から、本発明に用いられるＡｌ合金膜は、合金元素としてＮｉ：０．０５〜１．０原子％、Ｇｅ：０．３〜１．２原子％と、Ｌａおよび／またはＮｄ：０．１原子％〜０．６原子％を含むものとした。個々の添加元素の添加量については以下の通りである。
Ｎｉ：０．０５〜１．０原子％
Ｎｉは、透明導電膜とのコンタクト抵抗の低減化に寄与する元素であり、このような効果を十分に発揮させるには、Ｎｉ含有量を０．０５原子％以上とする。好ましいＮｉ含有量は０．１原子％以上、より好ましくは０．２原子％以上である。一方、Ｎｉ含有量が多すぎると、ドライエッチングレートが大幅に低下してしまうため、その上限を１．０原子％とした。好ましいＮｉ含有量は、０．６原子％以下であり、より好ましくは０．３原子％以下である。
Ｇｅ：０．３〜１．２原子％
Ｇｅは、透明導電膜とのコンタクト抵抗の低減化に寄与する元素であり、このような効果を十分に発揮させるには、Ｇｅ含有量を０．３原子％以上とする。好ましいＧｅ含有量は０．４原子％以上、より好ましくは０．４５原子％以上である。一方、Ｇｅ含有量が多すぎると、ドライエッチングレートが大幅に低下してしまうため、その上限を１．２原子％とした。好ましいＧｅ含有量は、０．８原子％以下、より好ましくは０．５原子％以下である。
Ｌａおよび／またはＮｄを合計量で０．１〜０．６原子％
Ｌａ、Ｎｄは、透明導電膜とのコンタクト抵抗の低減化と、耐ヒロック性の向上に寄与する元素であり、単独で添加してもよいし、両方を併用してもよい。このような効果を十分に発揮させるには、上記元素の含有量（Ｌａ、Ｎｄを単独で含むときは単独の含有量であり、両方を含む場合は合計量である。）を、０．１原子％以上とする。好ましいＬａおよび／またはＮｄの含有量は０．１５原子％以上、より好ましくは０．２原子％以上である。一方、上記元素の含有量が多すぎると、ドライエッチングレートが大幅に低下してしまうため、その上限を０．６原子％とした。好ましいＬａおよび／またはＮｄの含有量は、０．５原子％以下、より好ましくは０．３５原子％以下である。
本発明に用いられるＡｌ合金膜は、上記合金成分を含み、残部Ａｌ及び不可避不純物である。
上記Ａｌ合金膜における各合金元素の含有量は、例えばＩＣＰ発光分析（誘導結合プラズマ発光分析）法によって求めることができる。
上記Ａｌ合金膜の膜厚は特に限定されず、所望の厚みとすればよいが、例えば１００〜３００ｎｍ程度とすることが望ましい。
次に、本発明に用いられるＴｉ膜について説明する。本発明において金属配線膜をＡｌ合金膜とＴｉ膜とからなる積層膜としたのは、上記した製造工程における熱履歴を受けた場合に、酸化アルミニウムが形成されて酸化物半導体層とのコンタクト抵抗率が上昇するという問題に対し、Ｔｉ膜によって酸化アルミニウムの形成を抑制することができるからである。すなわち、Ｔｉ膜を酸化物半導体層側に設けることによって酸化物半導体層とのコンタクト抵抗率の上昇を抑制することができる。更にＴｉ膜はドライエッチング性にも優れておりエッチングレートの低下を引き起こすことがなく、またエッチング後にエッチング残渣も生じない。更にＴｉ膜はＡｌ合金膜をドライエッチングした後、そのまま引き続きドライエッチングすることができるため、製造上も望ましい。
Ｔｉ膜の組成は実質的にＴｉのみからなる純Ｔｉ（実質的にとはＴｉ及び残部不可避不純物の意味である）である。
Ｔｉ膜の厚みは金属配線膜の配線抵抗率と酸化物半導体とのコンタクト安定性を考慮して適宜決定すればよいが、上記効果を十分に発揮させるには、Ｔｉ膜の膜厚は好ましくは１０ｎｍ以上、より好ましく１５ｎｍ以上とする。一方、膜厚が厚くなりすぎると金属配線膜自体の配線抵抗が上昇することがあるため、Ｔｉ膜の膜厚は好ましくは１００ｎｍ以下、より好ましく５０ｎｍ以下とする。
このようなＴｉ膜とＡｌ合金膜の積層膜を形成するには、酸化物半導体層を形成した後、スパッタリング法などによってＴｉ膜を成膜し、続いて該Ｔｉ膜の直上に上記Ａｌ合金膜をスパッタリング法などで成膜すればよい。
上記実施形態では、ソース電極および／またはドレイン電極に本発明のＡｌ合金膜とＴｉ膜の積層膜を採用した例を示したが、ゲート電極、走査線（図示せず）、信号線におけるドレイン配線部（図示せず）など、各種配線、電極も上記Ｔｉ膜とＡｌ合金膜の積層膜で構成されていても良く、この場合、ＴＦＴ基板における金属配線の全てを同一成分組成とすることができる。
また、本発明のＴＦＴ基板は、上記実施形態の様なボトムゲート型のみならず、トップゲート型のＴＦＴ基板においても採用することができる。
基板１は、液晶表示装置などに用いられるものであれば特に限定されない。代表的には、ガラス基板やシリコン樹脂基板などに代表される透明基板が挙げられる。ガラス基板の材料は表示装置に用いられるものであれば特に限定されず、例えば、無アルカリガラス、高歪点ガラス、ソーダライムガラスなどが挙げられる。あるいは金属ホイルなどの基板、イミド樹脂等の耐熱性の樹脂基板が挙げられる。
ゲート絶縁層３、保護層７、チャネル保護層８としては、誘電体（例えばＳｉＮやＳｉＯＮ、ＳｉＯ２）からなるものが挙げられる。好ましくはＳｉＯ2またはＳｉＯＮである。というのも、酸化物半導体は、還元雰囲気下ではその優れた特性が劣化するため、酸化性雰囲気下で成膜を行うことのできるＳｉＯ2またはＳｉＯＮの使用が推奨されるからである。
上記酸化物半導体層４としては、Ｉｎ、Ｇａ、Ｚｎ、およびＳｎよりなる群から選択される少なくとも１種の元素を含む酸化物からなるものが好ましい。より好ましくはＩｎ、Ｇａ、およびＺｎよりなる群から選択される少なくとも１種の元素を含む酸化物からなるものである。具体的には、例えばＩｎ酸化物、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物、Ｉｎ−Ｇａ酸化物、Ｚｎ−Ｇａ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｚｎ酸化物等の透明酸化物が挙げられる。好ましくはアモルファス構造の酸化物である。特には、高移動度な酸化物半導体層を形成できることから、Ｉｎ、ＧａおよびＺｎを含むアモルファス酸化物（ａ−ＩＧＺＯ）が好ましい。
画素電極を構成する透明導電膜１０としては、液晶表示装置などに通常用いられる酸化物導電膜が挙げられ、代表的には、アモルファスＩＴＯやｐｏｌｙ−ＩＴＯ、ＩＺＯ、ＺｎＯが例示される。
本発明のＴＦＴ基板を製造するにあたっては、本発明の規定を満たし、かつＴｉ膜とＡｌ合金膜からなる積層膜の成膜条件を上述した推奨される条件とすること以外は、特に限定されず、表示装置の一般的な工程を採用すればよい。
以下、図２を参照しながら、前記図１に示すＴＦＴ基板の製造方法の一例を説明する。図２には、前記図１と同じ参照符号を付している。尚、以下では、製造方法の一例として説明するものであり、本発明はこれに限定されない。
まず、ガラス基板１上に、スパッタリング法を用いて、所望の膜厚（例えば１００〜３００ｎｍ）のＡｌ合金膜を積層する。このＡｌ合金膜をパターニングすることにより、ゲート電極２を形成する（図２（ａ）を参照）。このとき、後記する図２（ｂ）において、ゲート絶縁膜３のカバレッジが良くなる様に、ゲート電極２を構成するＡｌ合金膜の周縁を約３０°〜４０°のテーパー状にエッチングしておくのがよい。
次に、ゲート絶縁膜３として、ＣＶＤ法を用いて、所望の膜厚（例えば５０〜２００ｎｍ）のＳｉＮ膜を成膜する。更に、酸化物半導体層４として例えばａ−ＩＧＺＯからなる酸化物半導体層（例えば膜厚３０〜１００ｎｍ程度）を、酸化性雰囲気下（例えばＡｒとＯ２の混合ガス雰囲気（酸素含有量１ｖｏｌ％））にて、基板温度：室温の条件で、組成が例えばＩｎ：Ｇａ：Ｚｎ（原子比）＝１：１：１であるターゲットを用い、反応性スパッタリングを行って成膜する（図２（ｂ）を参照）。
次いで、フォトリソグラフィを行い、ウエットエッチング（例えばシュウ酸）によってａ−ＩＧＺＯ膜をエッチングし、酸化物半導体層４を形成する（図２（ｃ）を参照）。
酸化物半導体層４を形成した後、Ｔｉ膜を、スパッタリング法として例えば膜厚１０〜１００ｎｍ程度形成する。続いてＴｉ膜の上に、Ａｌ合金膜を、スパッタリング法で膜厚例えば１００〜３００ｎｍ程度形成する。
スパッタリングに際しては、上記のとおりアルミ酸化膜が形成されるのを防ぐために非酸化性雰囲気（例えばＡｒ雰囲気）とすることが望ましい。またスパッタパワーについては特に限定されず、通常のスパッタパワーでよい。
またＡｌ合金膜を形成し、その後、例えば２５０℃で３０分間の熱処理を行なってもよい（図２（ｄ）を参照）。
なお、上記Ｔｉ膜とＡｌ基合金薄膜はスパッタリング法により形成されていることが望ましい。スパッタリング法によれば、使用するターゲットの組成を調整することにより容易に所望の成分組成を得ることができるからである。
上記Ｔｉ膜とＡｌ合金膜の積層膜に対しフォトリソグラフィおよびドライエッチングを施すことによって、ソース電極５、ドレイン電極６を形成する（図２（ｅ）を参照）。
ドライエッチングに使用するハロゲンガスとしては、ＡｌとＦ（フッ素）の化合物が不揮発性であり、使用することはできないため、塩素（Ｃｌ２）、三塩化ホウ素（ＢＣｌ３）、臭化水素（ＨＢｒ）のいずれかの少なくとも１種を含むエッチャントガスを用いる。
上記Ｔｉ膜とＡｌ基合金薄膜のエッチングは同じ条件（雰囲気やスパッタリングパワーなど）でもよいし、異なる条件でもよい。例えばＴｉのエッチングにはＣＦ４、ＣＨＦ３、Ｃｌ２、あるいはＨ２などを用いても良好なエッチングを行うことができる。
なお、本発明では、微細な金属配線を形成する観点からドライエッチング法を採用している。ウエットエッチング法の場合、微細な金属配線を形成するのは困難であり、また金属配線にウエットエッチング溶液に対する耐性が要求されるため、該耐性を付与できるように金属配線の成分組成も考慮する必要があるが、それによって配線抵抗など他の特性に影響を及ぼすことがある。
次いで積層膜にＳｉＯ２からなる保護層７をＣＶＤ法で成膜する（図２（ｆ）を参照）。その後、フォトリソグラフィによってソース−ドレイン電極とのコンタクト部分のパターニングを行い、コンタクトホールエッチングを行う。このエッチングは、例えばＲＩＥエッチング装置を用いて、Ａｒ／ＣＨＦ３プラズマによってコンタクトホールエッチングを行うことができる。そしてＡｒガス雰囲気下、透明導電膜１０（例えばＩＴＯ膜として酸化インジウムに１０質量％の酸化スズを加えたもの）を形成することによって、コンタクトホールを介して上記積層膜のＡｌ合金膜と透明導電膜が直接接続した上記本発明のＴＦＴ基板９を得ることができる（図１を参照）。
このようにして得られるＴＦＴ基板を使用し、例えば、一般的に行われている方法によって、表示装置を完成させることができる。本発明に係る薄膜トランジスタ基板は、種々の電子機器に用いることができる。例えば、液晶ディスプレイや有機ＥＬディスクなどの表示デバイスの薄膜トランジスタ基板として用いることができる。
以下、実施例を挙げて本発明をより具体的に説明するが、本発明はもとより下記実施例によって制限を受けるものではなく、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも勿論可能であり、それらはいずれも本発明の技術的範囲に包含される。
（実施例１）ドライエッチング評価
本実施例では、以下の方法によって作成した試料を用い、Ａｌ合金膜のドライエッチング性について評価した。
（試料の作成）
まず、シリコン基板を用意し、熱酸化法によって、シリコン酸化膜（ＳｉＯ２：膜厚１００ｎｍ）を成膜した。次に、上記シリコン酸化膜上に、表１に示す種々のＡｌ合金膜を、スパッタリング法で成膜（膜厚３００ｎｍ）した。詳細には、スパッタリング装置として島津エミット株式会社製 ＨＳＲ５４２型マグネトロンスパッタ装置を使用し、成膜条件：背圧＝３×１０−４Ｐａ以下、雰囲気ガス＝Ａｒ、ガス圧＝５ｍＴｏｒｒ、スパッタパワー２６０Ｗ、基板温度＝室温によって、Ａｌ合金膜を成膜した。また純Ａｌ膜の形成には、純Ａｌをスパッタリングターゲットに用いた。
上記のようにして成膜されたＡｌ合金膜の組成は、ＩＣＰ発光分光分析装置（島津製作所製「ＩＣＰ−８０００型」）を用い、定量分析して確認した（表中、ａｔ％は原子％を意味する。表２、表３についても同じ）。
次に、フォトリソグラフィによりレジストの塗布、露光、現像（現像液：水酸化テトラメチルアンモニウム水溶液（ＴＭＡＨ））を行って、パターニング（ラインアンドスペース：１０μｍ／１０μｍ）を行い、このレジストパターンをマスクにしてＡｌ合金膜のドライエッチングを行った。
ドライエッチングには、特開２００４−５５８４２号公報に記載されたＩＣＰ（誘導結合プラズマ）式ドライエッチング装置を用いた。プラズマ発生装置は、誘導窓が平板タイプ（ＴＣＰ（Ｔｒａｎｓｆｅｒ−Ｃｏｕｐｌｅｄ Ｐｌaｓｍａ）タイプ）のプラズマ処理装置（エッチャー）を用いた。この装置には平板の石英誘導窓上に１ターンの１３．５６ＭＨｚのＲＦアンテナが整合器を介して設置されており、石英誘導窓直下に誘導結合によって高密度プラズマが生成される。また基板を載置する基板サセプタには４００ｋＨｚの基板バイアス用低周波を印加したものを用いた。エッチング条件は、ガス流量：Ａｒ／Ｃｌ２／ＢＣｌ３＝３００／２００／６０ｓｃｃｍ、ガス圧：１．９Ｐａ、アンテナに印加した電力（ソースＲＦ）：５００Ｗ、基板温度（サセプタ温度）：２０℃とした。
エッチング後、アフターコロージョン（レジストやＡｌ配線パターンに付着した反応生成物と空気中の水分との反応によって塩酸（ＨＣｌ）が発生し、Ａｌ合金が腐食する）を防止するために、チャンバーから大気開放せずに真空状態を維持したまま、酸素プラズマによる灰化処理（アッシング）を行ってレジストの除去を行った（後処理）。
なお、エッチングレートは、エッチング時間を因子として、上記エッチング及び後処理を実施してエッチンングレート（単位時間あたりのエッチング量）を算出した。
表中、各試料のエッチングレートは、純Ａｌ膜（Ｎｏ．１）に対する比率を示す。
（エッチング性の評価）
エッチングレートが０．５以上を合格（○）とした。
結果を表１、表２に示す。
表１、２より次のように考察できる。すなわち、Ａｌ合金膜の成分組成が本発明の要件を満足するＮｏ．２〜２２、Ｎｏ．２４〜５０は、純Ａｌ（Ｎｏ．１）に対するエッチングレートの比率が０．５以上であった。一方、Ｎｏ．２３はＬａ量が本発明の規定を上回るため、エッチングレートの比率が低く、またＮｏ．５１はＮｄ量が本発明の規定を上回るため、エッチングレートの比率が低かった。
（実施例２） エッチング残渣の評価
実施例１と同様にしてシリコン基板上にシリコン酸化膜（ＳｉＯ２）を形成した後、該酸化膜上にソース−ドレイン電極を模擬してＴｉ膜、Ａｌ合金膜を順次、スパッタリング法によって成膜して積層膜とした。
実施例１と同様にして、シリコン酸化膜上に、純Ｔｉ膜、および表１に示す各種Ａｌ合金膜を合計で３００ｎｍとなるように順次、スパッタリング法で成膜し（各膜厚は表３に示す）、積層膜を得た。
なお、比較例として純Ａｌ膜（Ｎｏ．１）、純Ｔｉ膜（Ｎｏ．２）も同様にして成膜した。比較例として作製した純Ａｌ膜、純Ｔｉ膜には、それぞれ純Ａｌ、純Ｔｉをスパッタリングターゲットに用いた。
上記のようにして成膜されたＡｌ合金膜の組成は、ＩＣＰ発光分光分析装置（島津製作所製のＩＣＰ発光分光分析装置「ＩＣＰ−８０００型」）を用い、定量分析して確認した。
次に、実施例１と同様の方法でレジストパターンを形成した後、金属膜のドライエッチングを行った。純Ａｌ膜（Ｎｏ．１）、Ｎｏ．３〜１９のＡｌ合金膜／Ｔｉ膜の積層膜のＡｌ合金膜は、実施例１と同様の条件でドライエッチングを行い、続いて下記条件でＴｉ膜のドライエッチングを行った。
なお、Ｔｉ膜のエッチング条件は、ガス流量：ＣＦ４／Ｏ２＝８０／２０ｓｃｃｍ、ガス圧：２０Ｐａ、アンテナに印加した電力（ソースＲＦ）：１００Ｗ、基板温度（サセプタ温度）：２０℃とした。
Ｔｉ膜をエッチングした後、エッチング残渣を調べるために更にＴｉ膜をエッチングして完全に除去した（オーバーエッチング）。
エッチングにより露出したシリコン酸化膜表面の複数箇所（任意の３箇所、視野サイズ：２０×１６０μｍ）を走査型電子顕微鏡（ＳＥＭ）を用いて観察し、直径０．３μｍ以上（直径とは残渣形状の最も長いところを計ったもの）の残渣の有無を調べ、測定箇所のいずれにも残渣が観察されなかった場合を合格（○）と評価した。結果を表３（エッチング残渣）に示す。
（実施例３）配線の電気抵抗率
基板をガラス基板（コーニング社製 Ｅａｇｌｅ２０００）に変えた以外は実施例２と同様にしてガラス基板上にＴｉ膜、Ａｌ合金膜を順次、成膜し、積層膜を得た（組成、膜厚は実施例２と同じ）。
次に、実施例２と同様にレジストパターンを形成した後、Ａｌ膜、Ｔｉ膜を順次ドライエッチングした。実施例３ではドライエッチングによって、幅１００μｍ、長さ１０ｍｍのストライプパターン形状に加工した。
なお、比較例として上記実施例２と同様に、純Ａｌ膜、純Ｔｉ膜を成膜し、ドライエッチングした。
エッチング後、製造工程を模擬して３２０℃の温度で３０分間の熱処理（雰囲気：Ｎ２）を施した。熱処理後、四端子法により電気抵抗率を測定した。純Ａｌ薄膜の電気抵抗率（３．３μΩｃｍ）の約１．５倍の電気抵抗率（４．８μΩｃｍ）を基準値として、この基準値以下のものを良好と評価し、基準値を超えるものを不良と評価した。結果を表３（電気抵抗率）に示す。
（実施例４）ヒロック耐性
ガラス基板（コーニング社製 Ｅａｇｌｅ２０００）を用意し、酸化物半導体層（ａ−ＩＧＺＯ）を、スパッタリング法で成膜した。詳細には、上記実施例１と同じスパッタリング装置を使用し、ターゲット（組成：Ｉｎ：Ｇａ：Ｚｎ（原子比）＝１：１：１）を用い、反応性スパッタリング［背圧：３×１０−４Ｐａ、雰囲気ガス：ＡｒとＯ２の混合ガス雰囲気（酸素含有量１ｖｏｌ％）、ガス流量：５ｍｍＴｏｒｒ、スパッタパワー：２００Ｗ、基板温度：２５℃（室温）］によって、ガラス基板上に酸化物半導体層を成膜した（膜厚３０ｎｍ）。
続いて、酸化物半導体層上に、実施例２と同様の方法でＴｉ膜、Ａｌ合金膜を順次、成膜して積層膜を得た（組成、膜厚は実施例２と同じ）。
次に、実施例２と同様にレジストパターンを形成した後、Ａｌ膜、Ｔｉ膜を順次ドライエッチングした。実施例４ではドライエッチングによって、１０μｍ幅のラインアンドスペースパターン形状に加工した。
なお、比較例として上記実施例２と同様に、純Ａｌ膜、純Ｔｉ膜を成膜し、ドライエッチングした。
エッチング後、製造工程を模擬して３２０℃の温度で３０分間の熱処理（雰囲気：Ｎ２）を施した。熱処理後、電子顕微鏡でＡｌ合金膜表面を観察（観察箇所：任意の３箇所、視野：１２０×１６０μｍ）し、直径０．１μｍ以上のヒロックの個数をカウントした（直径とはヒロックの最も長いところを計ったもの）。ヒロック密度が、１×１０９個／ｍ２以下のものを良好（○）と評価し、１×１０９個／ｍ２超のものを不良（×）と評価した。結果を表３（ヒロック耐性）に示す。
（実施例５）ＩＧＺＯとのコンタクト抵抗率
純Ａｌ膜（Ｎｏ．１）、純Ｔｉ膜（Ｎｏ．２）、Ｔｉ膜と各種Ａｌ合金の積層膜（Ｎｏ．３〜１９）と、酸化物半導体層との間のコンタクト抵抗を、下記の様にして作製したＴＬＭ素子を用い、ＴＬＭ法で調べた。
詳細には、まず上記実施例４と同様にしてガラス基板上に酸化物半導体層（ａ−ＩＧＺＯ）を成膜した（膜厚１００ｎｍ）。次いでＳｉＯ２をＣＶＤ法により２００ｎｍ成膜し、フォトリソグラフィによってソース−ドレイン電極とのコンタクト部分のパターニングを行い、ＲＩＥエッチング装置にて、Ａｒ／ＣＨＦ３プラズマによりコンタクトホールエッチングを行った。
次に、アッシングを行ってレジスト表面の反応層を除去した後、続けて剥離液（東京応化工業（株）製のＴＯＫ１０６）によりレジストを完全に剥離した。
その上に、ソース−ドレイン電極用の金属膜として、Ｔｉ膜と各種Ａｌ合金の積層膜（Ｎｏ．３〜１９）を成膜した。このときの成膜条件は、いずれも、雰囲気ガス＝Ａｒ、圧力＝２ｍＴｏｒｒ、基板温度＝室温とした。
続いて、フォトリソグラフィによりＴＬＭ素子のパターンを形成し、レジストをマスクとして上記金属膜をドライエッチングし、レジストを剥離することによって、複数の電極からなるものであって、隣接する電極間の距離が種々であるＴＬＭ素子を得た。上記ＴＬＭ素子のパターンは、ギャップが１０μｍ、２０μｍ、３０μｍ、４０μｍ、５０μｍピッチ、１５０μｍ幅×３００μｍ長さのパターンとした。その後、３２０℃にて３０分間の熱処理を行った。
比較のため、純Ａｌ膜（Ｎｏ．１）、純Ｔｉ膜（Ｎｏ．２）を用いた試料も同様にして作成した。
この様にして得られたＴＬＭ素子を用い、複数の電極間における電流電圧特性を測定し、各電極間の抵抗値を求めた。こうして得られた各電極間の抵抗値と電極間距離の関係から、コンタクト抵抗率を求めた（ＴＬＭ法）。
上記測定は、各金属膜につき、１００個以上のＴＬＭ素子を作製して、そのうち３個を測定し上記コンタクト抵抗率を測定し、平均値を求めた。その結果を表３（ＩＧＺＯとのコンタクト抵抗）に示す。１×１０−３Ωｃｍ２以下のものを良好（○）と評価し、１×１０−３Ωｃｍ２を超えるものを不良（×）と評価した。
（実施例６）ＩＴＯとのコンタクト抵抗率
純Ａｌ膜（Ｎｏ．１）、純Ｔｉ膜（Ｎｏ．２）、Ｔｉ膜と各種Ａｌ合金膜の積層膜（Ｎｏ．３〜１９）と、これら金属膜と直接接続するように形成した透明導電膜とのコンタクト抵抗を、下記の方法で調べた。
詳細には、まずガラス基板上に表３に示すＴｉ膜と種々の組成のＡｌ合金膜（Ｎｏ．３〜１９）を実施例２に記載のスパッタリング条件で順次成膜した。
次いでＳｉＯ２をＣＶＤ法により２００ｎｍ成膜し、フォトリソグラフィによってソース−ドレイン電極とのコンタクト部分のパターニングを行い、ＲＩＥエッチング装置にて、Ａｒ／ＣＨＦ３プラズマによりコンタクトホールエッチングを行った。
表３に示す種々のＡｌ基合金電極上にＩＴＯ膜が形成された試料をＡｒガス雰囲気下、圧力０．４Ｐａ、温度２００℃の条件にて形成した。ＩＴＯ膜は、酸化インジウムに１０質量％の酸化スズを加えたものを使用した。
比較のため、純Ａｌ膜（Ｎｏ．１）、純Ｔｉ膜（Ｎｏ．２）を用いた試料も同様にして作成した。
コンタクト抵抗率は、１０μｍ角のコンタクトホールを有するケルビンパターンを作製し、四端子法にて測定した。この結果を表３のＩＴＯとのコンタクト抵抗率の欄に示す。１×１０−３Ωｃｍ２以下のものを良好（○）、１×１０−３Ωｃｍ２を超えるものを不良（×）とした。
表３より次のように考察できる。まず、エッチング残渣（実施例２）については、本発明で規定する所定量の合金元素を含有させた場合であっても、エッチング残渣が生じなかった（Ｎｏ．３〜１９）。
金属配線膜の電気抵抗率（実施例３）について、本発明で規定する所定量の合金元素を含有するＡｌ合金膜とＴｉ膜とからなる積層膜（Ｎｏ．３〜１９）の電気抵抗率は、純Ａｌ膜（Ｎｏ．１）の電気抵抗率の１．５倍以内に収まっており、良好な電気抵抗率を示した。一方、純Ｔｉ膜（Ｎｏ．２）は電気抵抗率が高く、電気抵抗率に劣る結果を示した。
金属配線膜のヒロック耐性（実施例４）について、本発明で規定する所定量の合金元素を含有するＡｌ合金膜とＴｉ膜とからなる積層膜（Ｎｏ．３〜１９）のヒロック耐性は、良好な結果を示した。一方、純Ａｌ膜（Ｎｏ．１）はヒロック耐性に劣る結果を示した。
金属配線膜と酸化物半導体層（ＩＧＺＯ）とのコンタクト抵抗率（実施例５）について、本発明で規定する所定量の合金元素を含有するＡｌ合金膜とＴｉ膜とからなる積層膜（Ｎｏ．３〜１９）と酸化物半導体層（ＩＧＺＯ）とのコンタクト抵抗率は、いずれも良好なコンタクト抵抗率を示した。一方、純Ａｌ膜（Ｎｏ．１）は酸化物半導体層（ＩＧＺＯ）とのコンタクト抵抗率が高く、ＩＧＺＯとのコンタクト抵抗に劣る結果を示した。
金属配線膜と透明導電膜（ＩＴＯ）とのコンタクト抵抗率（実施例６）について、本発明で規定する所定量の合金元素を含有するＡｌ合金膜とＴｉ膜とからなる積層膜（Ｎｏ．３〜１９）と透明導電膜（ＩＴＯ）とのコンタクト抵抗率は、いずれも良好なコンタクト抵抗率を示した。一方、純Ａｌ膜（Ｎｏ．１）は透明導電膜（ＩＴＯ）とのコンタクト抵抗率が高く、ＩＴＯとのコンタクト抵抗に劣る結果を示した。
以上の実施例１〜６の結果によれば、本願発明の要件を満足するＴｉ膜とＡｌ合金膜とからなる積層膜は、ドライエッチングレートの低下やエッチング残渣を生じることがなく、また上記実施例２〜６に示されるように各種特性に優れていた。一方、本願発明の要件を外れた積層膜（実施例１のＮｏ．２３、５１）や純Ａｌ膜（実施例２のＮｏ．１）、純Ｔｉ膜（実施例２のＮｏ．２）では、エッチングレートの低下（実施例１のＮｏ．２３、５１）や電気抵抗率の上昇など上記実施例２〜６に示す各種特性に劣り（実施例２のＮｏ．１、２）、配線膜として要求される本願発明の上記特性を満たすことができなかった。
１ 基板
２ ゲート電極
３ ゲート絶縁膜
４ 酸化物半導体層
５ ソース電極
６ ドレイン電極
７ 保護層
８ チャンネル保護層
９ ＴＦＴ基板
１０ 透明導電膜

Claims (6)

  1. 基板上に、基板側から順に、薄膜トランジスタの酸化物半導体層と、該酸化物半導体層と直接接続する金属配線膜と、透明導電膜と、を備えた薄膜トランジスタ基板であって、前記金属配線膜は、ドライエッチング法によるパターニングで形成された、Ｎｉ：０．０５〜１．０原子％、Ｇｅ：０．３〜１．２原子％、Ｌａおよび／またはＮｄ：０．１〜０．６原子％を含有するＡｌ合金膜とＴｉ膜とからなる積層膜であって、該Ｔｉ膜が、該酸化物半導体層と直接接続していると共に、該Ａｌ合金膜が、該透明導電膜と直接接続していることを特徴とする薄膜トランジスタ基板。
  2. 前記Ｔｉ膜の膜厚が１０〜１００ｎｍである請求項１に記載の薄膜トランジスタ基板。
  3. 前記金属配線膜が、スパッタリング法により形成されたものである請求項１または２に記載の薄膜トランジスタ基板。
  4. 前記金属配線膜は、塩素（Ｃｌ２）、三塩化ホウ素（ＢＣｌ３）、臭化水素（ＨＢｒ）のいずれかの少なくとも１種を含むエッチャントガスを用いたドライエッチング法で形成されたものである請求項１〜３のいずれかに記載の薄膜トランジスタ基板。
  5. 前記酸化物半導体は、Ｉｎ、Ｇａ、ＺｎおよびＳｎよりなる群から選択される少なくとも１種の元素を含む酸化物からなるものである請求項１〜４のいずれかに記載の薄膜トランジスタ基板。
  6. 請求項１〜５のいずれかに記載の薄膜トランジスタ基板が設けられていることを特徴とする表示デバイス。
JP2010148085A 2010-06-29 2010-06-29 薄膜トランジスタ基板、および薄膜トランジスタ基板を備えた表示デバイス Pending JP2012015200A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010148085A JP2012015200A (ja) 2010-06-29 2010-06-29 薄膜トランジスタ基板、および薄膜トランジスタ基板を備えた表示デバイス
TW100116485A TWI438903B (zh) 2010-06-29 2011-05-11 A thin film transistor substrate, and a display device having a thin film transistor substrate
CN2011101762901A CN102315229A (zh) 2010-06-29 2011-06-23 薄膜晶体管基板及具备薄膜晶体管基板的显示装置
KR1020110062789A KR101182013B1 (ko) 2010-06-29 2011-06-28 박막 트랜지스터 기판 및 박막 트랜지스터 기판을 구비한 표시 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010148085A JP2012015200A (ja) 2010-06-29 2010-06-29 薄膜トランジスタ基板、および薄膜トランジスタ基板を備えた表示デバイス

Publications (1)

Publication Number Publication Date
JP2012015200A true JP2012015200A (ja) 2012-01-19

Family

ID=45428231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010148085A Pending JP2012015200A (ja) 2010-06-29 2010-06-29 薄膜トランジスタ基板、および薄膜トランジスタ基板を備えた表示デバイス

Country Status (4)

Country Link
JP (1) JP2012015200A (ja)
KR (1) KR101182013B1 (ja)
CN (1) CN102315229A (ja)
TW (1) TWI438903B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015118947A1 (ja) * 2014-02-07 2015-08-13 株式会社神戸製鋼所 フラットパネルディスプレイ用配線膜

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008160058A (ja) * 2006-11-30 2008-07-10 Kobe Steel Ltd 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP2009282514A (ja) * 2008-04-24 2009-12-03 Kobe Steel Ltd 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2010056542A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4089858B2 (ja) * 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US7683370B2 (en) * 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
JP2007081385A (ja) 2005-08-17 2007-03-29 Kobe Steel Ltd ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
JP4981283B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP2009008770A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP4469913B2 (ja) * 2008-01-16 2010-06-02 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
TWI535037B (zh) * 2008-11-07 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008160058A (ja) * 2006-11-30 2008-07-10 Kobe Steel Ltd 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP2009282514A (ja) * 2008-04-24 2009-12-03 Kobe Steel Ltd 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2010056542A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法

Also Published As

Publication number Publication date
CN102315229A (zh) 2012-01-11
KR101182013B1 (ko) 2012-09-11
TW201210026A (en) 2012-03-01
KR20120001653A (ko) 2012-01-04
TWI438903B (zh) 2014-05-21

Similar Documents

Publication Publication Date Title
JP5620179B2 (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
KR100716322B1 (ko) Ｃｕ 합금 박막, Ｃｕ 합금 스퍼터링 타겟 및 플랫 패널디스플레이
TWI356498B (ja)
JP4567091B1 (ja) 表示装置用Ｃｕ合金膜および表示装置
JP5171990B2 (ja) Ｃｕ合金膜および表示装置
WO2012063588A1 (ja) 配線構造
TWI504765B (zh) Cu alloy film, and a display device or an electronic device provided therewith
WO2014104229A1 (ja) 薄膜トランジスタおよびその製造方法
JP2004140319A (ja) 薄膜配線
JP2010065317A (ja) 表示装置およびこれに用いるＣｕ合金膜
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
US8217397B2 (en) Thin film transistor substrate and display device
JP2012189725A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
JP2012189726A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
WO2016035554A1 (ja) 薄膜トランジスタの酸化物半導体薄膜、薄膜トランジスタ、およびスパッタリングターゲット
TWI438903B (zh) A thin film transistor substrate, and a display device having a thin film transistor substrate
JP2010258346A (ja) 表示装置およびこれに用いるＣｕ合金膜
JP2011035153A (ja) 薄膜トランジスタ基板および表示デバイス
JP5368717B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
JP2011035152A (ja) 薄膜トランジスタ基板および表示デバイス
KR20200054871A (ko) 은 박막 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
KR20190000331A (ko) 은 함유 박막 식각액 조성물 및 이를 이용한 표시장치용 어레이기판의 제조방법
WO2010058825A1 (ja) 表示装置用Ａｌ合金膜、薄膜トランジスタ基板およびその製造方法、並びに表示装置
KR20070052589A (ko) 표시기판 및 이의 제조 방법
JP2010236023A (ja) Ａｌ−Ｎｉ系合金配線材料及びそれを用いた素子構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140408