JP4044383B2 - 半導体デバイス電極/配線の製造方法 - Google Patents
半導体デバイス電極/配線の製造方法 Download PDFInfo
- Publication number
- JP4044383B2 JP4044383B2 JP2002211590A JP2002211590A JP4044383B2 JP 4044383 B2 JP4044383 B2 JP 4044383B2 JP 2002211590 A JP2002211590 A JP 2002211590A JP 2002211590 A JP2002211590 A JP 2002211590A JP 4044383 B2 JP4044383 B2 JP 4044383B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor device
- film
- alloy
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
本発明は半導体デバイス電極/配線に関するものであって、特に、ドライエッチング処理を施して、薄膜トランジスタ型液晶ディスプレイ等の半導体デバイスの薄膜状の電極および配線を形成するのに好適なAl合金薄膜を有する半導体デバイス電極用膜/配線用膜、およびこの様な電極用膜/配線用膜を用いて得られる半導体デバイス電極/配線、更には該Al合金薄膜を形成するのに有用なスパッタリングターゲットに関するものである。
【0002】
【従来の技術】
半導体デバイスの一つである液晶ディスプレイ(Liquid Cristal Display;以下、LCDと略す)は、従来の表示機器であるブラウン管よりも薄型化・軽量化・低消費電力化を図ることができ、しかも高解像度を達成できることから、ブラウン管に代わる表示機器として急速に普及している。LCDの中でも、特に画素のスイッチング素子として薄膜トランジスタ(Thin Film Transistor;以下、TFTと略す)を組み込んだ薄膜トランジスタ液晶ディスプレイ(Thin Film Transistor- Liquid Cristal Display;以下TFT−LCDと略す)は主流になりつつある。
【0003】
ここでTFTとは、半導体薄膜に金属薄膜よりなる電極および配線が接続された能動素子をいい、半導体デバイス電極とは、該TFTの一部として使用される電極(薄膜状の電極および配線)と定義される。
【0004】
上記半導体デバイス電極において電極/配線を構成する薄膜には低電気抵抗率の他、次のような様々の特性が要求される。即ち、該薄膜はLCD製造段階におけるSi半導体層の形成工程等で300〜400℃程度の熱履歴を受けるが、薄膜の耐熱性が乏しい場合には、基板と薄膜との熱膨張係数の違いに起因する圧縮応力が駆動力となって突起物(ヒロック)が発生し、配線間で短絡や断線を引き起こす原因となる。従って熱履歴を受けた場合でも前記ヒロックを発生しない、優れたヒロック耐性が求められる。同様に、熱履歴を受けた場合に基板と薄膜との熱膨張係数の違いに起因する引張応力が駆動力となって生ずるくぼみ(ボイド)についても抑制された、優れたボイド耐性を有することが求められている。
【0005】
更に薄膜は、蒸着形成後のフォトリソグラフィー工程でフォトレジスト現像液等のアルカリ性溶液に曝されるが、この様なアルカリ性溶液による腐食は電極形状の精度を劣化させ、結果として電気的な短絡や断線を引き起こす原因となる。従って前記薄膜には、上記アルカリ性溶液等に対して優れた耐食性を有するものでなければならない。
【0006】
本発明者らは、この様なLCDの電極/配線に用いる薄膜の特性改善についてかねてより研究を進めており、その一環として先に特願平5−184747号を提案している。この発明は、Alをベースとし、合金成分としてNd、Gd、Dyのうちの1種又は2種以上を総量で1.0at%超〜15at%含有する様に成分調整することで低電気抵抗率、ヒロック耐性、ボイド耐性および耐食性を満足させることに成功したものである。
【0007】
【発明が解決しようとする課題】
しかしながら近年、TFT−LCDの高画質化、高精細化とともに、Al薄膜電極用配線の線幅微細化が進められており、配線形成の方法として従来汎用されてきたウェットエッチング法(薬液によるエッチングによって配線パターニングを行う方法)から、ドライエッチング法(反応性プラズマによるエッチングによって配線パターニングを行う方法)へ移行しつつある。ウェットエッチング法では、薬液がパターニングのマスクであるレジストの下側に回り込んで配線側壁をエッチングするサイドエッチングと呼ばれる現象が発生するので、配線寸法・形状の精密な制御が難しい。これに対しドライエッチング法は、精密なエッチングを行うことができるので配線加工の制御性に優れており、特に線幅が2μm以下になるとドライエッチングでしか対応できないとされている。
【0008】
前記ドライエッチングでは、真空容器内に載置した基板上にハロゲンガスであるCl2等を含む原料ガスを高周波電力によってプラズマ化し、他方で、基板(被エッチング材)を載置しているサセプタに別の高周波電力を印加することで、基板上にプラズマ中のイオンを引き込み、反応性プラズマとのイオンアシスト反応によって異方性のパターニングを行う方法が一般に用いられている。
【0009】
この様なドライエッチングを前記公報に開示したAl-(Nd、Gd、Dy)系合金膜に施すと、下地トランジスタにプラズマダメージが生じたり、下地絶縁膜がエッチングされるなどの問題を生じることがある。そのため、高精細な配線を形成すべくドライエッチング処理を適用するにあたっては、更なる検討を要する。
【0010】
即ち、従来の電極用配線材料においては、上述の如く低電気抵抗率、高ヒロック耐性、高ボイド耐性、高耐食性といった特性の改善に主眼を置いて検討されてきたが、その様な材料が直ちにドライエッチング特性に優れているとは限らないことから、近年では配線寸法・形状の緻密な制御を達成するためにドライエッチング特性に優れた材料が求められている。
【0011】
ここで良好なドライエッチング特性とは
▲1▼エッチング後の残渣発生量が少ないこと、
▲2▼高エッチングレートであること、
▲3▼高レジスト選択性であること、をいう。
【0012】
またエッチングレートとは、ドライエッチングにおけるプラズマとAl合金薄膜との反応速度の指標であり、このエッチングレートが高いほど、ドライエッチング処理に要する時間を短縮させることができ、結果として生産性を向上させることができる。
【0013】
更に、Al合金薄膜のエッチングレートとマスクとなるレジストのエッチングレートとの比を「レジスト選択比」といい、このレジスト選択比が高い(高レジスト選択性である)ほど、マスクとなるレジストはエッチングされ難く、下地のAl合金薄膜が良好にエッチングされる。
【0014】
本発明はこのような事情に着目してなされたものであって、その目的は、前記ドライエッチング特性において優れた性質を発揮するAl合金薄膜を有する半導体デバイス電極用膜/配線用膜を提供し、更には該電極用膜/配線用膜にドライエッチングを施して得られる半導体デバイス電極/配線、更に加えて該Al合金薄膜を形成するのに有用なスパッタリングターゲットを提供することにある。
【0015】
本発明の更に他の目的は、前記ドライエッチング特性の優れた性質を維持しつつ、電気抵抗率、ヒロック耐性、ボイド耐性、耐食性においても優れた性質を発揮する半導体デバイス電極用膜/配線用膜を提供し、更には該電極用膜/配線用膜にドライエッチングを施して得られる半導体デバイス電極/配線を提供することである。
【0016】
【課題を解決するための手段】
本発明に係るドライエッチング特性に優れた半導体デバイス電極用膜/配線用膜は、Ndを0.1at%超〜1.0at%以下含有するAl合金で構成されていることに要旨を有する。
【0017】
また本発明に係るドライエッチング特性の優れた性質を維持しつつ、電気抵抗率、ヒロック耐性、ボイド耐性、耐食性においても優れた性質を発揮する半導体デバイス電極用膜/配線用膜とは、前記Al合金の少なくとも片面にMo、Cr、Ti、W、Taよりなる群から選択される1種の単金属または2種以上の合金よりなる薄膜が積層されていることに要旨を有する。
【0018】
本発明の該薄膜は基体上に形成し、Al合金膜形成体とすることが好ましい形態である。
【0019】
更に本発明は、該Al合金膜形成体の半導体デバイス電極用膜または半導体デバイス配線用膜にドライエッチング処理を施して得られる半導体デバイス電極または半導体デバイス配線も含むものである。
【0020】
本発明に係るAl合薄膜形成用スパッタリングターゲットとは、Ndを1.0at%以下含有するAl合金で構成されていることに要旨を有する。
【0021】
【発明の実施の形態】
本発明者らは、上述の通り、ドライエッチング処理で半導体デバイス電極における積層配線を形成するのに好適な電極用膜/配線用膜を得るべく検討を進めたところ、該電極用膜/配線用膜の電極/配線部分を構成するAl合金薄膜の合金成分組成を制御すればよいことを見出した。そこで、Alに様々な合金元素を添加したAl合金ターゲットを製作し、該ターゲットを使用してスパッタリング法により種々の合金組成を有するAl合金薄膜を形成し、ドライエッチング処理を施して前記ドライエッチング特性の評価実験を行った。
【0022】
その結果、Al−Nd系合金薄膜(以下、Al合金薄膜という)を基本とし、本発明で定める合金成分組成に調整すれば、良好なドライエッチング特性が得られることを見出し、本発明に想到した。
【0023】
尚、本発明に係る電極用膜/配線用膜は、ドライエッチング処理に供され、ゲート電極、ソース/ドレイン電極、反射電極等として用いられるものである。以下の説明では、上記特性にとりわけ大きな影響を与えるAl合金薄膜に重点を置いて説明する。
【0024】
ドライエッチング特性に優れた本発明の半導体デバイス電極用膜または半導体デバイス配線用膜(以下、Al合金薄膜という)は、Ndを0.1at%超1.0at%以下含有するAl合金で構成されていることに要旨を有する。
【0025】
ドライエッチングにおいては、主として使用されるCl2ガスがプラズマによって解離されて、Clラジカルを生成する。このClラジカルは反応性が高く、被エッチング物であるAl合金薄膜に吸着し、該Al合金薄膜表面にハロゲン化物を生成する。Al合金薄膜が形成された基板には、高周波バイアスが印加されるので、プラズマ中のイオンが加速されてAl合金薄膜表面に入射し、このイオンボンバード効果によってハロゲン化物は蒸発し、基板が載置されている真空容器外へと排気されるのである。
【0026】
ここでドライエッチングを効率良く行うには、前記ハロゲン化物が蒸気圧の比較的高いものであることを要する。蒸気圧が高ければ、Al合金薄膜の表面温度やイオンボンバードの物理的なアシストによって前記ハロゲン化物を蒸発させることができる。一方、ハロゲン化物の蒸気圧が低い場合は、表面にハロゲン化物が生成したまま蒸発せずに残留するため、エッチング残渣(ドライエッチング中に発生するエッチング残り)が発生してしまう。
【0027】
本発明に係るAl合金薄膜の場合、形成され得るハロゲン化物(例えば塩化物)であるAlCl3の蒸気圧は高く、上記状況下にて容易に蒸発しうる。これに対して、Ndのハロゲン化物であるNdCl3は融点が758℃の高融点化合物で蒸気圧も低いため、難エッチング材料(元素)分類される。一般に、難エッチング材料の場合には、ドライエッチング方法としてハロゲンとの反応性を利用する方法ではなく、イオンボンバードによる物理的なエッチング、いわゆるスパッタエッチングが適用される。
【0028】
しかしながら、特に、Al合金薄膜をゲート電極とソース/ドレイン電極に用いるボトムゲート型のTFT-LCDのソース/ドレイン電極(配線)形成に、前記物理的なスパッタエッチングを適用する場合、既に下地にTFTが形成されているため、高基板バイアスを印加して該物理的スパッタリングによるエッチングを行うと、下地トランジスタにプラズマダメージを与えたり、下地絶縁膜がエッチングされるなどの問題が生じてしまう。従って、種々の形態のTFT-LCDに適用させるべく、低基板バイアスを印加してハロゲンとAl合金薄膜との反応性を利用するプラズマエッチングを行うにあたっては、Al合金薄膜におけるNd含有量を1.0at%以下に制御する必要がある。
【0029】
即ち、1.0at%を超えるNdが含まれている場合には、低基板バイアス印加の条件下では、エッチングレートが低く(例えば後述する実施例に示す様に、1.0at%を超えるNdが含まれている場合のエッチングレートは300nm/min以下と低い値である。)、ドライエッチング中に、真空容器内の壁から放出される酸素等によってNdが容易に酸化されNdxOyとして例えば島状に残留する。この様なNd酸化物は、エッチング残渣として残留し、該残渣によって画素部での開口不良や配線間ショート、或いは次工程での成膜不良などの原因になることがある。この様に、Al合金薄膜に1.0at%を超えるNdが含まれていると、エッチングレートが低下する他、該薄膜に残渣が残留するため望ましくない。尚、この様な問題を解決するには、生成する酸化物(NdxOy)を還元してハロゲン化することが有効であるが、該還元には大量の還元性ガス(例えばBCl3)が必要となる。ところがBCl3の添加量を増すと、チャンバ壁に付着する酸化物(例えばB2O3)が増大するため、チャンバ壁等に付着した酸化物を除去するために頻繁にメンテナンスをしなければならず、メンテナンスコスト、製造効率の観点から好ましくない。
【0030】
したがってエッチングレートが高く、しかもエッチング後の残渣量が少ない半導体デバイス電極または半導体デバイス配線を得るには、Al合金薄膜に含まれているNd含有量を、1.0at%以下に抑えることが必要であり、好ましくは0.6at%以下である。
【0031】
一方、Nd含有量が0.1at%以下になると、耐ヒロック性が劣化することがあるので、0.1at%超、好ましくは0.2at%以上とすることが望ましい。
【0032】
尚、良好なエッチング特性を発揮するには、NdはAl合金薄膜中に固溶していることが望ましいが、Ndは平衡状態ではAlに対する固溶限が極めて小さいため、固溶限を超えるNdは析出してしまう。したがって本発明ではスパッタリング法によってNdを強制的にAlに固溶させることが望ましい。即ち、本発明の半導体デバイス電極用Al合金薄膜または半導体デバイス配線用Al合金薄膜は、Ndが非平行状態で固溶していることが望ましい。
【0033】
この様にNd含有量を制御することによって、ボトムゲート型のTFT-LCDにおけるソース/ドレイン電極(配線)形成に適用する場合であっても、残渣の発生を極力抑えつつ低バイアス印加でのドライエッチングが可能となるのである。
【0034】
更に本発明では、Nd含有量を上記の如く制御することによって、エッチング時における難エッチング性化合物の生成も抑えられるので、後述する図3に示す如くエッチングレートを高めることができ、結果として、半導体デバイス電極の生産性も向上する。エッチングレートは、好ましくは300nm/min超、より好ましくは450nm/min以上とすることが望ましい。
【0035】
また本発明を実施する際にマスクに用いるレジストの選択性は、配線膜厚が500nm、レジスト膜厚が1.0μmとした場合、100%のオーバーエッチングにおいてもレジストが残留することを仮定すると、選択比は1以上であることが好ましく、より好ましくは1.5以上である。レジスト選択比がこの様な値以上であれば、マスクとなるレジストはエッチングされることなく、下地のAl合金薄膜が良好にエッチングされる。
【0036】
Al合金膜を形成する基体としては、例えばガラス,サファイヤ,石英などの透明基体、或いはセラミック等の不透明基体のいずれであってもよく、用途に応じた基体を選べばよい。これらの中でもガラスは安価であるため推奨される。
【0037】
また後述する如く、優れたドライエッチング特性、低電気抵抗率、並びに高耐食性を確保しつつ、更に優れたヒロック耐性とボイド耐性を発揮する電極用膜/配線用膜とするには、該Al合金薄膜の少なくとも片面に、Mo,Cr,Ti,W,Taよりなる群から選択される1種の単体金属または2種以上の合金よりなる薄膜(以下、V−VI族薄膜という)を積層させることが好ましい。
【0038】
したがってAl合金薄膜が基体上に形成されている本発明のAl合金薄膜形成体とは、基体とAl合金薄膜の間に上記V−VI族薄膜が形成されていてもよく、或いは更に任意の薄膜、例えばアモルファスシリコンや多結晶シリコンなどの半導体膜等、用途に応じて適宜選択した薄膜が形成されていてもよい意味である。勿論、上記V−VI族薄膜や任意の薄膜はAl合金薄膜の両面、或いは任意の片面にのみ形成されていてもよい。
【0039】
基体にAl合金薄膜を形成する方法として、例えばスパッタリング法、真空蒸着法、イオンプレーティング法、CVD法などの各種蒸着方法が存在するが、本発明ではスパッタリング法を採用することが推奨される。Ndは平衡状態でのAlに対する固溶限が極めて小さいため、例えば真空蒸着法による場合、固溶限(0.1at%)を超えるNdは析出してしまう。そのため真空蒸着法によって蒸着形成したAl−Nd合金薄膜は、上記の如く含有量が0.1at%を超えるNdは析出してしまい、マトリックスの改質効果が低く、ドライエッチング特性に劣るものとなる。これに対し、スパッタリング法で蒸着形成を行なうと、Ndが平衡状態での固溶限を超えて多量にAl中に強制固溶されるので、固溶強化を図ることができ、また該薄膜中にNdを均一に分散できるため、優れたドライエッチング特性を示すものとなる。またスパッタリング法によって蒸着形成したAl合金薄膜は、後述する如く高いヒロック耐性とボイド耐性を有するので望ましい。したがってスパッタリング法は優れたAl合金薄膜を形成する方法として推奨される。
【0040】
尚、本発明は、上記プラズマエッチングの実施条件まで規定するものではなく、例えば、真空容器内にCl2を含む原料ガスを導入し、高周波電力を該真空容器内へ導入することによって、該原料ガスをプラズマ状態とし、真空容器内のサセプタ上に載置された基板にサセプタを介して高周波基板バイアスを印加してエッチングを行う方法など、公知の方法を採用できる。
【0041】
本発明では、スパッタリングなどによって基体上にAl合金膜を形成したAl合金膜形成体にエッチング処理を施すことが望ましい。
【0042】
<電気抵抗について>
スパッタリング法によって蒸着形成したAl合金薄膜は、Ndが母材であるAl中に固溶している状態にあり、伝導電子が該固溶元素に散乱されるため、真空蒸着によって形成したAl合金薄膜よりも高い電気抵抗率を示す。しかしながら本発明者らが高精細LCDの電極用配線に要求される6μΩ・cm以下の低電気抵抗率を達成させるべく検討した結果、スパッタリング法によって形成したAl合金薄膜を加熱すると、NdがAlとの金属間化合物としてAl合金中の粒界/粒内に析出するため、電気抵抗率を低減できることを見出した。
【0043】
図1は、Al合金薄膜中のNd含有量と電気抵抗率との関係を示すグラフであり、実験は次の様にして行った。即ち、Ndを所定量含有するAl合金よりなるスパッタリングターゲットをスプレーフォーミング法により製造し、該ターゲットを用いて、DCマグネトロンスパッタリング法によって、直径6インチ、厚さ0.5mmの無アルカリガラス基板(コーニング社製♯1737ガラス)上に、厚さ300nmのAl合金薄膜(Al-Nd合金薄膜)を蒸着して形成した。前記Al合金薄膜は、Nd含有量を0.1〜2.0at%の範囲内で変化させた。次にフォトリソグラフィーとウェットエッチングにより電気抵抗率測定用パターンに加工し、その後、300℃と400℃で夫々60分間保持する真空熱処理(真空度2.0×10-6Torr)を施した。この様にして得られた薄膜を用い、室温で直流四探針法により電気抵抗率を測定した。
【0044】
この図1から明らかな様に、電気抵抗率はNd含有量が0.1〜2.0at%の範囲内において6.0μΩ・cm以下が得られている。特に300℃と400℃で熱処理した0.1〜1.0at%の範囲内のものは、5.0μΩ・cm以下の電気抵抗率が得られる。
【0045】
この様に、電気抵抗率増加の原因となり得る合金成分であるNdを添加した場合であっても、上記範囲内で6.0μΩ・cm以下といった低電気抵抗率が達成される理由は、次の様に考えられる。即ち、本発明に係るAl合金薄膜についても、合金成分であるNdがAl中へ固溶することで電気抵抗率は増加すると考えられる。ところが、Al合金薄膜形成後に加熱すると、上記合金成分がAlとの金属間化合物としてAl合金中の粒界/粒内へ析出するため伝導電子の妨害とならず、6μΩ・cm以下といった低い電気抵抗率を達成できたものと考えられる。
【0046】
<耐食性について>
本発明で定める上記の合金成分組成とすれば、高レベルの耐食性も確保される。通常、Alよりも貴な金属元素、例えばCoやNi等が合金元素として含まれるAl合金薄膜の場合、強アルカリ性の有機アルカリ系フォトレジスト現像液に曝されると著しく腐食され、Al合金薄膜の表面に孔食が発生する。これに対して本発明のAl合金薄膜の場合は、Al合金薄膜中に含まれているNdがAlより卑な金属元素であるため、強アルカリ性の有機アルカリ系フォトレジスト現像液に曝されても腐食されにくく、高い耐食性を発揮する。
【0047】
<ヒロック耐性とボイド耐性について>
本発明では、ヒロック耐性およびボイド耐性を確保するため、Ndを0.1at%超、好ましくは0.2at%以上含有させることが望ましい。
【0048】
本発明に係るAl合金薄膜中のNd含有量を制御することによって、繰り返し受ける熱履歴に対し高いヒロック耐性と高いボイド耐性を確保することができる。
【0049】
即ち、スパッタリング法によって得られたAl合金薄膜において、合金元素であるNdは母相であるAl中に固溶しており、固溶強化によって、本発明に係るAl合金薄膜は高い降伏応力を示す。従って、Al合金薄膜が最初の熱履歴を受ける際には、固溶強化による高い降伏抗力を示すため、塑性変形の一種であるヒロックおよびボイドの発生が抑制されるのである。そして、一度熱履歴を受けたAl合金薄膜中では、Ndの一部または全部がAlとの金属間化合物として析出するため、この金属間化合物による析出強化によってもAl合金薄膜は高い降伏応力を維持し、ヒロックやボイドの発生を未然に防ぐことができるのである。
【0050】
更に、上記した如く本発明に係るAl合金薄膜の少なくとも片面に、Mo,Cr,Ti,WおよびTaよりなる群から選択される1種の単体金属または2種以上の合金よりなる薄膜を積層すれば、エッチング特性,電気抵抗率,耐食性を維持しつつ、ヒロック耐性とボイド耐性を一層向上できる他、Al合金薄膜をソース/ドレイン電極として用いた場合に、Al合金とITO透明電極との電気的コンタクト、アモルファスシリコンや多結晶シリコンとの電気的コンタクトが得られるので望ましいことが分かった。
【0051】
積層する上記薄膜としては、Mo,Cr,Ti,WおよびTaよりなる群から選択される1種の単体金属の金属薄膜として形成することの他、Mo−W、Ti−W、Ta−W等の2種の合金薄膜等を形成することが考えられ、クロムフリーとするなど環境に考慮し、かつ良好にドライエッチングを行うといった観点からはMoやTiを用いることが好ましい。また積層させる膜の膜厚は50〜200nmとすることが好ましい。
【0052】
尚、Al合金薄膜に異なる成分の合金薄膜を積層させた場合、エッチング特性の異なる薄膜を同時にエッチングすることになるため、良好な配線パターンを得難くなるが、本発明のAl合金薄膜と上記V−VI族薄膜を積層させたものは、エッチングによって良好な配線パターンを得ることができるので望ましい。
【0053】
上記積層膜はAl合金薄膜の少なくとも片面に積層されているのがよく、例えば、Mo/Al合金/Moといった両面積層構にして、TFT-LCDにおけるゲート電極もしくはソース/ドレイン電極に用いることが挙げられる。
【0054】
尚、前記積層膜についても、特にその成膜法を限定するものではなく、スパッタリング法や真空蒸着法、イオンプレーティング法、CVD法等によって蒸着形成することが可能である。
【0055】
本発明では、上記の様なAl合金薄膜を得る際に用いるスパッタリングターゲットについても検討を行った。気相コーティング法では、使用するターゲットの成分組成が、形成される皮膜の成分組成を決定付けることから、ターゲットの成分組成は、目的とする皮膜の成分組成と同一であることが好ましい。即ち、ドライエッチング特性等に優れた本発明のAl合金薄膜を得るために用いる、ターゲットとしては、合金成分であるNd含有量が1.0at%以下、好ましくは0.2以上であって0.6at%以下であるものがよい。
【0056】
尚、ターゲットの製造に用いる原料あるいはターゲット製造時の雰囲気に由来して、ターゲット中に不可避的に混入する不純物は、成膜状態に悪影響を及ぼすことがあるので、ターゲット中に含まれる酸素等の不純物元素は極力抑制するのがよい。例えば不純物として含まれるFeは0.005質量%以下、Siは0.008質量%以下、Cは0.008質量%以下、Oは0.05質量%以下、Nは0.007質量%以下、Cuは0.005質量%以下に抑えるのがよい。
【0057】
本発明に係るターゲットは、例えば溶解鋳造法、スプレーフォーミング法、粉末焼結法等で製造することができるが、その中でもスプレーフォーミング法で製造されたものが最もよい。その理由は、スプレーフォーミング法で製造すれば、合金成分のNdが、母相であるAl中に均一に固溶ないし分散した一体型となり材質が均一化されるばかりでなく、酸素等の不純物の混入も抑えられるからである。
【0058】
従って、本発明のターゲットを用いてスパッタリングを行なう場合には、例えばNdのチップをAlスパッタリングターゲット上に配置したような、単に各元素成分のチップを組み合わせた分割型スパッタリングターゲットを使用した場合と比較して、得られるAl合金薄膜の組成が安定しやすく、Al合金薄膜中の酸素量を低減できるので好ましい。
【0059】
尚、上記溶解鋳造法とは、Al合金溶湯から鋳片を製造する方法のことで、上記スプレーフォーミング法とは、不活性ガス雰囲気中のチャンバ内でAl合金溶湯流に高圧の不活性ガスを吹き付けて噴霧化し、半凝固状態の噴霧化粒子を受け皿に堆積させてビレットを製造する方法のことをいう。ターゲットとしては、これらの方法で得られた鋳片やビレットをそのまま用いたり、または適宜形成加工したものを用いることができる。
【0060】
【実施例】
以下、実施例を挙げて本発明をより具体的に説明するが、本発明はもとより下記実施例によって制限を受けるものではなく、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に含まれる。
【0061】
実施例1
スプレーフォーミング法により、Ndを所定量含有するAl合金よりなるスパッタリングターゲット(溶製Al−Nd合金スパッタリングターゲット、但しFe:0.003質量%、Si:0.005質量%、C:0.005質量%、酸素:0.02質量%、窒素:0.005質量%、Cu:0.003質量%を含有する、以下製造するターゲットについてもほぼ同じ)を製造した。このスパッタリングターゲットを用い、DCマグネトロンスパッタリング法によって、直径6インチ、厚さ0.5mmの無アルカリガラス基板(コーニング社製♯1737ガラス)上に積層させた厚さ200nmのCVDシリコン酸化膜の更に上に、厚さ300nmのAl合金薄膜(Al-Nd合金薄膜)を蒸着して形成した。前記Al合金薄膜は、Ndの含有量を0.1〜2.0at%の範囲内で変化させた。
【0062】
この薄膜表面上にg線のフォトリソグラフィーによってポジ型フォトレジスト(ノボラック系樹脂;東京応化工業製のTSMR8900、厚さは1.0μm)を線幅2.0μmのストライプ状に形成した。
【0063】
次にドライエッチング処理を用いた装置について図2を用いて説明する。図2の装置において、チャンバ1上部には誘電窓2があり、さらに誘電窓上には1ターンのアンテナ3が載置されている。使用したプラズマ発生装置は、誘電窓2が平板タイプのいわゆるTCP(Transfer Coupled Plasma)と呼ばれるものである。アンテナ3には13.56MHzの高周波電力4が整合器5を介して導入される。
【0064】
チャンバ1にはプロセスガス導入口6があり、ここからCl2を含むガスが導入される。基板(被エッチング材)7はサセプタ8上に載置される。サセプタ8は静電チャック9となっており、プラズマから基板に流入した電荷によって静電力でチャッキング可能となっている。サセプタ周辺は石英ガラスのカラー10と呼ばれる部材が載置されている。
【0065】
チャンバ1内に導入されたCl2を含むプロセスガスは、誘電窓2上にあるアンテナ3に高周波電力を印加して生じた誘電磁場により、励起状態となりプラズマ化される。
【0066】
さらにサセプタ8には整合器11を介して400kHzの高周波電力12が導入され、サセプタ8に載置された基板(被エッチング材)7に高周波バイアスが印加される。この高周波バイアスによってプラズマ中のイオンが基板に異方性をもって引き込まれ、垂直エッチングなどの異方性エッチングが可能となる。
【0067】
図3に、前記図2に示す装置を用いてドライエッチング処理を行った場合のエッチングレートに及ぼすAl-Nd薄膜中のNd含有量の影響を示す。この実験ではプロセスガスとしてCl2/BCl3を使用した。またエッチング条件はCl2/BCl3=120/60sccm、アンテナに印加した電力は500W、基板バイアスは40W、プロセス圧力は13mTorrであり、基板温度はサセプタの温度とし、20℃とした。
【0068】
この図3から明らかなように、Ndの含有量が低減するにつれて、エッチングレートが増加している。このことから、Al−Nd合金のエッチングレートは、Nd含有量に依存し、難エッチング材料であるNd含有量を減少させることで、高反応性を確保できることがわかる。
【0069】
図4にAl−Nd合金のドライエッチングプロセスにおけるエッチングレート(図4(1))、及びレジスト選択比(図4(2))のCl2/BCl3比の依存性を示す。該図から明らかなように、Nd含有量が1.0at%以下であれば、例えばCl2比0.67のCl2リッチな条件下においても300nm/min以上の高いエッチングレートが得られている。この結果から、優れたエッチングレートを得るにはNd含有量が1.0%であることが好ましく、より好ましいNd含有量0.6%、更に好ましくはNd含有量0.2%である。
【0070】
一方、2.0at%Ndの場合、Cl2比に係わらず200nm/min以下のエッチングレートしか得られていない。したがってNd含有量が1%を超えると、BCl3の大量添加によってチャンバ内の残留物が大量に発生し、量産時の連続処理において大きな問題を生じることになる。
【0071】
図5はAl-Nd合金のドライエッチングプロセス後のエッチング形状を示すSEM(走査型電子顕微鏡)写真である。図5中、上段は斜断面、下段は断面図を示す。各写真に示されている線幅は2.0μmである。ドライエッチング処理条件は、Cl2/BCl3=120/60sccm(Cl2比0.67)、高周波RFは500W、基板バイアスは40W、基板温度は20℃である。エッチング時間は下地シリコン酸化膜が露出する瞬間から50%のオーバーエッチングを行なった。図5からわかるように、Nd含有量が0.2at%、0.6at%、1.0at%の場合は、残渣が全く発生しておらず、またレジスト選択比も1を超えていることから十分なレジスト残膜があることが分かる。一方、Nd含有量が2.0at%の場合は、上記条件では残渣が発生しており、かつレジストが後退している。1.0at%以下では残渣は発生しない。この結果、残渣フリーで且つ高レジスト選択比を得るには、1.0at%以下のNd含有量の範囲が良好であることが分かる。
【0072】
これらの結果から、基板バイアスにおいて低基板において、高エッチングレートと、高レジストレジスト選択比が得られ、且つ残渣発生のないNdの含有量の領域は1.0at%以下である。
【0073】
実施例2
次に、熱履歴とAl合金薄膜の電気抵抗率の関係について調べた。実験は、スプレーフォーミング法でNdを所定量含有するAl合金よりなるスパッタリングターゲット(溶製Al−Nd合金スパッタリングターゲット)を製造し、このスパッタリングターゲットを用いて、DCマグネトロンスパッタリング法にて、直径2インチ、厚さ0.5mmの無アルカリガラス基板(コーニング社製♯1737ガラス)上に、厚さ300nmのAl合金薄膜を蒸着形成した。尚、Nd含有量は0.1at%〜2.0at%の範囲で調節した。
【0074】
この薄膜表面上にg線のフォトリソグラフィーによってポジ型フォトレジスト(ノボラック系樹脂;東京応化工業製のTSMR8900、厚さは1.0μm)を線幅2.0μmのストライプ状に形成した。そしてウェットエッチングにより線幅100μm、線長10mmの電気抵抗率測定用パターン状に加工した。ウェットエッチングにはH3PO4:HNO3:H2O=75:5:20の混合液を用いた。そして熱履歴を与えるため、前記エッチング処理後に、ホットウォール方式の熱処理炉にて、上記薄膜に加熱温度を200〜450℃の範囲で変化させ、該温度で30分間保持する真空熱処理(真空度2.0×10-6Torr以下)を施した。
【0075】
この実験結果を、前記熱処理における加熱温度と電気抵抗率の関係として図6に示す。図6より、Ndを1.0at%含有するAl合金薄膜は、熱処理温度400℃で電気抵抗率が4.1μΩ・cmであり、熱履歴を受けることにより5μΩ・cm以下の低電気抵抗率を実現できることが分かった。
【0076】
実施例3
次に、Al合金薄膜のNd含有量がヒロック密度およびボイド密度に与える影響を調べた。
【0077】
実験は、溶解鋳造法により、Ndを所定量含有するAl合金よりなるスパッタリングターゲットを製造(溶製Al−Nd合金スパッタリングターゲット)し、このスパッタリングターゲットを用いて、DCマグネトロンスパッタリング法にて、直径2インチ、厚さ0.5mmの無アルカリガラス基板(コーニング社製♯1737ガラス)上に、膜厚200nmのCVDシリコン酸化膜を形成し、その上に膜厚150nmのMo金属薄膜をスパッタリングで形成後、膜厚300nmのAl合金薄膜を蒸着形成し、更にその上に膜厚150nmのMo金属薄膜をスパッタリングで形成し、構造がMo/Al-Nd/Mo/SiO2/ガラス基板の積層膜を得た。前記Al合金薄膜は、Ndの含有量を0.1〜2.0at%の範囲内で変化させた。
【0078】
得られた積層膜の表面に、フォトリソグラフィーによってポジ型フォトレジスト(ノボラック系樹脂;東京応化工業製のTSMR8900、厚さは1.0μm)を線幅10.0μmのストライプ状に形成した。そして、ホットウォール方式の熱処理炉を用い、上記薄膜に熱処理温度300℃で30分間保持する真空熱処理(真空度2.0×10-6Torr)を5回繰り返して施し、各熱処理回数後におけるヒロック密度(単位表面積あたりに発生するヒロックの数)およびボイド密度(単位表面積あたりに発生するボイドの数)を光学顕微鏡による表面観察で測定して求めた。
【0079】
表面観察の結果、Nd含有量が0.1at%であるAl合金薄膜であっても、ヒロック密度は1×109m-2以下と実用上問題ないことが分かった。またボイド密度は0.1×109m-2以下であり、ボイドについても実用上問題がないことを確認した。
【0080】
【発明の効果】
本発明は上記のように構成されており、本発明に係る半導体デバイス電極用膜/配線用膜として、配線パターンの高微細化を図ることのできるドライエッチングを施すのに最適で、かつ熱履歴を受けた後に6μΩ・cm以下もの低電気抵抗率を達成することができ、更に該熱履歴を受けた場合であってもヒロックおよびボイドが発生し難いといった、優れたヒロック耐性およびボイド耐性を発揮できるものが得られた。そして、この様な優れた特性を有する半導体デバイス電極用膜/配線用膜の実現によって、より高精細な半導体デバイス電極/配線が得られることとなった。
【0081】
また、本発明のスパッタリングターゲットは、この様な半導体デバイス電極用膜/配線用膜におけるAl合金薄膜の形成をスパッタリング法により行うのに好適で、形成されるAl合金薄膜の組成が安定し、より前記特性の安定した半導体デバイス電極が得られるという効果を奏する。
【図面の簡単な説明】
【図1】Al合金薄膜についてのNd含有量と電気抵抗率との関係を示すグラフである。
【図2】実施例で用いたドライエッチング用装置の概略図である。
【図3】実施例1に係るAl合金薄膜中のNd含有量とドライエッチング処理時のエッチングレートの関係を示すグラフである。
【図4】実施例1に係るAl合金薄膜のドライエッチング処理時のエッチングレート及びレジスト選択比のCl2/BCl3比依存性を示すグラフである。
【図5】実施例1に係るドライエッチング処理後のSEM写真である。
【図6】実施例2に係る熱処理温度と熱処理後に測定した電気抵抗率の関係を、Al合金薄膜中のNd含有量別に示したグラフである。
【符号の説明】
1 チャンバ
2 誘電窓
3 アンテナ
4 高周波電力(アンテナ側)
5 整合器(アンテナ側)
6 プロセスガス導入口
7 基板(被エッチング材)
8 サセプタ
9 誘電チャック
10 カラー
11 整合器(基板側)
12 高周波電力(基板側)
Claims (5)
- Ndを0.2〜1.0at%含有するAl合金で構成される半導体デバイス電極用膜または半導体デバイス配線用膜に、プロセスガスとしてCl 2 とBCl 3 の混合ガスを用いてドライエッチング処理を施すことにより、半導体デバイス電極または半導体デバイス配線を製造する方法。
- 前記Al合金は、Ndを0.2〜0.6at%含有するものである請求項1に記載の半導体デバイス電極または半導体デバイス配線の製造方法。
- 前記半導体デバイス電極用膜または半導体デバイス配線用膜は、少なくとも片面にMo、Cr、Ti、W、Taよりなる群から選択される1種の単金属または2種以上の合金よりなる薄膜が積層されているものである請求項1または2に記載の半導体デバイス電極または半導体デバイス配線の製造方法。
- 前記半導体デバイス電極用膜または半導体デバイス配線用膜は、Ndを1.0at%以下含有するAl合金で構成されるスパッタリングターゲットにより形成されたものである請求項1〜3のいずれかに記載の半導体デバイス電極または半導体デバイス配線の製造方法。
- 前記スパッタリングターゲットは、粉末焼結法、溶解鋳造法、或いはスプレーフォーミング法のいずれかにより製造されたものである請求項4に記載の半導体デバイス電極または半導体デバイス配線の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002211590A JP4044383B2 (ja) | 2002-07-19 | 2002-07-19 | 半導体デバイス電極/配線の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002211590A JP4044383B2 (ja) | 2002-07-19 | 2002-07-19 | 半導体デバイス電極/配線の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004055842A JP2004055842A (ja) | 2004-02-19 |
JP4044383B2 true JP4044383B2 (ja) | 2008-02-06 |
Family
ID=31934781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002211590A Expired - Fee Related JP4044383B2 (ja) | 2002-07-19 | 2002-07-19 | 半導体デバイス電極/配線の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4044383B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200623242A (en) * | 2004-10-05 | 2006-07-01 | Tosoh Smd Inc | Sputtering target for forming electrode film for semiconductor devices and method of its fabrication |
JP2007081385A (ja) * | 2005-08-17 | 2007-03-29 | Kobe Steel Ltd | ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス |
WO2007103014A2 (en) | 2006-03-06 | 2007-09-13 | Tosoh Smd, Inc. | Sputtering target |
JP4170367B2 (ja) | 2006-11-30 | 2008-10-22 | 株式会社神戸製鋼所 | 表示デバイス用Al合金膜、表示デバイス、及びスパッタリングターゲット |
JP4469913B2 (ja) | 2008-01-16 | 2010-06-02 | 株式会社神戸製鋼所 | 薄膜トランジスタ基板および表示デバイス |
JP2011040593A (ja) * | 2009-08-12 | 2011-02-24 | Seiko Epson Corp | 半導体装置ならびに半導体装置の製造方法 |
JP2012132091A (ja) * | 2010-11-29 | 2012-07-12 | Kobelco Kaken:Kk | Al基合金スパッタリングターゲット |
JP2012243877A (ja) * | 2011-05-17 | 2012-12-10 | Kobe Steel Ltd | 半導体電極構造 |
JP2012243878A (ja) * | 2011-05-17 | 2012-12-10 | Kobe Steel Ltd | 半導体電極構造 |
JP2017092330A (ja) * | 2015-11-13 | 2017-05-25 | 株式会社神戸製鋼所 | デバイス用配線膜 |
-
2002
- 2002-07-19 JP JP2002211590A patent/JP4044383B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004055842A (ja) | 2004-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4170367B2 (ja) | 表示デバイス用Al合金膜、表示デバイス、及びスパッタリングターゲット | |
USRE43590E1 (en) | Aluminum alloy electrode for semiconductor devices | |
JP3365954B2 (ja) | 半導体電極用Al−Ni−Y 合金薄膜および半導体電極用Al−Ni−Y 合金薄膜形成用スパッタリングターゲット | |
WO2007063991A1 (ja) | 薄膜トランジスタ基板および表示デバイス | |
TWI504765B (zh) | Cu alloy film, and a display device or an electronic device provided therewith | |
KR101348474B1 (ko) | 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴형성방법 | |
WO2011102396A1 (ja) | 表示装置用Al合金膜 | |
JP4044383B2 (ja) | 半導体デバイス電極/配線の製造方法 | |
WO2017195826A1 (ja) | 積層配線膜および薄膜トランジスタ素子 | |
WO2012118039A1 (ja) | 表示装置もしくは半導体装置用Al合金膜、Al合金膜を備えた表示装置もしくは半導体装置、およびスパッタリングターゲット | |
US5969423A (en) | Aluminum-containing films derived from using hydrogen and oxygen gas in sputter deposition | |
US6387536B1 (en) | A1 alloy thin film for semiconductor device electrode and sputtering target to deposit A1 film by sputtering process for semiconductor device electrode | |
JP4132869B2 (ja) | 半導体デバイス電極/配線 | |
JP4009165B2 (ja) | フラットパネルディスプレイ用Al合金薄膜およびAl合金薄膜形成用スパッタリングターゲット | |
US6057238A (en) | Method of using hydrogen and oxygen gas in sputter deposition of aluminum-containing films and aluminum-containing films derived therefrom | |
KR20180102438A (ko) | 은 함유 박막의 식각액 조성물 및 이를 이용한 화상표시장치용 어레이 기판의 제조방법 | |
WO2008066030A1 (en) | Al ALLOY FILM FOR DISPLAY DEVICE, DISPLAY DEVICE, AND SPUTTERING TARGET | |
JP2011017944A (ja) | 表示装置用Al合金膜、表示装置およびAl合金スパッタリングターゲット | |
KR101329824B1 (ko) | 액정표시장치용 어레이 기판의 제조 방법 | |
JP3973838B2 (ja) | アルミニウム含有膜のスパッタ蒸着において水素及び酸素ガスを利用する方法及びそれによって得られるアルミニウム含有膜 | |
WO2010058825A1 (ja) | 表示装置用Al合金膜、薄膜トランジスタ基板およびその製造方法、並びに表示装置 | |
JP2000147535A (ja) | 透明導電膜 | |
KR20090081543A (ko) | 평판표시장치의 제조방법, 및 상기 방법에 이용되는 식각액조성물 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040810 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070501 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071115 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |