JP2001257361A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JP2001257361A
JP2001257361A JP2000400592A JP2000400592A JP2001257361A JP 2001257361 A JP2001257361 A JP 2001257361A JP 2000400592 A JP2000400592 A JP 2000400592A JP 2000400592 A JP2000400592 A JP 2000400592A JP 2001257361 A JP2001257361 A JP 2001257361A
Authority
JP
Japan
Prior art keywords
amorphous silicon
silicon layer
forming
etching
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000400592A
Other languages
English (en)
Inventor
Shunki Ryu
春 基 柳
Munshaku Ko
▲ムン▼ 杓 洪
Shoko Kin
湘 甲 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-1998-0036232A external-priority patent/KR100495808B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2001257361A publication Critical patent/JP2001257361A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 液晶表示装置に用いられる薄膜トランジスタ
の特性を向上させる。 【解決手段】 基板上にゲート電極を形成する段階と、
前記ゲート電極を覆うゲート絶縁膜を形成する段階と、
前記ゲート電極上の前記ゲート絶縁膜上に非晶質シリコ
ン層を形成する段階と、前記非晶質シリコン層上にドー
ピングされた非晶質シリコン層を形成する段階と、前記
ドーピングされた非晶質シリコン層上に前記非晶質シリ
コン層を中心にして両側にソース電極とドレイン電極と
を形成する段階と、前記ドーピングされた非晶質シリコ
ン層を乾式エッチングする段階と、酸素プラズマ工程を
実施する段階とを含む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、薄膜トランジスタ
液晶表示装置の製造方法に関する
【0002】
【従来の技術】最近、平板表示装置の一つとして人気を
集めている薄膜トランジスタ液晶表示装置は、水素化さ
れた非晶質シリコン層を薄膜トランジスタの半導体層と
して用い、非晶質シリコン層とその上に形成されるソー
ス及びドレイン電極との接触抵抗を減らすための抵抗接
触層としてn型の高濃度にドーピングされた非晶質シリ
コン層を用いる。エッチバック型の薄膜トランジスタの
場合、通常、ソース電極とドレイン電極をマスクにして
ドーピングされた非晶質シリコン層をエッチングし、こ
の過程でソース電極とドレイン電極が共に削られてしま
うという問題点があった。
【0003】
【発明が解決しようとする課題】このような問題点を解
決するために、ソース電極とドレイン電極の形成の際に
用いられるフォトレジストパターンをマスクにしてドー
ピングされた非晶質シリコン層をエッチングし、フォト
レジストパターンを後に除去する方法を用いることがで
きる。しかしながら、この場合、硬化したフォトレジス
トパターンを除去する過程で非晶質シリコン層が影響を
受けることにより、薄膜トランジスタの特性が低下する
という他の問題点があった。
【0004】本発明は、前記に鑑みてなされたもので、
その目的は、液晶表示装置に用いられる薄膜トランジス
タの特性を向上させることにある。
【0005】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、薄膜トランジスタの抵抗接触層として用
いられるドーピングされた非晶質シリコン層を乾式エッ
チングした後、酸素またはヘリウムプラズマ工程を実施
する。
【0006】ここで、乾式エッチングマスクとして用い
るソース電極とドレイン電極とを含むデータ配線がモリ
ブデンまたはモリブデン合金である場合にはヘリウムプ
ラズマ工程を実施し、データ配線がアルミニウムまたは
アルミニウム合金である場合には酸素プラズマ工程を実
施する。
【0007】ドーピングされた非晶質シリコン層をエッ
チングした後には、真空状態を変化させずに原位置のま
ま(in-situ)でヘリウムまたは酸素プラズマ処理を施
すことにより、薄膜トランジスタの特性が低下すること
を防止したりアルミニウムまたはアルミニウム合金の腐
食を防止する。
【0008】ドーピングされた非晶質シリコン層を乾式
エッチングする時には、ハロゲン化水素気体とCF4
CHF3、CHClF2、CH3F及びC26のうちの少
なくとも一つの気体を用いるのが好ましく、特にHCl
+CF4気体を用いるのが好ましい。
【0009】また、データ配線がモリブデンまたはモリ
ブデン合金である場合には、酸素を追加した乾式エッチ
ング用の気体としてHCl+CF4+O2を用いて薄膜ト
ランジスタの特性が低下することを防止する。
【0010】ドーピングされた非晶質シリコン層は、ソ
ース電極とドレイン電極またはソース電極とドレイン電
極とを形成するためのフォトレジストパターンをマスク
にしてエッチングすることができる。
【0011】
【発明の実施の形態】以下、本発明の実施例について図
面に基づいて詳細に説明する。
【0012】最初に、本発明の第1実施例による薄膜ト
ランジスタ基板の構造について説明する。図1は本発明
の第1実施例による薄膜トランジスタ基板の配置図であ
り、図2乃至図4はそれぞれ図1のII−II′、III-II
I′、IV-IV′線に沿って示した断面図である。基板10
上にはゲート線20及びその分枝であるゲート電極2
1、そしてゲート線20の端部に形成されているゲート
パッド22からなるゲートパターンが形成されている。
ゲート電極21及びゲートパッド22はそれぞれ下層の
クロム膜211、221と上層のアルミニウム−ネオジ
ム合金膜212、222とからなっており、ゲートパッ
ド部分の上層のアルミニウム−ネオジム合金膜222は
除去されている。図面には示されていないが、ゲート線
20もまたクロム膜とアルミニウム−ネオジム合金膜の
二重膜で形成されている。ここで、ゲートパッド22は
外部からの走査信号をゲート線20に伝達する。
【0013】ゲートパターン20、21、22上にはゲ
ート絶縁膜30が形成されており、このゲート絶縁膜3
0はゲートパッド22の下層のクロム膜221を露出す
る接触孔72を有している。ゲート電極21の上部のゲ
ート絶縁膜30上には水素化された非晶質シリコン層4
0及びn+型の不純物で高濃度にドーピングされ水素化
された非晶質シリコン層51、52がゲート電極21を
中心にして両側に形成されている。
【0014】ゲート絶縁膜30上にはまた、縦にデータ
線60が形成されており、その一端部にはデータパッド
63が形成されて下部からの画像信号を伝達する。デー
タ線60の分枝であるソース電極61がドーピングされ
た非晶質シリコン層51上に形成されており、ソース電
極61の向い側に位置したドーピングされた非晶質シリ
コン層52上にはドレイン電極62が形成されている。
データ線60、ソース電極及びドレイン電極61、6
2、データパッド63を含むデータパターンはモリブデ
ン−タングステン合金膜からなっている。
【0015】データパターン60、61、62、63及
びこのデータパターンで覆えない非晶質シリコン層40
上には保護膜70が形成されており、この保護膜70に
はゲートパッド22の下層のクロム膜221、ドレイン
電極62、データパッド63を露出する接触孔72、7
1、73がそれぞれ形成されている。
【0016】最後に、保護膜70上には、接触孔71を
通じてドレイン電極62と連結され、かつITOで作ら
れた画素電極80と、露出したゲートパッド22の下層
のクロム膜221と接続されて外部からの信号をゲート
線20に伝達するゲートパッド用ITO電極81と、デ
ータパッド63と接続されて外部からの信号をデータ線
60に伝達するデータパッド用ITO電極82とが形成
されている。
【0017】以下、図1乃至図4に示したような薄膜ト
ランジスタ基板の製造方法について説明する。図5A乃
至図8Cは本発明の実施例による薄膜トランジスタ基板
の製造方法を示した断面図である。図面番号で添付符号
A、B、Cはそれぞれ薄膜トランジスタ部分、ゲートパ
ッド部分及びデータパッド部分を示す。本実施例で提示
する製造方法は5枚のマスクを利用した製造方法であ
る。
【0018】まず、図5A乃至図5Cに示したように、
透明な絶縁基板10上にクロムとアルミニウム−ネオジ
ム合金を順に積層し、第1マスクを用いて写真エッチン
グしてゲート線(図示しない)、ゲート電極21及びゲ
ートパッド22を含む二重膜のゲートパターンを形成す
る。
【0019】ゲートパターンはモリブデン、モリブデン
−タングステン合金などで形成することも可能であり、
アルミニウムまたはアルミニウム合金のうちの一つの物
質と、モリブデンまたはモリブデン−タングステン合金
のうちの一つの物質とからなる二重膜またはクロムとア
ルミニウムとの二重膜で形成することも可能である。
【0020】図6Aに示したように、窒化シリコンから
なるゲート絶縁膜30、水素化された非晶質シリコン層
40及びn型の不純物で高濃度にドーピングされ水素化
された非晶質シリコン層50を順に積層した後、ドーピ
ングされた非晶質シリコン層50及び非晶質シリコン層
40を第2マスクを用いて写真エッチングする。この
時、ゲート絶縁膜30は全面にわたって形成されるの
で、図6B及び図6Cに示したように、ゲートパッド部
分とデータパッド部分もゲート絶縁膜30で覆われるよ
うになる。
【0021】図7A乃至図7Cに示したように、ドーピ
ングされた非晶質シリコン層50上にモリブデンまたは
モリブデン−タングステン合金などの金属膜を積層した
後、第3マスクを用いて湿式エッチングしてデータ線
(図示しない)、ソース電極61及びドレイン電極6
2、データパッド63を含むデータパターンを形成す
る。
【0022】データパターンはクロム、タンタル、アル
ミニウム、アルミニウム合金など種々の導電物質からな
ることができ、クロムとモリブデンまたはモリブデン合
金のうちの一つを組合わせた二重膜で形成することも可
能である。
【0023】次いで、ソース/ドレイン電極61、62
をマスクにして、露出しているドーピングされた非晶質
シリコン層50をプラズマ乾式エッチングして、ゲート
電極21を中心にして両側に分離させる一方、ドーピン
グされた両側の非晶質シリコン層51、52間の非晶質
シリコン層40を露出させる。
【0024】この時、データパターンをアルミニウムま
たはアルミニウム合金を用いて形成する場合、露出する
ゲート絶縁膜30とデータパターン60、61、62、
63とに対するドーピングされた非晶質シリコン層50
のエッチング選択比が優秀で、ドーピングされた非晶質
シリコン層50と非晶質シリコン層40に対するエッチ
ング速度を制御するためには、フッ化物気体(SF6
CF4など)と塩化物気体(HCl、Cl2など)との混
合気体を用いる。しかし、このような気体、特に塩化物
気体を用いる場合、ドーピングされた非晶質シリコン層
をエッチングする時、アルミニウムまたはアルミニウム
合金の表面が露出することにより、塩化物気体が残留し
たり接触してアルミニウムまたはアルミニウム合金を腐
食させるため、配線が断線する可能性が高くなる。この
ような問題点を改善するために酸素プラズマ工程を適用
するのが好ましい。
【0025】図9は乾式エッチング用気体に対するアル
ミニウムまたはアルミニウム合金からなる配線の腐食を
示した図表である。図9に示したように、乾式エッチン
グ用気体としてCl2+SF6、HCl+SF6、HCl
+CF4のみを適用する場合には腐食が発生することを
表し、乾式エッチング用気体としてCl2+SF6を用い
て酸素プラズマを適用した結果、腐食が発生しないこと
を表している。
【0026】このような結果から、塩化物気体を含む乾
式エッチング用気体として用いる場合、酸素プラズマ工
程を実施することによってアルミニウムまたはアルミニ
ウム合金の腐食を防止することができることがわかる。
この時、酸素プラズマ工程において、CH4、SF6、C
26、CHF3、C28などの気体を微量含めることが
可能である。
【0027】図10及び図11は酸素プラズマ工程を実
施した場合の薄膜トランジスタの電圧−電流の特性を示
したグラフである。ここで、酸素プラズマ工程を適用す
る際の電力はそれぞれ500、800、1000wat
tsであり、圧力はそれぞれ400、600,800、
1000mTorrである。
【0028】図10及び図11に示したように、酸素プ
ラズマ処理を施した場合、オフ電流Ioffは0.2p
A以下であり、オン電流Ionは2.0〜2.2μA間
で測定され、降伏電圧Vthは3〜3.7V間で測定さ
れ、勾配は99〜101範囲内で測定された。
【0029】従って、図9乃至図11の結果から、酸素
プラズマ工程を適用する場合、アルミニウムまたはアル
ミニウム合金からなる配線の腐食を防止して配線の断線
を防ぐことができ、薄膜トランジスタの特性が低下しな
い条件で良好な結果が測定されることがわかる。
【0030】このように、データパターンをマスクにし
てドーピングされた非晶質シリコン層をエッチングし、
乾式エッチングの際にアルミニウムまたはアルミニウム
合金の腐食を防止するために酸素プラズマ工程を適用す
る方法は、平面駆動方式を適用する液晶表示装置、すな
わち、二つの基板のうち、一つの基板に形成された共通
電極及び画素電極を利用して液晶を駆動する液晶表示装
置の製造方法にも同様に適用される。また、アルミニウ
ムまたはアルミニウム合金を含む二重膜でデータパター
ンを形成する場合においても同様に適用することができ
る。ここで、酸素プラズマ工程は原位置のまま(in-sit
u)で実施する。
【0031】また、データパターンをモリブデンまたは
モリブデン−タングステン合金を用いて形成する場合、
ドーピングされた非晶質シリコン層50をエッチングす
るための乾式エッチング用気体はモリブデンやモリブデ
ン−タングステン合金膜を容易にエッチングするので、
これのエッチング速度が100Å/min以下となるよ
うにエッチング用気体を選択しなければならない。ハロ
ゲン化水素気体とCF 4、CHF3、CHClF2、CH3
F及びC26のうちの少なくとも一つの気体がこれに適
合し、特にCF4+HCl気体を用いるのが好ましい。
【0032】図12は常圧下で耐火性金属ハロゲン化物
の揮発及び昇華温度を示した図表であり、図13は本発
明の第1実施例による薄膜トランジスタの製造方法のう
ちの乾式エッチング用気体に対するモリブデン−タング
ステン合金のエッチング速度を示した図表である。図1
2でsと示したものは昇華温度である。
【0033】ソース/ドレイン電極をマスクにしてドー
ピングされた非晶質シリコン層をエッチングする工程で
は、ドーピングされた水素化非晶質シリコン(n+ a-S
i:H)と水素化非晶質シリコン(intrinsic a-Si:H )
に対する十分なエッチング速度を確保しながら、非晶質
シリコン層の下部膜である窒化シリコンなどからなるゲ
ート絶縁膜との十分な選択比を持たせるためには、フッ
化物気体(SF6、CF4など)と塩化物気体(HCl、
Cl2など)との混合気体を用いなければならない。し
かし、図12に示したように、耐化学性金属であるモリ
ブデンやタングステンのハロゲン化合物であるWF6
WCl6、MoF6、MoCl5または酸化ハロゲン化合
物であるWOF4、WOCl4、MoOF4、MoOCl4
の揮発温度や昇華温度が低いため、非晶質シリコンがエ
ッチングされる間に相当量のモリブデン−タングステン
合金膜が同時にエッチングされることにより、エッチン
グ量のモニタリングが不可能となり、エッチングチャン
バを汚染させて異物質(particle)が発生するなどの現
象が生じる。一方、ハロゲン化シリコンSiF4、Si
Cl4の揮発温度は−85度と60度であって非常に低
く、ハロゲン化アルミニウムAlF3、AlCl3の場合
は昇華温度が1290度と180度という高い温度であ
る。
【0034】図13に示したように、乾式エッチング用
気体としてHCl+SF6を用いる場合、200〜61
0Å/min程度のエッチング速度でデータパターン6
1、62のモリブデン合金が多量にエッチングされ、C
2+SF6を用いる場合には150〜320Å/min
程度のエッチング速度を表した。
【0035】水素化非晶質シリコンはフッ素と塩素プラ
ズマ工程で共に揮発性の高い物質を形成することができ
るが、図12に示したように、モリブデン−タングステ
ン合金の場合は常圧下でフッ化物MoF6、MoOF4
WF6、WOF4の揮発温度は低いが、塩化物MoC
5、MoOCl4、WCl6,WOCl4の揮発温度は相
対的に高いため、主にフッ素化合物(特にSF6)を用
いたプラズマ工程に弱いことがわかる。また、図13に
示したように、モリブデン−タングステン合金において
タングステン含量が増加する時にエッチング量が多少増
加する傾向を表すが、これはフッ化タングステンWF6
の揮発温度がフッ化モリブデンMoF6のそれより低い
ため、タングステンの含量が増加する時にエッチング速
度が増加するという一般の予想とも一致する。相対的に
SF6+Cl2気体を用いた場合に比べてSF6+HCl
気体を用いた場合のエッチング量が多少少ないが、これ
はCl2に比べてHCl気体がClイオン生成度が低い
からである。しかし、SF6気体をフッ素イオンのソー
スとして用いる場合には重合が容易になされないため、
いずれの場合においてもモリブデン−タングステン合金
が多くエッチングされる結果を表している。
【0036】一方、CF4+HCl気体を用いる場合、
モリブデン−タングステン合金のエッチング量を減らす
ことができる。図14はCF4+HCl気体を用いた場
合のモリブデン−タングステン合金のエッチング速度を
示したグラフである。この時のエッチング条件は80パ
スカルの圧力と800ワットの電力であり、CF4+H
Cl気体の流量は500sccmである。
【0037】図14に示したように、乾式エッチング用
気体としてHCl+CF4を用いる場合、15〜80Å
/min程度のエッチング速度でデータパターン61、
62のモリブデン合金がエッチングされた。
【0038】このような結果を図13と比較すると、H
Cl+SF6またはCl2+SF6を用いる場合より、非
常に少ない量がエッチングされることがわかる。これは
HCl気体のHがモリブデン−タングステン合金の主要
エッチング成分であるフッ素の濃度を減少させると共
に、エッチング表面にフッ化炭素重合体膜[−(CF)
n−]を吸着させる重合効果を強化させることによって
エッチング速度を減少させているのである。また、一般
にCF4を用いた場合はSF6気体を用いた場合に比べて
エッチング速度が遅い。これは、このようなイオン化条
件でCF4気体に比べてSF6気体がより多い自由フッ素
イオンを生成することにより、同一条件でフッ素イオン
の濃度に差が出るのが原因であると考えられる。特にH
Cl気体と混合される場合、フッ化炭素重合体膜の生成
が強化されてエッチング速度が低くなり、高いフッ素対
炭素比(F/C)でエッチングが起こるモリブデン−タ
ングステン合金の場合にはエッチング速度が急激に減少
する。従って、CF4+HCl気体を用いる場合、モリ
ブデン−タングステン合金のエッチング量を著しく減少
することができる。
【0039】図15乃至図17は、図13のようにCF
4+HCl気体を用いてドーピングされた非晶質シリコ
ン層を乾式エッチングする場合、圧力、電力、流量に応
じたエッチング速度と均一度を示した。
【0040】図15は圧力を変化させながらエッチング
量と均一度を測定したグラフであって、圧力の増加に応
じてエッチング量が徐々に増加し、800mTorrの
圧力下では均一度が大きく増加することがわかる。
【0041】図16に示したように、電力を増加させる
場合においてもエッチング量は徐々に増加し、1000
ワットの電力を用いた場合に均一度が最も良好であるこ
とがわかる。
【0042】図17に示したように、CF4+HCl気
体の流量を高める場合には均一度が増加し、流量が60
0sccmの際にエッチング量は最大になることと表し
ている。
【0043】上記のような結果から、CF4+HCl気
体を用いる条件ではデータ配線としてモリブデン−タン
グステン合金を適用しても、ドーピングされた非晶質シ
リコンをエッチングする間にマスクとして用いられるモ
リブデン−タングステン合金膜のエッチング量を50Å
以下に保持することができる。
【0044】図18はCF4+HCl気体を用いてドー
ピングされた非晶質シリコン層をエッチングした薄膜ト
ランジスタの特性を測定したグラフである。−5Vのゲ
ート電圧でオフ電流は10pA以上を表し、20Vのゲ
ート電圧でオン電流は4μA以上の値を表している。結
果的に、オン状態の電流特性は良好であるが、オフ状態
の電流特性は満足な結果が得られない。しかし、保護膜
を蒸着する前に水素プラズマ工程を実施する場合、オフ
状態の電流特性を回復することができる。これはドーピ
ングされた非晶質シリコン層をエッチングした後、チャ
ンネル部の表面にモリブデンやタングステン金属のイオ
ン拡散とケイ化物(silicide)の形成や金属エッチング
副産物の再蒸着などで伝導性のある層が数乃至数十Å以
内に形成され、その後、水素プラズマ工程を実施する時
に除去されるか希釈されることによよってチャンネル部
の界面特性が向上したためと推定される。
【0045】保護膜を蒸着する前に原位置のまま(in-s
itu)でヘリウムプラズマ工程を実施する場合、よりよ
い結果が得られる。
【0046】図19はヘリウムプラズマ工程を実施した
場合の薄膜トランジスタの電圧−電流特性を示したグラ
フである。図19に示したように、ヘリウムプラズマ処
理を施した場合、水素プラズマ処理を施した場合と同一
程度のIoff改善効果が得られることがわかる。すな
わち、Ioff電流が1pA以下に低くなった。それだ
けでなく、ヘリウムプラズマ処理を施した場合、水素プ
ラズマ処理を施した場合に発生するIon特性の低下が
表れなかった。これはHCl+CF4気体を用いる条件
が多量の炭素重合体を形成させながら金属配線を保護
し、フッ素ラジカルを利用してシリコン膜をエッチング
する条件であるため、効果的に重合体を除去しなければ
薄膜トランジスタの特性低下現象を防止することできな
い。このためには、エッチングの際に固まった重合体を
弱化させた後、洗浄工程と熱処理(annealing)工程を
通じて除去しなければならない。図19に示した結果は
このような事実を裏付けるものであり、図20はHCl
+CF4気体を用いたエッチング条件でエッチング直後
に確認された化合物の種類と量を示す。図20からわか
るように、Moイオンが最も多い量を占め、MoO、M
oH、MoCなどの化合物が検出される。このような化
合物が生成、揮発しながら配線を保護する役割を果すこ
とによってエッチング量を減らし、また、このような化
合物によって薄膜トランジスタの特性を低下させる現象
が引起こされる。
【0047】上述した方法、すなわち、水素またはヘリ
ウムプラズマ処理方法は、乾式エッチング工程を実施し
た後の薄膜トランジスタの特性低下現象を防止するため
に2次的に実施する工程である。しかし、乾式エッチン
グ工程のみで薄膜トランジスタの特性低下現象を防止す
ることができる。この時、乾式エッチング用気体は塩素
系気体とフッ素系気体と酸素とを混合した気体であり、
より望ましくはHCl+CF4+O2気体を用いる。これ
について詳細に説明する。
【0048】図21及び図22は、HCl+CF4気体
を用いてドーピングされた非晶質シリコン層を乾式エッ
チングする工程を反復的に実施した場合のモリブデン−
タングステン合金のエッチング量と非晶質シリコン層の
エッチング速度を示したグラフである。図21は図22
の場合よりも高い圧力で実施した結果である。
【0049】ここで、横軸は乾式エッチングを実施した
回数を示し、15回の測定結果であり、縦軸の右側は非
晶質シリコン層のエッチング速度であり、縦軸の左側は
モリブデン−タングステン合金のエッチング量を抵抗で
示したものである。
【0050】図21及び図22に示したように、乾式エ
ッチングを反復的に数回実施することによって非晶質シ
リコン層のエッチング速度は減少し、モリブデン−タン
グステン合金のエッチング量は、抵抗が減少することを
示すことから、低くなると判断される。これは乾式エッ
チングが実施される時、重合体が多量に形成されると共
にモリブデンを含む化合物が形成されるが、円滑に排気
できなくてエッチング用チャンバ内に残留することによ
り、非晶質シリコン層がエッチングされることを妨害す
るからである。また、この時、金属エッチングの副産物
の再蒸着などで伝導性を有する膜が形成されるからで
る。図22に示したように、圧力を低めると、高い圧力
の場合より重合体の排出が円滑になされることにより、
非晶質シリコン層のエッチング速度が700Å/min
以上で図21の場合より改善されたことを示した。しか
し、依然として低い圧力の条件でもモリブデンを含む化
合物は除去されないため、薄膜トランジスタのIoff
特性は改善できなかった。これを改善するためにHCl
+CF4気体に酸素を追加した。
【0051】図23乃至図26はHCl+CF4気体に
酸素を追加した場合、非晶質シリコン層とモリブデン−
タングステン合金のエッチング量を測定したグラフ及び
図表である。図23及び図24はHClが200scc
m、CF4が50sccmの場合であり、図25及び図
26はHClが200sccm、CF4が200scc
mの場合である。ここで、圧力は400mTorr、電
力は800ワット、時間は60secの同一条件下であ
り、酸素量は0〜100sccmの範囲での20、5
0、100sccmそれぞれのエッチング比とエッチン
グ量を測定した。
【0052】まず、図23及び図24に示したように、
酸素量が20sccmである場合は589及び650Å
/minと類似した値を示し、50及び100sccm
に増加させる場合には非晶質シリコン層及びモリブデン
−タングステン合金のエッチング速度が互いに大きな差
を示し、エッチング選択比が増加することが示された。
ここで、エッチング速度が負の値で示されることから、
多量の重合体が形成されることがわかる。これを通じ、
酸素気体量が増加すると、非晶質シリコン層とモリブデ
ン−タングステン合金のエッチング選択比が向上するこ
とがわかる。
【0053】以下、図25及び図26に示したように、
CF4気体を200sccmに増加させる場合において
も非晶質シリコンとモリブデン−タングステン合金のエ
ッチング選択比が向上することがわかり、酸素量を増加
させる場合にはモリブデン−タングステンのエッチング
量が増加してから減少することを示した。酸素量がが1
00sccmである場合には多量の重合体が形成される
ことがわかる。
【0054】結局、酸素量を100sccm以下の範囲
で添加し、CF4気体量を調節することにより、非晶質
シリコンとモリブデンまたはモリブデン−タングステン
合金の良好なエッチング選択比が得られることがわか
る。この時、酸素の流量はCF 4の流量の1/5以下で
あるのが好ましい。
【0055】図27及び図28はHCl+CF4+O2
乾式エッチング用気体として用いた場合の薄膜トランジ
スタの特性を示したグラフである。ここで、圧力は40
0mTorr、電力は800ワット、HClは200s
ccm、CF4は200sccm、O2は100sccm
以下、時間は80secの条件で実施した。
【0056】図27及び図28に示したように、Iof
f特性は、ヘリウムプラズマ処理及び酸素を添加しない
場合に最も悪い値が測定され、酸素を添加した場合に最
も良好である。Ion特性も酸素を添加した場合に良好
であり、しきい電圧も最も高い。
【0057】図29はHCl+CF4+O2気体を用いて
ドーピングされた非晶質シリコン層を乾式エッチングす
る工程を反復的に進行した場合、モリブデン−タングス
テン合金のエッチング量と非晶質シリコン層のエッチン
グ速度を示したグラフである。
【0058】ここで、横軸は乾式エッチングを進行した
回数を示し、15回測定した結果であり、縦軸の右側は
非晶質シリコン層のエッチング速度であり、縦軸の左側
はモリブデン−タングステン合金のエッチング量を抵抗
で示したものである。
【0059】図29に示したように、HCl+CF4
2気体を用いて乾式エッチングを実施する場合には、
モリブデン−タングステン合金の抵抗及び非晶質シリコ
ンのエッチング速度が毎回異なっている。これは、図2
1及び22とは著しく異なっている。
【0060】このような結果を通じ、HCl+CF4
2気体を用いて乾式エッチングを実施する場合には、
追加的なプラズマ処理を施すことなく一回の乾式工程で
薄膜トランジスタの特性を向上させることができる。ま
た、反復的に工程回数が増加するほど発生する非晶質シ
リコンのエッチング速度及びモリブデンまたはモリブデ
ン合金のエッチング量の減少を防止することができる。
【0061】次に、図8A乃至図8Cに示したように、
保護膜70を積層した後、第4マスクを利用して絶縁膜
30と共に写真エッチングし、ドレイン電極62を露出
する接触孔71を形成し、ゲートパッド22とデータパ
ッド63も露出させる。この時、ゲートパッド22の上
層のアルミニウム−ネオジム合金膜222はパッド用の
物質として適当でないから共に除去し、下層のクロム膜
221を露出させる。
【0062】最後に、図2乃至図4に示したように、I
TOを積層し、第5マスクを利用して乾式エッチング
し、接触孔71を通じてドレイン電極62と接続された
画素電極80を形成し、ゲートパッド22及びデータパ
ッド63とそれぞれ接続するゲートパッド用ITO電極
81及びデータパッド用ITO電極82を形成する。
【0063】ゲートパッド22の上層をモリブデン合金
膜で形成するなら、ゲートパッドの上層を除去する必要
はない。
【0064】本発明の第1実施例とは異なり、フォトレ
ジストパターンをマスクにしてドーピングされた非晶質
シリコン層をエッチングし、フォトレジストパターンを
除去した後、ヘリウムプラズマ工程を実施することも可
能である。本発明の第2実施例ではこのような製造方法
を提示する。
【0065】図30は本発明の第2実施例による薄膜ト
ランジスタの製造方法を示した断面図である。本発明の
第2実施例においては、図30に示したように、フォト
レジスト900をマスクにして湿式エッチング方法を通
じ、モリブデン合金からなる金属膜をパターニングする
ことでデータパターン610、620を形成した。次い
で、データパタン610、620がエッチングされるこ
とを防止するために、フォトレジスト900を除去しな
い状態で、これをマスクにしてドーピングされた非晶質
シリコン層500をエッチングし、乾式エッチング用気
体としてはHCl+SF6を用いた。
【0066】ここで、フォトレジスト900を除去しな
かったため、ソース/ドレイン電極610、620のモ
リブデン合金はエッチングされなかったが、両側に分離
されているソース/ドレイン電極610、620間の側
面の一部はエッチングされ、ソース/ドレイン電極61
0、620とその下層のドーピングされた非晶質シリコ
ン層との間が直線形ではない階段形でパターンが形成さ
れる。
【0067】このような製造方法においては、乾式エッ
チングで硬化しているフォトレジスト900を除去する
ために、酸素気体を用いた灰化(ashing)工程を追加
し、灰化工程以降に原位置のまま(in-situ)でヘリウ
ムプラズマ工程を実施する。
【0068】図31はドーピングされた非晶質シリコン
層のエッチング量を比較するために、いろいろの条件を
利用して実験した結果を示した図表であり、図32は図
31と同様の条件で形成した薄膜トランジスタのEDS
(electric data systeem)テスト結果を示す。EDS
テストはパネル製造後の電気的な特性、すなわち、TF
Tの特性のうちのIoff、Ion、Vth、Grad
ient、抵抗、静電容量などをTEG(test element
group)部位で測定してパネルの特性及び性能を評価す
ることを示し、この時、Ioffは−5Vのゲート電圧
と10Vのソース/ドレイン電圧を印加した時のドレイ
ンに流れる電流量を示し、これは小さいほど有利であ
り、Ionは20Vのゲート電圧と10Vのソース/ド
レイン電圧を印加した時のドレインに流れる電流量を示
し、これは大きいほど有利である。Vthはしきい電圧
であり、Gradientはしきい電圧を求める直線の
傾きを示す。これらの値に基づいて電子の移動度を計算
することができ、図33はこれを示した図表である。
【0069】図31に示したように、条件1はデータパ
ターン上のフォトレジストを先に除去した後、ドーピン
グされた非晶質シリコン層をエッチングし、ヘリウムプ
ラズマ工程を実施した場合であり、この時、ドーピング
された非晶質シリコン層は1、283Åがエッチングさ
れた。条件2と条件3は、条件1と類似して先にフォト
レジストを除去した後にCF4+HCl気体を用いてド
ーピングされた非晶質シリコン層をエッチングした後、
灰化によって薄膜トランジスタの特性が変化することを
調べるために灰化処理を施すか(条件2)、灰化後にイ
ンーシチュでヘリウムプラズマ処理を施したものである
(条件3)。いずれの場合においてもドーピングされた
非晶質シリコン層のエッチング量は1,289Åとなっ
た。
【0070】条件4乃至条件6は共に、データパターン
を形成するために設けたフォトレジストパターンを残し
た状態で、このフォトレジストパターンをマスクにして
ドーピングされた非晶質シリコン層をエッチングした場
合である。条件4の場合はドーピングされた非晶質シリ
コン層をエッチングし、ヘリウムプラズマ工程は実施し
ない状態で酸素気体を用いた灰化工程を実施した場合で
あって、この時のドーピングされた非晶質シリコン層は
1,154〜1,167Å程度にエッチングされた。条
件5の場合はCF4+HCl気体を用いてドーピングさ
れた非晶質シリコン層をエッチングし、灰化を行った後
に水素プラズマ工程を実施した場合であって、ドーピン
グされた非晶質シリコン層のエッチング量は1,166
Åであった。最後に、CF4+HCl気体を用いてドー
ピングされた非晶質シリコン層をエッチングした後、酸
素気体を用いて灰化を行い、イン−シチュでヘリウムプ
ラズマ処理を施した条件6の場合は、1,114〜1,
211Å程度のドーピングされた非晶質シリコン層がエ
ッチングされたことを示した。
【0071】次に、図32に示したEDSテスト結果
は、オフ状態の電流は条件4を除いてはすべて1pA以
下を示している。オン状態の電流はイン−シチュでヘリ
ウムプラズマ工程を実施した条件6の場合に4μAで最
もいい結果を示す。しきい電圧はヘリウムプラズマ工程
を実施した条件3と条件6の場合が2.48乃至2.5
9程度で他の場合に比べて相対的に低く、しきい電圧を
求める直線の傾きであるGradientは条件1から
条件6に向けて次第に増加する。接触抵抗はフォトレジ
ストを先に除去した条件1乃至3の場合が、フォトレジ
ストをマスクにしてドーピングされた非晶質シリコン層
をエッチングした条件4乃至6の場合に比べて低い。ソ
ース/ドレイン配線の抵抗は反対に、フォトレジストを
マスクにしてドーピングされた非晶質シリコン層をエッ
チングした条件4乃至6の場合が、フォトレジストを先
に除去した条件1乃至3の場合に比べて低い。
【0072】図32に示したようなEDSテスト結果に
基づいて電子の移動度を計算することができる。電子の
移動度は次の式で示す。 Mobility(μfe)=(2*(Grad)2
L)/(W*Cj) ここで、LとWはそれぞれ薄膜トランジスタのチャンネ
ルの長さと幅を示す。図33に示したように、洗浄後の
調査で測定したゲート配線の幅は、条件1乃至条件3の
場合に9.231μmで、条件4乃至条件6の場合に
9.095μmであり、データ配線の幅は8.847μ
mである。Cjは単位面積当たりの静電容量を示す。設
計によるチャンネルの幅と長さはそれぞれ14μmと
3.5μmであり、実際に測定したチャンネルの幅と長
さは条件1乃至条件3の場合に12.847μmと4.
653μmであり、条件4乃至条件6の場合に12.8
70μmと4.630μmである。
【0073】このようなデータと上記の電子移動度の計
算式を利用して条件1乃至6の電子移動度をそれぞれ計
算すると、図33に示したように、条件6の場合に0.
937〜0.961で最も大きく表れることがわかる。
これは測定値を利用して計算したため、誤差が発生し得
るが、前述の実験結果とも類似した結果である。
【0074】
【発明の効果】以上説明したように、データパターンま
たはデータパターンを形成するためのフォトレジストパ
ターンをマスクにしてドーピングされた非晶質シリコン
層を乾式エッチングした後、原位置のままでヘリウムプ
ラズマ工程を実施することにより、薄膜トランジスタの
オン状態における電流特性を保持しながらオフ状態の電
流特性低下を防止することができる。また、乾式エッチ
ング用気体としてHCl+CF4+O2気体を用いること
により、追加的なプラズマ処理を施すことなく一回の乾
式エッチング工程で薄膜トランジスタの特性を向上させ
ることができ、反復的エッチング工程を実施しても非晶
質シリコンのエッチング速度及びモリブデンまたはモリ
ブデン合金のエッチング量の減少を防止することができ
る。また、酸素プラズマ工程を実施することにより、ア
ルミニウムまたはアルミニウム合金からなる配線の腐食
を防止することができる。
【図面の簡単な説明】
【図1】本発明の第1実施例による薄膜トランジスタ基
板の配置図である。
【図2】図1のII−II′線に沿って示した断面図であ
る。
【図3】図1のIII−III′線に沿って示した断面図であ
る。
【図4】図1のIV−IV′線に沿って示した断面図であ
る。
【図5】本発明の第1実施例による薄膜トランジスタ基
板の製造方法を示した断面図である。
【図6】本発明の第1実施例による薄膜トランジスタ基
板の製造方法を示した断面図である。
【図7】本発明の第1実施例による薄膜トランジスタ基
板の製造方法を示した断面図である。
【図8】本発明の第1実施例による薄膜トランジスタ基
板の製造方法を示した断面図である。
【図9】乾式エッチング用気体に対するアルミニウム配
線の腐食有無を示した図表である。
【図10】酸素プラズマの条件で電力と圧力に応じた薄
膜トランジスタの特性を示したグラフである。
【図11】酸素プラズマの条件で電力と圧力に応じた薄
膜トランジスタの特性を示したグラフである。
【図12】常圧下で耐火性金属ハロゲン化物の揮発及び
昇華温度を示した図表である。
【図13】本発明の第1実施例による薄膜トランジスタ
の製造方法のうち、乾式エッチング用気体に対するMo
Wのエッチング速度を示した図表である。
【図14】本発明の第1実施例による薄膜トランジスタ
の製造方法のうち、他の乾式エッチング用気体に対する
MoWのエッチング速度を示したグラフである。
【図15】圧力を変化させて測定したMoWのエッチン
グ速度と均一度を示したグラフである。
【図16】電力を変化させて測定したMoWのエッチン
グ速度と均一度を示したグラフである。
【図17】流量を変化させて測定したMoWのエッチン
グ速度と均一度を示したグラフである。
【図18】水素プラズマ処理前後の薄膜トランジスタの
特性を示したグラフである。
【図19】ヘリウムプラズマ処理後の薄膜トランジスタ
の特性を示したグラフである。
【図20】本発明の第1実施例による薄膜トランジスタ
の製造過程から検出されるイオンの種類と量を示したグ
ラフである。
【図21】HCl+CF4気体を用いてドーピングされ
た非晶質シリコン層を乾式エッチングする工程を反復的
に実施した場合のモリブデン−タングステン合金のエッ
チング量と非晶質シリコン層のエッチング速度を示した
グラフである。
【図22】HCl+CF4気体を用いてドーピングされ
た非晶質シリコン層を乾式エッチングする工程を反復的
に実施した場合のモリブデン−タングステン合金のエッ
チング量と非晶質シリコン層のエッチング速度を示した
グラフである。
【図23】HCl+CF4気体に酸素を追加した場合、
非晶質シリコン層とモリブデン−タングステン合金のエ
ッチング量を測定したグラフ及び図表である。
【図24】HCl+CF4気体に酸素を追加した場合、
非晶質シリコン層とモリブデン−タングステン合金のエ
ッチング量を測定したグラフ及び図表である。
【図25】HCl+CF4気体に酸素を追加した場合、
非晶質シリコン層とモリブデン−タングステン合金のエ
ッチング量を測定したグラフ及び図表である。
【図26】HCl+CF4気体に酸素を追加した場合、
非晶質シリコン層とモリブデン−タングステン合金のエ
ッチング量を測定したグラフ及び図表である。
【図27】HCl+CF4+O2を乾式エッチング用気体
として用いた場合の薄膜トランジスタの特性を示したグ
ラフである。
【図28】HCl+CF4+O2を乾式エッチング用気体
として用いた場合の薄膜トランジスタの特性を示したグ
ラフである。
【図29】HCl+CF4+O2の気体を用いたモリブデ
ン−タングステン合金のエッチング量と非晶質シリコン
層のエッチング速度を示したグラフである。
【図30】本発明の第2実施例による薄膜トランジスタ
の製造過程を示した断面図である。
【図31】本発明の第2実施例による製造方法と、それ
によるドーピングされた非晶質シリコン層のエッチング
量を示した図表である。
【図32】本発明の第2実施例による薄膜トランジスタ
のEDSテスト結果を示した図表である。
【図33】本発明の第2実施例による薄膜トランジスタ
の電子移動度を計算した図表である。
【符号の説明】
10 基板 20 ゲート線 21 ゲート電極 22 ゲートパッド 30 ゲート絶縁膜 50 、51、52 ドーピングされた非晶質シリコン層 40 非晶質シリコン層 60 データ線 61 ソース電極 62 ドレイン電極 63 データパッド 70 保護膜 71、72、73 接触孔 80 画素電極 81 ゲートパッド用のITO電極 82 データパッド用のITO電極 211、221 クロム膜 212、222 アルミニウム−ネオジム合金膜 900 フォートレジスト
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/3205 H01L 29/78 616V 627C

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】基板上にゲート電極を形成する段階と、 前記ゲート電極を覆うゲート絶縁膜を形成する段階と、 前記ゲート電極上の前記ゲート絶縁膜上に非晶質シリコ
    ン層を形成する段階と、 前記非晶質シリコン層上にドーピングされた非晶質シリ
    コン層を形成する段階と、 前記ドーピングされた非晶質シリコン層にソース電極と
    ドレイン電極とを形成する段階と、 前記ソース電極とドレイン電極とをマスクにして前記ド
    ーピングされたシリコン層をHCl+CF4+O2気体を
    用いて乾式エッチングする段階と、 前記ソース電極、ドレイン電極及び非晶質シリコン層を
    覆う保護膜を形成する段階と、 前記ドレイン電極を露出する接触孔を、前記保護膜に形
    成する段階と、 前記接触孔を通じて前記ドレイン電極と接続された画素
    電極を、前記保護膜上に形成する段階と、 を含む薄膜トランジスタの製造方法。
  2. 【請求項2】前記ソース電極及びドレイン電極はモリブ
    デンまたはモリブデン−タングステン合金の単一膜また
    はこれらを含む二重膜で形成する、請求項1に記載の薄
    膜トランジスタの製造方法。
  3. 【請求項3】前記O2の流量は前記CF4流量の1/5以
    下である、請求項1又は2に記載の薄膜トランジスタの
    製造方法。
  4. 【請求項4】前記O2の流量は100sccm以下であ
    る、請求項1から3のいずれかに記載の薄膜トランジス
    タの製造方法。
  5. 【請求項5】基板上にゲート電極を形成する段階と、 前記ゲート電極を覆うゲート絶縁膜を形成する段階と、 前記ゲート電極上の前記ゲート絶縁膜上に非晶質シリコ
    ン層を形成する段階と、 前記非晶質シリコン層上にドーピングされた非晶質シリ
    コン層を形成する段階と、 前記ドーピングされた非晶質シリコン層上に前記非晶質
    シリコン層を中心にして両側にソース電極とドレイン電
    極とを形成する段階と、 前記ドーピングされた非晶質シリコン層を乾式エッチン
    グする段階と、 ヘリウムプラズマ工程を実施する段階と、 前記ソース電極、ドレイン電極及び非晶質シリコン層を
    覆う保護膜を形成する段階と、 前記ドレイン電極を露出する接触孔を、前記保護膜に形
    成する段階と、 前記接触孔を通じて前記ドレイン電極と接続された画素
    電極を、前記保護膜上に形成する段階と、 を含む薄膜トランジスタの製造方法。
  6. 【請求項6】前記ヘリウムプラズマ工程は前記乾式エッ
    チング段階以降に原位置のままで実施する、請求項5に
    記載の薄膜トランジスタの製造方法。
  7. 【請求項7】前記ソース電極及びドレイン電極は、モリ
    ブデンまたはモリブデン−タングステン合金で形成す
    る、請求項5又は6に記載の薄膜トランジスタの製造方
    法。
  8. 【請求項8】前記乾式エッチング段階において、エッチ
    ング用の気体としてはCF4+HClを用いる、請求項
    5から7のいずれかに記載の薄膜トランジスタの製造方
    法。
  9. 【請求項9】前記ソース電極とドレイン電極とを形成す
    る段階は、 前記ドーピングされた非晶質シリコン層上に金属膜を蒸
    着する段階と、前記金属膜上にフォトレジストパターン
    を形成する段階と、 前記フォトレジストパターンをマスクにして前記金属膜
    をエッチングすることでソース電極とドレイン電極を形
    成する段階とを含み、 前記ドーピングされた非晶質シリコン層を乾式エッチン
    グする段階は、 前記フォトレジストパターンを除去する段階と、 前記ソース電極とドレイン電極とをマスクにして前記ド
    ーピングされた非晶質シリコン層を乾式エッチングする
    段階とを含む、請求項5から8のいずれかに記載の薄膜
    トランジスタの製造方法。
  10. 【請求項10】前記ソース電極とドレイン電極とを形成
    する段階は、 前記ドーピングされた非晶質シリコン層上に金属膜を蒸
    着する段階と、前記金属膜上にフォトレジストパターン
    を形成する段階と、 前記フォトレジストパターンをマスクにして前記金属膜
    をエッチングすることでソース電極とドレイン電極を形
    成する段階とを含み、 前記ドーピングされた非晶質シリコン層を乾式エッチン
    グする段階は、 前記フォトレジストパターンをマスクにして前記ドーピ
    ングされた非晶質シリコン層を乾式エッチングする段階
    と、 前記フォトレジストパターンを除去する段階とを含む、
    請求項5から8のいずれかに記載の薄膜トランジスタの
    製造方法。
JP2000400592A 1998-01-30 2000-12-28 薄膜トランジスタの製造方法 Pending JP2001257361A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR19980002586 1998-01-30
KR10-1998-0036232A KR100495808B1 (ko) 1998-09-03 1998-09-03 박막 트랜지스터의 제조 방법
KR1998P2586 1998-09-03
KR1998P36232 1998-09-03

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP11023336A Division JPH11274514A (ja) 1998-01-30 1999-02-01 薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JP2001257361A true JP2001257361A (ja) 2001-09-21

Family

ID=26633415

Family Applications (2)

Application Number Title Priority Date Filing Date
JP11023336A Pending JPH11274514A (ja) 1998-01-30 1999-02-01 薄膜トランジスタの製造方法
JP2000400592A Pending JP2001257361A (ja) 1998-01-30 2000-12-28 薄膜トランジスタの製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP11023336A Pending JPH11274514A (ja) 1998-01-30 1999-02-01 薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (2) JPH11274514A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015062228A (ja) * 2007-11-05 2015-04-02 株式会社半導体エネルギー研究所 薄膜トランジスタ

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4718717B2 (ja) * 2000-05-12 2011-07-06 株式会社半導体エネルギー研究所 携帯用情報機器
JP3716755B2 (ja) 2001-04-05 2005-11-16 株式会社日立製作所 アクティブマトリクス型表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015062228A (ja) * 2007-11-05 2015-04-02 株式会社半導体エネルギー研究所 薄膜トランジスタ

Also Published As

Publication number Publication date
JPH11274514A (ja) 1999-10-08

Similar Documents

Publication Publication Date Title
KR100612984B1 (ko) 박막 트랜지스터의 제조 방법
US7608494B2 (en) Thin film transistor array panel and a method for manufacturing the same
US6350995B1 (en) Thin film transistor and manufacturing method therefore
US7476898B2 (en) Thin film and manufacturing method of the same
KR20080036282A (ko) 박막 트랜지스터 기판의 제조 방법
US6495383B2 (en) Manufacturing method of a thin film transistor
US8586453B2 (en) Methods for fabricating thin film pattern and array substrate
US8217397B2 (en) Thin film transistor substrate and display device
KR20100019233A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20070078532A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20120064678A1 (en) Manufacturing method of thin film transistor array panel
US7012029B2 (en) Method of forming a lamination film pattern and improved lamination film pattern
JP2001257361A (ja) 薄膜トランジスタの製造方法
US20150294908A1 (en) Method of fabricating ultra short gate length thin film transistors using optical lithography
KR100495808B1 (ko) 박막 트랜지스터의 제조 방법
JP3425925B2 (ja) 薄膜トランジスタの製造方法
KR100386432B1 (ko) 박막트랜지스터및이를포함하는액정표시장치용기판의제조방법
US9082794B1 (en) Metal oxide thin film transistor fabrication method
KR100817630B1 (ko) 알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막형성방법 및 이를 이용한 박막트랜지스터 액정표시장치의어레이 기판의 제조방법
KR100697261B1 (ko) 바텀 게이트형 박막트랜지스터 형성방법
Kuo Reactive ion etching technology in thin-film-transistor processing
KR20080022829A (ko) 박막트랜지스터 기판의 제조방법
KR100873069B1 (ko) 크롬 식각용 에천트 및 이를 이용한 이중 금속 박막패터닝 방법
JPH0590590A (ja) 薄膜トランジスタ電極配線の製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050930

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050930

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100525