KR20080022829A - 박막트랜지스터 기판의 제조방법 - Google Patents
박막트랜지스터 기판의 제조방법 Download PDFInfo
- Publication number
- KR20080022829A KR20080022829A KR1020060086517A KR20060086517A KR20080022829A KR 20080022829 A KR20080022829 A KR 20080022829A KR 1020060086517 A KR1020060086517 A KR 1020060086517A KR 20060086517 A KR20060086517 A KR 20060086517A KR 20080022829 A KR20080022829 A KR 20080022829A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor layer
- etching
- substrate
- photoresist layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 45
- 239000010409 thin film Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 66
- 239000004065 semiconductor Substances 0.000 claims abstract description 63
- 229910052751 metal Inorganic materials 0.000 claims abstract description 43
- 239000002184 metal Substances 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims description 21
- 238000002161 passivation Methods 0.000 claims description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 206010047571 Visual impairment Diseases 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
화질을 향상시키는 박막트랜지스터 기판의 제조방법이 개시되어 있다. 게이트선 및 게이트 전극이 형성된 기판 상에 절연층, 반도체층, 소스 금속층 및 포토레지스트층을 순차적으로 적층한다. 이후, 사진-식각 공정에 의하여 포토레지스트층의 노광 영역 및 부분적 노광영역을 현상하고, 노출된 소스 금속층을 식각하여 데이터선을 형성한다. 기판의 배면으로부터 노광하는 사진-식각 공정에 의하여 포토레지스트층 중 데이터선의 옆으로 돌출된 부분을 제거한 후 노출된 반도체층을 식각한다. 따라서, 데이터선의 옆으로 돌출된 잔류 반도체층의 선폭이 크게 감소되어 박막트랜지스터 기판의 특성이 향상된다.
박막트랜지스터, 기판, 배면노광, 반도체층, 돌출부
Description
도 1은 본 발명의 일 실시예에 따른 박막트랜지스터 기판의 제조방법에 의해 제조된 박막트랜지스터 기판의 평면도이다.
도 2는 게이트선 및 게이트 전극이 형성된 기판 상에 절연층, 반도체층 및 소스 금속층이 형성된 기판의 단면도이다.
도 3은 도 2의 포토레지스트층 상에 마스크를 배치하고 노광하는 공정을 도시한 단면도이다.
도 4는 노광 및 현상 공정 후 소스 금속층이 식각된 것을 도시한 단면도이다.
도 5는 데이터선이 형성된 기판의 배면으로부터 노광하는 공정의 단면도이다.
도 6은 배면으로부터의 노광 및 현상 이후 반도체층이 식각된 것을 도시한 단면도이다.
도 7은 잔류 포토레지스트층을 1차 스트립핑한 것을 도시한 단면도이다.
도 8은 제1 영역에 대응하는 소스 금속층 및 반도체층의 일부가 식각된 것을 도시한 단면도이다.
도 9는 잔류 포토레지스트층이 완전히 제거된 후 화소전극이 형성된 것을 도시한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 기판 110 : 게이트 전극
120 : 절연층 130 : 반도체층
132 : 액티브층 134 : 저항성 접촉층
140 : 소스 금속층 142 : 소스 전극
144 : 드레인 전극 160 : 보호막
170 : 화소 전극 200 : 포토레지스트층
210 : 제1 영역 220 : 제2 영역
201, 202 : 잔류 포토레지스트층
본 발명은 박막트랜지스터 기판의 제조방법에 관한 것이다. 보다 상세하게는, 화질을 향상시키는 박막트랜지스터 기판에 관한 것이다.
일반적으로, 4매 마스크를 이용하여 박막트랜지스터 기판을 제조하는 경우, 게이트 배선이 형성된 기판 상에, 절연층, 반도체층, 소스 금속층 및 포토레지스트층을 적층하고, 하나의 마스크를 이용하여 포토레지스트층, 소스 금속층 및 반도체층을 식각한다. 따라서, 패터닝된 소스 배선의 하부에는 소스 배선과 동일한 패턴 의 채널층이 형성된다.
소스 금속층은 에천트에 의해 습식 식각되고, 반도체층은 건식 식각된다. 습식 식각은 등방성 식각 특성을 갖기 때문에, 소스 금속층은 언더커팅되어 잔류 포토레지스트층의 측면보다 소스 배선의 측면이 함입되게 형성된다.
한편, 반도체층은 방향성을 갖는 반응성 이온에 의해 식각되기 때문에, 잔류 포토레지스트층의 하부는 거의 식각되지 않는다. 그 결과, 패터닝된 반도체층의 선폭은 소스 배선의 선폭보다 넓게 형성되어 반도체층의 돌출부가 형성된다. 소스 금속층이 Mo/Al/Mo 3층막 구조로 이루어진 경우, 반도체층의 돌출부가 더욱 크게 형성된다.
소스 배선의 하부에 반도체층이 잔존하는 경우, 백라이트에 의해 원치 않는 광전류가 발생하여 박막트랜지스터의 특성을 저하시키며, 패널에 잔상이 형성되거나 워터폴(water fall) 현상이 발생하여 화질을 저하시킨다. 전술한 바와 같은 반도체층의 돌출부는 이러한 문제를 심화시킨다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 소스 배선의 하부에 잔류하는 반도체층을 감소시켜 화질을 향상시키는 박막트랜지스터 기판의 제조방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위하여 일 실시예에 따른 박막트랜지스터 기판의 제조방법은 게이트선 및 게이트 전극이 형성된 기판 상에 절연층, 반도체 층, 소스 금속층 및 포토레지스트층을 순차적으로 적층하는 단계와, 사진-식각 공정에 의하여 포토레지스트층의 노광 영역 및 부분적 노광영역을 현상하고, 노출된 소스 금속층을 식각하여 데이터선을 형성하는 단계와, 기판의 배면으로부터 노광하는 사진-식각 공정에 의하여 포토레지스트층 중 데이터선의 옆으로 돌출된 부분을 제거하는 단계와, 노출된 반도체층을 식각하는 단계와, 부분적 노광영역 상의 잔류 포토레지스트층을 1차 스트립핑하여 제거하고, 노출된 일부 소스 금속층을 식각하여 반도체층 상에 소스 전극 및 드레인 전극을 형성하는 단계와, 소스 전극 및 드레인 전극 사이에 노출된 반도체층의 일부를 식각하는 단계와, 포토레지스트층을 2차 스트립핑하여 기판으로부터 포토레지스트층을 완전히 제거하는 단계를 포함한다.
일 실시예에서, 박막트랜지스터 기판의 제조방법은 데이터선, 소스 전극 및 드레인 전극을 덮는 보호막을 형성하는 단계와, 보호막에 드레인 전극의 일부를 노출시키는 접촉홀을 형성하는 단계와, 보호막 상에 투명한 전도성 물질층을 형성하고 투명한 전도성 물질층을 패터닝하여 화소전극을 형성하는 단계를 더 포함한다. 소스금속층은 서로 이격된 두 개의 제1 금속층들 및 제1 금속층들 사이에 개재된 제2 금속층을 포함할 수 있다. 반도체층의 일부를 식각하는 단계는 아몰퍼스 실리콘을 포함하는 제 1 반도체층 상에 형성된 n+ 아몰퍼스 실리콘을 포함하는 제 2 반도체층을 식각한다.
이러한, 박막트랜지스터 기판의 제조방법에 의하면, 상기 백라이트 어셈블리 및 표시 장치에 따르면, 소스 배선의 하부에 잔류하는 반도체층의 선폭이 감소되어 패널의 잔상, 워터폴(water fall) 등에 의하여 화질이 저하되는 정도가 감소된다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
박막트랜지스터
기판의 제조방법
도 1은 본 발명의 일 실시예에 따른 박막트랜지스터 기판의 제조방법에 의해 제조된 박막트랜지스터 기판의 평면도이다.
도 1을 참조배면, 박막트랜지스터 기판은 게이트 배선 패턴, 절연층, 반도체층(130), 소스 배선 패턴, 보호막 및 화소전극(170)을 포함한다.
게이트 배선 패턴은 기판 상에 일 방향을 따라 대략 서로 나란하게 형성된 게이트선(GL)들 및 게이트선(GL)들로부터 돌출된 게이트 전극(110)을 포함한다. 절연층은 게이트 배선 패턴을 커버한다. 소스 배선 패턴은 게이트선(GL)들과 교차하도록 형성된 데이터선(DL)들 및 데이터선(DL)들로부터 돌출된 소스 전극(142) 및 소스 전극(142)과 대향하는 드레인 전극(144)을 포함한다. 반도체층(130)은 박막 형성 공정에 따라 소스 배선 패턴의 하부에 모두 형성되거나, 게이트 전극(110), 소스 전극(142) 및 드레인 전극(144)을 포함하는 박막트랜지스터의 채널영역에만 형성될 수 있다.
본 실시예에서, 박막트랜지스터 기판의 제조방법은 반도체층(130) 및 소스 배선 패턴을 하나의 마스크를 사용하여 형성하는 것을 특징으로 한다. 따라서, 반도체층(130)은, 도 1에 도시된 바와 같이, 소스 배선 패턴의 하부에 모두 형성되어 있다. 보호막은 소스 배선 패턴을 커버하며, 화소전극(170)은 보호막에 형성된 접 촉홀을 통해 드레인 전극(144)에 전기적으로 연결된다.
이하, 도 2 내지 도 9를 참조하여, 도 1에 도시된 I-I'의 절단선을 기준으로 박막트랜지스터 기판의 제조방법을 설명한다.
도 2 내지 도 9는 본 발명의 일 실시예에 따른 박막트랜지스터 기판의 제조 공정을 도시한 단면도들이다. 도 2는 게이트선 및 게이트 전극이 형성된 기판 상에 절연층, 반도체층 및 소스 금속층이 형성된 기판의 단면도이다.
먼저, 스퍼터링 공정 등에 의해 기판(100) 상에 게이트 금속층을 증착하고, 사진-식각 공정에 의하여 게이트선(GL) 및 게이트 전극(110)을 형성한다. 게이트 금속층은 비저항(resistivity)이 낮은 은(Ag) 또는 은 합금(Ag alloy) 또는 알루미늄(Al) 또는 알루미늄 합금(Al alloy)으로 이루어진 단일막으로 이루어질 수도 있고, 이러한 단일막에 더하여 물리적, 전기적 접촉 특정이 좋은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위의 물질로 이루어진 다른 막을 포함하는 다층막으로 이루어질 수도 있다.
이후, 플라즈마화학기상증착 공정 등에 의하여, 게이트선(GL) 및 게이트 전극(110) 상에 질화실리콘 등을 포함하는 절연층(120)을 증착한다. 다음, 절연층(120) 상에 반도체층(130)을 형성한다. 반도체층(130)은 액티브층 및 저항성 접촉층을 포함할 수 있다. 구체적으로, 비정질 규소 또는 다결정 규소로 이루어진 액티브층을 절연층(120) 상에 형성한 후, 실리사이드(silicide) 또는 n형 불순물을 액티브층에 고농도로 도핑하여 n+ 수소화 비정질 규소 따위로 이루어진 저항성 접촉층을 형성한다.
계속해서, 스퍼터링 공정 등을 통하여, 반도체층(130) 상에 소스 금속층(140)을 증착한다. 소스 금속층(140)은 비저항이 낮은 알루미늄 또는 은 따위로 이루어질 수 있으며, 이러한 단일막에 더하여 물리적, 전기적 접촉 특정이 좋은 다른 금속층을 포함하여, 몰리브덴/은/몰리브덴과 같은 다층막으로 이루어질 수도 있다.
이후, 소스 금속층(140) 상에 포토레지스트층(200)을 형성한다. 본 실시예에서는 노광된 부분이 현상되어 제거되는 포지티브 포토레지스트층(200)을 사용한다. 포토레지스트층(200)은 소스 금속층(140) 상에 포토레지스트 조성물을 도포하고 70 내지 110℃의 온도 조건 하에서 1 내지 15분간 프리베이크(prebake)시켜 형성할 수 있다.
도 3은 도 2의 포토레지스트층 상에 마스크를 배치하고 노광하는 공정을 도시한 단면도이다. 도 4는 노광 및 현상 공정 후 소스 금속층이 식각된 것을 도시한 단면도이다.
도 3을 참조배면, 마스크(300)는 게이트 전극(110)과 대응하는 영역의 중앙부에 복수의 슬릿을 포함하는 슬릿 노광부(310)를 포함한다. 또한 마스크(300)의 슬릿 노광부(310)에 인접하는 양쪽 영역에는 각각 소스 전극(142), 드레인 전극(144) 및 데이터선(DL)에 대응하는 광차단부(320)가 배치되어 있다.
도 4를 참조배면, 포토레지스트층(200)의 노광 영역은 현상액에 의하여 제거된다. 잔류 포토레지스트층(201)은 슬릿 노광부(310)에 대응하는 제1 영역(210)(채널 영역) 및 광차단부(320)에 대응하는 제2 영역(220)으로 구분된다. 제1 영 역(210)의 포토레지스트층(201)은 부분적으로 노광(슬릿 노광)되어 현상 공정에서 포토레지스트층(200)의 일부만 제거된다. 제2 영역(220)의 포토레지스트층(200)은 그 대로 잔류하며, 나머지 영역의 포토레지스트층(200)은 제거된다.
잔류 포토레지스트층(201)의 에지부는 90˚ 이상의 테이퍼 앵글(taper angle)을 갖는다. 제1 영역(210)의 잔류 포토레지스트층(201)은 제2 영역(220)의 잔류 포토레지스트층(201)보다 낮은 높이로 형성되며, 제2 영역(220)의 잔류 포토레지스트층(201)의 높이에 대하여 40 내지 60%의 높이를 갖는다.
포토레지스트층(200)이 완전히 제거된 나머지 영역에 노출된 소스 금속층(140)은 잔류 포토레지스트층(201)을 마스크로 하여 식각액 등에 의하여 식각된다. 그 결과, 도 1에 도시된 바와 같은, 데이터선(DL)이 형성된다. 이때, 식각액에 의한 식각은 등방성 식각특성을 갖기 때문에, 소스 금속층(140)은 언더커팅되어 데이터선(DL)(잔류 소스 금속층(140))의 에지는 잔류 포토레지스트층(201)의 에지보다 내측으로 함입되게 형성된다.
도 5는 데이터선이 형성된 기판의 배면으로부터 노광하는 공정의 단면도이다. 도 6은 배면으로부터의 노광 및 현상 이후 반도체층이 식각된 것을 도시한 단면도이다.
계속해서, 도 5에 도시된 바와 같이, 데이터선(DL)이 형성된 기판(100)의 배면으로부터 기판(100)을 노광한다. 형성된 데이터선(DL)은 배면으로부터 잔류 포토레지스트층(201)에 입사하는 노광광을 차단한다. 반면, 데이터선(DL)의 에지보다 옆으로 돌출된 잔류 포토레지스트층(201)이 일부는 배면으로부터 기판(100)을 투과 한 노광광에 의해 노광된다. 포토레지스트층(200)은 포지티브 포토레지스트로 이루어졌기 때문에, 현상 공정에 의해 데이터선(DL)의 에지보다 돌출된 잔류 포토레지스트층(201)은 현상액에 의해 제거된다.
데이터선(DL)의 에지보다 옆으로 돌출된 잔류 포토레지스트층(201)을 제거한 이후, 선폭이 감소된 잔류 포토레지스트층(201)을 마스크로 반도체층(130)을 식각한다. 반도체층(130)은 플라즈마 에칭 또는 반응성 이온 에칭 등의 건식 식각 방식에 의해 식각된다. 건식 식각의 경우, 대체로 비등방성 식각특성을 갖기 때문에 식각된 반도체층(130)의 에지는 잔류 포토레지스트층(201)의 에지와 거의 일치하게 형성된다.
한편, 건식 식각 공정의 경우라도, 식각 장비의 특성에 따라 피식각층은 약간 언더커팅될 수도 있다. 본 발명은 반도체층(130)의 선폭을 감소시키는 데 그 특징이 있으므로, 건식 식각 공정에서 반도체층(130)이 어느 정도 언더커팅되는 것은 오히려 바람직하다. 반도체층(130)을 식각하는 동안 잔류 포토레지스트층(201)의 일부가 소실된다.
본 실시예와 달리, 데이터선(DL)의 에지보다 옆으로 돌출된 잔류 포토레지스트층(201)을 제거하지 않고, 기판(100)의 상면으로부터 건식 식각 공정에 의해 반도체층(130)을 식각하는 경우, 형성된 잔류 반도체층(130)의 선폭은 본 실시예의 경우보다 데이터선(DL)의 에지보다 옆으로 돌출된 잔류 포토레지스트층(201)의 폭만큼 크게된다.
본 실시예에서는, 기판(100)의 배면으로부터 노광하여 데이터선(DL)의 에지 보다 옆으로 돌출된 잔류 포토레지스트층(201)을 제거하여 잔류 반도체층(130)의 선폭을 크게 감소시킨다.
도 7은 잔류 포토레지스트층을 1차 스트립핑한 것을 도시한 단면도이다.
도 7을 참조배면, 계속해서 산소 플라즈마를 이용한 애싱(ashing) 공정 등에 의하여 잔류 포토레지스트층(201)을 1차 스트립핑한다. 잔류 포토레지스트층(201)이 애싱되면 제1 영역(210)에 잔류하던 포토레지스트층(201)은 제거된다. 따라서, 제1 영역(210)에 대응하는 소스 금속층(140)이 노출된다. 또한 제2 영역(220)에 잔류하던 포토레지스트층(202)의 높이는 제거되기 전의 제 1 영역(210)의 잔류 포토레지스트층(201)의 높이와 거의 동일한 높이만큼 낮아지게 된다. 또한 제 2 영역(210)의 잔류 포토레지스트층(202)의 주변부는 일부가 소실되어 데이터선(DL)의 에지부가 노출된다.
도 8은 제1 영역에 대응하는 소스 금속층 및 반도체층의 일부가 식각된 것을 도시한 단면도이다.
도 8을 참조배면, 제1 영역(210)에 대응하는 소스 금속층(140)을 식각한다. 이로 인해, 반도체층(130) 상에는 소스 전극(142) 및 드레인 전극(144)이 형성되며, 제1 영역(210)에 대응하는 반도체층(130)이 노출된다. 한편, 1차 스트립핑 이후 노출된 데이터선(DL)의 에지부도 함께 식각되어 데이터선(DL)의 선폭이 약간 감소한다. 또한, 식각되어 제거된 데이터선(DL)의 에지부에 대응하는 반도체층(130)의 에지부가 노출된다.
계속해서, 노출된 반도체층(130)을 일부 식각한다. 도 8에서 반도체층(130) 은 비정질 실리콘 또는 다결정 실리콘으로 이루어진 액티브층(132) 및 n+ 수소화 비정질 규소 따위로 이루어진 저항성 접촉층(134)을 포함한다. 노출된 저항성 접촉층(134)이 완전히 제거되며 액티브층(132)의 일부가 식각될 수도 있다. 노출된 소스 금속층(140) 및 반도체층(130)을 식각하는 동안 잔류 포토레지스트층(202)의 일부가 미량 소실된다.
도 9는 잔류 포토레지스트층이 완전히 제거된 후 화소전극이 형성된 것을 도시한 단면도이다.
도 9를 참조배면, 산소 플라즈마를 이용한 2차 스트립 공정에 의하여 잔류 포토레지스트층(202)을 완전히 제거한다. 이때, 반도체층(130)은 산소 플라즈마에 대한 식각 선택비가 크기 때문에 거의 식각되지 않는다.
이후, 소스 전극(142) 및 드레인 전극(144)을 덮는 산화실리콘 따위로 이루어진 보호막(160)을 형성한다. 노광 및 현상 공정에 의하여 드레인 전극(144)의 일부를 노출시키는 접촉홀(162)을 형성한다.
마지막으로, 인듐 주석 옥사이드(Induim Tin Oxide : ITO) 또는 인듐 아연 옥사이드(Induim Zinc Oxide : IZO) 등의 투명한 전도성 물질을 보호막 상에 증착한다. 노광 및 현상 공정에 의하여 투명한 전도성 물질을 패터닝하여 화소전극(170)을 형성한다. 화소전극(170)은 접촉홀(162)로 연장되어 드레인 전극(144)과 전기적으로 연결된다.
이상에서 상세하게 설명한 바와 같이 본 발명에 따르면, 기판의 배면으로부 터 노광하여 잔류 소스 금속층(데이터선)의 옆으로 돌출된 잔류 포토레지스트층을 제거한다. 이후, 건식식각에 의하여 반도체층을 식각하면 데이터선 옆으로 돌출된 잔류 포토레지스트층에 대응하는 폭 만큼 반도체층이 더 식각된다. 따라서, 데이터선, 소스 전극, 드레인 전극의 하부에 형성된 반도체층의 선폭을 크게 감소시킬 수 있다. 그 결과, 백라이트에 의한 광전류 발생으로 인해 발생하는 잔상, 워터폴(water fall) 및 플리커(flicker)와 같은 현상을 크게 감소시키는 박막트랜지스터 기판을 제공할 수 있다. 또한, 데이터선 옆으로 돌출된 반도체층의 돌출부가 감소됨에 따라 화소의 개구율을 향상시킬 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (6)
- 상기 게이트선 및 게이트 전극이 형성된 기판 상에 절연층, 반도체층, 소스 금속층 및 포토레지스트층을 순차적으로 적층하는 단계;사진-식각 공정에 의하여 상기 포토레지스트층의 노광 영역 및 부분적 노광영역을 현상하고, 노출된 소스 금속층을 식각하여 데이터선을 형성하는 단계;상기 기판의 배면으로부터 노광하는 사진-식각 공정에 의하여 상기 포토레지스트층 중 상기 데이터선의 옆으로 돌출된 부분을 제거하는 단계;노출된 반도체층을 식각하는 단계;상기 부분적 노광영역 상의 잔류 포토레지스트층을 1차 스트립핑하여 제거하고, 노출된 일부 소스 금속층을 식각하여 상기 반도체층 상에 소스 전극 및 드레인 전극을 형성하는 단계;상기 소스 전극 및 드레인 전극 사이에 노출된 반도체층의 일부를 식각하는 단계; 및상기 포토레지스트층을 2차 스트립핑하여 상기 기판으로부터 상기 포토레지스트층을 완전히 제거하는 단계를 포함하는 박막트랜지스터 기판의 제조방법.
- 제1항에 있어서, 상기 데이터선, 소스 전극 및 드레인 전극을 덮는 보호막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
- 제2항에 있어서, 상기 보호막에 상기 드레인 전극의 일부를 노출시키는 접촉홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
- 제3항에 있어서, 상기 보호막 상에 투명한 전도성 물질층을 형성하고 상기 투명한 전도성 물질층을 패터닝하여 화소전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
- 제1항에 있어서, 상기 소스금속층은서로 이격된 두 개의 제1 금속층들; 및상기 제1 금속층들 사이에 개재된 제2 금속층을 포함하는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
- 제1항에 있어서, 상기 반도체층의 일부를 식각하는 단계는 아몰퍼스 실리콘을 포함하는 제 1 반도체층 상에 형성된 n+ 아몰퍼스 실리콘을 포함하는 제 2 반도체층을 식각하는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060086517A KR20080022829A (ko) | 2006-09-08 | 2006-09-08 | 박막트랜지스터 기판의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060086517A KR20080022829A (ko) | 2006-09-08 | 2006-09-08 | 박막트랜지스터 기판의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080022829A true KR20080022829A (ko) | 2008-03-12 |
Family
ID=39396641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060086517A KR20080022829A (ko) | 2006-09-08 | 2006-09-08 | 박막트랜지스터 기판의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080022829A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9171864B2 (en) | 2013-12-04 | 2015-10-27 | Samsung Display Co., Ltd. | Display substrate and method of manufacturing the same |
| US9841676B2 (en) | 2015-09-21 | 2017-12-12 | Samsung Display Co., Ltd. | Method of manufacturing display device using bottom surface exposure |
-
2006
- 2006-09-08 KR KR1020060086517A patent/KR20080022829A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9171864B2 (en) | 2013-12-04 | 2015-10-27 | Samsung Display Co., Ltd. | Display substrate and method of manufacturing the same |
| US9841676B2 (en) | 2015-09-21 | 2017-12-12 | Samsung Display Co., Ltd. | Method of manufacturing display device using bottom surface exposure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5324111B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| KR100320661B1 (ko) | 액정표시장치, 매트릭스 어레이기판 및 그 제조방법 | |
| KR100865451B1 (ko) | 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법 | |
| CN104022078B (zh) | 一种阵列基板的制备方法 | |
| CN109065551B (zh) | Tft阵列基板的制造方法及tft阵列基板 | |
| KR20100094817A (ko) | 어레이 기판의 제조방법 | |
| KR20070075808A (ko) | 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판 | |
| KR20070000025A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20110053739A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20060135995A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP5691091B2 (ja) | 薄膜形成方法、表示板用金属配線、及びこれを含む薄膜トランジスタ表示板とその製造方法 | |
| KR20060133834A (ko) | 산화아연을 박막트랜지스터의 액티브층으로 사용하는액정표시소자의 제조방법 | |
| EP2983204B1 (en) | Display device and method for manufacturing the same | |
| JP5679397B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| WO2015090008A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| JP5329019B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| KR20080022829A (ko) | 박막트랜지스터 기판의 제조방법 | |
| KR20150141452A (ko) | 산화물 박막트랜지스터를 포함하는 표시장치용 어레이 기판 및 그 제조방법 | |
| KR101813719B1 (ko) | 박막트랜지스터 어레이 기판의 제조 방법 | |
| KR20080035045A (ko) | 표시 기판의 제조 방법 | |
| KR20080030798A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR102035004B1 (ko) | 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| KR20040046384A (ko) | 액정표시장치 및 그 제조방법 | |
| KR100930573B1 (ko) | 박막트랜지스터 제조 방법 및 이를 이용한 표시 장치제조방법 | |
| WO2016029557A1 (zh) | 阵列基板及其制造方法和显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |