JPWO2008044757A1 - 導電膜形成方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法 - Google Patents

導電膜形成方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JPWO2008044757A1
JPWO2008044757A1 JP2008538761A JP2008538761A JPWO2008044757A1 JP WO2008044757 A1 JPWO2008044757 A1 JP WO2008044757A1 JP 2008538761 A JP2008538761 A JP 2008538761A JP 2008538761 A JP2008538761 A JP 2008538761A JP WO2008044757 A1 JPWO2008044757 A1 JP WO2008044757A1
Authority
JP
Japan
Prior art keywords
conductive film
copper
film
target
vacuum atmosphere
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008538761A
Other languages
English (en)
Inventor
悟 高澤
悟 高澤
応樹 武井
応樹 武井
高橋　明久
明久 高橋
浮島　禎之
禎之 浮島
谷　典明
典明 谷
石橋　暁
暁 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of JPWO2008044757A1 publication Critical patent/JPWO2008044757A1/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Nonlinear Science (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

密着性が高く、比抵抗が低い導電膜を成膜する。銅を主成分とするターゲットを、窒化ガスを導入した真空雰囲気中でスパッタリングし、銅を主成分とし、Ｔｉ等の添加金属を含有する導電膜２５を形成する。このような導電膜２５はシリコン層２３や基板２２に対する密着性が高く、基板２２上から剥がれ難い。しかも、比抵抗が低く、透明導電膜に対するコンタクト抵抗も低いので、電極膜に用いた場合でもその電気的特性が劣化しない。本発明により成膜された導電膜はＴＦＴや半導体素子の電極用のバリア膜に特に適している。

Description

本発明は、電子部品向け金属配線膜、ならびに、その成膜方法としてのスパッタリングプロセスに関するものである。
従来、電子部品用の金属配線膜には、ＡｌやＣｕなどの低抵抗材料やＭｏ、Ｃｒ等が使用されている。たとえばＴＦＴ（Ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）液晶ディスプレイではパネルの大型化とともに、配線電極の低抵抗化の要求が大きくなってきており、低抵抗配線としてＡｌやＣｕを用いる必要性が高まっている。
ＴＦＴで用いられているＡｌ配線では後工程でのヒロック発生や、Ａｌ配線をソースドレイン電極として用いた場合の下地Ｓｉ層への拡散の問題、ＩＴＯ（インジウム・錫酸化物）からなる透明電極とのコンタクト抵抗の劣化などの問題があり、それらを回避するため、ＭｏやＣｒ及びそれらを主成分とする合金膜を前後に積層するバリア層が必要となる。
一方、Ｃｕ配線に関しては、ＣｕはＡｌより低抵抗な材料である。ＡｌはＩＴＯ透明電極とのコンタクト抵抗の劣化が問題とされるが、Ｃｕは酸化しにくいためコンタクト抵抗も良好である。
従って、Ｃｕを低抵抗配線膜として用いる必要性が高まっている。しかし、Ｃｕは他の配線材料と比べて、ガラスやＳｉ等の下地材料との密着性が悪いという問題や、ソースドレイン電極として用いた場合、Ｓｉ層にＣｕが拡散するという問題があるため、Ｃｕ配線と他の層との界面に密着性の向上や拡散防止のためのバリア層が必要となる。
また半導体で用いられているＣｕメッキの下地Ｃｕシード層に関しても、上記と同様に拡散の問題から、ＴｉＮやＴａＮ等の拡散防止のバリア層が必要となっている。
Ｃｕを主成分とした電子部品向け金属配線膜の関連特許としては、ＣｕにＭｏ等の元素を添加することを特徴とする技術(特開２００５−１５８８８７)や、純粋なＣｕのスパッタリングによる成膜プロセス中に窒素や酸素を導入することを特徴とする技術(特開平１０−１２１５１)が知られているが、いずれも密着性や低抵抗化及びヒロックに対する耐性に問題がある。
特開２００５−１５８８８７号公報 特開平１０−１２１５１号公報
本発明は、上記のような従来技術の課題を解決し、低抵抗、ＩＴＯ透明電極とのコンタクト抵抗、ガラスやＳｉとの密着性、ソースドレイン電極として用いた場合のＳｉ層との拡散防止、ヒロック耐性、これらデバイスに対して要求される膜特性の優れたＣｕ系配線膜およびＣｕ系バリア層膜の製造方法を提供することを目的としている。
上記課題を解決するために本発明は、スパッタリング法により、真空雰囲気中で成膜対象物表面に、銅を主成分とし、添加金属を含む導電膜を形成する導電膜形成方法であって、化学構造中に窒素原子を有する窒化ガスを前記真空雰囲気中に供給しながら、前記真空雰囲気中で銅を主成分とするターゲットをスパッタリングし、Ｔｉと、Ｚｒと、Ｈｆと、Ｖと、Ｎｂと、Ｔａと、Ｃｒと、Ｍｏと、Ｗと、Ｍｎと、Ｆｅと、Ｒｕと、Ｏｓと、Ｃｏと、Ｎｉと、Ｂｉと、Ａｇと、Ｚｎと、Ｓｎと、Ｂと、Ｃと、Ａｌと、Ｓｉと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄとからなる群より選択されるいずれか１種類の添加金属の原子と、銅原子とを前記ターゲットから放出させ、前記導電膜を形成する導電膜形成方法である。
本発明は前記導電膜形成方法であって、表面にシリコン層と、ガラス基板と、透明導電膜のいずれか１つ又は２つ以上が露出する前記成膜対象物を用いる導電膜形成方法である。
本発明は前記導電膜形成方法であって、前記添加金属にはＴｉを選択し、前記窒化ガスには窒素ガスを用い、前記真空雰囲気の全圧に対する前記窒素ガスの分圧が０．１％以上５０％以下になるよう前記窒素ガスを導入し、前記導電膜中にＴｉを０．１原子％以上含有させる導電膜形成方法である。
本発明は、ゲート電極と、シリコンを主成分とするドレイン領域と、シリコンを主成分とするソース領域とを有し、前記ゲート電極に電圧を印加すると、前記ドレイン領域と前記ソース領域が導通する薄膜トランジスタであって、前記ドレイン領域の表面と、前記ソース領域の表面のいずれか一方又は両方には銅を主成分とする第一の導電膜が形成され、前記第一の導電膜は、前記ドレイン領域と前記ソース領域のいずれか一方又は両方が露出する成膜対象物を真空雰囲気に配置し、化学構造中に窒素原子を有する窒化ガスを前記真空雰囲気中に供給しながら、前記真空雰囲気中で銅を主成分とするターゲットをスパッタリングし、Ｔｉと、Ｚｒと、Ｈｆと、Ｖと、Ｎｂと、Ｔａと、Ｃｒと、Ｍｏと、Ｗと、Ｍｎと、Ｆｅと、Ｒｕと、Ｏｓと、Ｃｏと、Ｎｉと、Ｂｉと、Ａｇと、Ｚｎと、Ｓｎと、Ｂと、Ｃと、Ａｌと、Ｓｉと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄとからなる群より選択されるいずれか１種類の添加金属の原子と、銅原子とを前記ターゲットから放出させて形成された薄膜トランジスタである。
本発明は前記薄膜トランジスタであって、前記第一の導電膜は前記添加金属としてＴｉを０．１原子％以上含有し、前記第一の導電膜は、前記真空雰囲気の全圧に対する前記窒化ガスの分圧を０．１％以上５０％以下になるよう、窒素ガスからなる前記窒化ガスを供給して形成された薄膜トランジスタである。
本発明は、基板を有し、前記基板表面上には、薄膜トランジスタと、透明導電膜とがそれぞれ配置され、前記薄膜トランジスタは、ゲート電極と、シリコンを主成分とするドレイン領域と、シリコンを主成分とするソース領域とを有し、前記ゲート電極に電圧を印加すると、前記ドレイン領域と前記ソース領域が導通し、前記透明導電膜が前記ソース領域に接続される薄膜トランジスタ付パネルであって、前記ドレイン領域の表面と、前記ソース領域の表面のいずれか一方又は両方には銅を主成分とする第一の導電膜が形成され、前記第一の導電膜は、前記ドレイン領域と前記ソース領域のいずれか一方又は両方が露出する成膜対象物を真空雰囲気に配置し、化学構造中に窒素原子を有する窒化ガスを前記真空雰囲気中に供給しながら、前記真空雰囲気中で銅を主成分とするターゲットをスパッタリングし、Ｔｉと、Ｚｒと、Ｈｆと、Ｖと、Ｎｂと、Ｔａと、Ｃｒと、Ｍｏと、Ｗと、Ｍｎと、Ｆｅと、Ｒｕと、Ｏｓと、Ｃｏと、Ｎｉと、Ｂｉと、Ａｇと、Ｚｎと、Ｓｎと、Ｂと、Ｃと、Ａｌと、Ｓｉと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄとからなる群より選択されるいずれか１種類の添加金属の原子と、銅原子とを前記ターゲットから放出させて形成された薄膜トランジスタ付パネルである。
本発明は前記薄膜トランジスタ付パネルであって、前記第一の導電膜は、前記ドレイン領域と、前記透明導電膜の両方に密着する薄膜トランジスタ付パネルである。
本発明は前記薄膜トランジスタ付パネルであって、前記添加金属にはＴｉが選択され、前記窒化ガスには窒素ガスが用いられ、前記真空雰囲気の全圧に対する前記窒素ガスの分圧が０．１％以上５０％以下になるよう前記窒素ガスが導入され、前記第一の導電膜中にＴｉが０．１原子％以上含有された薄膜トランジスタ付パネルである。
本発明は前記薄膜トランジスタ付パネルであって、前記第一の導電膜の表面上には、前記第一の導電膜と電気的に接続された第二の導電膜が配置され、前記透明導電膜は前記第二の導電膜の表面に配置され、前記第二の導電膜は、前記薄膜トランジスタと、前記第一の導電膜が形成された状態の前記基板を真空雰囲気に配置し、化学構造中に窒素原子を有する窒化ガスを前記真空雰囲気中に供給しながら、前記真空雰囲気中で銅を主成分とするターゲットをスパッタリングし、Ｔｉと、Ｚｒと、Ｈｆと、Ｖと、Ｎｂと、Ｔａと、Ｃｒと、Ｍｏと、Ｗと、Ｍｎと、Ｆｅと、Ｒｕと、Ｏｓと、Ｃｏと、Ｎｉと、Ｂｉと、Ａｇと、Ｚｎと、Ｓｎと、Ｂと、Ｃと、Ａｌと、Ｓｉと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄとからなる群より選択されるいずれか１種類の添加金属の原子と、銅原子とを前記ターゲットから放出させて形成された薄膜トランジスタ付パネルである。
本発明は前記薄膜トランジスタ付パネルであって、前記第一の導電膜の表面には銅を主成分とする銅膜が配置され、前記成膜対象物として、前記銅膜が露出するものを用い、前記第二の導電膜は前記銅膜の表面に形成された薄膜トランジスタ付パネルである。
本発明は前記薄膜トランジスタ付パネルであって、前記添加金属にはＴｉが選択され、前記窒化ガスには窒素ガスが用いられ、前記真空雰囲気の全圧に対する前記窒素ガスの分圧が０．１％以上５０％以下になるよう前記窒素ガスが導入され、前記第二の導電膜中にＴｉが０．１原子％以上含有された薄膜トランジスタ付パネルである。
本発明は、シリコンを主成分とするシリコン層と、ガラス基板と、透明導電膜のうち、いずれか１つ又は２つ以上に接触する導電膜を有し、前記導電膜は銅を主成分とする薄膜トランジスタの製造方法であって、前記シリコン層と、前記ガラス基板と、前記透明導電膜のうち、いずれか１つ又は２つ以上が露出する成膜対象物を真空雰囲気に配置した状態で、化学構造中に窒素原子を有する窒化ガスを前記真空雰囲気中に供給しながら、前記真空雰囲気中で銅を主成分とするターゲットをスパッタリングし、Ｔｉと、Ｚｒと、Ｈｆと、Ｖと、Ｎｂと、Ｔａと、Ｃｒと、Ｍｏと、Ｗと、Ｍｎと、Ｆｅと、Ｒｕと、Ｏｓと、Ｃｏと、Ｎｉと、Ｂｉと、Ａｇと、Ｚｎと、Ｓｎと、Ｂと、Ｃと、Ａｌと、Ｓｉと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄとからなる群より選択されるいずれか１種類の添加金属の原子と、銅原子とを前記ターゲットから放出させて前記導電膜を形成する薄膜トランジスタの製造方法である。
本発明は前記薄膜トランジスタの製造方法であって、前記真空雰囲気の全圧に対する前記窒化ガスの分圧が０．１％以上５０％以下になるよう前記窒化ガスを導入し、前記スパッタリングを行う薄膜トランジスタの製造方法である。
本発明は、シリコンを主成分とするシリコン層と、前記シリコン層と接触する第一の導電膜と、銅を主成分し、前記第一の導電膜の表面に形成された銅膜と、前記銅膜の表面に形成された第二の導電膜とを有し、前記第二の導電膜に透明導電膜が接触し、前記第一、第二の導電膜は銅を主成分とする薄膜トランジスタの製造方法であって、化学構造中に窒素原子を有する窒化ガスを真空雰囲気中に供給しながら、前記真空雰囲気中で銅を主成分とするターゲットをスパッタリングし、Ｔｉと、Ｚｒと、Ｈｆと、Ｖと、Ｎｂと、Ｔａと、Ｃｒと、Ｍｏと、Ｗと、Ｍｎと、Ｆｅと、Ｒｕと、Ｏｓと、Ｃｏと、Ｎｉと、Ｂｉと、Ａｇと、Ｚｎと、Ｓｎと、Ｂと、Ｃと、Ａｌと、Ｓｉと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄとからなる群より選択されるいずれか１種類の添加金属の原子と、銅原子とを前記ターゲットから放出させ、前記第一、第二の導電膜のいずれか一方又は両方を形成する薄膜トランジスタの製造方法である。
本発明は前記薄膜トランジスタの製造方法であって、前記真空雰囲気の全圧に対する前記窒化ガスの分圧が０．１％以上５０％以下になるよう前記窒化ガスを導入し、前記スパッタリングを行う薄膜トランジスタの製造方法である。
尚、第一、第二の導電膜は互いに電気的に接続されたものであれば、第一、第二の導電膜が一体化していてもよいし、第一、第二の導電膜の間に純銅膜等の他の導電膜が密着配置されたものであってもよい。
本発明は上記のように構成されており、ターゲット（ターゲット部）は、銅を主成分とする主ターゲットと、添加金属を主成分とする副ターゲットとで構成されるか、銅を主成分とし、添加金属が含有された合金ターゲットで構成される。いずれの場合も、ターゲット部をスパッタリングすると、銅原子と、添加金属の原子が放出される。
本発明で主成分とは、主成分とする原子を５０ａｔ％（原子％）以上含有することである。即ち、銅を主成分とするものは、銅原子を５０ａｔ％以上含有する。
また、本発明で純銅とは銅を９９．９ａｔ％以上含むものである。第一、第二の導電膜は銅を主成分とするが、添加金属を含有しており、純銅よりも銅の含有量が少ない（９９．９ａｔ％未満）。
銅膜は窒素原子の含有量と、添加金属の含有量のいずれか一方又は両方が、第一、第二の導電膜よりも少なく、銅膜の比抵抗は、第一、第二の導電膜のいずれの比抵抗よりも小さくなっている。
添加金属の含有量を少なくするためには、添加金属の含有量が少ないターゲット（例えば純銅ターゲット）を真空雰囲気中でスパッタリングして成膜する。純銅ターゲットを用いた場合、銅膜の添加金属含有量は０．０１ａｔ％未満になる。
窒素原子の含有量を少なくするには、第一、第二の導電膜を成膜する時の真空雰囲気（第一の真空雰囲気）よりも、窒化ガス分圧の低い真空雰囲気中で、銅ターゲットをスパッタリングして、銅膜を形成する。
本発明によれば、低抵抗で、かつ成膜対象物に対して密着性の高い導電膜が得られる。また、導電膜をシリコン層と密着するよう形成した場合、そのシリコン層に銅の拡散が起こらない。導電膜を透明導電膜と密着するよう形成した場合、透明導電膜に対するコンタクト抵抗も低い。従って、シリコン層や透明導電膜に密着する膜、具体的には、ＴＦＴのソース電極やドレイン電極や、それら電極のバリア膜として特に適している。
本発明に用いる成膜装置の一例を説明する断面図 （ａ）〜（ｃ）：導電膜と銅膜を成膜する工程を説明する断面図 窒素ガスの分圧と比抵抗との関係を示すグラフ（Ｔｉ） 後アニール温度と比抵抗との関係を示すグラフ（Ｔｉ） 導電膜のシリコン層拡散性を示す電子顕微鏡写真 銅膜のシリコン層拡散性を示す電子顕微鏡写真 （ａ）〜（ｄ）：第一例のＴＦＴパネルを製造する工程の前半を説明する断面図 （ａ）、（ｂ）：第一例のＴＦＴパネルを製造する工程の後半を説明する断面図 本発明により製造されるＴＦＴパネルの第二例を説明する断面図 本発明により製造されるＴＦＴパネルの第三例を説明する断面図 窒素ガスの分圧と比抵抗との関係を示すグラフ（Ｚｒ） 後アニール温度と比抵抗との関係を示すグラフ（Ｚｒ） （ａ）〜（ｅ）：第四例のＴＦＴを製造する工程の前半を説明する断面図 （ａ）〜（ｄ）：第四例のＴＦＴを製造する工程の後半を説明する断面図 ゲート電極と蓄積容量電極を説明するための拡大断面図 液晶表示装置の一例を説明するための断面図
符号の説明
１……成膜装置 ２……第一の成膜室（真空槽） １０……ターゲット部 １１……主ターゲット １２……副ターゲット ２２、４１、８２……基板 ２３、６１、８６……シリコン層 ２５、５２、５４、９３……導電膜（第一、第二の導電膜） ２６……銅膜 ４０、８０、１４０……ＴＦＴパネル ６０、９０、２２０……ＴＦＴ ６２、８７、２２５……ソース領域 ６４、８９、２２６……ドレイン領域 ７１、８５……透明電極（透明導電膜）
本発明により導電膜を形成する工程について詳細に説明する。
図１の符号１は本発明に用いる成膜装置の一例を示している。成膜装置１は真空槽からなる第一の成膜室２を有しており、第一の成膜室２には真空排気系９と、スパッタガス供給系６と、窒素ガス供給系８とが接続されている。
この成膜装置１を用いて導電膜を成膜するには、先ず、真空排気系９によって第一の成膜室２の内部を真空排気し、真空排気を続けながらスパッタガス供給系６と窒素ガス供給系８からそれぞれスパッタガスと窒化ガス（ここでは窒素ガス、Ｎ2）を第一の成膜室２内部に導入し、窒素ガスを含有する所定圧力の第一の真空雰囲気を形成する。
図２（ａ）の符号２１は基板２２の表面にシリコン層２３（ここではアモルファスシリコン層）が形成された成膜対象物を示しており、スパッタガス及び窒素ガスの導入と、真空排気とを続け、第一の真空雰囲気を維持したまま成膜対象物２１を第一の成膜室２内部に搬入する。
第一の成膜室２の内部には基板ホルダ７と、ターゲット部１０とが互いに対面するよう配置されており、成膜対象物２１をシリコン層２３が形成された面をターゲット部１０に向けて基板ホルダ７に保持させる。基板ホルダ７の裏面側には加熱手段４が配置されており、加熱手段４に通電して基板ホルダ７上の成膜対象物２１を所定の成膜温度に加熱する。
ターゲット部１０は銅を主成分とする主ターゲット１１と、添加金属（ここではＴｉ）を主成分とする副ターゲット１２（ペレット）とを有している。
主ターゲット１１は平面形状が長方形、矩形、円形等の板状である。主ターゲット１１は片面を基板ホルダ７に向けて配置されている。
副ターゲット１２は板状、球状、棒状等その形状は特に限定されないが、平面形状が主ターゲット１１よりも小さい。副ターゲット１２は主ターゲット１１の基板ホルダ７に向けた側の面上に配置されている。
主ターゲット１１と副ターゲット１２は真空槽２外部に配置された電源５に電気的に接続されている。
主ターゲット１１の裏面には磁界形成装置１４が配置されており、第一の真空雰囲気を維持しながら、電源５から主ターゲット１１と副ターゲット１２の両方に電圧を印加すると、主ターゲット１１と副ターゲット１２の両方がマグネトロンスパッタされ、銅のスパッタ粒子と、添加金属のスパッタ粒子がそれぞれ放出される。それらのスパッタ粒子は成膜対象物２１のシリコン層２３表面に到達する。
上述したように、副ターゲット１２の平面形状は、主ターゲット１１の平面形状に比べて小さい。添加金属のスパッタ粒子が放出される量は、銅のスパッタ粒子が放出される量よりも小さいから、成膜対象物２１に到達する銅スパッタ粒子の量は、添加金属のスパッタ粒子よりも多い。従って、シリコン層２３表面には、銅を主成分とし、添加金属が含有された導電膜２５が成長する（図２（ｂ））。
尚、成膜対象物は、表面にガラスが露出する基板（ガラス基板）を用い、導電膜２５をガラス基板の表面に成長させてもよい。
導電膜２５が成長している間、成膜対象物２１を上述した成膜温度に維持すると、導電膜２５のシリコン層２３や基板２２（例えばガラス基板）に対する密着性がより高くなる。
第一の成膜室２には真空槽で構成された第二の成膜室３が接続されている。第二の成膜室３には真空排気系９とスパッタガス供給系６とが接続されており、真空排気系９で第二の成膜室３内部を真空排気した後、真空排気を続けながらスパッタガス供給系６からスパッタガスを供給して、第二の成膜室３内部に窒素ガスを含有しない第二の真空雰囲気を形成しておく。
導電膜２５を所定膜厚まで成長させた後、成膜対象物２１の一部を後述する「密着性試験」と、「比抵抗試験」と、「密着性、比抵抗、拡散試験」、「添加金属の種類」のために成膜装置１から取り出し、不図示の加熱装置に搬入して加熱処理（アニール処理）を行い、残りの成膜対象物２１を第二の真空雰囲気を維持したまま第二の成膜室３内部に搬入する。
第二の成膜室３内部には銅を主成分する銅ターゲット１５が配置されている。第二の真空雰囲気を維持しながら、第二の成膜室３を接地電位に置いた状態で銅ターゲット１５に負電圧を印加してスパッタリングすると、導電膜２５の表面に、銅を主成分とする銅膜２６が成長する（図２（ｃ））。
銅ターゲット１５は添加金属を含有しない。また、第二の真空雰囲気は窒素ガスを含有しない。
第二の真空雰囲気で、副ターゲットのような他のターゲットをスパッタリングせず、銅ターゲット１５だけをスパッタリングして形成される銅膜は、窒素と添加金属のいずれも含有しない。銅ターゲット１５として純銅（銅を９９．９ａｔ％以上含む）を用いた場合には、銅膜２６は純銅からなる。
図２（ｃ）は銅膜２６が形成された状態を示しており、この状態の成膜対象物２１を成膜装置１から取り出し、後述する「電極評価試験」に用いた。
＜密着性試験＞
主ターゲット１１として直径７インチの銅（純度９９．９ａｔ％以上）ターゲットを、副ターゲット１２としてＴｉからなるものを用いた。
導電膜２５中のＴｉの含有量と、成膜時の窒素分圧と、アニール処理時の加熱温度（後アニール温度）を変えて、ガラス基板の表面に導電膜２５を成膜し、１２５種類の試験片を作製した。
更に、副ターゲット１２をＺｒからなるものに変えた以外は、上記と同じ工程でガラス基板の表面に導電膜２５を成膜し、１２５種類の試験片を作製した。
尚、各導電膜２５の成膜条件は、導電膜２５の目標膜厚が３００ｎｍ、スパッタガスがＡｒガス、第一の成膜室２内部の全圧が０．４Ｐａとした。導電膜２５中のＴｉ及びＺｒの含有量と、成膜時の全圧（真空槽の内部圧力）に対する窒素分圧の割合と、後アニール温度とを下記表１、２に示す。
上記表１、２中の「ａｓ ｄｅｐｏ.」とは導電膜２５成膜後に加熱を行わなかった場合である。また、Ｔｉがゼロの場合と、Ｚｒがゼロの場合は上記主ターゲット上に副ターゲットを配置せず、主ターゲットだけをスパッタリングした場合である。得られた導電膜２５について下記に示す条件で「密着性」を調べた。
〔密着性〕
成膜対象物２１の導電膜２５が成膜された面に先端が鋭利なカッタナイフで１ｍｍ角のマスを１０行×１０列、計１００個の刻みを入れ、粘着テープ（型番６１０のスコッチテープ）を貼り付けた後、粘着テープを剥がした時に残存する膜の個数で評価した。全部剥離した場合は０／１００、密着性が高く１つも剥離しない場合は１００／１００となり、分子の数が大きい程密着性が高いことになる。その結果を上記表１、２に記載した。
上記表１、２から明らかなように、成膜時に窒素ガスを導入しないとＴｉやＺｒの含有量が２０ａｔ％（原子％）と多くても導電膜の一部は剥がれたが、成膜時に窒素ガスが全圧の０．１％以上導入されていれば、ＴｉやＺｒの含有量が０．１ａｔ％と低くても導電膜２５の剥がれが殆ど起こらなかった。
また、ＴｉやＺｒを含有させなくても、窒素ガスの導入量を増やせば密着性は向上する。しかし、窒素ガスの導入量が全圧の５０％と多くても導電膜の剥がれを７０〜８０％しか防止できない。十分な密着性を得るためには、導電膜２５にＴｉやＺｒ等の添加金属を含有させることと、成膜時に窒素ガスを導入することの両方が必要であることがわかる。
尚、導電膜２５を成膜する時の成膜温度について検討したところ、成膜温度を１２０℃以上にすれば、成膜時に加熱しない場合に比べ密着性が顕著に向上することが分かった。
＜比抵抗試験＞
添加金属の含有量が０ａｔ％（純銅）、Ｔｉの含有量が０．５ａｔ％、Ｚｒの含有量が０．５ａｔ％の導電膜２５を、窒素の導入量を変えて、ガラス基板の表面に成膜した。
尚、成膜条件は、後アニール温度を全て３５０℃とした以外は上記「密着性試験」の場合と同じにした。得られた導電膜２５の比抵抗を測定した。
その測定結果を図３、図１１に示す。図３、図１１の横軸は真空槽内の窒素分圧の全圧に対する割合を示し、縦軸は比抵抗を示す。
図３、図１１から明らかなように、ＴｉやＺｒ等の添加金属を含有させずに成膜した導電膜（銅膜）は窒素ガスの導入量が多くなる程比抵抗が上昇した。これに対し、添加金属が含有された導電膜２５（合金膜）は、窒素ガス導入量がゼロの時には比抵抗が銅膜よりも高かったが、窒素ガスの導入量が増える程比抵抗が下がり、成膜時の窒素ガス分圧が３％の時に比抵抗が略等しくなり、窒素ガス分圧１０％の時には銅膜よりも比抵抗が低くなった。
これは、ＴｉやＺｒ等の添加金属は、Ｃｕと固溶しない性質によることに加え、ＣｕとＮ2とが反応しないため、添加金属とＮ2の反応物である窒化物がＣｕと積極的に分離するためと考えられる。その結果、Ｃｕ単体を用いた導電膜に比べ、添加金属を含有させたものの方が比抵抗が低下するのである。
上述したように、ＴｉやＺｒ等の添加金属を含有させ、かつ成膜時に窒素ガスを導入した導電膜２５は、添加金属を含有させない導電膜や、成膜時に窒素ガスを導入しなかった導電膜に比べてガラス基板やシリコン層等の成膜対象物への密着性が高い。従って、本発明の導電膜２５は密着性と抵抗値の低さの両方を兼ね備えていることが分かる。
尚、参考として成膜時に窒素を導入せずに、添加金属の含有量と後アニール温度をそれぞれ変えて導電膜を成膜して試験片を作成し、その導電膜の比抵抗を測定した。添加金属がＴｉの場合の測定結果を図４に示し、添加金属がＺｒの場合の測定結果を図１２に示す。
図４、図１２から明らかなように、導電膜成膜後にアニール処理することで比抵抗が下がっており、添加金属が含有された導電膜は後アニール温度が高い程比抵抗が低下する傾向が見られた。
これは、ＺｒやＴｉ等の添加金属は、Ｃｕと固溶しない性質を持つため、後アニールしたことにより、該添加金属が析出してＣｕ単体としての抵抗値に近づいたためである。また、成膜時に導電膜を所定の成膜温度（例えば１２０℃以上）に加熱することで、後アニール温度よりも低温で低抵抗化する。
＜密着性、比抵抗、拡散試験＞
成膜対象物としてガラス基板とシリコン基板を用い、ガラス基板の表面とシリコン基板のシリコン層（Ｓｉ層）表面に導電膜を形成し、試験片を得た。
尚、導電膜２５成膜条件は、膜厚を３５０ｎｍに変えた以外は、上記「密着性試験」の「後アニール温度」が４５０℃の場合と同じにした。
ガラス基板の表面に導電膜が形成された試験片について、上記「密着性試験」と、導電膜２５の比抵抗の測定を行った。Ｓｉ層の表面に導電膜が形成された試験片について、Ｓｉ層への銅拡散の有無を確認した。尚、Ｓｉ層への銅拡散の有無は、導電膜２５をエッチングによって除去した後のＳｉ層表面を電子顕微鏡で観察した。
「密着性試験」と「比抵抗」の測定結果と、銅拡散の有無の結果を下記表３、４に記載した。添加金属としてＴｉを用いた場合の、Ｔｉの含有量が３ａｔ％、窒素分圧が３％の条件で成膜した場合のＳｉ層表面の電子顕微鏡写真を図５に示し、Ｔｉの含有量がゼロ、スパッタリング時の窒素分圧が０％の条件で成膜した場合Ｓｉ層表面の電子顕微鏡写真を図６に示す。
上記表３、４、図５、６から明らかなように、ＴｉやＺｒ等の添加金属の含有量がゼロであり、窒素分圧が０％の場合にはシリコン層への銅の拡散があった。 添加金属が０．１ａｔ％以上含有された場合には、シリコン層へ銅が拡散せず、きれいな表面を保ったままになっていた。これは、導電膜２５中で分離した添加金属もしくは添加金属の窒化物（ＴｉＮ、ＺｒＮ）がＣｕとＳｉとの反応のバリアとして機能するためと考えられる。
また、シリコン層に対する密着性は、導電膜２５中の添加金属の含有量が０．１ａｔ％以上であり、かつ、真空雰囲気の全圧に対する窒素ガス分圧が０．１％以上であれば、導電膜２５が１００％近く剥がれないことが確認された。
比抵抗は、添加金属の含有量が増える程高くなる傾向があった。しかし、成膜時に全圧の３％以上になるよう窒素ガスを導入をした場合には、添加金属の含有量が２０％と多くても、添加金属を含有させなかった物と同程度にまで比抵抗が下がった。
以上のことから、添加金属を０．１ａｔ％以上含有させ、かつ成膜時に窒素ガスを全圧の０．３％以上になるよう導入した導電膜２５は、密着性に優れているだけでなく、比抵抗が純銅膜と同程度に低く、しかもシリコン層に対する銅の拡散防止能力をも有することが分かる。
上述したように、窒素ガスの導入量が多くなる程比抵抗は下がる傾向があったが、窒素ガスの導入量が第一の真空雰囲気の全圧の５０％を超え、スパッタガスの導入量が全圧の５０％未満となると、スパッタ速度が極端に低下し、成膜効率が悪化するので、窒素ガスの導入量の上限は、第一の真空雰囲気の全圧の５０％以下とすることが望ましい。
＜電極評価試験＞
窒素ガスの導入量を全圧の３％にし、添加金属（Ｔｉ、Ｚｒ）の含有量がそれぞれ０．１ａｔ％、３ａｔ％、１０ａｔ％の導電膜２５を形成した。尚、成膜対象物としてはガラス基板とシリコン基板を用いた。導電膜２５の成膜条件は、膜厚を５０ｎｍに変えた以外は、上記「密着性、比抵抗、拡散試験」の場合と同じにした。
導電膜２５の表面に、更に膜厚３００ｎｍの銅膜２６を形成し、導電膜２５と銅膜２６が積層された試験片を作成した。尚、銅膜２６は第二の成膜室３内に窒素ガスを導入せずに銅ターゲット（純銅ターゲット）をスパッタリングして成膜した。
成膜対象物がガラス基板の試験片について「比抵抗」と「密着性」を測定し、成膜対象物がシリコン基板の試験片について「Ｓｉへの拡散性」を測定した。
その測定結果を下記表５、６の「Ｃｕ／Ｃｕ−Ｔｉ」の欄に記載する。尚、表５、６の「Ｃｕ」の欄と「Ｃｕ−Ｔｉ」の欄には、上記表３、４の測定結果のうち、窒素ガスの導入量が全圧の３％、添加金属の含有量がそれぞれ０ａｔ％、０．１ａｔ％、３ａｔ％、１０ａｔ％の場合の測定結果を記載した。
上記表５、６から明らかなように、導電膜２５の表面に銅膜２６を成膜した積層膜は、銅膜単体と同程度に比抵抗が低いだけではなく、導電膜２５単体と同様に、密着性と、Ｓｉへの拡散防止性に優れていた。
以上のことから、本願の成膜方法で成膜された導電膜２５に、添加金属を含有せず、かつ窒素ガスを導入しない条件で作製した銅膜を形成したものは、ガラス基板やシリコン層と密着する電極として特に優れていることが分かる。
＜ＩＴＯに対するコンタクト抵抗＞
上記「密着性、比抵抗、拡散試験」で作成した試験片のうち、成膜対象物としてガラス基板を用い、成膜時の窒素ガスの導入量が全圧の３％、導電膜２５中の添加金属（Ｔｉ、Ｚｒ）含有量がそれぞれ０．１ａｔ％、３ａｔ％、１０ａｔ％の試験片を用意した。各試験片の導電膜２５表面に膜厚１５０ｎｍのＩＴＯ薄膜を形成した。
上記導電膜２５に変え、Ａｌ膜と、銅膜を形成した試験片を用いた以外は、上記６種類の試験片と同じ条件でＩＴＯ薄膜を形成した。尚、銅膜は窒素ガスを導入せずに純銅ターゲットをスパッタリングして形成した。
ＩＴＯ薄膜が形成された状態の試験片について、加熱処理しないものと（ａｓ ｄｅｐｏ．）、２５０℃でアニール処理したものと、ＩＴＯ膜と導電膜２５（又は銅、Ａｌ膜）との間のコンタクト抵抗を測定した。その測定結果を下記表７、８に記載する。
上記表７、８から明らかなように、Ａｌ膜はコンタクト抵抗が高く、特にアニール処理後はＴＦＴに使用不可能な程コンタクト抵抗が高かった。これに対し、本願により形成された導電膜２５は、銅膜と同程度にコンタクト抵抗が低く、アニール処理後のコンタクト抵抗の上昇も小さかった。
従って、本発明により成膜された導電膜２５は、上述したようにＳｉ層やガラス基板に対する密着性、比抵抗に優れ、Ｓｉ層への拡散防止性に優れているだけでなく、ＩＴＯのような透明電極に対するコンタクト抵抗値も低く、ＩＴＯに密着する電極としても優れていることが分かる。
＜添加金属の種類＞
次に、ＴｉとＺｒに変え、副ターゲットとして下記表９に記載した各添加金属を用いた以外は、上記「密着性試験」と同じ条件でスパッタリングを行い、添加金属がそれぞれ１ａｔ％含有された導電膜２５（合金膜）を作成した。添加元素の種類と、スパッタリング時の真空槽内の窒素分圧とを下記表９に記載する。
合金膜が形成された基板を３５０℃、４５０℃の後アニール温度で加熱処理し、試料片を作成し、各試料片の合金膜について比抵抗の測定と、密着性試験を行った。その結果を上記表９に記載した。
上記表９から明らかなように、各添加金属を用いた場合では、スパッタリング時に窒素ガスを含有しなかった場合（窒素ガス分圧０％）に比べ、窒素ガスを含有した場合には密着性が向上していた。
以上の結果から、添加金属としては、ＴｉとＺｒ以外にも、Ｈｆと、Ｖと、Ｎｂと、Ｔａと、Ｃｒと、Ｍｏと、Ｗと、Ｍｎと、Ｆｅと、Ｒｕと、Ｏｓと、Ｃｏと、Ｎｉと、Ｂｉと、Ａｇと、Ｚｎと、Ｓｎと、Ｂと、Ｃと、Ａｌと、Ｓｉと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄを使用可能なことが確認された。
次に、本発明のＴＦＴ（薄膜トランジスタ）の第一例について説明する。
図７（ａ）の符号４１は表面に絶縁層（例えばＳｉＯ2層）４２が形成された透明基板を示しており、絶縁層４２の表面の所定領域にはＳｉを主成分とし、ドーパントが添加されたシリコン層６１が配置されている。
シリコン層６１にはソース領域６２と、ドレイン領域６４とが形成され、ソース領域６２とドレイン領域６４との間にはチャネル領域６３が形成されている。
シリコン層６１の表面にはソース領域６２と、チャネル領域６３と、ドレイン領域６４に亘ってゲート酸化膜６６が形成され、ゲート酸化膜６６の表面にはゲート電極６７が配置されている。
絶縁層４２のゲート電極６７が配置された側の面は第一の層間絶縁膜４３で覆われている。ソース領域６２の一部と、ドレイン領域６４の一部はゲート酸化膜６６からはみ出しており、第一の層間絶縁膜４３には、ソース領域６２がゲート酸化膜６６からはみ出た部分が底面に露出する第一の貫通孔６９ａと、底面にドレイン領域６４のゲート酸化膜６６からはみ出した部分が露出する第二の貫通孔６９ｂとが形成されている。
この状態の透明基板４１を成膜対象物として図１に示した成膜装置１に搬入し、図２（ｂ）に示した工程で、第一の層間絶縁膜４３が形成された側の面に第一の導電膜を形成し、更に図２（ｃ）に示した工程で第一の導電膜の表面に銅膜を形成する。
図７（ｂ）は第一の導電膜５２と銅膜５３が形成された状態を示しており、第一の導電膜５２は第一の層間絶縁膜４３の表面と、第一、第二の貫通孔６９ａ、６９ｂの内壁面及び底面と密着している。従って、第一の導電膜５２は第一、第二の貫通孔６９ａ、６９ｂの底面でソース領域６２の表面とドレイン領域６４の表面にそれぞれ密着している。また、この状態では、第一、第二の貫通孔６９ａ、６９ｂの内部は第一の導電膜５２と銅膜５３とで充填されている
その状態の透明基板４１を、第二の成膜室３から第一の成膜室２に戻し、第一の層間絶縁膜４３の表面に第一の導電膜５２を形成した方法と同じ方法で、銅膜５３の表面に第二の導電膜５４を形成する（図７（ｃ））。
図７（ｃ）の符号５０は第一、第二の導電膜５２、５４と銅膜５３とからなる導電体を示している。第一、第二の導電膜５２、５４と一緒に銅膜５３を積層することで、導電体５０全体の抵抗を低くすることができる。
次に、この導電体５０をパターニングして、導電体５０の第一の貫通孔６９ａに充填された部分と、第二の貫通孔６９ｂに充填された部分を分離する。
図７（ｄ）の符号５１は導電体５０の第一の貫通孔６９ａに充填された部分と、その周囲に残った部分とからなるソース電極を示し、同図の符号５５は導電体５０の第二の貫通孔６９ｂに充填された部分と、その周囲に残った部分とからなるドレイン電極を示しており、ソース電極５１とドレイン電極５５は上記パターニングによって互いに分離している。
上述したように、第一の導電膜５２は第一、第二の貫通孔６９ａ、６９ｂの底面でソース領域６２とドレイン領域６４に密着するから、ソース電極５１の第一の導電膜５２がソース領域６２に、ドレイン電極５５の第一の導電膜５２がドレイン領域６４に電気的に接続されている。
銅膜５３と第二の導電膜５４は第一の導電膜５２に電気的に接続されているから、ソース電極５１の銅膜５３と第二の導電膜５４は第一の導電膜５２を介してソース領域６２に電気的に接続され、ドレイン電極５５の銅膜５３と第二の導電膜５４は第一の導電膜５２を介してドレイン領域６４に電気的に接続されている。従って、ソース電極５１全体がソース領域６２に電気的に接続され、ドレイン電極５５全体がドレイン領域６４に電気的に接続されている。
次に、透明基板４１のソース電極５１とドレイン電極５５が形成された側の面に第二の層間絶縁膜４４を形成し、第二の層間絶縁膜４４表面の所定位置に遮蔽膜７６を配置した後、第二の層間絶縁膜４４の遮蔽膜７６が配置された側の面に第三の層間絶縁膜４６を形成する（図８（ａ））。
次いで、ドレイン電極５５の真上に位置で第二、第三の層間絶縁膜４４、４６を連通する第三の貫通孔７２を形成し、該第三の貫通孔７２の底面にドレイン電極５５の第二の導電膜５４を露出させた後、第三の貫通孔７２が形成された側の面に、スパッタリング法等によってＩＴＯの透明導電膜を形成し、該透明導電膜をパターニングして、第三の貫通孔７２を充填する透明導電膜と、第三の貫通孔７２上とその周囲に残った透明導電膜とで透明電極７１を構成する（図８（ｂ））。
図８（ｂ）の符号４０は透明電極７１が形成された状態のＴＦＴパネル（薄膜トランジスタ付パネル）を示している。
上述したように、第三の貫通孔７２の底面にはドレイン電極５５の第二の導電膜５４の表面が位置するから、透明電極７１はドレイン電極５５の第二の導電膜５４に電気的に接続されている。
従って、ドレイン電極５５の銅膜５３と第一の導電膜５２は第二の導電膜５４を介して透明電極７１に電気的に接続され、ドレイン電極５５全体が透明電極７１に電気的に接続され、ドレイン電極５５を介して透明電極７１とドレイン領域６４とが電気的に接続されている。
ソース電極５１は不図示のソース配線に接続されている。ソース電極５１とドレイン電極５５との間に電圧を印加した状態で、ゲート電極６７に電圧を印加すると、ソース領域６２とドレイン領域６４の間で、チャネル領域６３を通って電流が流れる。透明電極７１は、ドレイン電極５５と、ドレイン領域６４と、チャネル領域６３と、ソース領域６２とを介してソース電極５１に接続される。
本発明により成膜された第一、第二の導電膜５２、５４はＳｉに対する密着性が高いので、ソース電極５１とドレイン電極５５はシリコン層６１から剥がれ難く、しかも第一、第二の導電膜５２、５４は拡散防止性が高いので、シリコン層６１に銅膜５３の構成金属（Ｃｕ）が拡散しない。
また、本発明により形成された第一、第二の導電膜５２、５４は比抵抗が低い上、透明導電膜との間のコンタクト抵抗も低いので、このＴＦＴ６０のソース電極５１とドレイン電極５５は導通性に優れている。
このように、本発明により成膜された導電膜は、シリコン層６１や透明電極７１と密着する電極のバリア膜として適している。
尚、ＴＦＴパネル４０の透明基板４１表面上には、ＴＦＴ６０から離間した位置にゲート配線膜やソース配線膜等他の配線や他の電気部品も配置されている。ここでは、ゲート配線膜７４を図示した。
以上は、ソース電極５１とドレイン電極５５の表面と裏面に、それぞれ第一、第二の導電膜を配置する場合について説明したが本発明はこれに限定されるものではない。
図９の符号８０は本発明により製造されるＴＦＴパネルの第二例を示している。このＴＦＴパネル８０は、透明基板８２と、透明基板８２表面に配置されたＴＦＴ９０とを有している。
このＴＦＴ９０のゲート電極８３は透明基板８２表面に配置されており、透明基板８２のゲート電極８３が配置された側の面には、ゲート電極８３の表面及び側面を覆う絶縁膜８４が形成され、絶縁膜８４表面のゲート電極８３上の位置にはシリコン層８６が配置され、絶縁膜８４表面のシリコン層８６から離間した位置には、透明導電膜からなる透明電極８５が配置されている。
シリコン層８６には、図８（ｂ）に示したシリコン層６１と同様にソース領域８７と、チャネル領域８８と、ドレイン領域８９とが形成されている。ソース領域８７の表面にはソース電極９１の底面が密着し、ドレイン領域８９の表面にはドレイン電極９２の底面が密着している。ドレイン電極９２は一部が透明電極８５まで伸ばされ、その底面が透明電極８５の表面と密着しており、従ってドレイン電極９２の底面は、ドレイン領域８９と透明電極８５の両方に密着している。
ソース電極９１とドレイン電極９２は、本発明の形成方法により成膜された導電膜９３と、該導電膜９３表面に配置された銅膜９４とを有している。
ソース電極９１とドレイン電極９２とは、例えば、透明基板８２の表面上に透明電極８５と、シリコン層８６とが露出された物を成膜対象物として用い、該成膜対象物の透明電極８５とシリコン層８６とが露出する面全部に導電膜を形成し、該導電膜の表面に銅膜を形成した後、導電膜と銅膜とを一緒にパターニングして形成されている。
ドレイン電極９２とソース電極９１の底面にはそれぞれ導電膜９３が位置している。上述したようにドレイン電極９２の底面はドレイン領域８９と透明電極８５の両方に密着しているから、ドレイン電極９２の導電膜９３は、透明電極８５とドレイン領域８９の両方に電気的に接続されている。
銅膜９４は導電膜９３と密着しているから、ドレイン電極９２の銅膜９４は導電膜９３を介して透明電極８５とドレイン領域８９の両方に電気的に接続され、ドレイン電極９２全体がドレイン領域８９と透明電極８５の両方に電気的に接続されている。
また、ソース電極９１は底面がソース領域８７に密着しているから、ソース電極９１の導電膜９３はソース領域８７に電気的に接続され、ソース電極９１の銅膜９４は導電膜９３を介してソース領域８７に電気的に接続され、ソース電極９１全体がソース領域８７に電気的に接続されている。
上述したように、本発明により成膜された導電膜９３はＩＴＯとのコンタクト抵抗が低いので、ドレイン電極９２と透明電極８５との導通性は優れている。
このＴＦＴパネル８０においても、ソース電極９１は不図示のソース配線に接続されている。ソース電極９１とドレイン電極９２の間に電圧を印加した状態で、ゲート電極８３に電圧を印加すると、ソース領域８７と、ドレイン領域８９との間でチャネル領域８８を通って電流が流れる。透明電極８５は、ソース領域８７と、チャネル領域８８と、ドレイン領域８９と、ドレイン電極９２とを介して、ソース電極９１に接続される。
以上は、ソース電極とドレイン電極を導電膜と、銅膜とで構成した場合について説明したが本発明はこれに限定されるものではない。図１０の符号１４０は本発明の第三例のＴＦＴパネルを示しており、このＴＦＴパネル１４０はソース電極１５１とドレイン電極１５５が、本発明により形成された導電膜のみで構成された以外は、上記図８（ｂ）に示したＴＦＴパネル４０と同じ構成を有している。銅膜を積層しないことで抵抗は高くなるが、Ａｌ等に比べれば抵抗の低い膜を得られる。
本発明のＴＦＴパネルは、例えば、液晶ディスプレイや有機ＥＬ表示装置等に用いられる。
以上は透明電極７１、８５の構成材料としてＩＴＯを用いたが本発明はこれに限定されず、ＩＴＯ以外にも酸化亜鉛膜等、種々の金属酸化物からなる透明導電膜を用いることができる。
また、導電膜の成膜に用いるターゲット部１０も特に限定されるものではない。例えば、ターゲット部１０を、銅を主成分とし、添加金属が１種類以上含有された１枚のターゲット（合金ターゲット）で構成してもよい。
合金ターゲットの形状は特に限定されず、例えば、平面形状が長方形、正方形、円形等の板状である。
合金ターゲットは、図１のターゲット部１０の代わりに、成膜室（第一の成膜室２）内部に配置される。成膜対象物を、導電膜が成膜すべき面を、合金ターゲットの表面に向けて配置した状態で、合金ターゲットをスパッタリングして、導電膜を成膜する。ターゲットをマグネトロンスパッタする場合は、磁界形成装置１４を合金ターゲットの裏面側に配置しておく。
合金ターゲットをスパッタリングすると、該ターゲットからは銅と添加金属の合金のスパッタ粒子と、銅のスパッタ粒子と、添加金属のスパッタ粒子が放出される。
要するに、ターゲット部１０が合金ターゲットで構成される場合も、ターゲット部１０が主ターゲット１１と副ターゲット１２で構成される場合も、いずれの場合も、ターゲット部１０からはスパッタリングによって、銅原子と添加金属原子が放出され、成膜対象物の表面に銅原子と添加金属原子の両方を含む導電膜（第一、第二の導電膜）が成長する。
以上は、銅を主成分とする銅膜５３と、導電膜（第一、第二の導電膜５２、５４）を別々のターゲットを用いて作成する場合について説明したが、本発明はこれに限定されるものではない。
例えば、第一の成膜室２内部で窒素ガスとスパッタガスを導入しながらターゲット部１０をスパッタリングして導電膜を成膜した後、第一の成膜室２内部を真空排気して、導電膜成膜時よりも第一の成膜室２内部の窒素ガス分圧を低下させてから、導電膜の成膜に用いたのと同じターゲット部１０をスパッタリングして銅膜を成膜してもよい。
この場合、銅膜は第一、第二の導電膜と同じ添加金属を含有するが、成膜時の窒素ガス分圧が低いので、第一、第二の導電膜よりも比抵抗が低くなる。
第一、第二の導電膜５２、５４は同じターゲット部１０を用いて成膜してもよいし、異なるターゲット部１０を用いて成膜し、添加金属の種類や含有量を変えてもよい。また、第一、第二の導電膜５２、５４を成膜する時の窒素分圧は同じであってもよいし、窒素分圧を変えてもよい。
アニール処理の方法は特に限定されないが、真空雰囲気中で行うことが好ましく、また、導電膜が形成された状態の成膜対象物を、他の成膜室や加熱装置へ搬送する間、成膜対象物を大気に晒さず、真空雰囲気中で搬送することが好ましい。
スパッタガスはＡｒに限定されず、Ａｒ以外にもＮｅ、Ｘｅ等を用いることもできる。また、本発明により形成された導電膜は、ＴＦＴや、ＴＦＴパネルの電極やバリア膜だけではなく、半導体素子や配線板等の他の電子部品のバリア膜や電極（配線膜）に用いることもできる。
導電膜と銅膜を積層する場合、導電膜の膜厚は特に限定されないが厚すぎると電極全体の比抵抗が高くなるので、電極全体の膜厚の１／３以下が好ましい。また、シリコン層やガラス基板に対する密着性と拡散防止性を考慮すると、導電膜の膜厚は１０ｎｍ以上であることが好ましい。
また、窒化ガスは化学構造中に窒素原子を含むガスであれば特に限定されず、窒素（Ｎ2）以外にも、ＮＨ3、ヒドラジン、アミン系アルキル化合物、アジ化合物等を用いることもできる。これらの窒化ガスは単独で用いてもよいし、２種類以上を混合して用いてもよい。
透明基板はガラス基板に限定されず、例えば石英基板、プラスチック基板を用いることもできる。
本発明に用いるシリコン層の種類や製造方法は特に限定されず、例えば、スパッタ法や蒸着法等で堆積させたシリコン層（アモルファスシリコン層、ポリシリコン層）等、ＴＦＴのシリコン層に用いられるものを広く用いることができる。
本発明に用いる添加金属は、Ｔｉと、Ｚｒと、Ｈｆと、Ｖと、Ｎｂと、Ｔａと、Ｃｒと、Ｍｏと、Ｗと、Ｍｎと、Ｆｅと、Ｒｕと、Ｏｓと、Ｃｏと、Ｎｉと、Ｂｉと、Ａｇと、Ｚｎと、Ｓｎと、Ｂと、Ｃと、Ａｌと、Ｓｉと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄが好ましく、これらは１種類だけを用いて１種類の添加金属を含む導電膜を形成してもよいし、２種類以上を用い、２種類以上の添加金属を含む導電膜を形成してもよい。上記添加金属のうち、本願にはＴｉとＺｒのような第四属元素が特に適している。
以上は、ゲート電極６７、８３がシリコン層６１、８６の表面に配置された所謂トップゲート型のＴＦＴについて説明したが、本発明はこれに限定されるものではない。
本発明によれば、ガラス基板表面にゲート電極を形成して、所謂ボトムゲート型のＴＦＴを製造することもできる。
以下に、ボトムゲート型ＴＦＴである第四例のＴＦＴと、その製造工程について説明する。
図１の成膜装置１の真空槽２内部に、成膜対象物として基板（例えばガラス基板）を搬入する。
基板の表面に、上記図７（ａ）〜（ｃ）で説明した工程と同じ工程で、第一の導電膜と、銅膜と、第二の導電膜を記載した順番に積層し、導電体を形成する。
図１３（ａ）は、基板２１１表面に導電体２１３が形成された状態を示している。
次に、導電体２１３を写真工程、エッチング工程によってパターニングすると、図１３(ｂ)に示すように、パターニングされた導電体２１３によって、ゲート電極２１５と蓄積容量電極２１２が形成される。
基板２１１のゲート電極２１５と、蓄積容量電極２１２が形成された面に、ＣＶＤ法等により、窒化ケイ素膜（ＳｉＮ）、酸化ケイ素膜（ＳｉＯ2）、又は窒化酸化ケイ素膜（ＳｉＯＮ）からなるゲート絶縁膜２１４を成膜する。
図１５は、ゲート電極２１５（又は蓄積容量電極２１２）が配置された部分の拡大断面図である。
ゲート電極２１５と蓄積容量電極２１２は、上述した第一、第二の導電膜２５１、２５２と、銅膜２５３とを有している。第一の導電膜２５１は基板２１１と密着し、第二の導電膜２５２がゲート絶縁膜２１４と密着し、第一、第二の導電膜２５１、２５２の間に銅膜２５３がある。
第一、第二の導電膜２５１、２５２は窒素と添加金属を含有するから、基板２１１とゲート絶縁膜２１４に対する密着性が高い。また、第一、第二の導電膜２５１、２５２の間に電気抵抗の低い銅膜２５３が配置されているから、ゲート電極２１５と蓄積容量電極２１２は全体の電気抵抗が低い。
ゲート絶縁膜２１４を形成後、ＣＶＤ法等により、ゲート絶縁膜２１４の表面に、例えばアモルファスシリコンから成るチャネル半導体層（チャネル領域）２１６を形成する（図１３（ｄ））。
次いで、ＣＶＤ法等によりチャネル半導体層２１６の表面に、シリコンを主成分とし、不純物を含有するオーミック層２１７を形成する（図１３（ｅ））
次に、オーミック層２１７が形成された基板２１１を、図１の成膜装置１の真空槽２内部に搬入し、上記導電体２１３の成膜と同じ工程で、第一の導電膜２５１と、銅膜２５３と、第二の導電膜２５２を記載した順番に積層し、導電体２２３を形成する（図１４（ａ））。
次に、導電体２２３と、オーミック層２１７と、チャネル半導体層２１６を写真工程とエッチング工程によってパターニングする。
該パターニングによって、チャネル半導体層２１６の、ゲート電極２１５の真上に位置する部分と、ゲート電極２１５の両側に位置する部分を残す。
また、そのパターニングによって、オーミック層２１７及び導電体２２３のチャネル半導体層２１６上に位置する部分のうち、ゲート電極２１５の中央真上に位置する部分は除去し、ゲート電極２１５の両側に位置する部分を残す。
図１４（ｂ）の符号２２５、２２６は、ソース半導体層（ソース領域）とドレイン半導体層（ドレイン領域）をそれぞれ示している。ソース半導体層２２５とドレイン半導体層２２６は、オーミック層２１７のゲート電極２１５の両側に残った部分で構成されている。
同図の符号２２１、２２２はソース電極とドレイン電極を示している。ソース電極２２１とドレイン電極２２２は、導電体２２３のゲート電極２１５の両側位置に残った部分で構成されている。
次に、ソース電極２２１とドレイン電極２２２の表面に、ＣＶＤ法等により、窒化ケイ素膜、酸化ケイ素膜、又は窒化酸化ケイ素膜からなる層間絶縁膜２２４を形成する（図１４（ｃ））。
図１４（ｃ）の符号２２０は、層間絶縁膜２２４が形成された状態の薄膜トランジスタ（ＴＦＴ）を示している。同図の符号２１０は薄膜トランジスタ付パネルを示している。
ソース電極２２１と、ドレイン電極２２２は、ゲート電極２１５や蓄積容量電極２１２と同様に、第一、第二の導電膜２５１、２５２と、銅膜２５３とを有している。第一の導電膜２５１がオーミック層２１７に密着し、第二の導電膜２５２が層間絶縁膜２２４に密着し、銅膜２５３は第一、第二の導電膜２５１、２５２の間にある。
オーミック層２１７はシリコンを主成分とする。第一、第二の導電膜２５１、２５２は窒素と添加金属とを含有するから、シリコンや、絶縁膜との密着性が高い。従って、ソース電極２２１とドレイン電極２２２は、オーミック層２１７や層間絶縁膜２２４から剥がれ難い。また、第一、第二の導電膜２５１、２５２から、オーミック層２１７に銅が拡散しない。
この薄膜トランジスタ２２０では、ソース半導体層２２５とドレイン半導体層２２６の間と、ソース電極２２１とドレイン電極２２２の間は、ゲート電極２１５中央の真上に位置する開口２１８によって互いに分離されている。その開口２１８は層間絶縁膜２２４が充填されている。
チャネル半導体層２１６は、ソース及びドレイン半導体層２２５、２２６と同じ導電型であるが、不純物濃度が低くなっている。
ソース電極２２１とドレイン電極２２２間に電圧を印加し、ソース半導体層２２５とドレイン半導体層２２６間に電圧が印加された状態で、ゲート電極２１５に電圧を印加すると、チャネル半導体層２１６のゲート絶縁膜２１４を介してゲート電極２１５と接触する部分に低抵抗な蓄積層が形成され、該蓄積層を介してソース半導体層２２５とドレイン半導体層２２６が電気的に接続され、電流が流れる。
尚、チャネル半導体層２１６は、ソース及びドレイン半導体層２２５、２２６と反対の導電型であってもよい。
この場合、ソース半導体層２２５とドレイン半導体層２２６間に電圧が印加された状態で、ゲート電極２１５に電圧を印加すると、チャネル半導体層２１６のゲート絶縁膜２１４を介してゲート電極２１５と接触する部分に、ソース及びドレイン半導体層２２５、２２６と同じ導電型の反転層が形成され、該反転層によってソース半導体層２２５とドレイン半導体層２２６とが電気的に接続され、電流が流れる。
図１４（ｄ）は、層間絶縁膜２２４のドレイン電極２２２又はソース電極２２１（ここではドレイン電極２２２）上の部分と、蓄積容量電極２１２上の部分を窓開けした後、パターニングした透明導電膜を層間絶縁膜２２４上に配置した状態を示している。
同図の符号２２７は透明導電膜の薄膜トランジスタ２２０の側方に位置する部分からなる画素電極を示す。
同図の符号２２８は透明導電膜の薄膜トランジスタ２２０上に位置する部分であって、ドレイン電極２２２と接触する部分からなる接続部を示している。
画素電極２２７は接続部２２８を介してドレイン電極２２２に電気的に接続されており、ソース半導体層２２５とドレイン半導体層２２６が電気的に接続されると、画素電極２２７に電流が流れる。
図１６の符号２０４は、ＴＦＴ２２０が形成された基板２１１と、パネル２４０の間に液晶２４１が配置された液晶表示装置を示している。
パネル２４０は、ガラス基板２４２と、ガラス基板２４２の表面上に配置された対向電極２４５とを有している。対向電極２４５と、画素電極２２７は液晶２４１を挟んで対向している。
画素電極２２７と対向電極２４５間に印加する電圧を制御して、液晶２４１の光透過率を変えることができる。
尚、液晶表示装置２０４は、第四例のＴＦＴ２２０に変え、第一〜第三例のＴＦＴのいずれかが形成された基板２１１を用いて作成してもよい。
電極を構成する導電体２２３は３層構造のものに限定せず、ソース電極２２１と、ドレイン電極２２２と、ゲート電極２１５と、蓄積容量電極２１２のうち、少なくとも一つ以上の電極を第一の導電膜２５１だけで構成してもよい。
本発明により成膜される導電膜は、銅を主成分とし、添加金属を含有するため、ガラス基板や、シリコン層や、透明導電膜等種々のものに密着性が高い。従って、導電膜の成膜対象物も特に限定されない。
例えば、透明導電膜が露出する成膜対象物を用い、該透明導電膜の表面に導電膜を成膜してもよい。また、ガラス基板とシリコン層が露出する成膜対象物を用い、ガラス基板の表面とシリコン層の表面に導電膜を形成してもよい。更に、ガラス基板と透明導電膜とシリコン層がそれぞれ露出する成膜対象物を用い、ガラス基板の表面と、透明導電膜の表面と、シリコン層の表面にそれぞれ導電膜を成膜してもよい。

Claims (15)

  1. スパッタリング法により、真空雰囲気中で成膜対象物表面に、銅を主成分とし、添加金属を含む導電膜を形成する導電膜形成方法であって、
    化学構造中に窒素原子を有する窒化ガスを前記真空雰囲気中に供給しながら、前記真空雰囲気中で銅を主成分とするターゲットをスパッタリングし、
    Ｔｉと、Ｚｒと、Ｈｆと、Ｖと、Ｎｂと、Ｔａと、Ｃｒと、Ｍｏと、Ｗと、Ｍｎと、Ｆｅと、Ｒｕと、Ｏｓと、Ｃｏと、Ｎｉと、Ｂｉと、Ａｇと、Ｚｎと、Ｓｎと、Ｂと、Ｃと、Ａｌと、Ｓｉと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄとからなる群より選択されるいずれか１種類の添加金属の原子と、銅原子とを前記ターゲットから放出させ、前記導電膜を形成する導電膜形成方法。
  2. 表面にシリコン層と、ガラス基板と、透明導電膜のいずれか１つ又は２つ以上が露出する前記成膜対象物を用いる請求項１項記載の導電膜形成方法。
  3. 前記添加金属にはＴｉを選択し、
    前記窒化ガスには窒素ガスを用い、
    前記真空雰囲気の全圧に対する前記窒素ガスの分圧が０．１％以上５０％以下になるよう前記窒素ガスを導入し、前記導電膜中にＴｉを０．１原子％以上含有させる請求項２記載の導電膜形成方法。
  4. ゲート電極と、シリコンを主成分とするドレイン領域と、シリコンを主成分とするソース領域とを有し、
    前記ゲート電極に電圧を印加すると、前記ドレイン領域と前記ソース領域が導通する薄膜トランジスタであって、
    前記ドレイン領域の表面と、前記ソース領域の表面のいずれか一方又は両方には銅を主成分とする第一の導電膜が形成され、
    前記第一の導電膜は、前記ドレイン領域と前記ソース領域のいずれか一方又は両方が露出する成膜対象物を真空雰囲気に配置し、
    化学構造中に窒素原子を有する窒化ガスを前記真空雰囲気中に供給しながら、前記真空雰囲気中で銅を主成分とするターゲットをスパッタリングし、
    Ｔｉと、Ｚｒと、Ｈｆと、Ｖと、Ｎｂと、Ｔａと、Ｃｒと、Ｍｏと、Ｗと、Ｍｎと、Ｆｅと、Ｒｕと、Ｏｓと、Ｃｏと、Ｎｉと、Ｂｉと、Ａｇと、Ｚｎと、Ｓｎと、Ｂと、Ｃと、Ａｌと、Ｓｉと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄとからなる群より選択されるいずれか１種類の添加金属の原子と、銅原子とを前記ターゲットから放出させて形成された薄膜トランジスタ。
  5. 前記第一の導電膜は前記添加金属としてＴｉを０．１原子％以上含有し、
    前記第一の導電膜は、前記真空雰囲気の全圧に対する前記窒化ガスの分圧を０．１％以上５０％以下になるよう、窒素ガスからなる前記窒化ガスを供給して形成された請求項４記載の薄膜トランジスタ。
  6. 基板を有し、
    前記基板表面上には、薄膜トランジスタと、透明導電膜とがそれぞれ配置され、
    前記薄膜トランジスタは、ゲート電極と、シリコンを主成分とするドレイン領域と、シリコンを主成分とするソース領域とを有し、
    前記ゲート電極に電圧を印加すると、前記ドレイン領域と前記ソース領域が導通し、前記透明導電膜が前記ソース領域に接続される薄膜トランジスタ付パネルであって、
    前記ドレイン領域の表面と、前記ソース領域の表面のいずれか一方又は両方には銅を主成分とする第一の導電膜が形成され、
    前記第一の導電膜は、前記ドレイン領域と前記ソース領域のいずれか一方又は両方が露出する成膜対象物を真空雰囲気に配置し、
    化学構造中に窒素原子を有する窒化ガスを前記真空雰囲気中に供給しながら、前記真空雰囲気中で銅を主成分とするターゲットをスパッタリングし、
    Ｔｉと、Ｚｒと、Ｈｆと、Ｖと、Ｎｂと、Ｔａと、Ｃｒと、Ｍｏと、Ｗと、Ｍｎと、Ｆｅと、Ｒｕと、Ｏｓと、Ｃｏと、Ｎｉと、Ｂｉと、Ａｇと、Ｚｎと、Ｓｎと、Ｂと、Ｃと、Ａｌと、Ｓｉと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄとからなる群より選択されるいずれか１種類の添加金属の原子と、銅原子とを前記ターゲットから放出させて形成された薄膜トランジスタ付パネル。
  7. 前記第一の導電膜は、前記ドレイン領域と、前記透明導電膜の両方に密着する請求項６記載の薄膜トランジスタ付パネル。
  8. 前記添加金属にはＴｉが選択され、
    前記窒化ガスには窒素ガスが用いられ、
    前記真空雰囲気の全圧に対する前記窒素ガスの分圧が０．１％以上５０％以下になるよう前記窒素ガスが導入され、前記第一の導電膜中にＴｉが０．１原子％以上含有された請求項６記載の薄膜トランジスタ付パネル。
  9. 前記第一の導電膜の表面上には、前記第一の導電膜と電気的に接続された第二の導電膜が配置され、
    前記透明導電膜は前記第二の導電膜の表面に配置され、
    前記第二の導電膜は、前記薄膜トランジスタと、前記第一の導電膜が形成された状態の前記基板を真空雰囲気に配置し、
    化学構造中に窒素原子を有する窒化ガスを前記真空雰囲気中に供給しながら、前記真空雰囲気中で銅を主成分とするターゲットをスパッタリングし、
    Ｔｉと、Ｚｒと、Ｈｆと、Ｖと、Ｎｂと、Ｔａと、Ｃｒと、Ｍｏと、Ｗと、Ｍｎと、Ｆｅと、Ｒｕと、Ｏｓと、Ｃｏと、Ｎｉと、Ｂｉと、Ａｇと、Ｚｎと、Ｓｎと、Ｂと、Ｃと、Ａｌと、Ｓｉと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄとからなる群より選択されるいずれか１種類の添加金属の原子と、銅原子とを前記ターゲットから放出させて形成された請求項６記載の薄膜トランジスタ付パネル。
  10. 前記第一の導電膜の表面には銅を主成分とする銅膜が配置され、
    前記成膜対象物として、前記銅膜が露出するものを用い、
    前記第二の導電膜は前記銅膜の表面に形成された請求項９記載の薄膜トランジスタ付パネル。
  11. 前記添加金属にはＴｉが選択され、
    前記窒化ガスには窒素ガスが用いられ、
    前記真空雰囲気の全圧に対する前記窒素ガスの分圧が０．１％以上５０％以下になるよう前記窒素ガスが導入され、前記第二の導電膜中にＴｉが０．１原子％以上含有された請求項９記載の薄膜トランジスタ付パネル。
  12. シリコンを主成分とするシリコン層と、ガラス基板と、透明導電膜のうち、いずれか１つ又は２つ以上に接触する導電膜を有し、
    前記導電膜は銅を主成分とする薄膜トランジスタの製造方法であって、
    前記シリコン層と、前記ガラス基板と、前記透明導電膜のうち、いずれか１つ又は２つ以上が露出する成膜対象物を真空雰囲気に配置した状態で、
    化学構造中に窒素原子を有する窒化ガスを前記真空雰囲気中に供給しながら、前記真空雰囲気中で銅を主成分とするターゲットをスパッタリングし、
    Ｔｉと、Ｚｒと、Ｈｆと、Ｖと、Ｎｂと、Ｔａと、Ｃｒと、Ｍｏと、Ｗと、Ｍｎと、Ｆｅと、Ｒｕと、Ｏｓと、Ｃｏと、Ｎｉと、Ｂｉと、Ａｇと、Ｚｎと、Ｓｎと、Ｂと、Ｃと、Ａｌと、Ｓｉと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄとからなる群より選択されるいずれか１種類の添加金属の原子と、銅原子とを前記ターゲットから放出させて前記導電膜を形成する薄膜トランジスタの製造方法。
  13. 前記真空雰囲気の全圧に対する前記窒化ガスの分圧が０．１％以上５０％以下になるよう前記窒化ガスを導入し、前記スパッタリングを行う請求項１２記載の薄膜トランジスタの製造方法。
  14. シリコンを主成分とするシリコン層と、
    前記シリコン層と接触する第一の導電膜と、
    銅を主成分し、前記第一の導電膜の表面に形成された銅膜と、
    前記銅膜の表面に形成された第二の導電膜とを有し、
    前記第二の導電膜に透明導電膜が接触し、
    前記第一、第二の導電膜は銅を主成分とする薄膜トランジスタの製造方法であって、
    化学構造中に窒素原子を有する窒化ガスを真空雰囲気中に供給しながら、前記真空雰囲気中で銅を主成分とするターゲットをスパッタリングし、
    Ｔｉと、Ｚｒと、Ｈｆと、Ｖと、Ｎｂと、Ｔａと、Ｃｒと、Ｍｏと、Ｗと、Ｍｎと、Ｆｅと、Ｒｕと、Ｏｓと、Ｃｏと、Ｎｉと、Ｂｉと、Ａｇと、Ｚｎと、Ｓｎと、Ｂと、Ｃと、Ａｌと、Ｓｉと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄとからなる群より選択されるいずれか１種類の添加金属の原子と、銅原子とを前記ターゲットから放出させ、前記第一、第二の導電膜のいずれか一方又は両方を形成する薄膜トランジスタの製造方法。
  15. 前記真空雰囲気の全圧に対する前記窒化ガスの分圧が０．１％以上５０％以下になるよう前記窒化ガスを導入し、前記スパッタリングを行う請求項１４記載の薄膜トランジスタの製造方法。
JP2008538761A 2006-10-12 2007-10-12 導電膜形成方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法 Pending JPWO2008044757A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006278754 2006-10-12
JP2006278754 2006-10-12
PCT/JP2007/069916 WO2008044757A1 (en) 2006-10-12 2007-10-12 Conductive film forming method, thin film transistor, panel with thin film transistor and thin film transistor manufacturing method

Publications (1)

Publication Number Publication Date
JPWO2008044757A1 true JPWO2008044757A1 (ja) 2010-02-18

Family

ID=39282944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008538761A Pending JPWO2008044757A1 (ja) 2006-10-12 2007-10-12 導電膜形成方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法

Country Status (7)

Country Link
US (1) US20090184322A1 (ja)
EP (1) EP2091072A4 (ja)
JP (1) JPWO2008044757A1 (ja)
KR (1) KR101067364B1 (ja)
CN (1) CN101512730A (ja)
TW (1) TW200827463A (ja)
WO (1) WO2008044757A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5416470B2 (ja) * 2009-04-28 2014-02-12 株式会社神戸製鋼所 表示装置およびこれに用いるＣｕ合金膜
JP5420964B2 (ja) * 2009-04-28 2014-02-19 株式会社神戸製鋼所 表示装置およびこれに用いるＣｕ合金膜
JP5548396B2 (ja) 2009-06-12 2014-07-16 三菱マテリアル株式会社 薄膜トランジスタ用配線層構造及びその製造方法
KR101198312B1 (ko) * 2010-10-22 2012-11-07 주승기 구리 하부 게이트 구조를 갖는 다결정 실리콘 박막 트랜지스터의 제조방법
KR101323151B1 (ko) * 2011-09-09 2013-10-30 가부시키가이샤 에스에이치 카퍼프로덕츠 구리-망간합금 스퍼터링 타겟재, 그것을 사용한 박막 트랜지스터 배선 및 박막 트랜지스터
TW201413825A (zh) * 2012-09-17 2014-04-01 Ying-Jia Xue 薄膜電晶體的製作方法
JP6091911B2 (ja) * 2013-01-29 2017-03-08 株式会社Ｓｈカッパープロダクツ Ｃｕ−Ｍｎ合金スパッタリングターゲット材、Ｃｕ−Ｍｎ合金スパッタリングターゲット材の製造方法、および半導体素子
CN103839604A (zh) 2014-02-26 2014-06-04 京东方科技集团股份有限公司 导电膜及其制备方法、阵列基板
CN104611677B (zh) * 2015-01-28 2018-01-19 西安交通大学 一种层界面结构可控的CuNb/Cu纳米合金薄膜制备方法
CN104701384A (zh) * 2015-04-09 2015-06-10 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
US10760156B2 (en) 2017-10-13 2020-09-01 Honeywell International Inc. Copper manganese sputtering target
US11035036B2 (en) 2018-02-01 2021-06-15 Honeywell International Inc. Method of forming copper alloy sputtering targets with refined shape and microstructure
JP7339016B2 (ja) * 2019-04-24 2023-09-05 株式会社アルバック 表示装置、配線膜、配線膜製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310512A (ja) * 1993-04-27 1994-11-04 Nec Corp Ｃｕ配線およびその形成方法
JPH0790546A (ja) * 1993-09-24 1995-04-04 Sumitomo Metal Ind Ltd 半導体装置およびその製造方法
JPH10133597A (ja) * 1996-07-26 1998-05-22 Canon Inc 配線基板、該配線基板の製造方法、該配線基板を備えた液晶素子及び該液晶素子の製造方法
JP2001073131A (ja) * 1999-09-02 2001-03-21 Ulvac Japan Ltd 銅薄膜製造方法、及びその方法に用いるスパッタ装置
JP2006077295A (ja) * 2004-09-09 2006-03-23 Tosoh Corp Ｃｕ合金配線材料及びＣｕ合金スパッタリングターゲット

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920002376B1 (ko) * 1989-12-30 1992-03-23 삼성전관 주식회사 박막 el 표시소자
JPH0547760A (ja) * 1991-08-12 1993-02-26 Hitachi Ltd 半導体集積回路装置、その製造方法およびその製造に用いるスパツタターゲツト
KR100186540B1 (ko) 1996-04-25 1999-03-20 구자홍 피디피의 전극 및 그 형성방법
US6219125B1 (en) * 1996-07-26 2001-04-17 Canon Kabushiki Kaisha Electrode plate, process for producing the plate, for an LCD having a laminated electrode with a metal nitride layer
TW380308B (en) 1997-07-03 2000-01-21 Motorola Inc Semiconductor device and a process for forming the device
JPH11102909A (ja) * 1997-09-29 1999-04-13 Sony Corp 銅合金配線の形成方法
JPH11288936A (ja) * 1998-04-01 1999-10-19 Ricoh Co Ltd 半導体装置の製造方法
JP3916334B2 (ja) * 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
JP2001223365A (ja) * 2000-02-10 2001-08-17 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
KR100413632B1 (ko) 2001-07-23 2003-12-31 학교법인 인하학원 수소 플라즈마 및 급속 열처리의 이중 전처리 단계를포함하는 구리 전착방법
KR100897505B1 (ko) * 2002-11-19 2009-05-15 삼성전자주식회사 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조 방법
JP2005158887A (ja) 2003-11-21 2005-06-16 Dept Corp 回路基板及びその製造方法
TWI242290B (en) * 2004-11-22 2005-10-21 Au Optronics Corp Fabrication method of thin film transistor
KR20060062913A (ko) * 2004-12-06 2006-06-12 삼성전자주식회사 표시 장치용 배선과 상기 배선을 포함하는 박막트랜지스터 표시판 및 그 제조 방법
CN101326303B (zh) * 2005-10-18 2012-07-18 西南研究院 抗侵蚀涂层

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310512A (ja) * 1993-04-27 1994-11-04 Nec Corp Ｃｕ配線およびその形成方法
JPH0790546A (ja) * 1993-09-24 1995-04-04 Sumitomo Metal Ind Ltd 半導体装置およびその製造方法
JPH10133597A (ja) * 1996-07-26 1998-05-22 Canon Inc 配線基板、該配線基板の製造方法、該配線基板を備えた液晶素子及び該液晶素子の製造方法
JP2001073131A (ja) * 1999-09-02 2001-03-21 Ulvac Japan Ltd 銅薄膜製造方法、及びその方法に用いるスパッタ装置
JP2006077295A (ja) * 2004-09-09 2006-03-23 Tosoh Corp Ｃｕ合金配線材料及びＣｕ合金スパッタリングターゲット

Also Published As

Publication number Publication date
EP2091072A4 (en) 2015-07-15
US20090184322A1 (en) 2009-07-23
KR101067364B1 (ko) 2011-09-23
WO2008044757A1 (en) 2008-04-17
EP2091072A1 (en) 2009-08-19
TW200827463A (en) 2008-07-01
CN101512730A (zh) 2009-08-19
KR20090045255A (ko) 2009-05-07

Similar Documents

Publication Publication Date Title
JP5247448B2 (ja) 導電膜形成方法、薄膜トランジスタの製造方法
JPWO2008044757A1 (ja) 導電膜形成方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
JP5017282B2 (ja) 配線膜の形成方法
JP4065959B2 (ja) 液晶表示装置、スパッタリングターゲット材および銅合金
TWI437697B (zh) Wiring structure and a display device having a wiring structure
KR101408445B1 (ko) 배선 구조 및 그 제조 방법 및 배선 구조를 구비한 표시 장치
CN102804352B (zh) 布线层结构及其制造方法
JPWO2008081805A1 (ja) 配線膜の形成方法、トランジスタ、及び電子装置
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
US20190148412A1 (en) Multilayer wiring film and thin film transistor element
WO2010013636A1 (ja) 配線膜、薄膜トランジスタ、ターゲット、配線膜の形成方法
CN103782374B (zh) 显示装置用配线结构
JP2008124450A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法
JP5774005B2 (ja) 銅電極を有する薄膜トランジスタ（ｔｆｔ）
JP2009280834A (ja) ターゲット、配線膜形成方法、薄膜トランジスタの製造方法
JP2008112989A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
JP2012222166A (ja) 配線膜、薄膜トランジスタ、ターゲット、配線膜の形成方法
JP2012109465A (ja) 表示装置用金属配線膜
JP2008306043A (ja) 配線膜の形成方法、トランジスタ、及び電子装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121106