KR101198312B1 - 구리 하부 게이트 구조를 갖는 다결정 실리콘 박막 트랜지스터의 제조방법 - Google Patents
구리 하부 게이트 구조를 갖는 다결정 실리콘 박막 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR101198312B1 KR101198312B1 KR1020100103291A KR20100103291A KR101198312B1 KR 101198312 B1 KR101198312 B1 KR 101198312B1 KR 1020100103291 A KR1020100103291 A KR 1020100103291A KR 20100103291 A KR20100103291 A KR 20100103291A KR 101198312 B1 KR101198312 B1 KR 101198312B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- mask
- layer
- gate
- forming
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims description 40
- 239000010409 thin film Substances 0.000 title abstract description 16
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 229920005591 polysilicon Polymers 0.000 title description 2
- 239000010949 copper Substances 0.000 claims abstract description 44
- 229910052802 copper Inorganic materials 0.000 claims abstract description 43
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 15
- 238000005468 ion implantation Methods 0.000 claims description 15
- 238000009713 electroplating Methods 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 230000000903 blocking effect Effects 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 238000002425 crystallisation Methods 0.000 claims description 11
- 230000008025 crystallization Effects 0.000 claims description 10
- 230000001681 protective effect Effects 0.000 claims description 10
- 239000011521 glass Substances 0.000 claims description 4
- 230000000295 complement effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 67
- 239000010408 film Substances 0.000 description 39
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 13
- 239000010953 base metal Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 230000006698 induction Effects 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- -1 aluminum (Al) Chemical class 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000003912 environmental pollution Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 구리를 사용하는 하부 게이트 구조를 갖는 다결정 실리콘 박막 트랜지스터 및 그 제조방법에 관한 것이다. 본 발명은 투명절연기판; 상기 투명절연기판 위에 게이트 전극과 동일한 패턴으로 형성되며 게이트전극 형성에 이용되는 시드층; 상기 시드층 위에 구리로 형성된 게이트전극; 상기 게이트 전극의 주변에 게이트 전극과 동일한 레벨로 기판위에 형성된 평탄화층; 상기 게이트 전극 및 평탄화층 상부에 형성된 게이트 절연막; 및 상기 게이트 절연막의 상부에 채널 영역, 소스 영역 및 드레인 영역이 형성되는 다결정 실리콘층을 포함한다.
Description
본 발명은 구리를 사용하는 하부 게이트 구조를 갖는 다결정 실리콘 박막 트랜지스터의 제조방법에 관한 것으로, 특히, 대형 디스플레이에 적합한 낮은 저항값을 갖는 구리를 전기도금법에 의해 하부 게이트로 사용가능하도록 하고, 평탄화과정을 거쳐 스텝 커버리지(step coverage)를 해소하여 구리 배선이 가능하도록 함과 동시에 배면노광에 의해 마스크 없이 소스 영역과 드레인 영역을 게이트에 자동정렬할 수 있어 정렬오차를 최소화하는 구리 하부 게이트 구조를 갖는 다결정 실리콘 박막 트랜지스터의 제조방법에 관한 것이다.
일반적으로, 박막 트랜지스터(Thin Film Transistor : 이하 TFT라 함)에서 하부 게이트를 구성하기 위한 게이트 전극으로는 알루미늄(Al), 몰리브덴(Mo), 몰리브덴-텅스텐(MoW) 등 여러 가지 금속이 있다. 상기 알루미늄(Al), 몰리브덴(Mo) 등을 게이트 전극 재료로 사용하는 것은 예를 들어, 알루미늄(Al)의 산화막 (Al2O3)을 게이트 절연막으로 사용가능하여 게이트 절연막의 제조가 용이하기 때문이다.
그러나, 최근 들어 알루미늄 등을 게이트 전극재료로 사용하여 대형 디스플레이를 구현하는 경우, 게이트 전극과 상호 연결되어 있어 일반적으로 게이트 전극과 동시에 형성되는 게이트 라인(GL)이나 게이트 라인과 직교방향으로 형성되어 소스영역에 연결되는 데이터라인(DL)은 저항값이 디스플레이의 크기에 비례하여 크게 증가하여, 그 결과 게이트 신호 및 데이터 신호의 지연과 왜곡이 발생하고 있다.
종래의 게이트 전극재료로 사용하고 있던 알루미늄 등보다 저항이 작은 금속재료로는 구리(Cu)가 있으나, 구리막을 식각하여 게이트 전극 및 게이트 라인을 형성할 때 적절한 에칭용액의 개발이 이루어지지 못하였고, 또한 구리막의 식각공정이 많은 환경오염을 야기하는 중금속을 배출하는 문제가 있다.
또한, 대형 디스플레이용으로 구리를 게이트 전극으로 사용하는 경우 저항을 충분히 작게 하기 위해서는 1마이크로미터 이상의 두께를 갖는 구리배선이 필요한데 일반적인 증착에 의해 이러한 두께의 구리막을 형성하는 데는 3시간 이상의 장시간이 소요될 뿐 아니라, 후막두께의 게이트 전극 구조를 채용하는 경우 게이트 전극의 상부에 주지된 공정으로 게이트 절연막을 바로 형성하는 경우 스텝 커버리지(step coverage)문제가 발생한다.
한편, 구리를 게이트 전극으로 사용하여 어레이 기판을 제조하는 종래기술이 대한민국 공개특허 제 10-2006-115522호에 개시되어 있다.
상기 공개특허는 플랙시블 표시장치를 구현하기 위해 게이트 라인 및 데이터 라인 등의 신호배선과 박막 트랜지스터의 제작 시에 유리기판을 사용하는 경우에 비하여 제작온도 및 스트레스가 큰 제약조건으로 작용하는 점을 고려하여, 증착온도가 낮은 무전해 도금 및 전기 도금 방법을 사용하여 신호배선 및 박막트랜지스터를 제작함에 의해 연성기판의 휨 또는 신호라인층들의 크랙을 방지함과 동시에 표시품질의 향상을 도모하였다.
이를 위해 상기 공개특허는 니켈 또는 몰리브덴으로 이루어진 제1 전극층과 구리로 이루어진 제2 전극층 및 게이트 라인과 데이터 라인용 제1 및 제2 라인층을 무전해 도금 방법으로 형성하여 전기도금용 시드층을 형성한 후, 상기 시드층을 이용하여 소스 및 드레인 영역과, 게이트 라인과 데이터 라인용 제3 전극층과 제3 라인층을 전기도금방법으로 형성하고 있다.
그러나, 상기 공개특허의 구리 게이트 전극 및 배선형성방법은 접착력 강화를 위한 제1 금속층과 구리로 이루어진 제2금속층을 무전해 도금방법으로 기판 전면에 형성한 후, 게이트 전극 및 배선을 전기도금 방법으로 형성할 수 있도록 제1 및 제2 금속층을 패터닝하는 공정을 포함하고 있다. 그결과, 상기 공개특허는 구리금속층의 식각 시에 종래와 같은 문제를 안고 있다.
또한, 상기 공개 특허는 게이트 전극을 1마이크로미터 이상의 후막으로 형성하고 후속공정에서 스텝 커버리지 문제가 발생할 수 있으며 이와 관련된 어떤 해결방안도 제시되어 있지 않다.
더욱이, 종래에는 소스 및 드레인 영역을 게이트 전극에 정렬하여 형성할 때, 별도의 노광 마스크를 사용하여 게이트 전극의 상부에 이온주입 차단용 마스크를 형성하고 이온 주입공정을 실시하기 때문에 2-4 마이크로미터의 정렬오차가 발생할 수 있으며, 이러한, 오차는 채널 영역의 양 끝으로 동일하게 배분할 수 없어 한쪽으로 치우치게 되므로 TFT의 전기적 성능을 악화시키는 요인이 된다.
따라서, 본 발명의 목적은 대형 디스플레이에서 신호의 지연과 왜곡이 발생하지 않도록 낮은 저항값을 갖는 구리를 구리패턴 공정을 사용하지 않고 전기도금법에 의해 빠르게 하부 게이트로 형성할 수 있는 구리 하부 게이트 구조를 갖는 다결정 실리콘 박막 트랜지스터의 제조방법을 제공함에 있다.
또한, 본 발명의 목적은 게이트 전극 및 배선으로 구리를 선택적으로 형성함과 동시에 구리 게이트 전극과 동일 레벨의 절연층을 평탄화과정을 거쳐 형성함에 의해 게이트 절연막 형성 시에 스텝 커버리지를 해소할 수 있는 구리 하부 게이트 구조를 갖는 다결정 실리콘 박막 트랜지스터의 제조방법을 제공함에 있다.
더욱이, 본 발명의 목적은 게이트 전극으로 구리를 사용함과 동시에 비정질실리콘막을 결정화하여 투명한 다결정 실리콘층을 형성함에 의해 별도의 노광마스크 없이 배면노광에 의해 채널영역의 엄격한 제어가 가능하고, 소스영역과 드레인영역을 게이트에 자동정렬 할 수 있는 구리 하부 게이트 구조를 갖는 다결정 실리콘 박막 트랜지스터의 제조방법을 제공함에 있다.
이와 같은 목적을 달성하기 위한 본 발명의 일 양태에 따르면, 투명절연기판; 상기 투명절연기판 위에 게이트 전극과 동일한 패턴으로 형성되며 게이트전극 형성에 이용되는 시드층; 상기 시드층 위에 구리로 형성된 게이트전극; 상기 게이트 전극의 주변에 게이트 전극과 동일한 레벨로 기판위에 형성된 평탄화층; 상기 게이트 전극 및 평탄화층 상부에 형성된 게이트 절연막; 및 상기 게이트 절연막의 상부에 채널 영역, 소스 영역 및 드레인 영역이 형성되는 다결정 실리콘층을 포함하는 것을 특징으로 하는 구리 하부 게이트 구조를 갖는 다결정 실리콘 박막 트랜지스터를 제공함에 있다.
상기 소스 영역 및 드레인 영역은 게이트 전극을 이용한 배면노광에 의해 게이트 전극과 자동정렬되어 채널영역의 좌우측에 배치되는 것이 바람직하다.
상기 평탄화층은 SOG방법으로 형성되는 실리콘 산화막 또는 질화막으로 이루어진다.
상기 게이트 전극은 구리로 이루어진 게이트 라인과 연결되며, 게이트 전극의 두께는 적어도 1마이크로미터인 것이 바람직하다.
본 발명의 다른 양태에 따르면 절연기판 위에 시드층을 형성하는 단계; 상기 시드층의 상부에 게이트 전극 패턴과 상보형의 패턴으로 이루어지는 게이트 전극 마스크 패턴을 선택적으로 형성하는 단계; 전기 도금 방법에 의해 노출된 시드층 위에 게이트 전극을 선택적으로 형성하는 단계; 상기 게이트 전극 상부를 포함한 기판 전면에 절연막을 형성하고 게이트 전극이 노출되도록 평탄화공정을 실시하여 게이트 전극과 동일한 레벨의 평탄화층을 형성하는 단계; 상기 게이트 전극 및 평탄화층의 상부에 게이트 절연막과 비정질 실리콘층을 순차적으로 형성하는 단계; 상기 비정질 실리콘층을 결정화하여 다결정 실리콘층을 형성하는 단계; 상기 다결정실리콘층의 상부에 이온주입차단용 마스크를 게이트 전극에 정렬하여 형성하는 단계; 및 상기 이온주입차단용 마스크를 이용하여 다결정 실리콘층에 이온주입함에 의해 소스 영역 및 드레인 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 구리 하부 게이트 구조를 갖는 다결정 실리콘 박막 트랜지스터 제조방법을 제공한다.
상기 게이트 전극 마스크패턴은 게이트 마스크를 이용하여 포토레지스트로 형성된다.
상기 시드층 위에 배선의 상보형 패턴을 형성한 후, 전기 도금 방법으로 게이트 전극을 형성함과 동시에 배선을 구리로 형성한다.
상기 이온주입차단용 마스크를 형성하는 단계는 상기 다결정 실리콘층 상부에 보호산화막과 포토레지스트를 순차적으로 형성하는 단계; 상기 게이트 전극을 노광마스크로 사용하여 배면 노광 및 현상을 실시하여 포토레지스트로 이루어지며 게이트 전극과 정렬된 식각용 마스크를 형성하는 단계; 및 상기 식각용 마스크를 이용하여 보호산화막을 식각하여 이온주입차단용 마스크를 얻는 단계를 포함하는 것을 특징으로 한다.
상기 평탄화층을 형성하기 위해 기판 전면에 형성되는 절연막은 SOG방법에 의해 형성되며, CMP공정에 의해 평탄화가 이루어진다.
상기 비정질 실리콘층은 금속 유도 측면 결정화(MILC)방법에 의해 다결정 실리콘층으로 결정화된다.
따라서, 본 발명은 대형 디스플레이에 적합한 낮은 저항값을 갖는 구리를 전기도금법에 의해 하부 게이트로 사용가능한 두께로 빠르고 선택적으로 형성하여 공정시간을 최소화함과 동시에 구리 식각공정을 생략할 수 있다.
또한, 본 발명은 게이트 전극으로 사용되는 구리의 평탄화 과정을 거쳐 스텝 커버리지(step coverage)를 해소할 수 있다.
더욱이, 본 발명은 게이트 전극으로 구리를 사용하기 때문에 별도의 마스크 없이 배면노광에 의해 소스 영역과 드레인 영역을 게이트에 자동정렬할 수 있어 정렬오차를 최소화할 수 있다.
도 1 내지 도 16은 본 발명의 일실시예에 따른 구리 하부 게이트 박막 트랜지스터를 제조하는 공정을 보여주는 단면도.
도 17은 본 발명에 따른 액정표시장치의 어레이기판을 나타낸 평면도.
도 17은 본 발명에 따른 액정표시장치의 어레이기판을 나타낸 평면도.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다.
도 17은 본 발명에 따른 액정표시장치의 어레이기판을 나타낸 평면도이다.
액정표시장치는 어레이 기판, 컬러필터 기판, 및 어레이 기판과 컬러필터 기판 사이에 형성된 액정층으로 이루어져 영상을 표시한다.
도 17을 참고하면, 어레이 기판은 제1방향(D1)으로 연장된 다수의 게이트 라인(GL)과 상기 제1방향(D1)과 직교하는 제2방향(D2)으로 연장된 다수의 데이터라인(DL)을 포함한다. 다수의 게이트 전극(14)과 동시에 형성되는 게이트 라인(GL)이나 게이트 라인과 직교방향으로 형성되어 소스 전극(S)에 연결되는 다수의 데이터라인(DL)에 의해 다수의 화소영역(화소전극)(23)이 정의된다.
어레이 기판은 또한 게이트 라인(GL)으로부터 분기된 게이트 전극(14), 데이터 라인(DL)로부터 분기된 소스 전극(S), 및 상기 화소전극(23)에 대응하여 전기적으로 연결된 드레인 전극(D)으로 이루어진 박막 트랜지스터(TFT)를 포함한다.
이러한 어레이 기판에 포함되는 본 발명의 일실시예에 따른 박막 트랜지스터의 제조공정에 대해 도 1 내지 도 16을 참고하여 설명한다.
도 1과 같이, 투명한 절연기판, 예를 들어 유리기판(11)에 먼저 버퍼층을 산화막으로 형성하고, 그 후 도전체 예를 들면, Ni, MoW, Al 중 하나를 1000Å 두께로 스퍼터링(sputtering)이나 박막 증착 방식을 통해 형성함에 의해 접착층 및 시드(seed)층으로 사용되는 기초금속막(12)을 형성한다.
이후, 게이트 배선을 선택적으로 형성하기 위해 마스크로 사용될 게이트전극 마스크패턴(13)을 게이트 마스크로 사용하여 포토레지스트로 기초금속막(12) 위에 도 2와 같이 형성한다.
이어서, 기초금속막(12)의 노출된 상부에 패터닝된 게이트전극 마스크패턴(13) 사이에 전기도금에 의해 구리를 선택적으로 1마이크로미터 이상의 두께로 전착시키면, 도 3에 도시된 바와 같이 게이트전극 마스크패턴(13)에는 구리가 전착되지 않고 노출된 기초금속막(12) 부분에만 구리가 전착되어 게이트 전극(14)이 형성된다. 즉, 기초금속막(12)을 음극으로 하고 구리 금속을 양극으로 설정하여 전기도금 공정을 실시한다.
상기 전기도금 공정으로 구리를 1마이크로미터 이상 형성하는데 소요되는 시간은 10분 이내로 소요된다.
이 경우, 바람직하게는 게이트 전극(14)과 연결되어 TFT에 게이트 신호를 인가하는 게이트 라인용 배선을 동시에 형성한다. 이때, 소스전극(S)과 연결되는 데이터 라인(DL)도 게이트 라인(GL)의 형성과 동일한 공정/재료로 형성된다.
게이트 전극(14)이 형성되면, 남아있는 게이트전극 마스크패턴(13)을 도 4와 같이 제거하고, 게이트 전극(14)을 마스크로 사용하여 기초금속막(12)의 노출된 부분을 에칭하면 도 5와 같이, 게이트 전극(14)간에 전기적 고립을 이룰 수 있다.
이렇게 하여 1마이크로미터의 게이트 전극(14)의 형성이 완료되면, 1마이크로미터의 게이트 전극(14) 사이 사이를 예를 들면, 실리콘 산화물 또는 실리콘 질화물로 스핀 코팅(spin coating)에 의해 도 6과 같이 코팅층(15)을 형성한다.
그리고, CMP(Chemo-Mechanical Polishing) 또는 그라인딩 등의 평탄화 공정을 진행하여 게이트 전극(14) 즉, 구리 배선의 표면이 외부로 노출되도록 하여 도 7과 같이 절연물질로 평탄화층(16)을 형성한다.
이후, 도 8과 같이 게이트 전극(14)과 평탄화층(16)의 상부로 예를 들면, PECVD에 의해 게이트 절연막(17)을 1000Å 두께로 증착한다. 상기 게이트 절연막(17)은 실리콘 산화막 또는 실리콘 질화막을 사용할 수 있다.
게이트 절연막(17)의 상부로 비정질 실리콘층(18)을 예를 들면, CVD에 의해 증착한다. 상기 비정질 실리콘층(18)의 증착 시에 소스 및 드레인 영역을 형성하기 위해 in-situ 도핑을 동시에 할 수 있다.
다결정 실리콘 TFT를 구성하는 경우는 후술하는 바와 같이 일반적으로 in-situ 도핑을 하지 않는다. 레이저를 사용하여 결정화하는 경우 보호 산화막 전후로 결정화 공정 처리를 한다. 비 레이저 공법을 사용하는 경우 공법에 따라 다를 수 있으나 본 실시예에서는 비정질 실리콘의 결정화에 MILC를 활용하는 예로 한다.
비정질 실리콘층(18)이 증착되면, 비정질 실리콘층(18)의 결정화를 유도하기 위한 금속 유도막을 리프트-오프(lift-off)방식으로 형성하기 위한 포토레지스트 마스크(19)를 도 10과 같이 형성한다. 포토레지스트 마스크(19)의 상부로 금속 유도 측면 결정화(MILC) 금속 유도막인 니켈 패턴층(20)을 도 11과 같이 형성한다. 이때, 결정화 금속 유도막으로 사용되는 재료로는 니켈 이외에도, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Cr, Mo, Tr, Ru, Rh, Cd, Pt 등이 주로 사용된다.
니켈 패턴층(20)이 형성되면, MILC(금속 유도 측면 결정화) 저온 열처리에 의해 비정질 실리콘층(18)을 결정화한 후, 니켈 패턴층(20)을 제거하여 결정화 실리콘층(18a)이 도 12와 같이 형성된다.
여기서, MILC 열처리에 의해 비정질 실리콘을 금속 유도 측면 결정화하는 기술은 본 발명의 발명자에 의해 선 출원된 한국공개특허 제 10-2009-42122호에 개시되어 있으므로 그에 대한 상세한 설명은 생략하기로 한다.
MILC 열처리가 이루어져 비정질 실리콘의 결정화가 완료되어 다결정 실리콘층(18a)이 형성된 후, 다결정 실리콘층(18a)의 상부로 보호 산화막(21)을 3000Å 두께로 도 13과 같이 증착시킨다. 또한, 보호 산화막(21)의 상부로 포토레지스트를 도포하여 포토레지스트층(22)을 도 14와 같이 형성한다.
이후, 도 14에서 보는 바와 같이 배면노광(back exposure)에 의해 마스크없이 노광, 현상한 후 노광되지 않은 포토레지스트층(22)을 제거하여 남겨진 식각용 마스크(도시되지 않음)를 사용하여 보호 산화막(21)을 에칭하면 도 15와 같이 이온주입차단용 마스크(21a)가 형성된다.
상기 이온주입차단용 마스크(21a)를 이용하여 불순물 이온주입(ion mass doping : IMD)에 의해 소스 영역과 드레인 영역을 형성하고 열처리에 의해 주입된 불순물(dopant)을 활성화한다.
도 16을 보면, 활성화된 소스 전극(S)과 드레인 전극(D)의 상부로 식각용 마스크(도시되지 않음)를 형성하고 채널층(C)을 식각에 의해 형성한 후, 그 상부로 무기 절연막으로 이루어진 보호막(22)을 형성한다. 이후, 보호막(22)을 통해 드레인 전극(D)을 노출시키는 콘택홀을 형성하고 그 보호막(22) 상에는 ITO 또는 IZO로 이루어진 화소전극(23)이 형성됨에 따라 어레이 기판의 제조가 완료된다.
상기 실시예 설명에서는 게이트 라인이 게이트 전극의 형성시에 동일한 공정/재료로 형성되는 것을 예시하였으나, 소스 전극과 연결되는 데이터 라인도 게이트 라인 형성과 동일한 공정/재료로 형성될 수 있다.
상기와 같은 구리 하부 게이트 박막 트랜지스터 제조공정은 평탄화된 두꺼운 게이트 구리 배선이 이루어진 기판 상에 전술한 MILC 이외에 다른 결정화 방법의 적용도 가능하며, 기타의 TFT 제조공정으로의 일부 변형도 가능하다.
이처럼, 본 발명은 대형 디스플레이에 적합한 낮은 저항값을 갖는 구리를 전기도금법에 의해 하부 게이트로 사용가능한 두께로 형성할 수 있으며, 게이트 전극으로 사용되는 평탄화과정을 거쳐 스텝 커버리지(step coverage)를 해소할 수 있다.
또한, 본 발명은 게이트 전극으로 구리를 사용하기 때문에 별도의 마스크 없이 배면노광에 의해 소스와 드레인을 게이트에 자동정렬할 수 있어 정렬오차를 최소화할 수 있다.
상기 실시예에서는 활성화 영역으로 다결정 실리콘을 사용한 것을 예시하였으나, 비정질 실리콘을 활성화 영역으로 사용하는 것도 가능하다.
단, 이 경우 배면 노광을 이용하여 이온주입차단용 마스크를 형성하는 대신에 종래와 같은 주지된 방법으로 마스크를 형성하는 것이 요구된다.
본 발명은 능동 액정 디스플레이(AMLCD), 유기발광다이오드(AMOLED) 등의 디스플레이 장치에 사용되는 박막트랜지스터 및 배선에 적용가능하다.
11 : 유리기판 12 : 기초 금속막
13 : 게이트전극 마스크패턴 14 : 게이트 전극
15 : 코팅층 6 : 평탄화층
17 : 게이트 절연막 18 : 비정질 실리콘층
18a : 다결정 실리콘층 9 : 포토레지스트 마스크
20 : 니켈 패턴층 1 : 보호 산화막
21a : 이온주입차단용 마스크 2 : 포토레지스트층
13 : 게이트전극 마스크패턴 14 : 게이트 전극
15 : 코팅층 6 : 평탄화층
17 : 게이트 절연막 18 : 비정질 실리콘층
18a : 다결정 실리콘층 9 : 포토레지스트 마스크
20 : 니켈 패턴층 1 : 보호 산화막
21a : 이온주입차단용 마스크 2 : 포토레지스트층
Claims (11)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 투명한 유리기판 위에 시드층을 전면적으로 형성하는 단계;
상기 시드층의 상부에 게이트 마스크를 이용하여 게이트 전극 패턴과 상보형의 패턴으로 이루어지는 게이트 전극 마스크 패턴을 형성하는 단계;
전기 도금 방법에 의해 노출된 시드층 위에 구리로 이루어진 게이트 전극을 선택적으로 형성하는 단계;
상기 게이트 전극을 식각 마스크로 사용하여 노출된 시드층을 제거하는 단계;
상기 게이트 전극 상부를 포함한 기판 전면에 절연막을 형성하고 게이트 전극이 노출되도록 평탄화공정을 실시하여 게이트 전극과 동일한 레벨의 평탄화층을 형성하는 단계;
상기 게이트 전극 및 평탄화층의 상부에 게이트 절연막과 비정질 실리콘층을 순차적으로 형성하는 단계;
상기 비정질 실리콘층을 금속 유도 측면 결정화(MILC)방법에 의해 결정화하여 투명한 다결정 실리콘층을 형성하는 단계;
상기 다결정 실리콘층의 상부에 게이트 전극을 이용한 배면노광에 의해 이온주입차단용 마스크를 게이트 전극에 정렬하여 형성하는 단계; 및
상기 이온주입차단용 마스크를 이용하여 다결정 실리콘층에 이온주입함에 의해 소스 영역 및 드레인 영역을 게이트 전극과 자동 정렬하여 채널영역의 좌우측에 형성하는 단계를 포함하며,
상기 이온주입차단용 마스크를 형성하는 단계는
상기 다결정 실리콘층 상부에 보호산화막과 포토레지스트를 순차적으로 형성하는 단계;
상기 게이트 전극을 노광마스크로 사용하여 배면 노광 및 현상을 실시하여 포토레지스트로 이루어지며 게이트 전극과 정렬된 식각용 마스크를 형성하는 단계; 및
상기 식각용 마스크를 이용하여 보호산화막을 식각하여 이온주입차단용 마스크를 얻는 단계를 포함하는 것을 특징으로 하는 구리 하부 게이트 구조를 갖는 다결정 실리콘 박막 트랜지스터의 제조방법. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100103291A KR101198312B1 (ko) | 2010-10-22 | 2010-10-22 | 구리 하부 게이트 구조를 갖는 다결정 실리콘 박막 트랜지스터의 제조방법 |
| US13/182,620 US20120097962A1 (en) | 2010-10-22 | 2011-07-14 | Polysilicon thin film transistor having copper bottom gate structure and method of making the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100103291A KR101198312B1 (ko) | 2010-10-22 | 2010-10-22 | 구리 하부 게이트 구조를 갖는 다결정 실리콘 박막 트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120041891A KR20120041891A (ko) | 2012-05-03 |
| KR101198312B1 true KR101198312B1 (ko) | 2012-11-07 |
Family
ID=45972212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100103291A KR101198312B1 (ko) | 2010-10-22 | 2010-10-22 | 구리 하부 게이트 구조를 갖는 다결정 실리콘 박막 트랜지스터의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20120097962A1 (ko) |
| KR (1) | KR101198312B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130107628A (ko) * | 2012-03-22 | 2013-10-02 | 삼성디스플레이 주식회사 | 트렌치 형성 방법, 금속 배선 형성 방법, 및 박막 트랜지스터 표시판의 제조 방법 |
| WO2013156085A1 (en) * | 2012-04-20 | 2013-10-24 | Hewlett-Packard Development Company, L.P. | Method of manufacturing a semiconductor device |
| KR102083641B1 (ko) | 2013-08-29 | 2020-03-03 | 삼성디스플레이 주식회사 | 표시패널 및 이의 제조방법 |
| CN105609422B (zh) * | 2016-03-04 | 2019-04-30 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4969001B2 (ja) * | 2001-09-20 | 2012-07-04 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
| TWI273329B (en) * | 2004-12-29 | 2007-02-11 | Au Optronics Corp | Copper gate electrode of liquid crystal display device and method of fabricating the same |
| WO2008044757A1 (en) * | 2006-10-12 | 2008-04-17 | Ulvac, Inc. | Conductive film forming method, thin film transistor, panel with thin film transistor and thin film transistor manufacturing method |
| KR101375834B1 (ko) * | 2007-11-20 | 2014-03-18 | 삼성전자주식회사 | 다결정 실리콘 박막 및 이를 적용하는 박막 트랜지스터의제조방법 |
| KR101558534B1 (ko) * | 2008-09-24 | 2015-10-08 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법 |
| KR101283008B1 (ko) * | 2010-12-23 | 2013-07-05 | 주승기 | 트렌치형상의 구리 하부 게이트 구조를 갖는 다결정 실리콘 박막 트랜지스터의 제조방법 |
-
2010
- 2010-10-22 KR KR1020100103291A patent/KR101198312B1/ko not_active IP Right Cessation
-
2011
- 2011-07-14 US US13/182,620 patent/US20120097962A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120041891A (ko) | 2012-05-03 |
| US20120097962A1 (en) | 2012-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101283008B1 (ko) | 트렌치형상의 구리 하부 게이트 구조를 갖는 다결정 실리콘 박막 트랜지스터의 제조방법 | |
| CN102074502B (zh) | 制造阵列基板的方法 | |
| US7955911B2 (en) | TFT-LCD pixel unit and method for manufacturing the same | |
| KR101790176B1 (ko) | 어레이 기판의 제조방법 | |
| KR101431136B1 (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| US20110303923A1 (en) | Tft, array substrate for display apparatus including tft, and methods of manufacturing tft and array substrate | |
| WO2016061940A1 (zh) | 薄膜晶体管阵列基板及其制作方法、显示装置 | |
| CN102117826A (zh) | 有机发光显示装置及其制造方法 | |
| KR101198312B1 (ko) | 구리 하부 게이트 구조를 갖는 다결정 실리콘 박막 트랜지스터의 제조방법 | |
| JP2002190598A (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
| US20110297949A1 (en) | Organic light emitting display and method of fabricating the same | |
| US7960219B2 (en) | Thin-film transistor substrate and method of fabricating the same | |
| US7682884B2 (en) | Method for fabricating pixel structure | |
| KR101898205B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법 | |
| KR101887692B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 제조방법 | |
| KR101904408B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR101084242B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR20110056963A (ko) | 박막 트랜지스터 기판의 제조방법 | |
| KR101338104B1 (ko) | 박막 트랜지스터 어레이기판 제조방법 | |
| KR101288116B1 (ko) | 폴리 실리콘 액정표시장치용 어레이 기판 및 그 제조방법 | |
| US20120147312A1 (en) | Display device including wirings of different thicknesses and method of manufacturing the same | |
| KR20020054848A (ko) | 액정표시장치의 제조방법 | |
| CN111613578B (zh) | 低温多晶硅阵列基板的制备方法、阵列基板、显示面板 | |
| TWI330502B (en) | Method of manufacturing an amoled | |
| KR100601372B1 (ko) | 유기 전계 발광 표시 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |