JP4969001B2 - 半導体装置及びその作製方法 - Google Patents
半導体装置及びその作製方法 Download PDFInfo
- Publication number
- JP4969001B2 JP4969001B2 JP2001287648A JP2001287648A JP4969001B2 JP 4969001 B2 JP4969001 B2 JP 4969001B2 JP 2001287648 A JP2001287648 A JP 2001287648A JP 2001287648 A JP2001287648 A JP 2001287648A JP 4969001 B2 JP4969001 B2 JP 4969001B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer metal
- wiring
- layer
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 137
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000010408 film Substances 0.000 claims description 730
- 229910052751 metal Inorganic materials 0.000 claims description 392
- 239000002184 metal Substances 0.000 claims description 392
- 239000010410 layer Substances 0.000 claims description 339
- 238000000034 method Methods 0.000 claims description 148
- 239000012535 impurity Substances 0.000 claims description 107
- 239000010949 copper Substances 0.000 claims description 96
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 90
- 229910052802 copper Inorganic materials 0.000 claims description 90
- 229910052782 aluminium Inorganic materials 0.000 claims description 80
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 80
- 239000000758 substrate Substances 0.000 claims description 77
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 58
- 229910052710 silicon Inorganic materials 0.000 claims description 58
- 239000010703 silicon Substances 0.000 claims description 58
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 57
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 56
- 238000009792 diffusion process Methods 0.000 claims description 55
- 239000011229 interlayer Substances 0.000 claims description 41
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 39
- 229910052709 silver Inorganic materials 0.000 claims description 39
- 239000004332 silver Substances 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 34
- 229910004200 TaSiN Inorganic materials 0.000 claims description 26
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 24
- 229910008807 WSiN Inorganic materials 0.000 claims description 20
- 230000003405 preventing effect Effects 0.000 claims description 20
- 229910045601 alloy Inorganic materials 0.000 claims description 19
- 239000000956 alloy Substances 0.000 claims description 19
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 18
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 17
- 229910052718 tin Inorganic materials 0.000 claims description 17
- 229910008482 TiSiN Inorganic materials 0.000 claims description 15
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 15
- 229910004166 TaN Inorganic materials 0.000 claims description 14
- -1 WBN Inorganic materials 0.000 claims description 14
- 239000010409 thin film Substances 0.000 claims description 12
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 239000010931 gold Substances 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 description 84
- 238000009713 electroplating Methods 0.000 description 38
- 238000004544 sputter deposition Methods 0.000 description 37
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 36
- 230000003287 optical effect Effects 0.000 description 36
- 230000015572 biosynthetic process Effects 0.000 description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 30
- 230000005684 electric field Effects 0.000 description 29
- 230000002265 prevention Effects 0.000 description 27
- 230000006870 function Effects 0.000 description 26
- 238000001312 dry etching Methods 0.000 description 19
- 238000005516 engineering process Methods 0.000 description 18
- 229910052757 nitrogen Inorganic materials 0.000 description 18
- 239000012298 atmosphere Substances 0.000 description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 description 16
- 238000010438 heat treatment Methods 0.000 description 16
- 238000000151 deposition Methods 0.000 description 15
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 15
- 239000003870 refractory metal Substances 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 14
- 239000011521 glass Substances 0.000 description 14
- 150000002500 ions Chemical class 0.000 description 14
- 239000004973 liquid crystal related substance Substances 0.000 description 14
- 239000011159 matrix material Substances 0.000 description 14
- 238000000206 photolithography Methods 0.000 description 12
- 238000003860 storage Methods 0.000 description 12
- 229910021419 crystalline silicon Inorganic materials 0.000 description 11
- 238000012545 processing Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 230000001133 acceleration Effects 0.000 description 8
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 238000007747 plating Methods 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 239000000969 carrier Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- 230000002829 reductive effect Effects 0.000 description 7
- 239000000243 solution Substances 0.000 description 7
- 230000003197 catalytic effect Effects 0.000 description 6
- 239000000470 constituent Substances 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- 238000002844 melting Methods 0.000 description 6
- 230000008018 melting Effects 0.000 description 6
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 230000009471 action Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 229910018557 Si O Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 229910000365 copper sulfate Inorganic materials 0.000 description 3
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 238000004070 electrodeposition Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 238000007725 thermal activation Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000006356 dehydrogenation reaction Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000005499 laser crystallization Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical group [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- MQRWBMAEBQOWAF-UHFFFAOYSA-N acetic acid;nickel Chemical compound [Ni].CC(O)=O.CC(O)=O MQRWBMAEBQOWAF-UHFFFAOYSA-N 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229940078494 nickel acetate Drugs 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
- H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置及びその作製方法に関し、特に、電界メッキ技術を利用して形成される低抵抗金属配線を有する半導体装置及びその作製方法に関する。尚、半導体装置とは半導体特性を利用することで機能する装置全般を指し、半導体基板上に作製される大規模集積回路、及び透明絶縁性基板上に作製される薄膜トランジスタで回路構成される半導体表示装置等をも含むものである。
【０００２】
【従来の技術】
本発明の関連技術としては、大規模集積回路（Large-Scale-Integrated-Circuit：以下ＬＳＩと略記）に於けるダマシン法による銅（Ｃｕ）配線形成技術、及びＧＯＬＤ（Gate-Overlapped-LDDの略）構造の薄膜トランジスタ（Thin-Film-Transistor：以下ＴＦＴと略記）形成技術がある。従って、従来技術として前記２つの技術を併記する。
【０００３】
〔ダマシン法による銅配線形成技術〕
シリコンウェハ等の半導体基板上に作製されるＬＳＩに於いては、微細化及び高密度化の進展により、配線のＲＣ信号遅延がＬＳＩ自身の動作速度を決定する主要因となってくると共に、従来から配線に適用されてきたアルミニウム（Ａｌ）配線よりも電気抵抗の低い配線材料の必要性が高まってきた。また、エレクトロマイグレーション（ＥＭ）及びストレスマイグレーション（ＳＭ）に対する信頼性の点でも、電流密度の増大に伴い、従来のアルミニウム（Ａｌ）配線に比べ信頼性の高い配線材料が求められていた。この様な背景の下、ダマシン法による銅（Ｃｕ）配線形成技術が、ＩＢＭ社により開発され、１９９７年にＩＥＤＭで発表された。これを契機として半導体メーカー各社で、ダマシン法による銅配線形成技術の開発が精力的に進められ、設計ルール０．２５μm以下のロジックＬＳＩの一部で既に実用化されている。
【０００４】
ダマシン法による銅配線形成技術とは、層間絶縁膜の配線形成予定部に所定の配線溝を形成し、この配線溝の内部に低抵抗配線材である銅を埋め込み成膜した後、化学的機械研磨（Chemical-Mechanical-Polishing：以下ＣＭＰと略記）法により、配線溝以外の部分に成膜された銅を除去して、配線溝の内部に銅を残して配線を形成する技術である。ダマシン法には、シングルダマシン法とデュアルダマシン法の２種類がある。シングルダマシン法は、配線部と接続孔部を個別に形成するのに対し、デュアルダマシン法は、配線部と接続孔部の溝を形成した後に、同時に双方の溝を銅で埋め込む技術である。デュアルダマシン法は、配線部と接続孔部の銅配線を同時に形成する為、工程短縮の点で有利であるが、高アスペクト比（アスペクト比：３〜５程度）の接続孔部に於ける銅の埋め込み成膜が難点となっている。但し、高アスペクト比の接続孔に対しては、最近になり電界メッキ法による銅の埋め込み成膜技術が確立され、前記難点は解消されつつある。
【０００５】
また、上記の銅配線形成技術に於いては、配線材の銅がシリコン酸化膜に対し拡散し易いこと、シリコン酸化膜との接触により銅自体が酸化されることの２つの理由から、銅配線をシリコン酸化膜から成る層間絶縁膜と完全に隔離する必要がある。この為、銅に対する拡散防止膜が、配線材である銅を囲む様に溝部分に薄く成膜される構成となっている。当該拡散防止膜の成膜技術として、ロングスロースパッタ及びイオン化スパッタ等の指向性スパッタ法又は有機金属ソースを用いたＭＯ（Metal-Organicの略）−ＣＶＤ法が開発されている。拡散防止膜としては、高融点金属及び高融点金属窒化物及び高融点金属窒化物にシリコン又はボロンを添加した化合物が検討されており、例えばＴａ，ＴａＮ，ＴａＳｉＮ，ＴｉＮ，ＴｉＳｉＮ，Ｗ，ＷＮ，ＷＳｉＮ，ＷＢＮ等が検討されている。当該拡散防止膜の上には、指向性スパッタ法又はＭＯ−ＣＶＤ法による銅シード層が薄く成膜され、当該銅シード層に対して、高アスペクト比に有利な電界メッキ法により銅メッキが行われ、銅が埋め込み成膜されている。
【０００６】
この様なダマシン法による銅配線形成技術は、設計ルール０．２５μm以下の超微細化ＬＳＩの多層配線形成工程に必須の重要な技術である。ダマシン法は銅の多層配線形成工程に於ける基板のグローバル平坦化を実現できる画期的な技術で、平坦面上に配線を形成する為、エレクトロマイグレーション（ＥＭ）及びストレスマイグレーション（ＳＭ）に対して有利である。また、超微細パターンの形成には、露光光の波長が１９３ｎｍのＡｒＦエキシマレーザー縮小投影露光装置が適用される。このＡｒＦエキシマレーザー縮小投影露光装置は０．２μm以下の超微細パターンの解像が可能である反面、焦点深度が浅いという問題を有している。この焦点深度が浅いという問題に対しても、基板のグローバル平坦化を実現できる為、ダマシン法は有利となっている。
【０００７】
尚、ダマシン法による銅配線形成技術の全体については、例えばリアライズ社発行の新宮原正三、栗屋信義、上野和良、三沢信裕編集「Ｃｕ配線技術の最新の展開」に詳細に記載されている。更に、「Ｃｕ配線技術の最新の展開」以外にも数多くの文献が公表され、例えば銅のＭＯ−ＣＶＤ技術については、「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ」（１９９７年１２月発行，栗屋信義著）の１７６〜１８０頁に記載されている。また、指向性スパッタ技術については、「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ」（１９９７年１２月発行，三沢信裕著）の１８６〜１９１頁に記載されている。また、銅の電界メッキ技術については、「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ」（１９９７年１２月発行，V.M.Dubin他４名著）の１９２〜１９６頁に記載されている。また、銅の拡散防止膜については、「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ」（１９９８年２月発行，栗屋信義著）の９１〜９６頁に記載されている。
【０００８】
〔ＧＯＬＤ構造ＴＦＴ形成技術〕
ガラス基板等の透明絶縁性基板上にＴＦＴで回路構成される半導体表示装置、例えばアクティブマトリクス型液晶表示装置に於いては、高い電界効果移動度を有する多結晶シリコンＴＦＴが注目されている。多結晶シリコンＴＦＴに適用される多結晶シリコン膜の場合、従来の非晶質シリコン膜に比べ、電子や正孔の電界効果移動度が大きく、画素用トランジスタのみでなく周辺回路であるドライバー回路の一体化を実現できる利点を有している。この為、各社で多結晶シリコンＴＦＴで回路構成されるアクティブマトリクス型液晶表示装置の開発が進められている。
【０００９】
しかしながら、多結晶シリコンＴＦＴの場合、高い電界効果移動度を有する反面、連続駆動させると電界効果移動度やオン電流（オン状態の場合に流れる電流）の低下及びオフ電流（オフ状態の場合に流れる電流）の増加等の劣化現象が観測されることがあり、信頼性上の問題を抱えている。この劣化現象はホットキャリア現象と呼ばれており、ドレイン近傍の高電界により発生したホットキャリアの仕業であることが知られている。
【００１０】
当該ホットキャリア現象は、最初に半導体基板上に作製されたＭＯＳ（Metal-Oxide-Semiconductorの略）トランジスタに於いて発見された現象で、ドレイン近傍の高電界が原因であることが明らかになっている。ホットキャリア対策として、これまで様々な基礎検討が行われてきており、設計ルール１．５μm以下のＭＯＳトランジスタに於いては、ＬＤＤ（Lightly-Doped-Drainの略）構造が採用されている。ＬＤＤ構造では、ゲート側壁のサイドウォールを利用してドレイン端部に低濃度不純物領域（ｎ−領域又はｐ−領域）を形成し、ドレイン接合の不純物濃度に傾斜を持たせることによりドレイン近傍の電界集中を緩和している。
【００１１】
ＬＤＤ構造の場合、シングルドレイン構造に比べ、ドレイン耐圧がかなり向上する反面、低濃度不純物領域（ｎ−領域又はｐ−領域）の抵抗が大きい為、ドレイン電流が減少するという難点を抱えている。また、サイドウォールの真下に高電界領域が存在し、そこで衝突電離が最大になり、ホットエレクトロンがサイドウォールに注入される為、低濃度不純物領域（ｎ−領域又はｐ−領域）が空乏化し、更に抵抗が増加するＬＤＤ特有の劣化モードも問題になっている。チャネル長の縮小に伴い、以上の問題が顕在化してきた為、０．５μm以下のＭＯＳトランジスタでは、この様な問題を克服する構造として、ゲート電極の端部にオーバーラップして低濃度不純物領域（ｎ−領域又はｐ−領域）を形成するＧＯＬＤ（Gate-Overlapped LDDの略）構造が発明され採用されている。
【００１２】
この様な背景の下、ガラス基板等の透明絶縁性基板上に作製される多結晶シリコンＴＦＴに於いても、ＭＯＳトランジスタと同様にドレイン近傍の高電界を緩和する目的で、ＬＤＤ構造及びＧＯＬＤ構造の採用が検討されている。ＬＤＤ構造の場合は、ゲート電極の外側に対応する多結晶シリコン膜に、電界緩和領域として機能する低濃度不純物領域（ｎ−領域又はｐ−領域）が形成され、更にその外側にソース領域及びドレイン領域として機能する高濃度不純物領域（ｎ＋領域又はｐ＋領域）が形成されている。ＬＤＤ構造はオフ電流が小さいという利点を有する反面、ドレイン近傍の電界緩和によるホットキャリア抑制効果が小さいという欠点を有している。一方のＧＯＬＤ構造の場合は、ＬＤＤ構造の低濃度不純物領域（ｎ−領域又はｐ−領域）がゲート電極端部とオーバーラップする様に形成されており、ＬＤＤ構造に比べホットキャリア抑制効果が大きい反面、オフ電流が大きくなるという欠点を有している。
【００１３】
尚、ｎチャネル型の多結晶シリコンＧＯＬＤ構造ＴＦＴに関する参考文献としては、例えば「Mutuko Hatano,Hajime Akimoto and Takesi Sakai,IEDM97 TECHNICAL DIGEST,p523-526,1997」が公表され、ＧＯＬＤ構造ＴＦＴの構造と基本特性が開示されている。此処で検討されたＧＯＬＤ構造ＴＦＴの構造は、ゲート電極とＬＤＤ用側壁が多結晶シリコンで形成され、ＬＤＤ用側壁の真下の活性層（多結晶シリコンで形成）に電界緩和領域として機能する低濃度不純物領域（ｎ−領域）、更にその外側にソース領域及びドレイン領域として機能する高濃度不純物領域（ｎ＋領域）が形成されている。その基本特性は、通常のＬＤＤ構造ＴＦＴと比較し、ドレイン電界の緩和と共に大きいドレイン電流が得られ、ドレインアバランシェホットキャリア（Drain-Avalanche-Hot-Carrier）の抑制効果が大きいという特性が得られている。
【００１４】
【発明が解決しようとする課題】
設計ルール０．２５μm以下の超微細化ＬＳＩの多層配線形成工程に適用されるダマシン法は、基板のグローバル平坦化を実現できる画期的な技術である。当該ダマシン法は平坦な配線を形成できる為、エレクトロマイグレーション（ＥＭ）及びストレスマイグレーション（ＳＭ）等の信頼性上の問題に対して有利で、更には超微細パターンの形成に適用されるＡｒＦエキシマレーザー縮小投影露光装置の浅い焦点深度の問題を解決できるブレークスルー技術となっている。
【００１５】
しかしながら、ダマシン法の場合、電界メッキ法により厚く成膜した銅膜を研磨するＣＭＰ工程に於いて、エロージョンやディッシング等の異常なスクラッチ欠陥が研磨面に発生するという問題を抱えており、歩留及び信頼性上の問題となっている。勿論、エロージョンやディッシング等の前記スクラッチ欠陥は、ＣＭＰ工程の改善により低減されつつあるが、完全な対策には至っていない。この為、ダマシン法による銅配線形成技術は、配線形成工程の平坦化が必須で、且つ適用する利点の大きい０．２５μm以下の超微細化ＬＳＩに於ける多層配線形成工程には適用せざる得ないが、それ以外の工程にはできれば適用したくない。従って、この様な工程に適用可能な簡便な低抵抗配線形成技術が求められている。尚、それ以外の工程とは、設計ルール０．２５μm以上の単層の配線形成工程で配線の低抵抗化が必要な工程であり、例えばＬＳＩに於ける単層の低抵抗配線形成工程、又は多結晶シリコンＴＦＴで回路構成される半導体表示装置のゲート電極及び配線の形成工程等が考えられる。
【００１６】
本発明は、上記従来技術の問題点を解決し、ダマシン法に代わる簡便な低抵抗の配線形成技術を提供することを課題とする。換言すると、本発明はダマシン法に代わる簡便な低抵抗の配線形成法を適用して作製された半導体装置及びその作製方法を提供することを課題とする。
【００１７】
【課題を解決する為の手段】
ダマシン法に代わる簡便な低抵抗の配線形成法を適用して作製された半導体装置及びその作製方法について、その主な構成を以下に記載する。
【００１８】
〔配線一般に関する発明〕
半導体装置に関する本発明の構成は、基板の一主面に複数の半導体素子（と拡散防止膜）と層間絶縁膜と配線とが前記基板に近い方から積層形成されている半導体装置に於いて、前記配線は所定の寸法の第１層金属膜配線と当該第１層金属膜配線の上層に位置し且つ配線の両側の端部から一定の寸法内側に入った位置に端部を有する第２層金属膜配線と前記第２層金属膜配線の両側の側壁部に付設されている低抵抗金属部とで構成されていることを特徴としている。
【００１９】
半導体装置の作製方法に関する本発明の構成は、被膜上に第１層金属膜を堆積する工程と、前記第１層金属膜上に第２層金属膜を堆積する工程と、前記第２層金属膜上に絶縁膜を堆積する工程と、配線形成用のレジストパターンを形成する工程と、前記レジストパターンをマスクに前記第１層金属膜と前記第２層金属膜と前記絶縁膜とから成る積層膜をエッチング処理し、前記第２層金属膜にサイドエッチング部を有する積層膜配線パターンを形成する工程と、前記レジストパターンを除去する工程と、前記積層膜配線パターンの前記第１層金属膜と前記第２層金属膜とから成る金属膜配線をシード部とし、前記金属膜配線の露出面に電界メッキ法により低抵抗金属膜を成膜することにより積層膜配線を形成する工程とを備えたことを特徴としている。
【００２０】
半導体装置の作製方法に関する本発明の他の構成は、一主面に複数の半導体素子が配設された基板の前記一主面上に（拡散防止膜を堆積する工程と、前記拡散防止膜上に）層間絶縁膜を堆積する工程と、前記層間絶縁膜上に第１層金属膜を堆積する工程と、前記第１層金属膜上に第２層金属膜を堆積する工程と、前記第２層金属膜上に絶縁膜を堆積する工程と、配線形成用のレジストパターンを形成する工程と、前記レジストパターンをマスクに前記第１層金属膜と前記第２層金属膜と前記絶縁膜とから成る積層膜をエッチング処理し、前記第２層金属膜にサイドエッチング部を有する積層膜配線パターンを形成する工程と、前記レジストパターンを除去する工程と、前記積層膜配線パターンの前記第１層金属膜と前記第２層金属膜とから成る金属膜配線をシード部とし、前記金属膜配線の露出面に電界メッキ法により低抵抗金属膜を成膜することにより積層膜配線を形成する工程とを備えたことを特徴している。
【００２１】
上記構成の発明に於いて、前記基板はシリコン基板等の半導体基板又はガラス基板等の透明絶縁性基板のどちらでも構わない。また、前記半導体素子は半導体基板上に形成されるＭＯＳトランジスタ又はバイポーラトランジスタのどちらでも良く、ＭＯＳトランジスタとバイポーラトランジスタが混載される構成でも構わない。また、前記半導体素子は、透明絶縁性基板上に形成されるＴＦＴであっても良い。
【００２２】
また、上記構成の発明に於いて、前記層間絶縁膜は、シリコン酸化膜又はリン含有シリコン酸化膜又はリンボロン含有シリコン酸化膜膜又はアクリル膜又はポリイミド膜又は有機ＳＯＧ膜の何れでも良い。また、前記絶縁膜は、シリコン窒化膜又はシリコン酸窒化膜又はシリコン酸化膜の何れでも良い。また、前記第１層金属膜配線（又は前記第１層金属膜）は、Ｔａ，ＴａＮ，ＴａＳｉＮ，ＴｉＮ，ＴｉＳｉＮ，Ｗ，ＷＮ，ＷＳｉＮ，ＷＢＮ，ＴｉＷ，ＩｒＴａから選択された一つの材料で構成されている。また、前記第２層金属膜配線（又は前記第２層金属膜）は、アルミニウム又はアルミニウムを主成分とする合金で構成されている。また、前記低抵抗金属部（又は前記低抵抗金属膜）は、アルミニウムより比抵抗の小さい金属が適しており、具体的には銅又は銀が好適である。また、前記拡散防止膜は前記低抵抗金属部（又は前記低抵抗金属膜）からの銅元素等の低抵抗金属元素の拡散を防止する為のもので、拡散防止機能の点からシリコン窒化膜又はシリコン酸窒化膜が好適である。
【００２３】
尚、アルミニウムより比抵抗の小さい金属としては、銅と銀以外に金も存在する。しかし、金は値段の高い割に比抵抗がそれ程小さくない為、低抵抗金属として使用する利点が認められない。従って、本発明に於いては、低抵抗金属として銅と銀が好適であると判断した。参考として、アルミニウムと銅と銀、及び金の比抵抗値について記載する。例えば、丸善株式会社発行の国立天文台編「平成１２年版 理科年表」４８２頁によると、０〜１００℃の温度範囲で、アルミニウムの比抵抗値は２．５０〜３．５５μΩｃｍ、銅の比抵抗値は１．５５〜２．２３μΩｃｍ、銀の比抵抗値は１．４７〜２．０８μΩｃｍ、更に金の比抵抗値は２．０５〜２．８８μΩｃｍとなっている。
【００２４】
上記の様に構成された発明によれば、前記配線（又は前記積層膜配線）は、Ｔａ，ＴａＮ，ＴａＳｉＮ，ＴｉＮ，ＴｉＳｉＮ，Ｗ，ＷＮ，ＷＳｉＮ，ＷＢＮ，ＴｉＷ，ＩｒＴａから選択された一つの材料から成る所定の寸法の第１層金属膜配線と、当該第１層金属膜配線の上層に位置し且つ配線の両側の端部から一定の寸法だけ内側に入った位置に端部を有するアルミニウム又はアルミニウムを主成分とする合金から成る第２層金属膜配線と、前記第２層金属膜配線の両側の側壁部に付設され、アルミニウムより比抵抗の小さい金属元素である銅又は銀から成る低抵抗金属部とで構成されている。この為、低抵抗金属部に於ける銅又は銀の低抵抗作用により、前記配線（又は前記積層膜配線）全体としても、アルミニウムに比較し電気抵抗が低く抑えられている。
【００２５】
〔ゲート電極に関する発明〕
半導体装置に関する本発明の構成は、透明絶縁性基板の一主面に形成された複数の薄膜トランジスタを含む半導体装置であって、前記薄膜トランジスタは半導体層とゲート絶縁膜とゲート電極とが前記透明絶縁性基板に近い方から積層形成され、前記半導体層にはソース領域及びドレイン領域及び電界緩和領域とが形成されている半導体装置に於いて、前記ゲート電極は所定のチャネル方向寸法の第１層金属膜電極と当該第１層金属膜電極の上層に位置し且つ電極の両側の端部から一定の寸法内側に入った位置に端部を有する第２層金属膜電極と前記第２層金属膜電極の両側の側壁部に付設されている低抵抗金属部とで構成されており、前記第１層金属膜電極の外側に対応する前記半導体層に前記ソース領域及び前記ドレイン領域が形成され、前記第１層金属膜電極の内側で且つ前記第２層金属膜電極の外側に対応する前記半導体層に電界緩和領域が形成されていることを特徴としている。
【００２６】
半導体装置の作製方法に関する本発明の構成は、透明絶縁性基板上に半導体層を形成する工程と、前記半導体層を被覆する様にゲート絶縁膜を堆積する工程と、窒素成分を含む雰囲気中で熱処理し、前記ゲート絶縁膜中に窒素元素を導入することにより窒素含有ゲート絶縁膜を成膜する工程と、前記窒素含有ゲート絶縁膜上に第１層金属膜を堆積する工程と、前記第１層金属膜上に第２層金属膜を堆積する工程と、前記第２層金属膜上に絶縁膜を堆積する工程と、ゲート電極形成用のレジストパターンを形成する工程と、前記レジストパターンをマスクに前記第１層金属膜と前記第２層金属膜と前記絶縁膜とから成る積層膜をエッチング処理し、前記第２層金属膜にサイドエッチング部を有する積層膜ゲート電極パターンを形成する工程と、前記レジストパターンを除去する工程と、一導電型の不純物元素を注入することにより、前記積層膜ゲート電極パターンの外側に対応する前記半導体層に第１の不純物領域を形成し、同時に前記積層膜ゲート電極パターンでの前記第１層金属膜の前記第２層金属膜からの露出領域に対応する前記半導体層に第２の不純物領域を形成する工程と、前記積層膜ゲート電極パターンの前記第１層金属膜と前記第２層金属膜とから成る金属膜電極をシード部とし、前記金属膜電極の露出面に電界メッキ法により低抵抗金属膜を成膜することにより積層膜ゲート電極を形成する工程とを備えたことを特徴としている。
【００２７】
上記構成の発明に於いて、前記透明絶縁性基板としてガラス基板又は石英基板等が挙げられる。また、前記半導体層は多結晶シリコン膜又は結晶質シリコン膜で形成されており、多結晶シリコン膜又は結晶質シリコン膜のどちらでも構わない。尚、本明細書に於いては、触媒元素を利用して結晶化される多結晶シリコン膜を通常の多結晶シリコン膜と区別する為に、結晶質シリコン膜と称している。此処で、多結晶とせずに結晶質と称している理由は、通常の多結晶シリコン膜と比較し、結晶粒が概略同一方向に配向しており、高い電界効果移動度を有する等の特徴がある為、通常の多結晶シリコン膜と区別する趣旨である。
【００２８】
また、上記構成の発明に於いて、前記ゲート絶縁膜はシリコン酸化膜を堆積した後、窒素成分である窒素分子又は窒素元素を含む雰囲気中で熱処理し、前記ゲート絶縁膜中に窒素元素を導入した窒素含有絶縁膜、具体的にはシリコン酸窒化膜で構成されている。この様に、シリコン酸化膜に窒素元素を導入することにより、前記ゲート絶縁膜は、前記ゲート電極（又は積層膜ゲート電極）に付設されている低抵抗金属部（又は低抵抗金属膜）からの銅元素等の低抵抗金属元素の拡散を効果的に防止する機能を有している。また、前記第２層金属膜上の前記絶縁膜は、シリコン窒化膜又はシリコン酸窒化膜又はシリコン酸化膜の何れでも良い。
【００２９】
また、上記構成の発明に於いて、前記一導電型の不純物元素は、ｎ型不純物であるＰ（リン）元素又はｐ型不純物であるＢ（ボロン）元素が好適で、当該不純物元素を注入することにより、前記第１の不純物領域と前記第２の不純物領域を同時に形成している。前記第１の不純物領域は前記ソース領域又は前記ドレイン領域として機能する高濃度不純物領域で、前記第２の不純物領域は前記電界緩和領域として機能する低濃度不純物領域を構成している。また、前記電界緩和領域として機能する前記第２の不純物領域は、前記第１層金属膜電極の内側で且つ前記第２層金属膜電極の外側に対応する前記半導体層、即ち前記ゲート電極の端部とオーバーラップする様に形成されている為、ＧＯＬＤ構造のＴＦＴが形成されている。
【００３０】
また、上記構成の発明に於いて、前記第１層金属膜電極（又は前記第１層金属膜）は、Ｔａ，ＴａＮ，ＴａＳｉＮ，ＴｉＮ，ＴｉＳｉＮ，Ｗ，ＷＮ，ＷＳｉＮ，ＷＢＮ，ＴｉＷ，ＩｒＴａから選択された一つの材料で構成されている。また、前記第２層金属膜電極（又は前記第２層金属膜）は、アルミニウム又はアルミニウムを主成分とする合金で構成されている。また、前記低抵抗金属部（又は前記低抵抗金属膜）は、アルミニウムより比抵抗の小さい金属が適しており、具体的には銅又は銀が好適である。
【００３１】
上記の様に構成された発明によれば、前記ゲート電極（又は前記積層膜ゲート電極）は、Ｔａ，ＴａＮ，ＴａＳｉＮ，ＴｉＮ，ＴｉＳｉＮ，Ｗ，ＷＮ，ＷＳｉＮ，ＷＢＮ，ＴｉＷ，ＩｒＴａから選択された一つの材料から成る所定のチャネル方向寸法の第１層金属膜電極（又は第１層金属膜）と、当該第１層金属膜電極の上層に位置し且つ電極の両側の端部から一定の寸法内側に入った位置に端部を有するアルミニウム又はアルミニウムを主成分とする合金から成る第２層金属膜電極（又は第２層金属膜）と、前記第２層金属膜電極の両側の側壁部に付設され、アルミニウムより比抵抗の小さい金属元素である銅又は銀から成る低抵抗金属部（又は低抵抗金属膜）とで構成されている。この為、前記低抵抗金属部（又は低抵抗金属膜）に於ける銅又は銀の低抵抗作用により、前記ゲート電極（又は前記積層膜ゲート電極）全体としても、アルミニウムに比較し電気抵抗が低く抑えられている。また、前記ゲート絶縁膜には窒素元素が導入されている為、前記低抵抗金属部からの銅元素や銀元素の拡散を効果的に防止でき、半導体装置の電気特性の安定化にも有効である。また、前記半導体層には、前記ゲート電極（又は前記積層膜ゲート電極）の端部とオーバーラップする様に前記電界緩和領域が配設され、ＧＯＬＤ構造ＴＦＴが形成されている。この為、ホットキャリアに対する信頼性の向上が図られている。
【００３２】
ところで、本発明の前記配線（又は積層膜配線又はゲート電極又は積層膜ゲート電極）は所定の寸法に形成することが可能であるが、低抵抗金属部による電気抵抗の低減効果の観点と配線形成上の限界から、配線の寸法には適正範囲が考えられる。低抵抗金属部による電気抵抗の低減効果の観点から、第２層金属膜配線（又は第２層金属膜電極）の両側の側壁部に付設される低抵抗金属部の寸法は両側併せて配線全体の１／３〜１／２程度が必要と判断される。即ち、第２層金属膜配線（又は第２層金属膜電極）に形成されるサイドエッチング部の寸法は、両側併せて配線全体の１／３〜１／２程度が要求される。これだけのサイドエッチング部をドライエッチング法又はウェットエッチング法により制御性良く形成するには、サイドエッチング部の寸法として、片側で最大３μm程度、両側で最大６μm程度と見積もられる。従って、サイドエッチン部の最大寸法である６μmを１／３で割って、配線全体の寸法は概算で最大２０μm程度と見積もられる。一方、配線全体の１／３〜１／２程度のサイドエッチング量を有する配線パターンはエッチング技術の点で微細加工が困難で、０．５μm程度が限界と考えられる。以上の点を考慮して、本発明の配線は、寸法範囲０．５〜２０μm程度を目安に適用可能と考えられる。
【００３３】
【発明の実施の形態】
本発明の実施形態について、図１〜３の作製工程断面図に基づき具体的に説明する。
【００３４】
〔実施形態１〕
本実施形態に於いては、半導体装置及びその作製方法の具体例として、透明絶縁性基板上に配設されているＴＦＴのソース電極及びドレイン電極に連結する配線に本発明を適用した例を図１に基づき記載する。
【００３５】
先ず、半導体装置の構造的視点で記載する。
【００３６】
本実施形態で使用する基板構造は、透明絶縁性基板であるガラス基板１０１上にガラス基板１０１からの不純物元素の拡散を防止する為の所定膜厚のシリコン酸窒化膜から成る下地膜１０２が堆積され、当該下地膜１０２上にＴＦＴが配設された構造の基板を使用する。前記ＴＦＴは、所定膜厚及び所定寸法のアルミニウム系の合金又は高融点金属系の合金から成るゲート電極１０３と、所定膜厚のシリコン酸化膜から成るゲート絶縁膜１０４と、ソース電極であるソース領域１０５及びドレイン電極であるドレイン領域１０６及びチャネル領域１０７に区分されている所定膜厚及び所定寸法の多結晶シリコン膜から成る半導体層で構成されている（図１−Ａ参照）。
【００３７】
上記の様な構成のＴＦＴが配設されている基板上に、膜厚３０〜１００ｎｍ程度のシリコン窒化膜又はシリコン酸窒化膜、本実施形態では膜厚５０ｎｍのシリコン窒化膜から成る拡散防止膜１０８が前記ＴＦＴを被覆する様に堆積されている。当該拡散防止膜１０８は、後述する低抵抗を有する配線から銅元素や銀元素等の低抵抗金属元素が層間絶縁膜を介して当該ＴＦＴへ拡散するのを防止する為のもので、ＴＦＴの電気特性の安定化には必要不可欠なものである。更にその上には、膜厚５００〜２０００ｎｍの層間絶縁膜１０９が成膜され、基板の平滑化が図られている。層間絶縁膜１０９の材料としては、シリコン酸化膜又はリン含有シリコン酸化膜（ＰＳＧ）又はリンボロン含有シリコン酸化膜（ＢＰＳＧ）から成る無機層間絶縁膜と、アクリル膜又はポリイミド膜から成る有機層間絶縁膜と、有機と無機の混成膜である有機ＳＯＧ（Spin-On-Glassの略）膜等が考えられる。本実施形態に於いては、膜厚１０００ｎｍのアクリル膜をスピン塗布法により成膜している。当該拡散防止膜１０８と当該層間絶縁膜１０９及びゲート絶縁膜１０４（ドライエッチングによるゲート電極１０３を加工する際に、かなり薄くなっている）には、前記ＴＦＴのソース領域１０５及びドレイン領域１０６と後述の配線とを電気的に連結する為、所定寸法のコンタクトホール１１０が形成されている（図１−Ａ参照）。
【００３８】
当該コンタクトホール１１０には、前記ＴＦＴのソース領域１０５及びドレイン領域１０６とを電気的に連結する為の配線が配設されている。この配線は配線全体の電気抵抗がアルミニウムより低いという特徴があり、配線構造の一部にアルミニウムより比抵抗の小さい銅元素又は銀元素から成る低抵抗金属部１１７が付設されている。当該配線は、所定寸法の高融点金属系の第１層金属膜配線１１４と、第１層金属膜配線１１４の端部から一定寸法のサイドエッチング部を有するアルミニウム系の第２層金属膜配線１１５と、第２層金属膜配線１１５の両側の側壁部に付設されているアルミニウムより比抵抗の小さい銅元素や銀元素から成る低抵抗金属部１１７とで構成されている。尚、当該配線の直接の構成部材ではないが、当該配線の第２層金属膜配線１１５の上側には、第１層金属膜配線１１４と寸法的に同じである絶縁膜パターン１１６が積層されている（図１−Ｃ，Ｄ参照）。
【００３９】
第１層金属膜配線１１４は、低抵抗金属部１１７の構成材である銅や銀元素の拡散を防止する機能と、後述する電界メッキ法で低抵抗金属部１１７を成膜する際のシード部としての機能を有する必要がある。この様な機能を有する材料としては、ダマシン法による銅（Ｃｕ）配線形成技術の銅の拡散を防止する為の拡散防止膜の構成材と同一の材料（参照：１９９８年２月発行 Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄの９１〜９６頁）が考えられ、高融点金属及び高融点金属窒化物及び高融点金属窒化物にシリコン又はボロンを添加した化合物が適しており、例えば、Ｔａ，ＴａＮ，ＴａＳｉＮ，ＴｉＮ，ＴｉＳｉＮ，Ｗ，ＷＮ，ＷＳｉＮ，ＷＢＮ等が好適である。また、これらの構成材以外に、高融点金属と他の金属との合金であるＴｉＷ，ＩｒＴａも好適である。尚、膜状の高融点金属窒化物に於いては、柱状粒界を形成することが多く、柱状粒界に沿った拡散経路が考えられる。当該拡散経路を長くしたり又は塞ぐことで、拡散防止機能を更に向上させることが可能であり、高融点金属窒化物にシリコン又はボロンを添加することで達成される。上記のＴｉＳｉＮ，ＷＳｉＮ，ＷＢＮは、拡散防止機能を向上させた材料の具体例である。この様な配線材で構成される第１層金属膜配線１１４は膜厚３０〜２００ｎｍ、好ましくは膜厚５０〜１００ｎｍ程度の比較的薄い膜で形成され、寸法的には０．５〜２０μm程度が考えられる。本実施形態に於いては、膜厚５０ｎｍ及び寸法６μmのＴａＳｉＮで第１層金属膜配線１１４が形成されている（図１−Ｃ，Ｄ参照）。
【００４０】
第２層金属膜配線１１５は、アルミニウム又はアルミニウムを主成分とする合金で形成されており、第１層金属膜配線１１４の上層に位置し、一定寸法のサイドエッチング部を伴って形成されている。当該第２層金属膜配線１１５は、後述する電界メッキ法で低抵抗金属部１１７を成膜する際のシード部として作用する。また、当該第２層金属膜配線１１５は膜厚１００〜６００ｎｍ、好ましくは膜厚２００〜５００ｎｍで、０．５〜２０μm程度の所定の寸法に形成されている。本実施形態に於いては、銅含有率０．５％のアルミニウムを構成材として、膜厚３００ｎｍ及び寸法３μmの第２層金属膜配線１１５が形成されている（図１−Ｃ，Ｄ参照）。
【００４１】
絶縁膜パターン１１６は、シリコン窒化膜又はシリコン酸窒化膜又はシリコン酸化膜等の無機絶縁膜で形成されており、第２層金属膜配線１１５の上層に位置し、且つ第１層金属膜配線１１４の端部と配線端部が重なる様に、即ち第１層金属膜配線１１４と同一のパターン形状に形成されている。また、当該絶縁膜パターン１１６は膜厚３０〜２００ｎｍ、好ましくは膜厚５０〜１００ｎｍ程度の比較的薄い膜で形成され、寸法的には０．５〜２０μm程度が考えられる。本実施形態に於いては、膜厚５０ｎｍ及び寸法６μmのシリコン酸窒化膜で絶縁膜パターン１１６が形成されている。尚、当該絶縁膜パターン１１６の材料としては、シリコン窒化膜又はシリコン酸窒化膜又はシリコン酸化膜が考えられが、低抵抗金属部１１７からの銅元素や銀元素の上方向の拡散を防止する観点からは、シリコン窒化膜又はシリコン酸窒化膜が好適である（図１−Ｃ，Ｄ参照）。
【００４２】
低抵抗金属部１１７は、第１層金属膜配線１１４と第２層金属膜配線１１５とをシード部として、アルミニウムより比抵抗の小さい低抵抗金属である銅元素や銀元素を電界メッキ法により成膜することで形成される。成膜領域は第１層金属膜配線１１４と第２層金属膜配線１１５と絶縁膜パターン１１６とで囲まれた凹形領域で、電界メッキ処理の電界条件を制御することにより、凹形領域が完全に埋め込まれる様に成膜する。また、当該凹形領域の空間が電着により完全に埋め込まれる際には、第１層金属膜配線１１４の端部にもある程度は低抵抗金属が電着しており、配線全体は第１層金属膜配線１１４より寸法的に若干大きくなっている。尚、本実施形態に於いては、１．５５〜２．２３μΩｃｍ（温度範囲０〜１００℃）の比抵抗値を有する銅を電解メッキ法で成膜している（図１−Ｃ，Ｄ参照）。
【００４３】
次に、半導体装置の作製方法の視点で記載する。尚、本発明は低抵抗を有する配線に関するものである為、ＴＦＴ自体の作製方法は省略する。
【００４４】
透明絶縁性基板であるガラス基板１０１に前記ＴＦＴが配設された基板に対し、膜厚３０〜１００ｎｍ程度のシリコン窒化膜又はシリコン酸窒化膜から成る拡散防止膜１０８をＣＶＤ法又はスパッタ法により堆積する。本実施形態では、膜厚５０ｎｍのシリコン窒化膜から成る拡散防止膜１０８をプラズマＣＶＤ法で堆積している。次に、シリコン酸化膜又はリン含有シリコン酸化膜（ＰＳＧ）又はリンボロン含有シリコン酸化膜（ＢＰＳＧ）から成る無機層間絶縁膜、或いはアクリル膜又はポリイミド膜から成る有機層間絶縁膜、或いは有機と無機の混成膜である有機ＳＯＧ膜等から成る膜厚０．５〜２μmの層間絶縁膜１０９をＣＶＤ法又はスパッタ法又はスピン塗布法で成膜する。本実施形態では、膜厚１．６μmのアクリル膜をスピン塗布法により成膜している。次に、通常のフォトリソグラフィ工程とドライエッチング工程を行うことにより、当該拡散防止膜１０８と当該層間絶縁膜１０９更には当該ゲート絶縁膜１０４（ドライエッチングによるゲート電極１０３を加工する際に、かなり薄くなっている）に所定寸法のコンタクトホール１１０を形成する（図１−Ａ参照）。
【００４５】
次に、膜厚３０〜２００ｎｍ、好ましくは膜厚５０〜１００ｎｍの第１層金属膜１１１を通常のスパッタ法或いはロングスロースパッタ又はイオン化スパッタ等の指向性スパッタ法により堆積する。当該第１層金属膜１１１の材料としては、銅元素や銀元素から成る低抵抗金属部の拡散防止機能の点から、Ｔａ，ＴａＮ，ＴａＳｉＮ，ＴｉＮ，ＴｉＳｉＮ，Ｗ，ＷＮ，ＷＳｉＮ，ＷＢＮ，ＴｉＷ，ＩｒＴａから選択された金属系膜が好適である。本実施形態では、膜厚５０ｎｍのＴａＳｉＮから成る第１層金属膜１１１をロングスロースパッタ法により堆積している。次に、アルミニウム又はアルミニウムを主成分とする合金から成る膜厚１００〜６００ｎｍ、好ましくは膜厚２００〜５００ｎｍの第２層金属膜１１２を通常のスパッタ法或いはロングスロースパッタ又はイオン化スパッタ等の指向性スパッタ法により堆積する。本実施形態では、銅含有率０．５％のアルミニウムから成る第２層金属膜１１２をロングスロースパッタ法により堆積している。次に、シリコン窒化膜又はシリコン酸窒化膜又はシリコン酸化膜から成る膜厚３０〜２００ｎｍ、好ましくは膜厚５０〜１００ｎｍの絶縁膜１１３をＣＶＤ法又はスパッタ法により堆積する。本実施形態では、膜厚５０ｎｍのシリコン酸窒化膜をプラズマＣＶＤ法により堆積している（図１−Ｂ参照）。
【００４６】
次に、通常のフォトリソグラフィ処理とエッチング処理を行うことにより、３層膜から成る所定寸法の配線パターンを形成する。当該配線パターンは、基板側から順に所定寸法の第１層金属膜配線１１４と、一定寸法のサイドエッチング部を有する第２層金属膜配線１１５と、寸法的に第１層金属膜配線１１４と同じである絶縁膜パターン１１６とで構成されている。既に記載した様に、配線パターンは０．５〜２０μm程度の寸法範囲で任意に形成可能であるが、本実施形態では、第１層金属膜配線１１４と絶縁膜パターン１１６の寸法が６μmで、第２層金属膜配線１１５の寸法が３μmの配線パターンを形成している。具体的な処理工程としては、レジストパターン（図示せず）をマスクに異方性のドライエッチング処理を行うことにより、６μm寸法の絶縁膜パターン１１６をパターン形成する。その後、等方性のドライエッチング処理又はウェットエッチング処理を行うことにより、片側１．５μmのサイドエッチング部を有する第２層金属膜配線１１５をパターン形成する。引き続き、異方性のドライエッチング処理を行うことにより、６μm寸法の第１層金属膜配線１１４をパターン形成する。最後に、エッチングマスクであるレジストパターン（図示せず）を除去する（図１−Ｃ参照）。
【００４７】
尚、当該工程に於いては、上記の配線パターンの形成と同時に、基板端部の特定の領域に外部電源と連結する為の端子電極（図示せず）を形成している。当該端子電極（図示せず）は配線パターンに連結しており、後述の電界メッキ処理の際に、配線パターンの電位を陰極に固定する為のものである。
【００４８】
次に、膜厚５０ｎｍ及び寸法６μmのＴａＳｉＮから成る第１層金属膜配線１１４と、膜厚３００ｎｍ及び寸法３μmの銅含有率０．５％のアルミニウムから成る第２層金属膜配線１１５とをシード部、即ち陰極として、電界メッキ処理を行うことにより、銅膜から成る低抵抗金属部１１７を成膜する。電界メッキ処理の具体的工程は、メッキ処理槽内に収容した硫酸銅系メッキ液に当該基板を浸漬し、第１層金属膜配線１１４と第２層金属膜配線１１５と絶縁膜パターン１１６とで囲まれた凹形領域が完全に埋め込まれる様に電界メッキ処理する。尚、電界メッキ処理の前処理として、当該基板端部の特定の領域に形成されている上記の端子電極（図示せず）の上層に積層されている絶縁膜パターン１１６を除去する為、通常のフォトリソグラフィ処理とエッチング処理を行っている（図１−Ｄ参照）。
【００４９】
以上の様に、透明絶縁性基板上に配設されている複数のＴＦＴから成る半導体装置の配線に本発明を適用することにより、配線に付設されているアルミニウムより比抵抗の小さい低抵抗金属部１１７の作用により、配線全体としてもアルミニウム単体の配線に比較し、電気抵抗がかなり低く抑えられている。この為、本発明は、当該半導体装置の動作速度の向上に対し有効である。
【００５０】
〔実施形態２〕
本実施形態に於いては、半導体基板上のＣＭＯＳトランジスタのソース電極及びドレイン電極に連結されている配線に本発明を適用した例を図２に基づき記載する。尚、本実施形態では、特にＣＭＯＳトランジスタの構造に注力して記載し、配線自体の構造及び作製方法については、実施形態１との重複記載を避ける為、省略又は簡略化して記載する。
【００５１】
半導体基板であるｐ型シリコン基板２０１には、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとを備えたＣＭＯＳ構造のトランジスタが配設されている。ＮＭＯＳトランジスタはｐ型領域上に形成される為、ｐ型シリコン基板２０１にウェル構造を形成せずにそのまま形成されている。一方のＰＭＯＳトランジスタはｎ型領域上に形成される為、ｎ型不純物であるＰ元素が所定の低濃度に導入されているｎウェル領域２０２内に形成されている。ＮＭＯＳトランジスタとＰＭＯＳトランジスタとは、互いにＬＯＣＯＳ（Local-Oxidation-of-Siliconの略）領域２０３と呼ばれる選択酸化による素子分離領域で分離されている（図２−Ａ参照）。
【００５２】
ＮＭＯＳトランジスタは、所定寸法及び所定膜厚の多結晶シリコン膜から成るゲート電極２０５と、所定膜厚のシリコン酸化膜から成るゲート絶縁膜２０４と、高濃度のｎ型不純物領域から成るソース領域２０６又はドレイン領域２０６とで構成されている。一方のＰＭＯＳトランジスタは、所定寸法及び所定膜厚の多結晶シリコン膜から成るゲート電極２０５と、所定膜厚のシリコン酸化膜から成るゲート絶縁膜２０４と、ｎウェル領域２０２内に形成されている高濃度のp型不純物領域から成るソース領域２０７又はドレイン領域２０７とで構成されている（図２−Ａ参照）。
【００５３】
上記の様な構成のＣＭＯＳトランジスタが配設されている基板上に、膜厚３０〜１００ｎｍ程度のシリコン窒化膜又はシリコン酸窒化膜、本実施形態では膜厚５０ｎｍのシリコン窒化膜から成る拡散防止膜２０８が前記ＣＭＯＳトランジスタを被覆する様に堆積されている。当該拡散防止膜２０８は、後述する低抵抗を有する配線から銅元素や銀元素等の低抵抗金属元素が層間絶縁膜２０９を介して当該ＣＭＯＳトランジスタへ拡散するのを防止する為のもので、ＣＭＯＳトランジスタの電気特性の安定化には必要不可欠なものである。更にその上には、膜厚０．５〜２μmの層間絶縁膜２０９が成膜され、基板の平滑化が図られている。層間絶縁膜２０９の材料としては、シリコン酸化膜又はリン含有シリコン酸化膜（ＰＳＧ）又はリンボロン含有シリコン酸化膜（ＢＰＳＧ）から成る無機層間絶縁膜と、アクリル膜又はポリイミド膜から成る有機層間絶縁膜と、有機と無機の混成膜である有機ＳＯＧ膜等が考えられる。本実施形態に於いては、膜厚０．７μmのリンボロン含有シリコン酸化膜（ＢＰＳＧ）を常圧ＣＶＤ法により堆積し、平坦化リフローの為の熱処理を所定温度で所定時間行って平坦性の良好な緻密な膜である層間絶縁膜２０９を成膜している。そして、層間絶縁膜２０９と拡散防止膜２０８、更にはこれらの下層膜であるゲート絶縁膜２０４（ドライエッチングによるゲート電極２０５を加工する際に、かなり薄くなっている）には、前記ＮＭＯＳトランジスタのソース領域２０６及びドレイン領域２０６、或いは前記ＰＭＯＳトランジスタのソース領域２０７及びドレイン領域２０７と後述の配線とを電気的に連結する為、所定寸法のコンタクトホール２１０が形成されている（図２−Ａ参照）。
【００５４】
当該コンタクトホール２１０には、前記ＮＭＯＳトランジスタのソース領域２０６及びドレイン領域２０６、或いは前記ＰＭＯＳトランジスタのソース領域２０７及びドレイン領域２０７に電気的に連結する為の配線が配設されている。この配線は配線全体の電気抵抗がアルミニウムより低いという特徴があり、配線構造の一部にアルミニウムより比抵抗の小さい銅元素又は銀元素から成る低抵抗金属部２１７が付設されている。当該配線は、所定寸法の高融点金属系の第１層金属膜配線２１４と、一定寸法のサイドエッチング部を有するアルミニウム系の第２層金属膜配線２１５と、第２層金属膜配線２１５の両側の側壁部に付設されているアルミニウムより比抵抗の小さい銅元素や銀元素から成る低抵抗金属部２１７とで構成されている。尚、当該配線の直接の構成部材ではないが、当該配線の第２層金属膜配線２１５の上側には、第１層金属膜配線２１４と寸法的に同じである絶縁膜パターン２１６が積層されている（図２−Ｃ，Ｄ参照）。
【００５５】
第１層金属膜配線２１４の場合、Ｔａ，ＴａＮ，ＴａＳｉＮ，ＴｉＮ，ＴｉＳｉＮ，Ｗ，ＷＮ，ＷＳｉＮ，ＷＢＮ等から成る高融点金属及び高融点金属窒化物及び高融点金属窒化物にシリコン又はボロンを添加した化合物、或いはＴｉＷ，ＩｒＴａから成る高融点金属と他の金属との合金が好適である。この様な配線材で構成されている第１層金属膜配線２１４は膜厚３０〜２００ｎｍ、好ましくは膜厚５０〜１００ｎｍ程度の比較的薄い膜で形成され、寸法的には０．５〜２０μm程度が考えられる。本実施形態に於いては、膜厚５０ｎｍ及び寸法２μmのＴａＳｉＮで第１層金属膜配線２１４が形成されている（図２−Ｃ，Ｄ参照）。
【００５６】
第２層金属膜配線２１５は、アルミニウム又はアルミニウムを主成分とする合金から成る配線材で形成されており、第１層金属膜配線２１４の上層に位置し、一定寸法のサイドエッチング部を有する様に形成されている。当該第２層金属膜配線２１５は膜厚１００〜６００ｎｍ、好ましくは膜厚２００〜５００ｎｍで、０．５〜２０μm程度の所定の寸法に形成されている。本実施形態に於いては、銅含有率０．５％のアルミニウムを構成材として、膜厚３００ｎｍ及び寸法１μmで第２層金属膜配線２１５が形成されている（図２−Ｃ，Ｄ参照）。
【００５７】
絶縁膜パターン２１６は、シリコン窒化膜又はシリコン酸窒化膜又はシリコン酸化膜等の無機絶縁膜で形成されており、第２層金属膜配線２１５の上層に位置し、且つ第１層金属膜配線２１４の端部と配線端部が重なる様に、即ち第１層金属膜配線２１４と同一のパターン形状に形成されている。また、当該絶縁膜パターン２１６は膜厚３０〜２００ｎｍ、好ましくは膜厚５０〜１００ｎｍ程度の比較的薄い膜で形成され、寸法的には０．５〜２０μm程度が考えられる。本実施形態に於いては、膜厚５０ｎｍ及び寸法２μmのシリコン酸窒化膜で絶縁膜パターン２１６が形成されている（図２−Ｃ，Ｄ参照）。
【００５８】
低抵抗金属部２１７は、第１層金属膜配線２１４と第２層金属膜配線２１５とをシード部として、アルミニウムより比抵抗の小さい低抵抗金属である銅元素や銀元素を電界メッキ法により成膜することで形成される。成膜領域は第１層金属膜配線２１４と第２層金属膜配線２１５と絶縁膜パターン２１６とで囲まれた凹形領域で、電界メッキ処理の電界条件を制御することにより、凹形領域が完全に埋め込まれる様に成膜する。また、当該凹形領域の空間が電着により完全に埋め込まれる際には、第１層金属膜配線２１４の端部にもある程度は低抵抗金属が電着しており、配線全体は第１層金属膜配線２１４より寸法的に若干大きくなっている。尚、本実施形態に於いては、１．５５〜２．２３μΩｃｍ（温度範囲０〜１００℃）の比抵抗値を有する銅を電解メッキ法で成膜している（図２−Ｃ，Ｄ参照）。
【００５９】
以上の様に、半導体基板上に配設されている複数のＭＯＳトランジスタから成る半導体装置の配線に本発明を適用することにより、配線に付設されているアルミニウムより比抵抗の小さい低抵抗金属部２１７の作用により、配線全体としてもアルミニウム単体の配線に比較し、電気抵抗がかなり低く抑えられている。この為、本発明は、当該半導体装置の動作速度の向上に対し有効である。
【００６０】
〔実施形態３〕
本実施形態は、低抵抗金属部の付設された配線をｎチャネル型ＴＦＴのゲート電極に応用した例である。以下、図３に基づき、具体的に記載する。
【００６１】
先ず、半導体装置の構造的視点で記載する。
【００６２】
本発明の半導体装置は、透明絶縁性基板であるガラス基板３０１上にガラス基板３０１からの不純物元素の拡散を防止する為の所定膜厚、具体的にはシリコン酸窒化膜から成る１００〜２００ｎｍ程度の下地膜３０２が堆積され、当該下地膜３０２上に低抵抗金属部３１５を有するゲート電極を備えたｎチャネル型ＴＦＴが配設された構造である。当該ＴＦＴは、電気抵抗がアルミニウムより低いゲート電極と、所定膜厚のシリコン酸窒化膜から成るゲート絶縁膜３０４ｂと、ソース領域３１１とドレイン領域３１２と電界緩和領域３１３とチャネル領域３１４とに区分されている所定膜厚及び所定寸法の多結晶シリコン膜から成る半導体層３０３とで構成されている（図３−Ｃ，Ｄ，Ｅ参照）。
【００６３】
当該ゲート電極は、所定寸法の高融点金属系の第１層金属膜電極３０８と、一定寸法のサイドエッチング部を有するアルミニウム系の第２層金属膜電極３０９と、第２層金属膜電極３０９の両側の側壁部に付設されているアルミニウムより比抵抗の小さい銅元素又は銀元素から成る低抵抗金属部３１５とで構成されており、ゲート電極全体の電気抵抗がアルミニウムより低いという特徴を有している。尚、当該ゲート電極の直接の構成部材ではないが、当該ゲート電極の第２層金属膜電極３０９の上側には、第１層金属膜電極３０８と寸法的に同じである絶縁膜パターン３１０が積層されている。以下に、当該ゲート電極の構成部分である第１層金属膜電極３０８と第２層金属膜電極３０９と低抵抗金属部３１５、更には絶縁膜パターン３１０について詳述する（図３−Ｄ，Ｅ参照）。
【００６４】
第１層金属膜電極３０８は、低抵抗金属部３１５の構成材である銅や銀元素の拡散を防止する機能と、後述する電界メッキ法で低抵抗金属部３１５を成膜する際のシード部としての機能を有する必要がある。この点を考慮し、電極材料として、Ｔａ，ＴａＮ，ＴａＳｉＮ，ＴｉＮ，ＴｉＳｉＮ，Ｗ，ＷＮ，ＷＳｉＮ，ＷＢＮ等から成る高融点金属及び高融点金属窒化物及び高融点金属窒化物にシリコン又はボロンを添加した化合物、或いはＴｉＷ，ＩｒＴａから成る高融点金属と他の金属との合金が好適である。この様な電極材料で構成されている第１層金属膜電極３０８は膜厚３０〜２００ｎｍ、好ましくは膜厚５０〜１００ｎｍ程度の比較的薄い膜で形成され、適性寸法範囲としては、０．５〜２０μm程度が考えられる。本実施形態に於いては、膜厚５０ｎｍ及び寸法４μmのＴａＳｉＮで第１層金属膜電極３０８が形成されている（図３−Ｄ，Ｅ参照）。
【００６５】
第２層金属膜電極３０９は、アルミニウム又はアルミニウムを主成分とする合金で形成されており、第１層金属膜電極３０８の上層に位置し、片側３μm程度以下の一定寸法のサイドエッチング部を伴って形成されている。当該第２層金属膜電極３０９は、後述する電界メッキ法で低抵抗金属部３１５を成膜する際のシード部として作用する。また、当該第２層金属膜電極３０９は膜厚１００〜６００ｎｍ、好ましくは膜厚２００〜４００ｎｍで、０．５〜２０μm程度の所定の寸法に形成されている。本実施形態に於いては、銅含有率０．５％のアルミニウムを構成材として、膜厚２００ｎｍ及び寸法２μmで第２層金属膜電極３０９が形成されている。（図３−Ｄ，Ｅ参照）。
【００６６】
低抵抗金属部３１５は、第１層金属膜電極３０８と第２層金属膜電極３０９とをシード部として、アルミニウムより比抵抗の小さい低抵抗金属である銅元素や銀元素を電界メッキ法により成膜することで形成される。成膜領域は第１層金属膜電極３０８と第２層金属膜電極３０９と絶縁膜パターン３１０とで囲まれた凹形領域で、電界メッキ処理の電界条件を制御することにより、凹形領域が完全に埋め込まれる様に成膜される。また、当該凹形領域の空間が電着により完全に埋め込まれる際には、第１層金属膜電極３０８の端部にもある程度は低抵抗金属が電着しており、ゲート電極全体は第１層金属膜電極３０８より寸法的に若干大きくなっている。尚、本実施形態に於いては、１．５５〜２．２３μΩｃｍ（温度範囲０〜１００℃）の比抵抗値を有する銅を電解メッキ法で成膜している（図３−Ｄ，Ｅ参照）。
【００６７】
絶縁膜パターン３１０は、シリコン窒化膜又はシリコン酸窒化膜又はシリコン酸化膜等の無機絶縁膜で形成されており、第２層金属膜電極３０９の上層に位置し、且つ第１層金属膜電極３０８の端部とパターン端部が重なる様に、即ち第１層金属膜電極３０８と同一のパターン形状に形成されている。また、当該絶縁膜パターン３１０は膜厚３０〜２００ｎｍ、好ましくは膜厚５０〜１００ｎｍ程度の比較的薄い膜で形成され、寸法的には０．５〜２０μm程度が考えられる。本実施形態に於いては、膜厚５０ｎｍ及び寸法４μmのシリコン酸窒化膜で絶縁膜パターン３１０が形成されている。尚、当該絶縁膜パターン３１０の材料としては、シリコン窒化膜又はシリコン酸窒化膜又はシリコン酸化膜が考えられが、低抵抗金属部３１５からの銅元素や銀元素の上方向の拡散を防止する観点からは、シリコン窒化膜又はシリコン酸窒化膜が好適である（図３−Ｄ，Ｅ参照）。
【００６８】
此処からは、ゲート電極以外のＴＦＴの構成部分について詳述する。上記の様な構造のゲート電極の下側には、膜厚７０〜１５０ｎｍ程度の窒素含有ゲート絶縁膜から成るゲート絶縁膜３０４ｂが成膜されている。当該ゲート絶縁膜３０４ｂは窒素含有ゲート絶縁膜であるシリコン酸窒化膜から成っており、シリコン酸化膜３０４ａを堆積した後に、窒素成分を含む雰囲気中で所定温度及び所定時間の熱処理を行うことによりシリコン酸窒化膜が成膜される。窒素成分を含む雰囲気としてはＮ2Ｏ雰囲気が好適であるが、Ｎ2雰囲気又はＮＨ3雰囲気で熱処理しても構わない。尚、窒素成分を含む雰囲気中で熱処理して成膜したシリコン酸窒化膜をゲート絶縁膜３０４ｂに適用しているのは、上部に位置するゲート電極の低抵抗金属部３１５からの銅元素や銀元素等の拡散を防止する為（参照：リアライズ社発行の新宮原正三、栗屋信義、上野和良、三沢信裕編集「Ｃｕ配線技術の最新の展開」の１８３〜１８８頁）であるが、シリコン酸化膜の界面に存在する不安定なＳｉ−Ｏ結合又はＳｉ−Ｈ結合をより安定な原子で置換し、界面での捕獲電荷による特性の変動を抑制する為でもある。本実施形態では、所定温度のＮ2Ｏ雰囲気でシリコン酸化膜を熱処理することにより、シリコン酸窒化膜から成る膜厚１００ｎｍのゲート絶縁膜３０４ｂを成膜している（図３−Ｂ参照）。
【００６９】
当該ゲート絶縁膜３０４ｂの下側には、所定膜厚及び所定寸法の多結晶シリコン膜から成る半導体層３０３が配設されている。本実施形態では、膜厚５０ｎｍの多結晶シリコン膜から成る所定寸法の半導体層３０３が配設されている。当該半導体層３０３は、含まれる不純物の種類と濃度によって、ソース領域３１１とドレイン領域３１２と電界緩和領域３１３とチャネル領域３１４とに区分されている。ソース領域３１１とドレイン領域３１２はｎ型不純物であるＰ（リン）元素が高濃度に注入された領域で、ゲート電極の第１層金属膜電極３０８の外側に対応する領域に形成されている。また、電界緩和領域３１３はチャネル水平方向電界を緩和することによりホットキャリアを対策する為のもので、ｎ型不純物であるＰ元素の低濃度不純物領域がゲート電極の端部、即ちゲート電極の第１層金属膜電極３０８の内側で且つ第２層金属膜電極３０９の外側に該当する領域とオーバーラップする様に形成されている。また、チャネル領域３１４はゲート電極の第２層金属膜電極３０９の真下に位置する領域で、通常はしきい値電圧を制御する為のチャネルドープが行われ、本実施形態では当該ｎチャネル型ＴＦＴをエンハンスメント型にする為、１×１０17atoms／cm3程度のＢ濃度となる様にＢ（ボロン）元素が注入されている（図３−Ｄ参照）。
【００７０】
次に、半導体装置の作製方法の視点で記載する。透明絶縁性基板であるガラス基板３０１からの不純物の拡散を防止する為、ガラス基板３０１上にシリコン酸窒化膜から成る膜厚１００〜２００ｎｍ程度の下地膜３０２をＣＶＤ法又はスパッタ法で堆積する。本実施形態では、膜厚１５０ｎｍのシリコン酸窒化膜から成る下地膜３０２をプラズマＣＶＤ法で堆積する。その後、プラズマＣＶＤ法又は減圧ＣＶＤ法により膜厚５３ｎｍの非晶質シリコン膜を堆積し、熱処理することにより膜厚５０ｎｍの多結晶シリコン膜を成膜する。この際、非晶質シリコン膜の熱処理法としては、ファーネス炉による６００℃−２４時間程度の熱処理、又はレーザーパワー２００mJ／cm2以上でのレーザー結晶化、又はファーネス炉による熱処理とレーザー結晶化との組合せ等が挙げられる（図３−Ａ参照）。
【００７１】
次に、イオンドープ装置を使用して、当該ｎチャネル型ＴＦＴのしきい値電圧を制御する為のチャネルドープを行う。チャネルドープは、当該ｎチャネル型ＴＦＴをエンハンスメント型にする為、低ドーズ量のｐ型不純物（具体的にはＢ元素）を基板全面に注入することで行われる。本実施形態では、膜厚５０ｎｍの多結晶シリコン膜から成る半導体層３０３中のＢ濃度を１×１０17atoms／cm3とする為、加速電圧１５ｋＶとドーズ量５×１０11ions／cm2（Ｂ元素のみのドーズ量）でＢ元素を注入している。その後、通常のフォトリソグラフィ処理とドライエッチング処理により、所定のパターン形状と所定の寸法を有する半導体層３０３をパターン形成する。パターン形成の後、前記半導体層３０３を被覆する様に、膜厚７０〜１５０ｎｍ程度のシリコン酸化膜３０４ａをプラズマＣＶＤ法又は減圧ＣＶＤ法により堆積する。本実施形態では、膜厚１００ｎｍのシリコン酸化膜３０４ａをプラズマＣＶＤ法で堆積している（図３−Ａ参照）。
【００７２】
次に、窒素成分を含む雰囲気中で所定時間及び所定温度の熱処理をファーネス炉内で行うことにより、膜厚１００ｎｍのシリコン酸窒化膜から成るゲート絶縁膜３０４ｂを成膜する。此処で、シリコン酸化膜３０４ａをシリコン酸窒化膜に変成させているのは、後述するゲート電極の低抵抗金属部３１５からの銅元素や銀元素の拡散を防止する為と、シリコン酸化膜の界面に存在する不安定なＳｉ−Ｏ結合又はＳｉ−Ｈ結合をより安定な原子で置換し、界面での捕獲電荷による特性の変動を抑制する為である。尚、本実施形態では、窒素成分を含む雰囲気として、Ｎ2Ｏ雰囲気でシリコン酸化膜を熱処理することにより、シリコン酸窒化膜から成る膜厚１００ｎｍのゲート絶縁膜３０４ｂを成膜している（図３−Ｂ参照）。
【００７３】
次に、膜厚３０〜２００ｎｍ、好ましくは膜厚５０〜１００ｎｍの第１層金属膜３０５を通常のスパッタ法により堆積する。当該第１層金属膜３０５の材料としては、銅元素や銀元素から成る後述する低抵抗金属部３１５の拡散防止機能の点から、Ｔａ，ＴａＮ，ＴａＳｉＮ，ＴｉＮ，ＴｉＳｉＮ，Ｗ，ＷＮ，ＷＳｉＮ，ＷＢＮ，ＴｉＷ，ＩｒＴａから選択された金属系膜が好適である。本実施形態では、ＴａＳｉＮから成る膜厚５０ｎｍの第１層金属膜３０５をスパッタ法により堆積している。次に、アルミニウム又はアルミニウムを主成分とする合金から成る膜厚１００〜６００ｎｍ、好ましくは膜厚２００〜５００ｎｍの第２層金属膜３０６を通常のスパッタ法により堆積する。本実施形態では、銅含有率０．５％のアルミニウムから成る膜厚２００ｎｍの第２層金属膜３０６をスパッタ法により堆積している。次に、シリコン窒化膜又はシリコン酸窒化膜又はシリコン酸化膜から成る膜厚３０〜２００ｎｍ、好ましくは膜厚５０〜１００ｎｍの絶縁膜３０７をＣＶＤ法又はスパッタ法により堆積する。本実施形態では、シリコン酸窒化膜から成る膜厚５０ｎｍの絶縁膜３０７をプラズマＣＶＤ法により堆積している（図３−Ｂ参照）。
【００７４】
次に、通常のフォトリソグラフィ処理とエッチング処理を行うことにより、３層膜から成る所定寸法のゲート電極パターンを形成する。当該ゲート電極パターンは、基板側から順に所定寸法の第１層金属膜電極３０８と、一定寸法のサイドエッチング部を有する第２層金属膜電極３０９と、寸法的に第１層金属膜電極３０８と同じである絶縁膜パターン３１０とで構成されている。既に記載した様に、ゲート電極パターンは０．５〜２０μm程度の寸法範囲で任意に形成可能であるが、本実施形態では、第１層金属膜電極３０８と絶縁膜パターン３１０の寸法が４μmで、第２層金属膜電極３０９の寸法が２μmのゲート電極パターンを形成している。具体的な処理工程としては、レジストパターン（図示せず）をマスクに異方性のドライエッチング処理を行うことにより、４μm寸法の絶縁膜パターン３１０をパターン形成する。引き続き、等方性のドライエッチング処理又はウェットエッチング処理を行うことにより、片側１μmのサイドエッチング部を有する２μm寸法の第２層金属膜電極３０９をパターン形成する。引き続き、異方性のドライエッチング処理を行うことにより、４μm寸法の第１層金属膜電極３０８をパターン形成する。最後に、エッチングマスクであるレジストパターン（図示せず）を除去する（図３−Ｃ参照）。
【００７５】
尚、当該パターン工程に於いては、上記のゲート電極パターンの形成と同時に、基板端部の特定の領域に外部電源と連結する為の端子電極（図示せず）を形成している。当該端子電極（図示せず）はゲート電極に連結しており、後述の電界メッキ処理の際に、第１層金属膜電極３０８と第２層金属膜電極３０９とから成るゲート電極の電位を一定のマイナス電位に固定する為のものである。
【００７６】
次に、イオンドープ装置を使用して、Ｐ元素から成る高ドーズ量のｎ型不純物を注入し、ソース領域３１１及びドレイン領域３１２となる第１の不純物領域と、電界緩和領域３１３となる第２の不純物領域を形成する。ソース領域３１１及びドレイン領域３１２となる第１の不純物領域は、第１層金属膜電極３０８の外側に対応する半導体層３０３に形成されるｎ型不純物の高濃度不純物領域（ｎ＋領域）のことである。一方、電界緩和領域３１３となる第２の不純物領域は、ゲート電極の端部とオーバーラップする様に形成されるｎ型不純物の低濃度不純物領域（ｎ−領域）のことで、厳密には第１層金属膜電極３０８の内側で且つ第２層金属膜電極３０９の外側に該当する半導体層３０３に形成されている。この際のドーピング条件は、加速電圧７０〜１００ｋＶとドーズ量２×１０15〜６×１０15ions／cm2であり、本実施形態では加速電圧１００ｋＶとドーズ４×１０15ions／cm2のドーピング条件で注入している（図３−Ｄ参照）。
【００７７】
次に、ＴａＳｉＮから成る膜厚５０ｎｍ及び寸法４μmの第１層金属膜電極３０８と、銅含有率０．５％のアルミニウムから成る膜厚２００ｎｍ及び寸法２μmの第２層金属膜電極３０９とをシード部として、電界メッキ処理を行うことにより、銅膜から成る低抵抗金属部３１５を成膜する。電界メッキ処理の具体的工程は、メッキ処理槽内に収容した硫酸銅系メッキ液に当該基板を浸漬し、第１層金属膜電極３０８と第２層金属膜電極３０９と絶縁膜パターン３１０とで囲まれた凹形領域が完全に埋め込まれる様に電界メッキ処理を行う。尚、電界メッキ処理の前処理として、通常のフォトリソグラフィ処理とエッチング処理を行い、当該基板端部の特定の領域に形成されている上記の端子電極（図示せず）の上層に積層されている絶縁膜３０７を除去している（図３−Ｅ参照）。
【００７８】
以上の様に、透明絶縁性基板上に配設されている複数のＴＦＴから成る半導体装置のゲート電極に本発明を適用することにより、ゲート電極に付設されているアルミニウムより比抵抗の小さい低抵抗金属部３１５の作用により、ゲート電極全体としてもアルミニウム単体のゲート電極に比較し、電気抵抗がかなり低く抑えられている。この為、本発明は、当該半導体装置の動作速度の向上に対し有効である。また、ゲート絶縁膜３０４ｂに、窒素成分を含む雰囲気中での熱処理で成膜されるシリコン酸窒化膜を適用している為、ゲート電極の低抵抗金属部３１５からの銅元素や銀元素の半導体層３０３への拡散を効果的に防止し、且つシリコン酸化膜の場合に問題となる捕獲電荷による特性の変動に対しても有効であると考えられる。また、当該半導体装置はゲート電極の端部に電界緩和領域３１３を有するＧＯＬＤ構造となっている為、ホットキャリアに対する信頼性の向上が図られている。
【００７９】
【実施例】
〔実施例１〕
本実施例では、本発明のゲート電極及び配線を適用したアクティブマトリクス型液晶表示装置の作製方法を図４〜１０に基づき具体的に説明する。尚、本実施例に於いては、ＴＦＴの活性層である半導体層に通常の多結晶シリコン膜でなく、触媒元素を利用して結晶化される結晶質シリコン膜を適用した例を示す。
【００８０】
先ず、ガラス基板４０１上にプラズマＣＶＤ法により、各々組成比の異なる第１層目のシリコン酸窒化膜４０２ａを５０ｎｍと第２層目のシリコン酸窒化膜４０２ｂを１００ｎｍの膜厚で堆積し、下地膜４０２を成膜する。尚、此処で用いるガラス基板４０１としては、石英ガラス又はバリウムホウケイ酸ガラス又はアルミノホウケイ酸ガラス等が有る。次に、前記下地膜４０２（４０２ａと４０２ｂ）上に、プラズマＣＶＤ法により、非晶質シリコン膜４０３ａを５３ｎｍの膜厚で堆積する。堆積の際、非晶質シリコン膜４０３ａの表面は、処理雰囲気中に混入した空気中の酸素の影響により極薄の自然酸化膜（図示せず）が成膜されている。尚、本実施例ではプラズマＣＶＤ法で非晶質シリコン膜４０３ａを堆積しているが、減圧ＣＶＤ法で堆積しても構わない（図４−Ａ参照）。
【００８１】
ところで、非晶質シリコン膜４０３ａの堆積に際しては、空気中に存在する炭素、酸素及び窒素が混入する可能性がある。これらの不純物ガスの混入は、最終的に得られるＴＦＴの特性劣化を引き起こすことが経験的に知られており、前記不純物ガスの混入は結晶化の阻害要因として作用することが考えられる。従って、前記不純物ガスの混入は徹底的に排除すべきであり、具体的には炭素及び窒素の場合は共に５Ｅ１７atoms／cm3以下に、酸素の場合は１Ｅ１８atoms／cm3以下に制御することが好ましい（図４−Ａ参照）。
【００８２】
次に、当該基板を希フッ酸で所定時間洗浄することにより、非晶質シリコン膜４０３ａの表面に成膜されている自然酸化膜（図示せず）を除去する。その後、所定時間のオゾン水処理を行うことにより、非晶質シリコン膜４０３ａの表面をライト酸化する。当該ライト酸化処理により非晶質シリコン膜４０３ａの表面に清浄な極薄のシリコン酸化膜（図示せず）を成膜する。また、極薄のシリコン酸化膜（図示せず）は、過酸化水素水による処理で成膜しても構わない。尚、極薄のシリコン酸化膜（図示せず）は、後に触媒元素を含む溶液（以下、触媒元素溶液と略記）であるＮｉ元素水溶液をスピン添加法で添加する際、Ｎｉ元素を均一に付着させる為、非晶質シリコン膜４０３ａに対する濡れ性を改善する目的で成膜される（図４−Ａ参照）。
【００８３】
次に、非晶質シリコン膜４０３ａ（厳密には、極薄のシリコン酸化膜）の全面に、スピン添加法により結晶化の助長作用を有するＮｉ元素水溶液から成る触媒元素溶液を添加する。本実施例では、Ｎｉ化合物であるニッケル酢酸塩を純水に溶解し、重量換算で１０ppmの濃度に調整したものをＮｉ元素水溶液として使用しており、非晶質シリコン膜４０３ａ（厳密には極薄のシリコン酸化膜）の全面にＮｉ含有層（図示せず）を均一に付着させている（図４−Ａ参照）。
【００８４】
次に、非晶質シリコン膜４０３ａ中の含有水素量を５atom％以下に制御する為、非晶質シリコン膜４０３ａ中の含有水素の脱水素化処理を行う。当該脱水素化処理は、ファーネス炉を使用して窒素雰囲気中での４５０℃−１時間の熱処理により行われる。その後、ファーネス炉内で５５０℃−４時間の熱処理を行うことにより、非晶質シリコン膜４０３ａの結晶化を促進し、膜厚５０ｎｍの結晶質シリコン膜４０３ｂを成膜する。引き続き、得られた結晶質シリコン膜４０３ｂの結晶性を更に向上させる為、パルス発振型のＫｒＦエキシマレーザー（波長２４８ｎｍ）照射による結晶化を行う。尚、本明細書に於いては、触媒元素であるＮｉ元素を利用して結晶化される多結晶シリコン膜を通常の多結晶シリコン膜と区別する為に、結晶質シリコン膜と称している。此処で、多結晶とせずに結晶質と称している理由は、通常の多結晶シリコン膜と比較し、結晶粒が概略同一方向に配向しており、高い電界効果移動度を有する等の特徴がある為、多結晶シリコン膜と区別する趣旨である（図４−Ｂ参照）。
【００８５】
次に、希フッ酸洗浄とオゾン水洗浄による所定時間のチャネルドープ前洗浄を行い、結晶質シリコン膜４０３ｂの表面に極薄のシリコン酸化膜（図示せず）を成膜する。当該極薄のシリコン酸化膜（図示せず）は、チャネルドープ処理の際に水素イオン（イオン源であるジボラン（B2H6）と水素との混合ガスから発生）で結晶質シリコン膜４０３ｂがエッチングされるのを防止する為のものである。その後、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴのしきい値電圧を制御する為、イオンドープ装置を使用して第１のドーピング処理であるチャネルドープ処理を行う。チャネルドープ処理は、低ドーズ量のｐ型不純物（具体的にはＢ元素）を基板全面に注入することで行われる。本実施例では、結晶質シリコン膜から成る膜厚５０ｎｍの半導体層４０４〜４０８中のＢ濃度を１×１０17atoms／cm3とする為、加速電圧１５ｋＶとドーズ量５×１０11ions／cm2（Ｂ元素のみのドーズ量）の注入条件でＢ元素を注入している（図４−Ｂ参照）。
【００８６】
次に、通常のフォトリソグラフィ処理とドライエッチング処理により結晶質シリコン膜４０３ｂをパターン形成し、ＴＦＴのソース領域とドレイン領域及びチャネル領域として機能する、所定のパターン形状と所定の寸法を有する半導体層４０４〜４０８を形成する（図５−Ａ参照）。
【００８７】
次に、前記半導体層４０４〜４０８を被覆する様に、膜厚７０〜１５０ｎｍ程度のシリコン酸化膜をプラズマＣＶＤ法又は減圧ＣＶＤ法により堆積する。本実施例では、膜厚１００ｎｍのシリコン酸化膜をプラズマＣＶＤ法で堆積している。引き続き、窒素成分を含む雰囲気中で所定時間及び所定温度の熱処理をファーネス炉内で行うことにより、シリコン酸窒化膜から成る膜厚１００ｎｍのゲート絶縁膜４０９を成膜する。此処で、シリコン酸化膜をシリコン酸窒化膜に変成させているのは、後述するゲート電極等の低抵抗金属部４１３ｄ〜４１８ｄからの半導体層４０４〜４０８への銅元素や銀元素の拡散を防止する為と、シリコン酸化膜の界面に存在する不安定なＳｉ−Ｏ結合又はＳｉ−Ｈ結合をより安定な原子で置換し、界面での捕獲電荷による特性の変動を抑制する為である。尚、本実施例では、窒素成分を含む雰囲気として、Ｎ2Ｏ雰囲気でシリコン酸化膜を熱処理することにより、シリコン酸窒化膜から成る膜厚１００ｎｍのゲート絶縁膜４０９を成膜している（図５−Ｂ参照）。
【００８８】
次に、ゲート電極用の積層膜を堆積する為、第１層金属膜４１０と第２層金属膜４１１と絶縁膜４１２とを連続的に堆積する。詳細には、膜厚３０〜２００ｎｍ、好ましくは膜厚５０〜１００ｎｍの第１層金属膜４１０を通常のスパッタ法により堆積する。当該第１層金属膜４１０の材料としては、銅元素や銀元素から成る後述する低抵抗金属部４１３ｄ〜４１８ｄの拡散防止機能の点から、Ｔａ，ＴａＮ，ＴａＳｉＮ，ＴｉＮ，ＴｉＳｉＮ，Ｗ，ＷＮ，ＷＳｉＮ，ＷＢＮ，ＴｉＷ，ＩｒＴａから選択された金属系膜が好適である。本実施例では、ＴａＳｉＮから成る膜厚３０ｎｍの第１層金属膜４１０をスパッタ法により堆積している。引き続き、アルミニウム又はアルミニウムを主成分とする合金から成る膜厚１００〜６００ｎｍ、好ましくは膜厚２００〜５００ｎｍの第２層金属膜４１１を通常のスパッタ法により堆積する。本実施例では、銅含有率０．５％のアルミニウムから成る膜厚２００ｎｍの第２層金属膜４１１をスパッタ法により堆積している。引き続き、シリコン窒化膜又はシリコン酸窒化膜又はシリコン酸化膜から成る膜厚３０〜２００ｎｍ、好ましくは膜厚５０〜１００ｎｍの絶縁膜４１２をＣＶＤ法又はスパッタ法により堆積する。本実施例では、シリコン酸窒化膜から成る膜厚５０ｎｍの絶縁膜４１２をプラズマＣＶＤ法により堆積している（図５−Ｂ参照）。
【００８９】
次に、通常のフォトリソグラフィ処理とエッチング処理を行うことにより、３層膜から成る所定寸法のゲート電極パターン４１３ａｂｃ（４１３ａと４１３ｂと４１３ｃのこと）〜４１６ａｂｃを形成し、同時に保持容量用電極パターン４１７ａｂｃとソース配線として機能するソース配線用電極パターン４１８ａｂｃとを形成する。ゲート電極パターン４１３ａｂｃ〜４１６ａｂｃは、基板側から順に所定寸法の第１層金属膜電極４１３ａ〜４１６ａと、一定寸法のサイドエッチング部を有する第２層金属膜電極４１３ｂ〜４１６ｂと、寸法的に第１層金属膜電極４１３ａ〜４１６ａと同じである絶縁膜パターン４１３ｃ〜４１６ｃとで構成されている。ゲート電極パターンは０．５〜２０μm程度の寸法範囲で任意に形成可能であるが、本実施例では、第１層金属膜電極４１３ａ〜４１６ａと絶縁膜パターン４１３ｃ〜４１６ｃの寸法が４μmで、第２層金属膜電極４１３ｂ〜４１６ｂの寸法が２μmのゲート電極パターンを形成している。具体的な処理工程としては、レジストパターン（図示せず）をマスクに異方性のドライエッチング処理を行うことにより、４μm寸法の絶縁膜パターン４１３ｃ〜４１６ｃをパターン形成する。引き続き、等方性のドライエッチング処理又はウェットエッチング処理を行うことにより、片側１μmのサイドエッチング部を有する２μm寸法の第２層金属膜電極４１３ｂ〜４１６ｂをパターン形成する。引き続き、異方性のドライエッチング処理を行うことにより、４μm寸法の第１層金属膜電極４１３ａ〜４１６ａをパターン形成する。最後に、エッチングマスクであるレジストパターン（図示せず）を除去する（図６−Ａ参照）。
【００９０】
尚、保持容量用電極パターン４１７ａｂｃとソース配線用電極パターン４１８ａｂｃについても、同様のパターン形成工程で処理される。また、当該パターン形成工程に於いては、上記のゲート電極パターン４１３ａｂｃ〜４１６ａｂｃ、保持容量用電極パターン４１７ａｂｃ及びソース配線用電極パターン４１８ａｂｃの形成と同時に、基板端部の特定の領域に外部電源と連結する為の端子電極（図示せず）を形成している。当該端子電極（図示せず）はゲート電極パターン４１３ａｂｃ〜４１６ａｂｃ等に連結しており、後述の電界メッキ処理の際に、ゲート電極パターン４１３ａｂｃ〜４１６ａｂｃ等の電位を一定のマイナス電位に固定する為のものである（図６−Ａ参照）。
【００９１】
次に、イオンドープ装置を使用して、上記のゲート電極パターン４１３ａｂｃ〜４１６ａｂｃと保持容量用電極パターン４１７ａｂｃとをマスクに第２のドーピング処理であるＰ元素から成る高ドーズ量のｎ型不純物を注入する。この第２のドーピング処理により、ゲート電極の第１層金属膜電極４１３ａ〜４１６ａの外側に対応する半導体層４０４〜４０７の領域に、ソース領域及びドレイン領域として機能するｎ型不純物の高濃度不純物領域（ｎ＋領域）である第１の不純物領域４１９〜４２２が形成される。同時に、ゲート電極パターン４１３ａｂｃ〜４１６ａｂｃの第１層金属膜電極４１３ａ〜４１６ａの内側で、第２層金属膜電極４１３ｂ〜４１６ｂの外側に対応する半導体層４０４〜４０７の領域には、電界緩和領域として機能するｎ型不純物の低濃度不純物領域（ｎ−領域）である第２の不純物領域４２４〜４２７が形成される。また、保持容量用電極パターン４１７ａｂｃが形成されている半導体層４０８に於いては、当該領域がＴＦＴの形成領域でなく、保持容量５０５の形成領域である為、同様にして、容量形成用電極の片側として機能するｎ型不純物の高濃度不純物領域（ｎ＋領域）である第１の不純物領域４２３とｎ型不純物の低濃度不純物領域（ｎ−領域）である第２の不純物領域４２８とが隣接して形成される。この際のドーピング条件は、加速電圧７０〜１００ｋＶとドーズ量２×１０15〜６×１０15ions／cm2であり、本実施例では加速電圧１００ｋＶとドーズ量４×１０15ions／cm2のドーピング条件で注入している（図６−Ｂ参照）。
【００９２】
尚、上記の第１の不純物領域４１９〜４２３と第２の不純物領域４２４〜４２８の形成に伴い、ゲート電極パターン４１３ａｂｃ〜４１６ａｂｃの第２層金属膜電極４１３ｂ〜４１６ｂと重なる半導体層４０４〜４０７の領域には、ＴＦＴのチャネル領域４２９〜４３２が画定されている。また、保持容量用電極パターン４１７ａｂｃの第２層金属膜電極４１７ｂと重なる半導体層４０８の領域には、容量形成用電極の片側として機能する領域４３３が画定されている（図６−Ｂ参照）。
【００９３】
次に、通常のフォトリソグラフィ処理により、ｐチャネル型ＴＦＴ５０２と保持容量５０５に対応する半導体層４０５，４０８の領域を開孔領域とするレジストパターン４３４を形成する。引き続いて、当該レジストパターン４３４をマスクに、イオンドープ装置を使用して、第３のドーピング処理であるＢ元素から成る高ドーズ量のｐ型不純物を注入する。この第３のドーピング処理により、ゲート電極パターン４１４ａｂｃの第１層金属膜電極４１４ａの外側に対応する半導体層４０５の領域には、ソース領域及びドレイン領域として機能するｐ型不純物の高濃度不純物領域（ｐ＋領域）である第３の不純物領域４３５が形成される。同時に、ゲート電極パターン４１４ａｂｃの第１層金属膜電極４１４ａの内側で、第２層金属膜電極４１４ｂの外側に対応する半導体層４０５の領域には、電界緩和領域として機能するｐ型不純物の低濃度不純物領域（ｐ−領域）である第４の不純物領域４３６が形成される。また、保持容量用電極パターン４１７ａｂｃが形成されている半導体層４０８に於いては、同様にして、容量形成用電極の片側として機能するｐ型不純物の高濃度不純物領域（ｐ＋領域）である第３の不純物領域４３７と低濃度不純物領域（ｐ−領域）である第４の不純物領域４３８とが隣接して形成される。ところで、前記第３の不純物領域４３５，４３７と前記第４の不純物領域４３６，４３８には、既にｎ型不純物であるＰ元素が注入されているが、Ｐ元素より更に高ドーズ量のｐ型不純物であるＢ元素が注入される為、全体としてｐ型の導電型を有する領域が形成されることになる。この際のドーピング条件は、加速電圧７０〜１００ｋＶとドーズ量５×１０15〜１．５×１０16ions／cm2であり、本実施例では加速電圧１００ｋＶとドーズ量１×１０16ions／cm2のドーピング条件で注入している（図７−Ａ参照）。
【００９４】
次に、第３のドーピング処理のマスクとなったレジストパターン４３４を除去した後、ゲート電極パターン４１３ａｂｃ〜４１６ａｂｃと保持容量用電極パターン４１７ａｂｃとソース配線用電極パターン４１８ａｂｃに於ける、ＴａＳｉＮから成る膜厚３０ｎｍの第１層金属膜電極４１３ａ〜４１８ａと、銅含有率０．５％のアルミニウムから成る膜厚２００ｎｍの第２層金属膜電極４１３ｂ〜４１８ｂとをシード部として、第１の電界メッキ処理を行う。この第１の電界メッキ処理により、第１層金属膜電極４１３ａ〜４１８ａと第２層金属膜電極４１３ｂ〜４１８ｂと絶縁膜パターン４１３ｃ〜４１８ｃとで囲まれた凹形領域が完全に埋め込まれ、更に第１層金属膜電極４１３ａ〜４１８ａが若干被覆される様に、銅元素や銀元素から成る低抵抗金属部４１３ｄ〜４１８ｄが成膜される。本実施例では、メッキ処理槽内に収容した硫酸銅系メッキ液に当該基板を浸漬することにより、１．５５〜２．２３μΩｃｍ（温度範囲０〜１００℃）の比抵抗を有する銅を成膜し、ゲート電極４１３ａｂｄ（４１３ａと４１３ｂと４１３ｄのこと）〜４１６ａｂｄ、保持容量用電極４１７ａｂｄ及びソース配線用電極４１８ａｂｄを形成している。尚、電界メッキ処理の前処理として、通常のフォトリソグラフィ処理とエッチング処理を行い、当該基板端部の特定の領域に形成されている端子電極（図示せず）の上層に積層されている絶縁膜４１２を除去している（図７−Ｂ参照）。
【００９５】
次に、シリコン窒化膜又はシリコン酸窒化膜から成る膜厚３０〜１００ｎｍ程度の第１の層間絶縁膜である、拡散防止膜４３９をＣＶＤ法又はスパッタ法により堆積する。当該拡散防止膜４３９は、後述する低抵抗を有する配線から銅元素や銀元素等の低抵抗金属元素が拡散防止膜４３９上に成膜される層間絶縁膜を介して拡散するのを防止する為のものである。尚、本実施例では、シリコン窒化膜から成る膜厚１００ｎｍの拡散防止膜４３９をプラズマＣＶＤ法により堆積している。その後、半導体層４０４〜４０８に注入されたｎ型不純物（Ｐ元素）又はｐ型不純物（Ｂ元素）の熱活性化の為、ファーネス炉に於いて、６００℃−１２時間の熱処理を行う。当該熱処理は、ｎ型又はｐ型不純物の熱活性化処理の為に行うものであるが、ｎチャネル型ＴＦＴ５０１，５０３〜５０４及びｐチャネル型ＴＦＴ５０２のチャネル領域４２９〜４３２に存在する触媒元素であるＮｉ元素を前記不純物によりゲッタリングする目的も兼ねている。尚、拡散防止膜４３９の堆積前に当該熱活性化処理を行っても良いが、ゲート電極等の配線材料の耐熱性が弱い場合は、拡散防止膜４３９の堆積後に行う方が好ましい。その後、半導体層４０４〜４０８のダングリングボンドを終端させる為、４１０℃−１時間の水素化処理を水素３％含有の窒素雰囲気中で行う（図８−Ａ参照）。
【００９６】
次に、前記第１の層間絶縁膜である拡散防止膜４３９の上に、第２の層間絶縁膜（以下、層間絶縁膜と略記）を成膜する。この層間絶縁膜の材料としては、シリコン酸化膜又はリン含有シリコン酸化膜（ＰＳＧ）又はリンボロン含有シリコン酸化膜（ＢＰＳＧ）から成る無機層間絶縁膜、或いはアクリル膜又はポリイミド膜から成る有機層間絶縁膜、或いは有機と無機の混成膜である有機ＳＯＧ膜等が考えられ、その膜厚は基板の平滑化の点から０．５〜２μm程度が好適である。本実施例に於いては、アクリル膜から成る膜厚１．６μmの層間絶縁膜４４０をスピン塗布法により塗布し、所定の熱処理を加えて成膜している。その後、通常のフォトリソグラフィ処理とドライエッチング処理により、層間絶縁膜４４０と拡散防止膜４３９、更に下層に位置するゲート絶縁膜４０９（ゲート電極の加工の際のドライエッチング処理により、かなり薄くなっている）を貫通する様に、所定寸法のコンタクトホール４４１を形成する。尚、当該コンタクトホール４４１は、ｎ型不純物の高濃度不純物領域（ｎ＋領域）である第１の不純物領域４１９，４２１〜４２２及びｐ型不純物の高濃度不純物領域（ｐ＋領域）である第３の不純物領域４３５，４３７、更にはソース配線として機能するソース配線用電極４１８ａｂｄに接続できる様に形成されている（図８−Ｂ参照）。
【００９７】
次に、配線用の積層膜を堆積する為、第１層金属膜４４２と第２層金属膜４４３と絶縁膜４４４とを連続的に堆積する。詳細には、膜厚３０〜２００ｎｍ、好ましくは膜厚５０〜１００ｎｍの第１層金属膜４４２をロングスロースパッタ法により堆積する。当該第１層金属膜４４２の材料としては、拡散防止機能の点から、Ｔａ，ＴａＮ，ＴａＳｉＮ，ＴｉＮ，ＴｉＳｉＮ，Ｗ，ＷＮ，ＷＳｉＮ，ＷＢＮ，ＴｉＷ，ＩｒＴａから選択された金属系膜が好適である。本実施例では、ＷＳｉＮから成る膜厚５０ｎｍの第１層金属膜４４２をロングスロースパッタ法で堆積している。引き続き、アルミニウム又はアルミニウムを主成分とする合金から成る膜厚１００〜６００ｎｍ、好ましくは膜厚２００〜５００ｎｍの第２層金属膜４４３をロングスロースパッタ法により堆積する。本実施例では、銅含有率０．５％のアルミニウムから成る膜厚２００ｎｍの第２層金属膜４４３をロングスロースパッタ法で堆積している。引き続き、シリコン窒化膜又はシリコン酸窒化膜又はシリコン酸化膜から成る膜厚３０〜２００ｎｍ、好ましくは膜厚５０〜１００ｎｍの絶縁膜４４４をＣＶＤ法又は通常のスパッタ法により堆積する。本実施例では、シリコン酸窒化膜から成る膜厚５０ｎｍの絶縁膜４４４をプラズマＣＶＤ法により堆積している。尚、配線用の積層膜として、第１層金属膜４４２と第２層金属膜４４３を堆積する場合には、高アスペクト比のコンタクトホールに対するステップカバレッジを考慮して、指向性の強いロングスロースパッタ法で堆積している（図９−Ａ参照）。
【００９８】
次に、フォトリソグラフィ処理とエッチング処理により、駆動回路５０６に於けるｎ型不純物の高濃度不純物領域（ｎ＋領域）である第１の不純物領域４１９，４２１と、ｐ型不純物の高濃度不純物領域（ｐ＋領域）である第３の不純物領域４３５に電気的に接続する為の低抵抗の配線パターン４４５ａｂｃ（４４５ａと４４５ｂと４４５ｃのこと）〜４５０ａｂｃを形成する。また、画素領域５０７の接続配線パターン４５１ａｂｃ，４５３ａｂｃ〜４５４ａｂｃとゲート配線パターン４５２ａｂｃについても同時に形成する。当該パターン形成工程は、基本的に先に形成したゲート電極パターン４１３ａｂｃ（４１３ａと４１３ｂと４１３ｃのこと）〜４１６ａｂｃと同様の工程を経てパターン形成される。この為、各々の配線パターンは、配線パターン毎にパターン形状と寸法は異なるが、第１層金属膜配線４４５ａ〜４５４ａと、一定のサイドエッチング部を有する第２層金属膜配線４４５ｂ〜４５４ｂと、絶縁膜パターン４４５ｃ〜４５４ｃとで構成されている。最後に、エッチングマスクであるレジストパターン（図示せず）を除去する。尚、当該パターン形成工程に於いては、上記の配線パターンの形成と同時に、基板端部の特定の領域に外部電源と連結する為の端子電極（図示せず）を形成している。当該端子電極（図示せず）は配線パターン４４５ａｂｃ〜４５０ａｂｃ等に連結しており、後述する第２の電界メッキ処理の際に、配線パターン４４５ａｂｃ〜４５０ａｂｃ等の電位を一定のマイナス電位に固定する為のものである（図９−Ｂ参照）。
【００９９】
次に、第１の電界メッキ処理と同様の工程で、第２の電界メッキ処理を行う。この第２の電界メッキ処理により、ＷＳｉＮから成る膜厚５０ｎｍの第１層金属膜配線４４５ａ〜４５４ａと、銅含有率０．５％のアルミニウムから成る膜厚２００ｎｍの第２層金属膜配線４４５ｂ〜４５４ｂと、シリコン酸窒化膜から成る膜厚５０ｎｍの絶縁膜パターン４４５ｃ〜４５４ｃとで囲まれた凹形領域が完全に埋め込まれ、更に第１層金属膜配線４４５ａ〜４５４ａが若干被覆される様に、低抵抗金属部４４５ｄ〜４５４ｄが成膜される。本実施例では、１．５５〜２．２３μΩｃｍ（温度範囲０〜１００℃）の比抵抗を有する銅を成膜し、配線４４５ａｂｄ（４４５ａと４４５ｂと４４５ｄのこと）〜４５０ａｂｄと、接続配線４５１ａｂｄ，４５３ａｂｄ〜４５４ａｂｄとゲート配線４５２ａｂｄとを形成している（図１０−Ａ参照）。
【０１００】
尚、配線４４５ａｂｄ〜４５０ａｂｄは、駆動回路５０６に於ける第１の不純物領域４１９，４２１及び第３の不純物領域４３５と電気的に接続する様に形成されている。接続配線４５１ａｂｄは、画素ＴＦＴ５０４に於ける第１の不純物領域４２２とソース配線として機能するソース配線用電極４１８ａｂｄとを電気的に接続する様に形成されている。接続配線４５３ａｂｄは、画素ＴＦＴ５０４に於ける第１の不純物領域４２２と電気的に接続する様に形成されており、接続配線４５４ａｂｄは保持容量５０５の第３の不純物領域４３７と電気的に接続する様に形成されている。また、ゲート配線４５２ａｂｄは、画素ＴＦＴ５０４の複数のゲート電極４１６ａｂｄを電気的に接続する様に形成されている（図１０−Ａ参照）。
【０１０１】
次に、接続配線４５３ａｂｄと接続配線４５４ａｂｄの上層に位置する絶縁膜パターン４５３ｃ，４５４ｃの一部の領域を除去する為、当該除去領域に対応した開口領域を有するレジストパターン（図示せず）を形成する。引き続き、ドライエッチング処理を行い、絶縁膜パターン４５３ｃ，４５４ｃの一部の領域を除去し、エッチングマスクとなったレジストパターンも除去する。その後、膜厚８０〜１２０ｎｍのＩＴＯ（Indium−Tin−Oxideの略）膜等の透明導電膜を堆積する。本実施例では、ＩＴＯ膜から成る膜厚１００ｎｍの透明導電膜をスパッタ法により堆積している。その後、通常のフォトリソグラフィ処理とウェットエッチング処理により、画素電極４５５を形成する。画素電極４５５は、接続配線４５３ａｂｄを介して、画素ＴＦＴ５０４のソース領域及びドレイン領域である第１の不純物領域４２２と電気的に接続されており、更に接続配線４５４ａｂｄを介して、保持容量５０５の第３の不純物領域４３７とも電気的に接続されている（図１０−Ｂ参照）。
【０１０２】
以上の様に、アクティブマトリクス型液晶表示装置のゲート電極と配線に本発明を適用することにより、ゲート電極と配線の抵抗を大幅に低下させることが可能である。この為、アクティブマトリクス型液晶表示装置の全体の動作速度を向上させることが可能となっている。また、ゲート電極及び配線の抵抗を低下させる目的で、ゲート電極及び配線の一部に銅や銀から成る低抵抗金属部が付設されており、銅や銀によるＴＦＴへの汚染が懸念される。この点についても、拡散防止効果を有するシリコン酸窒化膜から成るゲート絶縁膜の適用、及び層間絶縁膜の下にシリコン窒化膜から成る拡散防止膜を導入することで対処している。また、ゲート電極の端部に電界緩和領域を有するＧＯＬＤ構造のＴＦＴが採用されており、ホットキャリアに対する信頼性の向上も図られている。
【０１０３】
〔実施例２〕
本実施例では、本発明の低抵抗配線を適用した半導体装置を組み込んだ電子機器の具体例について記載する。尚、半導体装置とは半導体特性を利用することで機能する装置全般を指し、半導体基板上に作製されるＬＳＩ及び透明絶縁性基板上に作製されるＴＦＴで回路構成される半導体表示装置等をも含むものである。ＬＳＩはＤＲＡＭ等のメモリＬＳＩとＣＰＵ等のロジックＬＳＩに大別され、様々な電子機器の構成部品に適用されている。一方の半導体表示装置は、アクティブマトリクス型の液晶表示装置及びＥＬ表示装置等があり、様々な電子機器の表示部に適用されている。特に此処では、半導体表示装置が表示部に適用された電子機器の具体例を図１１〜１３に基づき記載する。
【０１０４】
尚、半導体表示装置が表示部に適用された電子機器としては、ビデオカメラとデジタルカメラとプロジェクター（リア型またはフロント型）とヘッドマウントディスプレイ（ゴーグル型ディスプレイ）とゲーム機とカーナビゲーションとパーソナルコンピュータと携帯情報端末（モバイルコンピュータ，携帯電話，電子書籍等）等が挙げられる。
【０１０５】
図１１−Ａは、本体１００１と映像入力部１００２と表示装置１００３とキーボード１００４で構成されたパーソナルコンピューターである。本発明を表示装置１００３及び他の回路に適用してパーソナルコンピューターを完成させることができる。
【０１０６】
図１１−Ｂはビデオカメラであり、本体１１０１と表示装置１１０２と音声入力部１１０３と操作スイッチ１１０４とバッテリー１１０５と受像部１１０６で構成される。本発明を表示装置１１０２及び他の回路に適用してビデオカメラを完成させることができる。
【０１０７】
図１１−Ｃはモバイルコンピュータ（モービルコンピュータ）であり、本体１２０１とカメラ部１２０２と受像部１２０３と操作スイッチ１２０４と表示装置１２０５で構成される。本発明を表示装置１２０５及び他の回路に適用してモバイルコンピュータを完成させることができる。
【０１０８】
図１１−Ｄはゴーグル型ディスプレイであり、本体１３０１と表示装置１３０２とアーム部１３０３で構成される。本発明を表示装置１３０２及び他の回路に適用してゴーグル型ディスプレイを完成させることができる。
【０１０９】
図１１−Ｅはプログラムを記録した記録媒体（以下、記録媒体と略記）に用いるプレーヤーであり、本体１４０１と表示装置１４０２とスピーカー部１４０３と記録媒体１４０４と操作スイッチ１４０５で構成される。尚、この装置は記録媒体としてＤＶＤ及びＣＤ等が用いられ、音楽鑑賞またはゲームまたはインターネットに利用可能である。本発明を表示装置１４０２及び他の回路に適用して記録媒体を用いるプレーヤーを完成させることができる。
【０１１０】
図１１−Ｆは携帯電話であり、表示用パネル１５０１と操作用パネル１５０２と接続部１５０３と表示部１５０４と音声出力部１５０５と操作キー１５０６と電源スイッチ１５０７と音声入力部１５０８とアンテナ１５０９で構成される。表示用パネル１５０１と操作用パネル１５０２は、接続部１５０３で接続されている。表示用パネル１５０１の表示部１５０４が設置されている面と操作用パネル１５０２の操作キー１５０６が設置されている面との角度θは、接続部１５０３に於いて任意に変えることができる。本発明を表示部１５０４に適用して携帯電話を完成させることができる。
【０１１１】
図１２−Ａはフロント型プロジェクターであり、光源光学系及び表示装置１６０１とスクリーン１６０２で構成される。本発明を表示装置１６０１及び他の回路に適用してフロント型プロジェクターを完成させることができる。
【０１１２】
図１２−Ｂはリア型プロジェクターであり、本体１７０１と光源光学系及び表示装置１７０２とミラー１７０３〜１７０４とスクリーン１７０５で構成される。本発明を表示装置１７０２及び他の回路に適用してリア型プロジェクターを完成させることができる。
【０１１３】
尚、図１２−Ｃは、図１２−Ａに示された光源光学系及び表示装置１６０１と図１２−Ｂに示された光源光学系及び表示装置１７０２に於ける構造の一例を示した図である。光源光学系及び表示装置１６０１，１７０２は、光源光学系１８０１とミラー１８０２，１８０４〜１８０６とダイクロイックミラー１８０３と光学系１８０７と表示装置１８０８と位相差板１８０９と投射光学系１８１０で構成される。投射光学系１８１０は、投射レンズを備えた複数の光学レンズで構成される。この構成は、表示装置１８０８を３個使用している為、三板式と呼ばれている。また同図の矢印で示した光路に於いて、実施者は光学レンズ及び偏光機能を有するフィルムまたは位相差を調整する為のフィルムまたはＩＲフィルム等を適宜に設けても良い。
【０１１４】
図１２−Ｄは、図１２−Ｃに於ける光源光学系１８０１の構造の一例を示した図である。本実施例に於いては、光源光学系１８０１はリフレクター１８１１と光源１８１２とレンズアレイ１８１３〜１７１４と偏光変換素子１８１５と集光レンズ１８１６で構成される。尚、同図に示した光源光学系は一例であり、この構成に限定されない。例えば、実施者は光源光学系に光学レンズ及び偏光機能を有するフィルムまたは位相差を調整するフィルムまたはＩＲフィルム等を適宜に設けても良い。
【０１１５】
図１３−Ａは、単板式の例を示したものである。同図に示した光源光学系及び表示装置は、光源光学系１９０１と表示装置１９０２と投射光学系１９０３と位相差板１９０４で構成される。投射光学系１９０３は、投射レンズを備えた複数の光学レンズで構成される。同図に示した光源光学系及び表示装置は図１２−Ａと図１２−Ｂに於ける光源光学系及び表示装置１６０１，１７０２に適用できる。また光源光学系１９０１は図１２−Ｄに示した光源光学系を使用しても良い。尚、表示装置１９０２にはカラーフィルター（図示しない）が付設されており、表示映像のカラー化が図られている。
【０１１６】
図１３−Ｂに示した光源光学系及び表示装置は図１３−Ａの応用例であり、カラーフィルターを付設する代わりに、ＲＧＢの回転カラーフィルター円板１９０５を用いて表示映像をカラー化している。同図に示した光源光学系及び表示装置は図１２−Ａと図１２−Ｂに於ける光源光学系及び表示装置１６０１，１７０２に適用できる。
【０１１７】
図１３−Ｃに示した光源光学系及び表示装置は、カラーフィルターレス単板式と呼ばれている。この方式は、表示装置１９１６にマイクロレンズアレイ１９１５を設け、ダイクロイックミラー（緑）１９１２とダイクロイックミラー（赤）１９１３とダイクロイックミラー（青）１９１４を用いて表示映像をカラー化している。投射光学系１９１７は、投射レンズを備えた複数の光学レンズで構成される。同図に示した光源光学系及び表示装置は、図１２−Ａと図１２−Ｂに於ける光源光学系及び表示装置１６０１，１７０２に適用できる。また光源光学系１９１１としては、光源の他に結合レンズ及びコリメーターレンズを用いた光学系を適用しても良い。
【０１１８】
以上の様に、本発明の低抵抗配線を適用した半導体装置は適用範囲が極めて広く、ＬＳＩを組み込んだ電子機器に加え、アクティブマトリクス型の液晶表示装置及びＥＬ表示装置等の半導体表示装置を組み込んだ様々な電子機器に適用可能である。
【０１１９】
【発明の効果】
本発明の効果について、以下に列記する。
【０１２０】
（効果１）半導体装置の配線に付設された銅や銀から成る低抵抗金属部の影響で、配線の抵抗を低減させることが可能である。この為、半導体装置全体の動作速度の向上に有効である。
（効果２）透明絶縁性基板上に形成されたＴＦＴのゲート電極に、本発明の低抵抗配線を適用可能である。この場合は、ゲート電極の端部の半導体層に電界緩和領域を設けたＧＯＬＤ構造とすることにより、ゲート電極の抵抗の低減効果と、ホットキャリアに対する信頼性の向上効果を共に図ることが可能である。
【図面の簡単な説明】
【図１】 ＴＦＴの配線の作製工程を示す断面図である。
【図２】 ＣＭＯＳトランジスタの配線の作製工程を示す断面図である。
【図３】 ＴＦＴのゲート電極の作製工程を示す断面図である。
【図４】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図である。
【図５】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図である。
【図６】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図である。
【図７】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図である。
【図８】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図である。
【図９】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図である。
【図１０】アクティブマトリクス型液晶表示装置の作製工程を示す断面図である。
【図１１】半導体表示装置を組み込んだ電子機器の例を示す概略図である。
【図１２】半導体表示装置を組み込んだ電子機器の例を示す概略図である。
【図１３】半導体表示装置を組み込んだ電子機器の例を示す概略図である。
【発明の属する技術分野】
本発明は半導体装置及びその作製方法に関し、特に、電界メッキ技術を利用して形成される低抵抗金属配線を有する半導体装置及びその作製方法に関する。尚、半導体装置とは半導体特性を利用することで機能する装置全般を指し、半導体基板上に作製される大規模集積回路、及び透明絶縁性基板上に作製される薄膜トランジスタで回路構成される半導体表示装置等をも含むものである。
【０００２】
【従来の技術】
本発明の関連技術としては、大規模集積回路（Large-Scale-Integrated-Circuit：以下ＬＳＩと略記）に於けるダマシン法による銅（Ｃｕ）配線形成技術、及びＧＯＬＤ（Gate-Overlapped-LDDの略）構造の薄膜トランジスタ（Thin-Film-Transistor：以下ＴＦＴと略記）形成技術がある。従って、従来技術として前記２つの技術を併記する。
【０００３】
〔ダマシン法による銅配線形成技術〕
シリコンウェハ等の半導体基板上に作製されるＬＳＩに於いては、微細化及び高密度化の進展により、配線のＲＣ信号遅延がＬＳＩ自身の動作速度を決定する主要因となってくると共に、従来から配線に適用されてきたアルミニウム（Ａｌ）配線よりも電気抵抗の低い配線材料の必要性が高まってきた。また、エレクトロマイグレーション（ＥＭ）及びストレスマイグレーション（ＳＭ）に対する信頼性の点でも、電流密度の増大に伴い、従来のアルミニウム（Ａｌ）配線に比べ信頼性の高い配線材料が求められていた。この様な背景の下、ダマシン法による銅（Ｃｕ）配線形成技術が、ＩＢＭ社により開発され、１９９７年にＩＥＤＭで発表された。これを契機として半導体メーカー各社で、ダマシン法による銅配線形成技術の開発が精力的に進められ、設計ルール０．２５μm以下のロジックＬＳＩの一部で既に実用化されている。
【０００４】
ダマシン法による銅配線形成技術とは、層間絶縁膜の配線形成予定部に所定の配線溝を形成し、この配線溝の内部に低抵抗配線材である銅を埋め込み成膜した後、化学的機械研磨（Chemical-Mechanical-Polishing：以下ＣＭＰと略記）法により、配線溝以外の部分に成膜された銅を除去して、配線溝の内部に銅を残して配線を形成する技術である。ダマシン法には、シングルダマシン法とデュアルダマシン法の２種類がある。シングルダマシン法は、配線部と接続孔部を個別に形成するのに対し、デュアルダマシン法は、配線部と接続孔部の溝を形成した後に、同時に双方の溝を銅で埋め込む技術である。デュアルダマシン法は、配線部と接続孔部の銅配線を同時に形成する為、工程短縮の点で有利であるが、高アスペクト比（アスペクト比：３〜５程度）の接続孔部に於ける銅の埋め込み成膜が難点となっている。但し、高アスペクト比の接続孔に対しては、最近になり電界メッキ法による銅の埋め込み成膜技術が確立され、前記難点は解消されつつある。
【０００５】
また、上記の銅配線形成技術に於いては、配線材の銅がシリコン酸化膜に対し拡散し易いこと、シリコン酸化膜との接触により銅自体が酸化されることの２つの理由から、銅配線をシリコン酸化膜から成る層間絶縁膜と完全に隔離する必要がある。この為、銅に対する拡散防止膜が、配線材である銅を囲む様に溝部分に薄く成膜される構成となっている。当該拡散防止膜の成膜技術として、ロングスロースパッタ及びイオン化スパッタ等の指向性スパッタ法又は有機金属ソースを用いたＭＯ（Metal-Organicの略）−ＣＶＤ法が開発されている。拡散防止膜としては、高融点金属及び高融点金属窒化物及び高融点金属窒化物にシリコン又はボロンを添加した化合物が検討されており、例えばＴａ，ＴａＮ，ＴａＳｉＮ，ＴｉＮ，ＴｉＳｉＮ，Ｗ，ＷＮ，ＷＳｉＮ，ＷＢＮ等が検討されている。当該拡散防止膜の上には、指向性スパッタ法又はＭＯ−ＣＶＤ法による銅シード層が薄く成膜され、当該銅シード層に対して、高アスペクト比に有利な電界メッキ法により銅メッキが行われ、銅が埋め込み成膜されている。
【０００６】
この様なダマシン法による銅配線形成技術は、設計ルール０．２５μm以下の超微細化ＬＳＩの多層配線形成工程に必須の重要な技術である。ダマシン法は銅の多層配線形成工程に於ける基板のグローバル平坦化を実現できる画期的な技術で、平坦面上に配線を形成する為、エレクトロマイグレーション（ＥＭ）及びストレスマイグレーション（ＳＭ）に対して有利である。また、超微細パターンの形成には、露光光の波長が１９３ｎｍのＡｒＦエキシマレーザー縮小投影露光装置が適用される。このＡｒＦエキシマレーザー縮小投影露光装置は０．２μm以下の超微細パターンの解像が可能である反面、焦点深度が浅いという問題を有している。この焦点深度が浅いという問題に対しても、基板のグローバル平坦化を実現できる為、ダマシン法は有利となっている。
【０００７】
尚、ダマシン法による銅配線形成技術の全体については、例えばリアライズ社発行の新宮原正三、栗屋信義、上野和良、三沢信裕編集「Ｃｕ配線技術の最新の展開」に詳細に記載されている。更に、「Ｃｕ配線技術の最新の展開」以外にも数多くの文献が公表され、例えば銅のＭＯ−ＣＶＤ技術については、「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ」（１９９７年１２月発行，栗屋信義著）の１７６〜１８０頁に記載されている。また、指向性スパッタ技術については、「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ」（１９９７年１２月発行，三沢信裕著）の１８６〜１９１頁に記載されている。また、銅の電界メッキ技術については、「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ」（１９９７年１２月発行，V.M.Dubin他４名著）の１９２〜１９６頁に記載されている。また、銅の拡散防止膜については、「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ」（１９９８年２月発行，栗屋信義著）の９１〜９６頁に記載されている。
【０００８】
〔ＧＯＬＤ構造ＴＦＴ形成技術〕
ガラス基板等の透明絶縁性基板上にＴＦＴで回路構成される半導体表示装置、例えばアクティブマトリクス型液晶表示装置に於いては、高い電界効果移動度を有する多結晶シリコンＴＦＴが注目されている。多結晶シリコンＴＦＴに適用される多結晶シリコン膜の場合、従来の非晶質シリコン膜に比べ、電子や正孔の電界効果移動度が大きく、画素用トランジスタのみでなく周辺回路であるドライバー回路の一体化を実現できる利点を有している。この為、各社で多結晶シリコンＴＦＴで回路構成されるアクティブマトリクス型液晶表示装置の開発が進められている。
【０００９】
しかしながら、多結晶シリコンＴＦＴの場合、高い電界効果移動度を有する反面、連続駆動させると電界効果移動度やオン電流（オン状態の場合に流れる電流）の低下及びオフ電流（オフ状態の場合に流れる電流）の増加等の劣化現象が観測されることがあり、信頼性上の問題を抱えている。この劣化現象はホットキャリア現象と呼ばれており、ドレイン近傍の高電界により発生したホットキャリアの仕業であることが知られている。
【００１０】
当該ホットキャリア現象は、最初に半導体基板上に作製されたＭＯＳ（Metal-Oxide-Semiconductorの略）トランジスタに於いて発見された現象で、ドレイン近傍の高電界が原因であることが明らかになっている。ホットキャリア対策として、これまで様々な基礎検討が行われてきており、設計ルール１．５μm以下のＭＯＳトランジスタに於いては、ＬＤＤ（Lightly-Doped-Drainの略）構造が採用されている。ＬＤＤ構造では、ゲート側壁のサイドウォールを利用してドレイン端部に低濃度不純物領域（ｎ−領域又はｐ−領域）を形成し、ドレイン接合の不純物濃度に傾斜を持たせることによりドレイン近傍の電界集中を緩和している。
【００１１】
ＬＤＤ構造の場合、シングルドレイン構造に比べ、ドレイン耐圧がかなり向上する反面、低濃度不純物領域（ｎ−領域又はｐ−領域）の抵抗が大きい為、ドレイン電流が減少するという難点を抱えている。また、サイドウォールの真下に高電界領域が存在し、そこで衝突電離が最大になり、ホットエレクトロンがサイドウォールに注入される為、低濃度不純物領域（ｎ−領域又はｐ−領域）が空乏化し、更に抵抗が増加するＬＤＤ特有の劣化モードも問題になっている。チャネル長の縮小に伴い、以上の問題が顕在化してきた為、０．５μm以下のＭＯＳトランジスタでは、この様な問題を克服する構造として、ゲート電極の端部にオーバーラップして低濃度不純物領域（ｎ−領域又はｐ−領域）を形成するＧＯＬＤ（Gate-Overlapped LDDの略）構造が発明され採用されている。
【００１２】
この様な背景の下、ガラス基板等の透明絶縁性基板上に作製される多結晶シリコンＴＦＴに於いても、ＭＯＳトランジスタと同様にドレイン近傍の高電界を緩和する目的で、ＬＤＤ構造及びＧＯＬＤ構造の採用が検討されている。ＬＤＤ構造の場合は、ゲート電極の外側に対応する多結晶シリコン膜に、電界緩和領域として機能する低濃度不純物領域（ｎ−領域又はｐ−領域）が形成され、更にその外側にソース領域及びドレイン領域として機能する高濃度不純物領域（ｎ＋領域又はｐ＋領域）が形成されている。ＬＤＤ構造はオフ電流が小さいという利点を有する反面、ドレイン近傍の電界緩和によるホットキャリア抑制効果が小さいという欠点を有している。一方のＧＯＬＤ構造の場合は、ＬＤＤ構造の低濃度不純物領域（ｎ−領域又はｐ−領域）がゲート電極端部とオーバーラップする様に形成されており、ＬＤＤ構造に比べホットキャリア抑制効果が大きい反面、オフ電流が大きくなるという欠点を有している。
【００１３】
尚、ｎチャネル型の多結晶シリコンＧＯＬＤ構造ＴＦＴに関する参考文献としては、例えば「Mutuko Hatano,Hajime Akimoto and Takesi Sakai,IEDM97 TECHNICAL DIGEST,p523-526,1997」が公表され、ＧＯＬＤ構造ＴＦＴの構造と基本特性が開示されている。此処で検討されたＧＯＬＤ構造ＴＦＴの構造は、ゲート電極とＬＤＤ用側壁が多結晶シリコンで形成され、ＬＤＤ用側壁の真下の活性層（多結晶シリコンで形成）に電界緩和領域として機能する低濃度不純物領域（ｎ−領域）、更にその外側にソース領域及びドレイン領域として機能する高濃度不純物領域（ｎ＋領域）が形成されている。その基本特性は、通常のＬＤＤ構造ＴＦＴと比較し、ドレイン電界の緩和と共に大きいドレイン電流が得られ、ドレインアバランシェホットキャリア（Drain-Avalanche-Hot-Carrier）の抑制効果が大きいという特性が得られている。
【００１４】
【発明が解決しようとする課題】
設計ルール０．２５μm以下の超微細化ＬＳＩの多層配線形成工程に適用されるダマシン法は、基板のグローバル平坦化を実現できる画期的な技術である。当該ダマシン法は平坦な配線を形成できる為、エレクトロマイグレーション（ＥＭ）及びストレスマイグレーション（ＳＭ）等の信頼性上の問題に対して有利で、更には超微細パターンの形成に適用されるＡｒＦエキシマレーザー縮小投影露光装置の浅い焦点深度の問題を解決できるブレークスルー技術となっている。
【００１５】
しかしながら、ダマシン法の場合、電界メッキ法により厚く成膜した銅膜を研磨するＣＭＰ工程に於いて、エロージョンやディッシング等の異常なスクラッチ欠陥が研磨面に発生するという問題を抱えており、歩留及び信頼性上の問題となっている。勿論、エロージョンやディッシング等の前記スクラッチ欠陥は、ＣＭＰ工程の改善により低減されつつあるが、完全な対策には至っていない。この為、ダマシン法による銅配線形成技術は、配線形成工程の平坦化が必須で、且つ適用する利点の大きい０．２５μm以下の超微細化ＬＳＩに於ける多層配線形成工程には適用せざる得ないが、それ以外の工程にはできれば適用したくない。従って、この様な工程に適用可能な簡便な低抵抗配線形成技術が求められている。尚、それ以外の工程とは、設計ルール０．２５μm以上の単層の配線形成工程で配線の低抵抗化が必要な工程であり、例えばＬＳＩに於ける単層の低抵抗配線形成工程、又は多結晶シリコンＴＦＴで回路構成される半導体表示装置のゲート電極及び配線の形成工程等が考えられる。
【００１６】
本発明は、上記従来技術の問題点を解決し、ダマシン法に代わる簡便な低抵抗の配線形成技術を提供することを課題とする。換言すると、本発明はダマシン法に代わる簡便な低抵抗の配線形成法を適用して作製された半導体装置及びその作製方法を提供することを課題とする。
【００１７】
【課題を解決する為の手段】
ダマシン法に代わる簡便な低抵抗の配線形成法を適用して作製された半導体装置及びその作製方法について、その主な構成を以下に記載する。
【００１８】
〔配線一般に関する発明〕
半導体装置に関する本発明の構成は、基板の一主面に複数の半導体素子（と拡散防止膜）と層間絶縁膜と配線とが前記基板に近い方から積層形成されている半導体装置に於いて、前記配線は所定の寸法の第１層金属膜配線と当該第１層金属膜配線の上層に位置し且つ配線の両側の端部から一定の寸法内側に入った位置に端部を有する第２層金属膜配線と前記第２層金属膜配線の両側の側壁部に付設されている低抵抗金属部とで構成されていることを特徴としている。
【００１９】
半導体装置の作製方法に関する本発明の構成は、被膜上に第１層金属膜を堆積する工程と、前記第１層金属膜上に第２層金属膜を堆積する工程と、前記第２層金属膜上に絶縁膜を堆積する工程と、配線形成用のレジストパターンを形成する工程と、前記レジストパターンをマスクに前記第１層金属膜と前記第２層金属膜と前記絶縁膜とから成る積層膜をエッチング処理し、前記第２層金属膜にサイドエッチング部を有する積層膜配線パターンを形成する工程と、前記レジストパターンを除去する工程と、前記積層膜配線パターンの前記第１層金属膜と前記第２層金属膜とから成る金属膜配線をシード部とし、前記金属膜配線の露出面に電界メッキ法により低抵抗金属膜を成膜することにより積層膜配線を形成する工程とを備えたことを特徴としている。
【００２０】
半導体装置の作製方法に関する本発明の他の構成は、一主面に複数の半導体素子が配設された基板の前記一主面上に（拡散防止膜を堆積する工程と、前記拡散防止膜上に）層間絶縁膜を堆積する工程と、前記層間絶縁膜上に第１層金属膜を堆積する工程と、前記第１層金属膜上に第２層金属膜を堆積する工程と、前記第２層金属膜上に絶縁膜を堆積する工程と、配線形成用のレジストパターンを形成する工程と、前記レジストパターンをマスクに前記第１層金属膜と前記第２層金属膜と前記絶縁膜とから成る積層膜をエッチング処理し、前記第２層金属膜にサイドエッチング部を有する積層膜配線パターンを形成する工程と、前記レジストパターンを除去する工程と、前記積層膜配線パターンの前記第１層金属膜と前記第２層金属膜とから成る金属膜配線をシード部とし、前記金属膜配線の露出面に電界メッキ法により低抵抗金属膜を成膜することにより積層膜配線を形成する工程とを備えたことを特徴している。
【００２１】
上記構成の発明に於いて、前記基板はシリコン基板等の半導体基板又はガラス基板等の透明絶縁性基板のどちらでも構わない。また、前記半導体素子は半導体基板上に形成されるＭＯＳトランジスタ又はバイポーラトランジスタのどちらでも良く、ＭＯＳトランジスタとバイポーラトランジスタが混載される構成でも構わない。また、前記半導体素子は、透明絶縁性基板上に形成されるＴＦＴであっても良い。
【００２２】
また、上記構成の発明に於いて、前記層間絶縁膜は、シリコン酸化膜又はリン含有シリコン酸化膜又はリンボロン含有シリコン酸化膜膜又はアクリル膜又はポリイミド膜又は有機ＳＯＧ膜の何れでも良い。また、前記絶縁膜は、シリコン窒化膜又はシリコン酸窒化膜又はシリコン酸化膜の何れでも良い。また、前記第１層金属膜配線（又は前記第１層金属膜）は、Ｔａ，ＴａＮ，ＴａＳｉＮ，ＴｉＮ，ＴｉＳｉＮ，Ｗ，ＷＮ，ＷＳｉＮ，ＷＢＮ，ＴｉＷ，ＩｒＴａから選択された一つの材料で構成されている。また、前記第２層金属膜配線（又は前記第２層金属膜）は、アルミニウム又はアルミニウムを主成分とする合金で構成されている。また、前記低抵抗金属部（又は前記低抵抗金属膜）は、アルミニウムより比抵抗の小さい金属が適しており、具体的には銅又は銀が好適である。また、前記拡散防止膜は前記低抵抗金属部（又は前記低抵抗金属膜）からの銅元素等の低抵抗金属元素の拡散を防止する為のもので、拡散防止機能の点からシリコン窒化膜又はシリコン酸窒化膜が好適である。
【００２３】
尚、アルミニウムより比抵抗の小さい金属としては、銅と銀以外に金も存在する。しかし、金は値段の高い割に比抵抗がそれ程小さくない為、低抵抗金属として使用する利点が認められない。従って、本発明に於いては、低抵抗金属として銅と銀が好適であると判断した。参考として、アルミニウムと銅と銀、及び金の比抵抗値について記載する。例えば、丸善株式会社発行の国立天文台編「平成１２年版 理科年表」４８２頁によると、０〜１００℃の温度範囲で、アルミニウムの比抵抗値は２．５０〜３．５５μΩｃｍ、銅の比抵抗値は１．５５〜２．２３μΩｃｍ、銀の比抵抗値は１．４７〜２．０８μΩｃｍ、更に金の比抵抗値は２．０５〜２．８８μΩｃｍとなっている。
【００２４】
上記の様に構成された発明によれば、前記配線（又は前記積層膜配線）は、Ｔａ，ＴａＮ，ＴａＳｉＮ，ＴｉＮ，ＴｉＳｉＮ，Ｗ，ＷＮ，ＷＳｉＮ，ＷＢＮ，ＴｉＷ，ＩｒＴａから選択された一つの材料から成る所定の寸法の第１層金属膜配線と、当該第１層金属膜配線の上層に位置し且つ配線の両側の端部から一定の寸法だけ内側に入った位置に端部を有するアルミニウム又はアルミニウムを主成分とする合金から成る第２層金属膜配線と、前記第２層金属膜配線の両側の側壁部に付設され、アルミニウムより比抵抗の小さい金属元素である銅又は銀から成る低抵抗金属部とで構成されている。この為、低抵抗金属部に於ける銅又は銀の低抵抗作用により、前記配線（又は前記積層膜配線）全体としても、アルミニウムに比較し電気抵抗が低く抑えられている。
【００２５】
〔ゲート電極に関する発明〕
半導体装置に関する本発明の構成は、透明絶縁性基板の一主面に形成された複数の薄膜トランジスタを含む半導体装置であって、前記薄膜トランジスタは半導体層とゲート絶縁膜とゲート電極とが前記透明絶縁性基板に近い方から積層形成され、前記半導体層にはソース領域及びドレイン領域及び電界緩和領域とが形成されている半導体装置に於いて、前記ゲート電極は所定のチャネル方向寸法の第１層金属膜電極と当該第１層金属膜電極の上層に位置し且つ電極の両側の端部から一定の寸法内側に入った位置に端部を有する第２層金属膜電極と前記第２層金属膜電極の両側の側壁部に付設されている低抵抗金属部とで構成されており、前記第１層金属膜電極の外側に対応する前記半導体層に前記ソース領域及び前記ドレイン領域が形成され、前記第１層金属膜電極の内側で且つ前記第２層金属膜電極の外側に対応する前記半導体層に電界緩和領域が形成されていることを特徴としている。
【００２６】
半導体装置の作製方法に関する本発明の構成は、透明絶縁性基板上に半導体層を形成する工程と、前記半導体層を被覆する様にゲート絶縁膜を堆積する工程と、窒素成分を含む雰囲気中で熱処理し、前記ゲート絶縁膜中に窒素元素を導入することにより窒素含有ゲート絶縁膜を成膜する工程と、前記窒素含有ゲート絶縁膜上に第１層金属膜を堆積する工程と、前記第１層金属膜上に第２層金属膜を堆積する工程と、前記第２層金属膜上に絶縁膜を堆積する工程と、ゲート電極形成用のレジストパターンを形成する工程と、前記レジストパターンをマスクに前記第１層金属膜と前記第２層金属膜と前記絶縁膜とから成る積層膜をエッチング処理し、前記第２層金属膜にサイドエッチング部を有する積層膜ゲート電極パターンを形成する工程と、前記レジストパターンを除去する工程と、一導電型の不純物元素を注入することにより、前記積層膜ゲート電極パターンの外側に対応する前記半導体層に第１の不純物領域を形成し、同時に前記積層膜ゲート電極パターンでの前記第１層金属膜の前記第２層金属膜からの露出領域に対応する前記半導体層に第２の不純物領域を形成する工程と、前記積層膜ゲート電極パターンの前記第１層金属膜と前記第２層金属膜とから成る金属膜電極をシード部とし、前記金属膜電極の露出面に電界メッキ法により低抵抗金属膜を成膜することにより積層膜ゲート電極を形成する工程とを備えたことを特徴としている。
【００２７】
上記構成の発明に於いて、前記透明絶縁性基板としてガラス基板又は石英基板等が挙げられる。また、前記半導体層は多結晶シリコン膜又は結晶質シリコン膜で形成されており、多結晶シリコン膜又は結晶質シリコン膜のどちらでも構わない。尚、本明細書に於いては、触媒元素を利用して結晶化される多結晶シリコン膜を通常の多結晶シリコン膜と区別する為に、結晶質シリコン膜と称している。此処で、多結晶とせずに結晶質と称している理由は、通常の多結晶シリコン膜と比較し、結晶粒が概略同一方向に配向しており、高い電界効果移動度を有する等の特徴がある為、通常の多結晶シリコン膜と区別する趣旨である。
【００２８】
また、上記構成の発明に於いて、前記ゲート絶縁膜はシリコン酸化膜を堆積した後、窒素成分である窒素分子又は窒素元素を含む雰囲気中で熱処理し、前記ゲート絶縁膜中に窒素元素を導入した窒素含有絶縁膜、具体的にはシリコン酸窒化膜で構成されている。この様に、シリコン酸化膜に窒素元素を導入することにより、前記ゲート絶縁膜は、前記ゲート電極（又は積層膜ゲート電極）に付設されている低抵抗金属部（又は低抵抗金属膜）からの銅元素等の低抵抗金属元素の拡散を効果的に防止する機能を有している。また、前記第２層金属膜上の前記絶縁膜は、シリコン窒化膜又はシリコン酸窒化膜又はシリコン酸化膜の何れでも良い。
【００２９】
また、上記構成の発明に於いて、前記一導電型の不純物元素は、ｎ型不純物であるＰ（リン）元素又はｐ型不純物であるＢ（ボロン）元素が好適で、当該不純物元素を注入することにより、前記第１の不純物領域と前記第２の不純物領域を同時に形成している。前記第１の不純物領域は前記ソース領域又は前記ドレイン領域として機能する高濃度不純物領域で、前記第２の不純物領域は前記電界緩和領域として機能する低濃度不純物領域を構成している。また、前記電界緩和領域として機能する前記第２の不純物領域は、前記第１層金属膜電極の内側で且つ前記第２層金属膜電極の外側に対応する前記半導体層、即ち前記ゲート電極の端部とオーバーラップする様に形成されている為、ＧＯＬＤ構造のＴＦＴが形成されている。
【００３０】
また、上記構成の発明に於いて、前記第１層金属膜電極（又は前記第１層金属膜）は、Ｔａ，ＴａＮ，ＴａＳｉＮ，ＴｉＮ，ＴｉＳｉＮ，Ｗ，ＷＮ，ＷＳｉＮ，ＷＢＮ，ＴｉＷ，ＩｒＴａから選択された一つの材料で構成されている。また、前記第２層金属膜電極（又は前記第２層金属膜）は、アルミニウム又はアルミニウムを主成分とする合金で構成されている。また、前記低抵抗金属部（又は前記低抵抗金属膜）は、アルミニウムより比抵抗の小さい金属が適しており、具体的には銅又は銀が好適である。
【００３１】
上記の様に構成された発明によれば、前記ゲート電極（又は前記積層膜ゲート電極）は、Ｔａ，ＴａＮ，ＴａＳｉＮ，ＴｉＮ，ＴｉＳｉＮ，Ｗ，ＷＮ，ＷＳｉＮ，ＷＢＮ，ＴｉＷ，ＩｒＴａから選択された一つの材料から成る所定のチャネル方向寸法の第１層金属膜電極（又は第１層金属膜）と、当該第１層金属膜電極の上層に位置し且つ電極の両側の端部から一定の寸法内側に入った位置に端部を有するアルミニウム又はアルミニウムを主成分とする合金から成る第２層金属膜電極（又は第２層金属膜）と、前記第２層金属膜電極の両側の側壁部に付設され、アルミニウムより比抵抗の小さい金属元素である銅又は銀から成る低抵抗金属部（又は低抵抗金属膜）とで構成されている。この為、前記低抵抗金属部（又は低抵抗金属膜）に於ける銅又は銀の低抵抗作用により、前記ゲート電極（又は前記積層膜ゲート電極）全体としても、アルミニウムに比較し電気抵抗が低く抑えられている。また、前記ゲート絶縁膜には窒素元素が導入されている為、前記低抵抗金属部からの銅元素や銀元素の拡散を効果的に防止でき、半導体装置の電気特性の安定化にも有効である。また、前記半導体層には、前記ゲート電極（又は前記積層膜ゲート電極）の端部とオーバーラップする様に前記電界緩和領域が配設され、ＧＯＬＤ構造ＴＦＴが形成されている。この為、ホットキャリアに対する信頼性の向上が図られている。
【００３２】
ところで、本発明の前記配線（又は積層膜配線又はゲート電極又は積層膜ゲート電極）は所定の寸法に形成することが可能であるが、低抵抗金属部による電気抵抗の低減効果の観点と配線形成上の限界から、配線の寸法には適正範囲が考えられる。低抵抗金属部による電気抵抗の低減効果の観点から、第２層金属膜配線（又は第２層金属膜電極）の両側の側壁部に付設される低抵抗金属部の寸法は両側併せて配線全体の１／３〜１／２程度が必要と判断される。即ち、第２層金属膜配線（又は第２層金属膜電極）に形成されるサイドエッチング部の寸法は、両側併せて配線全体の１／３〜１／２程度が要求される。これだけのサイドエッチング部をドライエッチング法又はウェットエッチング法により制御性良く形成するには、サイドエッチング部の寸法として、片側で最大３μm程度、両側で最大６μm程度と見積もられる。従って、サイドエッチン部の最大寸法である６μmを１／３で割って、配線全体の寸法は概算で最大２０μm程度と見積もられる。一方、配線全体の１／３〜１／２程度のサイドエッチング量を有する配線パターンはエッチング技術の点で微細加工が困難で、０．５μm程度が限界と考えられる。以上の点を考慮して、本発明の配線は、寸法範囲０．５〜２０μm程度を目安に適用可能と考えられる。
【００３３】
【発明の実施の形態】
本発明の実施形態について、図１〜３の作製工程断面図に基づき具体的に説明する。
【００３４】
〔実施形態１〕
本実施形態に於いては、半導体装置及びその作製方法の具体例として、透明絶縁性基板上に配設されているＴＦＴのソース電極及びドレイン電極に連結する配線に本発明を適用した例を図１に基づき記載する。
【００３５】
先ず、半導体装置の構造的視点で記載する。
【００３６】
本実施形態で使用する基板構造は、透明絶縁性基板であるガラス基板１０１上にガラス基板１０１からの不純物元素の拡散を防止する為の所定膜厚のシリコン酸窒化膜から成る下地膜１０２が堆積され、当該下地膜１０２上にＴＦＴが配設された構造の基板を使用する。前記ＴＦＴは、所定膜厚及び所定寸法のアルミニウム系の合金又は高融点金属系の合金から成るゲート電極１０３と、所定膜厚のシリコン酸化膜から成るゲート絶縁膜１０４と、ソース電極であるソース領域１０５及びドレイン電極であるドレイン領域１０６及びチャネル領域１０７に区分されている所定膜厚及び所定寸法の多結晶シリコン膜から成る半導体層で構成されている（図１−Ａ参照）。
【００３７】
上記の様な構成のＴＦＴが配設されている基板上に、膜厚３０〜１００ｎｍ程度のシリコン窒化膜又はシリコン酸窒化膜、本実施形態では膜厚５０ｎｍのシリコン窒化膜から成る拡散防止膜１０８が前記ＴＦＴを被覆する様に堆積されている。当該拡散防止膜１０８は、後述する低抵抗を有する配線から銅元素や銀元素等の低抵抗金属元素が層間絶縁膜を介して当該ＴＦＴへ拡散するのを防止する為のもので、ＴＦＴの電気特性の安定化には必要不可欠なものである。更にその上には、膜厚５００〜２０００ｎｍの層間絶縁膜１０９が成膜され、基板の平滑化が図られている。層間絶縁膜１０９の材料としては、シリコン酸化膜又はリン含有シリコン酸化膜（ＰＳＧ）又はリンボロン含有シリコン酸化膜（ＢＰＳＧ）から成る無機層間絶縁膜と、アクリル膜又はポリイミド膜から成る有機層間絶縁膜と、有機と無機の混成膜である有機ＳＯＧ（Spin-On-Glassの略）膜等が考えられる。本実施形態に於いては、膜厚１０００ｎｍのアクリル膜をスピン塗布法により成膜している。当該拡散防止膜１０８と当該層間絶縁膜１０９及びゲート絶縁膜１０４（ドライエッチングによるゲート電極１０３を加工する際に、かなり薄くなっている）には、前記ＴＦＴのソース領域１０５及びドレイン領域１０６と後述の配線とを電気的に連結する為、所定寸法のコンタクトホール１１０が形成されている（図１−Ａ参照）。
【００３８】
当該コンタクトホール１１０には、前記ＴＦＴのソース領域１０５及びドレイン領域１０６とを電気的に連結する為の配線が配設されている。この配線は配線全体の電気抵抗がアルミニウムより低いという特徴があり、配線構造の一部にアルミニウムより比抵抗の小さい銅元素又は銀元素から成る低抵抗金属部１１７が付設されている。当該配線は、所定寸法の高融点金属系の第１層金属膜配線１１４と、第１層金属膜配線１１４の端部から一定寸法のサイドエッチング部を有するアルミニウム系の第２層金属膜配線１１５と、第２層金属膜配線１１５の両側の側壁部に付設されているアルミニウムより比抵抗の小さい銅元素や銀元素から成る低抵抗金属部１１７とで構成されている。尚、当該配線の直接の構成部材ではないが、当該配線の第２層金属膜配線１１５の上側には、第１層金属膜配線１１４と寸法的に同じである絶縁膜パターン１１６が積層されている（図１−Ｃ，Ｄ参照）。
【００３９】
第１層金属膜配線１１４は、低抵抗金属部１１７の構成材である銅や銀元素の拡散を防止する機能と、後述する電界メッキ法で低抵抗金属部１１７を成膜する際のシード部としての機能を有する必要がある。この様な機能を有する材料としては、ダマシン法による銅（Ｃｕ）配線形成技術の銅の拡散を防止する為の拡散防止膜の構成材と同一の材料（参照：１９９８年２月発行 Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄの９１〜９６頁）が考えられ、高融点金属及び高融点金属窒化物及び高融点金属窒化物にシリコン又はボロンを添加した化合物が適しており、例えば、Ｔａ，ＴａＮ，ＴａＳｉＮ，ＴｉＮ，ＴｉＳｉＮ，Ｗ，ＷＮ，ＷＳｉＮ，ＷＢＮ等が好適である。また、これらの構成材以外に、高融点金属と他の金属との合金であるＴｉＷ，ＩｒＴａも好適である。尚、膜状の高融点金属窒化物に於いては、柱状粒界を形成することが多く、柱状粒界に沿った拡散経路が考えられる。当該拡散経路を長くしたり又は塞ぐことで、拡散防止機能を更に向上させることが可能であり、高融点金属窒化物にシリコン又はボロンを添加することで達成される。上記のＴｉＳｉＮ，ＷＳｉＮ，ＷＢＮは、拡散防止機能を向上させた材料の具体例である。この様な配線材で構成される第１層金属膜配線１１４は膜厚３０〜２００ｎｍ、好ましくは膜厚５０〜１００ｎｍ程度の比較的薄い膜で形成され、寸法的には０．５〜２０μm程度が考えられる。本実施形態に於いては、膜厚５０ｎｍ及び寸法６μmのＴａＳｉＮで第１層金属膜配線１１４が形成されている（図１−Ｃ，Ｄ参照）。
【００４０】
第２層金属膜配線１１５は、アルミニウム又はアルミニウムを主成分とする合金で形成されており、第１層金属膜配線１１４の上層に位置し、一定寸法のサイドエッチング部を伴って形成されている。当該第２層金属膜配線１１５は、後述する電界メッキ法で低抵抗金属部１１７を成膜する際のシード部として作用する。また、当該第２層金属膜配線１１５は膜厚１００〜６００ｎｍ、好ましくは膜厚２００〜５００ｎｍで、０．５〜２０μm程度の所定の寸法に形成されている。本実施形態に於いては、銅含有率０．５％のアルミニウムを構成材として、膜厚３００ｎｍ及び寸法３μmの第２層金属膜配線１１５が形成されている（図１−Ｃ，Ｄ参照）。
【００４１】
絶縁膜パターン１１６は、シリコン窒化膜又はシリコン酸窒化膜又はシリコン酸化膜等の無機絶縁膜で形成されており、第２層金属膜配線１１５の上層に位置し、且つ第１層金属膜配線１１４の端部と配線端部が重なる様に、即ち第１層金属膜配線１１４と同一のパターン形状に形成されている。また、当該絶縁膜パターン１１６は膜厚３０〜２００ｎｍ、好ましくは膜厚５０〜１００ｎｍ程度の比較的薄い膜で形成され、寸法的には０．５〜２０μm程度が考えられる。本実施形態に於いては、膜厚５０ｎｍ及び寸法６μmのシリコン酸窒化膜で絶縁膜パターン１１６が形成されている。尚、当該絶縁膜パターン１１６の材料としては、シリコン窒化膜又はシリコン酸窒化膜又はシリコン酸化膜が考えられが、低抵抗金属部１１７からの銅元素や銀元素の上方向の拡散を防止する観点からは、シリコン窒化膜又はシリコン酸窒化膜が好適である（図１−Ｃ，Ｄ参照）。
【００４２】
低抵抗金属部１１７は、第１層金属膜配線１１４と第２層金属膜配線１１５とをシード部として、アルミニウムより比抵抗の小さい低抵抗金属である銅元素や銀元素を電界メッキ法により成膜することで形成される。成膜領域は第１層金属膜配線１１４と第２層金属膜配線１１５と絶縁膜パターン１１６とで囲まれた凹形領域で、電界メッキ処理の電界条件を制御することにより、凹形領域が完全に埋め込まれる様に成膜する。また、当該凹形領域の空間が電着により完全に埋め込まれる際には、第１層金属膜配線１１４の端部にもある程度は低抵抗金属が電着しており、配線全体は第１層金属膜配線１１４より寸法的に若干大きくなっている。尚、本実施形態に於いては、１．５５〜２．２３μΩｃｍ（温度範囲０〜１００℃）の比抵抗値を有する銅を電解メッキ法で成膜している（図１−Ｃ，Ｄ参照）。
【００４３】
次に、半導体装置の作製方法の視点で記載する。尚、本発明は低抵抗を有する配線に関するものである為、ＴＦＴ自体の作製方法は省略する。
【００４４】
透明絶縁性基板であるガラス基板１０１に前記ＴＦＴが配設された基板に対し、膜厚３０〜１００ｎｍ程度のシリコン窒化膜又はシリコン酸窒化膜から成る拡散防止膜１０８をＣＶＤ法又はスパッタ法により堆積する。本実施形態では、膜厚５０ｎｍのシリコン窒化膜から成る拡散防止膜１０８をプラズマＣＶＤ法で堆積している。次に、シリコン酸化膜又はリン含有シリコン酸化膜（ＰＳＧ）又はリンボロン含有シリコン酸化膜（ＢＰＳＧ）から成る無機層間絶縁膜、或いはアクリル膜又はポリイミド膜から成る有機層間絶縁膜、或いは有機と無機の混成膜である有機ＳＯＧ膜等から成る膜厚０．５〜２μmの層間絶縁膜１０９をＣＶＤ法又はスパッタ法又はスピン塗布法で成膜する。本実施形態では、膜厚１．６μmのアクリル膜をスピン塗布法により成膜している。次に、通常のフォトリソグラフィ工程とドライエッチング工程を行うことにより、当該拡散防止膜１０８と当該層間絶縁膜１０９更には当該ゲート絶縁膜１０４（ドライエッチングによるゲート電極１０３を加工する際に、かなり薄くなっている）に所定寸法のコンタクトホール１１０を形成する（図１−Ａ参照）。
【００４５】
次に、膜厚３０〜２００ｎｍ、好ましくは膜厚５０〜１００ｎｍの第１層金属膜１１１を通常のスパッタ法或いはロングスロースパッタ又はイオン化スパッタ等の指向性スパッタ法により堆積する。当該第１層金属膜１１１の材料としては、銅元素や銀元素から成る低抵抗金属部の拡散防止機能の点から、Ｔａ，ＴａＮ，ＴａＳｉＮ，ＴｉＮ，ＴｉＳｉＮ，Ｗ，ＷＮ，ＷＳｉＮ，ＷＢＮ，ＴｉＷ，ＩｒＴａから選択された金属系膜が好適である。本実施形態では、膜厚５０ｎｍのＴａＳｉＮから成る第１層金属膜１１１をロングスロースパッタ法により堆積している。次に、アルミニウム又はアルミニウムを主成分とする合金から成る膜厚１００〜６００ｎｍ、好ましくは膜厚２００〜５００ｎｍの第２層金属膜１１２を通常のスパッタ法或いはロングスロースパッタ又はイオン化スパッタ等の指向性スパッタ法により堆積する。本実施形態では、銅含有率０．５％のアルミニウムから成る第２層金属膜１１２をロングスロースパッタ法により堆積している。次に、シリコン窒化膜又はシリコン酸窒化膜又はシリコン酸化膜から成る膜厚３０〜２００ｎｍ、好ましくは膜厚５０〜１００ｎｍの絶縁膜１１３をＣＶＤ法又はスパッタ法により堆積する。本実施形態では、膜厚５０ｎｍのシリコン酸窒化膜をプラズマＣＶＤ法により堆積している（図１−Ｂ参照）。
【００４６】
次に、通常のフォトリソグラフィ処理とエッチング処理を行うことにより、３層膜から成る所定寸法の配線パターンを形成する。当該配線パターンは、基板側から順に所定寸法の第１層金属膜配線１１４と、一定寸法のサイドエッチング部を有する第２層金属膜配線１１５と、寸法的に第１層金属膜配線１１４と同じである絶縁膜パターン１１６とで構成されている。既に記載した様に、配線パターンは０．５〜２０μm程度の寸法範囲で任意に形成可能であるが、本実施形態では、第１層金属膜配線１１４と絶縁膜パターン１１６の寸法が６μmで、第２層金属膜配線１１５の寸法が３μmの配線パターンを形成している。具体的な処理工程としては、レジストパターン（図示せず）をマスクに異方性のドライエッチング処理を行うことにより、６μm寸法の絶縁膜パターン１１６をパターン形成する。その後、等方性のドライエッチング処理又はウェットエッチング処理を行うことにより、片側１．５μmのサイドエッチング部を有する第２層金属膜配線１１５をパターン形成する。引き続き、異方性のドライエッチング処理を行うことにより、６μm寸法の第１層金属膜配線１１４をパターン形成する。最後に、エッチングマスクであるレジストパターン（図示せず）を除去する（図１−Ｃ参照）。
【００４７】
尚、当該工程に於いては、上記の配線パターンの形成と同時に、基板端部の特定の領域に外部電源と連結する為の端子電極（図示せず）を形成している。当該端子電極（図示せず）は配線パターンに連結しており、後述の電界メッキ処理の際に、配線パターンの電位を陰極に固定する為のものである。
【００４８】
次に、膜厚５０ｎｍ及び寸法６μmのＴａＳｉＮから成る第１層金属膜配線１１４と、膜厚３００ｎｍ及び寸法３μmの銅含有率０．５％のアルミニウムから成る第２層金属膜配線１１５とをシード部、即ち陰極として、電界メッキ処理を行うことにより、銅膜から成る低抵抗金属部１１７を成膜する。電界メッキ処理の具体的工程は、メッキ処理槽内に収容した硫酸銅系メッキ液に当該基板を浸漬し、第１層金属膜配線１１４と第２層金属膜配線１１５と絶縁膜パターン１１６とで囲まれた凹形領域が完全に埋め込まれる様に電界メッキ処理する。尚、電界メッキ処理の前処理として、当該基板端部の特定の領域に形成されている上記の端子電極（図示せず）の上層に積層されている絶縁膜パターン１１６を除去する為、通常のフォトリソグラフィ処理とエッチング処理を行っている（図１−Ｄ参照）。
【００４９】
以上の様に、透明絶縁性基板上に配設されている複数のＴＦＴから成る半導体装置の配線に本発明を適用することにより、配線に付設されているアルミニウムより比抵抗の小さい低抵抗金属部１１７の作用により、配線全体としてもアルミニウム単体の配線に比較し、電気抵抗がかなり低く抑えられている。この為、本発明は、当該半導体装置の動作速度の向上に対し有効である。
【００５０】
〔実施形態２〕
本実施形態に於いては、半導体基板上のＣＭＯＳトランジスタのソース電極及びドレイン電極に連結されている配線に本発明を適用した例を図２に基づき記載する。尚、本実施形態では、特にＣＭＯＳトランジスタの構造に注力して記載し、配線自体の構造及び作製方法については、実施形態１との重複記載を避ける為、省略又は簡略化して記載する。
【００５１】
半導体基板であるｐ型シリコン基板２０１には、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとを備えたＣＭＯＳ構造のトランジスタが配設されている。ＮＭＯＳトランジスタはｐ型領域上に形成される為、ｐ型シリコン基板２０１にウェル構造を形成せずにそのまま形成されている。一方のＰＭＯＳトランジスタはｎ型領域上に形成される為、ｎ型不純物であるＰ元素が所定の低濃度に導入されているｎウェル領域２０２内に形成されている。ＮＭＯＳトランジスタとＰＭＯＳトランジスタとは、互いにＬＯＣＯＳ（Local-Oxidation-of-Siliconの略）領域２０３と呼ばれる選択酸化による素子分離領域で分離されている（図２−Ａ参照）。
【００５２】
ＮＭＯＳトランジスタは、所定寸法及び所定膜厚の多結晶シリコン膜から成るゲート電極２０５と、所定膜厚のシリコン酸化膜から成るゲート絶縁膜２０４と、高濃度のｎ型不純物領域から成るソース領域２０６又はドレイン領域２０６とで構成されている。一方のＰＭＯＳトランジスタは、所定寸法及び所定膜厚の多結晶シリコン膜から成るゲート電極２０５と、所定膜厚のシリコン酸化膜から成るゲート絶縁膜２０４と、ｎウェル領域２０２内に形成されている高濃度のp型不純物領域から成るソース領域２０７又はドレイン領域２０７とで構成されている（図２−Ａ参照）。
【００５３】
上記の様な構成のＣＭＯＳトランジスタが配設されている基板上に、膜厚３０〜１００ｎｍ程度のシリコン窒化膜又はシリコン酸窒化膜、本実施形態では膜厚５０ｎｍのシリコン窒化膜から成る拡散防止膜２０８が前記ＣＭＯＳトランジスタを被覆する様に堆積されている。当該拡散防止膜２０８は、後述する低抵抗を有する配線から銅元素や銀元素等の低抵抗金属元素が層間絶縁膜２０９を介して当該ＣＭＯＳトランジスタへ拡散するのを防止する為のもので、ＣＭＯＳトランジスタの電気特性の安定化には必要不可欠なものである。更にその上には、膜厚０．５〜２μmの層間絶縁膜２０９が成膜され、基板の平滑化が図られている。層間絶縁膜２０９の材料としては、シリコン酸化膜又はリン含有シリコン酸化膜（ＰＳＧ）又はリンボロン含有シリコン酸化膜（ＢＰＳＧ）から成る無機層間絶縁膜と、アクリル膜又はポリイミド膜から成る有機層間絶縁膜と、有機と無機の混成膜である有機ＳＯＧ膜等が考えられる。本実施形態に於いては、膜厚０．７μmのリンボロン含有シリコン酸化膜（ＢＰＳＧ）を常圧ＣＶＤ法により堆積し、平坦化リフローの為の熱処理を所定温度で所定時間行って平坦性の良好な緻密な膜である層間絶縁膜２０９を成膜している。そして、層間絶縁膜２０９と拡散防止膜２０８、更にはこれらの下層膜であるゲート絶縁膜２０４（ドライエッチングによるゲート電極２０５を加工する際に、かなり薄くなっている）には、前記ＮＭＯＳトランジスタのソース領域２０６及びドレイン領域２０６、或いは前記ＰＭＯＳトランジスタのソース領域２０７及びドレイン領域２０７と後述の配線とを電気的に連結する為、所定寸法のコンタクトホール２１０が形成されている（図２−Ａ参照）。
【００５４】
当該コンタクトホール２１０には、前記ＮＭＯＳトランジスタのソース領域２０６及びドレイン領域２０６、或いは前記ＰＭＯＳトランジスタのソース領域２０７及びドレイン領域２０７に電気的に連結する為の配線が配設されている。この配線は配線全体の電気抵抗がアルミニウムより低いという特徴があり、配線構造の一部にアルミニウムより比抵抗の小さい銅元素又は銀元素から成る低抵抗金属部２１７が付設されている。当該配線は、所定寸法の高融点金属系の第１層金属膜配線２１４と、一定寸法のサイドエッチング部を有するアルミニウム系の第２層金属膜配線２１５と、第２層金属膜配線２１５の両側の側壁部に付設されているアルミニウムより比抵抗の小さい銅元素や銀元素から成る低抵抗金属部２１７とで構成されている。尚、当該配線の直接の構成部材ではないが、当該配線の第２層金属膜配線２１５の上側には、第１層金属膜配線２１４と寸法的に同じである絶縁膜パターン２１６が積層されている（図２−Ｃ，Ｄ参照）。
【００５５】
第１層金属膜配線２１４の場合、Ｔａ，ＴａＮ，ＴａＳｉＮ，ＴｉＮ，ＴｉＳｉＮ，Ｗ，ＷＮ，ＷＳｉＮ，ＷＢＮ等から成る高融点金属及び高融点金属窒化物及び高融点金属窒化物にシリコン又はボロンを添加した化合物、或いはＴｉＷ，ＩｒＴａから成る高融点金属と他の金属との合金が好適である。この様な配線材で構成されている第１層金属膜配線２１４は膜厚３０〜２００ｎｍ、好ましくは膜厚５０〜１００ｎｍ程度の比較的薄い膜で形成され、寸法的には０．５〜２０μm程度が考えられる。本実施形態に於いては、膜厚５０ｎｍ及び寸法２μmのＴａＳｉＮで第１層金属膜配線２１４が形成されている（図２−Ｃ，Ｄ参照）。
【００５６】
第２層金属膜配線２１５は、アルミニウム又はアルミニウムを主成分とする合金から成る配線材で形成されており、第１層金属膜配線２１４の上層に位置し、一定寸法のサイドエッチング部を有する様に形成されている。当該第２層金属膜配線２１５は膜厚１００〜６００ｎｍ、好ましくは膜厚２００〜５００ｎｍで、０．５〜２０μm程度の所定の寸法に形成されている。本実施形態に於いては、銅含有率０．５％のアルミニウムを構成材として、膜厚３００ｎｍ及び寸法１μmで第２層金属膜配線２１５が形成されている（図２−Ｃ，Ｄ参照）。
【００５７】
絶縁膜パターン２１６は、シリコン窒化膜又はシリコン酸窒化膜又はシリコン酸化膜等の無機絶縁膜で形成されており、第２層金属膜配線２１５の上層に位置し、且つ第１層金属膜配線２１４の端部と配線端部が重なる様に、即ち第１層金属膜配線２１４と同一のパターン形状に形成されている。また、当該絶縁膜パターン２１６は膜厚３０〜２００ｎｍ、好ましくは膜厚５０〜１００ｎｍ程度の比較的薄い膜で形成され、寸法的には０．５〜２０μm程度が考えられる。本実施形態に於いては、膜厚５０ｎｍ及び寸法２μmのシリコン酸窒化膜で絶縁膜パターン２１６が形成されている（図２−Ｃ，Ｄ参照）。
【００５８】
低抵抗金属部２１７は、第１層金属膜配線２１４と第２層金属膜配線２１５とをシード部として、アルミニウムより比抵抗の小さい低抵抗金属である銅元素や銀元素を電界メッキ法により成膜することで形成される。成膜領域は第１層金属膜配線２１４と第２層金属膜配線２１５と絶縁膜パターン２１６とで囲まれた凹形領域で、電界メッキ処理の電界条件を制御することにより、凹形領域が完全に埋め込まれる様に成膜する。また、当該凹形領域の空間が電着により完全に埋め込まれる際には、第１層金属膜配線２１４の端部にもある程度は低抵抗金属が電着しており、配線全体は第１層金属膜配線２１４より寸法的に若干大きくなっている。尚、本実施形態に於いては、１．５５〜２．２３μΩｃｍ（温度範囲０〜１００℃）の比抵抗値を有する銅を電解メッキ法で成膜している（図２−Ｃ，Ｄ参照）。
【００５９】
以上の様に、半導体基板上に配設されている複数のＭＯＳトランジスタから成る半導体装置の配線に本発明を適用することにより、配線に付設されているアルミニウムより比抵抗の小さい低抵抗金属部２１７の作用により、配線全体としてもアルミニウム単体の配線に比較し、電気抵抗がかなり低く抑えられている。この為、本発明は、当該半導体装置の動作速度の向上に対し有効である。
【００６０】
〔実施形態３〕
本実施形態は、低抵抗金属部の付設された配線をｎチャネル型ＴＦＴのゲート電極に応用した例である。以下、図３に基づき、具体的に記載する。
【００６１】
先ず、半導体装置の構造的視点で記載する。
【００６２】
本発明の半導体装置は、透明絶縁性基板であるガラス基板３０１上にガラス基板３０１からの不純物元素の拡散を防止する為の所定膜厚、具体的にはシリコン酸窒化膜から成る１００〜２００ｎｍ程度の下地膜３０２が堆積され、当該下地膜３０２上に低抵抗金属部３１５を有するゲート電極を備えたｎチャネル型ＴＦＴが配設された構造である。当該ＴＦＴは、電気抵抗がアルミニウムより低いゲート電極と、所定膜厚のシリコン酸窒化膜から成るゲート絶縁膜３０４ｂと、ソース領域３１１とドレイン領域３１２と電界緩和領域３１３とチャネル領域３１４とに区分されている所定膜厚及び所定寸法の多結晶シリコン膜から成る半導体層３０３とで構成されている（図３−Ｃ，Ｄ，Ｅ参照）。
【００６３】
当該ゲート電極は、所定寸法の高融点金属系の第１層金属膜電極３０８と、一定寸法のサイドエッチング部を有するアルミニウム系の第２層金属膜電極３０９と、第２層金属膜電極３０９の両側の側壁部に付設されているアルミニウムより比抵抗の小さい銅元素又は銀元素から成る低抵抗金属部３１５とで構成されており、ゲート電極全体の電気抵抗がアルミニウムより低いという特徴を有している。尚、当該ゲート電極の直接の構成部材ではないが、当該ゲート電極の第２層金属膜電極３０９の上側には、第１層金属膜電極３０８と寸法的に同じである絶縁膜パターン３１０が積層されている。以下に、当該ゲート電極の構成部分である第１層金属膜電極３０８と第２層金属膜電極３０９と低抵抗金属部３１５、更には絶縁膜パターン３１０について詳述する（図３−Ｄ，Ｅ参照）。
【００６４】
第１層金属膜電極３０８は、低抵抗金属部３１５の構成材である銅や銀元素の拡散を防止する機能と、後述する電界メッキ法で低抵抗金属部３１５を成膜する際のシード部としての機能を有する必要がある。この点を考慮し、電極材料として、Ｔａ，ＴａＮ，ＴａＳｉＮ，ＴｉＮ，ＴｉＳｉＮ，Ｗ，ＷＮ，ＷＳｉＮ，ＷＢＮ等から成る高融点金属及び高融点金属窒化物及び高融点金属窒化物にシリコン又はボロンを添加した化合物、或いはＴｉＷ，ＩｒＴａから成る高融点金属と他の金属との合金が好適である。この様な電極材料で構成されている第１層金属膜電極３０８は膜厚３０〜２００ｎｍ、好ましくは膜厚５０〜１００ｎｍ程度の比較的薄い膜で形成され、適性寸法範囲としては、０．５〜２０μm程度が考えられる。本実施形態に於いては、膜厚５０ｎｍ及び寸法４μmのＴａＳｉＮで第１層金属膜電極３０８が形成されている（図３−Ｄ，Ｅ参照）。
【００６５】
第２層金属膜電極３０９は、アルミニウム又はアルミニウムを主成分とする合金で形成されており、第１層金属膜電極３０８の上層に位置し、片側３μm程度以下の一定寸法のサイドエッチング部を伴って形成されている。当該第２層金属膜電極３０９は、後述する電界メッキ法で低抵抗金属部３１５を成膜する際のシード部として作用する。また、当該第２層金属膜電極３０９は膜厚１００〜６００ｎｍ、好ましくは膜厚２００〜４００ｎｍで、０．５〜２０μm程度の所定の寸法に形成されている。本実施形態に於いては、銅含有率０．５％のアルミニウムを構成材として、膜厚２００ｎｍ及び寸法２μmで第２層金属膜電極３０９が形成されている。（図３−Ｄ，Ｅ参照）。
【００６６】
低抵抗金属部３１５は、第１層金属膜電極３０８と第２層金属膜電極３０９とをシード部として、アルミニウムより比抵抗の小さい低抵抗金属である銅元素や銀元素を電界メッキ法により成膜することで形成される。成膜領域は第１層金属膜電極３０８と第２層金属膜電極３０９と絶縁膜パターン３１０とで囲まれた凹形領域で、電界メッキ処理の電界条件を制御することにより、凹形領域が完全に埋め込まれる様に成膜される。また、当該凹形領域の空間が電着により完全に埋め込まれる際には、第１層金属膜電極３０８の端部にもある程度は低抵抗金属が電着しており、ゲート電極全体は第１層金属膜電極３０８より寸法的に若干大きくなっている。尚、本実施形態に於いては、１．５５〜２．２３μΩｃｍ（温度範囲０〜１００℃）の比抵抗値を有する銅を電解メッキ法で成膜している（図３−Ｄ，Ｅ参照）。
【００６７】
絶縁膜パターン３１０は、シリコン窒化膜又はシリコン酸窒化膜又はシリコン酸化膜等の無機絶縁膜で形成されており、第２層金属膜電極３０９の上層に位置し、且つ第１層金属膜電極３０８の端部とパターン端部が重なる様に、即ち第１層金属膜電極３０８と同一のパターン形状に形成されている。また、当該絶縁膜パターン３１０は膜厚３０〜２００ｎｍ、好ましくは膜厚５０〜１００ｎｍ程度の比較的薄い膜で形成され、寸法的には０．５〜２０μm程度が考えられる。本実施形態に於いては、膜厚５０ｎｍ及び寸法４μmのシリコン酸窒化膜で絶縁膜パターン３１０が形成されている。尚、当該絶縁膜パターン３１０の材料としては、シリコン窒化膜又はシリコン酸窒化膜又はシリコン酸化膜が考えられが、低抵抗金属部３１５からの銅元素や銀元素の上方向の拡散を防止する観点からは、シリコン窒化膜又はシリコン酸窒化膜が好適である（図３−Ｄ，Ｅ参照）。
【００６８】
此処からは、ゲート電極以外のＴＦＴの構成部分について詳述する。上記の様な構造のゲート電極の下側には、膜厚７０〜１５０ｎｍ程度の窒素含有ゲート絶縁膜から成るゲート絶縁膜３０４ｂが成膜されている。当該ゲート絶縁膜３０４ｂは窒素含有ゲート絶縁膜であるシリコン酸窒化膜から成っており、シリコン酸化膜３０４ａを堆積した後に、窒素成分を含む雰囲気中で所定温度及び所定時間の熱処理を行うことによりシリコン酸窒化膜が成膜される。窒素成分を含む雰囲気としてはＮ2Ｏ雰囲気が好適であるが、Ｎ2雰囲気又はＮＨ3雰囲気で熱処理しても構わない。尚、窒素成分を含む雰囲気中で熱処理して成膜したシリコン酸窒化膜をゲート絶縁膜３０４ｂに適用しているのは、上部に位置するゲート電極の低抵抗金属部３１５からの銅元素や銀元素等の拡散を防止する為（参照：リアライズ社発行の新宮原正三、栗屋信義、上野和良、三沢信裕編集「Ｃｕ配線技術の最新の展開」の１８３〜１８８頁）であるが、シリコン酸化膜の界面に存在する不安定なＳｉ−Ｏ結合又はＳｉ−Ｈ結合をより安定な原子で置換し、界面での捕獲電荷による特性の変動を抑制する為でもある。本実施形態では、所定温度のＮ2Ｏ雰囲気でシリコン酸化膜を熱処理することにより、シリコン酸窒化膜から成る膜厚１００ｎｍのゲート絶縁膜３０４ｂを成膜している（図３−Ｂ参照）。
【００６９】
当該ゲート絶縁膜３０４ｂの下側には、所定膜厚及び所定寸法の多結晶シリコン膜から成る半導体層３０３が配設されている。本実施形態では、膜厚５０ｎｍの多結晶シリコン膜から成る所定寸法の半導体層３０３が配設されている。当該半導体層３０３は、含まれる不純物の種類と濃度によって、ソース領域３１１とドレイン領域３１２と電界緩和領域３１３とチャネル領域３１４とに区分されている。ソース領域３１１とドレイン領域３１２はｎ型不純物であるＰ（リン）元素が高濃度に注入された領域で、ゲート電極の第１層金属膜電極３０８の外側に対応する領域に形成されている。また、電界緩和領域３１３はチャネル水平方向電界を緩和することによりホットキャリアを対策する為のもので、ｎ型不純物であるＰ元素の低濃度不純物領域がゲート電極の端部、即ちゲート電極の第１層金属膜電極３０８の内側で且つ第２層金属膜電極３０９の外側に該当する領域とオーバーラップする様に形成されている。また、チャネル領域３１４はゲート電極の第２層金属膜電極３０９の真下に位置する領域で、通常はしきい値電圧を制御する為のチャネルドープが行われ、本実施形態では当該ｎチャネル型ＴＦＴをエンハンスメント型にする為、１×１０17atoms／cm3程度のＢ濃度となる様にＢ（ボロン）元素が注入されている（図３−Ｄ参照）。
【００７０】
次に、半導体装置の作製方法の視点で記載する。透明絶縁性基板であるガラス基板３０１からの不純物の拡散を防止する為、ガラス基板３０１上にシリコン酸窒化膜から成る膜厚１００〜２００ｎｍ程度の下地膜３０２をＣＶＤ法又はスパッタ法で堆積する。本実施形態では、膜厚１５０ｎｍのシリコン酸窒化膜から成る下地膜３０２をプラズマＣＶＤ法で堆積する。その後、プラズマＣＶＤ法又は減圧ＣＶＤ法により膜厚５３ｎｍの非晶質シリコン膜を堆積し、熱処理することにより膜厚５０ｎｍの多結晶シリコン膜を成膜する。この際、非晶質シリコン膜の熱処理法としては、ファーネス炉による６００℃−２４時間程度の熱処理、又はレーザーパワー２００mJ／cm2以上でのレーザー結晶化、又はファーネス炉による熱処理とレーザー結晶化との組合せ等が挙げられる（図３−Ａ参照）。
【００７１】
次に、イオンドープ装置を使用して、当該ｎチャネル型ＴＦＴのしきい値電圧を制御する為のチャネルドープを行う。チャネルドープは、当該ｎチャネル型ＴＦＴをエンハンスメント型にする為、低ドーズ量のｐ型不純物（具体的にはＢ元素）を基板全面に注入することで行われる。本実施形態では、膜厚５０ｎｍの多結晶シリコン膜から成る半導体層３０３中のＢ濃度を１×１０17atoms／cm3とする為、加速電圧１５ｋＶとドーズ量５×１０11ions／cm2（Ｂ元素のみのドーズ量）でＢ元素を注入している。その後、通常のフォトリソグラフィ処理とドライエッチング処理により、所定のパターン形状と所定の寸法を有する半導体層３０３をパターン形成する。パターン形成の後、前記半導体層３０３を被覆する様に、膜厚７０〜１５０ｎｍ程度のシリコン酸化膜３０４ａをプラズマＣＶＤ法又は減圧ＣＶＤ法により堆積する。本実施形態では、膜厚１００ｎｍのシリコン酸化膜３０４ａをプラズマＣＶＤ法で堆積している（図３−Ａ参照）。
【００７２】
次に、窒素成分を含む雰囲気中で所定時間及び所定温度の熱処理をファーネス炉内で行うことにより、膜厚１００ｎｍのシリコン酸窒化膜から成るゲート絶縁膜３０４ｂを成膜する。此処で、シリコン酸化膜３０４ａをシリコン酸窒化膜に変成させているのは、後述するゲート電極の低抵抗金属部３１５からの銅元素や銀元素の拡散を防止する為と、シリコン酸化膜の界面に存在する不安定なＳｉ−Ｏ結合又はＳｉ−Ｈ結合をより安定な原子で置換し、界面での捕獲電荷による特性の変動を抑制する為である。尚、本実施形態では、窒素成分を含む雰囲気として、Ｎ2Ｏ雰囲気でシリコン酸化膜を熱処理することにより、シリコン酸窒化膜から成る膜厚１００ｎｍのゲート絶縁膜３０４ｂを成膜している（図３−Ｂ参照）。
【００７３】
次に、膜厚３０〜２００ｎｍ、好ましくは膜厚５０〜１００ｎｍの第１層金属膜３０５を通常のスパッタ法により堆積する。当該第１層金属膜３０５の材料としては、銅元素や銀元素から成る後述する低抵抗金属部３１５の拡散防止機能の点から、Ｔａ，ＴａＮ，ＴａＳｉＮ，ＴｉＮ，ＴｉＳｉＮ，Ｗ，ＷＮ，ＷＳｉＮ，ＷＢＮ，ＴｉＷ，ＩｒＴａから選択された金属系膜が好適である。本実施形態では、ＴａＳｉＮから成る膜厚５０ｎｍの第１層金属膜３０５をスパッタ法により堆積している。次に、アルミニウム又はアルミニウムを主成分とする合金から成る膜厚１００〜６００ｎｍ、好ましくは膜厚２００〜５００ｎｍの第２層金属膜３０６を通常のスパッタ法により堆積する。本実施形態では、銅含有率０．５％のアルミニウムから成る膜厚２００ｎｍの第２層金属膜３０６をスパッタ法により堆積している。次に、シリコン窒化膜又はシリコン酸窒化膜又はシリコン酸化膜から成る膜厚３０〜２００ｎｍ、好ましくは膜厚５０〜１００ｎｍの絶縁膜３０７をＣＶＤ法又はスパッタ法により堆積する。本実施形態では、シリコン酸窒化膜から成る膜厚５０ｎｍの絶縁膜３０７をプラズマＣＶＤ法により堆積している（図３−Ｂ参照）。
【００７４】
次に、通常のフォトリソグラフィ処理とエッチング処理を行うことにより、３層膜から成る所定寸法のゲート電極パターンを形成する。当該ゲート電極パターンは、基板側から順に所定寸法の第１層金属膜電極３０８と、一定寸法のサイドエッチング部を有する第２層金属膜電極３０９と、寸法的に第１層金属膜電極３０８と同じである絶縁膜パターン３１０とで構成されている。既に記載した様に、ゲート電極パターンは０．５〜２０μm程度の寸法範囲で任意に形成可能であるが、本実施形態では、第１層金属膜電極３０８と絶縁膜パターン３１０の寸法が４μmで、第２層金属膜電極３０９の寸法が２μmのゲート電極パターンを形成している。具体的な処理工程としては、レジストパターン（図示せず）をマスクに異方性のドライエッチング処理を行うことにより、４μm寸法の絶縁膜パターン３１０をパターン形成する。引き続き、等方性のドライエッチング処理又はウェットエッチング処理を行うことにより、片側１μmのサイドエッチング部を有する２μm寸法の第２層金属膜電極３０９をパターン形成する。引き続き、異方性のドライエッチング処理を行うことにより、４μm寸法の第１層金属膜電極３０８をパターン形成する。最後に、エッチングマスクであるレジストパターン（図示せず）を除去する（図３−Ｃ参照）。
【００７５】
尚、当該パターン工程に於いては、上記のゲート電極パターンの形成と同時に、基板端部の特定の領域に外部電源と連結する為の端子電極（図示せず）を形成している。当該端子電極（図示せず）はゲート電極に連結しており、後述の電界メッキ処理の際に、第１層金属膜電極３０８と第２層金属膜電極３０９とから成るゲート電極の電位を一定のマイナス電位に固定する為のものである。
【００７６】
次に、イオンドープ装置を使用して、Ｐ元素から成る高ドーズ量のｎ型不純物を注入し、ソース領域３１１及びドレイン領域３１２となる第１の不純物領域と、電界緩和領域３１３となる第２の不純物領域を形成する。ソース領域３１１及びドレイン領域３１２となる第１の不純物領域は、第１層金属膜電極３０８の外側に対応する半導体層３０３に形成されるｎ型不純物の高濃度不純物領域（ｎ＋領域）のことである。一方、電界緩和領域３１３となる第２の不純物領域は、ゲート電極の端部とオーバーラップする様に形成されるｎ型不純物の低濃度不純物領域（ｎ−領域）のことで、厳密には第１層金属膜電極３０８の内側で且つ第２層金属膜電極３０９の外側に該当する半導体層３０３に形成されている。この際のドーピング条件は、加速電圧７０〜１００ｋＶとドーズ量２×１０15〜６×１０15ions／cm2であり、本実施形態では加速電圧１００ｋＶとドーズ４×１０15ions／cm2のドーピング条件で注入している（図３−Ｄ参照）。
【００７７】
次に、ＴａＳｉＮから成る膜厚５０ｎｍ及び寸法４μmの第１層金属膜電極３０８と、銅含有率０．５％のアルミニウムから成る膜厚２００ｎｍ及び寸法２μmの第２層金属膜電極３０９とをシード部として、電界メッキ処理を行うことにより、銅膜から成る低抵抗金属部３１５を成膜する。電界メッキ処理の具体的工程は、メッキ処理槽内に収容した硫酸銅系メッキ液に当該基板を浸漬し、第１層金属膜電極３０８と第２層金属膜電極３０９と絶縁膜パターン３１０とで囲まれた凹形領域が完全に埋め込まれる様に電界メッキ処理を行う。尚、電界メッキ処理の前処理として、通常のフォトリソグラフィ処理とエッチング処理を行い、当該基板端部の特定の領域に形成されている上記の端子電極（図示せず）の上層に積層されている絶縁膜３０７を除去している（図３−Ｅ参照）。
【００７８】
以上の様に、透明絶縁性基板上に配設されている複数のＴＦＴから成る半導体装置のゲート電極に本発明を適用することにより、ゲート電極に付設されているアルミニウムより比抵抗の小さい低抵抗金属部３１５の作用により、ゲート電極全体としてもアルミニウム単体のゲート電極に比較し、電気抵抗がかなり低く抑えられている。この為、本発明は、当該半導体装置の動作速度の向上に対し有効である。また、ゲート絶縁膜３０４ｂに、窒素成分を含む雰囲気中での熱処理で成膜されるシリコン酸窒化膜を適用している為、ゲート電極の低抵抗金属部３１５からの銅元素や銀元素の半導体層３０３への拡散を効果的に防止し、且つシリコン酸化膜の場合に問題となる捕獲電荷による特性の変動に対しても有効であると考えられる。また、当該半導体装置はゲート電極の端部に電界緩和領域３１３を有するＧＯＬＤ構造となっている為、ホットキャリアに対する信頼性の向上が図られている。
【００７９】
【実施例】
〔実施例１〕
本実施例では、本発明のゲート電極及び配線を適用したアクティブマトリクス型液晶表示装置の作製方法を図４〜１０に基づき具体的に説明する。尚、本実施例に於いては、ＴＦＴの活性層である半導体層に通常の多結晶シリコン膜でなく、触媒元素を利用して結晶化される結晶質シリコン膜を適用した例を示す。
【００８０】
先ず、ガラス基板４０１上にプラズマＣＶＤ法により、各々組成比の異なる第１層目のシリコン酸窒化膜４０２ａを５０ｎｍと第２層目のシリコン酸窒化膜４０２ｂを１００ｎｍの膜厚で堆積し、下地膜４０２を成膜する。尚、此処で用いるガラス基板４０１としては、石英ガラス又はバリウムホウケイ酸ガラス又はアルミノホウケイ酸ガラス等が有る。次に、前記下地膜４０２（４０２ａと４０２ｂ）上に、プラズマＣＶＤ法により、非晶質シリコン膜４０３ａを５３ｎｍの膜厚で堆積する。堆積の際、非晶質シリコン膜４０３ａの表面は、処理雰囲気中に混入した空気中の酸素の影響により極薄の自然酸化膜（図示せず）が成膜されている。尚、本実施例ではプラズマＣＶＤ法で非晶質シリコン膜４０３ａを堆積しているが、減圧ＣＶＤ法で堆積しても構わない（図４−Ａ参照）。
【００８１】
ところで、非晶質シリコン膜４０３ａの堆積に際しては、空気中に存在する炭素、酸素及び窒素が混入する可能性がある。これらの不純物ガスの混入は、最終的に得られるＴＦＴの特性劣化を引き起こすことが経験的に知られており、前記不純物ガスの混入は結晶化の阻害要因として作用することが考えられる。従って、前記不純物ガスの混入は徹底的に排除すべきであり、具体的には炭素及び窒素の場合は共に５Ｅ１７atoms／cm3以下に、酸素の場合は１Ｅ１８atoms／cm3以下に制御することが好ましい（図４−Ａ参照）。
【００８２】
次に、当該基板を希フッ酸で所定時間洗浄することにより、非晶質シリコン膜４０３ａの表面に成膜されている自然酸化膜（図示せず）を除去する。その後、所定時間のオゾン水処理を行うことにより、非晶質シリコン膜４０３ａの表面をライト酸化する。当該ライト酸化処理により非晶質シリコン膜４０３ａの表面に清浄な極薄のシリコン酸化膜（図示せず）を成膜する。また、極薄のシリコン酸化膜（図示せず）は、過酸化水素水による処理で成膜しても構わない。尚、極薄のシリコン酸化膜（図示せず）は、後に触媒元素を含む溶液（以下、触媒元素溶液と略記）であるＮｉ元素水溶液をスピン添加法で添加する際、Ｎｉ元素を均一に付着させる為、非晶質シリコン膜４０３ａに対する濡れ性を改善する目的で成膜される（図４−Ａ参照）。
【００８３】
次に、非晶質シリコン膜４０３ａ（厳密には、極薄のシリコン酸化膜）の全面に、スピン添加法により結晶化の助長作用を有するＮｉ元素水溶液から成る触媒元素溶液を添加する。本実施例では、Ｎｉ化合物であるニッケル酢酸塩を純水に溶解し、重量換算で１０ppmの濃度に調整したものをＮｉ元素水溶液として使用しており、非晶質シリコン膜４０３ａ（厳密には極薄のシリコン酸化膜）の全面にＮｉ含有層（図示せず）を均一に付着させている（図４−Ａ参照）。
【００８４】
次に、非晶質シリコン膜４０３ａ中の含有水素量を５atom％以下に制御する為、非晶質シリコン膜４０３ａ中の含有水素の脱水素化処理を行う。当該脱水素化処理は、ファーネス炉を使用して窒素雰囲気中での４５０℃−１時間の熱処理により行われる。その後、ファーネス炉内で５５０℃−４時間の熱処理を行うことにより、非晶質シリコン膜４０３ａの結晶化を促進し、膜厚５０ｎｍの結晶質シリコン膜４０３ｂを成膜する。引き続き、得られた結晶質シリコン膜４０３ｂの結晶性を更に向上させる為、パルス発振型のＫｒＦエキシマレーザー（波長２４８ｎｍ）照射による結晶化を行う。尚、本明細書に於いては、触媒元素であるＮｉ元素を利用して結晶化される多結晶シリコン膜を通常の多結晶シリコン膜と区別する為に、結晶質シリコン膜と称している。此処で、多結晶とせずに結晶質と称している理由は、通常の多結晶シリコン膜と比較し、結晶粒が概略同一方向に配向しており、高い電界効果移動度を有する等の特徴がある為、多結晶シリコン膜と区別する趣旨である（図４−Ｂ参照）。
【００８５】
次に、希フッ酸洗浄とオゾン水洗浄による所定時間のチャネルドープ前洗浄を行い、結晶質シリコン膜４０３ｂの表面に極薄のシリコン酸化膜（図示せず）を成膜する。当該極薄のシリコン酸化膜（図示せず）は、チャネルドープ処理の際に水素イオン（イオン源であるジボラン（B2H6）と水素との混合ガスから発生）で結晶質シリコン膜４０３ｂがエッチングされるのを防止する為のものである。その後、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴのしきい値電圧を制御する為、イオンドープ装置を使用して第１のドーピング処理であるチャネルドープ処理を行う。チャネルドープ処理は、低ドーズ量のｐ型不純物（具体的にはＢ元素）を基板全面に注入することで行われる。本実施例では、結晶質シリコン膜から成る膜厚５０ｎｍの半導体層４０４〜４０８中のＢ濃度を１×１０17atoms／cm3とする為、加速電圧１５ｋＶとドーズ量５×１０11ions／cm2（Ｂ元素のみのドーズ量）の注入条件でＢ元素を注入している（図４−Ｂ参照）。
【００８６】
次に、通常のフォトリソグラフィ処理とドライエッチング処理により結晶質シリコン膜４０３ｂをパターン形成し、ＴＦＴのソース領域とドレイン領域及びチャネル領域として機能する、所定のパターン形状と所定の寸法を有する半導体層４０４〜４０８を形成する（図５−Ａ参照）。
【００８７】
次に、前記半導体層４０４〜４０８を被覆する様に、膜厚７０〜１５０ｎｍ程度のシリコン酸化膜をプラズマＣＶＤ法又は減圧ＣＶＤ法により堆積する。本実施例では、膜厚１００ｎｍのシリコン酸化膜をプラズマＣＶＤ法で堆積している。引き続き、窒素成分を含む雰囲気中で所定時間及び所定温度の熱処理をファーネス炉内で行うことにより、シリコン酸窒化膜から成る膜厚１００ｎｍのゲート絶縁膜４０９を成膜する。此処で、シリコン酸化膜をシリコン酸窒化膜に変成させているのは、後述するゲート電極等の低抵抗金属部４１３ｄ〜４１８ｄからの半導体層４０４〜４０８への銅元素や銀元素の拡散を防止する為と、シリコン酸化膜の界面に存在する不安定なＳｉ−Ｏ結合又はＳｉ−Ｈ結合をより安定な原子で置換し、界面での捕獲電荷による特性の変動を抑制する為である。尚、本実施例では、窒素成分を含む雰囲気として、Ｎ2Ｏ雰囲気でシリコン酸化膜を熱処理することにより、シリコン酸窒化膜から成る膜厚１００ｎｍのゲート絶縁膜４０９を成膜している（図５−Ｂ参照）。
【００８８】
次に、ゲート電極用の積層膜を堆積する為、第１層金属膜４１０と第２層金属膜４１１と絶縁膜４１２とを連続的に堆積する。詳細には、膜厚３０〜２００ｎｍ、好ましくは膜厚５０〜１００ｎｍの第１層金属膜４１０を通常のスパッタ法により堆積する。当該第１層金属膜４１０の材料としては、銅元素や銀元素から成る後述する低抵抗金属部４１３ｄ〜４１８ｄの拡散防止機能の点から、Ｔａ，ＴａＮ，ＴａＳｉＮ，ＴｉＮ，ＴｉＳｉＮ，Ｗ，ＷＮ，ＷＳｉＮ，ＷＢＮ，ＴｉＷ，ＩｒＴａから選択された金属系膜が好適である。本実施例では、ＴａＳｉＮから成る膜厚３０ｎｍの第１層金属膜４１０をスパッタ法により堆積している。引き続き、アルミニウム又はアルミニウムを主成分とする合金から成る膜厚１００〜６００ｎｍ、好ましくは膜厚２００〜５００ｎｍの第２層金属膜４１１を通常のスパッタ法により堆積する。本実施例では、銅含有率０．５％のアルミニウムから成る膜厚２００ｎｍの第２層金属膜４１１をスパッタ法により堆積している。引き続き、シリコン窒化膜又はシリコン酸窒化膜又はシリコン酸化膜から成る膜厚３０〜２００ｎｍ、好ましくは膜厚５０〜１００ｎｍの絶縁膜４１２をＣＶＤ法又はスパッタ法により堆積する。本実施例では、シリコン酸窒化膜から成る膜厚５０ｎｍの絶縁膜４１２をプラズマＣＶＤ法により堆積している（図５−Ｂ参照）。
【００８９】
次に、通常のフォトリソグラフィ処理とエッチング処理を行うことにより、３層膜から成る所定寸法のゲート電極パターン４１３ａｂｃ（４１３ａと４１３ｂと４１３ｃのこと）〜４１６ａｂｃを形成し、同時に保持容量用電極パターン４１７ａｂｃとソース配線として機能するソース配線用電極パターン４１８ａｂｃとを形成する。ゲート電極パターン４１３ａｂｃ〜４１６ａｂｃは、基板側から順に所定寸法の第１層金属膜電極４１３ａ〜４１６ａと、一定寸法のサイドエッチング部を有する第２層金属膜電極４１３ｂ〜４１６ｂと、寸法的に第１層金属膜電極４１３ａ〜４１６ａと同じである絶縁膜パターン４１３ｃ〜４１６ｃとで構成されている。ゲート電極パターンは０．５〜２０μm程度の寸法範囲で任意に形成可能であるが、本実施例では、第１層金属膜電極４１３ａ〜４１６ａと絶縁膜パターン４１３ｃ〜４１６ｃの寸法が４μmで、第２層金属膜電極４１３ｂ〜４１６ｂの寸法が２μmのゲート電極パターンを形成している。具体的な処理工程としては、レジストパターン（図示せず）をマスクに異方性のドライエッチング処理を行うことにより、４μm寸法の絶縁膜パターン４１３ｃ〜４１６ｃをパターン形成する。引き続き、等方性のドライエッチング処理又はウェットエッチング処理を行うことにより、片側１μmのサイドエッチング部を有する２μm寸法の第２層金属膜電極４１３ｂ〜４１６ｂをパターン形成する。引き続き、異方性のドライエッチング処理を行うことにより、４μm寸法の第１層金属膜電極４１３ａ〜４１６ａをパターン形成する。最後に、エッチングマスクであるレジストパターン（図示せず）を除去する（図６−Ａ参照）。
【００９０】
尚、保持容量用電極パターン４１７ａｂｃとソース配線用電極パターン４１８ａｂｃについても、同様のパターン形成工程で処理される。また、当該パターン形成工程に於いては、上記のゲート電極パターン４１３ａｂｃ〜４１６ａｂｃ、保持容量用電極パターン４１７ａｂｃ及びソース配線用電極パターン４１８ａｂｃの形成と同時に、基板端部の特定の領域に外部電源と連結する為の端子電極（図示せず）を形成している。当該端子電極（図示せず）はゲート電極パターン４１３ａｂｃ〜４１６ａｂｃ等に連結しており、後述の電界メッキ処理の際に、ゲート電極パターン４１３ａｂｃ〜４１６ａｂｃ等の電位を一定のマイナス電位に固定する為のものである（図６−Ａ参照）。
【００９１】
次に、イオンドープ装置を使用して、上記のゲート電極パターン４１３ａｂｃ〜４１６ａｂｃと保持容量用電極パターン４１７ａｂｃとをマスクに第２のドーピング処理であるＰ元素から成る高ドーズ量のｎ型不純物を注入する。この第２のドーピング処理により、ゲート電極の第１層金属膜電極４１３ａ〜４１６ａの外側に対応する半導体層４０４〜４０７の領域に、ソース領域及びドレイン領域として機能するｎ型不純物の高濃度不純物領域（ｎ＋領域）である第１の不純物領域４１９〜４２２が形成される。同時に、ゲート電極パターン４１３ａｂｃ〜４１６ａｂｃの第１層金属膜電極４１３ａ〜４１６ａの内側で、第２層金属膜電極４１３ｂ〜４１６ｂの外側に対応する半導体層４０４〜４０７の領域には、電界緩和領域として機能するｎ型不純物の低濃度不純物領域（ｎ−領域）である第２の不純物領域４２４〜４２７が形成される。また、保持容量用電極パターン４１７ａｂｃが形成されている半導体層４０８に於いては、当該領域がＴＦＴの形成領域でなく、保持容量５０５の形成領域である為、同様にして、容量形成用電極の片側として機能するｎ型不純物の高濃度不純物領域（ｎ＋領域）である第１の不純物領域４２３とｎ型不純物の低濃度不純物領域（ｎ−領域）である第２の不純物領域４２８とが隣接して形成される。この際のドーピング条件は、加速電圧７０〜１００ｋＶとドーズ量２×１０15〜６×１０15ions／cm2であり、本実施例では加速電圧１００ｋＶとドーズ量４×１０15ions／cm2のドーピング条件で注入している（図６−Ｂ参照）。
【００９２】
尚、上記の第１の不純物領域４１９〜４２３と第２の不純物領域４２４〜４２８の形成に伴い、ゲート電極パターン４１３ａｂｃ〜４１６ａｂｃの第２層金属膜電極４１３ｂ〜４１６ｂと重なる半導体層４０４〜４０７の領域には、ＴＦＴのチャネル領域４２９〜４３２が画定されている。また、保持容量用電極パターン４１７ａｂｃの第２層金属膜電極４１７ｂと重なる半導体層４０８の領域には、容量形成用電極の片側として機能する領域４３３が画定されている（図６−Ｂ参照）。
【００９３】
次に、通常のフォトリソグラフィ処理により、ｐチャネル型ＴＦＴ５０２と保持容量５０５に対応する半導体層４０５，４０８の領域を開孔領域とするレジストパターン４３４を形成する。引き続いて、当該レジストパターン４３４をマスクに、イオンドープ装置を使用して、第３のドーピング処理であるＢ元素から成る高ドーズ量のｐ型不純物を注入する。この第３のドーピング処理により、ゲート電極パターン４１４ａｂｃの第１層金属膜電極４１４ａの外側に対応する半導体層４０５の領域には、ソース領域及びドレイン領域として機能するｐ型不純物の高濃度不純物領域（ｐ＋領域）である第３の不純物領域４３５が形成される。同時に、ゲート電極パターン４１４ａｂｃの第１層金属膜電極４１４ａの内側で、第２層金属膜電極４１４ｂの外側に対応する半導体層４０５の領域には、電界緩和領域として機能するｐ型不純物の低濃度不純物領域（ｐ−領域）である第４の不純物領域４３６が形成される。また、保持容量用電極パターン４１７ａｂｃが形成されている半導体層４０８に於いては、同様にして、容量形成用電極の片側として機能するｐ型不純物の高濃度不純物領域（ｐ＋領域）である第３の不純物領域４３７と低濃度不純物領域（ｐ−領域）である第４の不純物領域４３８とが隣接して形成される。ところで、前記第３の不純物領域４３５，４３７と前記第４の不純物領域４３６，４３８には、既にｎ型不純物であるＰ元素が注入されているが、Ｐ元素より更に高ドーズ量のｐ型不純物であるＢ元素が注入される為、全体としてｐ型の導電型を有する領域が形成されることになる。この際のドーピング条件は、加速電圧７０〜１００ｋＶとドーズ量５×１０15〜１．５×１０16ions／cm2であり、本実施例では加速電圧１００ｋＶとドーズ量１×１０16ions／cm2のドーピング条件で注入している（図７−Ａ参照）。
【００９４】
次に、第３のドーピング処理のマスクとなったレジストパターン４３４を除去した後、ゲート電極パターン４１３ａｂｃ〜４１６ａｂｃと保持容量用電極パターン４１７ａｂｃとソース配線用電極パターン４１８ａｂｃに於ける、ＴａＳｉＮから成る膜厚３０ｎｍの第１層金属膜電極４１３ａ〜４１８ａと、銅含有率０．５％のアルミニウムから成る膜厚２００ｎｍの第２層金属膜電極４１３ｂ〜４１８ｂとをシード部として、第１の電界メッキ処理を行う。この第１の電界メッキ処理により、第１層金属膜電極４１３ａ〜４１８ａと第２層金属膜電極４１３ｂ〜４１８ｂと絶縁膜パターン４１３ｃ〜４１８ｃとで囲まれた凹形領域が完全に埋め込まれ、更に第１層金属膜電極４１３ａ〜４１８ａが若干被覆される様に、銅元素や銀元素から成る低抵抗金属部４１３ｄ〜４１８ｄが成膜される。本実施例では、メッキ処理槽内に収容した硫酸銅系メッキ液に当該基板を浸漬することにより、１．５５〜２．２３μΩｃｍ（温度範囲０〜１００℃）の比抵抗を有する銅を成膜し、ゲート電極４１３ａｂｄ（４１３ａと４１３ｂと４１３ｄのこと）〜４１６ａｂｄ、保持容量用電極４１７ａｂｄ及びソース配線用電極４１８ａｂｄを形成している。尚、電界メッキ処理の前処理として、通常のフォトリソグラフィ処理とエッチング処理を行い、当該基板端部の特定の領域に形成されている端子電極（図示せず）の上層に積層されている絶縁膜４１２を除去している（図７−Ｂ参照）。
【００９５】
次に、シリコン窒化膜又はシリコン酸窒化膜から成る膜厚３０〜１００ｎｍ程度の第１の層間絶縁膜である、拡散防止膜４３９をＣＶＤ法又はスパッタ法により堆積する。当該拡散防止膜４３９は、後述する低抵抗を有する配線から銅元素や銀元素等の低抵抗金属元素が拡散防止膜４３９上に成膜される層間絶縁膜を介して拡散するのを防止する為のものである。尚、本実施例では、シリコン窒化膜から成る膜厚１００ｎｍの拡散防止膜４３９をプラズマＣＶＤ法により堆積している。その後、半導体層４０４〜４０８に注入されたｎ型不純物（Ｐ元素）又はｐ型不純物（Ｂ元素）の熱活性化の為、ファーネス炉に於いて、６００℃−１２時間の熱処理を行う。当該熱処理は、ｎ型又はｐ型不純物の熱活性化処理の為に行うものであるが、ｎチャネル型ＴＦＴ５０１，５０３〜５０４及びｐチャネル型ＴＦＴ５０２のチャネル領域４２９〜４３２に存在する触媒元素であるＮｉ元素を前記不純物によりゲッタリングする目的も兼ねている。尚、拡散防止膜４３９の堆積前に当該熱活性化処理を行っても良いが、ゲート電極等の配線材料の耐熱性が弱い場合は、拡散防止膜４３９の堆積後に行う方が好ましい。その後、半導体層４０４〜４０８のダングリングボンドを終端させる為、４１０℃−１時間の水素化処理を水素３％含有の窒素雰囲気中で行う（図８−Ａ参照）。
【００９６】
次に、前記第１の層間絶縁膜である拡散防止膜４３９の上に、第２の層間絶縁膜（以下、層間絶縁膜と略記）を成膜する。この層間絶縁膜の材料としては、シリコン酸化膜又はリン含有シリコン酸化膜（ＰＳＧ）又はリンボロン含有シリコン酸化膜（ＢＰＳＧ）から成る無機層間絶縁膜、或いはアクリル膜又はポリイミド膜から成る有機層間絶縁膜、或いは有機と無機の混成膜である有機ＳＯＧ膜等が考えられ、その膜厚は基板の平滑化の点から０．５〜２μm程度が好適である。本実施例に於いては、アクリル膜から成る膜厚１．６μmの層間絶縁膜４４０をスピン塗布法により塗布し、所定の熱処理を加えて成膜している。その後、通常のフォトリソグラフィ処理とドライエッチング処理により、層間絶縁膜４４０と拡散防止膜４３９、更に下層に位置するゲート絶縁膜４０９（ゲート電極の加工の際のドライエッチング処理により、かなり薄くなっている）を貫通する様に、所定寸法のコンタクトホール４４１を形成する。尚、当該コンタクトホール４４１は、ｎ型不純物の高濃度不純物領域（ｎ＋領域）である第１の不純物領域４１９，４２１〜４２２及びｐ型不純物の高濃度不純物領域（ｐ＋領域）である第３の不純物領域４３５，４３７、更にはソース配線として機能するソース配線用電極４１８ａｂｄに接続できる様に形成されている（図８−Ｂ参照）。
【００９７】
次に、配線用の積層膜を堆積する為、第１層金属膜４４２と第２層金属膜４４３と絶縁膜４４４とを連続的に堆積する。詳細には、膜厚３０〜２００ｎｍ、好ましくは膜厚５０〜１００ｎｍの第１層金属膜４４２をロングスロースパッタ法により堆積する。当該第１層金属膜４４２の材料としては、拡散防止機能の点から、Ｔａ，ＴａＮ，ＴａＳｉＮ，ＴｉＮ，ＴｉＳｉＮ，Ｗ，ＷＮ，ＷＳｉＮ，ＷＢＮ，ＴｉＷ，ＩｒＴａから選択された金属系膜が好適である。本実施例では、ＷＳｉＮから成る膜厚５０ｎｍの第１層金属膜４４２をロングスロースパッタ法で堆積している。引き続き、アルミニウム又はアルミニウムを主成分とする合金から成る膜厚１００〜６００ｎｍ、好ましくは膜厚２００〜５００ｎｍの第２層金属膜４４３をロングスロースパッタ法により堆積する。本実施例では、銅含有率０．５％のアルミニウムから成る膜厚２００ｎｍの第２層金属膜４４３をロングスロースパッタ法で堆積している。引き続き、シリコン窒化膜又はシリコン酸窒化膜又はシリコン酸化膜から成る膜厚３０〜２００ｎｍ、好ましくは膜厚５０〜１００ｎｍの絶縁膜４４４をＣＶＤ法又は通常のスパッタ法により堆積する。本実施例では、シリコン酸窒化膜から成る膜厚５０ｎｍの絶縁膜４４４をプラズマＣＶＤ法により堆積している。尚、配線用の積層膜として、第１層金属膜４４２と第２層金属膜４４３を堆積する場合には、高アスペクト比のコンタクトホールに対するステップカバレッジを考慮して、指向性の強いロングスロースパッタ法で堆積している（図９−Ａ参照）。
【００９８】
次に、フォトリソグラフィ処理とエッチング処理により、駆動回路５０６に於けるｎ型不純物の高濃度不純物領域（ｎ＋領域）である第１の不純物領域４１９，４２１と、ｐ型不純物の高濃度不純物領域（ｐ＋領域）である第３の不純物領域４３５に電気的に接続する為の低抵抗の配線パターン４４５ａｂｃ（４４５ａと４４５ｂと４４５ｃのこと）〜４５０ａｂｃを形成する。また、画素領域５０７の接続配線パターン４５１ａｂｃ，４５３ａｂｃ〜４５４ａｂｃとゲート配線パターン４５２ａｂｃについても同時に形成する。当該パターン形成工程は、基本的に先に形成したゲート電極パターン４１３ａｂｃ（４１３ａと４１３ｂと４１３ｃのこと）〜４１６ａｂｃと同様の工程を経てパターン形成される。この為、各々の配線パターンは、配線パターン毎にパターン形状と寸法は異なるが、第１層金属膜配線４４５ａ〜４５４ａと、一定のサイドエッチング部を有する第２層金属膜配線４４５ｂ〜４５４ｂと、絶縁膜パターン４４５ｃ〜４５４ｃとで構成されている。最後に、エッチングマスクであるレジストパターン（図示せず）を除去する。尚、当該パターン形成工程に於いては、上記の配線パターンの形成と同時に、基板端部の特定の領域に外部電源と連結する為の端子電極（図示せず）を形成している。当該端子電極（図示せず）は配線パターン４４５ａｂｃ〜４５０ａｂｃ等に連結しており、後述する第２の電界メッキ処理の際に、配線パターン４４５ａｂｃ〜４５０ａｂｃ等の電位を一定のマイナス電位に固定する為のものである（図９−Ｂ参照）。
【００９９】
次に、第１の電界メッキ処理と同様の工程で、第２の電界メッキ処理を行う。この第２の電界メッキ処理により、ＷＳｉＮから成る膜厚５０ｎｍの第１層金属膜配線４４５ａ〜４５４ａと、銅含有率０．５％のアルミニウムから成る膜厚２００ｎｍの第２層金属膜配線４４５ｂ〜４５４ｂと、シリコン酸窒化膜から成る膜厚５０ｎｍの絶縁膜パターン４４５ｃ〜４５４ｃとで囲まれた凹形領域が完全に埋め込まれ、更に第１層金属膜配線４４５ａ〜４５４ａが若干被覆される様に、低抵抗金属部４４５ｄ〜４５４ｄが成膜される。本実施例では、１．５５〜２．２３μΩｃｍ（温度範囲０〜１００℃）の比抵抗を有する銅を成膜し、配線４４５ａｂｄ（４４５ａと４４５ｂと４４５ｄのこと）〜４５０ａｂｄと、接続配線４５１ａｂｄ，４５３ａｂｄ〜４５４ａｂｄとゲート配線４５２ａｂｄとを形成している（図１０−Ａ参照）。
【０１００】
尚、配線４４５ａｂｄ〜４５０ａｂｄは、駆動回路５０６に於ける第１の不純物領域４１９，４２１及び第３の不純物領域４３５と電気的に接続する様に形成されている。接続配線４５１ａｂｄは、画素ＴＦＴ５０４に於ける第１の不純物領域４２２とソース配線として機能するソース配線用電極４１８ａｂｄとを電気的に接続する様に形成されている。接続配線４５３ａｂｄは、画素ＴＦＴ５０４に於ける第１の不純物領域４２２と電気的に接続する様に形成されており、接続配線４５４ａｂｄは保持容量５０５の第３の不純物領域４３７と電気的に接続する様に形成されている。また、ゲート配線４５２ａｂｄは、画素ＴＦＴ５０４の複数のゲート電極４１６ａｂｄを電気的に接続する様に形成されている（図１０−Ａ参照）。
【０１０１】
次に、接続配線４５３ａｂｄと接続配線４５４ａｂｄの上層に位置する絶縁膜パターン４５３ｃ，４５４ｃの一部の領域を除去する為、当該除去領域に対応した開口領域を有するレジストパターン（図示せず）を形成する。引き続き、ドライエッチング処理を行い、絶縁膜パターン４５３ｃ，４５４ｃの一部の領域を除去し、エッチングマスクとなったレジストパターンも除去する。その後、膜厚８０〜１２０ｎｍのＩＴＯ（Indium−Tin−Oxideの略）膜等の透明導電膜を堆積する。本実施例では、ＩＴＯ膜から成る膜厚１００ｎｍの透明導電膜をスパッタ法により堆積している。その後、通常のフォトリソグラフィ処理とウェットエッチング処理により、画素電極４５５を形成する。画素電極４５５は、接続配線４５３ａｂｄを介して、画素ＴＦＴ５０４のソース領域及びドレイン領域である第１の不純物領域４２２と電気的に接続されており、更に接続配線４５４ａｂｄを介して、保持容量５０５の第３の不純物領域４３７とも電気的に接続されている（図１０−Ｂ参照）。
【０１０２】
以上の様に、アクティブマトリクス型液晶表示装置のゲート電極と配線に本発明を適用することにより、ゲート電極と配線の抵抗を大幅に低下させることが可能である。この為、アクティブマトリクス型液晶表示装置の全体の動作速度を向上させることが可能となっている。また、ゲート電極及び配線の抵抗を低下させる目的で、ゲート電極及び配線の一部に銅や銀から成る低抵抗金属部が付設されており、銅や銀によるＴＦＴへの汚染が懸念される。この点についても、拡散防止効果を有するシリコン酸窒化膜から成るゲート絶縁膜の適用、及び層間絶縁膜の下にシリコン窒化膜から成る拡散防止膜を導入することで対処している。また、ゲート電極の端部に電界緩和領域を有するＧＯＬＤ構造のＴＦＴが採用されており、ホットキャリアに対する信頼性の向上も図られている。
【０１０３】
〔実施例２〕
本実施例では、本発明の低抵抗配線を適用した半導体装置を組み込んだ電子機器の具体例について記載する。尚、半導体装置とは半導体特性を利用することで機能する装置全般を指し、半導体基板上に作製されるＬＳＩ及び透明絶縁性基板上に作製されるＴＦＴで回路構成される半導体表示装置等をも含むものである。ＬＳＩはＤＲＡＭ等のメモリＬＳＩとＣＰＵ等のロジックＬＳＩに大別され、様々な電子機器の構成部品に適用されている。一方の半導体表示装置は、アクティブマトリクス型の液晶表示装置及びＥＬ表示装置等があり、様々な電子機器の表示部に適用されている。特に此処では、半導体表示装置が表示部に適用された電子機器の具体例を図１１〜１３に基づき記載する。
【０１０４】
尚、半導体表示装置が表示部に適用された電子機器としては、ビデオカメラとデジタルカメラとプロジェクター（リア型またはフロント型）とヘッドマウントディスプレイ（ゴーグル型ディスプレイ）とゲーム機とカーナビゲーションとパーソナルコンピュータと携帯情報端末（モバイルコンピュータ，携帯電話，電子書籍等）等が挙げられる。
【０１０５】
図１１−Ａは、本体１００１と映像入力部１００２と表示装置１００３とキーボード１００４で構成されたパーソナルコンピューターである。本発明を表示装置１００３及び他の回路に適用してパーソナルコンピューターを完成させることができる。
【０１０６】
図１１−Ｂはビデオカメラであり、本体１１０１と表示装置１１０２と音声入力部１１０３と操作スイッチ１１０４とバッテリー１１０５と受像部１１０６で構成される。本発明を表示装置１１０２及び他の回路に適用してビデオカメラを完成させることができる。
【０１０７】
図１１−Ｃはモバイルコンピュータ（モービルコンピュータ）であり、本体１２０１とカメラ部１２０２と受像部１２０３と操作スイッチ１２０４と表示装置１２０５で構成される。本発明を表示装置１２０５及び他の回路に適用してモバイルコンピュータを完成させることができる。
【０１０８】
図１１−Ｄはゴーグル型ディスプレイであり、本体１３０１と表示装置１３０２とアーム部１３０３で構成される。本発明を表示装置１３０２及び他の回路に適用してゴーグル型ディスプレイを完成させることができる。
【０１０９】
図１１−Ｅはプログラムを記録した記録媒体（以下、記録媒体と略記）に用いるプレーヤーであり、本体１４０１と表示装置１４０２とスピーカー部１４０３と記録媒体１４０４と操作スイッチ１４０５で構成される。尚、この装置は記録媒体としてＤＶＤ及びＣＤ等が用いられ、音楽鑑賞またはゲームまたはインターネットに利用可能である。本発明を表示装置１４０２及び他の回路に適用して記録媒体を用いるプレーヤーを完成させることができる。
【０１１０】
図１１−Ｆは携帯電話であり、表示用パネル１５０１と操作用パネル１５０２と接続部１５０３と表示部１５０４と音声出力部１５０５と操作キー１５０６と電源スイッチ１５０７と音声入力部１５０８とアンテナ１５０９で構成される。表示用パネル１５０１と操作用パネル１５０２は、接続部１５０３で接続されている。表示用パネル１５０１の表示部１５０４が設置されている面と操作用パネル１５０２の操作キー１５０６が設置されている面との角度θは、接続部１５０３に於いて任意に変えることができる。本発明を表示部１５０４に適用して携帯電話を完成させることができる。
【０１１１】
図１２−Ａはフロント型プロジェクターであり、光源光学系及び表示装置１６０１とスクリーン１６０２で構成される。本発明を表示装置１６０１及び他の回路に適用してフロント型プロジェクターを完成させることができる。
【０１１２】
図１２−Ｂはリア型プロジェクターであり、本体１７０１と光源光学系及び表示装置１７０２とミラー１７０３〜１７０４とスクリーン１７０５で構成される。本発明を表示装置１７０２及び他の回路に適用してリア型プロジェクターを完成させることができる。
【０１１３】
尚、図１２−Ｃは、図１２−Ａに示された光源光学系及び表示装置１６０１と図１２−Ｂに示された光源光学系及び表示装置１７０２に於ける構造の一例を示した図である。光源光学系及び表示装置１６０１，１７０２は、光源光学系１８０１とミラー１８０２，１８０４〜１８０６とダイクロイックミラー１８０３と光学系１８０７と表示装置１８０８と位相差板１８０９と投射光学系１８１０で構成される。投射光学系１８１０は、投射レンズを備えた複数の光学レンズで構成される。この構成は、表示装置１８０８を３個使用している為、三板式と呼ばれている。また同図の矢印で示した光路に於いて、実施者は光学レンズ及び偏光機能を有するフィルムまたは位相差を調整する為のフィルムまたはＩＲフィルム等を適宜に設けても良い。
【０１１４】
図１２−Ｄは、図１２−Ｃに於ける光源光学系１８０１の構造の一例を示した図である。本実施例に於いては、光源光学系１８０１はリフレクター１８１１と光源１８１２とレンズアレイ１８１３〜１７１４と偏光変換素子１８１５と集光レンズ１８１６で構成される。尚、同図に示した光源光学系は一例であり、この構成に限定されない。例えば、実施者は光源光学系に光学レンズ及び偏光機能を有するフィルムまたは位相差を調整するフィルムまたはＩＲフィルム等を適宜に設けても良い。
【０１１５】
図１３−Ａは、単板式の例を示したものである。同図に示した光源光学系及び表示装置は、光源光学系１９０１と表示装置１９０２と投射光学系１９０３と位相差板１９０４で構成される。投射光学系１９０３は、投射レンズを備えた複数の光学レンズで構成される。同図に示した光源光学系及び表示装置は図１２−Ａと図１２−Ｂに於ける光源光学系及び表示装置１６０１，１７０２に適用できる。また光源光学系１９０１は図１２−Ｄに示した光源光学系を使用しても良い。尚、表示装置１９０２にはカラーフィルター（図示しない）が付設されており、表示映像のカラー化が図られている。
【０１１６】
図１３−Ｂに示した光源光学系及び表示装置は図１３−Ａの応用例であり、カラーフィルターを付設する代わりに、ＲＧＢの回転カラーフィルター円板１９０５を用いて表示映像をカラー化している。同図に示した光源光学系及び表示装置は図１２−Ａと図１２−Ｂに於ける光源光学系及び表示装置１６０１，１７０２に適用できる。
【０１１７】
図１３−Ｃに示した光源光学系及び表示装置は、カラーフィルターレス単板式と呼ばれている。この方式は、表示装置１９１６にマイクロレンズアレイ１９１５を設け、ダイクロイックミラー（緑）１９１２とダイクロイックミラー（赤）１９１３とダイクロイックミラー（青）１９１４を用いて表示映像をカラー化している。投射光学系１９１７は、投射レンズを備えた複数の光学レンズで構成される。同図に示した光源光学系及び表示装置は、図１２−Ａと図１２−Ｂに於ける光源光学系及び表示装置１６０１，１７０２に適用できる。また光源光学系１９１１としては、光源の他に結合レンズ及びコリメーターレンズを用いた光学系を適用しても良い。
【０１１８】
以上の様に、本発明の低抵抗配線を適用した半導体装置は適用範囲が極めて広く、ＬＳＩを組み込んだ電子機器に加え、アクティブマトリクス型の液晶表示装置及びＥＬ表示装置等の半導体表示装置を組み込んだ様々な電子機器に適用可能である。
【０１１９】
【発明の効果】
本発明の効果について、以下に列記する。
【０１２０】
（効果１）半導体装置の配線に付設された銅や銀から成る低抵抗金属部の影響で、配線の抵抗を低減させることが可能である。この為、半導体装置全体の動作速度の向上に有効である。
（効果２）透明絶縁性基板上に形成されたＴＦＴのゲート電極に、本発明の低抵抗配線を適用可能である。この場合は、ゲート電極の端部の半導体層に電界緩和領域を設けたＧＯＬＤ構造とすることにより、ゲート電極の抵抗の低減効果と、ホットキャリアに対する信頼性の向上効果を共に図ることが可能である。
【図面の簡単な説明】
【図１】 ＴＦＴの配線の作製工程を示す断面図である。
【図２】 ＣＭＯＳトランジスタの配線の作製工程を示す断面図である。
【図３】 ＴＦＴのゲート電極の作製工程を示す断面図である。
【図４】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図である。
【図５】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図である。
【図６】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図である。
【図７】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図である。
【図８】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図である。
【図９】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図である。
【図１０】アクティブマトリクス型液晶表示装置の作製工程を示す断面図である。
【図１１】半導体表示装置を組み込んだ電子機器の例を示す概略図である。
【図１２】半導体表示装置を組み込んだ電子機器の例を示す概略図である。
【図１３】半導体表示装置を組み込んだ電子機器の例を示す概略図である。
Claims (16)
- 半導体素子と、
前記半導体素子上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成された第１層金属配線、第２層金属配線、および低抵抗金属からなる配線とを有する半導体装置であって、
前記第２層金属配線は、前記第１層金属配線上に形成され、
前記第１層金属配線の端部は、前記第２層金属配線の端部より外側に形成され、
前記低抵抗金属は前記第１層金属配線および前記第２層金属配線の側面に形成され、
前記第１層金属配線は、Ｔａ、ＴａＮ、ＴａＳｉＮ、ＴｉＮ、Ｗ、ＷＮ、ＷＳｉＮ、ＷＢＮ、ＴｉＷおよびＩｒＴａから選択された一つの材料からなり、
前記第２層金属膜配線はアルミニウムまたはアルミニウムを主成分とする合金からなり、
前記低抵抗金属は、アルミニウムより比抵抗の小さい金属を有することを特徴とする半導体装置。 - 半導体素子と、
前記半導体素子上に形成された拡散防止膜と、
前記拡散防止膜上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成された第１層金属配線、第２層金属配線、および低抵抗金属からなる配線とを有する半導体装置であって、
前記第２層金属配線は、前記第１層金属配線上に形成され、
前記第１層金属配線の端部は、前記第２層金属配線の端部より外側に形成され、
前記低抵抗金属は、前記第１層金属配線および前記第２層金属配線の側面に形成され、
前記第１層金属配線は、Ｔａ、ＴａＮ、ＴａＳｉＮ、ＴｉＮ、Ｗ、ＷＮ、ＷＳｉＮ、ＷＢＮ、ＴｉＷおよびＩｒＴａから選択された一つの材料からなり、
前記第２層金属膜配線はアルミニウムまたはアルミニウムを主成分とする合金からなり、
前記低抵抗金属は、アルミニウムより比抵抗の小さい金属を有することを特徴とする半導体装置。 - 請求項２において、前記拡散防止膜は、シリコン窒化膜またはシリコン酸窒化膜からなることを特徴とする半導体装置。
- 請求項１乃至請求項３のいずれか一項において、前記半導体素子は半導体基板上に形成されていることを特徴とする半導体装置。
- 請求項１乃至請求項３のいずれか一項において、前記半導体素子は透光性絶縁基板上に形成されていることを特徴とする半導体装置。
- 請求項１乃至請求項３のいずれか一項において、前記半導体素子はＭＯＳトランジスタまたはバイポーラトランジスタであることを特徴とする半導体装置。
- 請求項１乃至請求項３のいずれか一項において、前記半導体素子は薄膜トランジスタであることを特徴とする半導体装置。
- 請求項１乃至請求項７のいずれか一項において、前記低抵抗金属は、金、銀または銅を有することを特徴とする半導体装置。
- ソース領域、ドレイン領域を有する半導体層と、前記半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを有する薄膜トランジスタを有する半導体装置であって、
前記ゲート電極は第１層金属配線、第２層金属配線、および低抵抗金属からなり、
前記第２層金属配線は、前記第１層金属配線上に形成され、
前記第１層金属配線の端部は、前記第２層金属配線の端部より外側に形成され、
前記低抵抗金属は、前記第１層金属配線および前記第２層金属配線の側面に形成され、
前記第１層金属配線は、Ｔａ、ＴａＮ、ＴａＳｉＮ、ＴｉＮ、Ｗ、ＷＮ、ＷＳｉＮ、ＷＢＮ、ＴｉＷおよびＩｒＴａから選択された一つの材料からなり、
前記第２層金属配線は、アルミニウムまたはアルミニウムを主成分とする合金であり、
前記低抵抗金属は、アルミニウムより比抵抗の小さい金属を有することを特徴とする半導体装置。 - 請求項９において、前記低抵抗金属は、金、銀または銅を有することを特徴とする半導体装置。
- 請求項９または請求項１０において、前記ゲート絶縁膜は酸窒化シリコンからなることを特徴とする半導体装置。
- 請求項９乃至請求項１１のいずれか一項において、前記第１層金属配線下の前記半導体層に低濃度不純物領域が形成されていることを特徴とする半導体装置。
- 基板上に半導体素子を形成し、
前記半導体素子上に層間絶縁膜を形成し、
前記層間絶縁膜上に第１層金属膜を形成し、
前記第１層金属膜上に第２層金属膜を形成し、
前記第２層金属膜上に絶縁膜を形成し、
前記絶縁膜上にレジストパターンを形成し、
前記絶縁膜をエッチングし、
前記第２層金属膜をエッチングし、第２層金属配線を形成し、
前記第１層金属膜をエッチングし、第１層金属配線を形成し、
前記第２層金属配線をサイドエッチングし、
前記レジストパターンを除去し、
前記第１層金属配線および前記第２層金属配線の側面に低抵抗金属膜を形成し、
前記第１層金属膜は、Ｔａ、ＴａＮ、ＴａＳｉＮ、ＴｉＮ、ＴｉＳｉＮ、Ｗ、ＷＮ、ＷＳｉＮ、ＷＢＮ、ＴｉＷおよびＩｒＴａから選択された一つの材料からなり、
前記第２層金属膜はアルミニウム膜またはアルミニウムを主成分とする合金膜からなり、
前記低抵抗金属膜は、アルミニウムより比抵抗の小さい金属を有することを特徴とする半導体装置の作製方法。 - 透明絶縁性基板上に半導体層を形成し、
前記半導体層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１層金属膜を形成し、
前記第１層金属膜上に第２層金属膜を形成し、
前記第２層金属膜上に絶縁膜を形成し、
前記絶縁膜上にレジストパターンを形成し、
前記絶縁膜をエッチングし、
前記第２層金属膜をエッチングし、第２層金属配線を形成し、
前記第１層金属膜をエッチングし、第１層金属配線を形成し、
前記第２層金属配線をサイドエッチングし、前記第１層金属配線の端部を前記第２層金属配線の端部より外側にし、
前記レジストパターンを除去し、
前記第１層金属配線および前記第２層金属配線をマスクとして前記半導体層に一導電型の不純物元素を注入して第１および第２の不純物領域を形成し、
前記第１層金属配線および前記第２層金属配線の側面に低抵抗金属膜を形成し、
前記第１層金属膜は、Ｔａ、ＴａＮ、ＴａＳｉＮ、ＴｉＮ、ＴｉＳｉＮ、Ｗ、ＷＮ、ＷＳｉＮ、ＷＢＮ、ＴｉＷおよびＩｒＴａから選択された一つの材料からなり、
前記第２層金属膜はアルミニウム膜またはアルミニウムを主成分とする合金膜からなり、
前記低抵抗金属膜は、アルミニウムより比抵抗の小さい金属を有することを特徴とする半導体装置の作製方法。 - 請求項１３または請求項１４において、前記低抵抗金属は、金、銀または銅を有することを特徴とする半導体装置の作製方法。
- 請求項１３乃至請求項１５のいずれか一項において、前記絶縁膜はシリコン窒化膜、シリコン酸窒化膜またはシリコン酸化膜からなることを特徴とする半導体装置の作製方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001287648A JP4969001B2 (ja) | 2001-09-20 | 2001-09-20 | 半導体装置及びその作製方法 |
| US10/245,701 US6891270B2 (en) | 2001-09-20 | 2002-09-18 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001287648A JP4969001B2 (ja) | 2001-09-20 | 2001-09-20 | 半導体装置及びその作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003100750A JP2003100750A (ja) | 2003-04-04 |
| JP2003100750A5 JP2003100750A5 (ja) | 2008-10-30 |
| JP4969001B2 true JP4969001B2 (ja) | 2012-07-04 |
Family
ID=19110426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001287648A Expired - Fee Related JP4969001B2 (ja) | 2001-09-20 | 2001-09-20 | 半導体装置及びその作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6891270B2 (ja) |
| JP (1) | JP4969001B2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7094684B2 (en) * | 2002-09-20 | 2006-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| AU2003264515A1 (en) | 2002-09-20 | 2004-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| JP4754795B2 (ja) * | 2003-09-19 | 2011-08-24 | 株式会社半導体エネルギー研究所 | 表示装置及び表示装置の作製方法 |
| US7520790B2 (en) | 2003-09-19 | 2009-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of display device |
| JP4963156B2 (ja) * | 2003-10-03 | 2012-06-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US20060113596A1 (en) * | 2004-12-01 | 2006-06-01 | Samsung Electronics Co., Ltd. | Single crystal substrate and method of fabricating the same |
| US7429536B2 (en) | 2005-05-23 | 2008-09-30 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
| US7829262B2 (en) * | 2005-08-31 | 2010-11-09 | Micron Technology, Inc. | Method of forming pitch multipled contacts |
| US7572572B2 (en) | 2005-09-01 | 2009-08-11 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
| US7759197B2 (en) | 2005-09-01 | 2010-07-20 | Micron Technology, Inc. | Method of forming isolated features using pitch multiplication |
| US7615495B2 (en) * | 2005-11-17 | 2009-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of the same |
| JP2007294082A (ja) * | 2006-03-31 | 2007-11-08 | Semiconductor Energy Lab Co Ltd | Ｎａｎｄ型不揮発性メモリのデータ消去方法 |
| US8003310B2 (en) * | 2006-04-24 | 2011-08-23 | Micron Technology, Inc. | Masking techniques and templates for dense semiconductor fabrication |
| US7795149B2 (en) | 2006-06-01 | 2010-09-14 | Micron Technology, Inc. | Masking techniques and contact imprint reticles for dense semiconductor fabrication |
| US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| US7737039B2 (en) | 2007-11-01 | 2010-06-15 | Micron Technology, Inc. | Spacer process for on pitch contacts and related structures |
| JP5612830B2 (ja) * | 2009-05-18 | 2014-10-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US20110101534A1 (en) * | 2009-11-04 | 2011-05-05 | International Business Machines Corporation | Automated short length wire shape strapping and methods of fabricting the same |
| KR101830193B1 (ko) | 2010-07-02 | 2018-02-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| KR20120003374A (ko) | 2010-07-02 | 2012-01-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| KR101198312B1 (ko) * | 2010-10-22 | 2012-11-07 | 주승기 | 구리 하부 게이트 구조를 갖는 다결정 실리콘 박막 트랜지스터의 제조방법 |
| US20130207111A1 (en) | 2012-02-09 | 2013-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device |
| US10263114B2 (en) | 2016-03-04 | 2019-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for manufacturing the same, or display device including the same |
| CN107507836A (zh) * | 2017-08-02 | 2017-12-22 | 武汉华星光电技术有限公司 | 一种低温多晶硅阵列基板的制程方法以及低温多晶硅薄膜晶体管的制程方法 |
| CN109920798B (zh) * | 2019-02-01 | 2021-04-09 | 云谷（固安）科技有限公司 | 阵列基板及其制作方法和显示面板 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63104353A (ja) * | 1986-10-22 | 1988-05-09 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPH04232922A (ja) * | 1990-12-28 | 1992-08-21 | Sanyo Electric Co Ltd | 液晶表示装置の製造方法 |
| JPH08227656A (ja) * | 1995-02-20 | 1996-09-03 | Merutetsukusu Kk | プラズマディスプレイの導電パターン形成方法 |
| JP4493741B2 (ja) | 1998-09-04 | 2010-06-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6479900B1 (en) * | 1998-12-22 | 2002-11-12 | Sanyo Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP3277909B2 (ja) * | 1999-02-08 | 2002-04-22 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP2001135168A (ja) * | 1999-08-26 | 2001-05-18 | Sharp Corp | 金属配線の製造方法 |
| JP4497601B2 (ja) * | 1999-11-01 | 2010-07-07 | シャープ株式会社 | 液晶表示装置の製造方法 |
| JP3567142B2 (ja) * | 2000-05-25 | 2004-09-22 | シャープ株式会社 | 金属配線およびそれを用いたアクティブマトリクス基板 |
| JP3917355B2 (ja) * | 2000-09-21 | 2007-05-23 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP4954366B2 (ja) | 2000-11-28 | 2012-06-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| GB0029315D0 (en) * | 2000-12-01 | 2001-01-17 | Koninkl Philips Electronics Nv | Method of increasing the conductivity of a transparent conductive layer |
| TW525216B (en) | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
| SG111923A1 (en) | 2000-12-21 | 2005-06-29 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
| KR100426811B1 (ko) * | 2001-07-12 | 2004-04-08 | 삼성전자주식회사 | 셀프얼라인 콘택을 갖는 반도체 소자 및 그의 제조방법 |
-
2001
- 2001-09-20 JP JP2001287648A patent/JP4969001B2/ja not_active Expired - Fee Related
-
2002
- 2002-09-18 US US10/245,701 patent/US6891270B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6891270B2 (en) | 2005-05-10 |
| US20030090002A1 (en) | 2003-05-15 |
| JP2003100750A (ja) | 2003-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4969001B2 (ja) | 半導体装置及びその作製方法 | |
| JP6613007B2 (ja) | 表示装置 | |
| JP2022180424A (ja) | 表示装置 | |
| JP5371144B2 (ja) | 半導体装置及び半導体装置の作製方法、並びに電子機器 | |
| KR100793044B1 (ko) | 반도체 장치 제조방법 | |
| US7199024B2 (en) | Method of manufacturing a semiconductor device | |
| US7626125B2 (en) | Wiring, display device and method of manufacturing the same | |
| US7176525B2 (en) | Process for production of SOI substrate and process for production of semiconductor device | |
| KR101004219B1 (ko) | 배선, 배선의 형성방법, 박막 트랜지스터 및 표시장치 | |
| JP2005166757A (ja) | 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置 | |
| US8653426B2 (en) | Heat treatment apparatus and method for manufacturing SOI substrate using the heat treatment apparatus | |
| US20090162992A1 (en) | Method for manufacturing semiconductor device | |
| JP4739510B2 (ja) | 半導体装置およびその作製方法 | |
| JP2005038994A (ja) | 薄膜トランジスタ及びその製造方法と、この薄膜トランジスタを備える表示装置及びその表示装置の製造方法 | |
| JP4495428B2 (ja) | 薄膜トランジスタの形成方法 | |
| JP2000040812A (ja) | Ｓｏｉ基板の作製方法及び半導体装置の作製方法 | |
| TWI819592B (zh) | 半導體裝置及其製作方法 | |
| JP4646531B2 (ja) | 薄膜トランジスタ及びその作製方法、並びに前記薄膜トランジスタを用いた電子機器 | |
| JP2004247414A (ja) | トランジスタおよびその製造方法、並びに該トランジスタを用いた液晶表示装置 | |
| JPH10189591A (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080908 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080908 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120229 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120327 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120403 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |