TW200827463A - Conductive film forming method, thin film transistor, panel with thin film transistor and thin film transistor manufacturing method - Google Patents

Conductive film forming method, thin film transistor, panel with thin film transistor and thin film transistor manufacturing method Download PDF

Info

Publication number
TW200827463A
TW200827463A TW096138274A TW96138274A TW200827463A TW 200827463 A TW200827463 A TW 200827463A TW 096138274 A TW096138274 A TW 096138274A TW 96138274 A TW96138274 A TW 96138274A TW 200827463 A TW200827463 A TW 200827463A
Authority
TW
Taiwan
Prior art keywords
conductive film
film
copper
vacuum atmosphere
main component
Prior art date
Application number
TW096138274A
Other languages
English (en)
Inventor
Satoru Takasawa
Masaki Takei
Hirohisa Takahashi
Sadayuki Ukishima
Noriaki Tani
Satoru Ishibashi
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of TW200827463A publication Critical patent/TW200827463A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Description

200827463 九、發明說明 【發明所屬之技術領域】 本發明係關於適合電子零件的金屬配線膜、以及，作 爲該成膜方法之濺鍍程序。 【先前技術】 先前，於電子構件用的金屬配線膜，係使用A1或Cu 等的低阻抗材料或Mo、Cr等。例如在 TFT ( Thin film transistor)液晶顯示器，係隨著面板的大型化、而配線電 極的低阻抗化之要求變大，作爲低阻抗配線而使用A1或 Cu的必要性提高。 在TFT中使用的 A1配線，係有在後工程之突塊（ hillock)產生、或在將A1配線作爲源極汲極電極而使用 的情況之向基材Si層之擴散的問題、與由ITO (銦錫氧化 物）所構成的透明電極之接觸阻抗之劣化等的問題，爲了 避免這些問題，將Mo或Cr及以這些作爲主成分的合金膜 前後地層積之阻障層係成爲必要。 一方面，關於Cu配線，係Cu爲比A1更低阻抗的材 料。A1雖在ITO透明電極之接觸阻抗的劣化上成爲問題 ，但Cu係因爲難以氧化所以接觸阻抗亦爲良好。 因而，將Cu作爲低阻抗配線膜而使用之必要性提高 。但是，Cu與其他的配線材料相比，因爲有：與玻璃或 S i等的基材材料之密接性差的問題、或在作爲源極汲極電 極而使用的情況，Cu擴散至Si層之問題，所以於Cu配 -5- 200827463 線與其他層的界面，用以提高密接性或防止擴散的阻障層 成爲必要。 另外，關於在半導體被使用之Cu電鍍的基材Cu薄片 層，亦因爲與上述同樣的擴散問題，所以TiN或TaN等防 止擴散之阻障層成爲必要。 作爲以Cu作爲主成分之適合電子零件之金屬配線膜 之相關專利，係可知··於Cu添加Mo等的元素作爲特徵 之技術（日本特開2005 - 1 5 8 8 87 )、或以在純粹的Cu濺鍍 之成膜程序中導入氮或氧作爲其特徵之技術（日本特開平 1 0 - 1 2 1 5 1 )，但都有對密接性或低阻抗化及對突塊的耐性 之問題。 [專利文獻1]日本特開2005-158887號公報 [專利文獻2]日本特開10-12151號公報 【發明內容】 [發明所欲解決的課題] 本發明係其目的爲提供：解決如上述的先前技術的課 題’低阻抗、與ITO透明電極之接觸阻抗、與玻璃或 之密接性、防止在作爲源極汲極電極而使用的情況之與s i 層的擴散、突塊耐性、對這些裝置而要求之膜特性優良的 Cu系配線膜及Cu系阻障層膜的製造方法。 [用以解決課題的手段] 用以解決上述課題之本發明，係藉由濺鍍法，在真空 -6- 200827463 氛圍中於成膜對象物表面，將銅作爲主成分， 加金屬之導電膜的導電膜形成方法；爲一邊將 中具有氮原子的氮化氣體供給於前述真空氛圍 述真空氛圍中灘鑛以銅作爲主成分的祀，使 H f、V、N b、T a、C r、Μ 〇、W、Μ η、F e、R u Ni 、 Bi 、 Ag 、 Ζη 、 Sn 、 Β 、 C 、 A1 、 Si 、 La 、 所構成的群選擇任1種的添加金屬之原子與銅 靶放出，形成前述導電膜之導電膜形成方法。 本發明係前述導電膜形成方法，係使用於 層、和玻璃基板、和透明導電膜之任1個或2 述成膜對象物的導電膜形成方法。 本發明係前述導電膜形成方法，係於前述 擇Ti、於前述氮化氣體選擇氮氣氣體，以對於 圍的全壓之前述氮氣氣體的分壓成爲〇.1%以」 的方式，導入前述氮氣氣體，於前述導電膜中 0.1原子％以上之導電膜形成方法。 本發明，係具有閘極電極、與以砂作爲主 區域、與以矽作爲主成分之源極區域，若對前 施加電壓，則前述汲極區域和前述源極區域導 晶體；爲於前述汲極區域的表面、和前述源極 之任一方或兩方係形成以銅作爲主成分之第一 述弟一導電膜’係將前述汲極區域和前述源極 方或兩方露出之成膜對象物配置於真空氛圍， 學構造中具有氮原子之氮化氣體供給於前述真 形成含有添 於化學構造 中、同時在 由 Ti 、 Zr 、 、O s、C ο、 C e、P r、N d 原子從前述 表面露出矽 個以上之前 添加金屬選 前述真空氛 二、50%以下 使Ti含有 成分的汲極 述閘極電極 通之薄膜電 區域的表面 導電膜，前 區域之任一 一邊將在化 空氛圍中、 200827463 同時在前述真空氛圍中濺鍍以銅作爲主成分之靶，使 、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Fe、Ru 、Co、Ni、Bi、Ag、Zn、Sn、B、C、A1、Si、La、
Pr、Nd所構成的群而選擇之任1種的添加金屬之原 與銅原子從前述靶放出而形成之薄膜電晶體。 本發明係前述薄膜電晶體，係前述第一導電膜係 前述添加金屬而以0.1原子％以上含有Ti，前述第一 膜，係以將對於前述真空氛圍的全壓之前述氮化氣體 壓成爲0 · 1 %以上、5 0 %以下的方式，供給由氮氣氣體 成之前述氮化氣體而形成的薄膜電晶體。 本發明係具有基板，於前述基板表面上係各別配 膜電晶體、與透明導電膜，前述薄膜電晶體係具有閘 極、與以矽作爲主成分的汲極區域、與以矽作爲主成 源極區域，若對前述閘極電極施加電壓，則前述汲極 和前述源極區域導通，前述透明導電膜被連接於前述 區域之附有薄膜電晶體面板；爲於前述汲極區域的表 和前述源極區域的表面之任一方或兩方係形成以銅作 成分之第一導電膜；前述第一導電膜，係將前述汲極 和前述源極區域之任一方或雙方露出之成膜對象物配 真空氛圍，一邊將在化學構造中具有氮原子之氮化氣 給於則述真空氛圍中、冋時在目丨』述真空氛圍中灑鑛以 爲主成分之革巴；使由Ti、Zr、Hf、V、Nb、Ta、Cr、 W、Mn、Fe、Ru、Os、C ο、N i、B i、A g、Z n、Sn、 、Al、Si、La、Ce、Pr、Nd所構成的群而選擇之任 由Ti 、Os Ce、 子、 作爲 導電 的分 所構 置薄 極電 分之 區域 源極 面、 爲主 區域 置於 體供 銅作 Mo、 B、C 1種 -8 - 200827463 的添加金屬之原子、與銅原子從前述靶放出而形成之附有 薄膜電晶體面板。 本發明係前述附有薄膜電晶體面板，爲前述第一導電 膜，係密接於前述汲極區域、和前述透明導電膜雙方之附 有薄膜電晶體面板。 本發明係前述附有薄膜電晶體面板，爲於前述添加金 屬選擇Ti、於前述氮化氣體使用氮氣氣體，以對於前述真 空氛圍的全壓之前述氮氣氣體的分壓成爲0.1 %以上、50% 以下的方式，導入前述氮氣氣體，於前述第一導電膜中以 〇·ΐ原子％以上含有Ti之附有薄膜電晶體面板。 本發明係前述附有薄膜電晶體面板，爲於前述第一導 電膜的表面上，係配置與前述第一導電膜電性地連接之第 二導電膜，前述透明導電膜係配置於前述第二導電膜的表 面’前述第二導電膜，係將前述薄膜電晶體、和形成了前 述第一導電膜的狀態下之前述基板配置於真空氛圍；一邊 將於化學構造中具有氮原子的氮化氣體供給於前述真空氛 圍中、同時在前述真空氛圍中濺鍍以銅作爲主成分的靶， 使由 Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Fe、
Ru、〇 s、C ο、N i、B i、A g、Z n、S η、B、C、A1、Si、La 、Ce、pr、Nd所構成的群選擇任1種的添加金屬之原子 與銅原子從前述靶放出而形成之附有薄膜電晶體面板。 本發明係前述附有薄膜電晶體面板，爲於前述第一導 電膜的表面係配置以銅作爲主成分的銅膜，作爲前述成膜 對象物，使用前述銅膜露出者，前述第二導電膜係形成於 -9- 200827463 前述銅膜的表面之附有薄膜電晶體面板。 本發明係前述附有薄膜電晶體面板，爲於前述添 屬選擇Ti、於前述氮化氣體使用氮氣氣體，以對於前 空氛圍的全壓之前述氮氣氣體的分壓成爲0.1 %以上、 以下的方式，導入前述氮氣氣體，於前述第二導電膜 0.1原子％以上含有Ti之附有薄膜電晶體面板。 本發明係具有在以矽作爲主成分的矽層、和玻璃 、和透明導電膜之中，接觸於任1個或2個以上之導 ，前述導電膜係以銅作爲主成分之薄膜電晶體的製造 ;爲在將在前述矽層、和前述玻璃基板、和前述透明 膜之中，任1個或2個以上露出之成膜對象物配置於 氛圍之狀態；一邊將在化學構造中具有氮原子之氮化 供給於前述真空氛圍中、同時在前述真空氛圍中濺鍍 作爲主成分之靶；使由Ti、Zr、Hf、V、Nb、Ta、Cr 、W、Mn、Fe、Ru、Os、Co、Ni、Bi、Ag、Zn、Sn、 C、A1、Si、La、Ce、Pr、Nd所構成的群而選擇之任 的添加金屬之原子、與銅原子從前述靶放出而形成前 電膜之薄膜電晶體的製造方法。 本發明係前述薄膜電晶體的製造方法，爲以對於 真空氛圍的全壓之前述氮化氣體的分壓成爲〇.1 %以 5 0%以下的方式，導入前述氮化氣體，進行前述濺鍍 膜電晶體的製造方法。 本發明係具有：以矽作爲主成分的矽層、和與前 層接觸之第一導電膜、和以銅作爲主成分，形成於前 加金 述真 5 0% 中以 基板 電膜 方法 導電 真空 氣體 以銅 、Μ 〇 Β、 1種 述導 前述 上、 之薄 述矽 述第 -10- 200827463 一導電膜的表面之銅膜、和形成於前述銅膜的表面之 導電膜；透明導電膜接觸於前述第二導電膜，前述第 第二導電膜係以銅作爲主成分之薄膜電晶體的製造方 爲一邊將在化學構造中具有氮原子之氮化氣體供給於 真空氛圍中、同時在前述真空氛圍中濺鍍以銅作爲主 之靶，使由 Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W 、Fe、Ru、Os、Cο、Ni、B i、Ag、Zn、Sn、B、C、 Si、La、Ce、Pr、Nd所構成的群而選擇之任1種的 金屬之原子、與銅原子從前述靶放出而形成前述第一 二導電膜之任一方或雙方的薄膜電晶體的製造方法。 本發明係前述薄膜電晶體的製造方法，爲以對於 真空氛圍的全壓之前述氮化氣體的分壓成爲0.1 %以 5 0 %以下的方式，導入前述氮化氣體，進行前述涵鍍 膜電晶體的製造方法。 而且，第一、第二導電膜如係相互地電性連接之 則第一、第二導電膜即使一體化亦佳，且爲於第一、 導電膜之間密接配置純銅膜等的其他的導電膜之物亦 本發明係如上述地構成，靶（靶部）係以銅作爲 分的主靶、與以添加金屬作爲主成分之副靶而構成， 以銅作爲主成分，含有添加金屬之合金靶構成。在哪 況’都是一將靶部進行濺鍍，就放出銅原子、添加金 原子。 在本發明所謂主成分，係要將作爲主成分的原子 5 Oat% (原子％ )以上。也就是，以銅作爲主成分者係 第二 -- 、 法； 前述 成分 、Μη Α1、 添加 、第 前述 上、 之薄 物， 第二 圭。 主成 或是 個情 屬的 含有 含有 -11 - 200827463 銅原子50at%以上。 另外，在本發明所謂純銅係應含有銅99.9at%以上。 第一、第二導電膜係以銅作爲主成分，但含有添加金屬， 比起純銅而言，銅的含有量少（未滿99.9 at%)。 銅膜係氮原子的含有量、和添加金屬的含有量之任一 方或雙方，爲比第一、第二導電膜少，銅膜的比阻抗，係 變得比第一、第二導電膜之任一的比阻抗都小。 爲了變少添加金屬的含有量，係將添加金屬的含有量 少的靶（例如：純銅靶）在真空氛圍中進行濺鍍而成膜。 在使用了純銅靶的情況，銅膜的添加金屬含有量成爲未滿 0.01 at%。 於變少氮原子的含有量，係比起成膜第一、第二導電 膜時的真空氛圍（第一真空氛圍），而在氮化氣體分壓低 的真空氛圍中，濺鍍銅靶而形成銅膜。 [發明的效果] 藉由本發明，則可得低阻抗、而且對於成膜對象物， 密接性高的導電膜。另外，在將導電膜以與矽層密接的方 式形成的情況，於該矽層，銅擴散不產生，在將導電膜以 與透明導電膜密接的方式形成的情況，對於透明導電膜的 接觸阻抗亦低。因而，密接於矽層或透明導電膜的膜，具 體而言，係作爲TFT的源極電極或汲極電極、或那些電極 的阻障膜而特別合適。 -12- 200827463 【實施方式】 詳細地說明關於由本發明的形成導電膜之工程。 第1圖的符號1係表示使用於本發明的成膜裝置之一 例。成膜裝置1，係具有由真空槽所構成的第一成膜室2 ’於第一成膜室2係連接真空排氣系統9、與濺鍍氣體供 給系統6、與氮氣氣體供給系統8。 於使用此成膜裝置1而成膜導電膜時，係首先，藉由 真空排氣系統9而真空排氣第一成膜室2的內部，一邊繼 續真空排氣、同時從濺鍍氣體供給系統6和氮氣氣體供給 系統8各別將濺鍍氣體和氮化氣體（在此爲氮氣氣體，n2 )導入至第一成膜室2內部，形成含有氮氣氣體的特定壓 力之第一真空氛圍。 第2 ( a )圖的符號2 1係表示於基板22的表面形成矽 層23 (在此爲非結晶矽層）之成膜對象物，繼續濺鍍氣體 及氮氣氣體，與真空排氣，在維持著第一真空氛圍下將成 膜對象物2 1搬入至第一成膜室2內部。 於第一成膜室2的內部，基板夾具7與靶部10爲以 相互相對的方式配置，使成膜對象物2 1將形成了矽層2 3 的面朝向靶部1 0而保持於基板夾具7。於基板夾具7的裏 面側係配置加熱手段4，通電於加熱手段4而將基板夾具 7上的成膜對象物2 1加熱至特定的成膜溫度。 革巴部1 〇係具有以銅作爲主成分的主祀1 1、與以添加 金屬（在此爲Ti )作爲主成分的副靶12 (顆粒）。 主靶1 1係平面形狀爲長方形、矩形、圓形等的板狀 -13- 200827463 。主靶11係將一面朝向基板夾具7而配置。 副靶1 2係板狀、球狀、棒狀等，該形狀係不特別限 定，但平面形狀比主靶1 1小。副靶1 2係配置於主靶1 1 的朝向基板夾具7之側的面上。 主靶1 1和副靶1 2係電性地連接於配置在真空槽2外 部之電源5。 於主靶1 1的裏面係配置磁場形成裝置1 4，一邊維持 第一真空氛圍、同時從電源5對主靶1 1和副靶12雙方施 加電壓，則主靶1 1和副靶1 2雙方就被磁控濺鍍，各別放 出銅的濺鍍粒子、和添加金屬的濺鍍粒子。該些濺鍍粒子 係到達成膜對象物2 1的矽層23表面。 如上述地，副靶1 2的平面形狀，係比主靶1 1的平面 形狀小。因爲添加金屬的濺鍍粒子放出的量，係比銅的濺 鍍粒子放出的量小，所以到達成膜對象物2 1的銅濺鍍粒 子量，係比添加金屬的灘鍍粒子多。因而，於砂層2 3表 面，係以銅作爲主成分，含有添加金屬的導電膜25進行 成長（第2 ( b)圖）。 而且，成膜對象物，係使用於表面露出玻璃的基板（ 玻璃基板），使導電膜2 5於玻璃基板的表面成長亦佳。 在導電膜2 5成長的時侯，若將成膜對象物2 1維持於 上述的成膜溫度，則導電膜2 5之對於矽層2 3或基板2 2 ( 例如玻璃基板）的密接性變得更高。 於第一成膜室2係連接以真空槽構成的第二成膜室3 。於桌一成膜室3係連接真空排氣系統9與縣鍍氣體供給 -14- 200827463 系統6，以真空排氣系統9真空排氣了第二成膜室3內部 之後，一邊繼續真空排氣、同時從濺鍍氣體供給系統6供 給濺鍍氣體’於第一成膜室3內部先形成不含有氮氣氣體 的第二真空氛圍。 在使導電膜25成長至特定膜厚之後，將成膜對象物 2 1的一部分爲了後述之「密接性試驗」、和「比阻抗試驗 」、和「密接性、比阻抗、擴散試驗」、「添加金屬的種 類」而從成I吴裝置1取出，搬入不圖示的加熱裝置而進行 加熱處理（退火處理），將剩下的成膜對象物2 1維持在 第二真空氛圍，搬入至第二成膜室3內部。 於第二成膜室3內部係配置以銅作爲主成分的銅靶i 5 。若一邊維持第二真空氛圍、同時在將第二成膜室3置於 接地電位的狀態，對銅靶1 5施加負電壓而進行濺鍍，則 於導電膜25的表面，以銅作爲主成分的銅膜26進行成長 (第 2(c)圖）。 銅靶15係不含有添加金屬。另外，第二真空氛圍係 不含有氮氣氣體。 在第二真空氛圍，不濺鍍如副靶般的其他的靶，只濺 鍍銅靶1 5而形成的銅膜，係不含有氮和添加金屬。作爲 銅靶15而使用純銅（含有銅99.9at%以上）的情況’銅膜 26爲由純銅所構成。 第2 ( c )圖係表示形成銅膜2 6的狀態’將此狀態的 成膜對象物21從成膜裝置1取出，使用於後述的「電極 評估試驗」。 -15- 200827463 [實施例] <密接性試驗> 作爲主靶1 1而使用直徑7英吋的銅（純度99.9 at% 以上）靶，作爲副靶12使用由Ti所構成之物。 改變導電膜25中的Ti含有量、和成膜時的氮氣分壓 、和退火處理時的加熱溫度（後退火溫度），於玻璃基板 的表面成膜導電膜25，製作125種的試驗片。 而且，除了將副靶1 2改爲由Zr所構成之物以外，以 與上述相同之工程而於玻璃基板的表面成膜導電膜25，製 作了 1 2 5種的試驗片。 而且，各導電膜25的成膜條件，係導電膜25的目標 膜厚爲3 00nm、濺鍍氣體爲Ar氣體、第一成膜室2內部 的全壓作爲0.4 Pa。將導電膜25中的Ti及Zr的含有量 、與對於成膜時的全壓（真空槽的內部壓力）之氮氣分壓 的比例、與後退火溫度，表示於下述表1、2。 -16- 200827463 [表l] 表1:密接性試驗（添加金屬：Ti) 添加元素 含有量 [at°/〇] n2添加分壓 [%] 後退火溫度 as depo. 250 300 400 450 Ti 0 0 0/100 0/100 0/100 0/100 0/100 0.1 4/100 5/100 4/100 8/100 9/100 3.0 29/100 22/100 35/100 32/100 37/100 10.0 41/100 49/100 51/100 55/100 57/100 50.0 68/100 79/100 77/100 84/100 81/100 0.1 0 13/100 12/100 17/100 20/100 21/100 0.1 99/100 98/100 99/100 97/100 98/100 3.0 94/100 100/100 100/100 100/100 100/100 10.0 100/100 100/100 100/100 100/100 100/100 50.0 100/100 100/100 100/100 100/100 100/100 3 0 20/100 23/100 25/100 24/100 27/100 0.1 99/100 100/100 100/100 100/100 100/100 3.0 100/100 100/100 100/100 100/100 100/100 10.0 100/100 100/100 100/100 100/100 100/100 50.0 100/100 100/100 100/100 100/100 100/100 10 0 41/100 44/100 47/100 46/100 48/100 0.1 100/100 100/100 100/100 100/100 100/100 3.0 100/100 100/100 100/100 100/100 100/100 10.0 100/100 100/100 100/100 100/100 100/100 50.0 100/100 100/100 100/100 100/100 100/100 20 0 76/100 79/100 77/100 75/100 74/100 0.1 100/100 100/100 100/100 100/100 100/100 3.0 100/100 100/100 100/100 100/100 100/100 10.0 100/100 100/100 100/100 100/100 100/100 50.0 100/100 100/100 100/100 100/100 100/100 -17- 200827463 [表2] 表2 :密接性試驗（添加金屬：Zr) 添加元素 含有量 [at%] N2添加分壓 [%] 後退火溫度 as depo. 250 300 400 450 Zr 0 0 0/100 0/100 0/100 0/100 0/100 0.1 3/100 2/100 6/100 9/100 10/100 3.0 28/100 23/100 33/100 34/100 36/100 10.0 44/100 50/100 53/100 56/100 59/100 50.0 70/100 72/100 71/100 80/100 83/100 0.1 0 10/100 11/100 15/100 19/100 20/100 0.1 96/100 94/100 98/100 99/100 97/100 3.0 95/100 100/100 100/100 100/100 100/100 10.0 100/100 100/100 100/100 100/100 100/100 50.0 100/100 100/100 100/100 100/100 100/100 3 0 23/100 25/100 29/100 28/100 30/100 0.1 99/100 100/100 100/100 100/100 100/100 3.0 100/100 100/100 100/100 100/100 100/100 10.0 100/100 100/100 100/100 100/100 100/100 50.0 100/100 100/100 100/100 100/100 100/100 10 0 45/100 47/100 51/100 49/100 50/100 0.1 100/100 100/100 100/100 100/100 100/100 3.0 100/100 100/100 100/100 100/100 100/100 10.0 100/100 100/100 100/100 100/100 100/100 50.0 100/100 100/100 100/100 100/100 100/100 20 0 78/100 75/100 74/100 76/100 77/100 0.1 100/100 100/100 100/100 100/100 100/100 3.0 100/100 100/100 100/100 100/100 100/100 10.0 100/100 100/100 100/100 100/100 100/100 50.0 100/100 100/100 100/100 100/100 100/100 depo.」係在導電膜25 在Ti爲零的情況、和 所謂在上述表1、2中的「as 成膜後不進行加熱的情況。另外， -18- 200827463
Zr爲零的情況，係於上述主靶上不配置副靶，只濺鍍主靶 之情況。關於得到的導電膜2 5，以表示於下述的條件，調 查「密接性」。 <密接性> 於成膜了成膜對象物2 1的導電膜25之面，以尖端銳 利的切割刀將1 mm平方的小塊刻入1 〇行X 1 〇列，合計 100個刻紋，貼上黏著膠帶（型號610的膠帶（scotch tape ))之後，以剝下黏著膠帶時殘存的膜之個數進行評 估。規定在全部剝離的情況爲〇/ 1 〇〇、在密接性高而連1 個都不剝離的情況成爲1 〇 〇 / 1 〇 〇，分子的數越大密接性越 高。將該結果記載於上述表1、2。 如由上述表1、2明暸地，若於成膜時不導入氮氣氣 體則即使T i或z r的含有量多至2 0 a t% (原子％ ) ’導電 膜的一部分亦被剝下，但如在成膜時氮氣氣體以全壓的 0.1 %以上導入，貝(I T i或Z r的含有量即使低到〇 · 1 a t °/〇 ’ 導電膜25之剝下亦幾乎不產生。 另外，即使不讓Ti或Zr含有，如使氮氣氣體的導入 量增加，密接性亦提高。但是，即使氮氣氣體的導入量多 至全壓的50%，亦只能70〜80%防止導電膜的剥落。爲了 得到充分的密接性，係了解：讓導電膜2 5含有Ti或Zr 等的添加金屬、和於成膜時導入氮氣氣體雙方爲必要。 而且，在硏討關於成膜導電膜25時之成膜溫度之後 ，了解如將成膜溫度作爲1 20°C以上，則比起在成膜時不 -19- 200827463 加熱的情況，密接性顯著地提高。 <比阻抗試驗> 將添加金屬的含有量爲0 at% (純銅）、Ti的含有量 爲0.5 at%、Zr的含有量爲〇·5 at%之導電膜25，改變氮 的導入量，於玻璃基板的表面成膜。 而且，成膜條件，係除了令後退火溫度全部爲3 5 0 °C 以外係與作爲上述「密接性試驗」的情況相同。測定了得 到之導電膜25的比阻抗。 將該測定結果表示於第3圖、第1 1圖。第3圖、第 1 1圖的橫軸係表示真空槽內之氮氣分壓對全壓的比例，縱 軸表示比阻抗。 如由第3圖、第1 1圖明暸地，不使Ti或Zr等的添 加金屬含有而成膜的導電膜（銅膜），係氮氣氣體的導入 量變得越多、比阻抗越上昇。相對於此，含有添加金屬的 導電膜25 (合金膜），係在氮氣氣體導入量爲零時係比阻 抗較銅膜高，但氮氣氣體的導入量越增加比阻抗越下降， 在成膜時的氮氣氣體分壓爲3 %時，比阻抗大體上變得相 等，在氮氣氣體分壓10 %時係比阻抗變得較銅膜低。 此係，可認爲因爲：Ti或Zr等的添加金屬，係除了 由不與Cu進行固溶的性質之外，再加上因爲Cu與N2不 反應，所以添加金屬和爲N 2的反應物之氮化物係與C u積 極地分離。該結果，比起使用了 Cu單體之導電膜，使其 含有添加金屬之一方係比阻抗較爲降低。 -20- 200827463 如上述地，使其含有Ti或Zr等的添加金屬，而且成 膜時導入了氮氣氣體之導電膜25，係比起不含有添加金屬 之導電膜、或於成膜時不導入氮氣氣體之導電膜而言，對 玻璃基板或矽層等的成膜對象物之密接性更高。因而’了 解：本發明的導電膜25係兼具密接性和阻抗値低雙方。 而且，作爲參考而於成膜時不導入氮氣，各別改變添 加金屬的含有量和後退火溫度而成膜導電膜而作成試驗片 ，測定該導電膜之比阻抗。將添加金屬爲Ti的情況之測 定結果表示於第4圖，將添加金屬爲Zr的情況之測定結 果表不於第12圖。 如由第4圖、第12圖明暸地，在導電膜成膜，藉由 進行退火處理，而比阻抗下降，可見含有添加金屬的導電 膜係後退火溫度越高，比阻抗越下降之傾向。 此係，因Zr或Ti等的添加金屬，係因爲具有不與Cu 固溶的性質，所以藉由進行後退火，析出該添加金屬而接 近作爲Cu單體之阻抗値。另外，以於成膜時將導電膜加 熱至特定的成膜溫度（例如：120 °C以上），而比起後退 火溫度在更低溫進行低阻抗化。 <密接性、比阻抗、擴散試驗> 作爲成膜對象物而使用玻璃基板和矽基板，於玻璃基 板的表面和矽基板的矽層（Si )表面形成導電膜，得到試 驗片。 而且，導電膜25的成膜條件，係除了將膜厚改變爲 -21 - 200827463 3 5 Onm以外，係與上述「密接性試驗」之「後退火溫度」 爲4 5 0 °C的情況相同。 關於在玻璃基板的表面形成了導電膜之試驗片’進行 上述「密接性試驗」、和導電膜2 5之比阻抗的測定。關 於在Si層的表面形成了導電膜之試驗片’確認有無向Si 層之銅擴散。而且，有無向si層的銅擴散，係將藉由餽 刻而除去導電膜2 5之後的S i層表面，以電子顯微鏡進行 觀察。 將「密接性試驗」和「比阻抗」的測定結果，和有無 銅擴散的結果記載於下述表3、4。將在作爲添加金屬而使 用Ti的情況之，Ti的含有量爲3 at%、在氮氣分壓爲3% 的條件成膜的情況之Si層表面的電子顯微鏡攝影表示於 第5圖；將在Ti含有量爲零、濺鍍時的氮氣分壓爲0%的 條件下成膜的情況之Si層表面的電子顯微鏡攝影表示於 第6圖。 -22- 200827463 [表3] 表3:密接性、比阻抗、擴散試驗(添加金屬:Ti) 各膜厚:350nm
添加元素 含有量 [at%] N2添加分壓 [%] 450°C退火後 比阻抗[μ Ω cm] 密接性 向Si的擴散 Ti 0 0 2.1 0/100 有 0.1 2.5 9/100 有 3.0 3.0 37/10 0 有 10.0 3.8 57/10 0 有 50.0 4.8 81/1 00 有 0.1 0 4.5 21/1 00 ^fryr ΗII J \ w 0.1 4.3 98/ 1 0 0 /frrr ΊΤΓΓ j\\\ 3.0 3.2 100/100 >frrr 11111 y \ nn 10.0 3.1 100/100 4rrr. 1111： 50.0 2.5 100/100 dfrrr tttr 3 0 5.3 27/ 1 0 0 ^frrr ΙΠΓ J \ 0.1 5.0 100/100 ^frrr 1111 J \ w 3.0 3.5 100/100 ^frrr iltr 川、 10.0 3.4 100/100 4γττ ιιπ: j \ \\ 50.0 2.8 100/100 >frrr iltl y \ 10 0 7.3 48/1 0 0 ifml ΤΠΊΤ J\\\ 0.1 6.8 100/100 Iltl J \ \\ 3.0 3.9 100/100 /fnr nil J\\\ 10.0 3.6 100/100 M y\\N 50.0 3.2 100/100 dfral II1Γ J\\\ 20 0 15.0 74/ 1 0 0 >fnT 1itl 0.1 13.0 100/100 >fnt TlTt j\\\ 3.0 4.0 100/100 4rrr. iin: 10.0 3.8 100/100 dnC Mil j\\\ 50.0 3.3 100/100 /fnT 1111 \N -23- 200827463 [表4] 表4:密接伯 Ξ、比阻抗、擴散試驗(添加金屬:Zr) 各膜厚:350nm 添加元素 含有量 [at%] N2添加分壓 [%] 450°C退火後 比阻抗[μ Ω cm] 密接性 向Si的擴散 Zr 0 0 2.1 0/100 有 0.1 2.5 9/100 有 3.0 3.0 37/10 0 有 10.0 3.8 57/ 1 0 0 有 50.0 4.8 81/1 00 有 0.1 0 4.6 19/1 00 0.1 4.2 98/ 1 0 0 >frrr II1II 3.0 3.3 100/100 4rrr. ill 1： J\\\ 10.0 3.0 100/100 4τττ ΠΙΙΓ J V 50.0 2.6 100/100 ^fnrr 111 r j\w 3 0 5.1 30/100 Ατττ INI J\\\ 0.1 4.9 100/100 >frrr ΤΓΤΓ j\\\ 3.0 3.7 100/100 >frrr till j\\\ 10.0 3.3 100/100 M j\\\ 50.0 2.5 100/100 >fnrr llll j\\\ 10 0 15.0 65/100 ^frrT- tlM J v w 0.1 6.9 100/100 ^fnrr 11ΙΓ j\\\ 3.0 4.2 100/100 4rrr llli. 10.0 4.0 100/100 >fnr itrr 50.0 3.5 100/100 >frrr III Γ J\\\ 20 0 15.5 76/ 1 0 0 >frrr ΤΠΤ j\\\ 0.1 9.8 100/100 4rrr. I|ll* 3.0 4.8 100/100 >fnr 1 rtr j\\\ 10.0 3.9 100/100 >fnr lilt J\\\ 50.0 3.6 100/100 ^fnr Ί1Π： J\\\ 如由上述表3、4，第5圖、第6圖明暸地，在Ti或 Zr等的添加金屬的含有量爲零，氮氣分壓爲0%的情況係 -24- 200827463 有向矽層之銅擴散。 在添加金屬爲含有0.1 at%以上的情況，係銅不向矽 層擴散，成爲保持著乾淨的表面的樣子。此係可認爲：因 爲在導電膜25中分離的添加金屬或添加金屬的氮化物（ TiN、ZrN )作爲Cu與Si之反應的阻障而發揮機能。 另外，對於矽層的密接性，可確認：若是導電膜25 中的添加金屬的含有量爲0.1 at%以上，而且，對於真空 氛圍之全壓的氮氣氣體分壓爲0.1 %以上，則導電膜25接 近1 0 0 %不剝下。 比阻抗，係有添加金屬的含有量越增加而越變高的傾 向。但是，在成膜時以成爲全壓的3 %以上之方式導入氮 氣氣體之情況，係即使添加金屬之含有量多至20%，比阻 抗亦下降至與使其不含有添加金屬之物相同程度。 由以上情事，了解：使其0.1 at%以上含有添加金屬 ，而且在成膜時以氮氣氣體成爲全壓之0.3 %以上的方式 導入之導電膜25，係不只密接性優良，而且比阻抗低至與 純銅膜相同程度，而且亦具有對於矽層之防銅擴散能力。 如上述地，有氮氣氣體的導入量變得越多，比阻抗越 下降的傾向，但若氮氣氣體的導入量超過第一真空氛圍之 全壓的50%，濺鍍氣體的導入量變得未滿全壓的50%，則 因爲濺鍍速度極端地低下，成膜效率惡化，所以氮氣氣體 之導入量的上限，係作爲第一真空氛圍的全壓之50 %以下
I 爲最佳。 -25- 200827463 <電極評估試驗> 將氮氣氣體之導入量作爲全壓之3%，形成添加金屬 (Ti、Zr )的含有量各別〇·1 at%、3 at% 、10 at%的導電 膜25。而且，作爲成膜對象物係使用玻璃基板和矽基板。 導電膜2 5的成膜條件，係除了將膜厚改變爲5 0 n m以外’ 係與上述「密接性、比阻抗、擴散試驗」的情況作爲相同 〇 於導電膜25的表面，更形成膜厚300nm的銅膜26， 作成層積了導電膜25和銅膜26之試驗片。而且，銅膜26 係於第二成膜室3內不導入氮氣氣體而濺鍍銅靶（純銅靶 )而成膜。 關於成膜對象物爲玻璃基板之試驗片，測定「比阻抗 」和「密接性」，關於成膜對象物爲矽基板之試驗片，測 定「向S i之擴散性」。 將該測定結果記載於下述表5、6之「Cu/ Cu-Ti」之 欄。而且，於表5、6的「Cu」之欄和「Cu-Ti」之欄’係 記載在上述表3、4的測定結果之中，氮氣氣體的導入量 爲全壓的3%，添加金屬之含有量係各別0 at%、0.1 at% 、3 at%、10 at%的情況之測定結果。 -26- 200827463 [表5] 添加元素 含有量 n2添加分壓 450°C退火後 [at%] [%] 比阻抗[μ Ω cm] 密接性 向Si的擴散 Cu 0 0 2.1 0/100 有 0.1 3.0 3.2 100/100 >frrr 1111: J \\\ Cu-Ti 3 3.0 3.5 100/100 >fnrr iflT 10 3.0 3.9 100/100 >fnr till j\\\ 0.1 3.0 2.1 100/100 ^fnr Ι1ΙΙΓ Cu/Cu-Ti 3 3.0 2.2 100/100 IHI 10 3.0 2.1 100/100 >fnr lilt 表5:電極評彳古試驗（添加金屬：Ti) _合計膜厚：350nm 成膜係無添加氮 [表6] 表6:電極評估試驗（添加金屬：Zr) 合計膜厚：350nm 添加元素 含有量 n2添加分壓 450°C退火後 [at%] [%] 比阻抗[μ Ω cm] 密接性 向Si的擴散 Cu 0 0 2.1 0/100 有 0.1 3.0 3.3 100/100 ^frrr 1ΠΙ： y v\\ Cu-Zr 3 3.0 3.7 100/100 >fnr lilt j\\\ 10 3.0 4.2 100/100 >fnr 1111： J\\\ 0.1 3.0 2.2 100/100 >£nrr Cu/Cu-Zr -¾ 3 3.0 2.1 100/100 dnL HUT j\\\ 10 3.0 2.1 100/100 fnr Mil ※(^成膜係無添加氮 *在基礎申請係膜構成例如記載爲「Cu - Zr/ Sr層」，但 比阻抗和密接性的試驗，係因爲非Si層，而是將作於玻 璃基板之上的膜作爲對象，所以削除Si層的記載。 如上述表5、6明暸地，於導電膜25的表面成膜了銅 膜26之層積膜，係不只與銅膜單體同程度地低比阻抗， -27- 200827463 而且與導電膜25相同地，密接性、和向Si 良。 由以上之情事，了解於以本申請的成膜 電膜25，形成以不含有添加金屬，而且不_ 條件製作之銅膜之物，係作爲與玻璃基板或 極特別優良。 <對ITO之接觸阻抗> 在上述「密接性、比阻抗、擴散試驗」 之中，準備：作爲成膜對象物使用玻璃基板 氣氣體之導入量爲全壓之3%，導電膜25 4 Ti、Zr )的含有量各別 〇.1 at%、3 at% 、ι 。於各試驗片的導電膜25表面形成了膜厚 薄膜。 在改變上述導電膜25，而使用形成了 的試驗片以外，係以與上述6種類的試驗片 成ITO薄膜。而且，銅膜係不導入氮氣氣儀 而形成。 關於形成了 ITO薄膜之狀態的試驗片， 行加熱處理之物（as depo.)、與在250°c連 之物、和在ITO膜與導電膜25 (或銅、A1 觸阻抗。將該測定結果記載於下述表7、8。 的防擴散性優 方法成膜之導 入氮氣氣體的 矽層密接之電 作成的試驗片 ί，成膜時的氮 7的添加金屬（ 〇 at%的試驗片 150nm 的 ITO A1膜、和銅膜 ~相同的條件形 I而濺鍍純銅靶 測定了 ：不進 I行了退火處理 膜）之間的接 -28- 200827463 [表7] 表7:接觸阻抗（添加金屬：Ti) ITO 膜厚：150nm 膜構成 Ti含有量 [at%] N2添加分壓 [%] 接觸H Ϊ 抗(Ω) as depo. 250°C退火後 ITO/Al/glass - - 138.5 441.9 ITO/Cu/glass - - 5.8 29.0 ITO/Cu- Ti/glass 0.1 3.0 5.8 30.1 3.0 3.0 5.6 28.8 10.0 3.0 6.1 29.2 [表8] 表8 :接觸阻抗（添力Π金屬：Zr) ITO 膜厚：150nm 膜構成 Ti含有量 [at%] N2添加分壓 r%i 接觸P- 巨抗(Ω) as depo. 250°C退火後 ITO/Al/glass - 痛 139.5 441.9 ITO/Cu/glass - 喝 5.8 29.0 ITO/Cu- Zr/glass 0.1 3.0 5.7 29.5 3.0 3.0 5.4 30.2 10.0 3.0 5.9 29.1 如由上述表7、8明暸地，A1膜係接觸阻抗高，特別 是退火處理後接觸阻抗高到不可能使用於TFT的程度。對 此，藉由本申請而形成的導電膜2 5，係接觸阻抗低至與銅 膜同程度，退火處理之接觸阻抗的上昇亦小。 因而，了解：藉由本發明而成膜之導電膜25，係不僅 如上述般地對於Si層或玻璃基板之密接性、比阻抗優良 ，向Si層之防擴散性優良，而且對於如ITO般的透明電 極之接觸阻抗亦低，作爲密接於ITO的電極亦優良。 -29- 200827463 <添加金屬的種類> 接著，換爲Ti和Zr，作爲副靶而使用記載於下述表 9的各添加金屬以外，係以與上述「密接性試驗」相同的 條件進行濺鍍，作成了各別含有1 at%添加金屬之導電_ 25(合金膜）。將添加元素的種類，與濺鍍時的真窆槽內 的氮氣分壓記載於下述表9。 -30- 200827463 [表9] 表9 :添加金屬的種類 添加元素 添加氣體 350°C退火後 450°c退火後 [各 lat%] N2分壓[%] 比阻抗 密接性 比阻抗 密接性 晒 2.0 0/100 2.0 0/100 Ag 1 2.7 100/100 2.7 100/100 B 0.1 3.1 100/100 2.9 100/100 Bi 5 4.8 100/100 4.3 100/100 C 50 4.2 100/100 3.9 100/100 Ce 3 4.4 100/100 4.3 100/100 Ce 0 8.8 54/100 8.7 53/100 Co 25 4.1 100/100 4.1 100/100 Cr 0.5 3.9 100/100 3.8 100/100 Fe 3 4.6 100/100 4.5 100/100 Hf 1 3.3 100/100 3.2 100/100 Hf 0 9.9 57/100 9.8 52/100 Nb 5 4.2 100/100 4.0 100/100 Nb 0 7.5 63/100 7.3 65/100 Os 0.1 4.7 100/100 4.6 100/100 Ru 5 3.8 100/100 3.5 100/100 Sn 25 3.6 100/100 3.6 100/100 Ta 50 3.9 100/100 3.5 100/100 Ta 0 7.6 55/100 7.4 52/100 Mo 25 3.7 100/100 3.4 100/100 Mn 1 3.1 100/100 3.0 100/100 Ni 0.1 3.3 100/100 3.3 100/100 V 10 4.1 100/100 4.1 100/100 V 0 7.9 63/100 7.5 64/100 w 1 4.7 100/100 4.2 100/100 Zn 0.5 4.9 100/100 4.8 100/100 Zn 0 6.8 55/100 6.5 57/100 比阻抗的單位爲μ Ω · c m -31 - 200827463 度 膜 表 況 壓 以 Λ La 例 定 源 域 膜 第 64 將形成了合金膜的基板在35(rc、45(rc之後退火溫 進行加熱處理’作成試料片，進行關於各試料片的合金 之比阻抗的測定、和密接性試驗。將該結果記載於上述 9 〇 如由上述表9可明暸地，在使用了各添加金屬的情 ’係比起在濺鍍時不含有氮氣氣體之情況（氮氣氣體分 〇% )，在含有氮氣氣體的情況係密接性提高。 由以上的結果，確認：作爲添加金屬係在Ti和Zr 外，亦可使用：Hf、V、Nb、Ta、Cr、Mo、W、Μη、Fe
Ru、Os、Co、Ni、Bi、Ag、Zn、Sn、B、C、A1、Si、 、C e、P r、N d 〇 接著，說明關於本發明的TFT (薄膜電晶體）之第 例。 第7 ( a )圖的符號4 1係表示於表面形成絕緣層（ 如：Si02層）42的透明基板，於絕緣層42的表面之特 區域係以S i作爲主成分，配置添加了摻雜物之砂層6 1。 於矽層61係形成源極區域62、和汲極區域64，於 極區域62與汲極區域64之間係形成通道區域63。 於矽層61的表面，係涵蓋源極區域62、和通道區 6 3、和汲極區域6 4而形成閘極氧化膜6 6，於閘極氧化 66的表面係配置閘極電極67。 絕緣層42之配置了閘極電極67之側的面係覆蓋著 ~^層間絕緣膜43。源極區域62的一*部分、和汲極區域 的一部分係從閘極氧化膜66超出，於第一層間絕緣膜 -32- 43 200827463 係形成：源極區域62從閘極氧化膜66超出的部分爲露 至底面的第一貫穿孔69a、和於底面，汲極區域64之從 極氧化膜66超出的部分露出之第二貫穿孔69b。 將此狀態的透明基板4 1作爲成膜對象物而搬入表 於第1圖的成膜裝置1，以表示於第2(b)圖的工程， 形成了第一層間絕緣膜43之側的面形成第一導電膜， 且以表示於第2(c)圖的工程，於第一導電膜的表面形 銅膜。 第7 ( b)圖係表示形成了第一導電膜52和銅膜53 狀態，第一導電膜52係與第一層間絕緣膜43的表面、 第一、第二貫穿孔69a、69b的內壁面及底面密接。因 ，第一導電膜52係在第一、第二貫穿孔69a、69b的底 ，各別密接於源極區域62的表面和汲極區域64的表面 另外，在此狀態，係第一、第二貫穿孔69a、69b的內 係以第一導電膜52與銅膜53塡充。 將該狀態的透明基板4 1，從第二成膜室3回到第一 膜室2，以與在第一層間絕緣膜43的表面形成第一導電 52的方法相同之方法，於銅膜53的表面形成第二導電 54 (第 7 ( c )圖）。 第7(c)圖的符號50係表示由第一、第二導電膜 、54與銅膜53所構成的導電體。以與第一、第二導電 52、54 —起層積銅膜53，可變低導電體50全體的阻抗 接著，圖案化此導電體50，分離導電體50之塡充 第一貫穿孔69a的部分、和塡充於第二貫穿孔69b的部 出 閘 示 在 而 成 的 與 而 面 〇 部 成 膜 膜 52 膜 〇 於 分 -33- 200827463 第7(d)圖的符號51係表示由塡充於導電體50的第 一貫穿孔69a之部分、和殘留於該周圍的部分所構成之源 極電極，同圖的符號5 5係表示由塡充於導電體5 0的第二 貫穿孔69b的部分、與殘留於該周圍的部分所構成之汲極 電極，源極電極51和汲極電極55係藉由上述圖案化而相 互地分離。 如上述地，因爲第一導電膜52係在第一、第二貫穿 孔6 9 a、6 9 b的底面密接於源極區域6 2和汲極區域6 4，所 以源極電極5 1的第一導電膜5 2爲電性地連接於源極區域 62，汲極電極55的第一導電膜52電性地連接於汲極區域 6 4 〇 因爲銅膜53和第二導電膜54係電性地連接於第一導 電膜52，所以源極電極51的銅膜53和第二導電膜54係 經由第一導電膜52而電性地連接源極區域62，汲極電極 55的銅膜53和第二導電膜54係經由第一導電膜52而電 性地連接於汲極區域64。因而，源極電極5 1全體被電性 地連接於源極區域62，汲極電極5 5全體被電性地連接於 汲極區域64。 接著，於透明基板4 1之形成了源極電極5 1和汲極電 極5 5之側的面，形成第二層間絕緣膜44，於第二層間絕 緣膜44表面的特定位置配置了遮蔽膜76之後，在第二層 間絕緣膜44的配置了遮蔽膜76之側的面，形成第三層間 絕緣膜46 (第8 ( a)圖）。 -34- 200827463 接著，在位於汲極電極55正上，形成連通第二、第 三層間絕緣膜44、46之第三貫穿孔72，於該第三貫穿孔 72的底面使汲極電極55的第二導電膜54露出之後，於形 成了第三貫穿孔72之側的面，藉由濺鍍法而形成ITO的 透明導電膜，圖案化該透明導電膜，以塡充第三貫穿孔72 的透明導電膜、與殘留於第三貫穿孔72上和其周圍之透 明導電膜而構成透明電極71 (第8(b)圖）。 第8(b)圖的符號40係表示在形成了透明電極71的 狀態之TFT面板（附有薄膜電晶體面板）。 如上述地，於第三貫穿孔72的底面係因爲位於汲極 電極55的第二導電膜54之表面，所以透明電極71係電 性地連接於汲極電極55的第二導電膜54。 因而，汲極電極55的銅膜53和第一導電膜52係經 由第二導電膜5 4而被電性地連接於透明電極7 1，汲極電 極5 5全體係電性地連接於透明電極7 1，經由汲極電極5 5 而電性地連接於透明電極7 1與汲極區域64。 源極電極5 1係連接於不圖示的源極配線。在源極電 極5 1與汲極電極5 5之間施加了電壓之狀態，若對閘極電 極67施加電壓，則在源極區域62和汲極區域64之間， 通過通道區域6 3而流過電流。透明電極7 1，係經由汲極 電極55、與汲極區域64、與通道區域63、與源極區域62 而被連接至源極電極51。 藉由本發明而成膜之第一、第二導電膜52、54係因 爲對於Si的密接性高，所以源極電極5 1和汲極電極55 -35- 200827463 係難以從矽層61剝下，而且第一、第二導電膜52、54 因爲防擴散性高，所以銅膜53的構成金屬（Cu )不擴 於矽層61。 另外，藉由本發明而形成的第一、第二導電膜52、 係除了比阻抗低之外，因爲與透明導電膜之間的接觸阻 亦低，所以此TFT60的源極電極51和汲極電極55係導 性優良。 如此，藉由本發明而成膜之導電膜，係作爲與矽層 或透明電極7 1密接的電極之阻障膜而合適。 而且，於TFT面板40的透明基板41表面上，係於 TFT60分離的位置亦配置閘極配線膜或源極配線膜等其 的配線或其他的電氣零件。在此，圖示閘極配線膜74。 以上係說明關於：第二導電膜54和汲極電極55的 面和裏面，各別配置第一、第二導電膜的情況，但本發 係不限定於此。 第9圖的符號80係表示藉由本發明而製造的TFT 板的第二例。此TFT面板80，係具有透明基板82、與 置於透明基板82表面的TFT90。 此TFT90的閘極電極83係配置於透明基板82表面 於透明基板82的配置了閘極電極83之側的面，係形成 蓋閘極電極83的表面及側面之絕緣膜84，於絕緣膜84 面的閘極電極83上的位置係配置矽層86，於從絕緣膜 表面的矽層8 6分離的位置，被配置由透明導電膜所構 的透明電極8 5。 係 散 54 抗 通 6 1 從 他 表 明 面 配 覆 表 84 成 -36- 200827463 地 源 域 部 密 明 形 銅 板 對 露 之 電 極 膜 92 8 5 汲 於矽層86係形成表示於第8(b)圖之矽層61同樣 形成源極區域87、與通道區域88、與汲極區域89。於 極區域8 7的表面係源極電極91的底面密接，於汲極區 89的表面係汲極電極92的底面密接。汲極電極92係一 分被伸長至透明電極85，該底面與透明電極85的表面 接，因而汲極電極92的底面係密著於汲極區域89和透 電極85雙方。 源極電極9 1和汲極電極9 2，係具有藉由本發明的 成方法而形成的導電膜93，配置於該導電膜93表面的 膜94。 源極電極9 1與汲極電極92，係例如：將於透明基 82的表面上露出透明電極85、與矽層86之物作爲成膜 象物而使用，於該成膜對象物的透明電極8 5與矽層8 6 出的面全部形成導電膜，於該導電膜的表面形成了銅膜 後，將導電膜與銅膜一起進行圖案化而形成。 於汲極電極92和源極電極9 1的底面係各別放置導 膜93。如上述地，汲極電極92的底面係因爲密接於汲 區域89和透明電極85雙方，所以汲極電極92的導電 93，係電性地連接於透明電極85和汲極區域89雙方。 銅膜94係因爲與導電膜93密接，所以汲極電極 的銅膜94，係經由導電膜93而電性地連接於透明電極 和汲極區域89雙方，汲極電極92全體被電性地連接於 極區域8 9和透明電極8 5雙方。 另外，源極電極91係因爲底面密接於源極區域87 -37- 200827463 所以源極電極9 1的導電膜9 3係電性地連接於源極區域8 7 ，源極電極91的銅膜94係經由導電膜93而電性地連接 於源極區域8 7，源極電極9 1全體被電性地連接於源極區 域87。 如上述地，藉由本發明而成膜的導電膜93係因爲與 ITO之接觸阻抗低，所以汲極電極92與透明電極85的導 通性優良。 在此TFT面板80，源極電極91亦被連接於不圖示的 源極配線。在源極電極9 1與汲極電極92之間施加了電壓 之狀態，若對閘極電極8 3施加電壓，則在源極區域8 7和 汲極區域8 9之間，通過通道區域8 8而流過電流。透明電 極8 5，係經由源極區域8 7、與通道區域8 8、與汲極區域 89、與汲極電極92而被連接至源極電極91。 以上係說明有關在將源極電極和汲極電極以導電膜、 與銅膜構成的情況，但本發明係不被限定於此。第1 〇圖 的符號140，係表示本發明的第三例之TFT面板，此TFT 面板1 4 0，係在源極電極1 5 1和汲極電極1 5 5，僅以藉由 本發明而形成的導電膜而構成以外，係與表示於上述第8 (b)圖之TFT面板40具有相同的構成。在不層積銅膜下 ，阻抗係變高，但如比起A1等則可得阻抗低的膜。 本發明的TFT面板，係例如可使用於液晶顯示器或有 機EL顯示裝置等。 以上係作爲透明電極71、85的構成材料而使用ITO ，但本發明係不限定於此，在ITO以外亦可使用氧化鋅膜 -38- 200827463 等，由各式各樣的金屬氧化物所構成的透明導電膜。 另外，使用於導電膜的成膜之靶部1 〇亦不特別被限 定。例如，將靶部1 〇，以將銅作爲主成分，且含有一種以 上添加金屬之1片的靶（合金靶）構成亦佳。 合金靶的形狀係不特別限定，例如：平面形狀爲長方 形、正方形、圓形等的板狀。 合金靶係取代第1圖的靶部1 0，而配置於成膜室（第 一成膜室2 )內部。將成膜對象物，以將應成膜導電膜的 面，朝向合金靶的表面而配置的狀態，灑鍍合金靶，成膜 導電膜。在磁控濺鍍靶的情況，係先將磁場形成裝置14 配置於合金靶的背面側。 若濺鍍合金靶，則從該靶放出銅和添加金屬的合金濺 鍍粒子、和銅的濺鍍粒子、添加金屬的濺鍍粒子。 總之，在靶部1 0以合金靶而構成的情況、或是在靶 部1 0以主靶1 1和副靶1 2構成的情況，不論在哪個情況 ，從靶部1 0係都藉由濺鍍而放出銅原子和添加金屬原子 ，於成膜對象物的表面成長含有銅原子和添加金屬原子雙 方的導電膜（第一、第二導電膜）。 以上係說明關於將以銅作爲主成分的銅膜5 3、和導電 膜（第一、第二導電膜52、54 )使用各別的靶而作成的情 況，但本發明不被限定於此。 例如：在第一成膜室2內部，一邊導入氮氣氣體和濺 鍍氣體、同時濺鍍靶部1 0而成膜了導電膜之後，真空排 氣第一成膜室2內部，在比導電膜成膜時更使第一成膜室 -39- 200827463 2內部的氮氣氣體分壓下降之後，將與使用於導電膜 膜之相同的靶部1 〇進行濺鍍而成膜亦佳。 在此情況，銅膜係含有與第一、第二導電膜相同的 加金屬，但因爲成膜時的氮氣氣體分壓低，所以比起胃 、第二導電膜，比阻抗更變低。 第一、第二導電膜5 2、5 4係使用相同的靶部丨〇而 膜亦佳，而且使用相異的靶部1 〇而成膜，改變添加金 的種類或含有量亦佳。另外，在成膜第一、第二導電膜 、54時的氮氣分壓相同亦佳，而且改變氮氣分壓亦佳。 退火處理的方法係不特別限定，但在真空氛圍中進 爲理想，另外，將形成了導電膜的狀態之成膜對象物， 向其他的成膜室或加熱裝置搬運的時侯，不將成膜對象 曝露於大氣中，而在真空氛圍中搬運爲理想。 濺鍍氣體係不限定於Ar，在Ar以外亦可使用Ne Xe等。另外，藉由本發明而形成的導電膜，係不僅 TFT或TFT面板的電極或阻障膜，亦可使用於半導體元 或配線板等其他的電子零件之阻障膜或電極（配線膜） 在層積導電膜和銅膜的情況，導電膜的膜厚係不特 限定，但因爲若過厚則電極全體的比阻抗變高，所以爲 極全體的膜厚之1 / 3以下爲理想。另外，若考慮對於 層或玻璃基板之密接性和防擴散性，則導電膜的膜厚 10nm以上爲理想。 另外，氮化氣體係不特別限定於在化學構造中含有 原子之氣體，在氮（N2 )以外，亦可使用NH3、聯胺、 成 添 成 屬 5 2 行 在 物 爲 件 〇 別 電 矽 爲 氮 胺 -40 - 200827463 系烷基化合物、疊氮化合物等。這些氮化氣體係單獨使用 亦佳，而且混合2種以上而使用亦佳。 透明基板係不限定於玻璃基板，例如亦可使用石英基 板、塑膠基板。 使用於本發明的矽層的種類或製造方法係不特別地限 定’例如可廣泛地使用··以濺鍍法或蒸鍍法等而堆積的矽 層（非結晶矽層、聚矽層）等，被使用於TFT的矽層之物 〇 使用於本發明的添加金屬係Ti、Zr、Hf、V、Nb、Ta 、C r、Μ o、W、Μ n、F e、R u、O s、C ο、N i、B i、A g、Z n 、Sn、B、C、A1、Si、La、Ce、Pr、Nd 爲理想，這些係 只使用一種而形成含有一種添加金屬的導電膜亦佳，而且 使用2種以上，形成含有2種以上的添加金屬之導電膜亦 佳。在上述添加金屬之中，於本申請書係如Ti和Zr般的 第四族元素爲特別合適。 以上，係說明關於閘極電極67、83被配置於矽層61 、8 6的表面之所謂的頂閘極型的TFT，但本發明係不被限 定於此。 如藉由本發明，則亦可於玻璃基板的表面形成閘極電 極’製造所謂的底閘極型的TFT。 以下，說明有關爲底閘極型TFT之第四例的TFT、和 該製造工程。 於第1圖的成膜裝置1之第一成膜室2內部，搬入作 爲成膜對象物之基板（例如：玻璃基板）。 -41 - 200827463 於基板的表面，以與在上述第7(a)〜（c)說明的工 程相同的工程，將第一導電膜、銅膜、第二導電膜以記載 的順序層積，形成導電體。 第13(a)圖，係表示於基板211表面形成了導電體 2 1 3的狀態。 接著，若將導電體2 1 3藉由攝影工程、鈾刻工程而進 行圖案化，則如第1 3 ( b )圖所示地，藉由已被圖案化的 導電體213，形成閘極電極215和儲存電容電極212。 於基板2 1 1的形成了閘極電極2 1 5、和儲存電容電極 212的面，藉由CVD法等，而成膜由氮化矽膜（SiN)、 氧化矽膜（Si02 )、或是氮氧化矽膜（SiON )所構成的閘 極絕緣膜2 1 4。 第1 5圖，係配置了閘極電極2 1 5 (或儲存電容電極 2 1 2 )的部分之放大剖面圖。 閘極電極2 1 5和儲存電容電極2 1 2係具有上述的第一 、第二導電膜251、252、和銅膜253。第一導電膜251係 密接於基板2 1 1，第二導電膜2 5 2係與閘極絕緣膜2 1 4密 接，於第一、第二導電膜251、252之間有銅膜25 3。 第一、第二導電膜251、252係因爲含有氮和添加金 屬，所以對於基板2 1 1與閘極絕緣膜2 1 4的密接性高。另 外，因爲於第一、第二導電膜251、25 2之間’配置電阻 低的銅膜2 5 3，所以閘極電極2 1 5和儲存電容電極2 1 2係 全體的電阻低。 形成閘極絕緣膜2 1 4之後’藉由C V D法等’而於閘 -42- 200827463 極絕緣膜2 1 4的表面，例如形成由非結晶矽 半導體層（通道區域）216(第13(d)圖） 接著，藉由CVD法等而於通道半導體Λ ，形成以矽作爲主成分，含有不純物之歐姆f (e)圖）。 接著，將形成了歐姆層2 1 7的基板2 1 1 的成膜裝置1之第一成膜室2內部，以與上 的成膜相同的工程，將第一導電膜2 5 1、和 第二導電膜2 5 2層積至已記載的順序，形成 第 14(a)圖）。 接著，將導電體223、和歐姆層217、 層2 1 6藉由攝影工程和蝕刻工程而圖案化。 藉由該圖案化，殘留通道半導體層216 電極2 1 5正上的位置的部分、和位於閘極電 的部分。 另外，藉由該圖案化，歐姆層217及導 於通道半導體層2 1 6上的部分之中，位於閘 央正上的部分係除去，留下位於閘極電極2 1 分。 第14 ( b )圖的符號225、226，係各別 導體層（源極區域）和汲極半導體層（汲極 半導體層225和汲極半導體層226，係以 2 1 7的閘極電極2 1 5兩側的部分而構成。 同圖的符號221、222係表示源極電極 所構成的通道 〇 f 2 1 6的表面 野217 (第13 ，搬入第1圖 述導電體213 銅膜2 5 3、和 導電體223 ( 和通道半導體 之，位於閘極 極2 1 5的兩側 電體2 2 3之位 極電極2 1 5中 .5的兩側之部 表示：源極半 區域）。源極 殘留於歐姆層 和汲極電極。 -43- 200827463 源極電極221和汲極電極222，係以殘留於導電體223的 閘極電極2 1 5兩側位置的部分而構成。 接著，於源極電極221和汲極電極222的表面，藉由 CVD法等，而形成由氮化矽膜、氧化矽膜、或是氮氧化矽 膜所構成的層間絕緣膜224 (第1 4 ( c )圖）。 第14 ( c )圖的符號220係表示在形成了層間絕緣膜 224的狀態之薄膜電晶體（TFT)。同圖的符號210係表 示附有薄膜電晶體面板。 源極電極221、和汲極電極222係與閘極電極215或 儲存電容電極212同樣地，具有第一、第二導電膜25 1、 2 52、和銅膜2 5 3。第一導電膜251係密接於歐姆層217， 第二導電膜25 2係密接於層間絕緣膜224，銅膜25 3係在 於第一、第二導電膜251、252之間。 歐姆層217係以矽作爲主成分。第一、第二導電膜 25 1、252係因爲含有氮和添加金屬，所以與矽或絕緣膜的 密接性高。因而，源極電極22 1和汲極電極222，係難以 從歐姆層2 1 7或層間絕緣膜224剝下。另外，銅不會從第 一、第二導電膜251、252，擴散至歐姆層217。 此薄膜電晶體220，在源極半導體層225和汲極半導 體層226之間、和源極電極221和汲極電極222之間，係 藉由位於閘極電極2 1 5中央的正上之開口 2 1 8而相互地分 離。該開口 218係被塡充層間絕緣膜224。 通道半導體層216爲與源極及汲極半導體層225、226 相同導電型，但不純物濃度變低。 -44- 200827463 於源極電極2 2 1和汲極電極2 2 2之間施加電壓，在源 極半導體層225和汲極半導體層226之間施加電壓的狀態 ，若對閘極電極2 1 5施加電壓，則經由通道半導體層2 1 6 的閘極絕緣膜2 1 4而於與閘極電極2 1 5接觸的部分，形成 低阻抗的儲存層，經由該儲存層而電性地連接源極半導體 層225和汲極半導體層226，流過電流。 而且，通道半導體層216爲與源極及汲極半導體層 225、226相反的導電型亦佳。 在此情況，在源極半導體層225和汲極半導體層226 之間施加電壓的狀態，若對閘極電極2 1 5施加電壓，則經 由通道半導體層2 1 6的閘極絕緣膜2 1 4而於與閘極電極 215接觸的部分，形成源極及汲極半導體層22 5、226相同 導電型的反轉層，藉由該反轉層而電性地連接源極半導體 層225和汲極半導體層226，流過電流。 第14 ( d)圖，係表示：在將層間絕緣膜224的汲極 電極222或源極電極22 1 (在此爲汲極電極2 22 )上的部 分、和儲存電容電極2 1 2上的部分開窗之後，將已圖案化 的透明導電膜配置於層間絕緣膜224上的狀態。 同圖的符號227係表示由位於透明導電膜的薄膜電晶 體220的側方之部分所構成的畫素電極。 同圖的符號228係表示由位於透明導電膜的薄膜電晶 體220之上的部分，由與汲極電極222接觸的部分所構成 的連接部。 畫素電極2 2 7係經由連接部2 2 8而電性地連接於汲極 -45- 200827463 電極2 2 2，若是電性地連接於源極半導體層2 2 5和汲極半 導體層226，則電流流過畫素電極227 ° 第16圖的符號204，係表示形成TFT220的基板211 、和於面板240之間配置了液晶241的液晶顯示裝置。 面板240係具有玻璃基板242、和配置於玻璃基板 242的表面上之相對電極245。相對電極245、和畫素電極 227係挾持液晶241而相對。 控制施加於畫素電極227與相對電極245之間的電壓 ，可改變液晶241的光透過率。 而且，液晶表示装置204，係變爲第四例的TFT220 ’ 使用形成了第一〜第三例的TFT任一個之基板21 1而作成 亦佳。 構成電極的導電體223係不限定於3層構造之物，在 源極電極2 2 1、和汲極電極2 2 2、和閘極電極2 1 5、和儲存 電容電極212之中，至少將一個以上的電極，僅以第一導 電膜2 5 1構成亦佳。 藉由本發明而成膜的導電膜，係因爲以銅作爲主成分 ，含有添加金屬，所以對玻璃基板、矽層、或透明導電膜 等各種之物，密接性高。因而，導電膜的成膜對象物亦不 特別限定。 例如：使用透明導電膜露出的成膜對象物’於該透明 導電膜的表面成膜導電膜亦佳。另外’使用玻璃基板和矽 層露出的成膜對象物，於玻璃基板的表面和矽層的表面形 成導電膜亦佳。而且，使用玻璃基板和透明導電膜和矽層 -46- 200827463 爲各別露出的成膜對象物，於玻璃基板的表面、和透明導 電膜的表面、和矽層的表面，各別成膜導電膜亦佳。 【圖式簡單說明】 [第1圖]說明使用於本發明的成膜裝置之一例的剖面 圖。 [第2圖](a )〜（c ):說明成膜導電膜和銅膜的工程 之剖面圖。 [第3圖]表示氮氣氣體的分壓與比阻抗的關係之線圖 (Ti )。 [第4圖]表示後退火溫度與比阻抗的關係之線圖（Ti )〇 [第5圖]表示導電膜的矽層擴散性之電子顯微鏡攝影 〇 [第6圖]表示銅膜的矽層擴散性之電子顯微鏡攝影。 [第7圖](a)〜（d):說明製造第一例的TFT面板 的工程的前半之剖面圖。 [第8圖](a) 、( b ):說明製造第一例的TFT面板 的工程的後半之剖面圖。 [第9圖]說明藉由本發明而製造的TFT面板之第二例 的剖面圖。 [第10圖]說明藉由本發明而製造的TFT面板之第三 例的剖面圖。 [第1 1圖]表示氮氣氣體的分壓與比阻抗的關係之線圖 -47- 200827463 (Zr )。 [第1 2圖]表示後退火溫度與比阻抗的關係之線圖（Z r )° [第13圖](a)〜（e ):說明製造第四例的TFT的工 程的前半之剖面圖。 [第14圖](a)〜（d):說明製造第四例的TFT的工 程的後半之剖面圖。 [第1 5圖]用以說明閘極電極和儲存電容電極之放大咅iJ 面圖。 [第1 6圖]用以說明液晶顯示裝置之一例的剖面圖。 【主要元件符號說明】 1 :成膜裝置 2:第一成膜室（真空槽） 3 :第二成膜室 4 :加熱手段 5 :電源 6 :濺鍍氣體供給系統 7 :基板夾具 8 ·氮氣氣體供給系統 9 :真空排氣系統 1 0 :靶部 1 1 :主靶 1 2 :副靶 -48- 200827463 1 4 :磁場形成裝置 1 5 :銅靶 2 1 :成膜對象物 22 :基板 23 :矽層 25 :導電膜 25 :導電膜（第一、第二導電膜） 26 :銅膜 40 : TFT面板 41 :基板 4 1 :透明基板 42 :絕緣層 43 :第一層間絕緣膜 44 :第二層間絕緣膜 50 :導電體 5 1 :源極電極 52 :導電膜（第一、第二導電膜） 52 :第一導電膜 5 3 :銅膜 54 :導電膜（第一、第二導電膜） 54 :第二導電膜 5 5 :汲極電極
60 : TFT 61 :砂層 -49- 200827463 6 2 :源極區域 6 3 :通道區域 64 :汲極區域 66 :閘極氧化膜 6 7 :聞極電極 69a :第一貫穿孔 69b :第二貫穿孔 71 :透明電極（透明導電膜） 7 1 :透明電極 72 ··第三貫穿孔 74 :閘極配線膜 76 :遮蔽膜 8 0: T F T面板 8 2 :基板 8 2 :透明基板 8 3 :閘極電極 84 :絕緣膜 85 :透明電極（透明導電膜） 8 6 :矽層 8 7 :源極區域 8 8 :通道區域
8 9 :汲極區域 90 : TFT 9 1 :源極電極 -50- 200827463 9 2 :汲極電極 93 :導電膜（第一、第二導電膜） 93 :導電膜 94 :銅膜 140 ： TFT 面板 1 5 1 :源極電極 1 5 5 :汲極電極 204 :液晶顯示裝置 2 1 0 :附有薄膜電晶體面板 2 1 1 :基板 212:儲存電容電極 213 :導電體 2 1 4 :閘極絕緣膜 2 1 5 :閘極電極 216 :通道半導體層 2 1 7 :歐姆層 2 1 8 ··開口
220 ： TFT 220 :薄膜電晶體 2 2 1 :源極電極 2 2 2 :汲極電極 223 :導電體 224 :層間絕緣膜 2 2 5 :源極區域 -51 - 200827463 225 ： 226 ： 226 ： 227 ： 228 ： 240 ： 241 ： 242 ： 245 ： 251 ： 252 ： 2 5 3 ： 源極半導體層 汲極區域 汲極半導體層 畫素電極 連接部 面板 液晶 玻璃基板 相對電極 第一導電膜 第二導電膜 銅膜 -52

Claims (1)

  1. 200827463 十、申請專利範圍 1· 一種導電膜形成方法，係藉由濺鍍法，在真空氛 圍中於成膜對象物表面，形成將銅作爲主成分，並含有添 加金屬之導電膜，其特徵爲： 一邊將於化學構造中具有氮原子的氮化氣體供給於前 述真空氛圍中、同時在前述真空氛圍中濺鍍以銅作爲主成 分的靶， 使由 Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、 Fe、Ru、Os、Co、Ni、Bi、Ag、Zn、Sn、B、C、A1、Si 、La、Ce、Pr、Nd所構成的群選擇任1種的添加金屬之 原子與銅原子從則述？E放出，形成前述導電膜。 2 .如申請專利範圍第1項所記載的導電膜形成方法 ，其中，使用於表面露出矽層、和玻璃基板、和透明導電 膜之任1個或2個以上之前述成膜對象物。 3 ·如申請專利範圍第2項所記載的導電膜形成方法， 其中， 於前述添加金屬選擇Ti、 於前述氮化氣體選擇氮氣氣體 以對於前述真空氛圍的全壓之前述氮氣氣體的分壓成 爲0.1 %以上、50%以下的方式，導入前述氮氣氣體，於前 述導電膜中使Ti含有〇·1原子％以上。 4. 一種薄膜電晶體，係具有閘極電極、與以矽作爲 主成分的汲極區域、與以矽作爲主成分之源極區域， 若對前述閘極電極施加電壓’則前述汲極區域和前述 -53- 200827463 源極區域導通，其特徵爲： Μ Μ述汲極區域的表面、和前述源極區域的表面之任 一方或兩方係形成以銅作爲主成分之第一導電膜， 前述第一導電膜，係將前述汲極區域和前述源極區域 之任一方或雙方露出之成膜對象物配置於真空氛圍， -_ @在化學構造中具有氮原子之氮化氣體供給於前 述真空氛圍中、同時在前述真空氛圍中濺鍍以銅作爲主成 分之靶， 使由 Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Μη、 Fe、Ru、Os、C o、Ni、B i、Ag、Zn、Sn、B、C、A1、Si 、：La、Ce、Pr、Nd所構成的群而選擇之任1種的添加金 屬之原子、與銅原子從前述靶放出而形成。 5 ·如申請專利範圍第4項所記載的薄膜電晶體，其 中， 前述第一導電膜係作爲前述添加金屬而以原子％ 以上含有Ti， 前述第一導電膜，係以將對於前述真空氛圍的全壓之 前述氮化氣體的分壓成爲0.1 %以上、50%以下的方式，供 給由氮氣氣體所構成之前述氮化氣體而形成。 6 . —種附有薄膜電晶體面板，係 具有基板， 於前述基板表面上係各別配置薄膜電晶體、與透明導 電膜， 前述薄膜電晶體係具有閘極電極、與以矽作爲主成分 -54- 200827463 的汲極區域、與以矽作爲主成分之源極區域， 若對前述閘極電極施加電壓，則前述汲極區域和前述 源極區域導通，前述透明導電膜被連接於前述源極區域， 其特徵爲： 於前述汲極區域的表面、和前述源極區域的表面之任 一方或兩方係形成以銅作爲主成分之第一導電膜， 前述第一導電膜，係將前述汲極區域和前述源極區域 之任一方或雙方露出之成膜對象物配置於真空氛圍， -邊將在化學構造中具有氮原子之氮化氣體供給於前 述真空氛圍中、同時在前述真空氛圍中濺鍍以銅作爲主成 分之靶， 使由 Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、 Fe、Ru、〇s、c〇、Ni、Bi、Ag、Zn、Sn、B、C、A1、Si 、：La、Ce、Pr、Nd所構成的群而選擇之任1種的添加金 屬之原子、與銅原子從前述靶放出而形成。 7 .如申請專利範圍第6項所記載的附有薄膜電晶體 面板’其中，前述第一導電膜，係密接於前述汲極區域、 和前述透明導電膜雙方。 8 ·如申請專利範圍第6項所記載的附有薄膜電晶體 面板，其中， 於前述添加金屬選擇Ti、 於前述氮化氣體使用氮氣氣體 以對於前述真空氛圍的全壓之前述氮氣氣體的分壓成 爲0.1%以上、50%以下的方式，導入前述氮氣氣體，於前 -55- 200827463 述第一導電膜中以0.1原子°/。以上含有Ti。 9.如申請專利範圍第6項所記載的附有薄膜電晶體 面板，其中， 於前述第一導電膜的表面上’係配置與前述第一導電 膜電性地連接之第二導電膜， 前述透明導電膜係配置於前述第二導電膜的表面， 前述第二導電膜，係：將前述薄膜電晶體、和形成了 前述第一導電膜的狀態下之前述基板配置於真空氛圍， 一邊將於化學構造中具有氮原子的氮化氣體供給於前 述真空氛圍中、同時在前述真空氛圍中灑鍍以銅作爲主成 分的革巴， 使由 Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Μη、 Fe 、 Ru 、 Os 、 Cο 、 Ni 、 Bi 、 Ag 、 Zn 、 Sn 、 B 、 C 、 A1 、 Si 、La、Ce、Pr、Nd所構成的群選擇任1種的添加金屬之 原子與銅原子從前述靶放出而形成。 1 0·如申請專利範圍第9項所記載的附有薄膜電晶體 面板，其中， 於前述第一導電膜的表面係配置以銅作爲主成分的銅 膜， 作爲前述成膜對象物，使用前述銅膜露出者， 前述第二導電膜係形成於前述銅膜的表面。 1 1 ·如申請專利範圍第9項所記載的附有薄膜電晶體 面板，其中， 於前述添加金屬選擇Ti、 -56- 200827463 於前述氮化氣體使用氮氣氣體 以對於前述真空氛圍的全壓之前述氮氣氣體的分壓成 爲0.1%以上、50%以下的方式，導入前述氮氣氣體，於前 述第二導電膜中以0.1原子％以上含有Ti。 1 2· —種薄膜電晶體的製造方法，具有：在以矽作爲 主成分的矽層、和玻璃基板、和透明導電膜之中，接觸於 任1個或2個以上之導電膜， 前述導電膜係以銅作爲主成分，其特徵爲： 在將在前述矽層、和前述玻璃基板、和前述透明導電 膜之中，任1個或2個以上露出之成膜對象物配置於真空 氛圍之狀態， 一邊將在化學構造中具有氮原子之氮化氣體供給於前 述真空氛圍中、同時在前述真空氛圍中濺鍍以銅作爲主成 分之革巴， 使由 Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Μη、 Fe、Ru、Os、Co、Ni、Bi、Ag、Zn、Sn、B、C、A1、Si 、La、Ce、Pr、Nd所構成的群而選擇之任1種的添加金 屬之原子、與銅原子從前述耙放出而形成前述導電膜。 1 3 .如申請專利範圍第1 2項所記載的薄膜電晶體的 製造方法，其中，以對於前述真空氛圍的全壓之前述氮化 氣體的分壓成爲0.1 %以上、50%以下的方式，導入前述氮 化氣體，進行前述濺鍍。 14· 一種薄膜電晶體的製造方法，具有 以矽作爲主成分的矽層、和 -57- 200827463 與前述矽層接觸之第一導電膜、和 以銅作爲主成分，形成於前述第一導電膜的表面之銅 膜、和 形成於前述銅膜的表面之第二導電膜； 透明導電膜接觸於前述第二導電膜， 前述第一、第二導電膜係以銅作爲主成分，其特徵爲 一邊將在化學構造中具有氮原子之氮化氣體供給於前 述真空氛圍中、同時在前述真空氛圍中濺鍍以銅作爲主成 分之靶， 使由 Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Μη、 Fe 、 Ru 、 Os 、 Co 、 Ni 、 Bi 、 Ag 、 Zn 、 Sn 、 B 、 C 、 A1 、 Si 、La、Ce、Pr、Nd所構成的群而選擇之任1種的添加金 屬之原子、與銅原子從前述靶放出而形成前述第一、第二 導電膜之任一方或雙方。 1 5 ·如申請專利範圍第1 4項所記載的薄膜電晶體的 製造方法，其中，以對於前述真空氛圍的全壓之前述氮化 氣體的分壓成爲0.1 %以上、50%以下的方式，導入前述氮 化氣體，進行前述濺鍍。 -58-
TW096138274A 2006-10-12 2007-10-12 Conductive film forming method, thin film transistor, panel with thin film transistor and thin film transistor manufacturing method TW200827463A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006278754 2006-10-12

Publications (1)

Publication Number Publication Date
TW200827463A true TW200827463A (en) 2008-07-01

Family

ID=39282944

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096138274A TW200827463A (en) 2006-10-12 2007-10-12 Conductive film forming method, thin film transistor, panel with thin film transistor and thin film transistor manufacturing method

Country Status (7)

Country Link
US (1) US20090184322A1 (zh)
EP (1) EP2091072A4 (zh)
JP (1) JPWO2008044757A1 (zh)
KR (1) KR101067364B1 (zh)
CN (1) CN101512730A (zh)
TW (1) TW200827463A (zh)
WO (1) WO2008044757A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI478248B (zh) * 2012-09-17 2015-03-21

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5420964B2 (ja) * 2009-04-28 2014-02-19 株式会社神戸製鋼所 表示装置およびこれに用いるＣｕ合金膜
JP5416470B2 (ja) * 2009-04-28 2014-02-12 株式会社神戸製鋼所 表示装置およびこれに用いるＣｕ合金膜
JP5548396B2 (ja) 2009-06-12 2014-07-16 三菱マテリアル株式会社 薄膜トランジスタ用配線層構造及びその製造方法
KR101198312B1 (ko) * 2010-10-22 2012-11-07 주승기 구리 하부 게이트 구조를 갖는 다결정 실리콘 박막 트랜지스터의 제조방법
KR101323151B1 (ko) * 2011-09-09 2013-10-30 가부시키가이샤 에스에이치 카퍼프로덕츠 구리-망간합금 스퍼터링 타겟재, 그것을 사용한 박막 트랜지스터 배선 및 박막 트랜지스터
JP6091911B2 (ja) * 2013-01-29 2017-03-08 株式会社Ｓｈカッパープロダクツ Ｃｕ−Ｍｎ合金スパッタリングターゲット材、Ｃｕ−Ｍｎ合金スパッタリングターゲット材の製造方法、および半導体素子
CN103839604A (zh) * 2014-02-26 2014-06-04 京东方科技集团股份有限公司 导电膜及其制备方法、阵列基板
CN104611677B (zh) * 2015-01-28 2018-01-19 西安交通大学 一种层界面结构可控的CuNb/Cu纳米合金薄膜制备方法
CN104701384A (zh) * 2015-04-09 2015-06-10 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
US10760156B2 (en) 2017-10-13 2020-09-01 Honeywell International Inc. Copper manganese sputtering target
US11035036B2 (en) 2018-02-01 2021-06-15 Honeywell International Inc. Method of forming copper alloy sputtering targets with refined shape and microstructure
JP7339016B2 (ja) * 2019-04-24 2023-09-05 株式会社アルバック 表示装置、配線膜、配線膜製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920002376B1 (ko) * 1989-12-30 1992-03-23 삼성전관 주식회사 박막 el 표시소자
JPH0547760A (ja) * 1991-08-12 1993-02-26 Hitachi Ltd 半導体集積回路装置、その製造方法およびその製造に用いるスパツタターゲツト
JP2606548B2 (ja) * 1993-04-27 1997-05-07 日本電気株式会社 Ｃｕ配線およびその形成方法
JPH0790546A (ja) * 1993-09-24 1995-04-04 Sumitomo Metal Ind Ltd 半導体装置およびその製造方法
KR100186540B1 (ko) 1996-04-25 1999-03-20 구자홍 피디피의 전극 및 그 형성방법
JPH10133597A (ja) * 1996-07-26 1998-05-22 Canon Inc 配線基板、該配線基板の製造方法、該配線基板を備えた液晶素子及び該液晶素子の製造方法
US6219125B1 (en) * 1996-07-26 2001-04-17 Canon Kabushiki Kaisha Electrode plate, process for producing the plate, for an LCD having a laminated electrode with a metal nitride layer
TW380308B (en) 1997-07-03 2000-01-21 Motorola Inc Semiconductor device and a process for forming the device
JPH11102909A (ja) * 1997-09-29 1999-04-13 Sony Corp 銅合金配線の形成方法
JPH11288936A (ja) * 1998-04-01 1999-10-19 Ricoh Co Ltd 半導体装置の製造方法
JP3916334B2 (ja) * 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
JP4360716B2 (ja) * 1999-09-02 2009-11-11 株式会社アルバック 銅薄膜製造方法、及びその方法に用いるスパッタ装置
JP2001223365A (ja) * 2000-02-10 2001-08-17 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
KR100413632B1 (ko) 2001-07-23 2003-12-31 학교법인 인하학원 수소 플라즈마 및 급속 열처리의 이중 전처리 단계를포함하는 구리 전착방법
KR100897505B1 (ko) * 2002-11-19 2009-05-15 삼성전자주식회사 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조 방법
JP2005158887A (ja) 2003-11-21 2005-06-16 Dept Corp 回路基板及びその製造方法
JP2006077295A (ja) * 2004-09-09 2006-03-23 Tosoh Corp Ｃｕ合金配線材料及びＣｕ合金スパッタリングターゲット
TWI242290B (en) * 2004-11-22 2005-10-21 Au Optronics Corp Fabrication method of thin film transistor
KR20060062913A (ko) * 2004-12-06 2006-06-12 삼성전자주식회사 표시 장치용 배선과 상기 배선을 포함하는 박막트랜지스터 표시판 및 그 제조 방법
CN101326303B (zh) * 2005-10-18 2012-07-18 西南研究院 抗侵蚀涂层

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI478248B (zh) * 2012-09-17 2015-03-21

Also Published As

Publication number Publication date
KR20090045255A (ko) 2009-05-07
WO2008044757A1 (en) 2008-04-17
CN101512730A (zh) 2009-08-19
EP2091072A4 (en) 2015-07-15
EP2091072A1 (en) 2009-08-19
JPWO2008044757A1 (ja) 2010-02-18
KR101067364B1 (ko) 2011-09-23
US20090184322A1 (en) 2009-07-23

Similar Documents

Publication Publication Date Title
TW200827463A (en) Conductive film forming method, thin film transistor, panel with thin film transistor and thin film transistor manufacturing method
TWI390059B (zh) 導電膜形成方法、薄膜電晶體、具薄膜電晶體之面板、及薄膜電晶體之製造方法
TWI430396B (zh) 配線膜之形成方法、電晶體及電子裝置
TWI324394B (en) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
TWI395270B (zh) 配線膜之形成方法、電晶體及電子裝置
TW201140829A (en) Semiconductor device and method for manufacturing the same
TWI652359B (zh) 積層配線膜及薄膜電晶體元件
TW200950100A (en) A method for manufacturing a thin-film transistor, a thin-film transistor
JP2011171334A (ja) コンタクトプラグ、配線、半導体装置およびコンタクトプラグ形成方法
WO2010013636A1 (ja) 配線膜、薄膜トランジスタ、ターゲット、配線膜の形成方法
TW440937B (en) Iridium conductive electrode/barrier structure and method for same
JP2008124450A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法
JP2008112989A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
TW201042059A (en) Cu alloy film, and display device
TW201214623A (en) Wiring structure, display device, and semiconductor device
JP5424876B2 (ja) 薄膜トランジスタ製造方法、液晶表示装置製造方法、電極形成方法
TW201348476A (zh) 薄膜配線之形成方法及薄膜配線
JPWO2010143609A1 (ja) 電子装置の形成方法、電子装置、半導体装置及びトランジスタ
JP2009038284A (ja) 薄膜トランジスター
TWI300255B (en) Composite material as barrier layer in cu diffusion
JP2003124216A (ja) 配線用シード膜および半導体装置の配線方法