TWI395270B - 配線膜之形成方法、電晶體及電子裝置 - Google Patents

配線膜之形成方法、電晶體及電子裝置 Download PDF

Info

Publication number
TWI395270B
TWI395270B TW096150906A TW96150906A TWI395270B TW I395270 B TWI395270 B TW I395270B TW 096150906 A TW096150906 A TW 096150906A TW 96150906 A TW96150906 A TW 96150906A TW I395270 B TWI395270 B TW I395270B
Authority
TW
Taiwan
Prior art keywords
film
barrier film
low
resistance
electrode
Prior art date
Application number
TW096150906A
Other languages
English (en)
Other versions
TW200842981A (en
Inventor
Satoru Takasawa
Masaki Takei
Hirohisa Takahashi
Hiroaki Katagiri
Sadayuki Ukishima
Noriaki Tani
Satoru Ishibashi
Tadashi Masuda
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of TW200842981A publication Critical patent/TW200842981A/zh
Application granted granted Critical
Publication of TWI395270B publication Critical patent/TWI395270B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

配線膜之形成方法、電晶體及電子裝置
本發明是關於配線膜之領域，尤其關於電晶體用之配線膜，和形成該配線膜之形成方法。
以往，電子零件用之金屬配線膜使用Al或Cu等之低電阻材料。例如，隨著例如TFT(Thin film transistor)液晶顯示器要求面板之大型化，要求配線電極之低電阻化也變大，使用Al或Cu當作低電阻配線之必要性變高。
以Al為主成分之Al配線當接觸到SiO2 或ITO(銦錫氧化物)等之氧化物時，則有因氧化物之氧產生蝕丘之情形，再者，有擴散至將Al配線當作TFT之源極、汲極電極使用之時之基底Si層的問題，與由ITO所形成之透明電極之接觸電阻惡化等之問題。
另外，關於Cu配線，Cu為電阻較Al低之材料。雖然Al與ITO透明電極之接觸電阻惡化造成問題，但Cu較Al難以氧化，故接觸電阻也良好。
因此，使用Cu當作低電阻配線膜之必要性變高。但是，Cu比起其他配線材料，有和玻璃或Si等之基底材料之密接性差之問題，或當作源極汲極電極使用之時，有Cu擴散於Si層之問題，故於Cu配線和其他層之界面必須要有用以提升密接性或防止擴散之阻障層。
即使關於半導體所使用之Cu鍍層之基底Cu種子層 ，由於也有與上述相同擴散之問題，故必須要有防止TiN或TaN等之擴散的阻障層。
就以Cu為主成分之電子零件用之金屬配線膜之關連專利而言，所知的有以在Cu添加Mo等元素為特徵之技術(日本特開2005－158887)，或以在藉由純粹之Cu濺鍍的成膜製程中導入氮或氧為特徵之技術(日本特開平10－12151)，但是上述中之任一者於低電阻化等皆有問題。
[專利文獻1]日本特開2005－158887號公報[專利文獻2]日本特開平10－12151號公報
本發明是為了解決上述課題而所創作出者，其目的為提供相對於玻璃基板或矽層之密接性高，並且低電阻之配線膜。
本發明為一種配線膜之形成方法，在成膜對象物之矽或二氧化矽露出之表面形成配線膜，將氧氣體和濺鍍氣體導入至置放有上述成膜對象物之真空環境，在含有氧之真空環境中，濺鍍第一純銅標靶，在上述成膜對象物之表面形成阻障膜之後，在停止對置放上述成膜對象物之真空環境導入氧氣體之狀態下，濺鍍第二純銅標靶，在上述阻障 膜之表面上形成低電阻膜，蝕刻上述阻障膜和上述低電阻膜而形成上述配線膜。
本發明為一種配線膜之形成方法，使用相同之標靶以作為上述第一、第二之純銅標靶，在相同真空槽內部執行上述阻障膜之形成和上述低電阻膜之形成。
本發明為一種配線膜之形成方法，上述阻障膜之形成是以氧氣體分壓對上述真空環境之濺鍍氣體分壓之比率成為3.0%以上之方式，導入氧氣體，濺鍍上述第一純銅標靶。
本發明為一種配線膜之形成方法，形成上述低電阻膜之後，將氧氣體和濺鍍氣體導入至置放有上述成膜對象物之真空環境，在含有氧之真空環境中，濺鍍第三純銅標靶，在上述低電阻膜表面形成密接膜之後，蝕刻上述阻障膜和上述低電阻膜和上述密接膜而形成上述配線膜。
本發明為一種配線膜之形成方法，使用相同標靶作為上述第一至第三純銅標靶，在相同真空槽內部執行上述阻障膜之形成、上述低電阻膜之形成和上述密接膜之形成。
本發明為一種配線膜之形成方法，使用個別標靶作為上述第一至第三純銅標靶，在個別之真空槽內部執行上述阻障膜之形成、上述低電阻膜之形成和上述密接膜之形成。
本發明為一種配線膜之形成方法，使用相同標靶作為上述第一、第三純銅標靶，使用與上述第一、第三純銅標靶不同之標靶作為上述第二純銅標靶，在相同真空槽內部 執行上述阻障膜之形成和上述密接膜之形成，在與上述阻障膜和上述密接膜之形成所使用之真空槽不同之真空槽中，執行上述低電阻膜之形成。
本發明為一種電晶體，具有閘極電極，和各由半導體所形成之汲極半導體層及源極半導體層，構成為以施加於上述閘極電極之電壓，斷路或導通上述汲極半導體層和上述源極半導體層之間，在上述汲極半導體層表面和上述源極半導體層之表面中之任一方或雙方，形成以銅為主成分，含有氧之阻障膜，在上述阻障膜之表面，各形成有以銅為主成分，電阻較阻障膜低的低電阻膜。
本發明為一種電晶體，在上述源極半導體層上之上述低電阻膜，和上述汲極半導體層上之上述低電阻膜中之任一方或雙方的表面，形成以銅為主成分，含有氧之密接膜。
本發明為一種電晶體，具有：閘極電極；由半導體所形成之汲極半導體層；和由半導體所形成之源極半導體層，構成為以施加於上述閘極電極之電壓，斷路或導通上述汲極半導體層和上述源極半導體層之間，上述閘極電極接觸於玻璃基板，上述閘極電極具有形成於上述玻璃基板表面之阻障膜，和形成於上述阻障膜之表面的低電阻膜，上述阻障膜以銅為主成分，含有氧，上述低電阻膜以銅為主成分，被設為較上述阻障膜更低的低電阻。
本發明為一種具有電晶體之電子裝置，上述電晶體具有閘極電極，和各由半導體所形成之汲極半導體層及源極 半導體層，構成為以施加於上述閘極電極之電壓，斷路或導通上述汲極半導體層和上述源極半導體層之間，在上述汲極半導體層表面和上述源極半導體層之表面中之任一方或雙方，形成以銅為主成分，含有氧之阻障膜，在上述阻障膜之表面，各形成有以銅為主成分，電阻較阻障膜低的低電阻膜。
本發明為一種電子裝置，具有電晶體，上述電晶體具有閘極電極；由半導體所形成之汲極半導體層；和由半導體所形成之源極半導體層，構成為以施加於上述閘極電極之電壓，斷路或導通上述汲極半導體層和上述源極半導體層之間，上述閘極電極接觸於玻璃基板，上述閘極電極具有形成於上述玻璃基板之表面之阻障膜，和形成於上述阻障膜之表面的低電阻膜，上述阻障膜是以銅為主成分，含有氧，上述低電阻膜以銅為主成分，被設為較上述阻障膜更低的低電阻。
本發明為一種電子裝置，具有玻璃基板、配置在上述玻璃基板上之透明畫素電極、配置在上述畫素電極上之液晶、配置在上述液晶上之透明之共通電極，和密接於上述玻璃基板之蓄積電極，在形成於上述畫素電極和上述蓄積電極之間之液晶電容，連接將上述蓄積電極設為單側電極之蓄積電容，以上述液晶電容之充放電，控制上述液晶之配向，上述蓄積電極具有形成於上述玻璃基板表面之阻障膜，和形成於上述阻障膜表面之低電阻膜，上述阻障膜是以銅為主成分，含有氧，上述低電阻膜以銅為主成分，被 設為較上述阻障膜更低的低電阻。
並且，本發明中主成分為主成分元素含有50原子百分比以上，因此，「以銅為主成份」則為「銅原子含有50原子百分比以上」。
本發明所使用之純銅標靶雖然有Cu以外之元素(例如，Mn、Mg等)當作雜質混入之情形，但是，雜質元素之含有量低於0.1原子百分子，通常為低於10－4 原子百分子。使用如此之純銅標靶而形成膜之本發明之配線膜，Cu和氧以外之雜質元素之含有量低於0.1原子百分比，通常為低於10－4 原子百分子。
藉由本發明而成膜之配線膜是相對於矽或玻璃之密接性高，為低電阻。形成配線膜之時之圖案製作因可以以相同之蝕刻劑一次圖案製作阻障膜和低電阻膜，故製造工程簡易。
第1圖之符號1表示本發明所使用之濺鍍裝置之第一例。
該濺鍍裝置1具有真空槽2，在真空槽2內配置有純銅標靶11。純銅標靶11中之銅以外之元素成分之含有量低於0.1原子百分比。
第2圖(a)之符號21為成膜對象物，在該表面露出 半導體區域或玻璃基板表面。
在真空槽2連接有真空排氣系統9和氣體導入系統8，藉由真空排氣系統9使真空槽2內真空排氣，在成為真空環境之狀態下搬入成膜對象物21，且保持在配置在真空槽2內之基板支持器7。
在氣體導入系統8連接有濺鍍氣體源和氧氣體源，構成可以在真空槽2內，一面使濺鍍氣體和氧氣體予以流量控制，一面予以導入。
在純銅標靶11連接有濺鍍電源5，於使真空槽2內予以真空排氣之後，自氣體導入系統8導入濺鍍氣體或是濺鍍氣體和氧氣體，當藉由濺鍍電源5施加電壓至純銅標靶11時，則在純銅標靶11表面附近，形成導入之氣體之電漿。
當藉由電漿濺鍍純銅標靶11時，由銅之原子、或是原子團所構成之銅微粒子放出至成膜對象物21方向，當到達成膜對象物21之表面時，則與氧反應，如第2圖(b)所示般，在成膜對象物21表面形成由銅和氧化銅所構成之阻障膜22。
當一面導入氧，一面濺鍍純銅標靶11，使阻障膜22生長時，則在阻障膜22形成10nm以上之膜厚時，停止氧氣體之導入，持續導入真空排氣和濺鍍氣體，藉由濺鍍氣體濺鍍相同的純銅標靶11時，則在阻障膜22之表面形成純銅之低電阻膜23(第2圖(c))。
當低電阻膜23形成為特定膜厚時，則將成膜對象物 21自濺鍍裝置1搬出。如第2圖(c)所示般，在成膜對象物21表面，形成具有阻障膜22和低電阻膜23之疊層膜24。在露出於成膜對象物21表面之半導體區域或是玻璃基板表面密接阻障膜22，在該表面配置有低電阻膜23。
接著，如第2圖(d)所示般，在疊層膜24之表面配置圖案製作後之光阻膜26，當將露出於光阻膜26底面之疊層膜24曝曬於弱酸性等之蝕刻液或蝕刻氣體時，則如第2圖(e)所示般，形成被圖案製作之配線膜25。
該配線膜25之剖面形狀為底面側之寬度較上部之寬度為長之梯形，具有錐面。
阻障膜22和低電阻膜23因以銅或銅及銅氧化物所構成，故可藉由相同組成之蝕刻液(或是蝕刻氣體)實行蝕刻，於蝕刻阻障膜22之時，不需重新配置光阻膜。
在上述實施例中，雖然在相同濺鍍裝置1之真空槽2內形成阻障膜22和低電阻膜23，但是本發明並不限定於此。即使如後述圖6、7所示般，在個別之真空槽內濺鍍個別標靶形成阻障膜22和低電阻膜23亦可。
並且，若在相同濺鍍裝置1內部連續形成阻障膜22和低電阻膜23時，因不會有阻障膜22和低電阻膜23曝曬於大氣之虞，故膜質變佳。
上述成膜對象物21為後述TFT基板或半導體裝置所使用之基板，在表面之一部份或全部露出玻璃基板或矽等之半導體層。
由銅和銅氧化物所構成之阻障膜22之對玻璃基板或半導體區域的密接性，比純銅薄膜之對玻璃基板或半導體區域(矽單晶或多晶等)之密接性高。
本發明中，低電阻膜23藉由阻障膜22強固連接於玻璃基板或半導體區域上，難以剝離。
再者，於在由銅氧化物和銅所構成之阻障膜22上，配置純銅之薄膜(低電阻膜)之時，銅擴散至矽氧化物或半導體區域中之擴散量，較藉由Ti或W等之高熔點金屬形成阻障膜，在該上方配置有純銅薄膜之時之銅之擴散量多，但是比不設置阻障膜，與矽氧化物或半導體區域接觸而配置純銅膜之時少。因此，即使在半導體裝置之領域，也有要求藉由本發明所形成之配線膜當作低電阻之配線膜之可能性。
並且，在具有ITO或ZnO等之氧化物透明導電膜之液晶顯示裝置中，於形成上述純銅之低電阻膜23之後，一面將氧導入至配置有上述純銅標靶11之真空環境中，一面濺鍍該純銅標靶11，在低電阻膜23上，形成由銅氧化物和銅所構成，10nm以上之膜厚之密著膜29(第5圖(a))。可以在該密接膜29上密接配置氧化物透明導電膜。
此時，因在密著膜29含有氧，故防止氧化物透明導電膜中之氧擴散於低電阻膜23中。
因密接膜29也與阻障膜22相同以銅及銅氧化物所構成，故可以與阻障膜22及低電阻膜23相同蝕刻率(蝕刻 液或蝕刻氣體)蝕刻，即使不重新配置光阻膜，亦可以一次蝕刻阻障膜22和低電阻膜23和密接膜29之疊層膜28，而形成被圖案製作之配線膜27(第5圖(b))。
以上，雖然針對在相同真空槽2內部濺鍍相同純銅標靶11，形成阻障膜22和低電阻膜23和密接膜29之情形予以說明，但是本發明並不限定於此。
第6圖之符號80表示第二例之濺鍍裝置，第7圖之符號90表示第三例之濺鍍裝置。第二、第三例之濺鍍裝置80、90具有第一真空槽2a、連接於第一真空槽2a之第二真空槽2b、配置於第一真空槽2a內之第一純銅標靶11a、和配置於第二真空槽2b內之第二純銅標靶11b。
針對使用第二例、第三例之濺鍍裝置80、90，形成配線膜用之疊層膜之工程予以說明。
首先，藉由真空排氣系統9，在第一、第二真空槽2a、2b內部形成真空環境，維持該真空環境，直接將成膜對象物21搬入至第一真空槽2a內部，保持於基板支持器7a。
一面持續真空排氣，一面自氣體導入系統8將濺鍍氣體和氧氣體導入至第一真空槽2a內，自電源5施加電壓至第一純銅標靶11a，在含有氧之真空環境中，濺鍍第一純銅標靶11a，形成阻障膜22。
將形成有阻障膜22之成膜對象物21從第一真空槽2a搬入至第二真空槽2b，保持在基板支持器7b。一面將第二真空槽2a內予以真空排氣，一面導入濺鍍氣體，在 不含有氧之真空環境中，濺鍍第二純銅標靶11b，形成低電阻膜23。
於在低電阻膜23表面更形成密接膜29之時，在第二例之濺鍍裝置80中，將形成有低電阻膜23之成膜對象物21從第二真空槽2b返回至第一真空槽。一面將第一真空槽2a內予以真空排氣，一面導入濺鍍氣體和氧氣體，在含有氧氣體之真空環境中，濺鍍第一純銅標靶11a而形成密接膜29。
對此，在第三例之濺鍍裝置90中，於第二真空槽2a連接有第三真空槽2c，將形成有低電阻膜23之成膜對象物21從第二真空槽2b搬入至第三真空槽2c，而保持於基板支持器7c。
在第三真空槽2c內部配置有第三純銅標靶11c。一面將第三真空槽2c內予以真空排氣，一面導入濺鍍氣體和氧氣體，在含有氧氣體之真空環境中，濺鍍第三純銅標靶11c而形成密接膜29。
第二、第三例之濺鍍裝置80、90是在個別之真空槽2a~2c內形成不同真空環境(含有氧之真空環境、不含有氧之真空環境)。因此，如第一例之濺鍍裝置1般，比起在相同真空槽2內交互形成不同之真空環境之情形，在完成一個膜的成膜之後，至形成下一個膜為止之真空排氣不需花費長時間。
再者，為了下降配線膜27全體之電阻，使低電阻膜23比起阻障膜22或密接膜29更厚。因此，低電阻膜23 比起阻障膜22或密接膜29，成膜時間長。如第二、第三例之濺鍍裝置80、90般，若以專用真空槽，形成成膜需要長時間者，則提升生產性。
並且，如第三例之濺鍍裝置90般，使真空槽2a~2c之數量與構成配線膜27之銅膜之數量相同，若以專用真空槽2a~2c內形成各銅膜，生產性則更提升。
第二例之濺鍍裝置80是如第6圖所示般，可直接連接於第一、第二真空槽2a、2b，亦可將第一、第二之真空槽2a、2b連接於相同搬運室，經該搬運室在第一、第二真空槽2a、2b間將成膜對象物21予以搬出搬入。
再者，第三例之濺鍍裝置90是如第7圖所示般，即使串聯連接第一至第三真空槽2a~2c，將成膜對象物21經第二真空槽2b從第一真空槽2a搬運至第三真空槽2c亦可。並且，即使將第一至第三真空槽2a~2c連接於相同搬運室，經該搬運室將成膜對象物21在第一~第三真空槽2a~2c間予以搬出搬入亦可。
由於任一情形皆是成膜對象物21不接觸大氣，而在真空槽間移動，故取得膜質佳之配線膜25、27。
接著，說明本發明之電子裝置之一例。
第3圖之符號3為具有本發明之配線膜之電子裝置(液晶顯示裝置)，具有TFT基板30和彩色濾光片基板50。
該液晶顯示裝置3為主動型，TFT基板30具有玻璃基板31，在玻璃基板31上配置有TFT(薄膜電晶體)40 ，和顯示畫素35，和蓄積電容器39。
TFT40具有閘極電極41、汲極電極42和源極電極43，蓄積電容器39具有蓄積電極38，顯示畫素35具有畫素電極36。閘極電極41、汲極電極42、源極電極43、蓄積電極38藉由上述配線膜25、27所構成。
再者，TFT40具有閘極絕緣膜44、通道半導體層46、汲極半導體層47和源極半導體層48。
在通道半導體層46之單面，互間隔開配置汲極半導體層47和源極半導體層48使成接觸，在汲極半導體47和源極半導體層48之間的位置之通道半導體層46之相反側之面，配置有閘極絕緣膜44和閘極電極41。
源極半導體層48和汲極半導體層47之表面，係接觸配置有汲極電極42和源極電極43。
閘極電極41、汲極電極42和源極電極43被導出至TFT40外部，可施加來自外部電源的電壓。
通道半導體層46、汲極及源極半導體層47、48是由非晶矽或多晶矽等所構成。
p型和n型之導電型中，汲極半導體層47和源極半導體層48為相同導電型，通道半導體層46為與汲極半導體層47及源極半導體層48相同之導電型，或相反之導電型。
首先，針對通道半導體層46與源極及汲極半導體層47、48相同之導電型之情形予以說明。
通道半導體層46是雜質濃度較汲極及源極半導體層 47、48高，成為低電阻。
在將動作電壓施加於汲極電極42和源極電極43之間之狀態下，當對閘極電極施加閘極電壓時，藉由其電壓在半導體層表面激發電荷，形成低電阻之蓄積層，藉由該蓄積層連接汲極半導體層47和源極半導體層48，TFT則導通。不施加閘極電壓之期間不形成蓄積層，TFT 40斷路。
接著，當針對通道半導體層46為與汲極及源極半導體層47、48不同之導電型之情形予以說明時，則在汲極電極42和源極電極43之間施加動作電壓之狀態下，在通道半導體層46表面，當將激勵與該通道半導體層46相反之極性電荷之電壓施加至閘極電極41時，則在通道半導體層46之閘極電極41上之部份形成與汲極及源極半導體層47、48相同之導電型之反轉層，藉由該反轉層連接汲極半導體層47和源極半導體層48，TFT導通。在不施加閘極電壓之期間，不形成反轉層，TFT40斷路。
源極電極43之一部份表面露出，接觸自顯示畫素35延伸設置之畫素電極36。
畫素電極36延伸設置至具有蓄積電容器39之部份，經配置在玻璃基板31上之蓄積電極38，和經絕緣膜(閘極絕緣膜44)相對向配置，藉由相對向之部份，形成有電容器39。
因此，具有蓄積電容之電容器39之單側電極為蓄積電極38，另一單側電極為畫素電極36，但是另一單側電 極並不限定於畫素電極36，即使為另一電極(例如共通電極55)亦可。
TFT基板30和彩色濾光片基板50僅間隔開一定距離而配置，在該之間封入液晶4。
彩色濾光片基板50在與TFT40相對向之位置配置黑色矩陣52，在與顯示畫素35對向之位置，配置有彩色濾光片53。於彩色濾光片基板50之至少與顯示畫素35對向之部份，配置有共通電極55。畫素電極36和共通電極55是由ITO等之透明金屬膜所構成。
TFT基板30和彩色濾光片基板50各具有偏光板49、59。藉由TFT40之導通和斷路，當電壓被施加於畫素電極36和共通電極55之間時，顯示畫素35上之液晶4之配向則變化，通過液晶4之光之偏向方向變更，控制被照射至顯示畫素35之光朝液晶顯示裝置3之外部透過和遮斷。
蓄積電容對形成在畫素電極36和共通電極55之間之液晶電容並聯連接，TFT40導通，畫素電極36和共通電極55之間之液晶電容當經TFT40以電源電壓被充電時，蓄積電容也以電源電壓被充電。
藉由蓄積於蓄積電容之電荷，TFT40轉為斷路，即使自電源電壓斷路畫素電極36，也施加與TFT40導通時相同之電壓至畫素電極36，維持顯示畫素35上之液晶4之偏光狀態。當放電該液晶電容時，液晶4之偏光狀態則變化。
蓄積電極38和閘極電極41是與玻璃基板31接觸，汲極電極42和源極電極43是與半導體層(汲極半導體層47、源極半導體層48)接觸。
蓄積電極38、閘極電極41、汲極電極42和源極電極43是由藉由本發明所形成之配線膜25、27所構成，阻障膜22與玻璃基板31或是半導體層47、48接觸。因此，蓄積電極38及閘極電極41和玻璃基板31之間的密接性高，汲極電極42及源極電極43和半導體層47、48之間的密接性也為高。再者，於配置於阻障膜22上之低電阻膜23不含有氧，由於為電阻較阻障膜22低之低電阻，故各電極膜之擴散方向(與膜厚方向成直角之方向)之電阻為低電阻。
本發明之電子裝置並不限定於液晶顯示裝置。
第4圖之符號6為本發明之電子裝置之其他例之半導體裝置之一部分，第4圖中，表示半導體裝置6之電晶體60。
該電晶體60並不配置於玻璃基板上，具有半導體基板(矽基板)61之外，具有與上述第3圖所示之TFT40相同之構件，於相同構件賦予相同符號省略說明。
即使在該電晶體60中，源極半導體層48和汲極半導體層47之一部0份表面露出，在露出之部份各密接源極電極43之阻障膜22，和汲極電極42之阻障膜22。
因此，相對於汲極電極42和源極電極43之矽基板 61之密接性為高，也藉由阻障膜22防止銅擴散至矽基板61。
並且，第4圖之符號64為用以自閘極電極41絕緣汲極電極42及源極電極43之絕緣膜，同圖之74為自矽基板61之源極半導體層48和汲極半導體層47以外之場所絕緣汲極電極42及源極電極43之絕緣膜。
汲極半導體層47、源極半導體層48和通道半導體層46於電子裝置為半導體裝置6之時，使雜質擴散至矽基板61而形成，於電子裝置為液晶顯示裝置之時則在玻璃基板31之表面上藉由CVD法等使矽等之半導體附著而形成
再者，閘極絕緣膜44等絕緣膜是由氮化矽等氮化膜、氧化矽等氧化膜所構成。
以上雖然針對以藉由本發明所形成之配線膜25、27各構成閘極電極41、汲極電極42、源極電極43和蓄積電極38之時予以說明，但是本發明並不限定於此，即使以本發明之配線膜形成方法形成源極電極43和汲極電極42中之任一方或雙方，閘極電極41和蓄積電極38以與本發明不同之方法形成亦可，以本發明之配線膜之形成方法形成閘極電極41和蓄積電極38中之任一方或雙方，以與本發明不同之方法形成源極電極和汲極電極亦可。
再者，即使源極電極43和汲極電極42和閘極電極41和蓄積電極38之中，以雙層構造之配線膜25構成全部之電極亦可，即使以3層構造之配線膜27構成全部之 電極亦可。並且，源極電極43和汲極電極42和閘極電極41和蓄積電極38中，以雙層構造之配線膜25構成一個以上之電極，以3層構造之配線膜27構成剩下之電極亦可。如上述般，密接膜29由於防止氧擴散至低電阻膜23中，故3層構造之配線膜27如畫素電極36或共通電極55般，使用於接觸以氧化物透明導電膜所構成之電極則有效果。
[實施例]
使用玻璃基板當做成膜對象物21，組合濺鍍時之氧氣體分壓對濺鍍氣體(Ar)之分壓的比率，和成膜後之退火處理之溫度之成膜條件，以各組合形成阻障膜22。
並且，在各組合中，濺鍍氣體之導入，是以濺鍍氣體分壓成為一定值(0.4Pa)之方式設定導入量。氧氣體分壓對濺鍍氣體分壓之比率，為以濺鍍氣體分壓(0.4Pa)除以氧氣體分壓之值乘上100之值。
[密接性試驗]
以前端銳利之小刀在各阻障膜22劃上10行×10列合計100個1mm見方的格子，貼黏膠帶(型號610之透明膠帶)後，計數於剝離膠帶時所殘留之阻障膜22之個數。將該結果與氧體分壓對濺鍍氣體分壓之比率，和退火處理之溫度同時記載於下述表1。下述表1之退火溫度之單位為℃。
並且，阻障膜22自玻璃基板全部剝離之時為0/100，一個也不剝離之時則為100/100，分子數越大，密接性越高。
由上述表1可知，氧氣體分壓越高密接性越增加。氧氣體分壓對濺鍍氣體分壓之比率為3.0%以上時，則殘存半數以上之阻障膜22，為了確保當作電子裝置之配線膜的密接性，氧氣體之分壓對濺鍍氣體分壓之比率必須為3.0以上。尤其，於必須不剝離9成以上之阻障膜而殘留之高密接性時，可知氧氣體分壓對濺鍍氣體分壓之比率需要10%以上。
[電阻值]
測量以350℃執行退火處理後之各阻障膜22之電阻率。將該測量結果記載於下述表2。
氧氣體分壓越高，電阻率則越上昇。當觀看上述表2時，氧氣體分壓對濺鍍氣體分壓之比率為20.0%之時，電阻率為8.0最大，該值為可當作上述配線膜之阻障膜使用於電子裝置之值。
[膜組成]
針對以不同氧氣體分壓所形成之3種類之阻障膜，以XPS法(X線電子分光法)測量氧原子之含有量和銅原子之含有量。將該測量結果記載於下述表3。
由上述表3確認出濺鍍時之氧氣體分壓越高，阻障膜 22所含之氧原子之量越多。
1‧‧‧濺鍍裝置
2‧‧‧真空槽
3‧‧‧液晶顯示裝置
6‧‧‧半導體裝置
11‧‧‧純銅標靶
31‧‧‧玻璃基板
22‧‧‧阻障膜
23‧‧‧低電阻膜
24‧‧‧疊層膜
25、27‧‧‧配線膜
36‧‧‧畫素電極
38‧‧‧蓄積電極
40‧‧‧電晶體(TFT)
41‧‧‧閘極電極
42‧‧‧汲極電極
43‧‧‧源極電極
46‧‧‧通道半導體層
47‧‧‧汲極半導體層
48‧‧‧源極半導體層
55‧‧‧共通電極
第1圖為用以說明本發明所使用之濺鍍裝置之一例的剖面圖。
第2圖(a)~(e)為用以說明本發明之配線膜之形成工程之一例的剖面圖。
第3圖為用以說明本發明之液晶顯示裝置之一例的剖面圖。
第4圖為用以說明本發明之半導體裝置之一例的剖面圖。
第5圖(a)、(b)為用以說明本發明之配線膜之形成工程之其他例的剖面圖。
第6圖為用以說明濺鍍裝置之第二例之剖面圖。
第7圖為用以說明濺鍍裝置之第三例之剖面圖。
1‧‧‧濺鍍裝置
2‧‧‧真空槽
5‧‧‧濺鍍電源
7‧‧‧基板支持器
8‧‧‧氣體導入系統
9‧‧‧真空排氣系統
11‧‧‧純銅標靶
21‧‧‧成膜對象物

Claims (9)

  1. 一種配線膜之形成方法，係在成膜對象物露出之表面形成配線膜，該配線膜之形成方法之特徵為：上述成膜對象物為玻璃基板，對置放有上述玻璃基板之真空環境導入氧氣和濺鍍氣體，在以相對於上述濺鍍氣體分壓為3.0%以上且20%以下之範圍之分壓含有氧氣之真空環境中，對第一純銅標靶進行濺鍍，在上述玻璃基板之表面形成阻障膜之後，在停止對置放上述玻璃基板之真空環境導入氧氣之狀態下，對第二純銅標靶進行濺鍍，在上述阻障膜之表面上形成比上述阻障膜厚的低電阻膜，蝕刻上述阻障膜和上述低電阻膜而形成上述配線膜。
  2. 如申請專利範圍第1項所記載之配線膜之形成方法，其中，使用相同之標靶以作為上述第一、第二之純銅標靶，在相同真空槽內部進行上述阻障膜之形成和上述低電阻膜之形成。
  3. 如申請專利範圍第1項所記載之配線膜之形成方法，其中，形成上述低電阻膜之後，對置放有上述玻璃基板之真空環境導入氧氣和濺鍍氣體，在含有氧之真空環境中，對第三純銅標靶進行濺鍍，在上述低電阻膜表面形成密接膜之後， 蝕刻上述阻障膜和上述低電阻膜和上述密接膜而形成上述配線膜。
  4. 如申請專利範圍第3項所記載之配線膜之形成方法，其中，使用相同標靶作為上述第一至第三純銅標靶，在相同真空槽內部進行上述阻障膜之形成、上述低電阻膜之形成和上述密接膜之形成。
  5. 如申請專利範圍第3項所記載之配線膜之形成方法，其中，使用個別標靶作為上述第一至第三純銅標靶，在個別之真空槽內部執行上述阻障膜之形成、上述低電阻膜之形成和上述密接膜之形成。
  6. 如申請專利範圍第3項所記載之配線膜之形成方法，其中，使用相同標靶作為上述第一、第三純銅標靶，使用與上述第一、第三純銅標靶不同之標靶作為上述第二純銅標靶，在相同真空槽內部進行上述阻障膜之形成和上述密接膜之形成，在與上述阻障膜和上述密接膜之形成所使用之真空槽不同之真空槽中，進行上述低電阻膜之形成。
  7. 一種電晶體，具有閘極電極；由半導體所構成之汲極半導體層；及由半導體所構成之源極半導體層，構成由施加於上述閘極電極之電壓，斷路或導通上述汲極半導體層和上述源極半導體層之間，上述閘極電極與玻璃基板接觸，該電晶體之特徵為：上述閘極電極具有被形成在上述玻璃基板之表面的阻 障膜，和被形成在上述阻障膜之表面的低電阻膜，上述阻障膜係以銅為主成分，並且在以相對於濺鍍氣體的氛圍為3.0%以上且20%以下之範圍之分壓含有氧氣的真空環境中，被濺鍍形成，上述低電阻膜係以銅為主成分，且與上述阻障膜相比為低電阻，並且上述低電阻膜比上述阻障膜厚。
  8. 一種電子裝置，具有電晶體，上述電晶體具有：閘極電極；由半導體所形成之汲極半導體層；及由半導體所形成之源極半導體層，構成由施加於上述閘極電極之電壓，斷路或導通上述汲極半導體層和上述源極半導體層之間，上述閘極電極與玻璃基板接觸，該電子裝置之特徵為：上述閘極電極具有形成於上述玻璃基板表面之阻障膜，和形成於上述阻障膜之表面的低電阻膜，上述阻障膜係以銅為主成分，並且在以相對於濺鍍氣體之分壓為3.0%以上且20%以下之範圍之分壓含有氧氣的真空環境下，被濺鍍形成，上述低電阻膜係以銅為主成分，且與上述阻障膜相比為低電阻，並且上述低電阻膜比上述阻障膜厚。
  9. 一種電子裝置，具有：玻璃基板；配置在上述玻璃基板上之透明畫素電極；配置在上述畫素電極上之液晶 ；配置在上述液晶上之透明之共通電極；及密接於上述玻璃基板之蓄積電極，在形成於上述畫素電極和上述蓄積電極之間之液晶電容，連接將上述蓄積電極設為單側電極之蓄積電容，以上述液晶電容之充放電，控制上述液晶之配向，該電子裝置之特徵為：上述蓄積電極具有形成於上述玻璃基板表面之阻障膜，和形成於上述阻障膜表面之低電阻膜，上述阻障膜是以銅為主成分，並且在以相對於濺鍍氣體之分壓為3.0%以上且20%以下之分壓含有氧氣的真空環境下，被濺鍍形成，上述低電阻膜係以銅為主成分，且與上述阻障膜相比為低電阻，並且上述低電阻膜比上述阻障膜厚。
TW096150906A 2006-12-28 2007-12-28 配線膜之形成方法、電晶體及電子裝置 TWI395270B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006354858 2006-12-28

Publications (2)

Publication Number Publication Date
TW200842981A TW200842981A (en) 2008-11-01
TWI395270B true TWI395270B (zh) 2013-05-01

Family

ID=39588488

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096150906A TWI395270B (zh) 2006-12-28 2007-12-28 配線膜之形成方法、電晶體及電子裝置

Country Status (7)

Country Link
US (1) US20090236603A1 (zh)
EP (1) EP2101346A4 (zh)
JP (1) JPWO2008081805A1 (zh)
KR (1) KR101132582B1 (zh)
CN (2) CN101529567B (zh)
TW (1) TWI395270B (zh)
WO (1) WO2008081805A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009038284A (ja) * 2007-08-03 2009-02-19 Mitsubishi Materials Corp 薄膜トランジスター
JP5315701B2 (ja) * 2008-01-18 2013-10-16 三菱マテリアル株式会社 薄膜トランジスター
JP5411481B2 (ja) * 2008-10-22 2014-02-12 国立大学法人東北大学 マグネトロンスパッタ装置
KR101184240B1 (ko) 2008-10-24 2012-09-21 가부시키가이샤 알박 박막 트랜지스터의 제조 방법, 박막 트랜지스터
JP5604056B2 (ja) * 2009-05-15 2014-10-08 関東化学株式会社 銅含有積層膜用エッチング液
JP5548396B2 (ja) 2009-06-12 2014-07-16 三菱マテリアル株式会社 薄膜トランジスタ用配線層構造及びその製造方法
KR101583602B1 (ko) * 2009-07-23 2016-01-11 엘지디스플레이 주식회사 구리배선 형성방법과 구리배선을 포함하는 액정표시장치용 어레이기판
EP2312633A1 (en) * 2009-10-15 2011-04-20 Applied Materials, Inc. Method and installation for producing a semiconductor device, and semiconductor device
KR102138547B1 (ko) 2009-11-13 2020-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102521445B (zh) * 2011-12-09 2014-01-01 清华大学 磁控溅射设备中铜靶刻蚀形貌的仿真计算方法
JP5787779B2 (ja) * 2012-01-25 2015-09-30 日東電工株式会社 導電性フィルムロールの製造方法
JP6108210B2 (ja) * 2012-01-31 2017-04-05 日立金属株式会社 電子部品用積層配線膜
JP2022156320A (ja) * 2021-03-31 2022-10-14 Tdk株式会社 積層電子部品

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5971824A (en) * 1996-04-25 1999-10-26 Lg Electronics, Inc. Method for making plasma display panel electrode
US7023059B1 (en) * 2004-03-01 2006-04-04 Advanced Micro Devices, Inc. Trenches to reduce lateral silicide growth in integrated circuit technology

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333925A (ja) * 1993-05-20 1994-12-02 Nippon Steel Corp 半導体集積回路及びその製造方法
US6037257A (en) * 1997-05-08 2000-03-14 Applied Materials, Inc. Sputter deposition and annealing of copper alloy metallization
JP4247772B2 (ja) * 1998-12-14 2009-04-02 エルジー ディスプレイ カンパニー リミテッド 配線とこれを用いた薄膜トランジスタ基板およびその製造方法と液晶表示装置
JP2002091338A (ja) * 2000-09-12 2002-03-27 Toshiba Corp アレイ基板およびその製造方法ならびに液晶表示素子
JP2005158887A (ja) 2003-11-21 2005-06-16 Dept Corp 回路基板及びその製造方法
KR101054344B1 (ko) * 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101167661B1 (ko) * 2005-07-15 2012-07-23 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR101168728B1 (ko) * 2005-07-15 2012-07-26 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5971824A (en) * 1996-04-25 1999-10-26 Lg Electronics, Inc. Method for making plasma display panel electrode
US7023059B1 (en) * 2004-03-01 2006-04-04 Advanced Micro Devices, Inc. Trenches to reduce lateral silicide growth in integrated circuit technology

Also Published As

Publication number Publication date
KR20090053853A (ko) 2009-05-27
CN101529567A (zh) 2009-09-09
JPWO2008081805A1 (ja) 2010-04-30
CN102097472A (zh) 2011-06-15
EP2101346A1 (en) 2009-09-16
TW200842981A (en) 2008-11-01
WO2008081805A1 (ja) 2008-07-10
EP2101346A4 (en) 2015-11-18
CN101529567B (zh) 2012-07-04
US20090236603A1 (en) 2009-09-24
KR101132582B1 (ko) 2012-04-06

Similar Documents

Publication Publication Date Title
TWI395270B (zh) 配線膜之形成方法、電晶體及電子裝置
TWI430396B (zh) 配線膜之形成方法、電晶體及電子裝置
JP5247448B2 (ja) 導電膜形成方法、薄膜トランジスタの製造方法
US9224839B2 (en) Method for manufacturing semiconductor device
KR101067364B1 (ko) 도전막 형성 방법, 박막 트랜지스터, 박막 트랜지스터를 갖는 패널 및 박막 트랜지스터의 제조 방법
TW200415429A (en) Electronic device, method of manufacture of the same, and sputtering target
WO2011024770A1 (ja) 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
JP2007081385A (ja) ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
WO2010013636A1 (ja) 配線膜、薄膜トランジスタ、ターゲット、配線膜の形成方法
US8373832B2 (en) Wiring layer, semiconductor device, and liquid crystal display device using semiconductor device
JP2014502038A (ja) 薄膜電極および薄膜スタックを堆積させる方法
JP2009280834A (ja) ターゲット、配線膜形成方法、薄膜トランジスタの製造方法
JP2008124450A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法
JP2012222166A (ja) 配線膜、薄膜トランジスタ、ターゲット、配線膜の形成方法
JP2006313231A (ja) アレイ基板およびその製造方法
JP5368717B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
JP2008306043A (ja) 配線膜の形成方法、トランジスタ、及び電子装置
US20210230718A1 (en) Cu ALLOY TARGET