TWI430396B - 配線膜之形成方法、電晶體及電子裝置 - Google Patents

配線膜之形成方法、電晶體及電子裝置 Download PDF

Info

Publication number
TWI430396B
TWI430396B TW096150895A TW96150895A TWI430396B TW I430396 B TWI430396 B TW I430396B TW 096150895 A TW096150895 A TW 096150895A TW 96150895 A TW96150895 A TW 96150895A TW I430396 B TWI430396 B TW I430396B
Authority
TW
Taiwan
Prior art keywords
film
metal film
sputtering
oxygen
metal
Prior art date
Application number
TW096150895A
Other languages
English (en)
Other versions
TW200839946A (en
Inventor
Satoru Takasawa
Masaki Takei
Hirohisa Takahashi
Hiroaki Katagiri
Sadayuki Ukishima
Noriaki Tani
Satoru Ishibashi
Tadashi Masuda
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of TW200839946A publication Critical patent/TW200839946A/zh
Application granted granted Critical
Publication of TWI430396B publication Critical patent/TWI430396B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

配線膜之形成方法、電晶體及電子裝置
本發明是關於配線膜之領域，尤其關於電晶體用之配線膜，和形成其配線膜之形成方法。
以往，電子零件用之金屬配線膜使用Al或Cu等之低電阻材料。例如，隨著例如TFT(Thin film transistor)液晶顯示器要求面板之大型化，要求配線電極之低電阻化變大，使用Al或Cu當作低電阻配線之必要性提高。
以Al為主成分之Al配線當接觸到SiO2 或ITO(銦錫氧化物)等之氧化物時，則有因氧化物之氧產生蝕丘之情形，再者，有擴散至將Al配線當作TFT之源極、汲極電極使用之時之基底Si層的問題，與由ITO所形成之接觸電阻惡化等之問題。
另外，關於Cu配線，Cu為較Al電阻低之材料。雖然Al與ITO透明電極之接觸電阻惡化造成問題，但因氧化銅較氧化鋁絕緣性低，故接觸電阻也良好。
因此，使用Cu當作低電阻配線膜之必要性提高。但是，Cu比起其他配線材料，有和玻璃或Si等之基底材料之密接性差之問題，或當作源極汲極電極使用之時，因有Cu擴散於Si層之問題，故於Cu配線和其他層之界面必須要有用以提升密接性或防止擴散之阻障層。
再者，即使關於在半導體所使用之Cu鍍層之基底Cu 種子層，由於與上述相同也有擴散之問題，故必須要有防止TiN或TaN等之擴散的阻障層。
就以Cu為主成分之電子零件用之金屬配線膜之關連專利而言，所知的有以將Mo等之元素添加至Cu為特徵之技術(日本專利特開2005-158887)，或以在藉由純粹Cu之濺鍍的成膜製程中導入氮或氧之技術(日本專利特開平10-12151)，但是上述中之任一者對於密接性或低電阻化以及蝕丘的耐性等皆有問題。
[專利文獻1]日本專利特開2005-158887號公報
[專利文獻2]日本專利特開10-12151號公報
本發明是為了解決上述課題而所研究出者，其目的為提供相對於玻璃基板或矽層之密接性高，並且低電阻之配線膜。
本發明者發現使以Cu為主成分之靶材，含有由Mg、Al、Si、IIa族元素(Be、Ca、Sr、Ba、Ra)、IIIb族元素(稀有土類、Sc、Y，和類鑭元素La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy)所形成之群中所選擇出之1種類以上之添加元素，並且於濺鍍時導入氧氣而形成之金屬膜(合金膜)，不僅相對於矽或玻璃之密接性高，防止 金屬擴散至矽之阻障性也為優良。
第7圖(a)、(b)是表示以Cu為主成分，濺鍍含有上述添加元素之靶材，在基板15表面形成金屬膜14、19之狀態，第7圖(a)之符號19是表示於濺鍍時，不導入氧，而將成膜之無氧金屬膜，第7圖(b)之符號14是表示於濺鍍時導入氧而成膜之含氧金屬膜。
在無氧金屬膜19之內部，銅結晶17之內部，成為分散含有添加元素之添加元素粒子16之狀態，因在無氧金屬膜19之表面及背面露出銅結晶，故基板15直接接觸銅結晶17。因此，無氧金屬膜19和基板15之密接性低，基板15於矽基板之時，引起銅之擴散。
Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy比起Cu原子半徑小，因具有藉由添加氧容易析出之性質，故在含氧金屬膜14中，於成膜時，在銅結晶17外，析出上述添加元素及添加元素之氧化物，在銅結晶17之界面，形成含有添加元素及添加元素之氧化物之氧化膜18。基板15因與氧化膜18接觸，不直接接觸屬於純銅之結晶的銅結晶17，故含氧金屬膜14比起無氧金屬膜19，相對於基板15之密接性為高，銅不擴散至基板15。
如此一來，含有氧和上述添加元素之雙方的含氧金屬膜14雖然密接性和阻障性為優良，但是較無氧金屬膜19電阻為高，因此當作配線膜之電性特性差。
本發明者等發現在基板15表面形成含有氧和添加元 素之雙方的金屬膜之後，在其金屬膜表面，藉由疊層電阻更低之金屬膜而形成配線膜，密著性和阻障性為優良，並且取得電性特性為優良之配線膜，而完成本發明。
根據如此之構思所完成之本發明，是一種在成膜對象物之矽或二氧化矽露出之表面形成配線膜的配線膜之形成方法，將氧氣和濺鍍氣體導入至置放有上述成膜對象物之真空環境，在含有氧之真空環境中，濺鍍以銅為主成分，含有從由Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成之添加元素群所選擇出之至少一種類之添加元素的第一濺鍍靶材，在上述成膜對象物之表面形成第一金屬膜之後，在停止對置放有上述成膜對象物之真空環境導入氧氣之狀態中，濺鍍以銅為主成分之第二濺鍍靶材，在上述第一金屬膜之表面上形成第二金屬膜，蝕刻上述第一、第二金屬膜而形成上述配線膜。
本發明為配線膜之形成方法中，使用相同之靶材以作為上述第一、第二之濺鍍靶材，在相同真空槽內部執行上述第一金屬膜之成膜和上述第二金屬膜之成膜。
本發明之配線膜之形成方法中，作為上述第二濺鍍靶材，使用以銅為主成分，含有從由Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成之添加元素群所選擇出之至少一種類之添加元素之靶材，在個別真空槽內部配置上述第一、第二濺鍍靶材，在上述個別之真空槽內部執行上述第一、 第二金屬膜之成膜。
本發明之配線膜之形成方法中，使用純銅靶材當作上述第二濺鍍靶材，在相同真空槽內部配置上述第一、第二濺鍍靶材，上述第一金屬膜之成膜和上述第二金屬膜之成膜，是在上述真空槽內部執行。
本發明之配線膜之形成方法中，使用純銅靶材作為上述第二濺鍍靶材，在個別真空槽內部配置上述第一、第二濺鍍靶材，在上述個別之真空槽內部執行上述第一、第二金屬膜之成膜。
本發明之配線膜之形成方法中，於形成上述第二金屬膜之後，將氧氣和濺鍍氣體導入至置放有上述成膜對象物之真空環境，在含有氧之真空環境中，濺鍍以銅為主成份，含有從由Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成之添加元素群所選擇出之至少一種類之添加元素之第三濺鍍靶材，在上述第二金屬膜表面形成第三金屬膜之後，蝕刻上述第一至第三金屬膜。
本發明是配線膜之形成方法中，作為上述第二濺鍍靶材，使用含有從由Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成之添加元素群所選擇出之至少一種類之添加元素的靶材。
本發明之配線膜之形成方法中，在個別真空槽配置上述第一至第三濺鍍靶材，在上述個別真空槽內形成上述第 一至第三金屬膜。
本發明之配線膜之形成方法中，在相同真空槽內配置上述第一、第三濺鍍靶材，在上述相同真空槽內形成上述第一、第三金屬膜，在與上述第一、第三濺鍍靶材不同之真空槽內，配置上述第二濺鍍靶材，在上述不同之真空槽內形成上述第二金屬膜。
本發明之配線膜之形成方法中，使用純銅靶材作為上述第二濺鍍靶材。
本發明之配線膜之形成方法中，在個別真空槽配置上述第一至第三濺鍍靶材，在上述個別真空槽內形成上述第一至第三金屬膜。
本發明之配線膜之形成方法中，在相同真空槽內配置上述第一、第三濺鍍靶材，在上述相同真空槽內形成上述第一、第三金屬膜，在與上述第一、第三濺鍍靶材不同之真空槽內配置上述第二濺鍍靶材，在上述不同之真空槽內形成上述第二金屬膜。
本發明之配線膜之形成方法中，作為上述第一濺鍍靶材，使用Al含有量為0.1原子百分比以上10.0原子百分比以下者，以上述真空環境之氧氣分壓對濺鍍氣體分壓之比率成為0.1%以上20.0%以下之方式導入氧氣，濺鍍上述第一濺鍍靶材。
本發明之配線膜之形成方法中，作為上述第一濺鍍靶材，使用Mg含有量為0.1原子百分比以上10.0原子百分比以下者，以上述真空環境之氧氣分壓對濺鍍氣體分壓之 比率成為0.1%以上20.0%以下之方式導入氧氣，濺鍍上述第一濺鍍靶材。
本發明為一種電晶體，具有閘極電極；由半導體所形成之汲極半導體層；和由半導體所形成之源極半導體層，以施加於上述閘極電極之電壓，構成斷路或導通上述汲極半導體層和上述源極半導體層之間，在上述汲極半導體層表面和上述源極半導體層之表面中之一方或雙方上，形成以銅為主成份，含有從由Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成之添加元素群所選擇出之至少一種類之添加元素和氧之第一金屬膜，在上述各第一金屬膜之表面各形成以銅為主成分，較上述第一金屬膜低電阻之第二金屬膜。
本發明之電晶體中，上述第一金屬膜含有0.1原子百分比以上之氧。
本發明之電晶體中，在上述第二金屬膜之表面，形成以銅為主成分，含有從由Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成之添加元素群所選擇出之至少一種類之添加元素和氧之第三金屬膜。
本發明為一種電晶體，具有閘極電極；由半導體所形成之汲極半導體層；和由半導體所形成之源極半導體層，構成以施加於上述閘極電極之電壓，斷路或導通上述汲極半導體層和上述源極半導體層之間，上述閘極電極接觸於 玻璃基板，上述閘極電極具有形成在上述玻璃基板表面之第一金屬膜，和形成於上述第一金屬膜表面之第二金屬膜，上述第一金屬膜以銅為主成分，含有從由Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成之添加元素群所選擇出之至少一種類之添加元素和氧，上述第二金屬膜是以銅為主成分，設為比上述第一金屬膜更低之低電阻。
本發明之電晶體中，上述第一金屬膜含有0.1原子百分比以上之氧。
本發明之電晶體中，在上述第二金體膜表面，形成以銅為主成分，含有從由Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成之添加元素群所選擇出之至少一種類之添加元素和氧之第三金屬膜。
本發明是一種電子裝置，為具有電晶體，上述電晶體具有閘極電極；由半導體所形成之汲極半導體層；和由半導體所形成之源極半導體層，構成以施加於上述閘極電極之電壓，斷路或導通上述汲極半導體層和上述源極半導體層之間，在上述汲極半導體層表面和上述源極半導體層之表面中之一方或雙方上，形成以銅為主成份，含有從由Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成之添加元素群所選擇出之至少一種類之添加元素和氧之第一金屬膜，在上述各第一金屬膜之表面各形成以銅為主成分，較上述第 一金屬膜低電阻之第二金屬膜。
本發明之電子裝置中，上述第一金屬膜含有0.1原子百分比以上之氧。
本發明是一種電子裝置，具有電晶體，上述電晶體具有閘極電極；由半導體所形成之汲極半導體層；和由半導體所形成之源極半導體層，構成以施加於上述閘極電極之電壓，斷路或導通上述汲極半導體層和上述源極半導體層之間，上述閘極電極接觸於玻璃基板，上述閘極電極具有形成在上述玻璃基板表面之第一金屬膜，和形成於上述第一金屬膜表面之第二金屬膜，上述第一金屬膜以銅為主成分，含有從由Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成之添加元素群所選擇出之至少一種類之添加元素和氧，上述第二金屬膜是以銅為主成分，設為比上述第一金屬膜更低之低電阻。
本發明之電子裝置中，於上述第一金屬膜中含有0.1原子百分比以上之氧。
本發明是一種電子裝置，具有玻璃基板、配置在上述玻璃基板上之透明畫素電極、配置在上述畫素電極上之液晶、配置在上述液晶上之透明共通電極，和密接於上述玻璃基板上之蓄積電極，於形成於上述畫素電極和上述蓄積電極之間之液晶電容，連接將上述蓄積電極設為單側之電極的蓄積電容，以上述液晶電容之充放電控制上述液晶之配向，上述蓄積電極具有形成在上述玻璃基板表面之第一 金屬膜，和形成在上述第一金屬膜之表面之第二金屬膜，上述第一金屬膜以銅為主成分，含有從由Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成之添加元素群所選擇出之至少一種類之添加元素和氧，上述第二金屬膜是以銅為主成分，設為比上述第一金屬膜更低之低電阻。
本發明之電子裝置中，上述第一金屬膜含有0.1原子百分比以上之氧。
並且，本發明中主成分是指成為主成分之元素含有50原子百分比以上。因此，「以銅為主成份」是指「含有50原子百分比之銅」。
本發明所使用之靶材雖然有混入Cu和作為雜質之上述添加元素以外之元素(例如Mn)的情形，但是雜質元素之含有量為低於0.1原子百分比，通常低於10-4 原子百分比。使用如此之靶材而形成之本發明之配線膜為Cu和添加元素和氧以外之雜質元素之含有量低於0.1原子百分比，通常低於10-4 原子百分比。
再者，在本發明中，純銅是指Cu以外之雜質元素之含有量低於0.1原子百分比，通常低於10-4 原子百分比。
濺鍍靶材中之銅和添加元素之含有比率，也和使用其濺鍍標而形成之金屬膜中之銅和添加元素之含有比率，在僅導入濺鍍氣體之真空環境下成膜之時，且也和導入氧氣和濺鍍氣體之雙方之真空環境下成膜之時相同，再者，即使變化氧氣之導入量，其含有比率也不會改變。
因此，當濺鍍添加元素對銅和添加元素之合計量之比率為0.1原子百分比以上10.0原子百分比以下之濺鍍靶材時，則取得添加元素對銅和添加元素之合計量的比率為0.1原子百分比以上10.0原子百分比以下之金屬膜。
藉由本發明所成膜之配線膜因對矽或玻璃之密接性高，不會引起銅擴散至矽，並且為低電阻。形成配線膜之時之濺鍍因可以相同蝕刻率一次濺鍍，故製造工程簡單。
第1圖之符號1是表示本發明所使用之第一例之濺鍍裝置，具有真空槽2。
在真空槽2內配置有以銅為主成分，含有從由Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成之添加元素群所選擇出之至少一種類之添加元素的靶材11。
在真空槽2連接有真空排氣系統9和氣體導入系統8，藉由真空排氣系統9使真空槽2內真空排氣，在成為真空環境之狀態下搬入成膜對象物21，保持配置在真空槽2內之基板支持器7。
濺鍍靶材11連接於配置在真空槽2外部之電源5，當一面自氣體導入系統8導入濺鍍氣體和氧氣，一面自電源5施加電壓至濺鍍靶材11，在濺鍍靶材11表面附近形成 電漿，並將濺鍍靶材11施予濺鍍時，釋放構成濺鍍靶材11之物質之粒子，到達至成膜對象物21表面，以銅為主成分，形成含有氧及上述添加元素之第一金屬膜23(第2圖(a))。
當第一金屬膜23形成特定膜厚時，則一面持續導入濺鍍氣體和真空排氣一面停止導入氧氣。當在將真空槽2內部之氧氣分壓設為比形成第一金屬膜3之時更低之狀態下，在相同真空槽2內濺鍍相同濺鍍靶材11時，第一金屬膜23表面形成以銅為主成分，含有與第一金屬膜23所含有之種類相同的添加元素，氧含有量較第一金屬膜23少之第二金屬膜24。
第二金屬膜24之成膜以真空槽2內之氧氣分壓成為零之方式真空排氣後執行為佳，此時，形成不含有氧之第二金屬膜24。
於將第二金屬膜24形成特定膜厚之後，搬出至真空槽2外部，第一，將第二金屬膜23、24蝕刻成相同形狀，形成本發明之第一例之配線膜。
第2圖(c)為上述第一例之配線膜25之剖面圖，該配線圖25成為二層構造。
本發明中，第一金屬膜23和第二金屬膜24雙方皆以銅為主成分，於形成配線膜25之時，在第一、第二金屬膜23、24之疊層膜表面配置圖案製作之光阻層，若使用相同組成之蝕刻液(或是蝕刻氣體)蝕刻疊層膜時，第一、第二金屬膜23、24則被圖案製作成相同形狀。
成膜對象物21為液晶顯示裝置之面板時，則在成膜對象物21表面之一部份或全部，露出玻璃基板表面或是矽等之半導體層之表面。於成膜對象物21被設置在積體電路或有機EL元件等之半導體裝置之時，於成膜對象物21表面之一部份或全部，露出矽等之半導體基板或半導體層之表面。即是，在成膜對象物21之表面露出玻璃和矽中之任一方或雙方。
第一金屬膜23含有上述添加元素和氧，玻璃基板或矽之密接性變高，由於第一金屬膜23和第二金屬膜24為以銅為主成分之金屬膜，密接性互相變高。因此，藉由本發明成膜之配線膜25相對於成膜對象物21之密接性高。
第3圖之符號3為具有本發明之配線膜之電子裝置(液晶顯示裝置)，具有TFT基板30和彩色濾光片基板50。
該液晶顯示裝置3為主動型，TFT基板30具有玻璃基板31，在玻璃基板31上配置有TFT(薄膜電晶體)40，和顯示畫素35和蓄積電容器39。
TFT40具有閘極電極41、汲極電極42和源極電極43，蓄積電容器39具有蓄積電極38，顯示畫素35具有畫素電極36。
閘極電極41、汲極電極42、源極電極43、蓄積電極38是藉由上述配線膜25所構成。
再者，TFT40具有閘極絕緣膜44、通道半導體層46、汲極半導體層47、源極半導體層48。
在通道半導體層46之單面，汲極半導體層47和源極半導體層48與通道半導體層46接觸而被配置。汲極半導體層47和源極半導體層48彼此互相間隔開。
在汲極半導體層47和源極半導體層48之間之位置之通道半導體層46之相反側之面，配置有閘極絕緣膜44和閘極電極41。閘極電極41和通道半導體層46之間具有閘極絕緣膜44。
在源極半導體層48和汲極半導體層47之表面，汲極電極42和源極電極43各個接觸而被配置。
閘極電極41、汲極電極42和源極電極43被導出至TFT40之外部，可施加來自外部電源之電壓。
通道半導體層46、汲極及源極半導體層47、48由非晶矽或多晶矽等所構成。
p型和n型導電型中，汲極半導體層47和源極半導體層48為相同導電型，通道半導體層46為與汲極半導體層47及源極半導體層48相同之導電型或相反之導電型。
首先，針對通道半導體層46與源極及汲極半導體層47、48相同之導電型時予以說明。
通道半導體層46之雜質濃度較汲極及源極半導體層47、48高，成為低電阻。
在汲極電極42和源極電極43之間施加動作電壓之狀態下，當以與汲極及源極半導體層48相同極性之電荷，被誘導至通道半導體層46表面之方式將電壓施加至閘極電極41時，則在通道半導體層46之閘極電極41上之部 份形成低電阻之蓄積層，藉由該蓄積層連接汲極半導體層47和源極半導體層48，TFT導通。在不施加閘極電壓之期間不形成蓄積層，TFT40斷路。
接著，當針對通道半導體層46與源極及汲極電極47、48不同之導電型之時予以說明時，則在汲極電極42和源極電極43之間施加動作電壓之狀態下，在通道半導體層46表面，將誘導與該通道半導體層46相反之極性之電荷的電壓施加至閘極電極41時，則在通道半導體層46之閘極電極41上之部份，形成與源極及汲極電極47、48相同之導電型之反轉層，藉由該反轉層連接汲極半導體層47，和源極半導體層48，TFT導通。在不施加閘極電壓之期間不形成反轉層，TFT40斷路。
在源極電極43之一部表面接觸自顯示畫素35延伸設置之畫素電極36，源極電極43電性連接於畫素電極36。
畫素電極36是延伸設置至蓄積電容器39位置之部份，經配置在玻璃基板31上之蓄積電極38，和絕緣膜(閘極絕緣膜44)對向配置，藉由對向之部份，形成有蓄積電容。
因此，蓄積電容之電容器之單側電極為蓄積電極38，另一單側電極為畫素電極36，但是另一單側電極並不限定於畫素電極36，即使另一電極(例如共通電極55)亦可。
TFT基板30和彩色濾光片50僅以一定距離間隔開配置，在該期間封入液晶4。
彩色濾光片基板50在與TFT40對向之位置配置有黑矩陣52，在與顯示畫素35對向之位置，配置有彩色濾光片53。
在彩色濾光片基板50之至少與顯示畫素35對向之部份，配置有共通電極55。畫素電極36和共通電極55是由ITO等之透明金屬膜所構成。
TFT基板30和彩色濾光片基板50各具有偏光板49、59。當藉由TFT40之導通和斷路，在畫素電極36和共通電極55之間施加電壓時，顯示畫素35上之液晶4之配線變化，通過液晶4之光的偏向方向變更，控制照射至顯示畫素35之光朝液晶顯示裝置3之外部透過和斷路。
蓄積電容相對於形成於畫素電極36和共通電極55之間之液晶電容被並聯連接，TFT40導通，畫素電極36和共通電極55之間之液晶電容經TFT40以電源電壓被充電時，蓄積電容也以電源電壓被充電。
即使TFT40轉為斷路，畫素電極36自電源電壓被斷路，藉由蓄積於蓄積電容之電荷，也對畫素電極36施加與TFT40導通時相同之電壓，維持顯示畫素35上之液晶4之偏向狀態。當放電該液晶電容時，液晶4之偏向狀態則變化。
蓄積電極38和閘極電極41是與玻璃基板31接觸，汲極電極42和源極電極43是與半導體層(汲極半導體層47、源極半導體層48)接觸。
蓄積電極38、閘極電極41、汲極電極42和源極電極 43是由藉由本發明之配線膜25所構成，第一金屬膜23與玻璃基板31或是半導體層47、48接觸。因此，蓄積電極38及閘極電極41和玻璃基板31之間的密接性高，汲極電極42及源極電極43和半導體層47、48之間的密接性也為高。
再者，於配置於第一金屬膜23上之第二金屬膜24不含有氧，由於為低電阻，故各電極膜之擴散方向(與膜厚方向成直角之方向)之電阻為低電阻。
本發明之電子裝置並不限定於液晶顯示裝置。
第4圖之符號6為本發明之電子裝置之其他例之半導體裝置之一部份，第4圖中，表示半導體裝置6之電晶體60。
該電晶體60並不配置於玻璃基板上，具有半導體基板(矽基板)61之外，具有與上述第3圖所示之TFT40相同之構件，於相同構件賦予相同符號省略說明。
即使在該電晶體60中，源極半導體層48和汲極半導體層47之一部份表面露出，在露出之部份各密接源極電極43之第一金屬膜23，和汲極電極42之第一金屬膜23。
因此，汲極電極42和源極電極43對矽基板61之密接性為高，也藉由第一金屬膜23防止銅擴散至矽基板61。
並且，第4圖之符號64為用以自閘極電極41絕緣汲極電極42及源極電極43之絕緣膜，同圖之74為自矽基 板61之源極半導體層48和汲極半導體層47以外之場所絕緣汲極電極42及源極電極43之絕緣膜。
上述雖然針對藉由相同濺鍍靶材11，形成第一、第二金屬膜23、24之情形予以說明，但是本發明並不限定於此。
第9圖之符號80表示第二例之濺鍍裝置，第二例之濺鍍裝置80具有第一真空槽2a、連接於第一真空槽2a之第二真空槽2b、配置於第一真空槽2a內之第一濺鍍靶材11a，和配置在第二真空槽2b內之第二濺鍍靶材11b。
藉由真空排氣系統9，在第一、第二真空槽2a、2b內部形成真空環境，維持該真空環境，直接將成膜對象物21搬入至第一真空槽2a內部，保持於基板支持器7a。第一濺鍍靶材11a是與第一例之濺鍍裝置1之濺鍍靶材11相同，以銅為主成分，含有添加元素。
如上述般，當在第一真空槽11a內部形成含有氧氣體之真空環境，濺鍍第一濺鍍靶材11a時，則形成第一金屬膜23。將形成有第一金屬膜23之成膜對象物21從第一真空槽2a搬入至第二真空槽2b，使保持於基板支持器7b。
一面將第二真空槽2a內予以真空排氣，一面導入濺鍍氣體，形成氧氣分壓較形成第一金屬膜23時低之真空環境，在該真空環境中濺鍍第二濺鍍靶材11b，形成第二金屬膜24。
第一例之濺鍍裝置1由於在相同真空槽2內部改變氧氣分壓，形成第一、第二金屬膜23、24，故於形成一個膜 之後，至形成下一個膜之真空排氣需要花費長時間。對此，第二例之濺鍍裝置80由於在不同真空槽形成第一、第二金屬膜23、24，各真空槽之真空排氣所需之時間為短。
第二濺鍍靶材11b以銅為主成分，含有從由Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成之添加元素群所選擇出之至少一種類之添加元素之時，形成以銅為主成分，添加有添加元素，氧含有量較第一金屬膜23少之第二金屬膜24。
第二濺鍍靶材11b為純銅靶材之時，形成以銅為主成分，無添加添加元素之第二金屬膜24，並且，若濺鍍第二濺鍍靶材11b之時之氧分壓設為零時，則形成由純銅所構成之第二金屬膜24。
若將第一、第二金屬膜23、24圖案製作成相同形狀時，則取得與第2圖(c)之符號25所示之配線膜相同之構造之第二例之配線膜。由於純銅之電阻為較含有添加元素之銅低之低電阻，故當使用純銅靶材當作第二濺鍍靶材11b時，配線膜則成為更低電阻。
由純銅所形成之濺鍍靶材即使在與含有上述添加元素之濺鍍靶材相同之濺鍍裝置之真空槽內部配置亦可。此時，於形成第一金屬膜23之後，停止對含有添加元素之濺鍍靶材施加電壓，一面持續真空排氣，一面停止導入氧氣。排出氧氣，當真空槽之內部壓力下降至特定壓力時，一面將濺鍍氣體導入至真空槽之內部，一面濺鍍由純銅所構 成之濺鍍靶材，而形成第二金屬膜。
如此一來，當在相同真空槽內部連續形成第一、第二金屬膜23、24時，因第一、第二金屬膜23、24不接觸大氣環境，故配線膜之膜質變佳。再者，藉由本發明形成之配線膜並不限定於第一、第二金屬膜23、24之雙層構造，即使在第二金屬膜24之表面上形成1層以上以銅為主成分之金屬膜亦可。
例如，於形成第二金屬膜24之後，在氧氣氛壓較形成第二金屬膜24高之真空環境中，濺鍍以Cu為主成分，且含有上述添加元素為1種類以上之濺鍍靶材11。在第二金屬膜24表面上，形成以Cu為主成分，含有氧和添加元素之第三金屬膜29(第5圖(a))。
第一~第三金屬膜23、24、29因各以銅為主成分，故可以使用相同成分之蝕刻劑(蝕刻液或是蝕刻氣體)一起圖案製作而形成配線膜26(第5圖(b))。
因在該配線膜26之表面，含有氧和添加元素之第三金屬膜29露出，故於配線層26之表面密接ITO或SiO2等之氧化物時之密接性高，使矽接觸於配線膜26表面之時，不會引起金屬擴散。
該配線膜26可以使用上述閘極電極41、汲極電極442、源極電極43和蓄積電極38中之任一者。
尤其，如液晶顯示裝置3之源極電極43般，在表面密接ITO或ZnO等之金屬氧化膜(畫素電極36)之時，若為表面含有氧之第三金屬膜29時，則不引起氧從畫素 電極36移動至源極電極43，因第二金屬膜24不氧化，故源極電極43之電阻不上昇。
第一至第三之金屬膜23、24、29即使在相同真空槽內部濺鍍相同濺鍍靶材11而形成亦可，即使在相同真空槽內部濺鍍不同濺鍍靶材而形成亦可。
再者，即使在第一至第三金屬膜23、24、29中，在與第一、第三金屬膜23、29不同之真空槽內部至少形成第二金屬膜24亦可。
具體而言，使用上述第二例之濺鍍裝置80，在第一真空槽11a內部形成第二金屬膜23，在第二真空槽11b內部形成第二金屬膜24之後，將成膜對象物21自第二真空槽11b返回至第一真空槽11a。將氧氣和濺鍍氣體導入至第一真空槽11a內部，形成氧氣分壓較形成第二金屬膜24時高之真空環境，在該第真空環境中濺鍍第一濺鍍靶材11a形成第三金屬膜29。
並且，即使在個別真空槽內部形成各金屬膜亦可。
第10圖之符號90表示第三例之濺鍍裝置，該濺鍍裝置90除第一、第二真空槽11a、11b之外，具有連接於第二真空槽11b之第三真空槽11c。
於與使用第二例之濺鍍裝置80之時相同，在第一真空槽11a內部形成第一金屬膜23，在第二真空槽11b內部形成第二金屬膜24之後，將成膜對象物21搬入至事先形成真空環境之第三真空槽11c，保持於基板支持器7c。
在第三真空槽2c內部配置有以銅為主成分，含有從 由Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成之添加元素群所選擇出之至少一種類之添加元素之第三濺鍍靶材11c。
一面將第三真空槽2c內部予以真空排氣，一面自氣體導入系統8導入濺鍍氣體和氧氣，形成氧氣分壓較形成第三金屬膜24時高之真空環境，若濺鍍第三濺鍍靶材11c時，則形成第三金屬膜29。
對於在相同真空槽2內形成第一至第三金屬膜23、24、29，必須在真空槽內交互形成氧氣分壓之不同真空環境，由於完成一個膜之成膜，至形成下一個膜之真空排氣需要長時間。對此，第二、第三例之濺鍍裝置80、90因在另外真空槽至少形成第二金屬膜24，故真空排氣不需要長時間。
再者，為了降低配線膜25、26全體之電阻＇使第二金屬膜24較第一、第三之金屬膜23、29更厚。因此，第二金屬膜24之成膜時間較第一、第三金屬膜23、29成膜時間長。如第二、第三例之濺鍍裝置80、90般，若在專用真空槽形成成膜所需要花費長時間者時，則提升生產性。
並且，如第三例之濺鍍裝置90般，若使真空槽2a~2c之數量與構成配線膜25、26之銅膜之數量相同，在專用之真空槽2a至2c內形成各銅膜時，則更提升生產性。
第二例之濺鍍裝置80是如第9圖所示般，即使直接 連接第一、第二真空槽2a、2b亦可，即使將第一、第二真空槽2a、2b連接於相同搬運室，經該搬運室在第一、第二真空槽2a、2b間搬出搬入成膜對象物21亦可。
再者，第三例之濺鍍裝置90是如第10圖所示般，串聯性連接第一至第三之真空槽2a~2c，將成膜對象物21經第二真空槽2b自第一真空槽2a搬運至第三真空槽2c亦可。並且，即使將第一至第三真空槽2a~2c連接於相同搬運室，經該搬運室在第一至第三真空槽2a~2c搬出搬入成膜對象物21亦可。
於任一情形中，由於成膜對象物21不接觸於大氣，在真空槽間移動，故取得膜質佳之配線膜25、26。
汲極半導體層47、源極半導體層48和通道半導體層46是於電子裝置為半導體裝置6之時，使雜質擴散於矽基板61而形成，於電子裝置為液晶顯示裝置之時，則在玻璃基板31之表面上，藉由CVD法等附著矽等之半導體而形成。再者，閘極絕緣膜44等之絕緣膜係由氮化矽等之氮化膜、氧化矽等之氧化膜所構成。
以上，雖然針對以由本發明所成膜之配線膜25各構成閘極電極41、汲極電極42、源極電極43和蓄積電極38之時予以說明，但是本發明並不限定於此，若以藉由本發明所形成之配線膜25構成閘極電極41、汲極電極42、源極電極43和蓄積電極38中之一個以上即可。但是，如上述般，直接接觸玻璃基板或矽基板或半導體層之電極是以藉由本發明所形成之配線膜25構成為佳。
以上，雖然針對僅使濺鍍靶材11含有當作添加元素之Al之時予以說明，但是本發明並不限定於此。除Al以外，即使使用含有從由Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成之添加元素群所選擇出之至少一種類之添加金屬之濺鍍靶材而執行成膜，形成含有Al以外之添加元素之金屬膜亦可。
再者，即使使相同濺鍍靶材含有2種類以上之添加元素，形成含有2種類以上之添加元素之金屬膜亦可。如第5圖(a)、(b)所示般，於疊層3層以上金屬膜之時，即使第一~第三金屬膜23、24、29之成膜所使用之濺鍍靶材為相同亦可，即使各使用含有另外添加元素之濺鍍靶材亦可。
[實施例1]
使用玻璃基板和矽基板當作成膜對象物21，組合濺鍍靶材之添加元素(Al)含有量(0原子百分比、0.1原子百分比、2.0原子百分比、10.0原子百分比)，和濺鍍時之氧氣分壓對濺鍍氣體(Ar)分壓之比率(0%、0.1%、3.0%、10.0%、20.0%)，和成膜後之退火處理之溫度(無退火、350℃、450℃)之成膜條件，以各組合在成膜對象物21表面形成單層之金屬膜。
並且，濺鍍氣體之導入量是氧氣之導入量為零，於僅導入濺鍍氣體(Ar)時，設定成真空槽2內部之全壓成為 0.4Pa。在各組合中，不改變濺鍍氣體之導入量，濺鍍氣體分壓成為一定值(0.4Pa)。氧氣分壓對濺鍍氣體分壓的比率，為以濺鍍氣體分壓(0.4Pa)除以氧氣分壓之值乘100之值。
[密接性試驗]
針對形成於玻璃基板表面之金屬膜中，記載於下述表1之組合形成膜之金屬膜，以前端銳利之小刀在金屬膜劃上10行×10列合計100個1mm方形格子，貼黏膠帶(型號610之透明膠帶)，計數於剥離膠帶時所殘留之膜之個數。將該結果記載於下述表1。
並且，於金屬膜自玻璃基板全部剥落之時為0/100，1個也無剥落之時為100/100，成為分子之數量越大密接性越高。
由上述表1可知即使Al含有量相同，氧氣之比率越大密接性越大，再者，即使氧氣之比率相同，Al含有量越多密接性越高。
即使濺鍍靶材之Al含有量為0.1原子百分比較少，若氧比率為10.0%以上時，則不引起金屬膜之剥離。因此，推測濺鍍靶材之Al含有量即使較0.1原子百分比少，若氧氣導入量於濺鍍時超過10%，則不會引起金屬膜之剥 離。
[比電阻測量]
測量形成於玻璃基板表面之金屬膜中，以記載於下述表2之成膜條件之組合所形成之金屬膜之比電阻。將該結果記載於下述表2。
第6圖為由測量結果所求出之氧氣分壓之比率和比電 阻之關係的曲線圖，符號L1 所示之曲線為使用Al含有量為2.0原子百分比之濺鍍靶材之情形，同圖之符號L2 所示之曲線為使用添加元素含有量為零(純銅)之濺度靶材之情形。
由上述表2、第6圖可知，於不導入氧氣體之時，純銅和含Al金屬膜之電阻值雖然同等，但即使不改變靶材之Al含有量，氧氣分壓之比率越高比電阻也越上昇。
因Al之原子半徑比Cu小，故僅以濺鍍氣體所形成之膜於Cu之晶界析出Al，由於隨著氧分壓之增加，所析出之Al積極性被氧化，故電阻值與氧氣分壓增加同時上昇。
再者，如上述表2可知，即使氧氣分壓之比率相同，Al含有量越增加比電阻也越上昇。
當比較以氧氣分壓為零，Al含有量為零之組合形成之金屬膜之比電阻，和以氧氣分壓為零，含有Al之時之組合形成之金屬膜之比電阻時，若氧氣體分壓為零時，即使Al含有量為10原子百分比較多時，比電阻也為同等。
並且，當觀看表2時，濺鍍靶材之Al含有量為10原子百分比，氧氣體分壓之比率為20.0%時之比電阻(49.7μΩ cm)為最大值，該值為可當作上述配線膜之第一金屬膜23使用之值的上限。
[阻障性]
針對，形成於矽基板表面之金屬膜中，以下述表3所 示之成膜條件之組合所形成之金屬膜，調查矽基板有無金屬擴散。將該結果記載於下述表3。
由上述表3確認出無添加氧時金屬擴散至矽基板，可知藉由添加氧，可防止金屬散至矽基板。
再者，即使針對形成於矽基板表面之金屬膜，可知由於有Al含有量越多密接性越高之傾向，故若使用含有Al 之濺鍍靶材，並導入氧執行濺鍍，則取得對於矽基板之密接性則高，並且相於矽基板之阻障性也優良之金屬膜。
並且，以上針對Al，改變含有量和氧分壓，調查比電阻和密接性，即使針對Al以外之添加元素，濺鍍靶材11中之含有量若為0.1原子百分比以上時，金屬膜之密接性為高，濺鍍靶材11中之含有量為10原子百分比，氧氣體分壓之比率為20.0%時，則成為金屬膜之比電阻可使用的上限值以下。
再者，即使針對阻障性，於使用含有Al以外之添加元素之濺鍍靶材11之時，若於濺鍍時導入氧氣體，則不會引起矽基板之銅擴散。
[添加元素種類]
組合含有下述表4所示之添加元素之濺鍍靶材11、退火溫度(350℃、450℃)、相對於氧氣體分壓之濺鍍氣體分壓之比率(5.0%、7.5%、10.0%)之成膜條件而在玻璃基板表面形成單層金屬膜，針對各金屬膜執行上述「密接性試驗」和「比電阻測定」。於下述表4記載測量結果和成膜條件。
由上述表4可知，即使針對Al以外之元素，若於濺鍍時導入氧氣體，金屬膜也不會剥離，密接性高。再者，各金屬膜之電阻也可當作配線膜之基底層使用。
[膜組成]
針對各含有0.2原子百分比添加元素之Al、Si、Sc、 Y和Ce的濺鍍靶材11，以於下述表5至表9記載添加元素之含有量、氧氣分壓對濺鍍分壓之比率的成膜條件組合，形成單層金屬膜。
針對所形成之各金屬膜，以XPS(X線電子分光法)，各測量氧之含有量。將該測量結果記載於下述表5至9。
從表5至9確認出於任一者之添加元素時，濺鍍時之氧氣分壓越高，金屬膜所含之氧原子量變多之情形。
接著，針對添加元素為Mg之時之實施例予以說明。
[實施例2]
使用玻璃基板和矽基板當作成膜對象物21，組合濺鍍靶材之Mg含有量(0原子百分比、0.1原子百分比、2.0原子百分比、10.0原子百分比)，和濺鍍時之氧氣分壓對濺鍍氣體分壓(Ar)之比率(0%、0.1%、3.0%、10.0%、20.0%)，和成膜後之退火處理溫度(無退火、350℃、450℃)之成膜條件，以各組合在成膜對象物21表面形成單層之金屬膜。
並且，濺鍍氣體之導入量是氧氣之導入量為零，於僅導入濺鍍氣體(Ar)時，設定成真空槽2內部之全壓成為0.4Pa。在各組合中，不改變濺鍍氣體之導入量，濺鍍分壓成為一定值(0.4Pa)。氧氣分壓對濺鍍氣體分壓之比率為以濺鍍氣體分壓(0.4Pa)除以氧氣分壓之值乘100之值。
[密接性試驗]
在形成於玻璃表面之各金屬膜，以前端銳利之小刀在各金屬膜劃上10行×10列合計100個1mm方形格子，貼黏膠帶(型號610之透明膠帶)，計數於剥離膠帶時所殘留之膜之個數。將該結果記載於下述表10。
並且，金屬膜自玻璃基板全部剥離之時為0/100，一個也無剥離之時則為100/100，成為分子之數量越大密接 性越高。
由上述表10可知即使Mg含有量相同，氧氣之比率越大密接性越大，再者，即使氧氣之比率相同，Mg含有量越多密接性越高。
因即使濺鍍靶材之Mg含有量為0.1原子百分比較少，若氧比率為10.0%以上時，則也不會引起金屬膜之剥離，故推測濺鍍靶材之Mg含有量即使較0.1原子百分比少，若於濺鍍時氧氣導入量超過10%時，則不會引起金屬膜之剥離。
[比電阻測量]
針對形成於玻璃基板表面之金屬膜中，濺鍍靶材之Mg含有量(0.1原子百分比、2.0原子百分比、10.0原子百分比)，和濺鍍時之濺鍍氣體分壓對氧氣體分壓之比率(0%、1.0%、3.0%、10.0%、20.0%)、退火溫度為350℃之組合，測量金屬膜之比電阻。將該結果記載於下述表11。
第8圖為由測量結果所求出之氧氣分壓之比率和比電阻之關係的曲線圖，符號L1 所示之曲線為使用Mg含有量為2.0原子百分比之濺鍍靶材之情形。
並且，第8圖中以曲線L2 記載使用Mg含有量為零(純銅)之濺鍍靶材時的氧氣分壓之比率和電阻之關係。
由上述表11、第8圖可知，即使不改變靶材之Mg含有量，氧氣分壓比率越高比電阻越上昇，由上述表11可知，即使氧氣分壓之比率相同，Mg含有量越增加比電阻越上昇。
氧氣體分壓為零，以Mg含有量為零之組合所組合之 金屬膜之比電阻為2.3μΩ cm，當比較濺鍍靶材含有Mg之時之測量結果時，氧氣分壓若為零，即使Mg含有量為10原子百分比較多，電阻值為同等。
並且，當觀看表11時，濺鍍靶材之Mg含有量為10原子百分比，氧氣體分壓之比率為20.0%時之比電阻(43.8μΩ cm)為最大值，該值為可當作上述配線膜之第一金屬膜23使用之值的上限。
[阻障性]
針對形成於矽基板表面之金屬膜中，以濺鍍靶材之Mg含有量為0原子百分比、、0.1原子百分比、2.0原子百分比、10.0原子百分比，濺鍍時之氧氣分壓對濺鍍氣體分壓之比率為0%、0.1%、30%、10.0%、20.0%，退火溫度為450℃之組合所形成之金屬膜，調查有無矽基板之金屬擴散。將該結果記載於下述表12。
由上述表12確認出在無添加氧之情形下金屬擴散至矽基板，可知藉由添加氧可防止金屬擴散至矽基板。
再者，即使針對形成於矽基板表面之金屬膜，由於有Mg含有量越多密接性越高之傾向，可知若使用含有Mg之濺鍍靶材，並導入氧執行濺鍍，則可取得對於矽基板之密接性高，並且對於矽基板之阻障性也優良之金屬膜。
[膜組成]
使用Mg含有量為2.0原子百分比之濺鍍靶材，將氧氣分壓對濺鍍氣體分壓之比率設為0.1%、5.0%、10.0%、 15.0%而形成4種類之金屬膜。
針對所形成之金屬膜，以XPS法(X射線電子分光法)測量氧原子之含有量。將該測量結果記載於下述表13。
由上述表13確認出濺鍍時之氧氣分壓越高，金屬膜所含之氧原子之量變多。
當氧氣分壓對濺鍍分壓之比率為0.1%以上時，金屬膜所含之氧原子之量則為0.1原子百分比以上。
如表1所示般，可知若氧氣分壓為0.1%以上時，由於取得密接性、阻障性優良之結果，故氧含量為0.1原子百分比以上之金屬膜係密接性、阻障性較優良。
2‧‧‧真空槽
3‧‧‧液晶顯示裝置
6‧‧‧半導體裝置
11‧‧‧濺鍍靶材
31‧‧‧玻璃基板
23‧‧‧第一金屬膜
24‧‧‧第二金屬膜
25‧‧‧配線膜
36‧‧‧畫素電極
38‧‧‧蓄積電極
40、60‧‧‧電晶體(TFT)
41‧‧‧閘極電極
42‧‧‧汲極電極
43‧‧‧源極電極
46‧‧‧通道半導體層
47‧‧‧汲極半導體層
48‧‧‧源極半導體層
55‧‧‧共通電極
第1圖為用以說明本發明所使用之濺鍍裝置之一例的剖面圖。
第2圖(a)至(c)為用以說明本發明之配線膜之形成工程之一例的剖面圖。
第3圖為用以說明本發明之液晶顯示裝置之一例之剖面圖。
第4圖為用以說明本發明之半導體裝置之一例之剖面圖。
第5圖(a)、(b)為用以說明本發明之配線膜之形成工程之另一例的剖面圖。
第6圖為表示氧氣分壓之比率和比電阻之關係的曲線圖。
第7圖(a)為模式性表示以Cu為主成分，含有Mg之金屬膜的剖面圖，(b)為模式性表示以Cu為主成分，含有Mg和氧之金屬膜的剖面圖。
第8圖為表示氧氣分壓之比率，和比電阻之關係的曲線圖。
第9圖為用以說明濺鍍裝置之第二例的剖面圖。
第10圖為用以說明濺鍍裝置之第三例的剖面圖。
1‧‧‧濺鍍裝置
2‧‧‧真空槽
5‧‧‧電源
7‧‧‧基板支持器
8‧‧‧氣體導入系統
9‧‧‧真空排氣系統
11‧‧‧濺鍍靶材
21‧‧‧成膜對象物

Claims (16)

  1. 一種配線膜之形成方法，用以在成膜對象物之矽或二氧化矽露出之表面形成配線膜，該配線膜之形成方法之特徵為：對置放有上述成膜對象物之真空環境，以氧氣分壓對上述真空環境之濺鍍氣體分壓的比率成為0.1%以上20.0%以下之方式，導入氧氣和濺鍍氣體，在含有被導入之前述氧氣的真空環境中，濺鍍以銅為主成分，含有從由Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成之添加元素群所選擇出之至少一種類之添加元素之第一濺鍍靶材，在上述成膜對象物之表面形成第一金屬膜之後，在停止對置放有上述成膜對象物之真空環境導入氧氣之狀態中，濺鍍以銅為主成分之第二濺鍍靶材，在上述第一金屬膜之表面上形成第二金屬膜，蝕刻上述第一、第二金屬膜而形成上述配線膜。
  2. 如申請專利範圍第1項所記載之配線膜之形成方法，其中，使用相同之靶材以作為上述第一、第二之濺鍍靶材，在相同真空槽內部執行上述第一金屬膜之成膜和上述第二金屬膜之成膜。
  3. 如申請專利範圍第1項所記載之配線膜之形成方法，其中，作為上述第二濺鍍靶材，使用以銅為主成分，含有從由Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成之 添加元素群所選擇出之至少一種類之添加元素之靶材，在個別真空槽內部配置上述第一、第二濺鍍靶材，在上述個別之真空槽內部執行上述第一、第二金屬膜之成膜。
  4. 如申請專利範圍第1項所記載之配線膜之形成方法，其中，使用純銅靶材當作上述第二濺鍍靶材，在相同真空槽內部配置上述第一、第二濺鍍靶材，上述第一金屬膜之成膜和上述第二金屬膜之成膜，是在上述真空槽內部執行。
  5. 如申請專利範圍第1項所記載之配線膜之形成方法，其中，使用純銅靶材作為上述第二濺鍍靶材，在個別真空槽內部配置上述第一、第二濺鍍靶材，在上述個別之真空槽內部執行上述第一、第二金屬膜之成膜。
  6. 如申請專利範圍第1項所記載之配線膜之形成方法，其中，於形成上述第二金屬膜之後，將氧氣和濺鍍氣體導入至置放有上述成膜對象物之真空環境，在含有氧之真空環境中，濺鍍以銅為主成份，含有從由Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成之添加元素群所選擇出之至少一種類之添加元素之第三濺鍍靶材，在上述第二金屬膜表面形成第三金屬膜之後，蝕刻上述第一至第三金屬膜。
  7. 如申請專利範圍第6項所記載之配線膜之形成方 法，其中，作為上述第二濺鍍靶材，使用含有從由Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成之添加元素群所選擇出之至少一種類之添加元素的靶材。
  8. 如申請專利範圍第7項所記載之配線膜之形成方法，其中，在個別真空槽配置上述第一至第三濺鍍靶材，在上述個別真空槽內形成上述第一至第三金屬膜。
  9. 如申請專利範圍第7項所記載之配線膜之形成方法，其中，在相同真空槽內配置上述第一、第三濺鍍靶材，在上述相同真空槽內形成上述第一、第三金屬膜，在與上述第一、第三濺鍍靶材不同之真空槽內，配置上述第二濺鍍靶材，在上述不同之真空槽內形成上述第二金屬膜。
  10. 如申請專利範圍第6項所記載之配線膜之形成方法，其中，使用純銅靶材作為上述第二濺鍍靶材。
  11. 如申請專利範圍第10項所記載之配線膜之形成方法，其中，在個別真空槽配置上述第一至第三濺鍍靶材，在上述個別真空槽內形成上述第一至第三金屬膜。
  12. 如申請專利範圍第10項所記載之配線膜之形成方法，其中，在相同真空槽內配置上述第一、第三濺鍍靶材，在上述相同真空槽內形成上述第一、第三金屬膜，在與上述第一、第三濺鍍靶材不同之真空槽內配置上述第二濺鍍靶材，在上述不同之真空槽內形成上述第二金屬膜。
  13. 如申請專利範圍第1項所記載之配線膜之形成方法，其中，作為上述第一濺鍍靶材，使用Al含有量為0.1原子百分比以上10.0原子百分比以下者。
  14. 如申請專利範圍第1項所記載之配線膜之形成方法，其中，作為上述第一濺鍍靶材，使用Mg含有量為0.1原子百分比以上10.0原子百分比以下者。
  15. 一種電晶體，具有閘極電極；由半導體所形成之汲極半導體層；和由半導體所形成之源極半導體層，以施加於上述閘極電極之電壓，構成斷路或導通上述汲極半導體層和上述源極半導體層之間，在上述汲極半導體層表面和上述源極半導體層之表面中之一方或雙方上，形成以銅為主成份，含有從由Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成之添加元素群所選擇出之至少一種類之添加元素和氧氣之第一金屬膜，在上述各第一金屬膜之表面各形成以銅為主成分，較上述第一金屬膜低電阻之第二金屬膜，在上述第二金屬膜之表面，形成有以銅為主成分，含有從由Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成之添加元素群所選擇出之至少一種類之添加元素和氧氣之第三金屬膜。
  16. 一種電晶體，具有閘極電極；由半導體所形成之汲極半導體層；和由半導體所形成之源極半導體層，以施加於上述閘極電極之電壓，構成斷路或導通上述汲極半導體層和上述源極半導體層之間，上述閘極電極接觸於玻璃基板，上述閘極電極具有被形成在上述玻璃基板之表面的第一金屬膜，和被形成在上述第一金屬膜之表面的第二金屬膜，上述第一金屬膜係以銅為主成份，含有從由Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成之添加元素群所選擇出之至少一種類之添加元素和氧氣，上述第二金屬膜係以銅為主成分，被形成較上述第一金屬膜低電阻，在上述第二金體膜表面，形成以銅為主成分，含有從由Mg、Al、Si、Be、Ca、Sr、Ba、Ra、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb和Dy所形成之添加元素群所選擇出之至少一種類之添加元素和氧氣之第三金屬膜。
TW096150895A 2006-12-28 2007-12-28 配線膜之形成方法、電晶體及電子裝置 TWI430396B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006354859 2006-12-28
JP2006354860 2006-12-28

Publications (2)

Publication Number Publication Date
TW200839946A TW200839946A (en) 2008-10-01
TWI430396B true TWI430396B (zh) 2014-03-11

Family

ID=39588489

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096150895A TWI430396B (zh) 2006-12-28 2007-12-28 配線膜之形成方法、電晶體及電子裝置

Country Status (7)

Country Link
US (1) US8218122B2 (zh)
EP (1) EP2096666A4 (zh)
JP (1) JP5017282B2 (zh)
KR (2) KR101073421B1 (zh)
CN (1) CN101529566B (zh)
TW (1) TWI430396B (zh)
WO (1) WO2008081806A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5234483B2 (ja) * 2007-06-12 2013-07-10 三菱マテリアル株式会社 密着性に優れた配線下地膜およびこの配線下地膜を形成するためのスパッタリングターゲット
JP5315641B2 (ja) * 2007-08-07 2013-10-16 三菱マテリアル株式会社 薄膜トランジスター
JP5315701B2 (ja) * 2008-01-18 2013-10-16 三菱マテリアル株式会社 薄膜トランジスター
JP5377914B2 (ja) * 2008-02-19 2013-12-25 三菱マテリアル株式会社 薄膜トランジスター
JP2010040536A (ja) * 2008-07-31 2010-02-18 Mitsubishi Materials Corp 薄膜トランジスター
JP2010040535A (ja) * 2008-07-31 2010-02-18 Mitsubishi Materials Corp 薄膜トランジスター
JP4727702B2 (ja) * 2008-09-11 2011-07-20 株式会社 日立ディスプレイズ 液晶表示装置、及びその製造方法
JP5269533B2 (ja) * 2008-09-26 2013-08-21 三菱マテリアル株式会社 薄膜トランジスター
JP5360959B2 (ja) 2008-10-24 2013-12-04 三菱マテリアル株式会社 バリア膜とドレイン電極膜およびソース電極膜が高い密着強度を有する薄膜トランジスター
WO2010047326A1 (ja) 2008-10-24 2010-04-29 三菱マテリアル株式会社 薄膜トランジスタの製造方法、薄膜トランジスタ
TWI574423B (zh) * 2008-11-07 2017-03-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR20110105806A (ko) * 2009-01-16 2011-09-27 가부시키가이샤 고베 세이코쇼 Ｃｕ 합금막 및 표시 디바이스
JP4567091B1 (ja) * 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
JP2010165955A (ja) * 2009-01-16 2010-07-29 Kobe Steel Ltd Ｃｕ合金膜および表示デバイス
JP5354781B2 (ja) * 2009-03-11 2013-11-27 三菱マテリアル株式会社 バリア層を構成層とする薄膜トランジスターおよび前記バリア層のスパッタ成膜に用いられるＣｕ合金スパッタリングターゲット
JP5548396B2 (ja) 2009-06-12 2014-07-16 三菱マテリアル株式会社 薄膜トランジスタ用配線層構造及びその製造方法
KR20120023082A (ko) * 2009-06-12 2012-03-12 가부시키가이샤 알박 전자 장치의 형성 방법, 전자 장치, 반도체 장치 및 트랜지스터
KR101175085B1 (ko) * 2009-08-26 2012-08-21 가부시키가이샤 알박 반도체 장치, 반도체 장치를 갖는 액정 표시 장치, 반도체 장치의 제조 방법
DE102009038589B4 (de) * 2009-08-26 2014-11-20 Heraeus Materials Technology Gmbh & Co. Kg TFT-Struktur mit Cu-Elektroden
JP5463801B2 (ja) * 2009-08-28 2014-04-09 三菱マテリアル株式会社 半導体装置及びその製造方法
JP4970621B2 (ja) * 2009-08-28 2012-07-11 株式会社アルバック 配線層、半導体装置、液晶表示装置
WO2011043196A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011052471A1 (ja) * 2009-10-27 2011-05-05 株式会社アルバック 配線層、半導体装置、半導体装置を有する液晶表示装置
CA2911642A1 (en) 2010-03-14 2011-09-14 Titan Logix Corp. System and method for measuring and metering deicing fluid from a tank using a refractometer module
EP2426720A1 (en) * 2010-09-03 2012-03-07 Applied Materials, Inc. Staggered thin film transistor and method of forming the same
JP6108210B2 (ja) * 2012-01-31 2017-04-05 日立金属株式会社 電子部品用積層配線膜
CN104064454A (zh) * 2014-06-11 2014-09-24 京东方科技集团股份有限公司 薄膜及阵列基板的制备方法、阵列基板
CN106910780B (zh) * 2017-05-08 2020-12-11 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4354911A (en) * 1981-08-07 1982-10-19 Western Electric Company Inc. Method of selectively depositing a metal on a surface by means of sputtering
JPH06333925A (ja) * 1993-05-20 1994-12-02 Nippon Steel Corp 半導体集積回路及びその製造方法
KR100186540B1 (ko) 1996-04-25 1999-03-20 구자홍 피디피의 전극 및 그 형성방법
US5944037A (en) * 1996-10-16 1999-08-31 Samsung Electronics Co., Ltd. Water spray apparatus for tableware washing machine
CN1148600C (zh) 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
US6387805B2 (en) * 1997-05-08 2002-05-14 Applied Materials, Inc. Copper alloy seed layer for copper metallization
US6037257A (en) * 1997-05-08 2000-03-14 Applied Materials, Inc. Sputter deposition and annealing of copper alloy metallization
US6956236B1 (en) * 1998-12-14 2005-10-18 Lg. Phillips Lcd Co., Ltd. Wiring, TFT substrate using the same and LCD
JP2002091338A (ja) * 2000-09-12 2002-03-27 Toshiba Corp アレイ基板およびその製造方法ならびに液晶表示素子
JP2005158887A (ja) 2003-11-21 2005-06-16 Dept Corp 回路基板及びその製造方法
KR101054344B1 (ko) 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Also Published As

Publication number Publication date
JPWO2008081806A1 (ja) 2010-04-30
EP2096666A1 (en) 2009-09-02
US20090303406A1 (en) 2009-12-10
US8218122B2 (en) 2012-07-10
KR20090075833A (ko) 2009-07-09
CN101529566A (zh) 2009-09-09
WO2008081806A1 (ja) 2008-07-10
CN101529566B (zh) 2011-11-16
KR101135418B1 (ko) 2012-04-17
KR101073421B1 (ko) 2011-10-17
EP2096666A4 (en) 2015-11-18
KR20110074591A (ko) 2011-06-30
JP5017282B2 (ja) 2012-09-05
TW200839946A (en) 2008-10-01

Similar Documents

Publication Publication Date Title
TWI430396B (zh) 配線膜之形成方法、電晶體及電子裝置
TWI395270B (zh) 配線膜之形成方法、電晶體及電子裝置
JP5247448B2 (ja) 導電膜形成方法、薄膜トランジスタの製造方法
TWI445179B (zh) A wiring structure and a manufacturing method thereof, and a display device having a wiring structure
TWI437697B (zh) Wiring structure and a display device having a wiring structure
JP4970622B2 (ja) 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
KR101067364B1 (ko) 도전막 형성 방법, 박막 트랜지스터, 박막 트랜지스터를 갖는 패널 및 박막 트랜지스터의 제조 방법
WO2008069214A1 (ja) Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP2007081385A (ja) ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
WO2010013636A1 (ja) 配線膜、薄膜トランジスタ、ターゲット、配線膜の形成方法
US20190148412A1 (en) Multilayer wiring film and thin film transistor element
JP5615442B2 (ja) 薄膜電極および薄膜スタックを堆積させる方法
KR100851131B1 (ko) 소스/드레인 전극, 박막 트랜지스터 기판, 그의 제조방법,및 표시 디바이스
JP2009280834A (ja) ターゲット、配線膜形成方法、薄膜トランジスタの製造方法
JP2008124450A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法
JP2009088049A (ja) 液晶表示装置
JP2008112989A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
JP5368717B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
JP2008306043A (ja) 配線膜の形成方法、トランジスタ、及び電子装置
TW202104624A (zh) 銅合金靶材、配線膜、半導體裝置、液晶顯示裝置