WO2008069214A1 - Cu合金配線膜とそのCu合金配線膜を用いたフラットパネルディスプレイ用TFT素子、及びそのCu合金配線膜を作製するためのCu合金スパッタリングターゲット - Google Patents

Cu合金配線膜とそのCu合金配線膜を用いたフラットパネルディスプレイ用TFT素子、及びそのCu合金配線膜を作製するためのCu合金スパッタリングターゲット Download PDF

Info

Publication number
WO2008069214A1
WO2008069214A1 PCT/JP2007/073419 JP2007073419W WO2008069214A1 WO 2008069214 A1 WO2008069214 A1 WO 2008069214A1 JP 2007073419 W JP2007073419 W JP 2007073419W WO 2008069214 A1 WO2008069214 A1 WO 2008069214A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring film
alloy
film
wiring
atomic
Prior art date
Application number
PCT/JP2007/073419
Other languages
English (en)
French (fr)
Inventor
Aya Hino
Katsufumi Tomihisa
Hiroshi Gotou
Takashi Onishi
Original Assignee
Kabushiki Kaisha Kobe Seiko Sho
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kabushiki Kaisha Kobe Seiko Sho filed Critical Kabushiki Kaisha Kobe Seiko Sho
Priority to US12/517,362 priority Critical patent/US7994503B2/en
Publication of WO2008069214A1 publication Critical patent/WO2008069214A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051Deposition of metallic or metal-silicide layers
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C9/00Alloys based on copper
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C9/00Alloys based on copper
    • C22C9/06Alloys based on copper with nickel or cobalt as the next major constituent
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3407Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H01B1/026Alloys based on copper
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233Copper alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00Materials and properties
    • G02F2202/28Adhesive materials or arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED

Definitions

  • Cu alloy wiring film and TFT element for flat panel display using the Cu alloy wiring film and Cu alloy sputtering ticket for producing the Cu alloy wiring film
  • the present invention relates to a Cu alloy wiring film constituting a TFT element for a flat panel display such as a liquid crystal display and an organic EL display, a TFT element for a flat panel display produced using the Cu alloy wiring film,
  • the present invention relates to a Cu alloy sputtering target used to fabricate the Cu alloy wiring film.
  • a liquid crystal display which is a typical flat panel display that has been widely adopted in recent years, will be described.
  • Liquid crystal displays are widely used from mobile phones to large-sized televisions exceeding 100 inches S, and the liquid crystal displays can be used in simple matrix type active displays and active matrix type liquid crystal displays depending on the pixel driving method. being classified.
  • an active matrix liquid crystal display incorporating a thin film transistor (indicated as TFT in the specification) as a switching element can handle high-quality and high-speed moving images. Therefore, it is now the mainstream of liquid crystal displays.
  • a liquid crystal display device of an active matrix type liquid crystal display includes a glass TFT module substrate, a glass counter substrate disposed opposite the TFT module substrate, and a TFT module substrate and the counter substrate. And a liquid crystal layer functioning as a light modulation layer.
  • the TFT module substrate (glass substrate) side of the liquid crystal display device will be described below, and the counter substrate side will be described above.
  • FIG. 1 shows a TFT element for a flat panel display constituting the liquid crystal display device.
  • a wiring film 2 a transparent conductive film (transparent pixel electrode film) 5, a TFT 6 and the like are provided on the upper surface of a glass substrate (TFT module substrate) 3.
  • the transparent conductive film 5 is composed of an indium tin oxide (ITO) thin film or indium zinc oxide (Indium Zinc). Oxide: IZO) thin film.
  • ITO indium tin oxide
  • Oxide Oxide: IZO
  • the glass substrate (TFT module substrate) 3 is driven by a driver circuit and a control circuit connected via a tab tape.
  • a common filter provided on the entire surface of the counter substrate facing the TFT module substrate side and a color filter disposed at a position facing the transparent conductive film. And a light shielding film disposed at a position facing the TFT or the like. Furthermore, an alignment film for aligning liquid crystal molecules contained in the liquid crystal layer in a predetermined direction is provided. Further, polarizing plates are provided on the lower surface side of the TFT module substrate and the upper surface side of the counter substrate, respectively.
  • a backlight is provided in the lower part of the liquid crystal display device configured as described above, and the light power passes from the STFT module substrate side to the counter substrate side.
  • the electric field between the counter substrate and the transparent conductive film (transparent pixel electrode film) is controlled by the TFT, and the electric field changes the orientation of the liquid crystal molecules in the liquid crystal layer.
  • Light passing through the liquid crystal layer is modulated (shielded or translucent). As a result, the amount of light transmitted through the counter substrate is controlled and displayed as an image.
  • a conventional flat panel display TFT element 1 is provided with a wiring film (scanning line) 2 made of an aluminum alloy film on the upper surface of a TFT module substrate 3.
  • a part of the wiring film 2 functions as a gate electrode 7 that controls ON / OFF of the TFT 6.
  • a signal line 9 made of an aluminum alloy film is provided on the upper surface of the gate insulating film 8 provided so as to cover the wiring film 2 so as to be orthogonal to the wiring film 2.
  • a part of the signal line 9 functions as the source electrode 10 of the TFT 6.
  • a transparent conductive film (transparent pixel electrode film) 5 made of, for example, ITO is provided.
  • the drain electrode 11 of the TFT 6 made of an aluminum alloy film provided on the upper surface of the gate insulating film 8 is in electrical contact with the transparent conductive film 5.
  • the electrical resistivity of 350 ° C30 minutes after heat treatment in a vacuum which are A1- 2 atoms ° / ( ⁇ (1 film used as a conventional material 4. 1 X 10- 6 ⁇ 'cm , Cu thin films Although electric resistivity of 350 ° C30 minutes thermal treatment after physical vacuum 2. a 0 X 10- 6 ⁇ 'cm.
  • A1 wiring layer does not cause problems such as peeling be directly formed on a glass substrate, When a Cu wiring film is formed on a glass substrate, there is a problem that the Cu wiring film peels off from the glass substrate because of the low adhesion between glass and Cu.
  • a refractory metal layer such as molybdenum (Mo) or chromium (Cr) is interposed between the Cu wiring film and the glass substrate.
  • Mo molybdenum
  • Cr chromium
  • the adhesion of the wiring film itself is improved, and the Cu wiring film is lifted and broken during pattern formation.
  • the number of processes for forming a refractory metal layer as a base increases, and Cu and refractory metal dissimilar metals are stacked, so that corrosion at the interface between Cu and refractory metal occurs during etching using chemicals.
  • the wiring layer cross section is preferred because of the different etching rates of each layer!
  • Patent Document 7 uses a Cu wiring film containing nitrogen (Cu N) to prevent oxidation of the Cu wiring film and improve adhesion to the substrate.
  • Cu N Cu wiring film containing nitrogen
  • a silicon nitride film is first coated on the upper surface of a glass substrate, then a base metal layer such as tantalum (Ta) is deposited, and a metal sheet such as Cu is further formed thereon. Then, a Cu wiring film is formed by electroless plating.
  • this technology includes a wet process that requires the optimization of each process that requires a large number of processes to form a wiring film. Such problems will occur.
  • Patent Document 9 In the technique described in Patent Document 9, it is proposed to form a wiring pattern with a conductive kraft polymer, and then to form a Cu wiring film pattern with electroless plating. Yes. However, even with this technique, there is a problem in that the fragrance polymer (resin layer) deteriorates due to the thermal history in the manufacturing process of the liquid crystal display, and on the contrary, the adhesion decreases.
  • Patent Document 1 Japan:: Kohei No. 7-66423
  • Patent Document 2 Japan:: Koyuki, JP 8-8498
  • Patent Document 3 Japan: JP-A-8-138461
  • Patent Document 4 Japan: JP-A-10-186389
  • Patent Document 5 Japan:: JP 2003-342563 A
  • Patent Document 6 Japan: JP-A-2004-212940
  • Patent Document 7 Japan: JP-A-10-133597
  • Patent Document 8 Japan:: JP 2006-24754 Koyuki
  • Patent Document 9 Japan: JP-A-2006-108622
  • the present invention has been invented as a solution to the above-described various problems, and by using a Cu alloy having a specific composition as a wiring material, it can be used as a wiring material having a low electrical resistivity.
  • the adhesion to the glass substrate constituting the liquid crystal display device of the flat panel display is high, and there is a risk of peeling from the glass substrate without deterioration or deterioration in the manufacturing process.
  • a TFT element for a flat panel display using the Cu alloy wiring film, and a Cu alloy sputtering target for producing the Cu alloy wiring film Is an issue.
  • the invention of claim 1 is a wiring film constituting a TFT element for a flat panel display, comprising Cu as a main component, and a total of at least one of Pt, Ir, Pd, and Sm. 01—0.5 A Cu alloy wiring film characterized by containing 5 atomic%.
  • the invention according to claim 2 is a wiring film constituting a TFT element for a flat panel display, comprising Cu as a main component, Ni, Pt, Ir, Pd, Ru, Cr, Nb, W, rare earth A Cu alloy wiring film characterized by containing at least one kind of metal in a total of 0.01-0.5 atomic%.
  • the invention according to claim 3 is a wiring film constituting a TFT element for a flat panel display, comprising Cu as a main component and Ni, and further comprising Pt, Ir, Pd, Ru, A Cu alloy containing at least one additive metal element of Cr, Nb, W, rare earth metal, and a total content of additive metal elements including Ni of 0.01-0.5 atomic% Wiring film
  • the invention of claim 4 is a wiring film constituting a TFT element for a flat panel display, comprising Cu as a main component and containing Pt, and further comprising Ni, Ir, Pd, Ru, A Cu alloy containing at least one additive metal element of Cr, Nb, W, rare earth metal, and a total content of additive metal elements including Pt of 0.01-0.5 atomic% Wiring film
  • the wiring film according to any one of claims 1 to 4 is laminated on a glass substrate, and a transparent conductive film is laminated thereon via at least an interlayer insulating film.
  • This is a TFT element for flat panel displays.
  • the invention of claim 6 is a sputtering target for producing the wiring film of claim 1, comprising Cu as a main component, and a total of at least one of Pt, Ir, Pd, and Sm. ⁇ 0;! To 0.5 atomic% A Cu alloy sputtering target characterized by containing.
  • the invention of claim 7 is a sputtering target for producing the wiring film of claim 2, comprising Cu as a main component, Ni, Pt, Ir, Pd, Ru, Cr, Nb A Cu alloy sputtering target characterized by containing a total of 0 ⁇ 01-0.
  • the invention according to claim 8 is a sputtering target for producing the wiring film according to claim 3, comprising Cu as a main component, containing Ni, and further containing Pt, Ir, It contains at least one additive metal element of Pd, Ru, Cr, Nb, W, and rare earth metals, and the total content of additive metal elements including Ni is 0.01 to 0.5 atomic%.
  • Cu alloy sputtering target comprising
  • the invention according to claim 9 is a sputtering target for producing the wiring film according to claim 4, comprising Cu as a main component, containing Pt, and further comprising Ni, Ir, Pd, Ru, Cr Cu alloy spatter characterized by containing at least one additive metal element of Nb, W, rare earth metal, and a total content of additive metal elements including Pt of 0.01 to 0.5 atomic%. Tulling target.
  • the Cu alloy wiring film of the present invention it was difficult to use Cu due to its low adhesion to a glass substrate despite its low electrical resistivity. It can be used as a high wiring material.
  • the TFT element for flat panel display of the present invention using the Cu alloy wiring film not only low electrical resistivity! / Cu can be used as a wiring material, but also a liquid crystal display device for flat panel display can be used. Adhesion to the glass substrate is high, and there is no risk of peeling from the glass substrate without deterioration or alteration in the manufacturing process. Furthermore, since the wiring film can be laminated directly on the glass substrate, the number of steps required for manufacturing can be reduced.
  • Cu alloy sputtering target of the present invention for producing the Cu alloy wiring film it is difficult to use it because of its low adhesion to the glass substrate despite its low electrical resistivity.
  • Cu can be used as a wiring material with high adhesion to the glass substrate.
  • FIG. 1 is a longitudinal sectional view of a TFT element of a flat panel display.
  • FIG. 2 is a reference diagram showing the concentration distribution of component elements as a result of analysis of composition analysis from the surface side of the wiring film toward the glass substrate by high-frequency glow discharge optical emission spectrometry.
  • FIG. 3 shows a Kelvin pattern for contact resistance measurement, where (a) is a plan view and (b) is a cross-sectional view taken along line XX of (a).
  • FIG. 1 shows a cross-sectional structure of a TFT element for a flat panel display constituting a liquid crystal display device as described in the background art section.
  • 1 is a TFT element for a flat panel display constituting a liquid crystal display device.
  • 2 is a main component of copper (Cu), and at least one of platinum (Pt), iridium (Ir), palladium (Pd), and samarium (Sm).
  • This is a Cu alloy wiring film containing a total of 0 ⁇ 01-0. 5 atomic%.
  • Reference numeral 3 denotes a glass substrate
  • reference numeral 4 denotes a plurality of insulating films laminated on the wiring film 2.
  • Each film is a thin film formed of S, for example.
  • 5 is a transparent conductive film (translucent layer) further laminated on the insulating film 4.
  • ITO indium tin oxide
  • ITO indium zinc oxide
  • Reference numeral 6 denotes a TFT incorporated as a switching element in the liquid crystal display device 1, and a wiring film
  • both the source electrode 10 (signal line 9) and the drain electrode 11 are formed of a Cu alloy containing at least one of Pt, Ir, Pd, and Sm in a total amount of 0.01-0. Has been.
  • the total amount of additive metal elements of the Cu alloy forming the wiring film 2 is described as 0.01 to 0.5 atomic%, in addition to improving adhesion, the low electrical resistance of the Cu alloy In order to make use of the merit of rate, the total amount of the additive metal elements is preferably set to 0.01 to 0.3 atomic%. Furthermore, the total amount of additive metal elements is preferably 0.01-0.
  • the source electrode 10 and the drain electrode 11 contain at least one of Pt, Ir, Pd, and Sm in a total amount of 0.01-0.
  • wiring material can be shared.
  • this Cu alloy is excellent in electrical resistivity and contact characteristics with the transparent conductive film 5, it can be used as the source electrode 10 and the drain electrode 11. (Test results are described in the examples)
  • the power of the metal element added in Cu diffuses and concentrates near the interface with the glass substrate 3.
  • the added metal element in other parts of the formed wiring film 2 On the contrary, since the amount decreases, the electrical resistivity does not increase, and it shows a value close to the original low electrical resistivity of Cu.
  • the wiring film 2 is formed on the premise that it is formed by sputtering.
  • the wiring film 2 may be formed by any other thin film forming method.
  • the sputtering target in the case of forming a film by the sputtering method has the same composition as the wiring film 2.
  • the self-spring film 2 has a composition containing Cu as a main component and at least one of Pt, Ir, Pd, and Sm in a total of 0.01 to 0.5 atomic%
  • the sputtering target also has a composition of the wiring film 2.
  • the total amount of these additive metal elements is preferably 0.01-0.3% atomic percent, more preferably 0.01-0.2 atomic percent.
  • the sputtering target is a component composition containing Cu as a main component and at least one of Pt, Ir, Pd, and Sm in a total content of 0.01 to 0.5 atomic%.
  • the source electrode 10 (signal line 9), the drain electrode 11, and the sputtering target can achieve the same effects as those of the above-described embodiment even with the following component composition.
  • the wiring film 2, the source electrode 10 (signal line 9), the drain electrode 11, and the sputtering target are mainly composed of Cu, Ni, Pt, Ir, Pd, Ru, Cr, Nb, W, rare earth
  • a component composition containing a total of 0.01 to 0.5 atomic percent of at least one metal may be used.
  • Cu as the main component, it contains Ni, and further contains at least one additional metal element of Pt, Ir, Pd, Ru, Cr, Nb, W, rare earth metal, and an additive metal element containing Ni
  • the total content may be 0.01 to 0.5 atomic percent.
  • containing Cu as a main component and containing Pt and further containing at least one additive metal element of Ni, Ir, Pd, Ru, Cr, Nb, W, rare earth metal, and an additive metal element containing Pt
  • the total content may be 0.0;! To 0.5 atomic%.
  • the total content of the added carotenous metal elements other than Cu was 0.01 to 0.5 atomic%, as in the previously described embodiments.
  • the total content of additive metal elements is preferably set to 0.01 to 0.3 atomic percent. Furthermore, it is more preferable that the total content of the additive metal elements is 0.01 to 0.2 atomic percent.
  • a glass substrate having a thickness of 0.7 mmt, manufactured by Cojung Co., Ltd. # 1737 was used.
  • As the wiring film a 300-nm-thick Cu thin film was deposited at a deposition temperature of room temperature (25 ° C) by DC magnetron sputtering. A pure Cu target was used as the sputtering target, and a Cu thin film was formed by chip-on the additive metal element. A grid-like cut was made at lmm intervals on the surface of the formed wiring film using a cutter knife.
  • a thin film with a thickness of 300 nm was formed by DC magnetron sputtering, and then the wiring shape was formed by photolithography and wet etching, followed by 4-probe method. The electrical resistivity was measured. The sample is then placed in a vacuum at 350 ° C for 3
  • Tables 1, 2, and 3 show the test results of the peel rate measurement test and the electrical resistivity measurement test. As a comprehensive evaluation, a sample having a good peel rate and electrical resistivity was accepted with a circle, and if at least one of the peel rate and electrical resistivity was defective, the sample was rejected with an X.
  • the unit of peel rate in the peel rate measurement test in the table is%, and the unit of electrical resistivity in the electrical resistivity measurement test is ⁇ ⁇ cm 3 after film formation (before heat treatment) and after heat treatment
  • the unit of peel rate in the peel rate measurement test in the table is%, and the unit of electrical resistivity in the electrical resistivity measurement test is ⁇ ⁇ cm after film formation (before heat treatment) and after heat treatment [Peel rate measurement test ]
  • Cu as the main component it contains Ni, and further contains at least one additive metal element of Pt, Ir, Pd, Ru, Cr, Nb, W, rare earth metal, and an additive metal containing Ni Sample Nos. 22 to 29, in which the wiring film satisfying claim 3 was formed on the glass substrate, with the total element content being 0.01 to 0.5 atomic%, were also peeled off by the adhesive tape.
  • the peeling rate of the grid was good at 1-7%. Furthermore, it contains Cu as a main component, and also contains Pt, and further contains at least one additive metal element of Ni, Ir, Pd, Ru, Cr, Nb, W, and rare earth metals, and contains Pt. Sample Nos. 30 to 32, in which the wiring film satisfying claim 4 was formed on the glass substrate, with the total content of metal elements being 0.01 to 0.5 atomic%, were also peeled off by the adhesive tape. The peeling rate of the grid was good at 1-3%.
  • the force of adding Pt to Cu is 0.6 atomic%, which exceeds the content of the added metal element according to claim 1 and claim 2.
  • the peel rate was 12%, and when heat treatment was performed at 300 ° C (Sample No. 36), the peel rate was 10%. In both cases, the evaluation results by the peel rate measurement test were poor.
  • the force S of adding Pt to Cu, the content of Pt in the Cu alloy is 0.005 atomic%, and the sample No. which does not reach the content of the additive metal element according to claims 1 and 2.
  • the peel rate was 25%, and when heat treatment was performed at 300 ° C (Sample No. 38), the peel rate was 15%. Yes, even under these conditions, the evaluation results by the peel rate measurement test were all poor.
  • the content of the additive metal element according to claim 2, wherein the content of Ni in the Cu alloy with the addition of Ni to Cu is 0.005 atomic%. Not achieved! /
  • the peel rate was 40%, and even under these conditions, the evaluation result by the peel rate measurement test was poor.
  • Samples ⁇ ⁇ 40 to 45 are made of Pt, Ir, Pd, Sm according to claim 1, or Ni, Ru, Cr, Nb, W, rare earth metal according to claim 2, or a metal element added to Cu. This is an example of Au, Ag, Mg, or Ta. In the case of these sample Nos. 40 to 45, the peel rate was very high as 60 to 100%. The evaluation results by the peel rate measurement test under these conditions were all poor.
  • test of sample Nos. 1 to 4 is a force S that can be completed in one test, and for the sake of comprehensive evaluation, Table 1 shows that four different tests were performed for convenience. In the following explanation, the sample number will be explained separately.
  • the wiring film satisfying claim 1 containing Cu as a main component and containing any one of Pt, Ir, Pd, and Sm in an amount of 0.01 to 0.5 atomic%.
  • Sample No.;! ⁇ 14 deposited on the glass substrate had good electrical resistivity after heat treatment of 2.;! ⁇ 2'9 ⁇ 'cm.
  • a wiring film satisfying claim 2 comprising Cu as a main component and containing at least one kind of Ni, Ru, Cr, Nb, W, and rare earth metal in a total amount of 0.01-0.
  • the electrical resistivity after the heat treatment was all good from 2.4 to 3.0 ⁇ 'cm.
  • the metal element added to Cu is Pt, Ir, Pd, Sm according to claim 1, or Ni, Ru, Cr, Nb, W, rare earth metal according to claim 2, and Au, Ag,
  • Sample No. 40 to 45 which is either Mg or Ta
  • the measured electrical resistivity after heat treatment is 2.;! ⁇ 2.5 ⁇ -cm, and the result of the electrical resistivity measurement test All were good.
  • a wiring film satisfying claim 2 is formed on a glass substrate containing Cu as a main component and containing at least one of Ni, Ru, Cr, Nb, W, and rare earth metals in a total amount of 0.01-0. Samples Nos. 15 to 21 that are filmed also have good peeling rate and electrical resistivity, and the overall evaluation is ⁇ .
  • Cu contains Cu as a main component and contains Ni, and further contains at least one additive metal element of Pt, Ir, Pd, Ru, Cr, Nb, W, rare earth metal, and contains Ni.
  • Sample No. 30 to 32 in which a wiring film satisfying claim 4 with a total content of 0.01-0.5 atomic% was formed on a glass substrate, had good peeling rate and electrical resistivity. The evaluation is ⁇ and passed.
  • a 300 nm-thick thin film was formed as Cu alloy wiring B on the upper surface of glass substrate A by the DC magnetron sputtering method (Comparative Mo, Cu). The same is true for.
  • an insulating film C (SiN) with a film thickness of 300 nm is formed by Cu.
  • a contact hole D having a 10 mm opening was formed in the center of the insulating film C by photolithography. Further, a transparent conductive film E having a thickness of 200 nm was formed from indium tin oxide (ITO) obtained by adding 10% by mass of tin oxide to indium oxide, and at the same time, the contact hole D was filled.
  • ITO indium tin oxide
  • Ar / O 24 / 0.06 sccm
  • gas pressure 2.7 X 10— sputtering power DC15
  • Cu alloy wiring B Cu-0.1 atomic degree / ( ⁇ Cu-0.1 atomic% 1 Cu-0.2 atomic%? (1, Cu-0.15 atomic% 3111)
  • Mo and pure Cu, and Cu—0.1 atomic% Au, Cu which were conventionally used for ITO contact parts, were formed.
  • a thin film having a film thickness of 300 nm was formed using 1 atomic% Mg, respectively, and the composition of the Cu alloy wiring B of the reference example of the present invention was as follows. It is within the range of the composition.
  • a Kelvin pattern as shown in Fig. 3 was produced by the method described above, and measured at four terminals (current was passed between the transparent conductive film E and the Cu alloy wiring B, and another terminal was used. The method of measuring the voltage drop between the transparent conductive film E and the Cu alloy wiring B) was obtained. That is, the contact resistance of the contact portion was obtained by passing a current between the transparent conductive film E and the Cu alloy wiring B and monitoring the voltage between the transparent conductive film E and the Cu alloy wiring B. Table 4 shows the test results.
  • the contact resistance of samples! ⁇ ⁇ !! to 4 of the invention reference example is Cu alloy wiring (source electrode), both of which are lower than Mo (sample No. 5) conventionally used for the contact portion of ⁇ . It can be said that a material suitable for use as a drain electrode, a gate electrode) is used. Since these materials satisfy the conditions for the Cu alloy wiring film shown in claim 1, the electrode materials can be used in common.
  • a Cu alloy with a specific composition As the wiring material, it can be used as a wiring material with low electrical resistivity, as well as adhesion to the glass substrate that constitutes the liquid crystal display device of flat panel displays.
  • TFT alloy for flat panel displays manufactured using a Cu alloy wiring film and its Cu alloy wiring film, which are high in quality and do not deteriorate or deteriorate in the manufacturing process and do not peel off from the glass substrate. It can be applied to Cu alloy sputtering target for producing the Cu alloy wiring film.

Abstract

 電気抵抗率の低いCuを配線材料として使用できるばかりか、ガラス基板への密着性が高く剥離の危険性がないCu合金配線膜と、そのCu合金配線膜を用いて作製されるフラットパネルディスプレイ用TFT素子と、そのCu合金配線膜の作製に用いられるCu合金スパッタリングターゲットを提供することを課題とする。  フラットパネルディスプレイ用のTFT素子1を構成する配線膜2とその膜を作製するためのスパッタリングターゲットであって、Cuを主成分とし、Pt、Ir、Pd、Smの少なくとも一種を合計0.01~0.5原子%含有する。ガラス基板3上に前記配線膜2を積層し、更にその上に絶縁膜4を介して透明導電膜5を積層する。

Description

明 細 書
Cu合金配線膜とその Cu合金配線膜を用いたフラットパネルディスプレイ 用 TFT素子、及びその Cu合金配線膜を作製するための Cu合金スパッタリングタ 一ケット
技術分野
[0001] 本発明は、液晶ディスプレイ、有機 ELディスプレイ等のフラットパネルディスプレイ 用の TFT素子を構成する Cu合金配線膜と、その Cu合金配線膜を用いて作製される フラットパネルディスプレイ用 TFT素子と、その Cu合金配線膜の作製に用いられる C u合金スパッタリングターゲットに関するものである。
背景技術
[0002] 近年幅広く採用され始めたフラットパネルディスプレイの代表である液晶ディスプレ ィについて説明する。液晶ディスプレイは、携帯電話から 100インチを超す大型テレ ビに至るまで広範囲に用いられている力 S、その液晶ディスプレイは、画素の駆動方法 によって、単純マトリックス型液晶ディスプレイとアクティブマトリックス型液晶ディスプ レイに分類される。それらの液晶ディスプレイのうちスイッチング素子として薄膜トラン ジスタ(Thin Film Transistor;明細書中では TFTと記載する。)を組み込んだァクティ ブマトリックス型液晶ディスプレイは、画質が高品質で高速の動画にも対応できるた め、現在液晶ディスプレイの主流となっている。
[0003] アクティブマトリックス型液晶ディスプレイの液晶表示デバイスは、ガラス製の TFTモ ジュール基板と、その TFTモジュール基板に対向して配置されたガラス製の対向基 板と、 TFTモジュール基板と対向基板の間に配置され光変調層として機能する液晶 層により構成されている。なお、以下明細書中の説明では、液晶表示デバイスの TF Tモジュール基板 (ガラス基板)側を下、対向基板側を上として説明する。
[0004] 図 1には、この液晶表示デバイスを構成するフラットパネルディスプレイ用 TFT素子
1の断面構造を示すが、ガラス基板 (TFTモジュール基板) 3の上面には、配線膜 2、 透明導電膜 (透明画素電極膜) 5、 TFT6等が設けられている。透明導電膜 5は、酸 化インジウム錫(Indium Tin Oxide: ITO)薄膜や、酸化インジウム亜鉛(Indium Zinc Oxide : IZO)薄膜等である。又、ガラス基板 (TFTモジュール基板) 3は、タブテープ を介して連結されたドライバ回路と制御回路によって駆動される。
[0005] 以下、図示を省略したが、対向基板の TFTモジュール基板側を向く下面には、そ の全面に設けられた共通電極と、前記透明導電膜に対向する位置に配置されたカラ 一フィルタと、前記 TFT等に対向する位置に配置された遮光膜が設けられている。 更には、前記液晶層に含まれる液晶分子を所定の向きに配向させるための配向膜 が設けられている。又、 TFTモジュール基板の下面側と対向基板の上面側には、夫 々偏光板が設けられている。
[0006] このようにして構成された液晶表示デバイスの下部にはバックライトが設けられてお り、この光力 STFTモジュール基板側から対向基板側へと通過する。液晶ディスプレイ では、液晶層の各単位画素において、対向基板と透明導電膜 (透明画素電極膜)と の間の電界が、 TFTによって制御され、その電界によって液晶層における液晶分子 の配向が変化し、液晶層を通過する光が変調(遮光や透光)される。これにより対向 基板を透過する光の透過量が制御されて画像として表示されることとなる。
[0007] 図 1に示すように、従来のフラットパネルディスプレイ用 TFT素子 1は、 TFTモジュ ール基板 3の上面に、アルミニウム合金膜から成る配線膜(走査線) 2が設けられてお り、その配線膜 2の一部は TFT6の ON/OFFを制御するゲート電極 7として機能す る。又、配線膜 2を被覆するようにして設けられたゲート絶縁膜 8の上面には配線膜 2 と直交するようにアルミニウム合金膜から成る信号線 9が設けられている。その信号線 9の一部は TFT6のソース電極 10として機能する。ゲート絶縁膜 8上の画素領域には 、例えば ITOより成る透明導電膜 (透明画素電極膜) 5が設けられている。ゲート絶縁 膜 8の上面に設けられたアルミニウム合金膜から成る TFT6のドレイン電極 11は、前 記透明導電膜 5と電気的に接触している。
[0008] まず、配線膜 2を経由してゲート電極 7にゲート電圧を印加すると、 TFT6が ON状 態となり、予め信号線 9に印加されていた駆動電圧がソース電極 10からドレイン電極 11を経由して透明導電膜 5に印加され、その透明導電膜 5に所定レベルの駆動電圧 が印加されると、透明導電膜 5と対向基板の共通電極との間に十分な電位差が発生 し、液晶層に含まれる液晶分子が配向して光変調が生じる。 [0009] 以上説明したように、従来のゲート電極を含む配線膜等の配線部は Moや Crのよう な高融点金属膜やアルミニウム合金膜で形成されていた。しかし、液晶ディスプレイ 、大型化、高画質化するにつれて配線膜の電気抵抗が増大し、信号遅延、電力損 失等と!/、つた問題が顕在化しており、アルミニウム (A1)より低電気抵抗率の銅(Cu) が注目されている。
[0010] 因みに、従来材として用いられている A1— 2原子°/(^(1薄膜の真空中 350°C30分 熱処理後の電気抵抗率は 4. 1 X 10— 6 Ω 'cm、 Cu薄膜の真空中 350°C30分熱処 理後の電気抵抗率は 2. 0 X 10— 6 Ω 'cmである。 A1配線膜はガラス基板に直接形成 しても剥離などの問題を生じないが、ガラス基板上に Cu配線膜を形成すると、ガラス と Cuの密着性が低いために、 Cu配線膜がガラス基板から剥離するという問題があつ た。
[0011] その問題を解消するための特許出願として、特許文献;!〜 9に記載された様々な技 術が提案されている。
[0012] 特許文献 1及び 2に記載の技術では、 Cu配線膜とガラス基板の間にモリブデン (M o)やクロム(Cr)などの高融点金属層を介在させて!/、る。このような密着性に優れる 下地層を形成することで、配線膜その物の密着性を向上させ、パターン形成時の Cu 配線膜の浮き上がり、破断を抑制している。しかし、下地となる高融点金属層を成膜 する工程が増加する上、 Cuと高融点金属の異種金属を積層させるため、薬液を用い たエッチングの際に Cuと高融点金属の界面で腐食が発生したり、各層のエッチング レートが異なるため配線膜断面を好まし!/、形状(テーパー角 45〜60° が望まし!/、と されている。)に形成できないといった新たな問題が発生してしまう。更には、配線膜 断面を好ましい形状にするために積層されている各層ごとに適したエッチング液を使 用するなど、 Cu配線膜パターン形成に関わる工程が増えることで、液晶パネルの製 造コストが増大するとレ、つた問題もある。
[0013] 特許文献 3に記載の技術では、ガラス基板に下地層としてクロム(Cr)膜をコーティ ングし、その上に Crを含有した Cu層を形成し、更に熱処理によって Cu— Cr層を 2層 分離させることにより、密着性が向上するとしている。しかし、この技術でも配線断面 の形状を調整することが非常に難しい。更に、 Crの電気抵抗率は 12. 9 X 10— 6 Ω ·。 mと Cuや Al— 2原子%Ndよりも高ぐ配線抵抗増加による信号遅延や電力損失が 問題となる。
[0014] 特許文献 4に記載の技術では、ガラス基板と Cu配線の間に樹脂層及び Cr等の金 属層を設けることにより、密着性の向上が図れるとしている。し力、しながら、この技術で は、液晶ディスプレイの製造プロセスにおける熱履歴により樹脂層が劣化し、かえつ て密着性が低下するという問題がある。
[0015] 特許文献 5に記載の技術では、 Cuに金 (Au)又はコバルト(Co)を添加した合金を 用いることにより、ガラス基板の密着性が向上するとしている。し力もながら、 Cu— Au 合金薄膜や Cu— Co合金薄膜は Cu薄膜より密着性が優れているものの、液晶デイス プレイ用としては、まだ密着性が不足している。 (実施例に Cu— Au合金薄膜等の実 際の剥離試験データを記載)
[0016] 特許文献 6に記載の技術では、ガラス基板の主成分であるシリコン(Si)と Cuが反 応を起こしやすぐそのため Cu配線の電気抵抗が高まる可能性があるため、ガラス 製の透明基板の上面に先ず窒素(N)を含有した Cu膜 (Cu N)をスパッタ蒸着した
X
後、 Cu層を成膜している。又、特許文献 7に記載の技術では、 Cu配線膜の酸化を防 ぎ、基板との密着性を向上するために、窒素を含有した Cu配線膜 (Cu N)を用いる
X
ことが提案されている。し力もながら、 Cu N自体が安定な化合物でないために、特
X
許文献 6、 7に記載の技術ともに、液晶ディスプレイの製造プロセスにおける熱履歴に より N原子が Cu配線膜中を拡散し、配線の電気抵抗が上昇してしまうという問題があ
[0017] 特許文献 8に記載の技術では、ガラス基板の上面に先ず窒化シリコン膜をコーティ ングし、次いでタンタル (Ta)等の下地金属層を蒸着し、更にその上に Cu等の金属シ 一ド層を形成し、最後に無電解メツキにより Cu配線膜を形成する。し力、しこの技術は 配線膜を形成するための工程数が多ぐ各工程を最適化しなければならないという複 雑さがあるだけでなぐウエットプロセスを含んでいるために、不純物汚染や廃液処理 などの問題が発生してしまう。
[0018] 特許文献 9に記載の技術では、導電性を有するクラフト 'ポリマーで配線パターンを 形成し、次!/、で無電解メツキにより Cu配線膜のパターンを形成することが提案されて いる。し力、しこの技術でも、液晶ディスプレイの製造プロセスにおける熱履歴によりク ラフトポリマー(樹脂層)が劣化し、かえって密着性が低下するという問題がある。 特許文献 1 :日本: :特開平 7— 66423号公幸
特許文献 2 :日本: :特開平 8— 8498号公幸
特許文献 3 :日本: :特開平 8— 138461号公報
特許文献 4 :日本: :特開平 10 - - 186389号公報
特許文献 5 :日本: :特開 2003 — 342563号公報
特許文献 6 :日本: :特開 2004 — 212940号公報
特許文献 7 :日本: :特開平 10 - - 133597号公報
特許文献 8 :日本: :特開 2006 —24754号公幸
特許文献 9 :日本: :特開 2006 — 108622号公報
発明の開示
発明が解決しょうとする課題
[0020] 本発明は上記従来の種々の問題を解決せんとして発明したものであって、特定の 組成を有する Cu合金を配線材料とすることで、電気抵抗率の低!/ヽ配線材料として使 用することが可能になるばかりか、フラットパネルディスプレイの液晶表示デバイスを 構成するガラス基板への密着性が高ぐ且つその製造工程においても劣化、変質す ることもなくガラス基板からの剥離の危険性がな!/、Cu合金配線膜と、その Cu合金配 線膜を用いて作製されるフラットパネルディスプレイ用 TFT素子と、その Cu合金配線 膜を作製するための Cu合金スパッタリングターゲットを提供することを課題とするもの である。
課題を解決するための手段
[0021] 請求項 1記載の発明は、フラットパネルディスプレイ用の TFT素子を構成する配線 膜であって、 Cuを主成分とし、 Pt、 Ir、 Pd、 Smの少、なくとも一種を合計 0· 01—0. 5 原子%含有することを特徴とする Cu合金配線膜である。
[0022] 請求項 2記載の発明は、フラットパネルディスプレイ用の TFT素子を構成する配線 膜であって、 Cuを主成分とし、 Ni、 Pt、 Ir、 Pd、 Ru、 Cr、 Nb、 W、希土類金属の少な くとも一種を合計 0. 01-0. 5原子%含有することを特徴とする Cu合金配線膜であ [0023] 請求項 3記載の発明は、フラットパネルディスプレイ用の TFT素子を構成する配線 膜であって、 Cuを主成分とすると共に、 Niを含有し、更に、 Pt、 Ir、 Pd、 Ru、 Cr、 Nb 、 W、希土類金属の少なくとも一種の添加金属元素を含有し、 Niを含む添加金属元 素の含有量が、合計 0. 01-0. 5原子%であることを特徴とする Cu合金配線膜であ
[0024] 請求項 4記載の発明は、フラットパネルディスプレイ用の TFT素子を構成する配線 膜であって、 Cuを主成分とすると共に、 Ptを含有し、更に、 Ni、 Ir、 Pd、 Ru、 Cr、 Nb 、 W、希土類金属の少なくとも一種の添加金属元素を含有し、 Ptを含む添加金属元 素の含有量が、合計 0. 01-0. 5原子%であることを特徴とする Cu合金配線膜であ
[0025] 請求項 5記載の発明は、ガラス基板上に、請求項 1乃至 4のいずれかに記載の配線 膜を積層し、その上に少なくとも層間絶縁膜を介して透明導電膜を積層して成ること を特徴とするフラットパネルディスプレイ用 TFT素子である。
[0026] 請求項 6記載の発明は、請求項 1記載の配線膜を作製するためのスパッタリングタ 一ゲットであって、 Cuを主成分とし、 Pt、 Ir、 Pd、 Smの少なくとも一種を合計 0· 0;!〜 0. 5原子%含有することを特徴とする Cu合金スパッタリングターゲットである。
[0027] 請求項 7記載の発明は、請求項 2記載の配線膜を作製するためのスパッタリングタ 一ゲットであって、 Cuを主成分とし、 Ni、 Pt、 Ir、 Pd、 Ru、 Cr、 Nb、 W、希土類金属 の少なくとも一種を合計 0· 01-0. 5原子%含有することを特徴とする Cu合金スパッ タリングターゲットである。
[0028] 請求項 8記載の発明は、請求項 3記載の配線膜を作製するためのスパッタリングタ 一ゲットであって、 Cuを主成分とすると共に、 Niを含有し、更に、 Pt、 Ir、 Pd、 Ru、 Cr 、 Nb、 W、希土類金属の少なくとも一種の添加金属元素を含有し、 Niを含む添加金 属元素の含有量が、合計 0. 01-0. 5原子%であることを特徴とする Cu合金スパッ タリングターゲットである。
[0029] 請求項 9記載の発明は、請求項 4記載の配線膜を作製するためのスパッタリングタ 一ゲットであって、 Cuを主成分とすると共に、 Ptを含有し、更に、 Ni、 Ir、 Pd、 Ru、 Cr 、 Nb、 W、希土類金属の少なくとも一種の添加金属元素を含有し、 Ptを含む添加金 属元素の含有量が、合計 0. 01-0. 5原子%であることを特徴とする Cu合金スパッ タリングターゲットである。
発明の効果
[0030] 本発明の Cu合金配線膜によると、電気抵抗率の低いにもかかわらずガラス基板へ の密着性の低さから使用することが困難であった Cuを、ガラス基板への密着性の高 い配線材料として使用することが可能になる。又、その Cu合金配線膜を用いた本発 明のフラットパネルディスプレイ用 TFT素子によると、電気抵抗率の低!/、Cuを配線材 料として使用できるだけではなく、フラットパネルディスプレイの液晶表示デバイスを 構成するガラス基板への密着性が高ぐ且つその製造工程においても劣化、変質す ることもなくガラス基板からの剥離の危険性がない。更には、直接ガラス基板の上に 配線膜を積層できるので、製造に要する工程数も少なくて済む。更には、前記 Cu合 金配線膜を作製するための本発明の Cu合金スパッタリングターゲットによると、電気 抵抗率が低いにもかかわらずガラス基板への密着性の低さから使用することが困難 であった Cuを、ガラス基板への密着性の高い配線材料として使用することが可能に なる。
図面の簡単な説明
[0031] [図 1]フラットパネルディスプレイの TFT素子の縦断面図である。
[図 2]高周波グロ一放電発光分光分析法により配線膜の表面側からガラス基板に向 けて組成分析を行った分析結果の成分元素濃度分布を示す参考図である。
[図 3]コンタクト抵抗測定用のケルビンパターンを示すものであって、(a)は平面図、( b)は(a)の X— X線断面図である。
符号の説明
[0032] 1 フラットパネルディスプレイ用 TFT素子
2 配線膜
3 ガラス基板
4 絶縁膜
5 透明導電膜 66 TTFFTT
77 ゲゲーートト電電極極
88 ゲゲーートト絶絶縁縁膜膜
99 信信号号線線
1100 ソソーースス電電極極
1111 ドドレレイインン電電極極
1122 層層間間絶絶縁縁膜膜
Figure imgf000010_0001
発明を実施するための最良の形態
[0033] 以下、本発明を添付図面に示す実施形態に基づいて更に詳細に説明する。
[0034] 図 1には、背景技術の欄で説明したように、液晶表示デバイスを構成するフラットパ ネルディスプレイ用 TFT素子の断面構造を示す。 1は液晶表示デバイスを構成する フラットパネルディスプレイ用 TFT素子であり、 2は銅(Cu)を主成分とし、白金 (Pt)、 イリジウム(Ir)、パラジウム(Pd)、サマリウム(Sm)の少なくとも一種を合計 0· 01-0. 5原子%含有する Cu合金配線膜である。
[0035] 3はガラス基板、 4は前記配線膜 2の上に積層される複数層の絶縁膜で、各膜とも S ΪΝ等で形成された薄膜である。 5は更に絶縁膜 4の上に積層される透明導電膜 (透
X
明画素電極膜)で、酸化インジウム錫(Indium Tin Oxide : ITO)や、酸化インジウム亜 鉛(Indium Zinc Oxide: IZO)等で形成された薄膜である。
[0036] 6は液晶表示デバイス 1にスイッチング素子として組み込まれた TFTであり、配線膜
2の一部でもある 7は TFT6の ON/OFFを制御するゲート電極である。 8は配線膜 2 の上面を被覆するようにして積層された絶縁膜の一部でもあるゲート絶縁膜、 9はゲ ート絶縁膜 8の上面に配線膜 2と直交するように設けられた信号線で、その信号線 9 の一部はソース電極 10として機能する。 11はドレイン電極であって、前記透明導電 膜 5と電気的に接触している。又、ソース電極 10 (信号線 9)、ドレイン電極 11はともに 、配線膜と同様に、 Pt、 Ir、 Pd、 Smの少なくとも一種を合計 0. 01-0. 5原子%含有 する Cu合金で形成されている。 12は絶縁膜の一部でもある層間絶縁膜、 13はチヤ [0037] 尚、配線膜 2を形成する Cu合金の添加金属元素の合計量は、 0. 01-0. 5原子% であると説明したが、密着性向上に加え、 Cu合金の低電気抵抗率というメリットを活 かすためには、添加金属元素の合計量は、 0. 01-0. 3原子%とすることが好ましい 。更には、添加金属元素の合計量は、 0. 01-0. 2原子%とすること力 Sより好ましい。
[0038] 又、前記の説明のように、ソース電極 10とドレイン電極 11を配線膜 2と同様に、 Pt、 Ir、 Pd、 Smの少なくとも一種を合計 0. 01-0. 5原子%含有する Cu合金で形成す ることで、配線材料の共通化が図れる。更には、この Cu合金は、電気抵抗率や、透 明導電膜 5とのコンタクト特性に優れているので、ソース電極 10やドレイン電極 11とし て使用すること力 Sできる。 (実施例に試験結果を記載)
[0039] 更には、成膜前のガラス基板 3の表面に紫外線を照射することで、ガラス基板 3の 最表面の汚染が除去され、その上面に積層される配線膜 2の密着性が更に向上する
[0040] 次に、 Pt、 Ir、 Pd、 Smの少なくとも一種を含有する Cu合金で成る配線膜 2をガラス 基板 3の上に積層すれば密着性が向上する原因を探るために以下の試験を行った。 この試験では、 Ptを含有する Cu合金で成る配線膜 2を、ガラス基板 3 (コーユング社 製 # 1737、板厚 0. 7mmt)の上に、 DCマグネトロン'スパッタリング法で、成膜温度 :室温にて膜厚が 300nmになるようにして成膜し、高周波グロ一放電発光分光分析( GD— OES)法により配線膜 2の表面側からガラス基板 3に向けて成分元素の濃度分 布を分析した。図 2にその分析結果を示す。
[0041] 図 2によると、スパッタリングを開始して約 40秒までは、 Cu量、 Pt量ともに殆ど変化 はなぐ Ptと Cuの濃度比(Pt/Cu)も変化は殆どない。これは、配線膜 2が表面側か らある一定の深さまではその組成に殆ど変化がな!/、ことを示して!/、る。
[0042] その後、 40秒を経過すると Cu元素量が急に低下し、 43秒〜 50秒付近で(Pt/Cu )が上昇している。一方、 Si元素量は 40秒を経過した後に急上昇している。これは G D— DESの分析面がガラス基板 3の表面に達したことを示している。即ち、 Si元素量 の急上昇後のデータはその殆どがガラス基板 3の組成を示している。
[0043] 即ち、 43秒〜 50秒付近は配線膜 2の底部付近、つまりガラス基板 3との界面付近 の配線膜 2の元素組成を示している。 (Pt/Cu)の分析データによると、この界面付 近で添加金属元素である Ptの比率が上昇しており、ガラス基板 3との界面付近に Pt が集中するという濃化現象が認められる。
[0044] Cu自体はガラス基板 3との密着性が低いが、この試験結果で証明されたように、添 加金属元素である Ptがガラス基板 3の界面付近で濃化することにより、配線膜 2とガ ラス基板 3の密着性が向上する。
[0045] 尚、このような添加金属元素の界面付近での濃化現象は、添加金属元素が Cu合 金で成る薄膜 (配線膜 2)内を拡散することによって生じるが、スパッタリング法で成膜 した薄膜は柱状構造の多結晶組織を有するので、添加金属元素は容易に薄膜中を 拡散できる。又、液晶表示デバイスの製造プロセスに高温での加熱工程が含まれる 場合には、更に添加金属元素の拡散が容易になり、添加金属元素の濃化現象が更 に顕著となり、配線膜 2とガラス基板 3の密着性も更に向上する。
[0046] 尚、上記の試験では、添加金属元素が Ptである事例を示したが、添加金属元素は Ir、 Pd、 Smであっても同様の効果を示し、これらの金属元素の複数を添加しても同 様の効果を示す。
[0047] 以上説明したように、 Cu中に添加した金属元素が拡散してガラス基板 3との界面付 近に濃化する力 成膜した配線膜 2中の他の部位での添加金属元素の量は逆に低 下するので、電気抵抗率が増加せず、 Cu本来の低い電気抵抗率に近い値を示すよ うになる。
[0048] 以上の説明では、スパッタリング法で配線膜 2を成膜することを前提に説明したが、 他のどのような薄膜成膜方法で配線膜 2を形成しても良い。尚、スパッタリング法で成 膜する場合のスパッタリングターゲットは、配線膜 2と同一の組成からなるものである。 酉己泉膜 2を、 Cuを主成分とし、 Pt、 Ir、 Pd、 Smの少なくとも一種を合計 0. 01-0. 5 原子%含有する組成とした場合、スパッタリングターゲットも配線膜 2の組成に合わせ 、 Cuを主成分とし、 Pt、 Ir、 Pd、 Smの少なくとも一種を合計 0. 01—0. 5原子%含有 するものとする必要がある。更に、これらの添加金属元素の合計量は 0. 01-0. 3原 子%が好ましぐ 0. 01-0. 2原子%がより好ましい。
[0049] 尚、上記の説明では、配線膜 2、ソース電極 10 (信号線 9)、ドレイン電極 11、並び にスパッタリングターゲットを、 Cuを主成分とし、 Pt、 Ir、 Pd、 Smの少なくとも一種を 合計 0. 01-0. 5原子%含有する成分組成とした実施形態について説明したが、配 線膜 2、ソース電極 10 (信号線 9)、ドレイン電極 11、並びにスパッタリングターゲット は、以下に示す成分組成であっても上記実施形態と同様の作用効果を奏することが できる。
[0050] 即ち、配線膜 2、ソース電極 10 (信号線 9)、ドレイン電極 11、並びにスパッタリング ターゲットは、 Cuを主成分とし、 Ni、 Pt、 Ir、 Pd、 Ru、 Cr、 Nb、 W、希土類金属の少 なくとも一種を合計 0. 01-0. 5原子%含有する成分組成としても良い。又、 Cuを主 成分とすると共に、 Niを含有し、更に、 Pt、 Ir、 Pd、 Ru、 Cr、 Nb、 W、希土類金属の 少なくとも一種の添加金属元素を含有し、 Niを含む添加金属元素の含有量を、合計 0. 01-0. 5原子%としても良い。或いは、 Cuを主成分とすると共に、 Ptを含有し、 更に、 Ni、 Ir、 Pd、 Ru、 Cr、 Nb、 W、希土類金属の少なくとも一種の添加金属元素 を含有し、 Ptを含む添加金属元素の含有量を、合計 0. 0;!〜 0. 5原子%としても良 い。
[0051] 尚、これらの実施形態の場合も、先に説明した実施形態と同様に、 Cu以外の添カロ 金属元素の合計含有量は、 0. 01-0. 5原子%であると説明したが、密着性向上に 加え、 Cu合金の低電気抵抗率というメリットを活かすためには、添加金属元素の合計 含有量は、 0. 01-0. 3原子%とすることが好ましい。更には、添加金属元素の合計 含有量は、 0. 01-0. 2原子%とすることがより好ましい。
実施例
[0052] 〔剥離率測定試験〕
ガラス基板上の配線膜の密着性を評価するために、まず、以下に示すような粘着テ ープによる配線膜の剥離試験を行った。
[0053] この試験では、コーユング社製 # 1737、板厚 0. 7mmtのガラス基板を用いた。配 線膜としては、 DCマグネトロン'スパッタリング法により膜厚 300nmの Cu薄膜を成膜 温度:室温(25°C)で蒸着した。尚、スパッタリングターゲットとしては純 Cuターゲット を用い、添加金属元素をチップオンして Cu薄膜を成膜した。成膜された配線膜の表 面にカッターナイフを用いて lmm間隔で碁盤目状の切れ込みを入れた。次いで粘 着テープを薄膜の上に貼り付け、粘着テープの引き剥がし角度が 60° になるように 保持しつつ、粘着テープを一挙に引き剥がし、粘着テープによって引き剥がされた 碁盤目の区画数をカウントし、全区画との比率(剥離率)を得た。
[0054] 試験は、配線膜の成膜後に 300°Cで熱処理を行った場合と熱処理を行わなかった 場合 (表 1、表 2、表 3には室温と記載)、使用する粘着テープをスコッチ社のメンディ ング 'テープとした場合と更に粘着性の強い住友 3M社の 8422Bテープとした場合、 更に添加金属元素の種類と添加量を変えて実施した。
[0055] 試験の評価は、剥離率 10 %未満のものを良好、 10 %以上のものを不良と判定した
[0056] 〔電気抵抗率測定試験〕
次に、剥離率測定試験と同様に、 DCマグネトロン'スパッタリング法により膜厚 300 nmの薄膜を成膜した後、フォトリソグラフィー ·ウエットエッチング法で配線形状を形 成し、その後に 4探針法で電気抵抗率を測定した。その後、試料を真空中 350°Cで 3
0分間熱処理した後、再度電気抵抗率を測定した。
[0057] 試験の評価は、 350°C熱処理後の電気抵抗率が 3. Ο μ Ω ' cm以下のものを良好
、 3. 0 Ω ' cmを超えるものを不良と判定した。
[0058] 〔総合評価〕
表 1、表 2、表 3に剥離率測定試験と電気抵抗率測定試験の試験結果を示す。総 合評価として、剥離率、電気抵抗率の両方とも良好なものを〇で合格、剥離率、電気 抵抗率の少なくとも一方でも不良であれば Xで不合格とした。
[0059] [表 1]
剥離率測定試験 電気抵抗率測 評
No. a¾料 価 熱 処 テ-フ °種類 剥 成 膜 熱 処 理 温 離 後(熱 理後 度 率 処 理
刖 )
1 Cu-0.1Pt メンテ、、インク、、 0 2.5 2.3 〇
2 Cu-0.1Pt 8422B 2.5 2.3 〇
0
3 Cu-O.lPt 300°C メンテ、 ンク、、 0 2.5 2.3 〇
4 Cu-O.lPt 300°C 8422B 0 2.5 2.3 〇
5 Cu-0.5Pt ¾■温 8422B 0 3.2 2.9 O
6 Cu-0.5Pt 300。C 8422B 0 3.2 2.9 〇
7 Cu-O.OlPt ¾温 8422B 3 2.1 2.1 〇 発 8 Cu-O.OlPt 300°C 8422B 1 2.1 2.1 〇
9 Cu-O.llr 室温 8422B 5 2.5 2.3 〇
10 Cu-O.llr 300°C 8422B 2 2.5 2.3 〇 明 11 Cu-0.2Pd 室温 8422B 3 2.4 2.3 〇
12 Cu-0.2Pd 300°C 8422B 1 2.4 2.3 〇
13 Cu-0.15Sm ¾温 8422B 4 2.4 2.2 〇 例 14 Cu-0.15Sm 300°C 8422B 1 2.4 2.2 〇
15 Cu- 0.3Ni 生 ¾m. 8422B 8 2.7 2.4 〇
16 Cu-0.5Ni ¾温 8422B 3 3.0 2.5 〇
17 Cu-0.5Ru 36. ¾m 8422B 4 3.4 2.9 〇
18 Cu-0.5Cr 至温 8422B 6 4.8 2.9 〇
19 Cu-0.5Nb 至温 8422B 3 7.9 3.0 〇
20 Cu-0.5W 至½1 8422B 6 6.7 3.0 〇
21 Cu-0.5Ce 室温 8422B 2 8.2 2.8 〇
*表中の剥離率測定試験での剥離率の単位は%、 電気抵抗率測定試験で の電気抵抗率の単位は、 成膜後(熱処理前)、 熱処理後ともに// Ω · c m 2] 剥離率測定試験 電気抵抗率 評
Να 試料 測定試験 価 熱 処 テーフ α 剥 成 膜 熱 処 理 温 種類 離 後(熱 理後 度 率 処 理
刖 )
22 Cu-0.1Ni-0.1Pt 8422Β 7 2.3 2.2 〇
23 Cu-0.3Ni-0.lPt 8422Β 1 2.8 2.5 〇
24 Cu-0.5Ni-0.lPt ¾¾nt 8422Β 4 3.1 2.6 〇 発 25 Cu-0.1Ni-0.1Ir 曰 8422Β 2 2.4 2.3 〇
26 Cu-0.3Ni-0.lIr 至 ί皿 8422Β 2 3.1 2.6 〇
27 Cu-0.5Ni-0.lIr ¾?皿 8422Β 2 3.2 2.7 〇 明 28 Cu-0.3Ni-0.2Cr ¾½! 8422Β 1 3.8 2.7 〇
29 Cu-0.3Ni-0.2Nb 至 Ϊ皿 8422Β 4 5.0 2.8 〇
30 Cu-0.1Pti-0.1Ir 至 ¾m 8422Β 3 2.9 2.5 〇 例 31 Cu-0.lPt-0.2Cr ¾m. 8422Β 1 3.6 2.6 〇
32 Cu-0.lPt-0.2Nb 8422Β 2 4.7 2.7 〇
*表中の剥離率測定試験での剥離率の単位は%、 電気抵抗率測定試験で の電気抵抗率の単位は、 成膜後(熱処理前)、 熱処理後ともに Ω · cm 3]
剥離率測定試験 電気抵抗率
Να 測定試験
熱 処 テ-フ °種類 剥 離 成 膜 熱 評 理 温 率 後(熱 処 価 度 処 理 理
刖 ) 後
33 Cu メンテ、、インク、、 40 2.1 2.1 X
34 Cu ¾ ίίπι 8422B 100 2.1 2.1 X
35 Cu-0.6Pt 主 ¾m. 8422B 12 3.3 3.1 X
36 Cu-0.6Pt 300°C 8422B 10 3.3 3.1 X 比 37 Cu-0.005Pt 8422B 25 2.1 2.1 X
38 Cu-0.005Pt 300°C 8422B 15 2.1 2.1 X 較 39 Cu-0.005Ni 生 ¾m 8422B 40 2.2 2.1 X
40 Cu-O.lAu 8422B 88 2.2 2.2 X 例 41 Cu-O.lAg 温 8422B 60 2.2 2.1 X
42 Cu-O.lAg 300°C 8422B 100 2.2 2.1 X
43 Cu-O.lMg 主 ¾m 8422B 100 3.0 2.5 X
44 Cu-O.lMg 300°C 8422B 100 3.0 2.5 X
45 Cu-O.lTa 至 ¾m 8422B 100 3.4 2.5 X
*表中の剥離率測定試験での剥離率の単位は%、 電気抵抗率測定試験で の電気抵抗率の単位は、 成膜後(熱処理前)、 熱処理後ともに Ω · cm 〔剥離率測定試験〕
剥離率測定試験の結果は、 Cuを主成分とし、 Pt、 Ir、 Pd、 Smの何れかを O.01〜 0.5原子%含有した請求項 1を満足する配線膜をガラス基板上に成膜した試料 No. ;!〜 14(表 1には、例えば、 Cu— 0.1原子%?1の試料は Cu— 0. lPtと略して表示 してレ、る。)では、成膜後の熱処理の有無を問わず、粘着テープによって引き剥がさ れた碁盤目の剥離率は、 0〜5%と良好であった。又、使用する粘着テープが、メン デイング 'テープの場合ばかりか、粘着性がより強い 422Bテープを使った場合であつ ても剥離率は、 0〜 5%と良好であった。 [0063] 更には、 Cuを主成分とし、 Ni、 Ru、 Cr、 Nb、 W、希土類金属の少なくとも一種を合 計 0. 01-0. 5原子%含有した請求項 2を満足する配線膜をガラス基板上に成膜し た試料 Νο· 15〜21でも、粘着テープによって引き剥がされた碁盤目の剥離率は、 2 〜8%と良好であった。又、 Cuを主成分とすると共に、 Niを含有し、更に、 Pt、 Ir、 Pd 、 Ru、 Cr、 Nb、 W、希土類金属の少なくとも一種の添加金属元素を含有し、 Niを含 む添加金属元素の含有量を、合計 0. 01-0. 5原子%とした請求項 3を満足する配 線膜をガラス基板上に成膜した試料 No.22〜29でも、粘着テープによって引き剥が された碁盤目の剥離率は、 1〜7%と良好であった。更には、 Cuを主成分とすると共 に、 Ptを含有し、更に、 Ni、 Ir、 Pd、 Ru、 Cr、 Nb、 W、希土類金属の少なくとも一種 の添加金属元素を含有し、 Ptを含む添加金属元素の含有量を、合計 0. 01-0. 5 原子%とした請求項 4を満足する配線膜をガラス基板上に成膜した試料 No.30〜32 でも、粘着テープによって引き剥がされた碁盤目の剥離率は、 1〜3%と良好であつ た。
[0064] これに対し、純 Cuの配線膜をガラス基板上に蒸着した試料 No.33, 34の場合は、 メンデイング'テープで配線膜を引き剥がした試料 No.33の場合で剥離率 40%、より 粘着性の強い住友 3M社の 8422Bテープを使った試料 No.34の場合では剥離率が 100%であり、剥離率測定試験による評価結果は何れもが不良であった。
[0065] 又、 Cuに Ptを添加した力 Cu合金における Ptの含有率が 0. 6原子%と請求項 1 及び請求項 2記載の添加金属元素の含有率を超える試料 No.35, 36の場合は、成 膜直後の熱処理を行わなかった場合 (試料 No.35)で剥離率 12%、 300°Cで熱処 理を行った場合 (試料 No.36)で剥離率 10%であり、ともに剥離率測定試験による評 価結果は不良であった。
[0066] 逆に、 Cuに Ptを添加した力 S、 Cu合金における Ptの含有率が 0. 005原子%と請求 項 1及び請求項 2記載の添加金属元素の含有率に達しない試料 No.37, 38の場合 は、成膜直後の熱処理を行わなかった場合 (試料 No.37)で剥離率 25%、 300°Cで 熱処理を行った場合 (試料 No.38)で剥離率 15%であり、この条件でも剥離率測定 試験による評価結果は何れもが不良であった。又、 Cuに Niを添加した力 Cu合金 における Niの含有率が 0. 005原子%と請求項 2記載の添加金属元素の含有率に 達しな!/、試料 No.39の場合も剥離率 40%であり、この条件でも剥離率測定試験によ る評価結果は不良であった。
[0067] 試料 Νο·40〜45は、 Cuに添加する金属元素を請求項 1記載の Pt、 Ir、 Pd、 Smや 、請求項 2記載の Ni、 Ru、 Cr、 Nb、 W、希土類金属の何れかではなぐ Au、 Ag、 M g、 Taの何れかとした事例である。これら試料 No. 40〜45の場合、剥離率は 60〜1 00%と非常に高ぐこの条件での剥離率測定試験による評価結果は何れもが不良で あった。
[0068] 〔電気抵抗率測定試験〕
電気抵抗率測定試験では、前記剥離率測定試験のように成膜後の熱処理ゃテー プによる剥離は行わな!/、ため、前記剥離率測定試験のように同一成分の試料を用い た試験は、複数種必要でなく一度の試験で済ませることができる。例えば試料 No.1 〜4の試験は一度の試験で済ませることができる力 S、総合評価を行うため便宜上表 1 では四度別の試験を行ったように記載している。以下の説明でも試料 No.は分けて 説明する。
[0069] 電気抵抗率測定試験の結果は、 Cuを主成分とし、 Pt、 Ir、 Pd、 Smの何れかを 0. 0 1〜0. 5原子%含有した請求項 1を満足する配線膜をガラス基板上に成膜した試料 No.;!〜 14では、熱処理後の電気抵抗率は、 2.;!〜 2 ' 9 Ω 'cmと何れもが良好で あった。又、 Cuを主成分とし、 Ni、 Ru、 Cr、 Nb、 W、希土類金属の少なくとも一種を 合計 0. 01-0. 5原子%含有した請求項 2を満足する配線膜をガラス基板上に成膜 した試料 No. 15〜21でも、熱処理後の電気抵抗率は、 2. 4〜3. 0 Ω 'cmと何れ もが良好であった。
[0070] 更には、 Cuを主成分とすると共に、 Niを含有し、更に、 Pt、 Ir、 Pd、 Ru、 Cr、 Nb、 W、希土類金属の少なくとも一種の添加金属元素を含有し、 Niを含む添加金属元素 の含有量を、合計 0. 01-0. 5原子%とした請求項 3を満足する配線膜をガラス基板 上に成膜した試料 No. 22〜29でも、熱処理後の電気抵抗率は、 2. 2〜2. 8 Ω · cmと何れもが良好であった。又、 Cuを主成分とすると共に、 Ptを含有し、更に、 Ni、 I r、 Pd、 Ru、 Cr、 Nb、 W、希土類金属の少なくとも一種の添加金属元素を含有し、 Pt を含む添加金属元素の含有量を、合計 0. 01-0. 5原子%とした請求項 4を満足す る配線膜をガラス基板上に成膜した試料 No. 30〜32でも、熱処理後の電気抵抗率 は、 2. 5〜2· 7 11 Ω · cmと何れもが良好であった。
[0071] 更には、純 Cuの配線膜をガラス基板上に蒸着した試料 No.33, 34の場合の熱処 理後の電気抵抗率は、 2. 1 ,ι Ω -cm,であり、電気抵抗率測定試験の結果は良好 であった。
[0072] これに対し、 Cuに Ptを添加した力 Cu合金における Ptの含有率が 0. 6原子%と 請求項 1及び請求項 2記載の添加金属元素の含有率を超える試料 No.35, 36の場 合は、熱処理後の電気抵抗率は、 3. 1 Ω 'cm、であって、電気抵抗率測定試験の 結果は不良であった。
[0073] 逆に、 Cuに Ptを添加した力 S、 Cu合金における Ptの含有率が 0. 005原子%と請求 項 1及び請求項 2記載の添加金属元素の含有率に達しない試料 No.37, 38の場合 は、熱処理後の電気抵抗率は、 2. I n Ω -cm,であり、電気抵抗率測定試験の結果 は良好であった。
[0074] Cuに添加する金属元素を請求項 1記載の Pt、 Ir、 Pd、 Smや、請求項 2記載の Ni、 Ru、 Cr、 Nb、 W、希土類金属の何れかではなぐ Au、 Ag、 Mg、 Taの何れかとした 試料 No.40〜45の場合、測定された熱処理後の電気抵抗率は、 2.;!〜 2. 5 μ Ω -c m、であり、電気抵抗率測定試験の結果は何れも良好であった。
[0075] 〔総合評価〕
Cuを主成分とし、 Pt、 Ir、 Pd、 Smの何れかを 0. 01—0. 5原子%含有した請求項 1を満足する配線膜をガラス基板上に成膜した試料 No.;!〜 14では、剥離率、電気 抵抗率とも良好であり、総合評価は〇で合格である。又、 Cuを主成分とし、 Ni、 Ru、 Cr、 Nb、 W、希土類金属の少なくとも一種を合計 0. 01-0. 5原子%含有した請求 項 2を満足する配線膜をガラス基板上に成膜した試料 No. 15〜21でも、剥離率、電 気抵抗率とも良好であり、総合評価は〇で合格である。更には、 Cuを主成分とすると 共に、 Niを含有し、更に、 Pt、 Ir、 Pd、 Ru、 Cr、 Nb、 W、希土類金属の少なくとも一 種の添加金属元素を含有し、 Niを含む添加金属元素の含有量を、合計 0. 0;!〜 0. 5原子%とした請求項 3を満足する配線膜をガラス基板上に成膜した試料 No. 22〜 29でも、剥離率、電気抵抗率とも良好であり、総合評価は〇で合格である。又、 Cuを 主成分とすると共に、 Ptを含有し、更に、 Ni、 Ir、 Pd、 Ru、 Cr、 Nb、 W、希土類金属 の少なくとも一種の添加金属元素を含有し、 Ptを含む添加金属元素の含有量を、合 計 0. 01-0. 5原子%とした請求項 4を満足する配線膜をガラス基板上に成膜した 試料 No. 30〜32でも、剥離率、電気抵抗率とも良好であり、総合評価は〇で合格 である。
[0076] これに対し、純 Cuの配線膜、添加金属元素の含有率が 0. 01-0. 5原子%の範 囲にない Cu合金の配線膜、添加金属元素が Pt、 Ir、 Pd、 Sm、 Ni、 Ru、 Cr、 Nb、 W 、希土類金属以外の添加金属元素である Cu合金の配線膜を、夫々ガラス基板上に 成膜した試料 No.33〜45では、剥離率、電気抵抗率のうち少なくとも一方が不良で あり、総合評価は Xで不合格である。
[0077] 〔コンタクト特性試験〕
Cu合金配線 (ソース電極、ドレイン電極)と透明導電膜 (透明画素電極膜)とのコン タクト特性を求めるため、コンタクト特性試験を参考試験として行った。
[0078] この試験では、図 3に示すように、ガラス基板 Aの上面に、 DCマグネトロン.スパッタ リング法により膜厚 300nmの薄膜を Cu合金配線 Bとして成膜した(比較例の Mo、 C uの場合も同様)。その上に、 CVD法によって膜厚 300nmの絶縁膜 C (SiN )を Cu
X
合金配線 Bと直交する方向に成膜した後、その絶縁膜 Cの中央にフォトリソグラフィー によって 10〃 m口のコンタクトホール Dを形成した。更にその上に、酸化インジウムに 10質量%の酸化錫を加えた酸化インジウム錫(ITO)で膜厚 200nmの透明導電膜 E を成膜し、同時にコンタクトホール Dにも充填した。この透明導電膜 Eの成膜は、例え ば、 Ar/O = 24/0. 06sccm、ガス圧 2. 7 X 10— 、スパッタリングパワー DC15
2
0Wのような条件下で行う。その透明導電膜 Eの電気抵抗率は低ぐ 2 X 10— 4 Ω -cm である。
[0079] Cu合金配線 Bに、発明参考例の Cu— 0. 1原子°/(^ Cu— 0. 1原子%1 Cu— 0. 2原子%?(1、 Cu-0. 15原子%3111を夫々用ぃて膜厚3001 111の薄膜を形成した 。また、比較例として、 ITOのコンタクト部に従来から用いられていた Moと純 Cu、更 には Cu— 0. 1原子%Au、 Cu-0. 1原子%Mgを夫々用いて膜厚 300nmの薄膜 を形成した。尚、この発明参考例の Cu合金配線 Bの組成は、請求項 1記載の配線膜 の組成の範囲内に収まってレ、る。
[0080] コンタクト抵抗は、前記に説明した方法で、図 3に示すようなケルビンパターンを作 製し、 4端子測定 (透明導電膜 Eと Cu合金配線 B間に電流を流し、別の端子で透明 導電膜 Eと Cu合金配線 Bの間の電圧降下を測定する方法)を行い求めた。即ち、透 明導電膜 Eと Cu合金配線 B間に電流を流し、透明導電膜 Eと Cu合金配線 B間の電 圧をモニターすることにより、コンタクト部のコンタクト抵抗を求めた。表 4にその試験 結果を示す。
[0081] [表 4]
Figure imgf000022_0001
[0082] 発明参考例の試料 Νο·;!〜 4のコンタクト抵抗は、その何れもが ΙΤΟのコンタクト部 に従来から用いられていた Mo (試料 No. 5)より低ぐ Cu合金配線(ソース電極、ドレ イン電極、ゲート電極)としての使用に適した材料を用いたものということができる。尚 、これらの材料は、請求項 1に示す Cu合金配線膜の条件を満たしているので、上記 電極材料の共通化を図ることができる。
[0083] 本発明を詳細にまた特定の実施態様を参照して説明した力 本発明の精神と範囲 を逸脱することなく様々な変更や修正を加えることができることは当業者にとって明ら かである。本出願は 2006年 12月 4日出願の日本特許出願(特願 2006— 327451) と 2007年 12月 3日出願の日本特許出願(特願 2007— 311992)に基づくものであ り、その内容はここに参照として取り込まれる。 産業上の利用可能性
特定の組成を有する Cu合金を配線材料とすることで、電気抵抗率の低い配線材料 として使用することが可能になるばかりか、フラットパネルディスプレイの液晶表示デ バイスを構成するガラス基板への密着性が高ぐ且つその製造工程においても劣化 、変質することもなくガラス基板からの剥離の危険性がない Cu合金配線膜と、その C u合金配線膜を用いて作製されるフラットパネルディスプレイ用 TFT素子と、その Cu 合金配線膜を作製するための Cu合金スパッタリングターゲットに適用可能である。

Claims

請求の範囲
[1] フラットパネルディスプレイ用の TFT素子を構成する配線膜であって、 Cuを主成分 とし、 Pt、 Ir、 Pd、 Smの少なくとも一種を合計 0· 01-0. 5原子%含有することを特 徴とする Cu合金配線膜。
[2] フラットパネルディスプレイ用の TFT素子を構成する配線膜であって、 Cuを主成分 とし、 Ni、 Pt、 Ir、 Pd、 Ru、 Cr、 Nb、 W、希土類金属の少なくとも一種を合計 0· 0;!〜
0. 5原子%含有することを特徴とする Cu合金配線膜。
[3] フラットパネルディスプレイ用の TFT素子を構成する配線膜であって、 Cuを主成分 とすると共に、 Niを含有し、更に、 Pt、 Ir、 Pd、 Ru、 Cr、 Nb、 W、希土類金属の少な くとも一種の添加金属元素を含有し、 Niを含む添加金属元素の含有量が、合計 0. 0
;!〜 0. 5原子%であることを特徴とする Cu合金配線膜。
[4] フラットパネルディスプレイ用の TFT素子を構成する配線膜であって、 Cuを主成分 とすると共に、 Ptを含有し、更に、 Ni、 Ir、 Pd、 Ru、 Cr、 Nb、 W、希土類金属の少な くとも一種の添加金属元素を含有し、 Ptを含む添加金属元素の含有量が、合計 0. 0
;!〜 0. 5原子%であることを特徴とする Cu合金配線膜。
[5] ガラス基板上に、請求項 1乃至 4のいずれかに記載の配線膜を積層し、その上に少 なくとも層間絶縁膜を介して透明導電膜を積層して成ることを特徴とするフラットパネ ルディスプレイ用 TFT素子。
[6] 請求項 1記載の配線膜を作製するためのスパッタリングターゲットであって、 Cuを主 成分とし、 Pt、 Ir、 Pd、 Smの少なくとも一種を合計 0. 01-0. 5原子%含有すること を特徴とする Cu合金スパッタリングターゲット。
[7] 請求項 2記載の配線膜を作製するためのスパッタリングターゲットであって、 Cuを主 成分とし、 Ni、 Pt、 Ir、 Pd、 Ru、 Cr、 Nb、 W、希土類金属の少なくとも一種を合計 0.
01 -0. 5原子%含有することを特徴とする Cu合金スパッタリングターゲット。
[8] 請求項 3記載の配線膜を作製するためのスパッタリングターゲットであって、 Cuを主 成分とすると共に、 Niを含有し、更に、 Pt、 Ir、 Pd、 Ru、 Cr、 Nb、 W、希土類金属の 少なくとも一種の添加金属元素を含有し、 Niを含む添加金属元素の含有量力 合計
0. 01-0. 5原子%であることを特徴とする Cu合金スパッタリングターゲット。 [9] 請求項 4記載の配線膜を作製するためのスパッタリングターゲットであって、 Cuを主 成分とすると共に、 Ptを含有し、更に、 Ni、 Ir、 Pd、 Ru、 Cr、 Nb、 W、希土類金属の 少なくとも一種の添加金属元素を含有し、 Ptを含む添加金属元素の含有量が、合計 0. 01-0. 5原子%であることを特徴とする Cu合金スパッタリングターゲット。
PCT/JP2007/073419 2006-12-04 2007-12-04 Cu合金配線膜とそのCu合金配線膜を用いたフラットパネルディスプレイ用TFT素子、及びそのCu合金配線膜を作製するためのCu合金スパッタリングターゲット WO2008069214A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/517,362 US7994503B2 (en) 2006-12-04 2007-12-04 Cu alloy wiring film, TFT element for flat-panel display using the Cu alloy wiring film, and Cu alloy sputtering target for depositing the Cu alloy wiring film

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006327451 2006-12-04
JP2006-327451 2006-12-04

Publications (1)

Publication Number Publication Date
WO2008069214A1 true WO2008069214A1 (ja) 2008-06-12

Family

ID=39492099

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/073419 WO2008069214A1 (ja) 2006-12-04 2007-12-04 Cu合金配線膜とそのCu合金配線膜を用いたフラットパネルディスプレイ用TFT素子、及びそのCu合金配線膜を作製するためのCu合金スパッタリングターゲット

Country Status (3)

Country Link
US (1) US7994503B2 (ja)
JP (1) JP4355743B2 (ja)
WO (1) WO2008069214A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2447380A1 (en) * 2009-06-24 2012-05-02 Nippon Steel Materials Co., Ltd. Copper alloy bonding wire for semiconductor
CN109671534A (zh) * 2017-10-13 2019-04-23 北京航空航天大学 一种柔性薄膜电极及其制备方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090186230A1 (en) * 2007-10-24 2009-07-23 H.C. Starck Inc. Refractory metal-doped sputtering targets, thin films prepared therewith and electronic device elements containing such films
JP4611417B2 (ja) * 2007-12-26 2011-01-12 株式会社神戸製鋼所 反射電極、表示デバイス、および表示デバイスの製造方法
JP4469913B2 (ja) 2008-01-16 2010-06-02 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
JP5231282B2 (ja) * 2008-02-22 2013-07-10 株式会社神戸製鋼所 タッチパネルセンサー
WO2009123217A1 (ja) * 2008-03-31 2009-10-08 株式会社神戸製鋼所 表示装置、その製造方法およびスパッタリングターゲット
JP5475260B2 (ja) * 2008-04-18 2014-04-16 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
TWI395333B (zh) * 2008-04-23 2013-05-01 Kobe Steel Ltd An aluminum alloy film for a display device, a display device, and a sputtering target
KR20110028313A (ko) * 2008-07-03 2011-03-17 가부시키가이샤 고베 세이코쇼 배선 구조, 박막 트랜지스터 기판 및 그 제조 방법 및 표시 장치
JP2010065317A (ja) * 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるCu合金膜
JP2010098196A (ja) * 2008-10-17 2010-04-30 Hitachi Cable Ltd 配線構造及び配線構造の製造方法
JP4567091B1 (ja) 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Cu合金膜および表示装置
CN102473732B (zh) 2009-07-27 2015-09-16 株式会社神户制钢所 布线结构以及具备布线结构的显示装置
MX2012004682A (es) * 2009-10-26 2012-09-07 Hoffmann La Roche Metodo para la produccion de una inmunoglobulina glicosilada.
JP2012027159A (ja) * 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
JP5895370B2 (ja) * 2010-08-30 2016-03-30 大同特殊鋼株式会社 パネル用Cu電極保護膜用NiCu合金ターゲット材及び積層膜
WO2012101994A1 (ja) * 2011-01-28 2012-08-02 シャープ株式会社 薄膜トランジスタ基板の製造方法及びその製造方法により製造された薄膜トランジスタ基板
JP2012180540A (ja) 2011-02-28 2012-09-20 Kobe Steel Ltd 表示装置および半導体装置用Al合金膜
JP5171990B2 (ja) 2011-05-13 2013-03-27 株式会社神戸製鋼所 Cu合金膜および表示装置
JP5524905B2 (ja) 2011-05-17 2014-06-18 株式会社神戸製鋼所 パワー半導体素子用Al合金膜
JP2013084907A (ja) 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
JP5632821B2 (ja) * 2011-12-06 2014-11-26 株式会社神戸製鋼所 タッチパネルセンサー用Cu合金配線膜、及びその製造方法、並びにタッチパネルセンサー
JP5613143B2 (ja) * 2011-12-06 2014-10-22 株式会社神戸製鋼所 タッチパネルセンサー用Cu合金配線膜、及びタッチパネルセンサー
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
KR20200136919A (ko) * 2018-03-28 2020-12-08 다이니폰 인사츠 가부시키가이샤 배선 기판, 및 배선 기판을 제조하는 방법
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
JP2022521578A (ja) 2019-02-21 2022-04-11 コーニング インコーポレイテッド 銅金属化貫通孔を有するガラスまたはガラスセラミック物品およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002075101A (ja) * 2000-09-04 2002-03-15 Furuya Kinzoku:Kk 配線、電極及び接点
JP2004091907A (ja) * 2002-09-04 2004-03-25 Dept Corp 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法、電子部品の製造方法及び電子光学部品
WO2006025347A1 (ja) * 2004-08-31 2006-03-09 National University Corporation Tohoku University 銅合金及び液晶表示装置
JP2006077295A (ja) * 2004-09-09 2006-03-23 Tosoh Corp Cu合金配線材料及びCu合金スパッタリングターゲット
JP2006193783A (ja) * 2005-01-13 2006-07-27 Dept Corp 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法、電子部品の製造方法及び電子光学部品

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3712507A (en) * 1971-04-26 1973-01-23 W Holt Article dispensing apparatus and methods
US4573606A (en) * 1983-09-12 1986-03-04 Kermit E. Lewis Automatic pill dispenser and method of administering medical pills
US4572403A (en) * 1984-02-01 1986-02-25 Rafael Benaroya Timed dispensing device for tablets, capsules, and the like
US4842161A (en) * 1985-08-06 1989-06-27 Rowe International, Inc. Countertop snack vendor
US5323929A (en) * 1992-12-09 1994-06-28 Marlar Warner B Medicine dispenser
US5337920A (en) * 1993-04-21 1994-08-16 Clausen Mark K Rotatable platter storage and retrieval system
JP2733006B2 (ja) 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
JPH0766423A (ja) 1993-08-31 1995-03-10 Toshiba Corp 液晶表示装置用アレイ基板
US5405045A (en) * 1993-12-06 1995-04-11 Usmani; Arif S. Time controlled cigarette dispenser
JPH088498A (ja) 1994-06-21 1996-01-12 Canon Inc 配線構造、その製造方法および該配線構造を用いた画像形成装置
JP3048858B2 (ja) 1994-11-02 2000-06-05 シャープ株式会社 導電性薄膜を有する基板の製造方法
US5523816A (en) * 1994-11-09 1996-06-04 Eastman Kodak Company Film cartridge magazine
US6219125B1 (en) 1996-07-26 2001-04-17 Canon Kabushiki Kaisha Electrode plate, process for producing the plate, for an LCD having a laminated electrode with a metal nitride layer
JPH10133597A (ja) 1996-07-26 1998-05-22 Canon Inc 配線基板、該配線基板の製造方法、該配線基板を備えた液晶素子及び該液晶素子の製造方法
JPH10186389A (ja) 1996-12-24 1998-07-14 Canon Inc 配線基板、配線基板の製造方法及び該配線基板を用いた液晶素子
JP3365954B2 (ja) 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Al−Ni−Y 合金薄膜および半導体電極用Al−Ni−Y 合金薄膜形成用スパッタリングターゲット
JPH11337976A (ja) 1998-03-26 1999-12-10 Toshiba Corp 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置
JP4458563B2 (ja) 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP4663829B2 (ja) 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
US6330957B1 (en) * 1998-12-15 2001-12-18 Daryl L. Bell-Greenstreet Automatic medication dispenser
US6601729B1 (en) * 1999-03-26 2003-08-05 Papp Enterprises, Llc Automated portable medication radial dispensing apparatus and method using a carrier tape
US6464142B1 (en) * 1999-10-29 2002-10-15 Si/Baker, Inc. Automated will call system
JP4783525B2 (ja) 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
JP2003273109A (ja) 2002-03-14 2003-09-26 Advanced Display Inc Al配線用薄膜及びその製造方法並びにこれを用いた液晶表示装置
JP2003342563A (ja) 2002-05-24 2003-12-03 Konica Minolta Holdings Inc 無機蛍光体、無機蛍光体ペースト及び無機蛍光体の製造方法
KR100897505B1 (ko) * 2002-11-19 2009-05-15 삼성전자주식회사 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조 방법
JP3940385B2 (ja) 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
KR100904524B1 (ko) 2002-12-31 2009-06-25 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
US7100793B2 (en) * 2003-01-06 2006-09-05 Elliot Baum Pill dispenser
JP2005303003A (ja) 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP2006024754A (ja) 2004-07-08 2006-01-26 Advanced Lcd Technologies Development Center Co Ltd 配線層の形成方法、配線層および薄膜トランジスタ
JP4361842B2 (ja) 2004-07-09 2009-11-11 京セラ株式会社 携帯端末
JP4708859B2 (ja) 2004-09-07 2011-06-22 富士フイルム株式会社 薄層トランジスタ、それを用いたアクティブマトリックス型表示装置、及び、液晶表示装置
JP4330517B2 (ja) 2004-11-02 2009-09-16 株式会社神戸製鋼所 Cu合金薄膜およびCu合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4579709B2 (ja) 2005-02-15 2010-11-10 株式会社神戸製鋼所 Al−Ni−希土類元素合金スパッタリングターゲット
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4542008B2 (ja) 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
US7683370B2 (en) 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
US7411298B2 (en) 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US20070075365A1 (en) * 2005-10-03 2007-04-05 Peter Mardilovich Thin-film transistor and method of making the same
JP4203599B2 (ja) 2005-10-25 2009-01-07 国土交通省国土地理院長 地形データ処理プログラム
US7781767B2 (en) 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
WO2008047726A1 (en) 2006-10-13 2008-04-24 Kabushiki Kaisha Kobe Seiko Sho Thin film transistor substrate and display device
JP4377906B2 (ja) 2006-11-20 2009-12-02 株式会社コベルコ科研 Al−Ni−La系Al基合金スパッタリングターゲット、およびその製造方法
JP2008127623A (ja) 2006-11-20 2008-06-05 Kobelco Kaken:Kk Al基合金スパッタリングターゲットおよびその製造方法
JP4705062B2 (ja) 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
JP2009004518A (ja) 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
JP2009010052A (ja) 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
US20090001373A1 (en) 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP2009008770A (ja) 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP4611417B2 (ja) 2007-12-26 2011-01-12 株式会社神戸製鋼所 反射電極、表示デバイス、および表示デバイスの製造方法
JP4469913B2 (ja) 2008-01-16 2010-06-02 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
JP5231282B2 (ja) 2008-02-22 2013-07-10 株式会社神戸製鋼所 タッチパネルセンサー
WO2009123217A1 (ja) 2008-03-31 2009-10-08 株式会社神戸製鋼所 表示装置、その製造方法およびスパッタリングターゲット
JP5475260B2 (ja) 2008-04-18 2014-04-16 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
TWI395333B (zh) 2008-04-23 2013-05-01 Kobe Steel Ltd An aluminum alloy film for a display device, a display device, and a sputtering target

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002075101A (ja) * 2000-09-04 2002-03-15 Furuya Kinzoku:Kk 配線、電極及び接点
JP2004091907A (ja) * 2002-09-04 2004-03-25 Dept Corp 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法、電子部品の製造方法及び電子光学部品
WO2006025347A1 (ja) * 2004-08-31 2006-03-09 National University Corporation Tohoku University 銅合金及び液晶表示装置
JP2006077295A (ja) * 2004-09-09 2006-03-23 Tosoh Corp Cu合金配線材料及びCu合金スパッタリングターゲット
JP2006193783A (ja) * 2005-01-13 2006-07-27 Dept Corp 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法、電子部品の製造方法及び電子光学部品

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2447380A1 (en) * 2009-06-24 2012-05-02 Nippon Steel Materials Co., Ltd. Copper alloy bonding wire for semiconductor
EP2447380A4 (en) * 2009-06-24 2012-12-05 Nippon Steel Materials Co Ltd COPPER ALLOY CONNECTING WIRE FOR SEMICONDUCTOR
US9427830B2 (en) 2009-06-24 2016-08-30 Nippon Steel & Sumikin Materials Co., Ltd. Copper alloy bonding wire for semiconductor
CN109671534A (zh) * 2017-10-13 2019-04-23 北京航空航天大学 一种柔性薄膜电极及其制备方法
CN109671534B (zh) * 2017-10-13 2020-01-07 北京航空航天大学 一种柔性薄膜电极及其制备方法

Also Published As

Publication number Publication date
US7994503B2 (en) 2011-08-09
JP4355743B2 (ja) 2009-11-04
US20100012935A1 (en) 2010-01-21
JP2008166742A (ja) 2008-07-17

Similar Documents

Publication Publication Date Title
WO2008069214A1 (ja) Cu合金配線膜とそのCu合金配線膜を用いたフラットパネルディスプレイ用TFT素子、及びそのCu合金配線膜を作製するためのCu合金スパッタリングターゲット
KR100802879B1 (ko) 디스플레이 장치
TWI394850B (zh) A display device using a Cu alloy film and a Cu alloy sputtering target
TWI390059B (zh) 導電膜形成方法、薄膜電晶體、具薄膜電晶體之面板、及薄膜電晶體之製造方法
KR100983196B1 (ko) 박막 트랜지스터 기판 및 표시 디바이스
US20070228575A1 (en) Wiring material and wiring board using the same
TW200934880A (en) Reflecting electrode, display device and method for manufacturing display device
KR101175970B1 (ko) 배선층, 반도체 장치, 액정 표시 장치
JP2007081385A (ja) ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
WO2002103768A1 (en) Conductive thin film for semiconductor device, semiconductor device, and methods for producing them
JP4913267B2 (ja) 配線層、半導体装置、半導体装置を有する液晶表示装置
JP5374111B2 (ja) 表示装置およびこれに用いるCu合金膜
JP5416470B2 (ja) 表示装置およびこれに用いるCu合金膜
KR20100060003A (ko) 표시 장치 및 이것에 사용하는 Cu 합금막
KR20110105806A (ko) Cu 합금막 및 표시 디바이스
JP5420964B2 (ja) 表示装置およびこれに用いるCu合金膜
JP4738705B2 (ja) 配線材料及びそれを用いた配線基板
JP5368717B2 (ja) 表示装置およびこれに用いるCu合金膜
JP2008306043A (ja) 配線膜の形成方法、トランジスタ、及び電子装置
JP2010165955A (ja) Cu合金膜および表示デバイス

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07850067

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12517362

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07850067

Country of ref document: EP

Kind code of ref document: A1