KR20110105806A - Ｃｕ 합금막 및 표시 디바이스 - Google Patents

Ｃｕ 합금막 및 표시 디바이스 Download PDF

Info

Publication number
KR20110105806A
KR20110105806A KR1020117016462A KR20117016462A KR20110105806A KR 20110105806 A KR20110105806 A KR 20110105806A KR 1020117016462 A KR1020117016462 A KR 1020117016462A KR 20117016462 A KR20117016462 A KR 20117016462A KR 20110105806 A KR20110105806 A KR 20110105806A
Authority
KR
South Korea
Prior art keywords
alloy film
layer
atomic
oxygen
film
Prior art date
Application number
KR1020117016462A
Other languages
English (en)
Inventor
다까시 오오니시
히로시 고또오
가쯔후미 도미히사
아야 미끼
도시히로 구기미야
Original Assignee
가부시키가이샤 고베 세이코쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2009008265A external-priority patent/JP2010165955A/ja
Application filed by 가부시키가이샤 고베 세이코쇼 filed Critical 가부시키가이샤 고베 세이코쇼
Publication of KR20110105806A publication Critical patent/KR20110105806A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 투명 기판 또는 반도체층과의 높은 밀착성, 낮은 전기 저항률 및 우수한 습식 에칭성을 나타내는 Cu 합금막을 제공한다. 본 발명은 표시 디바이스용 Cu 합금막이며, 상기 Cu 합금막은 하기 (1) 및 (2)의 요건을 만족시키는 산소 함유 합금막인 표시 디바이스용 Cu 합금막이다 : (1) 상기 Cu 합금막은 Ni, Al, Zn, Mn, Fe, Ge, Hf, Nb, Mo, W 및 Ca로 이루어지는 군으로부터 선택되는 적어도 1종의 원소를 합계 0.10원자％ 이상 10원자％ 이하 함유한다 ; (2)상기 Cu 합금막은 산소 함유량이 다른 하지층과 상층을 갖고, 상기 하지층은 상기 투명 기판 또는 반도체층과 접촉하고 있고, 상기 하지층의 산소 함유량이 상기 상층의 산소 함유량보다도 많다.

Description

Ｃｕ 합금막 및 표시 디바이스 {Cu ALLOY FILM AND DISPLAY DEVICE}
본 발명은 액정 디스플레이나 유기 EL 디스플레이 등의 표시 디바이스에 사용되는 Cu 합금막 및 당해 Cu 합금막을 구비한 표시 디바이스에 관한 것으로, 상세하게는, 글래스 기판 등의 투명 기판과의 밀착성 등이 우수한 Cu 합금막, 박막 트랜지스터의 반도체층과의 밀착성 등이 우수한 Cu 합금막 및 표시 디바이스에 관한 것이다.
액정 디스플레이로 대표되는 표시 디바이스의 배선에는, 지금까지 알루미늄(Al) 합금막이 사용되고 있다. 그러나, 표시 디바이스의 대형화 및 고화질화가 진행됨에 따라서, 배선 저항이 큰 것에 기인하는 신호 지연 및 전력 손실 등의 문제가 현재화되고 있다. 그로 인해, 배선 재료로서, Al보다도 저저항인 구리(Cu)가 주목되고 있다. Al의 전기 저항률은 2.5×10-6Ωㆍ㎝인 것에 비해, Cu의 전기 저항률은 1.6×10-6Ωㆍ㎝로 낮다.
그러나 Cu는 글래스 기판과의 밀착성이 낮고, 박리된다고 하는 문제가 있다. 또한, 글래스 기판과의 밀착성이 낮기 때문에, Cu는 배선 형상으로 가공하기 위한 습식 에칭이 곤란하다고 하는 문제가 있다. 따라서, Cu와 글래스 기판의 밀착성을 향상시키기 위한 다양한 기술이 제안되어 있다.
또한, Cu는 박막 트랜지스터의 반도체층(아몰퍼스 실리콘 또는 다결정 실리콘)과의 밀착성이 낮고, 박리된다고 하는 문제가 있다. 예를 들어, 기판의 반도체층 상에 소스-드레인 전극용 배선으로서 Cu 배선막을 직접 형성하면, 반도체층 중에 Cu가 확산되어 반도체층과 Cu의 반응층이 형성되고, 이 반응층 부분으로부터 Cu막이 박리된다고 하는 문제가 있다. 또한, Cu는 배선 형상으로 가공하기 위한 습식 에칭이 곤란하다고 하는 문제가 있다. 따라서, Cu와 반도체층의 밀착성을 향상시키기 위한 다양한 기술이 제안되어 있다.
예를 들어, 특허 문헌 1 내지 3은 Cu 배선과 글래스 기판 사이에, 몰리브덴(Mo)이나 크롬(Cr) 등의 고융점 금속층을 개재시켜 밀착성의 향상을 도모하는 기술을 개시하고 있다. 그러나 이들 기술에서는, 고융점 금속층을 성막하는 공정이 증가하여, 표시 디바이스의 제조 비용이 증대된다. 또한 Cu와 고융점 금속(Mo 등)이라고 하는 이종 금속을 적층시키기 위해, 습식 에칭 시에, Cu와 고융점 금속의 계면에서 부식이 발생할 우려가 있다. 또한 이들 이종 금속에서는 에칭 레이트에 차가 발생하므로, 배선 단면을 바람직한 형상(예를 들어, 테이퍼 각이 45 내지 60° 정도인 형상)으로 형성할 수 없다고 하는 문제가 발생할 수 있다. 또한 고융점 금속, 예를 들어 Cr의 전기 저항률(12.9×10-6Ωㆍ㎝)은 Cu의 것보다도 높고, 배선 저항에 의한 신호 지연이나 전력 손실이 문제가 된다.
특허 문헌 4는 Cu 배선과 글래스 기판 사이에, 밀착층으로서 니켈 또는 니켈 합금과 고분자계 수지막을 개재시키는 기술을 개시하고 있다. 그러나, 이 기술에서는, 표시 디스플레이(예를 들어, 액정 패널)의 제조 시에 있어서의 고온 어닐 공정에서 수지막이 열화되어, 밀착성이 저하될 우려가 있다.
특허 문헌 5는 Cu 배선과 글래스 기판 사이에, 밀착층으로서 질화 구리를 개재시키는 기술을 개시하고 있다. 그러나, 질화 구리 자체는 안정된 화합물이 아니다. 그로 인해, 이 기술에서는 표시 디스플레이(예를 들어, 액정 패널)의 제조 시에 있어서의 고온 어닐 공정에서 N 원자가 N2 가스로서 방출되어, 배선막이 열화되고, 밀착성이 저하될 우려가 있다.
특허 문헌 6 및 7은 동일 출원인에 의해 대략 동일 시기에 개시된 것이다. 이 중 특허 문헌 6은 Cu 배선에 Zr, 또는 Zr과 Mn, Zn 및 Sn으로 이루어지는 군으로부터 선택되는 적어도 1종을 함유시킴으로써, Cu 배선의 밀착성을 향상시키는 기술을 개시하고 있다. 특허 문헌 7은 Cu 배선에, Hf, Ta, Nb 및 Ti로 이루어지는 군으로부터 선택되는 적어도 1종의 제1 첨가 금속과, Mn, Zn 및 Sn으로 이루어지는 군으로부터 선택되는 제2 첨가 금속을, 각각 0.5원자％ 이상 함유시킴으로써 Cu 배선의 밀착성을 향상시키는 기술을 개시하고 있다. 이들 특허 문헌에는 필요에 따라서, Cu 배선을 스퍼터링으로 성막할 때에, 반응 가스인 산소 가스를 공급해도 좋은 것이 기재되어 있고, 이에 의해 Cu의 전기 저항(비저항)을 저감시킬 수 있던 것을 나타내는 도면이 개시되어 있다. 그러나, 산소 가스와 Cu 배선의 밀착성의 관계는 전혀 교시되어 있지 않다.
특허 문헌 8에는 소스-드레인 전극용 배선 재료로서, 반도체층의 상부를 산화 처리하여 얻어지는 산소 함유층과, 순Cu 또는 Cu 합금막으로 이루어지는 재료를 사용하여, 상기 산소 함유층을 구성하는 산소의 적어도 일부가 반도체층의 Si와 결합하고, 상기 순Cu 또는 Cu 합금막은 상기 산소 함유층을 통해 반도체층과 접속하고 있는 박막 트랜지스터 기판이 개시되어 있고, 이에 의해 배리어 메탈층을 생략해도 우수한 TFT 특성이 얻어지는 것을 실증하고 있다.
일본 특허 출원 공개 평7-66423호 공보 일본 특허 출원 공개 평8-8498호 공보 일본 특허 출원 공개 평8-138461호 공보 일본 특허 출원 공개 평10-186389호 공보 일본 특허 출원 공개 평10-133597호 공보 일본 특허 출원 공개 제2008-112989호 공보 일본 특허 출원 공개 제2008-124450호 공보 일본 특허 출원 공개 제2009-4518호 공보
본 발명은 상기 사정을 착안하여 이루어진 것이며, 그 목적은 투명 기판과의 높은 밀착성, 낮은 전기 저항률 및 우수한 습식 에칭성을 갖고, 또한 Cu 합금막의 막 두께의 편차가 적고, 막 두께 제어성이 우수한 Cu 합금막을 제공하는 데 있다.
또한, 다른 목적은 박막 트랜지스터의 반도체층과 직접 접촉하는 표시 디바이스용 Cu 합금막이며, 당해 반도체층과의 높은 밀착성, 낮은 전기 저항률 및 우수한 습식 에칭성을 갖는 Cu 합금막을 제공하는 데 있다.
본 발명의 요지를 이하에 나타낸다.
[1] 표시 디바이스용 Cu 합금막이며,
상기 Cu 합금막이 하기 (1) 및 (2)의 요건을 만족시키는 산소 함유 합금막인 표시 디바이스용 Cu 합금막.
(1) 상기 Cu 합금막은 Ni, Al, Zn, Mn, Fe, Ge, Hf, Nb, Mo, W 및 Ca로 이루어지는 군으로부터 선택되는 적어도 1종의 원소를 합계 0.10원자％ 이상 10원자％ 이하 함유한다.
(2) 상기 Cu 합금막은 산소 함유량이 다른 하지층과 상층을 갖고,
상기 하지층은 상기 투명 기판 또는 반도체층과 접촉하고 있고, 상기 하지층의 산소 함유량이 상기 상층의 산소 함유량보다도 많다.
[2] 상기 하지층은 투명 기판과 직접 접촉하고 있는 [1]에 기재된 Cu 합금막.
[3] 상기 하지층은 반도체층과 직접 접촉하고 있는 [1]에 기재된 Cu 합금막.
[4] 상기 (2)에 있어서, 상기 하지층의 산소 함유량은 0.5원자％ 이상 30원자％ 이하이고, 상기 상층의 산소 함유량은 0.5원자％ 미만(0원자％를 포함함)인 [2]에 기재된 Cu 합금막.
[5] 상기 (1)에 있어서, 상기 Cu 합금막에 함유되는 원소는 합계 0.10원자％ 이상 0.5원자％ 이하인 [2]에 기재된 Cu 합금막.
[6] 상기 (2)에 있어서, 상기 하지층의 산소 함유량은 0.1원자％ 이상 30원자％ 이하이고, 상기 상층의 산소 함유량은 0.1원자％ 미만(0원자％를 포함함)인 [3]에 기재된 Cu 합금막.
[7] 상기 (1)에 있어서, 상기 Cu 합금막에 함유되는 원소는, Ni, Al, Zn, Mn, Fe, Ge, Hf, Nb, Mo 및 W로 이루어지는 군으로부터 선택되는 적어도 1종의 원소이며, 합계 0.10원자％ 이상 5.0원자％ 이하 함유하는 [3]에 기재된 Cu 합금막.
[8] 상기 (2)에 있어서, 상기 Cu 합금막은 상기 하지층으로부터 상기 상층을 향해 산소가 감소하는 깊이 방향 농도 프로파일을 갖는 [1] 내지 [3] 중 어느 하나에 기재된 Cu 합금막.
[9] 상기 (1)에 있어서, 상기 Cu 합금막은 원소의 종류 및 원소의 양 중 적어도 하나가 다른 제1 층과 제2 층을 갖고 있고,
상기 제1 층은 상기 투명 기판 또는 반도체층과 접촉하고 있고, 상기 제1 층에 포함되는 상기 (1)에서 규정한 원소의 함유량은 상기 제1 층의 위의 층인 상기 제2 층에 포함되는 상기 (1)에서 규정한 원소의 함유량(0원자％를 포함함)보다 많은 [1] 내지 [3] 중 어느 하나에 기재된 Cu 합금막.
[10] 상기 상층은 순Cu인 [1] 내지 [3] 중 어느 하나에 기재된 Cu 합금막.
[11] [1] 내지 [3] 중 어느 하나에 기재된 Cu 합금막을 구비하는 표시 디바이스.
본 발명에서는 투명 기판과 직접 접촉하는 표시 디바이스용 Cu 합금막으로서, 적절한 합금 원소를 포함하고, 또한 투명 기판과 직접 접촉하는 하지층의 산소량은 상층의 산소량보다도 많아지는(바람직하게는, 하지층은 적당량의 산소를 포함하고, 하지층 위의 상층은 산소를 실질적으로 포함하지 않음) 적층 구성을 채용하고 있으므로, 투명 기판과의 높은 밀착성, 낮은 전기 저항률 및 우수한 습식 에칭성이 얻어지는 것 외에, 막 두께 분포의 편차도 작게 억제할 수 있다. 이와 같은 Cu 합금막을 표시 디바이스에 사용하면, 제조의 공정수 및 비용을 저감시킬 수 있다. 본 발명의 산소 함유 Cu 합금막은 투명 기판과 직접 접촉하는 배선이나 전극에 사용되고, 대표적으로는 게이트 배선이나 게이트 전극용으로 사용된다.
또한, 본 발명에서는 박막 트랜지스터의 반도체층과 직접 접촉하는 표시 디바이스용 Cu 합금막으로서, 적절한 합금 원소를 포함하고, 또한 반도체층과 직접 접촉하는 하지층은 적당량의 산소를 포함하고, 하지층 위의 상층은 산소를 실질적으로 포함하지 않는 적층 구성을 채용하고 있으므로, 반도체층과의 높은 밀착성, 낮은 전기 저항률 및 우수한 습식 에칭성이 얻어진다. 이와 같은 Cu 합금막을 표시 디바이스에 따르면, 제조의 공정수 및 비용을 저감시킬 수 있다. 본 발명의 산소 함유 Cu 합금막은 박막 트랜지스터의 반도체층(아몰퍼스 실리콘 또는 다결정 실리콘)과 직접 접촉하는 배선이나 전극에 사용되고, 대표적으로는 소스-드레인 배선이나 소스-드레인 전극용으로 사용된다.
도 1은 제1-2 실시예에 있어서의 성막 직후의 밀착률과, 밀착성 향상 원소(Ni, Al, Mn, Ca)의 함유량의 관계를 나타낸 그래프이다.
도 2는 제1-2 실시예에 있어서의 성막 직후의 밀착률과, 밀착성 향상 원소(W)의 함유량의 관계를 나타낸 그래프이다.
도 3은 제1-2 실시예에 있어서의 성막 직후의 밀착률과, 밀착성 향상 원소(Zn)의 함유량의 관계를 나타낸 그래프이다.
도 4는 제1-2 실시예에 있어서의 열처리 후의 밀착률과, 밀착성 향상 원소(Ni, Al, Mn, Ca)의 함유량의 관계를 나타낸 그래프이다.
도 5는 제1-2 실시예에 있어서의 열처리 후의 밀착률과, 밀착성 향상 원소(W)의 함유량의 관계를 나타낸 그래프이다.
도 6은 제1-2 실시예에 있어서의 열처리 후의 밀착률과, 밀착성 향상 원소(Zn)의 함유량의 관계를 나타낸 그래프이다.
도 7은 제1-3 실시예에 있어서의 성막 직후의 밀착률과, 하지층의 막 두께의 관계를 나타낸 그래프이다.
도 8은 Cu-2원자％ Zn 합금막 성막 시의 아르곤 가스 중의 산소 농도와, 밀착률의 관계를 나타낸 그래프이다.
도 9는 Cu-2원자％ Zn 합금 하지층 성막 시의 아르곤 가스 중의 산소 농도와 상기 하지층 중의 산소 농도의 관계를 나타낸 그래프이다.
본 발명자들은 투명 기판 또는 박막 트랜지스터의 반도체층과의 높은 밀착성, 낮은 전기 저항률 및 우수한 습식 에칭성을 갖고, 더욱 바람직하게는 Cu 합금막의 막 두께의 편차도 작은 표시 디바이스용 Cu 합금막을 제공하기 위해, 검토를 거듭하였다. 그 결과, Ni 등의 합금 원소를 포함하는 산소 함유 Cu 합금막이며, 상기 Cu 합금막은 산소량이 다른 하지층과 상층으로 구성되어 있고, (i) 기판 또는 반도체층과 직접 접촉하는 하지층에는 소정량의 산소량을 포함하고, 또한 (ii) 하지층 위의 상층은 산소를 실질적으로 함유하지 않고, 최대라도 하지층에 포함되는 산소량 미만인 적층 구성을 채용하면, 상기 특성을 모두 겸비한 Cu 합금막이 얻어지는 것을 발견하여, 본 발명을 완성하였다. 본 발명에 따르면, 투명 기판 또는 반도체층과 Cu 합금막이 접촉하는 계면(이하, 단순히 계면이라고 부르는 경우가 있음)에, 적어도 소정의 산소량을 포함하는 층(하지층)이 형성되어 있고, 또한 상기 계면은 소정의 원소를 적당량 포함하도록 구성되어 있다. 그 결과, 하지층 형성에 의한 밀착성 향상 효과와, 소정의 원소 첨가에 의한 밀착성 향상 효과가 맞물려, 투명 기판 또는 반도체층과 하지층의 계면에 견고한 화학적 결합이 형성되므로, 우수한 밀착성이 얻어지는 것이라고 사료된다.
이하에서는, 설명의 편의상, 본 발명에 사용되는 Ni 등의 합금 원소를, 정리하여 밀착성 향상 원소라고 부르는 경우가 있다.
먼저, 본 발명의 Cu 합금막을 구성하는 하지층과 상층에 대해 설명한다.
상술한 바와 같이, 본 발명에서는 산소량에 관하여, 하지층＞상층의 관계를 갖는 산소량이 다른 적층 구성을 채용하고 있고, 이에 의해, 투명 기판과의 밀착성 향상과, 전기 저항의 저감의 양립을 도모하고 있다.
본 명세서에 있어서, 「하지층」은 투명 기판 또는 반도체층과 직접 접촉하는 층을 의미하고, 「상층」은 하지층의 바로 위에 있는 층을 의미한다. 하지층과 상층은 산소량의 차이에 의해 구별된다. 상기 하지층이 투명 기판과 접촉하는 경우, 바람직하게는 산소량이 약 0.5원자％를 경계로 하여 구별되고, 상기 하지층이 반도체층과 접촉하는 경우, 바람직하게는 산소량이 약 0.1원자％를 경계로 하여 구별된다.
하지층은 투명 기판과 접촉하는 경우, 산소를 0.5원자％ 이상 30원자％ 이하의 범위에서 포함하고 있는 것이 바람직하고, 반도체층과 접촉하는 경우, 산소를 0.1원자％ 이상 30원자％ 이하의 범위에서 포함하고 있는 것이 바람직하다. 후기하는 실시예에 나타내는 바와 같이, 하지층이 투명 기판과 접촉하는 경우에는, 0.5원자％ 이상의 산소를 함유하는 하지층을 설치함으로써, Cu 합금막과 투명 기판의 밀착성이 향상된다. 마찬가지로 후기하는 실시예에 나타내는 바와 같이, 하지층이 반도체층과 접촉하는 경우에는, 0.1원자％ 이상의 산소를 함유하는 하지층을 설치함으로써, Cu 합금막과 반도체층의 밀착성이 향상된다. 그 메커니즘은, 상세하게는 불분명하지만, 기판 또는 반도체층과의 계면에 소정량의 산소를 포함하는 하지층이 개재됨으로써 기판 또는 반도체층과의 사이에 견고한 결합(화학적 결합)이 형성되고, 밀착성이 향상되는 것이라고 사료된다.
상기 작용을 충분히 발휘시키기 위해, 하지층이 투명 기판과 접촉하는 경우, 하지층의 산소 함유량은 0.5원자％ 이상으로 하는 것이 바람직하고, 보다 바람직하게는 1원자％ 이상, 더욱 바람직하게는 2원자％ 이상, 가장 바람직하게는 4원자％ 이상이다. 하지층이 반도체층과 접촉하는 경우, 하지층의 산소 함유량은 0.1원자％ 이상으로 하는 것이 바람직하고, 보다 바람직하게는 0.5원자％ 이상, 더욱 바람직하게는 1.0원자％ 이상이다. 한편, 산소 함유량이 과잉으로 되어, 밀착성이 지나치게 향상되면, 습식 에칭을 행한 후에 잔사가 남아, 습식 에칭성이 저하된다. 또한, 하지층의 산소 함유량이 과잉으로 되면, Cu 합금막 전체의 전기 저항이 향상된다. 또한 산소 함유량이 과잉으로 되면, Cu 합금막의 막 두께를 균일하게 제어하는 것이 곤란해진다(후기하는 실시예를 참조). 이들의 관점을 감안하여, 하지층의 산소 함유량은 하지층이 투명 기판과 접촉하는 경우 및 반도체층과 접촉하는 경우의 양쪽에 있어서, 30원자％ 이하로 하는 것이 바람직하고, 보다 바람직하게는 20원자％ 이하, 더욱 바람직하게는 15원자％ 이하, 더욱 바람직하게는 13.5원자％ 이하, 특히 바람직하게는 10원자％ 이하이다.
한편, 하지층이 투명 기판과 접촉하는 경우, 상층의 산소 함유량은 0.5원자％ 미만인 것이 바람직하다. 상층에 포함되는 산소는 전기 저항 저감의 관점으로부터 가능한 한 적은 쪽이 좋고, 최대라도, 하지층의 산소량의 하한(0.5원자％)을 초과하지 않는 것으로 한다. 상층의 보다 바람직한 산소 함유량은 0.3원자％ 이하이고, 더욱 바람직하게는 0.2원자％ 이하, 가장 바람직하게는 0원자％이다.
또한, 하지층이 반도체층과 접촉하는 경우, 상층의 산소 함유량은 0.1원자％ 미만이다. 상층에 포함되는 산소는 전기 저항 저감의 관점으로부터 가능한 한 적은 쪽이 좋고, 최대라도, 하지층의 산소량의 하한(0.1원자％)을 초과하지 않는 것으로 한다. 상층의 바람직한 산소 함유량은 0.05원자％ 이하이고, 보다 바람직하게는 0.02원자％ 이하, 가장 바람직하게는 0원자％이다.
이와 같은 하지층과 상층으로 구성되는 산소 함유 Cu 합금막은 하지층으로부터 상층의 방향을 향해 산소가 감소하는 깊이 방향 농도 프로파일을 갖는 것이 바람직하다. 이후에 상세하게 설명하지만, 본 발명의 산소 함유 Cu 합금막은 스퍼터링법에 의해 성막되는 것이 바람직하므로, 도입되는 산소량에 따라서 깊이 방향의 산소 농도 프로파일이 다른 층이 용이하게 얻어지기 때문이다. 예를 들어, 투명 기판 또는 반도체층과 Cu 합금막의 계면으로부터 상층을 향해 산소량이 서서히(연속적 또는 불연속적의 양쪽을 포함함) 감소하는 농도 프로파일을 갖고 있어도 좋고, 그 반대라도 상관없다. 즉, 하지층이 투명 기판과 접촉하는 경우, 상기 하지층은 「산소량:0.5원자％ 이상 30원자％ 이하」의 범위 내에서, 깊이 방향의 산소 농도 프로파일이 다른 형태를 포함할 수 있고, 상기 상층은 「산소량:0.5원자％ 미만」의 범위 내에서, 깊이 방향의 산소 농도 프로파일이 다른 형태를 포함할 수 있다. 또한, 하지층이 반도체층과 접촉하는 경우, 상기 하지층은 「산소량:0.1원자％ 이상 30원자％ 미만」의 범위 내에서, 깊이 방향의 산소 농도 프로파일이 다른 형태를 포함할 수 있고, 상기 상층은 「산소량:0.1원자％ 미만」의 범위 내에서, 깊이 방향의 산소 농도 프로파일이 다른 형태를 포함할 수 있다.
하지층이 투명 기판과 접촉하는 경우에 있어서의, 본 발명의 바람직한 형태는, 투명 기판과 Cu 합금막의 계면으로부터, Cu 합금막의 표면을 향해 약 10㎚의 깊이 방향 위치까지의 하지층에 포함되는 산소의 평균 함유량이 0.5원자％ 이상 30원자％ 이하이고, 이 하지층보다도 상층에 포함되는 산소의 평균 함유량이 0.5원자％ 미만(0원자％를 포함함)이고, 계면으로부터 상층을 향해, 산소 함유량이 연속적으로 감소하는 깊이 방향 산소 농도 프로파일을 갖는 것이다.
하지층이 투명 기판과 접촉하는 경우에 있어서의, 본 발명의 다른 바람직한 형태는 투명 기판과 Cu 합금막의 계면으로부터, Cu 합금막의 표면을 향해 약 50㎚의 깊이 방향 위치까지의 하지층에 포함되는 산소의 평균 함유량이 0.5원자％ 이상 30원자％ 이하이고, 이 하지층보다도 상층에 포함되는 산소의 평균 함유량이 0.5원자％ 미만(0원자％를 포함함)이고, 계면으로부터 상층을 향해, 산소 함유량이 연속적으로 감소하는 깊이 방향 산소 농도 프로파일을 갖는 것이다.
하지층이 반도체층과 접촉하는 경우에 있어서의, 본 발명의 바람직한 형태는, 반도체층과 Cu 합금막의 계면으로부터, Cu 합금막의 표면을 향해 약 10㎚의 깊이 방향 위치까지의 하지층에 포함되는 산소의 평균 함유량이 0.1원자％ 이상 30원자％ 이하이고, 이 하지층보다도 상층에 포함되는 산소의 평균 함유량이 0.1원자％ 미만(0원자％를 포함함)이고, 계면으로부터 상층을 향해, 산소 함유량이 연속적으로 감소하는 깊이 방향 산소 농도 프로파일을 갖는 것이다.
하지층이 반도체층과 접촉하는 경우에 있어서의, 본 발명의 다른 바람직한 형태는, 반도체층과 Cu 합금막의 계면으로부터, Cu 합금막의 표면을 향해 약 50㎚의 깊이 방향 위치까지의 하지층에 포함되는 산소의 평균 함유량이 0.1원자％ 이상 30원자％ 이하이고, 이 하지층보다도 상층에 포함되는 산소의 평균 함유량이 0.1원자％ 미만(0원자％를 포함함)이고, 계면으로부터 상층을 향해, 산소 함유량이 연속적으로 감소하는 깊이 방향 산소 농도 프로파일을 갖는 것이다.
다음에, 본 발명에 관한 Cu 합금막의 조성에 대해 설명한다.
본 발명의 Cu 합금막은 Ni, Al, Zn, Mn, Fe, Ge, Hf, Nb, Mo, W 및 Ca로 이루어지는 군으로부터 선택되는 적어도 1종의 밀착성 향상 원소를 합계 0.10원자％ 이상 10원자％ 이하 함유한다. 이들 원소는 투명 기판 또는 반도체층과 화학적인 결합을 형성하기 쉬운 원소로, 전술한 하지층의 밀착성 향상 작용과 맞물려, Cu 합금막과 투명 기판 또는 반도체층의 밀착성이 한층 높아진다. 즉, 상기한 밀착성 향상 원소를 소정량 첨가하면, Cu 합금막의 결정립이 미세화되므로, 하지층의 산소 도입에 의한 밀착성 향상 작용이 촉진되어, 투명 기판 또는 반도체층과의 계면에, 점점 견고한 화학적 결합이 형성되기 쉬워져, 매우 높은 밀착성이 얻어진다고 사료된다.
투명 기판 또는 반도체층과의 높은 밀착성을 실현하기 위해서는, Cu 합금막에 있어서의 상기 원소의 함유량(단독으로 포함하는 경우에는 단독의 양이고, 2종 이상을 포함하는 경우에는 합계량임)은 0.10원자％ 이상으로 한다. 단, 상기 원소의 함유량이 지나치게 높아져도, 상기 밀착성 향상 작용은 포화되므로(예를 들어 후기하는 도 1 내지 도 4를 참조), 상한을 10원자％로 한다.
하지층이 투명 기판과 접촉하는 경우, 상기 원소의 함유량의 상한은, 바람직하게는 5％ 이하, 보다 바람직하게는 2％ 이하이다. 상기 원소의 함유량은 투명 기판과의 높은 밀착성과, 낮은 전기 저항률과의 밸런스의 관점으로부터 결정되는 것이 바람직하고, 낮은 전기 저항률의 관점으로부터는 0.5％ 이하로 하는 것이 가장 바람직하다.
하지층이 반도체층과 접촉하는 경우, 상기 원소의 함유량의 상한은 Cu 합금막의 전기 저항의 관점으로부터, 5.0원자％로 하는 것이 바람직하다.
여기서, 상기한 원소량은 Cu 합금막 전체에 포함되는 양을 의미한다. 상술한 바와 같이, 본 발명의 Cu 합금막은 산소량이 다른 하지층과 상층을 갖고 있고, 각각의 층에 포함되는 원소의 조성(종류 및/또는 함유량)은 달라도 좋지만, 어떻게 하든, Cu 합금막(하지층＋상층)에 포함되는 원소의 함유량의 합계는, 상기 범위 내인 것이 필요하다. 생산성 등을 고려하면, 하지층과 상층에 포함되는 원소의 종류는 동일한 것이 바람직하다.
상기 합금 원소의 바람직한 함유량은, 엄밀하게는 합금 원소의 종류에 따라서 다를 수 있다. 합금 원소의 종류에 따라서 전기 저항에 대한 부하(영향)가 다르기 때문이다.
하지층이 투명 기판과 접촉하는 경우, 예를 들어 Ni, Al, Zn, Mn, Fe 및 Ca로 이루어지는 군으로부터 선택되는 적어도 1종의 원소는 합계 0.12원자％ 이상 0.4원자％ 이하인 것이 바람직하고, 보다 바람직하게는 합계 0.15원자％ 이상 0.3원자％ 이하이다. 한편, Ge, Hf, Nb, Mo 및 W로 이루어지는 군으로부터 선택되는 적어도 1종의 원소는 합계 0.12원자％ 이상 0.25원자％ 이하인 것이 바람직하고, 보다 바람직하게는 합계 0.15원자％ 이상 0.2원자％ 이하이다.
하지층이 반도체층과 접촉하는 경우, 예를 들어 Ni, Al, Zn, Mn 및 Fe로 이루어지는 군으로부터 선택되는 적어도 1종의 원소는 합계 0.15원자％ 이상 4원자％ 이하인 것이 바람직하고, 보다 바람직하게는 합계 0.2원자％ 이상 2원자％ 이하이다. 한편, Ge, Hf, Nb, Mo 및 W로 이루어지는 군으로부터 선택되는 적어도 1종의 원소는 합계 0.15원자％ 이상 3원자％ 이하인 것이 바람직하고, 보다 바람직하게는 합계 1원자％ 이상 2원자％ 이하이다.
상기한 밀착성 향상 원소는 단독으로 함유해도 좋고, 2종 이상을 병용해도 상관없다.
하지층이 투명 기판과 접촉하는 경우, 상기 원소 중 바람직한 것은 Ni, Al, Zn, Mn, Ge 및 Ca이고, 보다 바람직하게는 Ni, Al, Zn, Mn, Ca이다.
하지층이 반도체층과 접촉하는 경우, 상기 원소 중 바람직한 것은 Ni, Al, Zn, Mn, Ge이고, 보다 바람직하게는 Ni, Al, Zn, Mn이다.
본 발명에는 원소의 조성(종류 및/또는 함유량)이 다른 층을 갖는 Cu 합금막도 포함된다. 이와 같은 형태로서, 예를 들어 투명 기판 또는 반도체층과 접촉하는 층에 포함되는 원소의 함유량이, 상기 층[원소의 조성(종류 및/또는 함유량)이 다른 층]의 위의 층에 포함되는 원소의 함유량(0원자％를 포함함)보다도 많은 Cu 합금막을 들 수 있다. 또한, 여기서, 원소의 조성(종류 및/또는 함유량)이 다른 층을, 제1 층(투명 기판 또는 반도체층과 접촉하는 층)과 제2 층(상기 제1 층의 위의 층)으로 규정한 경우, 상기 형태는 상기 제1 층에 포함되는 원소의 함유량이, 상기 제2 층에 포함되는 원소의 함유량(0원자％를 포함함)보다도 많은 Cu 합금막으로 나타내어진다. 이 위의 층은 합금 원소를 실질적으로 포함하지 않는 순Cu라도 좋다. 상술한 바와 같이, 투명 기판 또는 반도체층과의 양호한 밀착성을 확보하기 위해서는, 적어도, 투명 기판 또는 반도체층과의 계면 근방은 소정량의 상기 원소를 적극적으로 함유하고 있는 것이 바람직하고, 한편, 낮은 전기 저항을 실현하기 위해서는, 적어도 Cu 합금막의 표면 근방은 상기 원소를 소정량 이하로 억제되어 있는(0원자％를 포함하고, 따라서 순Cu도 포함됨) 것이 바람직하고, 상기 형태의 Cu 합금막은 이와 같은 「투명 기판 또는 반도체층과의 높은 밀착성 및 Cu 합금막의 전기 저항 저감」을 모두 확보하기 위한 바람직한 예이다. 각 층의 구체적인 함유량은 Cu 합금막 전체의 원소량(0.10원자％ 이상 10원자％ 이하)의 범위 내에서, 적절하게 제어할 수 있다. 하지층이 투명 기판과 접촉하는 경우, 투명 기판과의 높은 밀착성 및 Cu 합금막의 전기 저항 저감을 실현하기 위해서는, 예를 들어 Cu 합금막 전체의 원소량은, 보다 바람직한 범위인 0.10원자％ 이상 0.5원자％ 이하로 제어한 후, 투명 기판과 접촉하는 층에 포함되는 원소의 함유량을 합계 0.10원자％ 이상 4.0원자％ 이하로 하는 것이 바람직하다. 또한, Cu 합금막 전체의 전기 저항률을 낮게 하는 관점으로부터는, 더 위의 층을 순Cu로 하는 것이 바람직하다. 또한, 하지층이 반도체층과 접촉하는 경우, 반도체층과의 높은 밀착성 및 Cu 합금막의 전기 저항 저감을 실현하기 위해서는, 예를 들어 Cu 합금막 전체의 원소량은, 보다 바람직한 범위인 0.10원자％ 이상 5.0원자％ 이하로 제어한다. 또한, Cu 합금막 전체의 전기 저항률을 낮게 하는 관점으로부터는, 더 위의 층을 순Cu로 하는 것이 바람직하다. 여기서, 원소 조성(종류 및/또는 함유량)이 다른 층과, 전술한 산소 함유량이 다른 층은, 깊이 방향 위치가 일치하고 있어도 좋고, 달라도 좋다.
예를 들어, 후기하는 실시예의 표 2에는 원소의 조성(종류 및/또는 함유량)이 다양하게 다른 Cu 합금막의 예를 구체적으로 개시하고 있다. 예를 들어, No.36은 계면으로부터 50㎚까지의 층에 포함되는 원소(여기서는 Ni)의 양이 2.0원자％이고, 그 위의 층에 포함되는 원소(여기서는 Ni)의 양이 0.3원자％로 적은 Cu 합금막이다.
또한, 후기하는 실시예의 표 6 내지 표 7에는 원소의 조성(종류 및/또는 함유량)이 다양하게 다른 Cu 합금막의 예를 구체적으로 개시하고 있다. 예를 들어, 표 6의 No.56은 계면으로부터 50㎚까지의 층에 포함되는 원소(여기서는 Ni)의 양이 2.2원자％이고, 그 위의 층에 포함되는 원소(여기서는 Ni)의 양이 0.3원자％로 적은 Cu 합금막이다.
또한, 각 층의 원소의 종류는 동일해도 달라도 좋다. 예를 들어, 상기 표 2의 No.43은 계면으로부터 50㎚까지의 층에 포함되는 원소(여기서는 Al)의 양이 2.0원자％이고, 그 위의 층에 포함되는 원소(여기서는 Ni)의 양이 0.4원자％로 적은 Cu 합금막이다. 또한, No.44는 계면으로부터 50㎚까지의 층에 포함되는 원소(여기서는 Ni 및 Al)의 합계량이 2.3원자％이고, 그 위의 층에 포함되는 원소(여기서는 Ni)의 양이 0.4원자％로 적은 Cu 합금막이다. 이들 중 어떤 Cu 합금막이라도 본 발명예로서 포함된다.
또한, 표 6의 No.65는 계면으로부터 50㎚까지의 층에 포함되는 원소(여기서는 Al)의 양이 2.1원자％이고, 그 위의 층에 포함되는 원소(여기서는 Ni)의 양이 0.4원자％로 적은 Cu 합금막이다. 또한, No.66은 계면으로부터 50㎚까지의 층에 포함되는 원소(여기서는 Ni 및 Al)의 합계량이 1.9원자％이고, 그 위의 층에 포함되는 원소(여기서는 Ni)의 양이 0.4원자％로 적은 Cu 합금막이다. 이들 중 어떤 Cu 합금막이라도 본 발명예로서 포함된다.
본 발명의 Cu 합금막은 상기한 밀착성 향상 원소를 포함하고, 잔량부:Cu 및 불가피 불순물이다.
또한, 본 발명의 작용을 손상시키지 않는 범위에서, 다른 특성 부여를 목적으로 하여, 그 밖의 원소를 첨가할 수도 있다. 본 발명의 Cu 합금막은 그 특성을 살려서, 투명 기판 또는 박막 트랜지스터의 반도체층과 직접 접촉하는 배선이나 전극용에 사용되지만, 상기 Cu 합금막을, 예를 들어 보톰 게이트형 구조를 갖는 TFT의 게이트 전극 및 주사선에 적용하는 경우, 그 특성으로서, 상기 글래스 기판과의 밀착성에 추가하여, 내산화성(ITO막과의 콘택트 안정성)이나 내식성이 우수한 것도 요구된다. 또한, 전기 저항을 보다 저감시키는 것이 요구되는 경우도 있다. 또한 본 발명의 Cu 합금막은 TFT의 소스 전극 및/또는 드레인 전극 및 신호선에 적용해도 좋고, 이 경우에는 상기 내산화성(ITO막과의 콘택트 안정성) 등의 특성에 추가하여, 절연막(SiN막)과의 밀착성이 우수한 것도 요구된다. 또한, 본 발명의 Cu 합금막을 게이트 전극 및 신호선에 적용해도 좋고, 이 경우에는 투명 기판과의 밀착성이 우수한 것도 요구된다. 이들의 경우, 상기한 밀착성 향상 원소에 추가하여, 상기한 각 특성 향상에 기여하는 주지의 합금 원소를, 본 발명의 작용을 손상시키지 않는 범위에서 첨가하여, 다원계의 Cu 합금막으로 할 수도 있다.
이상, 본 발명의 Cu 합금막을 가장 특징짓는 산소 함유량 및 조성에 대해 설명하였다.
또한 상기 특성이 가일층의 향상을 목표로 하여, 이하와 같이 제어하는 것이 바람직하다.
우선, 하지층의 두께는 2㎚ 이상 150㎚ 미만인 것이 바람직하다. 하지층이 지나치게 얇으면, 투명 기판 또는 반도체층과의 양호한 밀착성을 실현할 수 없을 우려가 있다. 한편, 하지층이 지나치게 두꺼우면, Cu 합금막의 전기 저항이 증대될 우려가 있다. 또한, 하지층이 투명 기판과 접촉하는 경우, 하지층의 장소(부위)에 의한 두께의 편차가 커져, 결과적으로, 균일한 Cu 합금막이 얻어지지 않게 될 우려가 있다. 따라서 하지층의 두께는 2㎚ 이상(하지층이 투명 기판과 접촉하는 경우, 바람직하게는 10㎚ 이상, 보다 바람직하게는 30㎚ 이상 ; 하지층이 반도체층과 접촉하는 경우, 바람직하게는 5㎚ 이상, 보다 바람직하게는 10㎚ 이상), 150㎚ 미만(하지층이 투명 기판과 접촉하는 경우, 바람직하게는 130㎚ 이하, 보다 바람직하게는 100㎚ 이하 ; 하지층이 반도체층과 접촉하는 경우, 바람직하게는 130㎚ 이하, 보다 바람직하게는 100㎚ 이하)이다.
또한, 상층의 두께는 하지층과의 상대 관계로 적절하게 정하는 것이 바람직하다. 상층에 비해 하지층이 지나치게 두꺼우면, Cu 합금막 전체에서 낮은 전기 저항률을 유지할 수 없을 우려가 있기 때문이다. 상층의 두께와 하지층의 두께의 비(즉, 상층의 두께/하지층의 두께)는, 바람직하게는 2.5 이상, 보다 바람직하게는 4 이상, 더욱 바람직하게는 5 이상이다. 한편, 하지층에 비해 상층이 지나치게 두꺼우면, 충분한 밀착성을 확보하는 것이 어려워지는 경우가 있다. 따라서 상층의 두께/하지층의 두께의 비는, 바람직하게는 400 이하, 보다 바람직하게는 100 이하, 더욱 바람직하게는 50 이하이다.
상기한 하지층 및 상층의 바람직한 두께를 고려하면, 본 발명에 관한 Cu 합금막은 대략 200㎚ 이상 700㎚ 이하인 것이 바람직하고, 250㎚ 이상 500㎚ 이하인 것이 보다 바람직하다.
본 발명의 Cu 합금막을 사용하면, 투명 기판(특히 글래스 기판)과의 높은 밀착성, 낮은 전기 저항률, 우수한 습식 에칭성 및 우수한 막 두께 제어성으로 인해, 우수한 특성의 표시 디바이스를 효율적으로 제조할 수 있다. 또한 본 발명의 Cu 합금막은 투명 기판 또는 반도체층과의 밀착성 등이 우수할 뿐만 아니라, 상술한 바와 같이 투명 도전막과 직접 접촉해도 낮은 접촉 저항을 나타내므로, 게이트 배선으로서 뿐만 아니라, 소스ㆍ드레인 배선으로도 사용할 수 있다. 표시 디바이스의 게이트 배선 및 소스ㆍ드레인 배선을 모두 본 발명의 Cu 합금막으로 제작하면, 동일한 스퍼터링 타깃을 사용하여 제조할 수 있다고 하는 제조 공정상의 장점도 얻어진다.
상기한 Cu 합금막은 스퍼터링법에 의해 성막하는 것이 바람직하다. 스퍼터링법이라 함은, 진공 중에 Ar 등의 불활성 가스를 도입하여, 기판과 스퍼터링 타깃(이후, 타깃이라고 하는 경우가 있음) 사이에서 플라즈마 방전을 형성하고, 상기 플라즈마 방전에 의해 이온화된 Ar을 상기 타깃에 충돌시키고, 상기 타깃의 원자를 두드려서 기판 상에 퇴적시켜 박막을 제작하는 방법이다. 이온 플레이팅법이나 전자 빔 증착법, 진공 증착법으로 형성된 박막보다도, 성분이나 막 두께의 막 면내 균일성이 우수한 박막을 용이하게 형성할 수 있고, 또한 as-deposited 상태로 합금 원소가 균일하게 고용한 박막을 형성할 수 있으므로, 고온 내산화성을 효과적으로 발현할 수 있다. 스퍼터링법으로서는, 예를 들어 DC 스퍼터링법, RF 스퍼터링법, 마그네트론 스퍼터링법, 반응성 스퍼터링법 등의 어떤 스퍼터링법을 채용해도 좋고, 그 형성 조건은 적절하게 설정하면 좋다.
스퍼터링법을 사용하여 하지층 등에 산소를 도입하여 소정의 산소 함유 Cu 합금막을 성막하기 위해서는, 성막 시에, 산소 가스를 공급하면 좋다. 산소 가스 공급원으로서, 산소(O2) 외에, 산소 원자를 포함하는 산화 가스(예를 들어, O3 등)를 사용할 수 있다. 구체적으로는, 하지층의 성막 시에는 스퍼터링법에 통상 사용되는 프로세스 가스에 산소를 첨가한 혼합 가스를 사용하고, 상층의 성막 시에는 산소를 첨가하지 않고 프로세스 가스를 사용하여 스퍼터링을 행하면, 산소를 함유하는 하지층과 산소를 실질적으로 함유하지 않는 상층을 갖는 Cu 합금막이 성막된다. 상기 프로세스 가스로서는, 대표적으로는 희가스(예를 들어, 크세논 가스, 아르곤 가스)를 들 수 있고, 바람직하게는 아르곤 가스이다. 하지층의 성막 시에 프로세스 가스 중의 산소 가스량을 변화시키면, 산소 함유량이 다른 복수의 하지층을 형성할 수 있다.
하지층 중의 산소량은 프로세스 가스 중에 차지하는 산소 가스의 혼합 비율에 의해 변화될 수 있으므로, 도입하고 싶은 산소량에 따라서, 상기한 혼합 비율을 적절하게 바꾸면 좋다. 예를 들어, 하지층을 형성할 때, 프로세스 가스(아르곤 가스 등) 중의 O2 농도는 1체적％ 이상 50체적％ 이하로 하는 것이 바람직하고, 20체적％ 이하로 하는 것이 보다 바람직하다. 또한, 하지층 중에 1원자％의 산소를 도입하고 싶은 경우에는, 대략 그 약 2배의 산소량을 프로세스 가스 중에 혼합하여, 프로세스 가스 중에 차지하는 산소 가스의 비율을 약 2체적％로 하는 것이 바람직하다.
스퍼터링법에서는 스퍼터링 타깃과 대략 동일한 조성의 Cu 합금막을 성막할 수 있다. 따라서 스퍼터링 타깃의 조성을 조정함으로써, Cu 합금막의 조성을 조정할 수 있다. 스퍼터링 타깃의 조성은 다른 조성의 Cu 합금 타깃을 사용하여 조정해도 좋고, 혹은 순Cu 타깃에 합금 원소의 금속을 칩 온으로 함으로써 조정해도 좋다.
또한, 스퍼터링법에서는 성막한 Cu 합금막의 조성과 스퍼터링 타깃의 조성 사이에서 약간 어긋남이 발생하는 경우가 있다. 그러나, 그 어긋남은 대략 수원자％ 이내이다. 따라서, 스퍼터링 타깃의 조성을 최대라도 ±10원자％의 범위 내에서 제어하면, 원하는 조성의 Cu 합금막을 성막할 수 있다.
하지층의 Cu 합금막 또는 상층의 Cu 합금막의 각 성막 시에 스퍼터링 타깃을 변경함으로써, 합금 원소의 함유량이 다른 복수의 하지층 또는 복수의 상층을 형성할 수 있다. 또한 하지층의 성막 시와 상층의 성막 시에 스퍼터링 타깃을 변경함으로써, 합금 원소의 함유량이 다른 하지층 및 상층을 가진 Cu 합금막을 형성할 수 있다. 그러나, 생산 효율의 관점으로부터, 하지층과 상층에서 동일한 스퍼터링 타깃을 사용하여, 산소를 제외한 합금 원소의 비율이 동일한 하지층 및 상층을 갖는 Cu 합금막을 형성하는 것이 바람직하다.
(실시예)
이하, 실시예를 들어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이하의 실시예에 의해 제한되지 않고, 상기ㆍ하기의 취지에 적합할 수 있는 범위에서 적절하게 변경을 추가하여 실시하는 것도 가능하고, 그들은 모두 본 발명의 기술적 범위에 포함된다.
[제1-1 실시예]
(시료의 제작)
본 실시예에서는 DC 마그네트론 스퍼터링법에 의해, 글래스 기판(코닝사제 #1737, 직경 100㎜×두께 0.7㎜) 상에 순Cu막 또는 Cu 합금막(이하, Cu 합금막으로 대표되는 경우가 있음)을 갖는 시료(막 두께 500㎚)를 제작하였다. 본 실시예의 Cu 합금막은 하지층과, 상층(상기 하지층으로부터 Cu 합금막의 표면까지의 층)으로 구성되어 있고, 상기 하지층 및 상층에 포함되는 산소량 및 합금 조성은, 표 1 및 표 2에 나타내는 바와 같다. 이 중 표 1의 시료No.1 내지 32는 상층과 하지층의 합금 조성(종류 및 함유량)이 동일한 예이고, 조성(상층＝하층)의 란에는, Cu 합금막 전체의 조성을 나타내고 있다. 예를 들어, 표 1 중, No.5(상층＝하층＝Cu-0.05Ni)는 Cu 합금막 전체에, Cu-0.05원자％Ni가 포함되어 있다고 하는 의미이다. 한편, 표 2의 시료No.33 내지 44는 상층과 하지층의 합금 조성(종류 및/또는 함유량)이 다른 예이다.
상기 Cu 합금막의 성막은 시마츠 제작소제 스퍼터링 장치(제품명:HSR542)를 사용하여, 이하와 같이 하여 행하였다.
우선, Cu 합금막의 조성은, (i) 순Cu막의 성막에는 Cu 스퍼터링 타깃을 사용하고, (ii) 다양한 합금 원소를 포함하는 Cu 합금막의 성막에는 Cu 스퍼터링 타깃 상에 Cu 이외의 원소를 포함하는 칩을 설치한 스퍼터링 타깃을 사용하여 제어하였다. 하지층 및 상층이 동일한 조성의 Cu 합금막을 성막하는 경우에는 동일한 스퍼터링 타깃을 사용하고, 한편, 하지층 및 상층의 조성 또는 함유량이 다른 Cu 합금막을 성막하는 경우에는 소정의 막이 얻어지도록 다른 조성의 스퍼터링 타깃을 사용하였다.
또한, Cu 합금막의 산소 함유량은, 하지층의 성막에서는 Ar와 O2의 혼합 가스를 프로세스 가스로서 사용하고, 상층의 성막에서는 Ar 가스만을 사용함으로써 제어하였다. 하지층 중의 산소 함유량은 혼합 가스에 차지하는 산소 가스의 비율을 바꿈으로써 조정하였다. 예를 들어, 하지층에 산소를 5원자％ 함유시킬 때에는, 프로세스 가스 중의 O2의 비율을 10체적％로 하였다.
그 밖의 성막 조건은 이하와 같다.
ㆍ 배압:1.0×10-6Torr 이하
ㆍ 프로세스 가스압:2.0×10-3Torr
ㆍ 프로세스 가스의 유량:30sc㎝
ㆍ 스퍼터 파워:3.2W/㎠
ㆍ 극간 거리:50㎜
ㆍ 기판 온도:실온
ㆍ 성막 온도:실온
상기와 같이 하여 성막된 Cu 합금막의 조성은 ICP 발광 분광 분석 장치(시마츠 제작소제의 ICP 발광 분광 분석 장치 「ICP-8000형」)를 사용하여, 정량 분석하여 확인하였다.
(하지층 및 상층의 산소 함유량)
하지층 및 상층에 포함되는 각 산소 함유량은, 고주파 글로우 방전 발광 분광 분석(GD-OES)으로 분석함으로써 측정하였다. 표 1 및 표 2에 기재된 하지층 및 상층의 각각의 O(산소) 함유량은 상기 분석에 의해 얻어진 깊이 방향 농도 프로파일을 기초로, 하지층 및 상층의 각각의 막 두께 중에 포함되는 평균 농도 함유량을 산출한 것이다. 본 발명에 따르면, 어떤 시료라도, 상층의 산소 함유량은 0.05원자％ 미만이고(표 1 및 표 2를 참조), 실질적으로 산소를 포함하고 있지 않다.
(상층 및 하지층의 두께 측정)
Cu 합금막의 상층 및 하지층의 두께는 Cu의 막면 방향(깊이 방향)에 대해 수직인 면을 관찰할 수 있도록, 두께 측정용 시료를 별도 제작하고, 히타치 제작소제 전해 방출형 투과형 전자 현미경을 사용하여 임의의 측정 시야를 관찰(배율 15만배)ㆍ투영한 사진으로부터 각 층의 막 두께를 측정하였다.
Cu 합금막의 구성(상층 및 하지층의 조성, 산소 함유량 및 두께)을 표 1 및 표 2에 정리하여 나타낸다.
(Cu 합금막의 특성 평가)
계속해서, 상기와 같이 하여 얻어진 시료를 사용하여, (1) Cu 합금막과 글래스 기판의 밀착성 및 (2) 습식 에칭성을 이하와 같이 하여 측정하였다. 또한, (3) 막 두께의 편차(막 두께 제어성) 및 (4) Cu 합금막의 전기 저항률을 측정하는 데 있어서는, 후기하는 방법에 의해, 각각의 특성 측정용 시료를 제작하여 측정하였다.
(1) 글래스 기판과의 밀착성의 평가
열처리 전 및 열처리 후(진공 분위기 하, 350℃에서 0.5시간)의 Cu 합금막의 밀착성을, 테이프에 의한 박리 시험으로 평가하였다. 상세하게는, Cu 합금의 성막 표면에 커터 나이프로 1㎜ 간격의 바둑판 눈 형상의 절입부를 넣었다. 계속해서, 스미토모 3M제 흑색 폴리에스테르 테이프(제품 번호 8422B)를 상기 성막 표면 상에 확실히 부착하여, 상기 테이프의 박리 각도가 60°로 되도록 유지하면서, 상기 테이프를 한번에 박리하고, 상기 테이프에 의해 박리하지 않았던 바둑판 눈의 구획수를 카운트하고, 전체 구획과의 비율(막 잔존율)을 구하였다.
본 실시예에서는 테이프에 의한 박리율이 10％ 미만인 것을 ○, 10％ 이상인 것을 ×로 판정하였다.
(2) 습식 에칭성의 평가
상기 시료에 대해, 포토리소그래피에 의해, Cu 합금막을 10㎛ 폭의 라인 앤드 스페이스를 갖는 패턴으로 형성한 후, 혼산 에천트(인산:질산:물의 체적비＝75:5:20)를 사용하여 에칭을 행하고, 광학 현미경에 의한 관찰(관찰 배율:400배)에 의해 잔사의 유무를 확인하였다.
본 실시예에서는, 상기한 광학 현미경 관찰에서 잔사가 보이지 않았던 것을 ○, 잔사가 보인 것을 ×로 판정하였다.
(3) 막 두께 제어성
본 실시예에서는 Cu 합금막의 두께의 편차(막 두께 제어성이라고 부름)를 이하와 같이 하여 측정하였다. 우선, 글래스 기판에 대해, 캡톤 테이프(스미토모 3M제 5412)를 사용하여 기판의 일부의 영역을 마스킹한 후, 상기한 방법으로 성막을 행하고, 글래스 기판 상에 Cu 합금막이 성막된 부분과 성막되지 않았던 부분을 갖는 Cu 합금막을 제작하였다. 계속해서, 캡톤 테이프를 박리하여, 막 중에 단차가 형성된 Cu 합금막을, 막 두께 제어 측정용 시료로 하였다.
상기 시료(직경 100㎜)에 대해, 시료의 중심(두께 500㎚)으로부터 25㎜ 이격된 개소의 두께(d)(㎚)를 촉침형 단차계(VEECO제의 「DEKTAK II」)로 측정하고, 하기 식으로부터 막 두께 분포(％)를 산출하였다:
막 두께 분포＝[(500－d)/500]×100
본 실시예에서는, 두께 분포가 ±10.0％ 이내인 것을 ○, 이 범위를 초과한 것을 ×로 평가하였다.
(4) 전기 저항률의 평가
Cu 합금막의 전기 저항률은 하기 식에 의해 산출하였다. 하기 식에 있어서, 「막 두께」는 전술한 방법으로 측정한 값으로, 「시트 저항값」은, 상기 시료를 2인치 사이즈로 컷트하고, 4단침법으로 측정한 값이다.
전기 저항률(ρ)＝(시트 저항값)/(막 두께)
본 실시예에서는, 전기 저항률이 4.0μΩ/㎝ 미만인 것을 ○, 4.0μΩ/㎝ 이상의 것을 ×로 판정하였다.
또한, 종합 평가로서, (1) 글래스 기판과의 밀착성의 평가, (2) 습식 에칭성의 평가, (3) 막 두께 제어성, (4) 전기 저항률의 평가의 모두가 기준을 만족시키는 것을 ○, 그렇지 않은 것을 ×로 판정하였다.
이들 결과를 표 3 및 표 4에 정리하여 나타낸다.
Figure pct00001
Figure pct00002
Figure pct00003
Figure pct00004
표 3의 No.6, 7, 10, 11, 14, 15, 17 내지 31, 표 4의 No.33 내지 44는 모두 본 발명의 요건을 전부 만족시키고, 특히 밀착성 향상 원소의 함유량이, 전기 저항률 저감화의 관점으로부터 본 발명의 바람직한 요건을 만족시키는 Cu 합금막이고, 밀착성, 전기 저항률 및 습식 에칭성이 우수하고, 막 두께 제어성도 양호하다. 이 중 표 4의 No.33 내지 44는 상층과 하지층의 합금 조성이 다른 예이지만, 모두 본 발명의 요건을 만족시키기 때문에, 원하는 특성이 얻어졌다.
이에 대해, No.1 내지 4, 5, 8, 9, 12, 13, 16, 32는 본 발명에 규정하는 어느 하나의 요건을 만족시키지 않는 예이거나, 또는 본 발명의 바람직한 요건을 만족시키지 않는 예이다.
표 3의 No.1 내지 4는 순Cu를 사용한 예이다. 상세하게는, 단층의 순Cu막인 No.1은 박리율이 100％이고, 글래스 기판과의 밀착성이 떨어져 있다. No.2는 하지층에 산소를 5원자％ 함유하는 예이지만, 소정의 합금 원소를 포함하고 있지 않으므로, 글래스 기판과의 밀착성이 떨어져 있다. 한편, No.4는 하지층에 산소를 40원자％로 많이 함유하는 예이고, 소정의 합금 원소를 포함하고 있지 않은 것도 있어서, No.2에 비해 박리율이 상승한 것 외에, 습식 에칭성이나 막 두께 제어성도 저하되었다. No.3은 소정의 합금 원소를 포함하고 있지 않으므로, 습식 에칭성 및 막 두께 제어성이 떨어져 있다.
No.5는 Ni량이 적은 예로, 글래스 기판과의 밀착성이 떨어져 있다. 한편, No.8은 Ni량이 많은 예로, 열처리 후의 전기 저항률이 높아졌다.
No.9는 하지층이 얇은 예로, 글래스 기판과의 밀착성이 떨어져 있다. 한편, No.12는 하지층이 두꺼운 예로, 전기 저항률 및 막 두께 제어성이 떨어져 있다.
No.13은 하지층의 산소 함유량이 적은 예로, 글래스 기판과의 밀착성이 떨어져 있다. 한편, No.16은 하지층의 산소 함유량이 많은 예로, 전기 저항률, 습식 에칭성 및 막 두께 제어성이 떨어져 있다.
No.32는 본 발명에서 규정하지 않은 합금 원소인 Bi를 함유하는 예로, 하지층에 소정의 산소 함유량을 포함하고, 그 두께도 적절하게 제어되어 있음에도, 글래스 기판과의 밀착성, 전기 저항률, 습식 에칭성 및 막 두께 제어성이 모두 떨어져 있다.
[제1-2 실시예]
본 실시예에서는, 하지층 중의 합금 원소의 종류 및 첨가량이 밀착성에 미치는 영향을 검토한다. 본 실시예에서는, 제1-1 실시예와 마찬가지로 하여 Cu 합금 하지층(막 두께:50㎚)과, 하지층과 동일한 성분 조성의 Cu 합금 상층(막 두께:250㎚)으로 이루어지는 Cu 합금막의 시료 및 비교용으로서 막 두께 300㎚의 순Cu막의 시료를 제작하였다. Cu 합금막의 성막은 제1-1 실시예와 마찬가지이고, 순Cu 스퍼터링 타깃 상에 Cu 이외의 원소(Ni, Al, Mn, W, Zn)를 포함하는 칩을 설치한 스퍼터링 타깃을 사용하고 있고, Ca에 대해서는 소정 조성의 Cu-Ca 합금을 용제로 제작한 스퍼터링 타깃을 사용하였다. 또한, Cu 합금막으로의 산소의 첨가는, 상기 성막 시에 사용하는 스퍼터링 가스를 제어함으로써 행하였다. 보다 상세하게는, 하지층 부분의 성막에는 Ar 중에 O2를 5체적％ 함유하는 Ar＋5체적％O2 혼합 가스를 사용하고, 상층 부분의 성막에는 순Ar 가스를 사용하였다. 또한, Ar 가스와 O2 가스의 혼합 비율은 Ar 가스와 O2 가스의 분압으로 설정하고, 분압은 이들의 유량비를 조정함으로써 제어하였다. 본 실시예에 있어서의 O2 농도를, 제1-1 실시예와 마찬가지로 고주파 글로우 방전 발광 분광 분석(GD-OES)으로 분석함으로써 측정한 결과, 상층의 O2 농도는 0.02원자％이고, 하지층의 O2 농도는 2.9원자％였다.
성막 직후(as-depo 상태)의 시료 및 성막 후에 진공 분위기 하에서 350℃×30min의 열처리를 행한 시료에 대해, 제1-1 실시예와 마찬가지로 하여 밀착성을 평가하였다. 또한, Zn에 대해서만 테이프의 박리 각도를 90°로 하였다. 결과를 도 1 내지 도 3(성막 직후) 및 도 4 내지 도 6(열처리 후)에 나타낸다.
도 1 내지 도 6으로부터, 하지층으로의 합금 원소의 첨가량의 증가에 수반하여 Cu 합금막과 글래스 기판의 밀착성이 향상되고, 또한 열처리에 의해 밀착성이 더욱 향상되어 있는 것을 알 수 있었다. 특히, Ni, Al, Mn, Ca 및 Zn을 첨가한 예에서는 열처리 후에 거의 100％의 밀착률을 달성할 수 있었다.
[제1-3 실시예]
본 실시예에서는 하지층의 막 두께가 밀착성에 미치는 영향을 검토한다. 시료의 제작은 하지층과 상층을 모두 Cu-2원자％ Zn으로 하고, 하지층의 막 두께를 10 내지 200㎚의 범위에서 변화시킨 것 이외는 제1-2 실시예와 마찬가지로 하였다. 또한, 비교용으로서 하지층의 성막 시에도 순Ar 가스를 사용하고, 하지층에 산소를 함유하지 않는 시료도 제작하였다. 그 후, 성막 직후의 시료에 대해, 제1-1 실시예와 마찬가지로 하여 밀착성을 평가하였다. 결과를 도 7에 나타낸다.
도 7로부터, 하지층의 막 두께가 증가하는 것에 따라서, 밀착성이 향상되는 경향이 있는 것을 알 수 있었다. 또한, 밀착성의 향상 효과는 막 두께가 100㎚ 정도로 포화되고, 100㎚ 이상으로 증가시켜도 밀착성은 거의 변화되지 않는 것을 알 수 있었다.
[제1-4 실시예]
본 실시예에서는 프로세스 가스 중의 산소 농도가 밀착률에 미치는 영향 및 프로세스 가스 중의 산소 농도와 하지층 중의 산소 농도의 관계를 검토한다. 시료의 제작은 하지층과 상층을 모두 Cu-2원자％ Zn으로 하고, 하지층 부분을 성막할 때의 Ar 중의 O2 농도를 변화시킨 것 이외는 제1-2 실시예와 마찬가지로 하였다. 성막 직후의 시료에 대해, 제1-1 실시예와 마찬가지로 하여 밀착성을 평가하였다. 또한, 하지층 부분을 성막할 때의 Ar 중의 O2 농도를 변화시킨 각각의 경우에 있어서, 하지층 중의 O2 농도를 제1-1 실시예와 마찬가지로 고주파 글로우 방전 발광 분광 분석으로 분석하였다. 결과를 도 8 및 도 9에 나타낸다.
도 9로부터, 하지층 성막 시의 Ar 중의 O2 농도의 증가에 수반하여, 하지층 중의 O2 함유량이 증가하는 것을 알 수 있고, 도 8로부터 하지층 성막 시의 Ar 중의 O2 농도의 증가에 수반하여 Cu 합금막과 글래스 기판의 밀착성이 향상되는 것을 알 수 있다.
[제2-1 실시예]
(시료의 제작)
본 실시예에서는 반도체층의 상에 표 5 내지 표 7에 나타내는 다양한 순Cu막 또는 Cu 합금막(이하, Cu 합금막으로 대표시키는 경우가 있음)을 갖는 시료를 제작하였다.
상세하게는, 본 실시예의 Cu 합금막은 산소 함유량≒0.1원자％를 경계로 하여, 하지층(반도체층과 Cu 합금막의 계면으로부터, Cu 합금막의 표면을 향해 10㎚까지의 층, 또는 50㎚까지의 층)과, 상층(상기 하지층으로부터 Cu 합금막의 표면까지의 층)으로 구성되어 있고, 상기 하지층 및 상층에 포함되는 산소량 및 합금 조성은 표 5 내지 표 7에 나타내는 바와 같다. 이 중 표 5는 상층과 하지층의 합금 조성(종류 및 함유량)이 동일한 예이고, 조성(상층＝하층)의 란에는 Cu 합금막 전체의 조성을 나타내고 있다. 예를 들어, 표 5 중, No.4(상층＝하층＝Cu-0.05Ni)는 Cu 합금막 전체에, Cu-0.05원자％Ni가 포함되어 있다고 하는 의미이다. 표 6 및 표 7에는 상층과 하지층의 합금 조성(종류 및/또는 함유량)이 다른 예를 나타내고 있고(표 6의 No.53을 제외함), 이 중 표 7은 상층 또는 하지층의 각 층의 조성(종류 및/또는 함유량)이 또 다른 예이다. 표 7에는 가장 우측란(하지층)으로부터 가장 좌측란(상층)을 향해, 계면으로부터 Cu 합금막 표면으로의 층 구성을 도시하고 있고, 예를 들어 표 7의 No.71은 계면으로부터 Cu 합금막 표면을 향해 순서대로, 5원자％ 산소 함유 Cu-2.2원자％Ni(10㎚)→5원자％ 산소 함유 Cu-0.3원자％Ni(40㎚)(이상, 하지층)→Cu-0.3원자％Ni(300㎚)의 적층 구성으로 이루어진다.
시료의 상세한 제작 방법은 이하와 같다.
우선, 이하와 같이 하여 글래스 기판 상에 반도체층을 성막하였다. 처음에, 알백사제 클러스터식 CVD 장치를 사용한 플라즈마 CVD법에 의해, 글래스 기판(코닝사제 #1737, 직경 100㎜, 두께 0.7㎜) 상에 막 두께 약 200㎚의 질화실리콘막(SiN)을 형성하여 게이트 절연막으로 하였다. 플라즈마 CVD법의 성막 온도는 약 350℃로 하였다. 계속해서, 상기와 동일한 CVD 장치를 사용한 플라즈마 CVD법에 의해, 막 두께 약 200㎚의 논도프 아몰퍼스 실리콘막[a-Si(i)] 및 막 두께 약 40㎚의 불순물(P)을 도핑한 저저항 아몰퍼스 실리콘막[a-Si(n)]을 순차적으로 성막하였다. 이 저저항 아몰퍼스 실리콘막[a-Si(n)]은, SiH4 및 PH3을 원료로 한 플라즈마 CVD를 행함으로써 형성하였다.
다음에, 시마츠 제작소제 스퍼터링 장치(제품명:HSR542)를 사용하여, 이하와 같이 하여 반도체층의 상에 표 5 내지 표 7에 나타내는 다양한 조성의 Cu 합금막을 성막하였다.
우선, Cu 합금막의 조성은 (i) 순Cu막의 성막에는 Cu 스퍼터링 타깃을 사용하고, (ii) 다양한 합금 원소를 포함하는 Cu 합금막의 성막에는 Cu 스퍼터링 타깃 상에 Cu 이외의 원소를 포함하는 칩을 설치한 스퍼터링 타깃을 사용하여 제어하였다. 하지층 및 상층이 동일한 조성의 Cu 합금막을 성막하는 경우에는 동일한 스퍼터링 타깃을 사용하고, 한편 하지층 및 상층의 조성 또는 함유량이 다른 Cu 합금막을 성막하는 경우에는 소정의 막이 얻어지도록 다른 조성의 스퍼터링 타깃을 사용하였다.
또한, Cu 합금막의 산소 함유량은, 하지층의 성막에서는 Ar과 O2의 혼합 가스를 프로세스 가스로서 사용하고, 상층의 성막에서는 Ar 가스만을 사용함으로써 제어하였다. 하지층 중의 산소 함유량은 혼합 가스에 차지하는 산소 가스의 비율을 바꿈으로써 조정하였다. 예를 들어, 하지층에 산소를 5원자％ 함유시킬 때에는, 프로세스 가스 중의 O2의 비율을 10체적％로 하였다.
그 밖의 성막 조건은 이하와 같다.
ㆍ 배압:1.0×10-6Torr 이하
ㆍ 프로세스 가스압:2.0×10-3Torr
ㆍ 프로세스 가스의 유량:30sc㎝
ㆍ 스퍼터 파워:3.2W/㎠
ㆍ 극간 거리:50㎜
ㆍ 기판 온도: 실온
ㆍ 성막 온도: 실온
상기와 같이 하여 성막된 Cu 합금막의 조성은, ICP 발광 분광 분석 장치(시마츠 제작소제의 ICP 발광 분광 분석 장치 「ICP-8000형」)를 사용하여, 정량 분석하여 확인하였다.
(하지층 및 상층의 산소 함유량)
하지층 및 상층에 포함되는 각 산소 함유량은 고주파 글로우 방전 발광 분광 분석(GDOES)으로 분석함으로써 측정하였다. 표 5 내지 표 7에 기재된 하지층 및 상층의 각각의 O(산소) 함유량은 상기 분석에 의해 얻어진 깊이 방향 농도 프로파일을 기초로, 하지층 및 상층의 각각의 막 두께 중에 포함되는 평균 농도 함유량을 산출한 것이다. 본 발명에 따르면, 어떤 시료도, 상층의 산소 함유량은 0.05원자％ 미만이고(표 5 내지 표 7을 참조), 실질적으로 산소를 포함하고 있지 않다.
(상층 및 하지층의 두께 측정)
Cu 합금막의 상층 및 하지층의 두께는 Cu의 막면 방향(깊이 방향)에 대해 수직인 면을 관찰할 수 있도록, 두께 측정용 시료를 별도 제작하고, 히타치 제작소제 전해 방출형 투과형 전자 현미경을 사용하여 임의의 측정 시야를 관찰(배율 15만배)ㆍ투영한 사진으로부터 각 층의 막 두께를 측정하였다.
Cu 합금막의 구성(상층 및 하지층의 조성, 산소 함유량 및 두께)을 표 5 내지 표 7에 정리하여 나타낸다.
(Cu 합금막의 특성 평가)
계속해서, 상기와 같이 하여 얻어진 시료를 사용하여, (1) Cu 합금막과 반도체층의 밀착성 및 (2) 습식 에칭성을 이하와 같이 하여 측정하였다.
(1) 반도체층과의 밀착성의 평가
열처리 전 및 열처리 후(진공 분위기 하, 350℃에서 0.5시간)의 Cu 합금막의 밀착성을, 테이프에 의한 박리 시험에서 평가하였다. 상세하게는, Cu 합금의 성막 표면에 커터 나이프로 1㎜ 간격의 바둑판 눈 형상의 절입부를 넣었다. 계속해서, 스미토모 3M제 흑색 폴리에스테르 테이프(제품 번호 8422B)를 상기 성막 표면 상에 확실히 부착하여, 상기 테이프의 박리 각도가 60°로 되도록 유지하면서, 상기 테이프를 한번에 박리하고, 상기 테이프에 의해 박리되지 않았던 바둑판 눈의 구획수를 카운트하는 방법으로, 전체 구획과의 비율(막 잔존율)을 구하였다. 또한, 나타내고 있는 결과는, Cu의 성막 뱃치에 의한 편차도 포함시킨 평가를 행하기 위해, 3 뱃치 실시한 결과의 평균값을 나타냈다.
본 실시예에서는, 테이프에 의한 박리율이 20％ 미만인 것을 ○, 20％ 이상의 것을 ×로 판정하였다.
(2) 습식 에칭성의 평가
상기 시료에 대해, 포토리소그래피에 의해, Cu 합금막을 10㎛ 폭의 라인 앤드 스페이스를 갖는 패턴으로 형성한 후, 혼산 에천트(인산:질산:물의 체적비＝75:5:20)를 사용하여 에칭을 행하고, 광학 현미경에 의한 관찰(관찰 배율:400배)에 의해 잔사의 유무를 확인하였다.
본 실시예에서는 상기한 광학 현미경 관찰에서 잔사가 보이지 않았던 것을 ○, 잔사가 보인 것을 ×로 판정하였다.
이들 결과를 표 8 및 표 9에 정리하여 나타낸다.
Figure pct00005
Figure pct00006
Figure pct00007
Figure pct00008
Figure pct00009
표 8의 No.5, 7 내지 11, 13, 14, 16 내지 20, 22, 23, 25 내지 42, 표 9의 No.51, 52 및 54 내지 78은 모두 본 발명의 요건을 전부 만족시키는 Cu 합금막으로, 밀착성 및 습식 에칭성이 우수하다. 이 중 표 9의 No.51, 52 및 54 내지 78은 상층과 하지층의 합금 조성이 다른 예이지만, 모두 본 발명의 요건을 만족시키기 때문에, 원하는 특성이 얻어졌다.
또한, 표에는 나타내고 있지 않지만, 이들 Cu 합금막은 모두, 낮은 전기 저항률(4.0μΩ/㎝ 미만)을 갖고 있다. 여기서, 전기 저항률은 하기 식에 의해 산출한 값이다.
전기 저항률(ρ)＝(시트 저항값)/(막 두께)
상기 식에 있어서, 「시트 저항값」은 상기 시료를 2인치 사이즈로 컷트하여, 4단침법으로 측정한 값이고, 「막 두께」는 이하와 같이 하여 측정한 값이다.
글래스 기판에 대해, 캡톤 테이프(스미토모 3M제 5412)를 사용하여 기판의 일부의 영역을 마스킹한 후, 상기한 방법으로 성막을 행하고, 글래스 기판 상에 Cu 합금막이 성막된 부분과 성막되지 않은 부분을 갖는 Cu 합금막을 제작하였다. 계속해서, 캡톤 테이프를 박리하여, 막 중에 단차가 형성된 Cu 합금막을, 막 두께 제어 측정용 시료로 하였다. 상기 시료(직경 100㎜)에 대해, 시료의 중심(두께 500㎚)으로부터 25㎜ 이격된 개소의 두께(d)(㎚)를 촉침형 단차계(VEECO제의 「DEKTAK II」)로 측정하였다.
이에 대해, 본 발명에 규정하는 어느 하나의 요건을 만족시키지 않는 예는, 이하와 같은 문제가 있다.
No.1 내지 3은 순Cu를 사용한 예이다. 상세하게는, 단층의 순Cu막인 No.1은 박리율이 100％이고, 반도체층과의 밀착성이 떨어져 있다. No.2는 하지층에 산소를 10원자％ 함유하는 예이지만, 소정의 합금 원소를 포함하고 있지 않으므로, 반도체층과의 밀착성이 떨어져 있다. 한편, No.3은 하지층에 산소를 33원자％로 많이 함유하는 예로, 반도체층과의 밀착성이 떨어져 있고, 또한 습식 에칭성도 저하되었다.
No.4, 12, 21은 각각, Ni량, Mn량, Al량이 적은 예로, 모두 반도체층과의 밀착성이 떨어져 있다. 한편, No.6, 15, 24는 Ni량, Mn량, Al량이 많은 예로, 습식 에칭성이 저하되었다.
No.43은 본 발명에서 규정하지 않은 합금 원소인 Bi를 함유하는 예로, 하지층에 소정의 산소 함유량을 포함하고, 그 두께도 적절하게 제어되어 있음에도, 반도체층과의 밀착성 및 습식 에칭성이 떨어져 있다.
No.43은 하지층의 산소 함유량이 적은 예로, 글래스 기판과의 밀착성이 떨어져 있다. 한편, No.16은 하지층의 산소 함유량이 많은 예로, 습식 에칭성이 떨어져 있다.
No.53은 하지층을 갖지 않는 Cu-0.2원자％ Ni단층의 예로, 반도체층과의 밀착성이 저하되었다.
본 출원을 상세하게 또한 특정한 실시 형태를 참조하여 설명하였지만, 본 발명의 정신과 범위를 일탈하지 않고 다양하게 변경이나 수정을 추가할 수 있는 것은 당업자에게 있어서 명백하다.
본 출원은 2009년 1월 16일 출원의 일본 특허 출원(특원 제2009-008265호), 2009년 1월 16일 출원의 일본 특허 출원(특원 제2009-008266호)에 기초하는 것으로 그 내용은 여기에 참조로서 도입한다.
본 발명에서는 투명 기판과 직접 접촉하는 표시 디바이스용 Cu 합금막으로서, 적절한 합금 원소를 포함하고, 또한 투명 기판과 직접 접촉하는 하지층의 산소량은 상층의 산소량보다도 많아지는(바람직하게는, 하지층은 적당량의 산소를 포함하고, 하지층 위의 상층은 산소를 실질적으로 포함하지 않음) 적층 구성을 채용하고 있으므로, 투명 기판과의 높은 밀착성, 낮은 전기 저항률 및 우수한 습식 에칭성이 얻어지는 것 외에, 막 두께 분포의 편차도 작게 억제할 수 있다. 이와 같은 Cu 합금막을 표시 디바이스에 사용하면, 제조의 공정수 및 비용을 저감시킬 수 있다. 본 발명의 산소 함유 Cu 합금막은 투명 기판과 직접 접촉하는 배선이나 전극에 사용되고, 대표적으로는 게이트 배선이나 게이트 전극용으로 사용된다.
또한, 본 발명에서는 박막 트랜지스터의 반도체층과 직접 접촉하는 표시 디바이스용 Cu 합금막으로서, 적절한 합금 원소를 포함하고, 또한 반도체층과 직접 접촉하는 하지층은 적당량의 산소를 포함하고, 하지층 위의 상층은 산소를 실질적으로 포함하지 않는 적층 구성을 채용하고 있으므로, 반도체층과의 높은 밀착성, 낮은 전기 저항률 및 우수한 습식 에칭성이 얻어진다. 이와 같은 Cu 합금막을 표시 디바이스에 따르면, 제조의 공정수 및 비용을 저감시킬 수 있다. 본 발명의 산소 함유 Cu 합금막은 박막 트랜지스터의 반도체층(아몰퍼스 실리콘 또는 다결정 실리콘)과 직접 접촉하는 배선이나 전극에 사용되고, 대표적으로는 소스-드레인 배선이나 소스-드레인 전극용으로 사용된다.

Claims (11)

  1. 표시 디바이스용 Cu 합금막이며,
    상기 Cu 합금막이 하기 (1) 및 (2)의 요건을 만족시키는 산소 함유 합금막인, 표시 디바이스용 Cu 합금막.
    (1) 상기 Cu 합금막은 Ni, Al, Zn, Mn, Fe, Ge, Hf, Nb, Mo, W 및 Ca로 이루어지는 군으로부터 선택되는 적어도 1종의 원소를 합계 0.10원자％ 이상 10원자％ 이하 함유한다.
    (2) 상기 Cu 합금막은 산소 함유량이 다른 하지층과 상층을 갖고,
    상기 하지층은 상기 투명 기판 또는 반도체층과 접촉하고 있고, 상기 하지층의 산소 함유량이 상기 상층의 산소 함유량보다도 많다.
  2. 제1항에 있어서, 상기 하지층은 투명 기판과 직접 접촉하고 있는, 표시 디바이스용 Cu 합금막.
  3. 제1항에 있어서, 상기 하지층은 반도체층과 직접 접촉하고 있는, 표시 디바이스용 Cu 합금막.
  4. 제2항에 있어서, 상기 (2)에 있어서, 상기 하지층의 산소 함유량은 0.5원자％ 이상 30원자％ 이하이고, 상기 상층의 산소 함유량은 0.5원자％ 미만(0원자％를 포함함)인, 표시 디바이스용 Cu 합금막.
  5. 제2항에 있어서, 상기 (1)에 있어서, 상기 Cu 합금막에 함유되는 원소는 합계 0.10원자％ 이상 0.5원자％ 이하인, 표시 디바이스용 Cu 합금막.
  6. 제3항에 있어서, 상기 (2)에 있어서, 상기 하지층의 산소 함유량은 0.1원자％ 이상 30원자％ 이하이고, 상기 상층의 산소 함유량은 0.1원자％ 미만(0원자％를 포함함)인, 표시 디바이스용 Cu 합금막.
  7. 제3항에 있어서, 상기 (1)에 있어서, 상기 Cu 합금막에 함유되는 원소는 Ni, Al, Zn, Mn, Fe, Ge, Hf, Nb, Mo 및 W로 이루어지는 군으로부터 선택되는 적어도 1종의 원소이며, 합계 0.10원자％ 이상 5.0원자％ 이하 함유하는, 표시 디바이스용 Cu 합금막.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 (2)에 있어서, 상기 Cu 합금막은 상기 하지층으로부터 상기 상층을 향해 산소가 감소하는 깊이 방향 농도 프로파일을 갖는, 표시 디바이스용 Cu 합금막.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 (1)에 있어서, 상기 Cu 합금막은 원소의 종류 및 원소의 양 중 적어도 하나가 다른 제1 층과 제2 층을 갖고 있고,
    상기 제1 층은 상기 투명 기판 또는 반도체층과 접촉하고 있고, 상기 제1 층에 포함되는 상기 (1)에서 규정한 원소의 함유량은, 상기 제1 층의 위의 층인 상기 제2 층에 포함되는 상기 (1)에서 규정한 원소의 함유량(0원자％를 포함함)보다 많은, 표시 디바이스용 Cu 합금막.
  10. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 상층은 순Cu인, 표시 디바이스용 Cu 합금막.
  11. 제1항 내지 제3항 중 어느 한 항에 기재된 Cu 합금막을 구비하는, 표시 디바이스.
KR1020117016462A 2009-01-16 2010-01-15 Ｃｕ 합금막 및 표시 디바이스 KR20110105806A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009008266 2009-01-16
JPJP-P-2009-008265 2009-01-16
JPJP-P-2009-008266 2009-01-16
JP2009008265A JP2010165955A (ja) 2009-01-16 2009-01-16 Ｃｕ合金膜および表示デバイス

Publications (1)

Publication Number Publication Date
KR20110105806A true KR20110105806A (ko) 2011-09-27

Family

ID=42339891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117016462A KR20110105806A (ko) 2009-01-16 2010-01-15 Ｃｕ 합금막 및 표시 디바이스

Country Status (4)

Country Link
KR (1) KR20110105806A (ko)
CN (1) CN102246311A (ko)
TW (1) TW201042059A (ko)
WO (1) WO2010082638A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103237910B (zh) * 2010-10-13 2015-06-24 大连理工大学 低电阻率高热稳定性的Cu-Ni-Mo合金薄膜及其制备工艺
JP6528597B2 (ja) * 2015-08-20 2019-06-12 住友金属鉱山株式会社 導電性基板、および導電性基板の製造方法
WO2017051820A1 (ja) * 2015-09-25 2017-03-30 株式会社アルバック スパッタリングターゲット、ターゲット製造方法
CN105603363B (zh) * 2016-01-06 2018-06-22 大连理工大学 一种稳定的高电导Cu-Ge-Fe三元稀合金薄膜及其制备工艺

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100367711B1 (ko) * 1999-08-19 2003-01-10 미쓰이 긴조꾸 고교 가부시키가이샤 알루미늄합금 박막 및, 타겟재(材)와 그것을 사용한 박막형성방법
CN100334239C (zh) * 2003-12-04 2007-08-29 株式会社神户制钢所 平板显示器用Ag基合金配线电极膜、Ag基合金溅射靶
WO2008018490A1 (en) * 2006-08-10 2008-02-14 Ulvac, Inc. Method for forming conductive film, thin film transistor, panel with thin film transistor, and method for manufacturing thin film transistor
WO2008081806A1 (ja) * 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置
JP5234483B2 (ja) * 2007-06-12 2013-07-10 三菱マテリアル株式会社 密着性に優れた配線下地膜およびこの配線下地膜を形成するためのスパッタリングターゲット

Also Published As

Publication number Publication date
CN102246311A (zh) 2011-11-16
WO2010082638A1 (ja) 2010-07-22
TW201042059A (en) 2010-12-01

Similar Documents

Publication Publication Date Title
KR101361303B1 (ko) 배선 구조 및 배선 구조를 구비한 표시 장치
KR101230758B1 (ko) 표시 장치용 구리 합금막
TWI394850B (zh) A display device using a Cu alloy film and a Cu alloy sputtering target
KR101064144B1 (ko) 도전막 형성 방법, 박막 트랜지스터, 박막 트랜지스터를 갖는 패널 및 박막 트랜지스터의 제조 방법
JP4355743B2 (ja) Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
KR101408445B1 (ko) 배선 구조 및 그 제조 방법 및 배선 구조를 구비한 표시 장치
TWI504765B (zh) Cu alloy film, and a display device or an electronic device provided therewith
KR20130048228A (ko) 표시 장치용 Cu 합금막 및 표시 장치
US20070228575A1 (en) Wiring material and wiring board using the same
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
KR20110105806A (ko) Ｃｕ 합금막 및 표시 디바이스
KR20160064235A (ko) 표시 장치용 배선 구조
JP5416470B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
CN101828212B (zh) 显示装置及该显示装置使用的Cu合金膜
JP2008124450A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法
JP5420964B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
JP2010185139A (ja) Ｃｕ合金膜および表示デバイス
JP2010165955A (ja) Ｃｕ合金膜および表示デバイス
JP5756319B2 (ja) Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
TW202041688A (zh) 銅合金靶材
CN102315229A (zh) 薄膜晶体管基板及具备薄膜晶体管基板的显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application