CN102246311A - Cu合金膜以及显示设备 - Google Patents

Cu合金膜以及显示设备 Download PDF

Info

Publication number
CN102246311A
CN102246311A CN2010800035759A CN201080003575A CN102246311A CN 102246311 A CN102246311 A CN 102246311A CN 2010800035759 A CN2010800035759 A CN 2010800035759A CN 201080003575 A CN201080003575 A CN 201080003575A CN 102246311 A CN102246311 A CN 102246311A
Authority
CN
China
Prior art keywords
alloy film
atom
substrate layer
oxygen
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800035759A
Other languages
English (en)
Inventor
大西隆
后藤裕史
富久胜文
三木绫
钉宫敏洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2009008265A external-priority patent/JP2010165955A/ja
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of CN102246311A publication Critical patent/CN102246311A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种显示出与透明基板或半导体层的高密接性、低电阻率以及优越湿式蚀刻性的Cu合金膜。本发明的显示设备用Cu合金膜，所述Cu合金膜是满足下述(1)以及(2)的要件的含氧合金膜，(1)所述Cu合金膜含有合计为0.10原子％以上10原子％以下的、从由Ni、Al、Zn、Mn、Fe、Ge、Hf、Nb、Mo、W以及Ca构成的组中选择的至少一种元素，(2)所述Cu合金膜具有含氧量不同的衬底层和上层，所述衬底层与所述透明基板或半导体层接触，所述衬底层的含氧量多于所述上层的含氧量。

Description

Cu合金膜以及显示设备
技术领域
本发明涉及一种在液晶显示器或有机EL显示器等显示设备中使用的Cu合金膜以及具备该Cu合金膜的显示设备，详细地说，涉及一种与玻璃基板等透明基板的密接性等优越的Cu合金膜、与薄膜晶体管的半导体层的密接性等优越的Cu合金膜以及显示设备。
背景技术
在以液晶显示器为代表的显示设备的配线中目前为止使用铝(Al)合金膜。但是，随着显示设备的大型化以及高品质化，因配线电阻大所引起的信号延迟以及电力损失的问题变得明显。因此，作为配线材料，着眼于电阻低于Al的铜(Cu)。Al的电阻率为2.5×10-6Ω·cm，相对于此，Cu的电阻率低，为1.6×10-6Ω·cm。
但是，Cu与玻璃基板的密接性低，存在剥离的问题。另外，由于与玻璃基板的密接性低，所以Cu存在着用于加工成配线形状的湿式蚀刻困难的问题。因此，提出有各种用来提高Cu与玻璃基板之间的密接性的技术。
另外，Cu存在着与薄膜晶体管的半导体层(非晶硅或多晶硅)之间的密接性低、剥离的问题。例如，当在基板的半导体层上直接形成Cu配线膜作为源漏(ソ一ス一ドレイン)电极用配线时，Cu扩散到半导体层中，形成半导体层和Cu的反应层，有Cu膜从该反应层部分剥离的问题。另外，Cu存在着用于加工成配线形状的湿式蚀刻困难的问题。因此，提出有各种用来提高Cu与半导体层之间的密接性的技术。
例如，专利文献1～3公开了一种技术，其使钼(Mo)或铬(Cr)等高熔点金属层介于Cu配线和玻璃基板之间，实现密接性的提高。但是，在这些技术中，增加了成膜高熔点金属层的工序，显示设备的制造成本增大。进而为了使Cu和高熔点金属(Mo等)这样的异种金属层叠，在湿式蚀刻时，存在着在Cu和高熔点金属的界面产生腐蚀的顾虑。另外，在这些异种金属中，蚀刻率产生差，所以可能产生无法将配线截面形成为希望形状(例如，锥角为45～60°左右的形状)的问题。进而高熔点金属、例如Cr的电阻率(12.9×10-6Ω·cm)高于Cu的电阻率，配线电阻引起的信号延迟或电力损失成为问题。
专利文献4公开了一种作为密接层使镍或镍合金与高分子系树脂膜介于Cu配线和玻璃基板之间的技术。但是，在该技术中，在显示设备(例如液晶面板)的制造时的高温退火工序中树脂膜老化，存在密接性下降的顾虑。
专利文献5公开了一种作为密接层使氮化铜介于Cu配线和玻璃基板之间的技术。但是氮化铜本身不是稳定的化合物。因此，在该技术中，在显示设备(例如液晶面板)的制造时的高温退火工序中，N原子作为N2气体被放出，存在配线膜老化，密接性下降的顾虑。
专利文献6和7是同一申请人在大致同时期公开的文献。其中，专利文献6公开了在Cu配线中含有从Zr、或由Zr和Mn、Zn及Sn构成的组中选择的至少一种，从而使Cu配线的密接性提高的技术。专利文献7公开的技术是，在Cu配线中分别含有0.5原子％以上的从由Hf、Ta、Nb以及Ti构成的组中选择的至少一种的第一添加金属和从由Mn、Zn以及Sn构成的组中选择的第二添加金属，从而提高Cu配线的密接性。在这些专利文献记载着根据需要，在通过溅射来成膜Cu配线时，可以供应作为反应气体的氧气，并公开了表示由此可以降低Cu的电阻(电阻率)的图。但是，对于氧气和Cu配线的密接性之间的关系则没有任何教导。
在专利文献8中公开了一种薄膜晶体管基板，其中作为源漏(ソ一ス一ドレイン)电极用配线材料，使用由对半导体层的上部进行氧化处理而得到的含氧层和纯Cu或Cu合金膜构成的材料，构成上述含氧层的氧的至少一部分与半导体层的Si结合，所述纯Cu或Cu合金膜隔着所述含氧层与半导体层连接，由此，证实即使省略势垒金属(barrier metal)层也可得到优越的TFT特性。
现有技术文献
专利文献
专利文献1：日本国特开平7-66423号公报
专利文献2：日本国特开平8-8498号公报
专利文献3：日本国特开平8-138461号公报
专利文献4：日本国特开平10-186389号公报
专利文献5：日本国特开平10-133597号公报
专利文献6：日本国特开2008-112989号公报
专利文献7：日本国特开2008-124450号公报
专利文献8：日本国特开2009-4518号公报
发明内容
本发明着眼于上述情况而提出，其目的在于提供一种具有与透明基板的高密接性、低电阻率以及优越的湿式蚀刻性，进而Cu合金膜的膜厚的偏差少，膜厚控制性优越的Cu膜。
另外，其他目的在于提供一种Cu合金膜，其是与薄膜晶体管的半导体层直接接触的显示设备用Cu合金膜，其具有与该半导体层的高密接性、低电阻率以及优越的湿式蚀刻性。
以下表示本发明的要旨。
[1]一种显示设备用Cu合金膜，所述Cu合金膜是满足下述(1)以及(2)的要件的含氧合金膜，
(1)所述Cu合金膜含有合计为0.10原子％以上10原子％以下的从由Ni、Al、Zn、Mn、Fe、Ge、Hf、Nb、Mo、W以及Ca构成的组中选择的至少一种元素，
(2)所述Cu合金膜具有含氧量不同的衬底层和上层，
所述衬底层与所述透明基板或半导体层接触，所述衬底层的含氧量多于所述上层的含氧量。
[2]如[1]所述的Cu合金膜，其中，
所述衬底层与透明基板直接接触。
[3]如[1]所述的Cu合金膜，其中，
所述衬底层与半导体层直接接触。
[4]如[2]所述的Cu合金膜，其中，
在所述(2)中，所述衬底层的含氧量是0.5原子％以上30原子％以下，所述上层的含氧量是小于0.5原子％(包含0原子％)。
[5]如[2]所述的Cu合金膜，其中，
在所述(1)中，所述Cu合金膜含有的元素合计是0.10原子％以上0.5原子％以下。
[6]如[3]所述的Cu合金膜，其中，
在所述(2)中，所述衬底层的含氧量是0.1原子％以上30原子％以下，所述上层的含氧量是小于0.1原子％(包含0原子％)。
[7]如[3]所述的Cu合金膜，其中，
在所述(1)中，所述Cu合金膜含有的元素是从由Ni、Al、Zn、Mn、Fe、Ge、Hf、Nb、Mo以及W构成的组中选择的至少一种元素，合计含有0.10原子％以上5.0原子％以下。
[8]如[1]～[3]中任一项所述的Cu合金膜，其中，
在所述(2)中，所述Cu合金膜具有氧从所述衬底层朝向所述上层减少的深度方向的浓度分布图。
[9]如[1]～[3]中任一项所述的Cu合金膜，其中，
在所述(1)中，所述Cu合金膜具有元素的种类以及/或者元素的量不同的第一层和第二层，
所述第一层与所述透明基板或半导体层接触，所述第一层含有的由所述(1)规定的元素的含量多于所述第一层的上方的层即所述第二层含有的由所述(1)规定的元素的含量(包含0原子％)。
[10]如[1]～[3]中任一项所述的Cu合金膜，其中，
所述上层是纯Cu。
[11]一种显示设备，其具备[1]～[3]中任一项所述的Cu合金膜。
发明效果
在本发明中，作为与透明基板直接接触的显示设备用Cu合金膜，采用了含有适当的合金元素、且与透明基板直接接触的衬底层的氧量多于上层的氧量(优选衬底层含有适量的氧，衬底层上面的上层实质不含氧)这样的层叠构成，因此可得到与透明基板的高密接性、低电阻率以及优越的湿式蚀刻性，此外也可以将膜厚分布的偏差抑制得较小。如果将这样的Cu合金膜用于显示设备，则可以降低制造工序数以及成本，本发明的含氧Cu合金膜用于与透明基板直接接触的配线或电极，代表性地用于栅配线或栅电极。
另外，在本发明中，作为与薄膜晶体管的半导体层直接接触的显示设备用Cu合金膜。采用了含有适当的合金元素、且与半导体层直接接触的衬底层含有适量的氧，衬底层上面的上层实质不含氧这样的层叠构成，因此可得到与半导体层的高密接性、低电阻率以及优越的湿式蚀刻性。如果将这样的Cu合金膜用于显示设备，则可以降低制造工序数以及成本。本发明的含氧Cu合金膜用于与薄膜晶体管的半导体层(非晶硅或多晶硅)直接接触的配线或电极，代表性地用于源漏配线或源漏电极。
附图说明
图1是表示实施例1-2中的刚成膜后的密接率与密接性提高元素(Ni、Al、Mn、Ca)的含量的关系的坐标图；
图2是表示实施例1-2中的刚成膜后的密接率与密接性提高元素(W)的含量的关系的坐标图；
图3是表示实施例1-2中的刚成膜后的密接率与密接性提高元素(Zn)的含量的关系的坐标图；
图4是表示实施例1-2中的热处理后的密接率与密接性提高元素(Ni、Al、Mn、Ca)的含量的关系的坐标图；
图5是表示实施例1-2中的热处理后的密接率与密接性提高元素(W)的含量的关系的坐标图；
图6是表示实施例1-2中的热处理后的密接率与密接性提高元素(Zn)的含量的关系的坐标图；
图7是表示实施例1-3中的刚成膜后的密接率与衬底层的膜厚的关系的坐标图；
图8是表示Cu-2原子％Zn合金膜成膜时的氩气中的氧浓度与密接率之间的关系的坐标图；
图9是表示Cu-2原子％Zn合金衬底层成膜时的氩气中的氧浓度与该衬底层中的氧浓度之间的关系的坐标图。
具体实施方式
本发明人为了提供一种具有与透明基板或薄膜晶体管的半导体层的高密接性、低电阻率以及优越的湿式蚀刻性，更优选Cu合金膜的膜厚的偏差也小的显示设备用Cu合金膜，重复进行研究。结果发现，如果采用一种含Ni等合金元素的含氧Cu合金膜，上述Cu合金膜由氧量不同的衬底层和上层构成，(i)在与基板或半导体层直接接触的衬底层中含有规定量的氧量，且(ii)衬底层的上面的上层实质不含有样，即便最大也小于衬底层含有的氧量这样的层叠构成，则可以得到兼备上述所有特性Cu合金膜，从而完成本发明。根据本发明，在透明基板或半导体层与Cu合金膜接触的界面(以下有时简称为界面)形成有至少含有规定的氧量的层(衬底层)，而且上述界面构成为含有适量的规定的元素。结果是，形成衬底层引起的密接性提高效果与添加规定的元素引起的密接性提高效果共同作用，透明基板或半导体层与衬底层的界面形成牢固的化学性结合，因此可得到优越的密接性。
以下，为了便于说明，有时将本发明使用的Ni等合金元素统称为密接性提高元素。
首先，对于构成本发明的Cu合金膜的衬底层和上层进行说明。
如上所述，在本发明中，关于氧量，采用具有衬底层＞上层的关系的氧量不同的层叠构成，由此，兼顾与透明基板的密接性提高以及电阻的降低。
在本说明书中，“衬底层”意味着与透明基板或半导体层直接接触的层，“上层”意味着位于衬底层的正上方的层。衬底层和上层是根据氧量的不同而被区别的。在上述衬底层和透明基板接触时，优选以氧量大约0.5原子％为界进行区别，在上述衬底层与半导体层接触时，优选以氧量大约0.1原子％为界进行区别。
衬底层在与透明基板接触时，优选含有0.5原子％以上30原子％以下的范围的氧，在与半导体层接触时，优选含有0.1原子％以上30原子％以下的范围的氧。如后述的实施例所示，在衬底层与透明基板接触时，通过设置含有0.5原子％以上的氧的衬底层，从而Cu合金膜和透明基板的密接性提高。同样如后述的实施例所示，在衬底层与半导体层接触时，通过设置含有0.1原子％以上的氧的衬底层，Cu合金膜和半导体层的密接性提高。其机械理论虽然详细情况不明，但认为是由于在与基板或半导体层的界面夹有含有规定量的氧的衬底层，所以在与基板或半导体层之间形成有牢固的结合(化学性的结合)，从而密接性提高。
为了充分发挥上述作用，在衬底层与透明基板接触时，衬底层的含氧量优选为0.5原子％以上，更优选为1原子％以上，进一步优选为2原子％以上，最优选为4原子％以上。在衬底层与半导体层接触时，衬底层的含氧量优选为0.1原子％以上，更优选为0.5原子％以上，进一步优选为1.0原子％以上。另一方面，如果含氧量过剩，密接性过于提高，则在进行湿式蚀刻后残留残渣，湿式蚀刻性下降。另外，当衬底层的含氧量变得过剩时，Cu合金膜整体的电阻提高。进而如果含氧量变得过剩，则难以均匀控制Cu合金膜的膜厚(参考后述的实施例)。鉴于这些观点，在衬底层与透明基板接触时以及衬底层与半导体层接触时双方的情况下，优选衬底层的含氧量为30原子％以下，更优选20原子％以下，进一步优选15原子％以下，进一步优选13.5原子％以下，尤其优选10原子％以下。
另一方面，在衬底层与透明基板接触时，上层的含氧量优选小于0.5原子％。从电阻降低的观点出发，上层含有的氧尽可能少为好，即便最大也不超过衬底层的氧量的下限(0.5原子％)。上层的更优选的含氧量为0.3原子％以下，进一步优选为0.2原子％以下，最优选为0原子％。
另外，在衬底层与半导体层接触时，上层的含氧量小于0.1原子％。从电阻降低的观点出发，上层含有的氧尽可能少为好，即便最大也不超过衬底层的氧量的下限(0.1原子％)。上层的优选的含氧量为0.05原子％以下，更优选为0.02原子％以下，最优选为0原子％。
由这样的衬底层和上层构成的含氧Cu合金膜优选具有氧从衬底层朝向上层的方向减少的深度方向的浓度分布图(profile)。之后进行详细说明，本发明的含氧Cu合金膜优选通过溅射法成膜，因此，容易得到因导入的氧量而使得深度方向的氧浓度分布图不同的层。例如，可以具有从透明基板或半导体层与Cu合金膜的界面朝向上层氧量逐渐(包括连续的或不连续的双方)减少的浓度分布图，也可以是相反的构成。即，在衬底层与透明基板接触时，上述衬底层在“氧量：0.5原子％以上30原子％以下”的范围内，可包含深度方向的氧浓度分布图不同的方式，上述上层在“氧量：小于0.5原子％”的范围内可包含深度方向的氧浓度分布图不同的方式。另外，在衬底层与半导体层接触时，上述衬底层在“氧量：0.1原子％以上、小于30原子％”的范围内，可包含深度方向的氧浓度分布图不同的方式，上述上层在“氧量：小于0.1原子％”的范围内可包含深度方向的氧浓度分布图不同的方式。
衬底层与透明基板接触时的本发明的优选方式为具有如下这样的深度方向氧浓度分布图：从透明基板和Cu合金膜的界面起，朝向Cu合金膜的表面直到约10nm的深度方向位置为止的衬底层含有的氧的平均含量是0.5原子％以上30原子％以下，相比于该衬底层，上层含有的氧的平均含量是小于0.5原子％(包含0原子％)，从界面朝向上层氧含量连续减少。
衬底层与透明基板接触时的本发明的其他优选方式为具有如下这样的深度方向氧浓度分布图：从透明基板和Cu合金膜的界面起，朝向Cu合金膜的表面直到约50nm的深度方向位置为止的衬底层含有的氧的平均含量是0.5原子％以上30原子％以下，相比于该衬底层，上层含有的氧的平均含量是小于0.5原子％(包含0原子％)，从界面朝向上层氧含量连续减少。
衬底层与半导体层接触时的本发明的优选方式为具有如下这样的深度方向氧浓度分布图：从半导体层和Cu合金膜的界面起，朝向Cu合金膜的表面直到约10nm的深度方向位置为止的衬底层含有的氧的平均含量是0.1原子％以上30原子％以下，相比于该衬底层，上层含有的氧的平均含量是小于0.1原子％(包含0原子％)，从界面朝向上层氧含量连续减少。
衬底层与半导体层接触时的本发明的其他优选方式为具有如下这样的深度方向氧浓度分布图：从半导体层和Cu合金膜的界面起，朝向Cu合金膜的表面直到约50nm的深度方向位置为止的衬底层含有的氧的平均含量是0.1原子％以上30原子％以下，相比于该衬底层，上层含有的氧的平均含量是小于0.1原子％(包含0原子％)，从界面朝向上层氧含量连续减少。
下面对于本发明的Cu合金膜的组成进行说明。
本发明的Cu合金膜含有合计为0.10原子％以上10原子％以下的、从由Ni、Al、Zn、Mn、Fe、Ge、Hf、Nb、Mo、W以及Ca构成的组中选择的至少一种的密接性提高元素。这些元素是容易与透明基板或半导体层形成化学性结合的元素，与前述的衬底层的密接性提高作用共同作用，Cu合金膜和透明基板或半导体层的密接性进一步提高。即，认为如果添加规定量的上述密接性提高元素，则Cu合金膜的结晶粒被细微化，所以促进衬底层的氧导入引起的密接性提高作用，在透明基板或半导体层的界面容易形成越发牢固的化学性结合，可得到非常高的密接性。
为了实现与透明基板或半导体层的高密接性，Cu合金膜中的上述元素的含量(单独含有时是单独的量，含有两种以上时是合计量)为0.10原子％以上。但是，若上述元素的含量过高，则上述密接性提高作用饱和(例如参考后述的图1～4)，因此上限为10原子％。
在衬底层与透明基板接触时，上述元素的含量的上限优选为5％以下，更优选为2％以下。上述元素的含量优选根据与透明基板的高密接性和低电阻率的平衡的观点来决定，从低电阻率的观点出发最优选为0.5％以下。
在衬底层与半导体层接触时，上述元素的含量的上限从Cu合金膜的电阻的观点出发优选为5.0原子％。
在此，上述的元素量意味着Cu合金膜整体含有的量。如上所述，本发明的Cu合金膜具有氧量不同的衬底层和上层，各个层含有的元素的组成(种类以及/或者含量)可以不同，不管如何，Cu合金膜(衬底层+上层)含有的元素的含量的合计需要在上述范围内。若考虑生产率等，优选衬底层和上层含有的元素的种类相同。
上述合金元素的优选含量严格来说根据合金元素的种类的不同而不同。这是因为合金元素的种类对电阻的负荷(影响)不同。
在衬底层与透明基板接触时，例如从由Ni、Al、Zn、Mn、Fe以及Ca构成的组中选择的至少一种元素优选合计是0.12原子％以上0.4原子％以下，更优选合计是0.15原子％以上0.3原子％以下。另一方面，从由Ge、Hf、Nb、Mo以及W构成的组中选择的至少一种元素优选合计是0.12原子％以上0.25原子％以下，更优选合计是0.15原子％以上0.2原子％以下。
在衬底层与半导体层接触时，例如从由Ni、Al、Zn、Mn以及Fe构成的组中选择的至少一种元素优选合计是0.15原子％以上4原子％以下，更优选合计是0.2原子％以上2原子％以下。另一方面，从由Ge、Hf、Nb、Mo以及W构成的组中选择的至少一种元素优选合计是0.15原子％以上3原子％以下，更优选合计是1原子％以上2原子％以下。
上述的密接性提高元素可以单独含有，也可以并用两种以上。
在衬底层与透明基板接触时，上述元素中优选的是Ni、Al、Zn、Mn、Ge以及Ca，更优选的是Ni、Al、Zn、Mn、Ca。
在衬底层与半导体层接触时，上述元素中优选的是Ni、Al、Zn、Mn、Ge，更优选的是Ni、Al、Zn、Mn。
本发明还包含具有元素的组成(种类以及/或者含量)不同的层的Cu合金膜。作为这种方式，例举出例如与透明基板或半导体层接触的层中含有的元素的含量多于上述层(元素的组成(种类以及/或者含量)不同的层)的上方的层中含有的元素的含量(含有0原子％)的Cu合金膜。此外，在此，在将元素的组成(种类以及/或者含量)不同的层规定为第一层(与透明基板或半导体层接触的层)和第二层(所述第一层的上方的层)时，上述方式表现为所述第一层含有的元素的含量多于所述第二层含有的元素的含量(含有0原子％)的Cu合金膜。该上方的层也可以是实质不含合金元素的纯Cu。如上所述，为了确保与透明基板或半导体层的良好的密接性，优选至少与透明基板或半导体层的界面附近积极地含有规定量的上述元素，另一方面，为了实现低电阻，优选至少Cu合金膜的表面附近将上述元素抑制为规定量以下(含有0原子％，因此，也含有纯Cu)，上述方式的Cu合金膜是这样的用于确保“与透明基板或半导体层的高密接性以及Cu合金膜的电阻降低”双方的优选的例子。各层的具体的含量可以适当控制在Cu合金膜整体的元素量(0.10原子％以上10原子％以下)的范围内。在衬底层和透明基板接触时，为了实现与透明基板的高密接性以及Cu合金膜的电阻降低，例如，Cu合金膜整体的元素量在控制为更优选的范围即0.10原子％以上0.5原子％以下的基础上，优选将与透明基板接触的层所含有的元素的含量控制为合计0.10原子％以上4.0原子％以下。进而，从降低Cu合金膜整体的电阻率的观点出发，优选更上层为纯Cu。另外，在衬底层与半导体层接触时，为了实现与半导体层的高密接性以及Cu合金膜的电阻降低，例如Cu合金膜整体的元素量控制为更优选范围即0.10原子％以上5.0原子％以下。进而，从降低Cu合金膜整体的电阻率的观点出发，优选更上层为纯Cu。在此，元素组成(种类以及/或者含量)不同的层与前述的含氧量不同的层在深度方向的位置可以一致，也可以不同。
例如，在后记的实施例的表2中具体公开了元素的组成(种类以及/或者含量)分别不同的Cu合金膜的例子。例如，No.36为距离界面50nm的层所含有的元素(在此是Ni)的量是2.0原子％，其上方的层所含有的元素(在此是Ni)的量少，是0.3原子％的Cu合金膜。
另外，在后记的实施例的表6～7中具体公开了元素的组成(种类以及/或者含量)分别不同的Cu合金膜的例子。例如，表6的No.56为距离界面50nm的层所含有的元素(在此是Ni)的量是2.2原子％，其上方的层所含有的元素(在此是Ni)的量少，是0.3原子％的Cu合金膜。
此外，各层的元素的种类可以相同也可以不同。例如上述表2的No.43为距离界面50nm的层所含有的元素(在此是Al)的量是2.0原子％，其上方的层所含有的元素(在此是Ni)的量少，是0.4原子％的Cu合金膜。另外，No.44为距离界面50nm的层所含有的元素(在此是Ni以及Al)的合计量是2.3原子％，其上方的层所含有的元素(在此是Ni)的量少，是0.4原子％的Cu合金膜。这些Cu合金膜中的任一个都包含在本发明例子中。
另外，表6的No.65为距离界面50nm的层所含有的元素(在此是Al)的量是2.1原子％，其上方的层所含有的元素(在此是Ni)的量少，是0.4原子％的Cu合金膜。另外，No.66为距离界面50nm的层所含有的元素(在此是Ni以及Al)的合计量是1.9原子％，其上方的层所含有的元素(在此是Ni)的量少，是0.4原子％的Cu合金膜。这些Cu合金膜中的任一个都包含在本发明例子中。
本发明的Cu合金膜是包含上述的密接性提高元素，残部：Cu以及不可避免的杂质。
另外，在无损本发明的作用的范围，以付与其他特性为目的，还可以添加其他的元素。本发明的Cu合金膜虽然活用其特性并用于与透明基板或薄膜晶体管的半导体层直接接触的配线或电极，但在将上述Cu合金膜适用于例如具有底部栅(bottom gate)型构造的TFT的栅电极以及扫描线时，作为其特性，除了上述与玻璃基板的密接性外，还要求在耐氧化性(与ITO膜的接触稳定性)或耐腐蚀性方面优越。另外，还有时要求进一步降低电阻。进而本发明的Cu合金膜可适用于TFT的源电极以及/或者漏电极以及信号线，此时，除了上述耐氧化性(与ITO膜的接触稳定性)等特性外，还要求在与绝缘膜(SiN膜)的密接性方面优越。另外，进而也可以将本发明的Cu合金膜适用于栅电极以及信号线，此时，还要求在与透明基板的密接性方面优越。在这些情况下，除了上述的密接性提高元素外，也可以在无损本发明的作用的范围添加有助于上述各特性提高的周知的合金元素，形成多元系的Cu合金膜。
以上，对于本发明的Cu合金膜最具特征的含氧量以及组成进行了说明。
为了进一步使上述特性有进一步提高，优选如以下这样进行控制。
首先，衬底层的厚度优选为2nm以上且小于150nm。如果衬底层过于薄，则存在无法实现与透明基板或半导体层的良好的密接性的顾虑。另一方面，如果衬底层过于厚，则存在Cu合金膜的电阻增大的顾虑。另外，在衬底层与透明基板接触时，衬底层的场所(部位)引起的厚度的偏差变大，结果是存在无法得到均匀的Cu合金膜的顾虑。因此，衬底层的厚度是2nm以上(在衬底层与透明基板接触时，优选10nm以上，更优选30nm以上，在衬底层与半导体层接触时，优选5nm以上，更优选10nm以上)、小于150nm(在衬底层与透明基板接触时，优选130nm以下，更优选100nm以下，在衬底层与半导体层接触时，优选130nm以下，更优选100nm以下)。
另外，上层的厚度优选根据与衬底层的相对关系而适当确定。这是因为，当与上层相比衬底层过厚时，在Cu合金膜整体，存在无法维持低电阻率的顾虑。上层的厚度与衬底层的厚度之比(即上层的厚度/衬底层的厚度)优选为2.5以上，更优选为4以上，进一步优选为5以上。另一方面，当与衬底层相比，上层过厚时，存在难以确保充分密接性的情况。因此，上层的厚度/衬底层的厚度之比优选为400以下，更优选为100以下，进一步优选为50以下。
如果考虑上述的衬底层以及上层的优选厚度，本发明的Cu合金膜优选为大致200nm以上700nm以下，更优选为250nm以上500nm以下。
如果采用本发明的Cu合金膜。由于与透明基板(尤其是玻璃基板)的高密接性、低电阻率、优越的湿式蚀刻性以及优越的膜厚控制性，可以高效制造优越的特性的显示设备。进而本发明的Cu合金膜不仅在与透明基板或半导体层的密接性等方面优越，而且如上所述即使与透明导电膜直接接触也显示出低接触电阻，因此不仅可作为栅配线使用，也可以用于源极、漏极配线。如果显示设备的栅配线以及源极、漏极配线都由本发明的Cu合金膜制作，则还可以得到能够使用相同的溅射靶(sputtering target)来制造这样一种制造工序上的优点。
上述的Cu合金膜优选通过溅射法来成膜。所谓溅射法是指如下一种方法，向真空中导入Ar等惰性气体，在基板与溅射靶(以后，有时称为靶)之间形成等离子放电，通过该等离子放电而离子化了的Ar冲撞于上述靶，打出该靶的原子，并使其堆积在基板上，制作薄膜。相比于由离子电镀法或电子束蒸镀法、真空蒸镀法形成的薄膜，可以容易形成在成分或膜厚的膜面内均匀性优越的薄膜，且可以在as-deposited状态下形成合金元素均匀固溶的薄膜，因此可以有效显现高温耐氧化性。作为溅射法，例如可以采用DC溅射法、RF溅射法、磁控管溅射法、反应性溅射法等任一种溅射法，其形成条件只要适当设定即可。
为了采用溅射法向衬底层等导入氧而成膜规定的含氧Cu合金膜，在成膜时，只要供应氧气即可。作为氧气供给源，除了氧(O2)外，可以使用含氧原子的氧化气体(例如，O3等)。具体地说，在衬底层成膜时，使用在溅射法通常使用的工艺气体中添加氧的混合气体，在上层的成膜时，不添加氧使用工艺气体进行溅射，成膜具有含氧的衬底层和实质不含氧的上层的Cu合金膜。作为上述工艺气体，代表性地例举出稀有气体(例如氙气、氩气)，优选为氩气。在衬底层的成膜时，只要改变工艺气体中的氧气量，就可形成含氧量不同的多个衬底层。
衬底层中的氧量由于根据工艺气体中所占的氧气的混合比率而能够变化，因此对应于想要导入的氧量，只要适宜适当地改变上述的混合比率即可。例如在形成衬底层时，工艺气体(氩气等)中的O2浓度优选是1体积％以上50体积％以下，更优选20体积％以下。另外，在想要在衬底层中导入1原子％的氧时，优选大致要将其约2倍的氧量混合在工艺气体中，使工艺气体中所占的氧气的比率为大约2体积％。
在溅射法中，可以成膜与溅射靶大致相同组成的Cu合金膜。因此，通过调整溅射靶的组成，可以调整Cu合金膜的组成。溅射靶的组成也可以使用不同组成的Cu合金靶来调整，或者，也可以通过在纯Cu靶上载片(chip on)合金元素的金属来进行调整。
此外，在溅射法中，在成膜后的Cu合金膜的组成和溅射靶的组成之间有时会产生一点偏差。但是，该偏差大约是几原子％以内。因此，只要将溅射靶的组成最大控制在±10原子％的范围内，就能成膜希望组成的Cu合金膜。
在衬底层的Cu合金膜或上层的Cu合金膜的各成膜时通过改变溅射靶，从而可以形成合金元素的含量不同的多个衬底层或多个上层。另外通过在衬底层的成膜时和上层的成膜时改变溅射靶，从而可以形成具有合金元素的含量不同的衬底层以及上层的Cu合金膜。但是，从生产效率的观点出发，优选在衬底层和上层使用相同的溅射靶，形成具有除氧外的合金元素的比率相同的衬底层以及上层的Cu合金膜。
实施例
以下举实施例来进一步具体说明本发明，但本发明不限制于以下的实施例，在适合上述、下述的主旨范围内可以施加适当变更来实施，这些都包含于本发明的技术范围中。
实施例1-1
(试料的制作)
在本实施例中，利用DC磁控管溅射法，制作在玻璃基板(科宁公司制，#1737，直径100mm×厚度0.7mm)上，具有纯Cu膜或Cu合金膜(以下，有时以Cu合金膜为代表)的试料(膜厚500nm)。本实施例的Cu合金膜由衬底层和上层(从上述衬底层到Cu合金膜的表面的层)构成，上述衬底层以及上层所含有的氧量以及合金组成如表1以及表2所示。其中，表1的试料No.1～32是上层和衬底层的合金组成(种类以及含量)相同的例子，在组成(上层＝下层)一栏，表示Cu合金膜整体的组成。例如在表1中，No.5(上层＝下层＝Cu-0.05Ni)意味着在Cu合金膜整体中含有Cu-0.05原子％Ni。另一方面，表2的试料No.33～44是上层和衬底层的合金组成(种类以及/或者含量)不同的例子。
上述Cu合金膜的成膜是使用岛津制作所制溅射装置(产品名：HSR542)如以下这样进行。
首先，Cu合金膜的组成，(i)在纯Cu膜的成膜中使用Cu溅射靶，(ii)在含有各种合金元素的Cu合金膜的成膜中，使用在Cu溅射靶上设置了含有Cu以外的元素的片(chip)的溅射靶来进行控制。在成膜衬底层以及上层相同组成的Cu合金膜时，使用相同的溅射靶，另一方面，在成膜衬底层以及上层的组成或含量不同的Cu合金膜时，使用不同组成的溅射靶以得到规定的膜。
另外，通过在衬底层的成膜中使用Ar和O2的混合气体作为工艺气体，在上层的成膜中仅使用Ar气体作为工艺气体，从而控制Cu合金膜的含氧量。通过改变混合气体中氧气所占比率来调整衬底层中的含氧量。例如，在衬底层中含有5原子％的氧时，工艺气体中的O2的比率为10体积％。
其他的成膜条件如以下所述。
·背压：1.0×10-6Torr以下
·工艺气体压力：2.0×10-3Torr
·工艺气体的流量：30sccm
·溅射功率：3.2W/cm2
·极间距离：50mm
·基板温度：室温
·成膜温度：室温
如上述那样成膜的Cu合金膜的组成使用ICP发光分光分析装置(岛津制作所制的ICP发光分光分析装置“ICP-8000型”)，进行定量分析来确认。
(衬底层以及上层的含氧量)
衬底层以及上层含有的各含氧量通过由高频成长放电发光分光分析(GD-OES)进行分析而测定。表1以及表2记载的衬底层以及上层的各自的O(氧)含量是以通过上述分析得到的深度方向浓度分布图为基础，算出衬底层以及上层的各自的膜厚中含有的平均浓度含量。根据本发明，不管是哪个试料，上层的含氧量都小于0.05原子％(参考表1以及表2)，实质上不含氧。
(上层以及衬底层的厚度测定)
关于Cu合金膜的上层以及衬底层的厚度，为了能够观察相对于Cu的膜面方向(深度方向)垂直的面，另外制作厚度测定用试料，从利用日立制作所制电解放出型透过型电子显微镜对任意的测定视野进行观察(倍率15万倍)、投影的照片测定各层的膜厚。
Cu合金膜的构成(上层以及衬底层的组成、含氧量以及厚度)总结表示在表1以及表2中。
(Cu合金膜的特性评价)
接着，使用如上述那样得到的试料，按照以下方式测定(1)Cu合金膜与玻璃基板的密接性、以及(2)湿式蚀刻性。另外，在测定(3)膜厚的偏差(膜厚控制性)以及(4)Cu合金膜的电阻率时，按照后述的方法，制作并测定各个特性测定用试料。
(1)与玻璃基板的密接性的评价
通过基于带的剥离试验来评价热处理前以及热处理后(真空环境气体下，350℃、0.5小时)的Cu合金膜的密接性。详细地说，在Cu合金的成膜表面用切刀切出1mm间隔的格栅状的切口。接着，将住友3M公司制黑色聚酯带(产品编号8422B)紧密贴在上述成膜表面上，以上述带的剥离角度为60°的方式进行保持，一下子剥离上述带，计数没有被上述带剥离的格栅的区划数，求出其与全区划的比率(膜残存率)。
在本实施例中，将基于带的剥离率小于10％的判定为○，将剥离率在10％以上的判定为×。
(2)湿式蚀刻性的评价
对于上述试料，通过光刻法(フオトリソグラフイ一)，在将Cu合金膜形成为具有10μm宽度的线与空间(ラインアンドスペ一スline andspace)的图案之后，使用混酸腐蚀剂(磷酸∶硝酸∶水的体积比＝75∶5∶20)进行蚀刻，利用光学显微镜观察(观察倍率：400倍)确认有无残渣。
在本实施例中，将在上述的光学显微镜观察中没看到残渣的判定为○，将看到残渣的判定为×。
(3)膜厚控制性
在本实施例中，以下这样测定Cu合金膜的厚度的偏差(称为膜厚控制性)。首先，对于玻璃基板，使用kapton带(カプトン帯)(注册商标)(住友3M公司制5412)掩盖基板的一部分区域，之后，按照上述的方法进行成膜，制作在玻璃基板上具有成膜有Cu合金膜的部分和未成膜的部分的Cu合金膜。接着，剥离kapton带，将膜中形成有台阶差的Cu合金膜作为膜厚控制测定用试料。
对于上述试料(直径100mm)，利用触针型台阶差计(VEECO公司制的“DEKTAK II”)测定距离试料的中心(厚度500nm)25mm远的部位的厚度d(nm)，根据下述公式算出膜厚分布(％)：
膜厚分布＝[(500-d)/500]×100
在本实施例中，将厚度分布在±10.0％以内的评价为○，超出该范围的评价为×。
(4)电阻率的评价
Cu合金膜的电阻率通过下述公式算出。在下述公式中，“膜厚”是通过前述的方法测定的值，“片电阻值”是将上述试料切成2英寸大小，并用四端针法测定的值。
电阻率ρ＝(片电阻值)/(膜厚)
在本实施例中，将电阻率小于4.0μΩ/cm的判定为○，将在4.0μΩ/cm以上的判定为×。
此外，作为综合评价，将所有(1)与玻璃基板的密接性的评价、(2)湿式蚀刻性的评价、(3)膜厚控制性、(4)电阻率的评价都满足基准的判定为○，否则判定为×。
这些结果总结表示在表3以及表4中。
【表1】
Figure BPA00001389125300181
*1成分单位：原子％
【表2】
Figure BPA00001389125300191
*1成分单位：原子％
【表3】
Figure BPA00001389125300201
【表4】
Figure BPA00001389125300211
表3的No.6、7、10、11、14、15、17～31，表4的No.33～44都全部满足本发明的要件，尤其从电阻率降低化的观点出发，是密接性提高元素的含量满足本发明的优选要件的Cu合金膜，在密接性、电阻率以及湿式蚀刻性方面优越，膜厚控制性也良好。其中，表4的No.33～44虽然是上层和衬底层的合金组成不同的例子，但是由于都满足本发明的要件，所以可得到希望的特性。
相对于此，No.1～4、5、8、9、12、13、16、32是不满足本发明规定的某一要件的例子，或者是不满足本发明的优选要件的例子。
表3的No.1～4是使用纯Cu的例子。详细地说，单层的纯Cu膜即No.1的剥离率是100％，与玻璃基板的密接性差。No.2是在衬底层含有5原子％的氧的例子，但由于不含规定的合金元素，所以与玻璃基板的密接性差。另一方面，No.4是衬底层含有40原子％这样多的氧的例子，也不含规定的合金元素，与No.2相比除剥离率上升以外，湿式蚀刻性、膜厚控制性也下降。No.3由于不含规定的合金元素，所以湿式蚀刻性以及膜厚控制性差。
No.5是Ni量少的例子，与玻璃基板的密接性差。另一方面，No.8是Ni量多的例子，热处理后的电阻率变高。
No.9是衬底层薄的例子，与玻璃基板的密接性差。另一方面，No.12是衬底层厚的例子，电阻率以及膜厚控制性差。
No.13是衬底层的含氧量少的例子，与玻璃基板的密接性差。另一方面，No.16是衬底层的含氧量多的例子，电阻率、湿式蚀刻性以及膜厚控制性差。
No.32是含有未在本发明规定的合金元素即Bi的例子，衬底层含有规定的含氧量，虽然其厚度也适当被控制，但与玻璃基板的密接性、电阻率、湿式蚀刻性以及膜厚控制性都差。
实施例1-2
在本实施例中，研究衬底层中的合金元素的种类以及添加量对密接性给予的影响。在本实施例中，与实施例1-1同样，制作由Cu合金衬底层(膜厚：50nm)和成分组成与衬底层相同的Cu合金上层(膜厚：250nm)构成的Cu合金膜的试料、并制作比较用的膜厚300nm的纯Cu膜的试料。Cu合金膜的成膜与实施例1-1同样，在纯Cu溅射靶上，使用设置有含Cu以外的元素(Ni、Al、Mn、W、Zn)的片(chip)的溅射靶，对于Ca，采用通过溶制(溶製)制作规定组成的Cu-Ca合金的溅射靶。另外，向Cu合金膜添加氧是通过控制在上述成膜时使用的溅射气体而进行的。更详细地说，在衬底层部分的成膜中使用Ar中含有5体积％的O2的Ar+5体积％O2混合气体，在上层部分的成膜中使用纯Ar气体。此外，Ar气体和O2气体的混合比率以Ar气体和O2气体的分压设定，通过调整它们的流量比来控制分压。与实施例1-1同样通过用高频成长放电发光分光分析(GD-OES)进行分析来测定本实施例中的O2浓度，结果是，上层的O2浓度是0.02原子％，衬底层的O2浓度是2.9原子％。
对于刚成膜后(as-depo状态)的试料以及对于成膜后在真空环境气体下进行了350℃×30min的热处理的试料，与实施例1-1同样评价密接性。此外，仅对于Zn使带的剥离角度为90°。结果如图1～3(刚成膜后)以及图4～6(热处理后)表示。
根据图1～6可知，伴随着向衬底层的合金元素的添加量的增加，Cu合金膜和玻璃基板的密接性提高，而且通过热处理密接性进一步提高。尤其在添加了Ni、Al、Mn、Ca以及Zn的例子中，可以达成热处理后大致100％的密接率。
实施例1-3
在本实施例中，研究衬底层的膜厚对密接性给予的影响。试料的制作除了下述点以外与实施例1-2同样，所述不同点是，衬底层和上层都设为Cu-2原子％Zn，使衬底层的膜厚在10～200nm的范围内变化。另外，作为比较用，还制作了在衬底层的成膜时也使用纯Ar气体，衬底层不含有样的试料。之后，对于刚成膜后的试料，与实施例1-1同样评价密接性。结果如图7所示。
根据图7可知，随着衬底层的膜厚增加，密接性有提高的倾向。另外，密接性的提高效果在膜厚为100nm左右时饱和，即使增加到100nm以上，密接性也几乎无变化。
实施例1-4
在本实施例中，研究工艺气体中的氧浓度对密接率给予的影响以及工艺气体中的氧浓度和衬底层中的氧浓度的关系。试料的制作除了下述点以外与实施例1-2同样，所述不同点是，衬底层和上层都设为Cu-2原子％Zn，使成膜衬底层部分时的Ar中的O2浓度变化。对于刚成膜后的试料，与实施例1-1同样评价密接性。另外，在使成膜衬底层部分时的Ar中的O2浓度变化的各个情况下，与实施例1-1同样用高频成长放电发光分光分析对衬底层中的O2浓度进行分析。结果如图8以及图9所示。
根据图9可知，伴随着衬底层成膜时的Ar中的O2浓度的增加，衬底层中的O2含量增加，根据图8可知，伴随着衬底层成膜时的Ar中的O2浓度的增加，Cu合金膜和玻璃基板的密接性提高。
实施例2-1
(试料的制作)
在本实施例中，制作在半导体层上具有表5～7所示的各种纯Cu膜或Cu合金膜(以下，有时以Cu合金膜为代表)的试料。
详细地说，本实施例的Cu合金膜以含氧量≈0.1原子％为界，由衬底层(从半导体层和Cu合金膜的界面，朝向Cu合金膜的表面到10nm为止的层，或到50nm为止的层)和上层(从上述衬底层到Cu合金膜的表面为止的层)构成，上述衬底层以及上层含有的氧量以及合金组成如表5～7所示那样。其中，表5是上层和衬底层的合金组成(种类以及含量)相同的例子，在组成(上层＝下层)的栏表示Cu合金膜整体的组成。例如，表5中，No.4(上层＝下层＝Cu-0.05Ni)意味着在Cu合金膜整体中含有Cu-0.05原子％Ni。表6以及表7表示上层和衬底层的合金组成(种类以及/或者含量)不同的例子(除表6的No.53)，其中，表7是上层或衬底层的各层的组成(种类以及/或者含量)进一步不同的例子。在表7表示从最右栏(衬底层)向最左栏(上层)，从界面向Cu合金膜表面的层构成，例如，表7的No.71表示从界面向Cu合金膜表面顺次由5原子％含氧Cu-2.2原子％Ni(10nm)→5原子％含氧Cu-0.3原子％Ni(40nm)(以上，衬底层)→Cu-0.3原子％Ni(300nm)的层叠构成。
试料的详细的制作方法如下所述。
首先，如以下那样在玻璃基板之上成膜半导体层。最初，通过采用日本真空技术公司制群集(cluster)式CVD装置的等离子体CVD法，在玻璃基板(科宁公司制#1737，直径100mm，厚度0.7mm)上形成膜厚约200nm的氮化硅膜(SiN)，制成栅绝缘膜。等离子体CVD法的成膜温度大约是350℃。接着，通过采用与上述相同的CVD装置的等离子体CVD法，顺次成膜膜厚约200nm的非掺杂非晶硅膜[a-Si(i)]以及膜厚约40nm的掺杂了杂质(P)的低电阻非晶硅膜[a-Si(n)]。该低电阻非晶硅膜[a-Si(n)]是通过进行以SiH4以及PH3为原料的等离子体CVD而形成的。
接着，使用岛津制作所制溅射装置(产品名：HSR542)，如以下这样在半导体层上成膜表5～7所示的各种组成的Cu合金膜。
首先，Cu合金膜的组成，(i)在纯Cu膜的成膜中使用Cu溅射靶，(ii)在含有各种合金元素的Cu合金膜的成膜中，使用在Cu溅射靶上设置了含有Cu以外的元素的片(chip)的溅射靶来进行控制。在成膜衬底层以及上层相同组成的Cu合金膜时，使用相同的溅射靶，另一方面，在成膜衬底层以及上层的组成或含量不同的Cu合金膜时，使用不同组成的溅射靶以得到规定的膜。
另外，通过在衬底层的成膜中使用Ar和O2的混合气体作为工艺气体，在上层的成膜中仅使用Ar气体作为工艺气体，从而控制Cu合金膜的含氧量。通过改变混合气体中氧气所占比率来调整衬底层中的含氧量。例如，在衬底层中含有5原子％的氧时，工艺气体中的O2的比率为10体积％。
其他的成膜条件如以下所述。
·背压：1.0×10-6Torr以下
·工艺气体压力：2.0×10-3Torr
·工艺气体的流量：30sccm
·溅射功率：3.2W/cm2
·极间距离：50mm
·基板温度：室温
·成膜温度：室温
如上述那样成膜的Cu合金膜的组成使用ICP发光分光分析装置(岛津制作所制的ICP发光分光分析装置“ICP-8000型”)，进行定量分析来确认。
(衬底层以及上层的含氧量)
衬底层以及上层含有的各含氧量通过由高频成长放电发光分光分析(GDOES)进行分析而测定。表5～7记载的衬底层以及上层的各自的O(氧)含量是以通过上述分析得到的深度方向浓度分布图为基础，算出衬底层以及上层的各自的膜厚中含有的平均浓度含量。根据本发明，不管是哪个试料，上层的含氧量都小于0.05原子％(参考表5～7)，实质上不含氧。
(上层以及衬底层的厚度测定)
关于Cu合金膜的上层以及衬底层的厚度，为了能够观察相对于Cu的膜面方向(深度方向)垂直的面，另外制作厚度测定用试料，从利用日立制作所制的电解放出型透过型电子显微镜对任意的测定视野进行观察(倍率15万倍)、投影的照片测定各层的膜厚。
Cu合金膜的构成(上层以及衬底层的组成、含氧量以及厚度)总结表示在表5～7中。
(Cu合金膜的特性评价)
接着，使用如上述那样得到的试料，按照以下方式测定(1)Cu合金膜与半导体层的密接性、以及(2)湿式蚀刻性。
(1)与半导体层的密接性的评价
通过基于带的剥离试验来评价热处理前以及热处理后(真空环境气体下，350℃、0.5小时)的Cu合金膜的密接性。详细地说，在Cu合金的成膜表面用切刀切出1mm间隔的格栅状的切口。接着，将住友3M公司制黑色聚酯带(产品编号8422B)紧密贴在上述成膜表面上，以上述带的剥离角度为60°的方式进行保持，一下子剥离上述带，计数没有被上述带剥离的格栅的区划数，通过上述方法求出其与全区划的比率(膜残存率)。此外，表示的结果为了进行还包括因Cu的成膜批量造成的偏差的评价，表示实施了3批的结果的平均值。
在本实施例中，将基于带的剥离率小于20％的判定为○，将剥离率在20％以上的判定为×。
(2)湿式蚀刻性的评价
对于上述试料，通过光刻法(フオトリソグラフイ一)，在将Cu合金膜形成为具有10μm宽度的线与空间(ラインアンドスペ一スline andspace)的图案之后，使用混酸腐蚀剂(磷酸∶硝酸∶水的体积比＝75∶5∶20)进行蚀刻，利用光学显微镜观察(观察倍率：400倍)确认有无残渣。
在本实施例中，将在上述的光学显微镜观察中没看到残渣的判定为○，将看到残渣的判定为×。
这些结果总结表示在表8以及表9中。
【表5】
Figure BPA00001389125300271
*1成分单位：原子％
【表6】
Figure BPA00001389125300281
*1成分单位：原子％
【表7】
Figure BPA00001389125300291
【表8】
Figure BPA00001389125300301
【表9】
Figure BPA00001389125300311
表8的No.5、7～11、13、14、16～20、22、23、25～42，表9的No.51、52以及54～78都是全部满足本发明的要件的Cu合金膜，密接性以及湿式蚀刻性优越。其中，表9的No.51、52以及54～78虽然是上层和衬底层的合金组成不同的例子，但是由于都满足本发明的要件，所以可得到希望的特性。
此外，虽然表中未表示，但这些Cu合金膜都具有低电阻率(小于4.0μΩ/cm)。在此，电阻率是通过下述公式算出的值。
电阻率4.0μΩ/cm＝(片电阻值)/(膜厚)
在上述公式中，“片电阻值”是将上述试料切成2英寸大小，并用四端针法测定的值，“膜厚”是通过以下这样测定的值。
对于玻璃基板，使用kapton带(カプトン帯)(注册商标)(住友3M公司制5412)掩盖基板的一部分区域，之后，按照上述的方法进行成膜，制作在玻璃基板上具有成膜有Cu合金膜的部分和未成膜的部分的Cu合金膜。接着，剥离kapton带，将膜中形成有台阶差的Cu合金膜作为膜厚控制测定用试料。对于上述试料(直径100mm)，利用触针型台阶差计(VEECO公司制的“DEKTAK II”)测定距离试料的中心(厚度500nm)25mm远的部位的厚度d(nm)。
相对于此，不满足本发明规定的某一要件的例子存在以下这样的问题。
No.1～3是使用纯Cu的例子。详细地说，单层的纯Cu膜即No.1的剥离率是100％，与半导体层的密接性差。No.2是在衬底层含有10原子％的氧的例子，但由于不含规定的合金元素，所以与半导体层的密接性差。另一方面，No.3是衬底层含有33原子％这样多的氧的例子，与半导体层的密接性差，且湿式蚀刻性也下降。
No.4、12、21分别是Ni量、Mn量、Al量少的例子，与半导体层的密接性都差。另一方面，No.6、15、24是Ni量、Mn量、Al量多的例子，湿式蚀刻性下降。
No.43是含有未在本发明规定的合金元素即Bi的例子，衬底层含有规定的含氧量，虽然其厚度也适当被控制，但与半导体层的密接性以及湿式蚀刻性差。
No.43是衬底层的含氧量少的例子，与玻璃基板的密接性差。另一方面，No.16是衬底层的含氧量多的例子，湿式蚀刻性差。
No.53是不具有衬底层的Cu-0.2原子％Ni单层的例子，与半导体层的密接性下降。
详细地或参考特定的实施方式说明了本申请，但在不脱离本发明的精神和范围的情况下可以施加各种变更或修正，这对于本领域技术人员来说是显而易见的。
本申请基于2009年1月16日申请的日本专利申请(特愿2009-008265)、2009年1月16日申请的日本专利申请(特愿2009-008266)，其内容作为参考引入于此。
工业实用性
在本发明中，作为与透明基板直接接触的显示设备用Cu合金膜，采用了含有适当的合金元素、且与透明基板直接接触的衬底层的氧量多于上层的氧量(优选衬底层含有适量的氧，衬底层上面的上层实质不含氧)这样的层叠构成，因此可得到与透明基板的高密接性、低电阻率以及优越的湿式蚀刻性，此外也可以将膜厚分布的偏差抑制得较小。如果将这样的Cu合金膜用于显示设备，则可以降低制造工序数以及成本，本发明的含氧Cu合金膜用于与透明基板直接接触的配线或电极，代表性地用于栅配线或栅电极。
另外，在本发明中，作为与薄膜晶体管的半导体层直接接触的显示设备用Cu合金膜。采用了含有适当的合金元素、且与半导体层直接接触的衬底层含有适量的氧，衬底层上面的上层实质不含氧这样的层叠构成，因此可得到与半导体层的高密接性、低电阻率以及优越的湿式蚀刻性。如果将这样的Cu合金膜用于显示设备，则可以降低制造工序数以及成本。本发明的含氧Cu合金膜用于与薄膜晶体管的半导体层(非晶硅或多晶硅)直接接触的配线或电极，代表性地用于源漏配线或源漏电极。

Claims (11)

1.一种显示设备用Cu合金膜，所述Cu合金膜是满足下述(1)以及(2)的要件的含氧合金膜，
(1)所述Cu合金膜含有合计为0.10原子％以上10原子％以下的从由Ni、Al、Zn、Mn、Fe、Ge、Hf、Nb、Mo、W以及Ca构成的组中选择的至少一种元素，
(2)所述Cu合金膜具有含氧量不同的衬底层和上层，
所述衬底层与所述透明基板或半导体层接触，所述衬底层的含氧量多于所述上层的含氧量。
2.如权利要求1所述的Cu合金膜，其中，
所述衬底层与透明基板直接接触。
3.如权利要求1所述的Cu合金膜，其中，
所述衬底层与半导体层直接接触。
4.如权利要求2所述的Cu合金膜，其中，
在所述(2)中，所述衬底层的含氧量是0.5原子％以上30原子％以下，所述上层的含氧量是小于0.5原子％(包含0原子％)。
5.如权利要求2所述的Cu合金膜，其中，
在所述(1)中，所述Cu合金膜含有的元素合计是0.10原子％以上0.5原子％以下。
6.如权利要求3所述的Cu合金膜，其中，
在所述(2)中，所述衬底层的含氧量是0.1原子％以上30原子％以下，所述上层的含氧量是小于0.1原子％(包含0原子％)。
7.如权利要求3所述的Cu合金膜，其中，
在所述(1)中，所述Cu合金膜含有的元素是从由Ni、Al、Zn、Mn、Fe、Ge、Hf、Nb、Mo以及W构成的组中选择的至少一种元素，合计含有0.10原子％以上5.0原子％以下。
8.如权利要求1～3中任一项所述的Cu合金膜，其中，
在所述(2)中，所述Cu合金膜具有氧从所述衬底层朝向所述上层减少的深度方向的浓度分布图。
9.如权利要求1～3中任一项所述的Cu合金膜，其中，
在所述(1)中，所述Cu合金膜具有元素的种类以及/或者元素的量不同的第一层和第二层，
所述第一层与所述透明基板或半导体层接触，所述第一层含有的由所述(1)规定的元素的含量多于所述第一层的上方的层即所述第二层含有的由所述(1)规定的元素的含量(包含0原子％)。
10.如权利要求1～3中任一项所述的Cu合金膜，其中，
所述上层是纯Cu。
11.一种显示设备，其具备权利要求1～3中任一项所述的Cu合金膜。
CN2010800035759A 2009-01-16 2010-01-15 Cu合金膜以及显示设备 Pending CN102246311A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009-008266 2009-01-16
JP2009008265A JP2010165955A (ja) 2009-01-16 2009-01-16 Ｃｕ合金膜および表示デバイス
JP2009-008265 2009-01-16
JP2009008266 2009-01-16
PCT/JP2010/050438 WO2010082638A1 (ja) 2009-01-16 2010-01-15 Ｃｕ合金膜および表示デバイス

Publications (1)

Publication Number Publication Date
CN102246311A true CN102246311A (zh) 2011-11-16

Family

ID=42339891

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800035759A Pending CN102246311A (zh) 2009-01-16 2010-01-15 Cu合金膜以及显示设备

Country Status (4)

Country Link
KR (1) KR20110105806A (zh)
CN (1) CN102246311A (zh)
TW (1) TW201042059A (zh)
WO (1) WO2010082638A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105603363A (zh) * 2016-01-06 2016-05-25 大连理工大学 一种稳定的高电导Cu-Ge-Fe三元稀合金薄膜及其制备工艺
CN107109635A (zh) * 2015-09-25 2017-08-29 株式会社爱发科 溅射靶、靶制备方法
CN107924248A (zh) * 2015-08-20 2018-04-17 住友金属矿山股份有限公司 导电性基板和导电性基板的制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103237910B (zh) * 2010-10-13 2015-06-24 大连理工大学 低电阻率高热稳定性的Cu-Ni-Mo合金薄膜及其制备工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1320169A (zh) * 1999-08-19 2001-10-31 三井金属鉱业株式会社 铝合金薄膜及靶材和使用它的薄膜形成方法
CN1624176A (zh) * 2003-12-04 2005-06-08 株式会社神户制钢所 平板显示器用Ag基合金配线电极膜、Ag基合金溅射靶
WO2008018490A1 (en) * 2006-08-10 2008-02-14 Ulvac, Inc. Method for forming conductive film, thin film transistor, panel with thin film transistor, and method for manufacturing thin film transistor
WO2008081806A1 (ja) * 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置
JP2008311283A (ja) * 2007-06-12 2008-12-25 Mitsubishi Materials Corp 密着性に優れた配線下地膜およびこの配線下地膜を形成するためのスパッタリングターゲット

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1320169A (zh) * 1999-08-19 2001-10-31 三井金属鉱业株式会社 铝合金薄膜及靶材和使用它的薄膜形成方法
CN1624176A (zh) * 2003-12-04 2005-06-08 株式会社神户制钢所 平板显示器用Ag基合金配线电极膜、Ag基合金溅射靶
WO2008018490A1 (en) * 2006-08-10 2008-02-14 Ulvac, Inc. Method for forming conductive film, thin film transistor, panel with thin film transistor, and method for manufacturing thin film transistor
WO2008081806A1 (ja) * 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置
JP2008311283A (ja) * 2007-06-12 2008-12-25 Mitsubishi Materials Corp 密着性に優れた配線下地膜およびこの配線下地膜を形成するためのスパッタリングターゲット

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107924248A (zh) * 2015-08-20 2018-04-17 住友金属矿山股份有限公司 导电性基板和导电性基板的制造方法
CN107924248B (zh) * 2015-08-20 2023-08-29 住友金属矿山股份有限公司 导电性基板和导电性基板的制造方法
CN107109635A (zh) * 2015-09-25 2017-08-29 株式会社爱发科 溅射靶、靶制备方法
CN105603363A (zh) * 2016-01-06 2016-05-25 大连理工大学 一种稳定的高电导Cu-Ge-Fe三元稀合金薄膜及其制备工艺
CN105603363B (zh) * 2016-01-06 2018-06-22 大连理工大学 一种稳定的高电导Cu-Ge-Fe三元稀合金薄膜及其制备工艺

Also Published As

Publication number Publication date
TW201042059A (en) 2010-12-01
KR20110105806A (ko) 2011-09-27
WO2010082638A1 (ja) 2010-07-22

Similar Documents

Publication Publication Date Title
TWI437697B (zh) Wiring structure and a display device having a wiring structure
CN103003860B (zh) 显示装置用Cu合金膜和显示装置
JP5955504B2 (ja) 窒素ガスを用いた亜鉛ターゲットの反応性スパッタにより形成される薄膜半導体材料
TWI437107B (zh) Display device
KR102062280B1 (ko) 산화물 반도체 박막 및 박막 트랜지스터
US9040441B2 (en) Oxide sintered body and sputtering target
TWI504765B (zh) Cu alloy film, and a display device or an electronic device provided therewith
KR20130133083A (ko) 배선 구조 및 표시 장치
KR101261786B1 (ko) 배리어층을 구성층으로 하는 박막 트랜지스터 및 배리어층의 스퍼터 성막에 사용되는 Ｃｕ 합금 스퍼터링 타깃
US20190148412A1 (en) Multilayer wiring film and thin film transistor element
KR20170043529A (ko) 박막 부품용 금속 배선, 이를 제조하기 위한 방법 및 스퍼터링 타깃
CN102246311A (zh) Cu合金膜以及显示设备
KR20160105490A (ko) 플랫 패널 디스플레이용 배선막
CN103782374A (zh) 显示装置用配线结构
JP2012189725A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
JP5416470B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
JP2012188691A (ja) Ｔｉ合金配線膜および電極、並びにＴｉ合金スパッタリングターゲット
JP5420964B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
TWI654339B (zh) Wiring film
JP2010185139A (ja) Ｃｕ合金膜および表示デバイス
KR20180033097A (ko) 박막 트랜지스터 및 그 제조 방법
JP2010165955A (ja) Ｃｕ合金膜および表示デバイス
TW201631168A (zh) 銅基合金濺鍍靶材
CN102315229A (zh) 薄膜晶体管基板及具备薄膜晶体管基板的显示装置
JP5756319B2 (ja) Ｃｕ合金膜、及びそれを備えた表示装置または電子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111116