KR20130133083A - 배선 구조 및 표시 장치 - Google Patents

배선 구조 및 표시 장치 Download PDF

Info

Publication number
KR20130133083A
KR20130133083A KR1020137029806A KR20137029806A KR20130133083A KR 20130133083 A KR20130133083 A KR 20130133083A KR 1020137029806 A KR1020137029806 A KR 1020137029806A KR 20137029806 A KR20137029806 A KR 20137029806A KR 20130133083 A KR20130133083 A KR 20130133083A
Authority
KR
South Korea
Prior art keywords
layer
film
protective film
alloy
plasma
Prior art date
Application number
KR1020137029806A
Other languages
English (en)
Inventor
아야 미키
도시히로 구기미야
Original Assignee
가부시키가이샤 고베 세이코쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 고베 세이코쇼 filed Critical 가부시키가이샤 고베 세이코쇼
Publication of KR20130133083A publication Critical patent/KR20130133083A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

본 발명의 과제는 산화물 반도체층을 사용한 표시 장치에 있어서, 보호막 형성 시의 플라즈마 처리에 있어서의 Cu 배선의 산화를 유효하게 방지할 수 있는 기술을 제공하는 것이다. 본 발명의 배선 구조는 기판 상에, 기판측으로부터 순서대로, 박막 트랜지스터의 반도체층(산화물 반도체)과, Cu 합금막[제1 층(X)과 제2 층(Z)의 적층 구조]과, 보호막을 구비한다. 제1 층(X)은 순Cu 등의 전기 저항률이 낮은 원소로 구성되고, 제2 층은 플라즈마 산화 내성 향상 원소를 포함한다. 제2 층(Z)의 적어도 일부는 상기 보호막과 직접 접속되어 있다.

Description

배선 구조 및 표시 장치 {WIRING STRUCTURE AND DISPLAY DEVICE}
본 발명은 기판 상에, 기판측으로부터 순서대로, 박막 트랜지스터의 반도체층과, 전극에 사용되는 Cu 합금막과, 보호막을 구비한 배선 구조이며, 당해 반도체층이 산화물 반도체로 구성되어 있는 배선 구조 및 당해 배선 구조를 구비한 표시 장치에 관한 것이다. 본 발명의 배선 구조는, 예를 들어 액정 표시 장치나 유기 EL 표시 장치 등의 표시 장치에 대표적으로 사용된다.
최근, 표시 장치의 분야에서는, 3D 표시 장치나 유기 EL 표시 장치의 시장이 확대되고 있고, 고정세화, 고화질화에 대한 요청이 커짐에 따라서, 고이동도의 반도체 재료인 산화물 반도체나, 저저항의 Cu 배선 재료가 주목되고 있다. 산화물 반도체는 종래의 a-Si에 비해, 약 10배 이상의 높은 이동도가 예상된다. 또한, Cu는 Al보다도 저저항이고, Al의 전기 저항률은 2.5×10-6Ωㆍ㎝인 것에 비해, Cu의 전기 저항률은 1.6×10-6Ωㆍ㎝로 낮다.
그런데, 표시 장치에 사용되는 박막 트랜지스터(TFT)에는 TFT 특성의 경시 열화를 억제하기 위해 TFT의 채널 영역에, SiOX, SiNX, SiON, AlOX 등의 절연체 산화물막으로 이루어지는 보호막(패시베이션층)을 형성할 필요가 있다. 이 보호막은, 통상, 플라즈마를 사용한 CVD법이나 스퍼터링법 등에 의해 형성(성막)되어 있다. 예를 들어, 플라즈마 CVD법에 의해 SiOX의 보호막을 형성하는 방법으로서, SiH4와 N2O의 혼합 가스를 공업용 주파수 13.56㎒의 고주파 플라즈마 중에서 반응시켜 SiOX를 형성하여, 산화물 반도체막 상에 퇴적시키는 등의 방법이 행해지고 있다. 또한, Al2O3의 보호막은 산소를 포함하는 반응성 스퍼터링법으로 성막하는 방법이 제안되어 있다.
그러나, 보호막을 성막할 때, 플라즈마에 의해 고속화된 라디칼이나 분자가 산화물 반도체의 표면에 충돌하므로, 산화물 반도체층에 플라즈마 데미지가 가해지거나, 보호막으로부터 수소가 확산되는 등 하여, 산화물 반도체층이 도체화되는 경우가 있다. 따라서, 보호막 형성 시에 있어서의 산화물 반도체 표면의 결함(데미지)에 수반하는 TFT 특성의 저하를 방지하기 위해, 예를 들어 비특허문헌 1에는 보호막을 형성하기 직전에 N2O 플라즈마를 산화물 반도체 표면에 조사(보호막 형성 전의 플라즈마 처리)하여, 산화물 반도체 표면을 미리, 과잉 산화시켜 산화물 반도체층을 부도체화시키는 방법이 제안되어 있다.
이와 같이 산화물 반도체층을 사용한 표시 장치에서는, 보호막 형성 공정 또는 그 전에, N2O 등의 산소 원자를 포함하는 가스를 사용한 플라즈마 처리(플라즈마 환경 하의 막 형성이나 표면층 제거)를 행하고 있지만, 그때, 소스-드레인 전극 등에 사용한 Cu 배선 표면이 산소 원자를 포함하는 플라즈마에 노출되므로, Cu 배선의 표면이 산화된다고 하는 문제가 발생한다. Cu 배선의 표면이 산화되면, 그 상방에 설치되는 보호막과의 밀착성이 불충분해져, 보호막이 들뜨는 등의 배선 불량이 발생할 우려가 있는 것 외에, 투명 도전막과의 콘택트 저항이 상승하거나, 변동되는 등의 문제도 발생할 우려가 있다. 또한, Cu 배선의 표면이 산화되어 산화층이 형성되면, Cu 배선 표면의 거칠기가 증대되므로 보호막에 의한 커버리지가 부족하다. 이로 인해, 외부로부터의 수분 등이 침입하기 쉬워져, 보호막의 본래의 역할인 TFT 특성의 경시 열화 억제 효과가 충분히 얻어지지 않게 되거나, 배선의 산화나 부식에 의한 불량을 일으킬 우려가 있다.
지금까지, 예를 들어 하기 특허문헌 1 내지 4에 개시된 바와 같이, 반도체 장치의 집적 회로 등에 사용되는 Cu 배선의 산화 방지 기술이 제안되어 있다.
이 중 특허문헌 1 및 2에는 Al이나 Si를 첨가한 Cu 합금을 산화함으로써 배선 표면 근방에 Al이나 Si를 확산 농축시켜, 내산화성이 우수한 산화막을 형성하는 방법이 개시되어 있다. 구체적으로는, 상기 방법은 TFT 제조 과정에 있어서의 300 내지 500℃ 정도의 어닐 처리(열처리)를 이용하거나, 어닐 처리와는 별도로, 500℃ 이하의 산화 열처리를 행하여 소정의 산화막을 형성한다고 하는 것이다. 또한, 특허문헌 3에는 Cu 배선 표면 전체를 커버하도록 AlCu 합금막을 형성하는 방법이 개시되어 있다. 또한, 특허문헌 4에는 Cu 배선 표면에 인화구리, 붕화구리, 브롬화구리, 질화구리의 구리 화합물층을 형성함으로써 에칭제나 레지스트 박리액에 의한 산화를 억제하는 기술이 개시되어 있다.
일본 특허 출원 공개 평6-177128호 공보 일본 특허 출원 공개 평6-177117호 공보 일본 특허 출원 공개 평5-102155호 공보 일본 특허 출원 공개 제2000-165002호 공보
J.㎩rk 외, Appl.Phys.Lett., 1993, 053505(2008)
그러나, 특허문헌 1 및 2의 기술은 본 발명에서 기재하는 플라즈마 프로세스 중의 Cu 배선의 산화 방지에 즉시 적용할 수 있는 것은 아니다. 특허문헌 3의 기술에 있어서는, AlCu 합금막 중의 Al의 조성비를 0.3 이상으로 할 필요가 있고, 그로 인해 프로세스가 번잡해져, 프로세스 부하도 커진다. 특허문헌 4의 기술에 있어서는, 새로운 플라즈마 처리를 필요로 하는 것으로, 프로세스 비용이 증대된다.
이와 같이 상술한 특허문헌의 방법은 모두, 산화물 반도체층을 사용한 표시 장치에 있어서의 Cu 배선의 산화 방지를 직접적으로 의도한 것이 아니고, 특히 보호막 형성 시의 플라즈마 처리에 의한 Cu 배선의 산화를 억제하는 기술을 제공하는(예를 들어, 새로운 공정을 설치하지 않고 종전의 보호막 형성 과정 중에서 유효하게 방지할 수 있는 기술을 제공하는) 관점에서 검토된 것이 아니다.
따라서, 산화물 반도체층을 사용한 표시 장치에 있어서, 보호막 형성 시(형성 공정 외에, 전술한 비특허문헌 1과 같은 형성 전의 처리 공정을 포함함)의 플라즈마 처리에 의한 Cu 배선의 산화를 유효하게 방지할 수 있는 기술의 제공이 요망되고 있다.
본 발명은 상기 사정에 착안하여 이루어진 것이며, 그 목적은 산화물 반도체층을 사용한 표시 장치에 있어서, 보호막 형성 시의 플라즈마 처리에 의한 Cu 배선의 산화를, 예를 들어 새롭게 특별한 공정을 설치하는 일 없이 종전의 형성 과정에 있어서, 유효하게 방지할 수 있는 기술을 제공하는 데 있다.
본 발명은 이하의 배선 구조 및 표시 장치를 제공한다.
(1) 기판 상에, 기판측으로부터 순서대로, 박막 트랜지스터의 반도체층과, 전극에 사용되는 Cu 합금막과, 보호막을 구비한 배선 구조이며,
상기 반도체층은 산화물 반도체로 이루어지고,
상기 Cu 합금막은 기판측으로부터 순서대로, 제1 층(X)과 제2 층(Z)을 포함하는 적층 구조를 갖고,
상기 제1 층(X)은 순Cu, 또는 Cu를 주성분으로 하는 Cu 합금이며 상기 제2 층(Z)보다도 전기 저항률이 낮은 Cu 합금으로 이루어지고,
상기 제2 층(Z)은 Zn, Ni, Ti, Al, Mg, Ca, W, Nb, 희토류 원소, Ge 및 Mn으로 이루어지는 군으로부터 선택되는 적어도 1종의 원소 Z를 합계 2 내지 20원자％ 포함하는 Cu-Z 합금으로 이루어지고,
상기 제2 층(Z)의 적어도 일부는 상기 보호막과 직접 접속되어 있는 것을 특징으로 하는 배선 구조.
(2) 상기 제2 층(Z)의 막 두께가 5㎚ 이상 100㎚ 이하이고, Cu 합금막 전체 막 두께에 대해 60％ 이하인 (1)에 기재된 배선 구조.
(3) 상기 보호막은 산화실리콘 및 산질화실리콘 중 적어도 하나를 포함하는 것인 (1)에 기재된 배선 구조.
(4) 상기 보호막은 산화실리콘 및 산질화실리콘 중 적어도 하나를 포함하는 것인 (2)에 기재된 배선 구조.
(5) (1) 내지 (4) 중 어느 하나에 기재된 배선 구조를 구비한 표시 장치.
본 발명에 따르면, Cu 합금막으로서, 보호막에 직접 접속하는 측에 배치되어, 보호막 형성 과정에 있어서 Cu의 산화를 억제할 수 있는 원소를 포함하는 제2 층(Z)과, Cu 합금막 전체의 전기 저항 저감화에 기여하는 제1 층(X)의 적층 배선을 채용하고 있으므로, 산화물 반도체층을 사용한 표시 장치에 있어서, 보호막 형성 시의 플라즈마 처리에 있어서의 Cu 배선의 산화를, 기본적으로는 새롭게 특별한 공정을 설치하는 일 없이 종전의 형성 과정에 있어서, 유효하게 방지할 수 있는 기술을 제공할 수 있다.
도 1은 본 발명의 대표적인 배선 구조(배리어 메탈 없음)를 도시하는 개략 단면 설명도이다.
도 2는 본 발명의 다른 대표적인 배선 구조(배리어 메탈 있음)를 도시하는 개략 단면 설명도이다.
도 3은 실시예의 표 1의 No.1에 나타내는 Cu 배선 상에 보호막(SiO2)이 형성된, 종래의 배선 구조의 단면 TEM 사진이다.
도 4는 실시예의 표 1의 No.10에 나타내는 Cu 적층 배선 상에 보호막(SiO2)이 형성된, 본 발명의 배선 구조의 단면 TEM 사진이다.
도 5는 가공성의 평가에 사용한 흠집을 설명하기 위한 도면이다.
본 발명의 특징 부분은 산화물 반도체층을 사용한 표시 장치(기판측으로부터 순서대로, 박막 트랜지스터의 산화물 반도체층과, 전극에 사용되는 Cu 합금막과, 보호막을 구비한 표시 장치)에 있어서, 보호막 형성 시의 플라즈마 처리에 있어서의 Cu 배선의 산화를, 간편하게 생산성 좋게 방지하기 위해, 상기 Cu 배선막으로서, 소정의 적층 구조로 이루어지는 Cu 합금막을 사용한 점에 있다. 상세하게는, 상기 Cu 합금막은 기판측으로부터 순서대로, 제1 층(X)과 제2 층(Z)을 포함하는 적층 구조로 구성되어, 그 적어도 일부가 보호막과 직접 접속하는 제2 층(Z)은 보호막 형성 시의 플라즈마 처리에 있어서의 Cu 배선의 산화를 방지하는 원소(이하, 플라즈마 산화 내성 향상 원소라고 부르고, Z군 원소로 총칭하는 경우가 있음)를 포함하는 Cu 합금으로 구성되어 있고, 이에 의해, 플라즈마를 사용한 보호막 형성 프로세스에 있어서, Z군 원소가 우선적으로 산화됨으로써 Cu의 산화를 억제할 수 있다. 한편, 상기 제2 층(Z)의 아래에 배치되는 제1 층(X)은 전기 저항률이 낮은 원소[순Cu, 또는 Cu를 주성분으로 하는 Cu 합금이며 상기 제2 층(Z)보다도 전기 저항률이 낮은 Cu 합금]로 구성되어 있고, 이에 의해, Cu 합금막 전체의 전기 저항률의 저감을 도모하고 있다. 이와 같은 적층 구조로 함으로써, 전기 저항률이 Al에 비해 낮다고 하는 Cu 본래의 특성을 유효하게 최대한으로 발휘시키면서, 또한 특히 산화물 반도체층을 사용했을 때의 문제(보호막 형성 프로세스에 있어서의 Cu 배선의 산화에 의한 TFT 특성의 열화)를 유효하게 억제할 수 있다.
또한 본 발명에 따르면, 바람직하게는 종전의 플라즈마 CVD법이나 플라즈마 스퍼터링법 등을 사용한 보호막 형성 공정에 대해 새로운 처리를 실시하는 일 없이, 종전의 프로세스를 그대로 답습하면서, 보호막 형성 시의 Cu 배선의 산화를 방지할 수 있다고 하는 장점이 있다. 전술한 바와 같이 보호막은, 통상, N2O 등의 산소 원자를 포함하는 원료 가스를 사용한 플라즈마 CVD 등에 의해 성막되어 있고, 바람직하게는 보호막 형성 전에도, 상기 비특허문헌 1에 기재한 바와 같이 산소 원자 함유 원료 가스를 사용한 플라즈마에 의한 전처리가 행해지고 있지만, 본 발명에 사용되는 Z군 원소는 이들의 플라즈마에 의한 성막 처리나 전처리에 의해, Cu막 표면으로 확산되어 Cu 원소보다도 우선적으로 산화되므로, 보호막과의 계면에 Cu의 산화를 억제하는 산화 배리어층이 형성되게 된다. 즉, Z군 원소 첨가에 의한 산화 배리어층의 형성은 특별한 열처리를 일부러 실시하지 않아도, 보호막 형성의 열이력 및 원료 가스 분위기 중에서, 극히 자연스럽게 행해질 수 있는 것이므로, 생산성이나 비용의 관점에서도 극히 유용한 방법이라고 할 수 있다. 물론, 상기 산화배리어층을 형성하기 위한 열처리를, 별도로, 예를 들어 플라즈마에 의한 성막 처리 전에 행해도 되고, 이와 같은 형태도 본 발명의 범위 내에 포함된다.
본 명세서에서는, 제2 층(Z)에 사용되는 원소, 즉 보호막 형성 시의 플라즈마 처리에 있어서의 Cu 배선의 산화를 방지하는 원소를 플라즈마 산화 내성 향상 원소, 또는 Z군 원소로 총칭하는 경우가 있다. 또한, 본 명세서에 있어서 「보호막 형성 시」라 함은, 보호막을 성막하는 공정뿐만 아니라, 비특허문헌 1과 같은 보호막 성막 전의 전처리 공정을 포함하는 취지이고, 구체적으로는, 산소 원자 함유 가스를 사용한 플라즈마에 의한 성막 처리(CVD 외에, 스퍼터링 등의 PVD를 포함함) 및 당해 성막 처리 전의, 산소 원자 함유 가스를 사용한 플라즈마 처리의 양쪽을 의미한다.
이하, 도 1(또는 도 2)을 참조하면서, 본 발명의 배선 구조를 상세하게 설명한다. 도 1과 도 2는 산화물 반도체층(4)과 Cu 합금막(5)[상세하게는, 제1 층(X)(5a)] 사이에, 배리어 메탈층(10)이 배치되어 있지 않거나(도 1), 배치되어 있는(도 2) 점만 상이하고, 그 이외는 동일하다. 단, 본 발명은 이들 도면으로 한정하는 취지는 결코 아니며, 본 발명의 요건을 구비하고 있는 한, 다른 형태도 당연히 포함된다. 예를 들어, 도 1(및 도 2)은 보톰 게이트 구조의 TFT 어레이 기판의 예이지만, 이에 한정되지 않고, 예를 들어, 톱 게이트 구조의 TFT 어레이 기판에 적용해도 된다.
도 1에 도시한 바와 같이, 기판(1) 상에 게이트 전극(2) 및 게이트 절연막(3)이 형성되고, 그 위에 산화물 반도체층(4)이 형성되어 있다. 산화물 반도체층(4) 상에는, Cu 합금의 소스 전극ㆍ드레인 전극(5)이 형성되고, 그 위에 보호막(6)이 형성되고, 콘택트 홀(7)을 통해 투명 도전막(8)이 드레인 전극(5)에 전기적으로 접속되어 있다.
우선, 본 발명을 가장 특징짓는 소스 전극ㆍ드레인 전극(5)을 구성하는 Cu 합금막에 대해 설명한다. Cu 합금막은, 도 1에 도시한 바와 같이 기판측으로부터 순서대로, 제1 층(X)(5a)과 제2 층(Z)(5b)을 포함하는 적층 구조를 갖고 있고, 제2 층(Z)(5b)의 적어도 일부는 보호막(6)과 직접 접속되어 있다.
이 중 제1 층(X)(5a)은 순Cu, 또는 Cu를 주성분으로 하는 Cu 합금이며 제2 층(Z)(5b)보다도 전기 저항률이 낮은 Cu 합금으로 구성되어 있다. 이와 같은 제1 층(X)(5a)을 설치함으로써, Cu 합금막 전체의 전기 저항률을 낮게 억제할 수 있다.
제1 층(X)에 있어서의 「Cu를 주성분으로 한다」라고 함은, 재료를 구성하는 원소 중 Cu의 질량 또는 원자수가 가장 많은 것을 의미하고, 전기 저항률의 관점으로부터는 Cu는 실질 95원자％ 이상으로 하는 것이 바람직하다.
또한, 「제2 층(Z)보다도 전기 저항률이 낮은 Cu 합금」은 플라즈마 산화 내성 향상 작용이 우수한 Cu-Z 합금으로 구성되어 있는 제2 층(Z)에 비해 전기 저항률이 낮아지도록, 제1 층(X)(5a)에 있어서의 합금 원소의 종류 및/또는 함유량을 적절하게 제어하면 된다. 전기 저항률이 낮은 원소(대략, 순Cu 합금과 같이 낮은 원소)는 문헌에 기재된 수치 등을 참조하여, 공지의 원소로부터 용이하게 선택할 수 있다. 단, 전기 저항률이 높은 원소라도, 함유량을 적게 하면(대략, 0.05 내지 1원자％ 정도) 전기 저항률을 저감시킬 수 있으므로, 제1 층(X)에 적용 가능한 상기 합금 원소는 전기 저항률이 낮은 원소로 반드시 한정되지 않는다. 구체적으로는, 예를 들어 Cu-0.5원자％Ni, Cu-0.5원자％Zn, Cu-0.3원자％Mn 등이 바람직하게 사용된다. 제1 층(X)에 적용 가능한 상기 합금 원소는 산소 가스나 질소 가스의 가스 성분을 포함하고 있어도 되고, 예를 들어 Cu-O나 Cu-N 등을 사용할 수 있다. 또한, 제2 층(Z)보다도 전기 저항률이 낮은 Cu 합금은 상술한 적용 가능한 원소를 포함하고, 실질적으로 잔량부가 Cu 및 불가피적 불순물이다. 불가피 불순물로서는 Fe, Si, O, N, C 등을 들 수 있고, 200ppm 정도까지 함유하는 것이 허용된다.
본 발명을 가장 특징짓는 제2 층(Z)(5b)은 Zn, Ni, Ti, Al, Mg, Ca, W, Nb, 희토류 원소, Ge 및 Mn으로 이루어지는 군(Z군)으로부터 선택되는 적어도 1종의 Z군 원소(플라즈마 산화 내성 향상 원소)를 합계 2 내지 20원자％ 포함하는 Cu-Z 합금으로 구성되어 있다. 이들의 원소는 단독으로 함유해도 되고, 2종 이상을 병용해도 된다. 단독으로 함유하는 경우에는, 단독의 양이 상기 범위를 만족시키면 되고, 2종 이상을 함유하는 경우에는 합계량이 상기 범위를 만족시키면 된다. 이들의 원소는, 보호막 형성 시의 플라즈마 처리에 있어서의 Cu 배선의 산화를 방지하는 원소로서, 수많은 기초 실험으로부터 선택한 것이다. 이들 원소가 고용되어 있는 Cu 합금이 보호막 형성 과정의 열이력과 산소 원자를 포함하는 플라즈마에 노출되면, 상기 Z군 원소는 Cu막의 표면으로 확산되어 Cu 원소보다도 우선적으로 산화됨으로써 Cu의 산화를 억제하는 배리어층으로 된다고 생각된다. 또한 후기하는 실시예에 나타내는 바와 같이, 상기 Z군 원소는 습식 에칭성에도 극히 우수하다.
본 발명에 사용되는 희토류 원소로서는, 란타노이드 원소(주기표에 있어서, 원자 번호 57의 La으로부터 원자 번호 71의 Lu까지의 합계 15원소)에, Sc(스칸듐)과 Y(이트륨)을 첨가한 원소군을 들 수 있다. 본 발명에서는 이들의 원소를, 단독 또는 2종 이상을 병용하여 사용할 수 있고, 상기 희토류 원소의 함유량이라 함은, 단독으로 포함할 때는 단독의 양이고, 2종 이상을 포함할 때는 그 합계량이다. 바람직한 희토류 원소는 Nd, Gd, La, Y, Ce, Pr 및 Dy으로 이루어지는 군으로부터 선택되는 1종 이상의 원소이다.
상술한 Z군 원소 중 바람직한 것은 Mn, Ni, Ge, Zn, Mg이고, 보다 바람직하게는 Mn, Ni, Zn이다. 이들의 원소는 상술한 표면에서의 농화 현상이 매우 강하게 발현되는 원소이기 때문이다. 즉, 이들의 원소는 보호막 형성 시의 열이력과 산소 원자를 포함하는 플라즈마에 의해 막의 내측으로부터 외측(막 표면측)을 향해 이동한다. 계면으로의 상기 원소의 이동은 보호막 형성 프로세스에 있어서의 산소 원자를 포함하는 플라즈마에 의해 상기 원소의 산화물이 형성하는 현상이 구동력으로 되어, 한층 더 촉진된다. 그 결과, Cu 배선 표면에 상기 원소의 산화물층이 형성됨으로써 Cu의 산화가 억제되는 것이라고 생각된다.
이와 같은 Z군 원소의 우선 산화에 의한 산화 배리어층은, 바람직하게는 스퍼터링법에 의해 Cu 합금을 성막한 후, (I) 보호막 형성 전의 플라즈마 처리(CVD법 외에, 플라즈마를 사용한 스퍼터링 등의 PVD법도 포함함)에 의해 형성해도 되고, (II) 보호막 형성 시의 플라즈마 성막 처리(CVD법 외에, 플라즈마를 사용한 스퍼터링 등의 PVD법도 포함함)에 의해 형성해도 된다. 상기 (I) 및 (II) 중 어떤 방법에 의해서도, TFT 소자 전체가 플라즈마에 노출되어 열이력이 부가되므로, Z군 원소가 우선적으로 산화되게 된다. 따라서, 상기 (I) 및 (II)는 단독으로 행해도 되고, (I) 후에 (II)를 행해도 된다. 후자의 경우, 생산성 등을 고려하면, 동일 챔버 내에서, CVD 또는 PVD를 행하는 것이 추장된다.
상기 (I) 및 (II)의 방법은 보호막 형성 공정 중에 행해도 되고, 혹은 보호막 형성 전에, 예를 들어 상기 (I)에 상당하는 열처리를, 별도로 행해도 된다.
상세하게는, 우선, 상기한 제1 층(X)(5a)을 구성하는 재료를 스퍼터링법에 의해 성막하여 제1 층(X)(5a)을 형성한 후, 그 위에 상기한 제2 층(Z)(5b)을 구성하는 재료를 스퍼터링법에 의해 성막하여 제2 층(Z)(5b)을 형성하여, 적층 구성으로 한다. 스퍼터링법을 사용하면, 스퍼터링 타깃과 대략 동일한 조성의 Cu 합금막을 성막할 수 있으므로, 스퍼터링 타깃의 조성을 조정함으로써, Cu 합금막의 조성을 조정할 수 있다. 스퍼터링 타깃의 조성은 다른 조성의 Cu 합금 타깃을 사용하여 조정해도 되고, 혹은 순Cu 타깃에 합금 원소의 금속을 칩 온 함으로써 조정해도 된다. 또한, 스퍼터링법에서는, 성막한 Cu 합금막의 조성과 스퍼터링 타깃의 조성 사이에서 약간 어긋남이 발생하는 경우가 있다. 그러나, 그 어긋남은 대략 수원자％ 이내이다. 따라서, 스퍼터링 타깃의 조성을 최대라도 ±10원자％의 범위 내에서 제어하면, 원하는 조성의 Cu 합금막을 성막할 수 있다.
상기 제1 층(X)(5a) 및 제2 층(Z)(5b)을 성막할 때의 스퍼터링 조건은 일반적인 조건을 적절하게 채용하면 된다. 본 발명에 사용되는 스퍼터링 조건의 일례를 들면 이하와 같지만, 이에 한정되는 취지는 아니다. 또한, 스퍼터링 조건은 각 층의 성막마다 다르게 해도 되고, 동일해도 된다.
스퍼터링 가스:Ar
DC 성막 파워:약 0.28W/㎠
이와 같이 하여 Cu 합금 적층막을 형성한 후, 소정의 패터닝을 행한 후, 단면 형상을 커버리지의 관점에서 바람직하게는 테이퍼 각도 45 내지 60° 정도의 테이퍼 형상으로 가공하는 것이 바람직하다.
계속해서, 제2 층(Z)(5b) 상에, 플라즈마 처리에 의해 보호막(6)을 성막한다. 성막 방법은 CVD법을 사용해도 되고, 스퍼터링 등의 PVD법을 사용해도 되고, 보호막의 성막에 통상 사용되는 방법이며, 산화물 반도체의 특성을 최적화하는 조건을 적절하게 선택하여 사용할 수 있다.
또한, 상기 플라즈마 처리에 의한 보호막(6)의 형성 전에, 전처리로서 플라즈마 처리를 행해도 된다. 상기 전처리로서, 예를 들어 비특허문헌 1에 기재된 방법을 행할 수 있다.
상기 Z군 원소의 함유량(단독으로 포함할 때는 단독의 양이고, 2종 이상을 포함할 때는 2종 이상의 합계량임)은 2원자％ 이상으로 한다. 상기 Z군 원소의 함유량이 2원자％ 미만에서는, 플라즈마에 의한 산화에 대한 충분한 효과가 얻어지지 않는다. 상기 Z군 원소의 함유량은 많을수록 산화 배리어층의 형성에 유효하다. 한편, 상기 Z군 원소의 함유량이 20원자％를 초과하면, Cu 합금막(배선막) 자체(제1 층＋제2 층)의 전기 저항률이 높아지는 것 외에, 스퍼터링 타깃의 제조가 곤란해진다. 이들의 점으로부터 Z군 원소의 함유량의 바람직한 하한값은 3원자％이고, 보다 바람직하게는 4원자％이다. 또한, Z군 원소의 함유량의 바람직한 상한값은 18원자％이고, 보다 바람직하게는 15원자％, 더욱 바람직하게는 12원자％이다.
본 발명에 사용되는 Cu-Z 합금막은 상기 원소를 포함하고, 잔량부:Cu 및 불가피 불순물이다. 불가피 불순물로서는, Fe, Ag, P 등을 들 수 있고, 총량 0.1％ 이하 함유하는 것이 허용된다.
이와 같이 본 발명에 사용되는 Cu 합금막은 조성이 다른 제1 층(X)(5a)과 제2 층(Z)(5b)의 적층 구성으로 함으로써 원하는 특성을 발휘시키는 것이지만, 이들의 특성을 보다 효과적으로 발휘시키기 위해서는, 특히, 제2 층(Z)(5b)의 막 두께를 제어하는 것이 유효하다. 구체적으로는, 제2 층(Z)(5b)의 막 두께는 5㎚ 이상이고, Cu 합금막 전체 막 두께[제1 층(X)(5a)과 제2 층(Z)(5b)의 막 두께의 합]에 대해 60％ 이하로 하는 것이 바람직하다. 이에 의해, 낮은 전기 저항률로 높은 플라즈마 산화 내성을 양립시킬 수 있다. 보다 바람직하게는, 제2 층(Z)(5b)의 막 두께는 10㎚ 이상이고, Cu 합금막 전체 막 두께에 대해 50％ 이하이다.
또한, 제2 층(Z)(5b)의 막 두께의 상한은 배선막 자체의 전기 저항률을 주로 고려하여 적절하게 결정하면 되고, 100㎚ 이하인 것이 바람직하고, 80㎚ 이하인 것이 보다 바람직하다. 또한, Cu 합금막 전체 막 두께에 대한 제1 층(X)(5a)의 비율의 하한도 특별히 한정되지 않지만, 플라즈마 산화 내성 향상 효과를 고려하면, 대략 15％로 하는 것이 바람직하다.
Cu 합금막 전체[제1 층(X)(5a)＋제2 층(Z)(5b)]의 막 두께는 대략 200㎚ 이상 600㎚ 이하인 것이 바람직하고, 250㎚ 이상 400㎚ 이하인 것이 보다 바람직하다.
또한, 상술한 제2 층(Z)(5b)의 형성에 의한 플라즈마 산화 내성 향상 효과를 최대한 유효하게 발휘시키기 위해서는, 상기 Z군 원소의 함유량과 제2 층(Z)의 막 두께를 따로따로 제어하는 것이 아니라, 서로 관련지어 제어하는 것이 바람직하다. 본 발명자들의 실험 결과에 따르면, 플라즈마 산화 내성 향상 작용은 제2 층(Z)(5b)에 존재하는 Z군 원소의 총량에 밀접하게 관련되어 있는 것이 판명되었기 때문이다. 구체적으로는, 예를 들어, 상기 Z군 원소의 함유량이 적은 경우에는 제2 층(Z)(5b)의 막 두께를 두껍게 할 수 있고, 한편, 제2 층(Z)(5b)의 막 두께가 얇은 경우에는 상기 Z군 원소의 함유량을 많게 하는 등의 제어를 행할 수 있다.
본 발명에 사용되는 Cu 합금막을 TFT의 반도체층에 접속시키는 데 있어서, 도 1에 도시한 바와 같이 산화물 반도체층(4)과 Cu 합금막(5)[상세하게는, 제1 층(X)(5a)]을 직접 접속시켜도 되고, 혹은 도 2에 도시한 바와 같이 산화물 반도체층(4)과 Cu 합금막(5)[상세하게는, 제1 층(X)(5a)]의 계면에 Mo이나 Ti 등의 고융점 금속으로 이루어지는 배리어 메탈층(10)을 설치한 3층 구조로 해도 된다. 도 2의 구성에 따르면, 산화물 반도체층(4)과 Cu 합금막(5)의 밀착성이 한층 높아진다.
이상, 본 발명을 가장 특징짓는 Cu 합금막에 대해 설명하였다. 본 발명에 사용되는 Cu 합금막은 상기와 같이 플라즈마 산화 내성이 우수하므로, 보호막과 직접 접촉하는 배선막 및 전극용 막으로서 적절하게 사용된다. 본 발명에서는, 바람직하게는 소스 전극 및/또는 드레인 전극이 상기 Cu 합금막으로 구성되어 있고, 그 밖의 배선부(예를 들어, 게이트 전극)의 성분 조성에 대해서는 특별히 한정되지 않는다. 예를 들어, 도 1에 있어서, 게이트 전극, 주사선(도시하지 않음), 신호선에 있어서의 드레인 배선부(도시하지 않음)도, 상기 Cu 합금막으로 구성되어 있어도 되고, 이 경우, TFT 기판에 있어서의 Cu 합금 배선의 전체를 동일한 성분 조성으로 할 수 있다.
본 발명은 상기 Cu 합금막에 특징이 있고, 그 밖의 구성 요건은 특별히 한정되지 않는다.
예를 들어, 산화물 반도체층(4)으로서는, 액정 표시 장치 등에 사용되는 산화물 반도체이면 특별히 한정되지 않고, 예를 들어 In, Ga, Zn, Ti 및 Sn으로 이루어지는 군으로부터 선택되는 적어도 1종의 원소를 포함하는 산화물로 이루어지는 것이 사용된다. 구체적으로는 상기 산화물로서, In 산화물, In-Sn 산화물, In-Zn 산화물, In-Sn-Zn 산화물, In-Ga 산화물, Zn-Sn 산화물, Zn-Ga 산화물, In-Ga-Zn 산화물, Zn 산화물, Ti 산화물 등의 투명 산화물이나 Zn-Sn 산화물에 Al이나 Ga을 도핑한 AZTO, GZTO를 들 수 있다.
또한, 화소 전극을 구성하는 투명 도전막(8)으로서는, 액정 표시 장치 등에 통상 사용되는 산화물 도전막을 들 수 있고, 예를 들어 In, Ga, Zn 및 Sn으로 이루어지는 군으로부터 선택되는 적어도 1종의 원소를 포함하는 산화물로 이루어지는 도전막을 들 수 있다. 대표적으로는, 아몰퍼스 ITO나 poly-ITO, IZO, ZnO 등이 예시된다.
또한, 산화물 반도체 상에 형성되는 보호막(6)은 특별히 한정되지 않고, 표시 장치의 분야에서 통상 사용되는 것, 예를 들어 질화실리콘, 산화실리콘, 산질화실리콘 등을 들 수 있다. 단, 산화물 반도체는, 환원 분위기 하에서는 그 우수한 특성이 상실되므로, 산화물 반도체의 특성을 유효하게 발휘시킨다고 하는 관점에서 보면, 산성 분위기 하에서 성막이 가능한 산화실리콘이나 산질화실리콘의 사용이 바람직하다. 상세하게는, 보호막(6)은 반드시 단일의 화합물(예를 들어, 산화실리콘만)로 구성되어 있을 필요는 없고, 산화물 반도체의 특성을 유효하게 발휘시킬 정도의 산소를 적어도 포함하는 절연성의 막이면, 본 발명에 사용할 수 있다.
또한, 게이트 절연막(3)도 특별히 한정되지 않고, 표시 장치의 분야에서 통상 사용되는 것, 예를 들어 질화실리콘, 산화실리콘, 산질화실리콘 등을 들 수 있다. 게이트 절연막(3)의 종류는 보호막(6)과 동일한 종류여도 되고, 달라도 된다.
기판(1)은 액정 표시 장치 등에 사용되는 것이면 특별히 한정되지 않는다. 대표적으로는, 글래스 기판 등으로 대표되는 투명 기판을 들 수 있다. 글래스 기판의 재료는 표시 장치에 사용되는 것이면 특별히 한정되지 않고, 예를 들어 무알칼리 글래스, 고변형점 글래스, 소다라임 글래스 등을 들 수 있다. 혹은, 플렉시블 수지 필름, 금속 호일 등을 사용할 수도 있다.
상기 배선 구조를 구비한 표시 장치를 제조하는 데 있어서는, 본 발명의 규정을 만족시키고, 또한 Cu 합금막의 열처리ㆍ열이력 조건을 상술한 추장되는 조건으로 하는 것 이외는, 특별히 한정되지 않고, 표시 장치의 일반적인 공정을 채용하면 된다.
(실시예)
이하, 실시예를 들어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이하의 실시예에 의해 제한되지 않고, 상기ㆍ하기의 취지에 적합할 수 있는 범위에서 적절하게 개변하여 실시하는 것도 가능하고, 그들은 모두 본 발명의 기술적 범위에 포함된다.
(실시예 1)
본 실시예에서는 하기의 방법에 의해, 보호막 형성 프로세스를 모의한 시료를 제작하여, 전기 저항 및 습식 에칭 시의 가공성을 측정하는 동시에, Cu 합금막의 표면에 형성된 산화층의 두께를 측정하였다.
(시료의 제작)
우선, 글래스 기판(코닝사제 EagleXG, 직경 50.8㎜×두께 0.7㎜)을 준비하고, 제1 층(X)으로서 순Cu, 제2 층(Z)으로서 표 1에 나타내는 다양한 원소를 포함하는 Cu-Z 합금이 적층된 Cu 합금막을, 이하의 스퍼터링법에 의해 제작하였다(표 1의 No.3 내지 38). 비교를 위해, No.1에서는 제2 층(Z)으로서 순Cu를, No.2에서는 제2 층(Z)으로서 순Mo막이 적층된 시료를 제작하였다. 각 층의 막 두께는 표 1에 나타낸 바와 같다.
스퍼터링 조건
스퍼터링 장치:시마츠 제작소제의 상품명 「HSM-552」
DC 마그네트론 스퍼터링법
배압:0.27×10-3㎩ 이하, Ar 가스압:0.27㎩
Ar 가스 유량:30sccm, 스퍼터 파워:DC260W,
극간 거리:50.4㎜, 기판 온도:실온
스퍼터링 타깃:
순Cu막의 형성에는 순Cu를 스퍼터링 타깃에 사용하고, 순Mo막의 형성에는 순Mo를 스퍼터링 타깃에 사용하였다. 또한, 다양한 원소를 포함하는 Cu 합금막의 형성에는 진공 용해법으로 작성한 스퍼터링 타깃을 사용하였다.
상기와 같이 하여 성막된 Cu 합금막의 조성은 ICP 발광 분광 분석 장치(시마츠 제작소제의 ICP 발광 분광 분석 장치 「ICP-8000형」)를 사용하여, 정량 분석하여 확인하였다.
다음에, 전처리로서 N2O 플라즈마 처리를 실시한 후, 플라즈마 CVD법에 의해 SiO2의 보호막(막 두께 150㎚)을 형성하였다. 이들의 처리는 삼코 주식회사제 「PD-200NL」을 사용하여, 동일 챔버 내에서 연속적으로 실시하였다. 각 처리의 상세한 조건은 이하와 같다.
N2O 플라즈마 처리 조건(전처리)
RF power:100W
가스 유량:N2O 100sccm
온도:150℃
처리 시간:5분
플라즈마 CVD법에 의한 보호막 성막 조건
RF power:100W
원료 가스:N2로 희석한 SiH4 가스 및 N2O 가스를 사용
가스 유량(sccm):N2O/SiH4/N2＝100/4/36
온도:150℃
(전기 저항의 측정)
상기와 같이 하여 제작된 각 시료(SiO2의 보호막 있음)의 전기 저항을 직류 4탐침법에 의해 실온에서 측정하였다. 비교를 위해, 상기한 각 시료에 있어서, SiO2의 보호막이 형성되어 있지 않은 단계에서 각 시료(SiO2의 보호막 없음)의 전기 저항을, 상기와 마찬가지로 하여 측정하였다.
본 실시예에서는 각 시료에 대해, SiO2의 보호막 없음인 경우의 전기 저항에 대한, SiO2의 보호막 있음인 경우의 전기 저항의 비가 1.20 이하인 것을, 합격(저전기 저항을 가짐)으로 평가하였다.
(가공성의 평가)
상기와 같이 하여 제작된 각 시료(SiO2의 보호막 있음)에 대해, 포토레지스트로서 TSMR8900(도쿄 오카사제)을 사용하여 라인 앤드 스페이스 패턴(50㎛ 간격)으로 가공한 후, 각 시료를 1㎝×4㎝의 사이즈로 잘라내어 시험편을 제작하고, 각 시험편을 에칭액에 침지하여 에칭 처리를 행하였다. 에칭 처리 조건은 이하와 같다.
에칭액:간토카가쿠 주식회사제 Cu-02
처리 온도:실온
약액량:100ml
처리 방법:정치(침지)
처리 시간:배선막의 에칭 제거를 확인할 수 있었던 시간을 100％로 했을 때, 그 150％(저스트 에칭으로부터 50％ 오버 에칭할 때까지)에 상당하는 시간까지 에칭을 행하였다.
계속해서, 레지스트를 제거하여, 시험편 단부면의 막의 단면을 SEM 전자 현미경(배율 30000배)으로 관찰하고, 에칭 후의 시험편의 Cu 합금막에 흠집이 있는 경우를 ×(가공성 불량)로 평가하고, 흠집이 없는 경우를 ○(가공성 양호)로 평가하였다. 여기서 흠집이라 함은, 에칭 영역의 단부 단면을 상기와 같이 SEM 관찰했을 때에, 제1 층의 에칭 단부에 비해, 제2 층의 에칭 단부가 명확하게 튀어나와 남아 있는 것을 말한다. 참고를 위해, 도 5에, 흠집이 남아 있는 경우의 에칭 영역의 단부 단면의 상태를 도시한다.
(산화층의 두께의 측정)
상기와 같이 하여 제작된 각 시료(SiO2의 보호막 있음)에 대해, Cu 합금막의 단면을 TEM으로 관찰(배율 30만배)하여, 표면에 형성된 산화막의 막 두께를 측정하였다.
본 실시예에서는 No.1(제1 층 및 제2 층이 모두 순Cu)에 대해, 0.75배 이하의 산화층 막 두께를 갖는 것을 ○(플라즈마 산화 내성이 우수함)로 판정하고, 0.75배 초과인 것을 ×로 평가하였다.
이들의 결과를 표 1에 정리하여 나타낸다. 또한, 표 1의 최우측란에는 「종합 판정」의 란을 마련하여, 본 실시예에서 평가한 항목(전기 저항, 가공성, 산화층 두께)의 전체가 ○인 것을 합격(○)으로 평가하고, 상기 항목의 적어도 하나가 ×인 것을 불합격(×)으로 판정하였다.
Figure pct00001
표 1로부터, 본 발명의 요건을 만족시키는 적층 구조의 Cu 합금막을 구비한 No.6 내지 13.15 내지 20, 22 내지 26, 28 내지 32, 34 내지 38은 플라즈마 산화 내성이 우수한 동시에, Cu 합금막 전체의 전기 저항도 낮고, 가공성도 양호했다.
이에 대해, 제2 층(Z)을 구성하는 Z군 원소의 함유량이 적은 No.3 내지 5, 14, 21, 27, 33은 Z군 원소에 의한 첨가 효과가 충분히 발휘되지 않아, 산화층의 두께가 두꺼워져 플라즈마 산화 내성이 떨어져 있다. 또한, Z군 원소의 함유량이 적고, 제2 층(Z)의 막 두께가 50㎚로 얇은 No.3, 21, 27 및 33에서는 전기 저항도 높아졌지만, 이는 플라즈마 산화 내성이 충분 발휘되지 않아 산화층이 성장하고, 산화되어 있지 않은 제2 층(Z)의 막 두께가 감소하므로 전기 저항이 높아졌다고 사료된다.
참고를 위해, 상기 No.1(순Cu를 사용한 종래예)의 단면 TEM 사진을 도 3에 도시하고, No.10(본 발명예)의 단면 TEM 사진을 도 4에 도시한다. 양자를 비교하면, 도 4에 도시하는 본 발명예에 따르면, 도 3에 도시하는 종래예에 비해, Cu 산화층의 형성이 현저하게 억제되어 있는 것을 알 수 있다.
또한, 제2 층(Z)으로서 순Mo를 사용한 No.2에서는, 산화층은 거의 형성되지 않았지만(표 1에는 기재하지 않음), 가공성이 저하되었다.
본 출원을 상세하게 또한 특정한 실시 형태를 참조하여 설명하였지만, 본 발명의 정신과 범위를 일탈하는 일 없이 다양한 변경이나 수정을 추가할 수 있는 것은 당업자에게 있어서 명백하다.
본 출원은 2011년 5월 13일 출원된 일본 특허 출원(일본 특허 출원 제2011-108765)에 기초하는 것이고, 그 내용은 여기에 참조로서 도입된다.
본 발명에 따르면, Cu 합금막으로서, 보호막에 직접 접속하는 측에 배치되어, 보호막 형성 과정에 있어서 Cu의 산화를 억제할 수 있는 원소를 포함하는 제2 층(Z)과, Cu 합금막 전체의 전기 저항 저감화에 기여하는 제1 층(X)의 적층 배선을 채용하고 있으므로, 산화물 반도체층을 사용한 표시 장치에 있어서, 보호막 형성 시의 플라즈마 처리에 있어서의 Cu 배선의 산화를, 기본적으로는 새롭게 특별한 공정을 설치하는 일 없이 종전의 형성 과정에 있어서, 유효하게 방지할 수 있는 기술을 제공할 수 있다.
1 : 기판
2 : 게이트 전극
3 : 게이트 절연막
4 : 산화물 반도체층
5 : 소스 전극ㆍ드레인 전극(Cu 합금막)
5a : 제1 층(X)
5b : 제2 층(Z)
6 : 보호막(절연막)
7 : 콘택트 홀
8 : 투명 도전막
10: 배리어 메탈층

Claims (5)

  1. 기판 상에, 기판측으로부터 순서대로, 박막 트랜지스터의 반도체층과, 전극에 사용되는 Cu 합금막과, 보호막을 구비한 배선 구조이며,
    상기 반도체층은 산화물 반도체로 이루어지고,
    상기 Cu 합금막은 기판측으로부터 순서대로, 제1 층(X)과 제2 층(Z)을 포함하는 적층 구조를 갖고,
    상기 제1 층(X)은 순Cu, 또는 Cu를 주성분으로 하는 Cu 합금이며 상기 제2 층(Z)보다도 전기 저항률이 낮은 Cu 합금으로 이루어지고,
    상기 제2 층(Z)은 Zn, Ni, Ti, Al, Mg, Ca, W, Nb, 희토류 원소, Ge 및 Mn으로 이루어지는 군으로부터 선택되는 적어도 1종의 원소 Z를 합계 2 내지 20원자％ 포함하는 Cu-Z 합금으로 이루어지고,
    상기 제2 층(Z)의 적어도 일부는 상기 보호막과 직접 접속되어 있는 것을 특징으로 하는, 배선 구조.
  2. 제1항에 있어서, 상기 제2 층(Z)의 막 두께가 5㎚ 이상 100㎚ 이하이고, Cu 합금막 전체 막 두께에 대해 60％ 이하인, 배선 구조.
  3. 제1항에 있어서, 상기 보호막은 산화실리콘 및 산질화실리콘 중 적어도 하나를 포함하는 것인, 배선 구조.
  4. 제2항에 있어서, 상기 보호막은 산화실리콘 및 산질화실리콘 중 적어도 하나를 포함하는 것인, 배선 구조.
  5. 제1항에 기재된 배선 구조를 구비한, 표시 장치.
KR1020137029806A 2011-05-13 2012-03-12 배선 구조 및 표시 장치 KR20130133083A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011108765A JP5171990B2 (ja) 2011-05-13 2011-05-13 Ｃｕ合金膜および表示装置
JPJP-P-2011-108765 2011-05-13
PCT/JP2012/056328 WO2012157326A1 (ja) 2011-05-13 2012-03-12 配線構造および表示装置

Publications (1)

Publication Number Publication Date
KR20130133083A true KR20130133083A (ko) 2013-12-05

Family

ID=47176668

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137029806A KR20130133083A (ko) 2011-05-13 2012-03-12 배선 구조 및 표시 장치

Country Status (6)

Country Link
US (1) US9024322B2 (ko)
JP (1) JP5171990B2 (ko)
KR (1) KR20130133083A (ko)
CN (1) CN103503117A (ko)
TW (1) TWI493623B (ko)
WO (1) WO2012157326A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160116894A (ko) * 2015-03-31 2016-10-10 한국알박(주) 박막 트랜지스터 및 그 제조 방법
US9824788B2 (en) 2014-11-11 2017-11-21 Samsung Display Co., Ltd. Metal wire having a copper layer and a barrier layer and display device including the same

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6006558B2 (ja) * 2012-07-17 2016-10-12 株式会社半導体エネルギー研究所 半導体装置及びその製造方法
JP6149712B2 (ja) * 2012-11-28 2017-06-21 住友金属鉱山株式会社 Ｃｕ配線保護膜、及びＣｕ合金スパッタリングターゲット
JP5724998B2 (ja) * 2012-12-10 2015-05-27 三菱マテリアル株式会社 保護膜形成用スパッタリングターゲットおよび積層配線膜
TWI508171B (zh) * 2013-02-05 2015-11-11 Ind Tech Res Inst 半導體元件結構及其製造方法
US10566455B2 (en) 2013-03-28 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20160204126A1 (en) * 2013-08-27 2016-07-14 Joled Inc. Thin-film transistor substrate and method for fabricating the same
US9991392B2 (en) * 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20160126991A (ko) * 2014-02-28 2016-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
US9824942B2 (en) 2014-04-15 2017-11-21 Joled Inc. Method of manufacturing thin-film transistor substrate including a copper alloy film
US20170207326A1 (en) * 2014-06-03 2017-07-20 Joled Inc. Method of manufacturing thin-film transistor substrate
US10134910B2 (en) 2014-11-28 2018-11-20 Sharp Kabushiki Kaisha Semiconductor device and production method therefor
US20170330900A1 (en) * 2014-11-28 2017-11-16 Sharp Kabushiki Kaisha Semiconductor device and production method therefor
CN107004719B (zh) * 2014-11-28 2020-07-03 夏普株式会社 半导体装置及其制造方法
WO2017002672A1 (ja) * 2015-06-29 2017-01-05 シャープ株式会社 半導体装置およびその製造方法
KR20170050729A (ko) * 2015-10-30 2017-05-11 엘지디스플레이 주식회사 유기 발광 표시 장치
US10510549B2 (en) * 2017-12-25 2019-12-17 United Microelectronics Corp. Method of fabricating a metal layer
TWI671913B (zh) * 2018-05-02 2019-09-11 友達光電股份有限公司 半導體裝置及其製造方法
CN108807518B (zh) 2018-05-28 2020-09-29 深圳市华星光电技术有限公司 电极结构及其制备方法、阵列基板
US20230110228A1 (en) * 2020-03-19 2023-04-13 Fuzhou Boe Optoelectronics Technology Co., Ltd. Thin-film transistor and preparation method therefor, and display substrate and display panel

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3220760B2 (ja) 1992-03-19 2001-10-22 株式会社日立製作所 半導体装置
WO2006025347A1 (ja) * 2004-08-31 2006-03-09 National University Corporation Tohoku University 銅合金及び液晶表示装置
JP3672256B2 (ja) * 2002-08-08 2005-07-20 インターナショナル・ビジネス・マシーンズ・コーポレーション エッチング液、薄膜トランジスタ・アレイ基板、薄膜トランジスタ・アレイ基板の製造方法および表示装置
US20050170643A1 (en) * 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
JP4330517B2 (ja) 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4542008B2 (ja) 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
US8853695B2 (en) 2006-10-13 2014-10-07 Kobe Steel, Ltd. Thin film transistor substrate including source-drain electrodes formed from a nitrogen-containing layer or an oxygen/nitrogen-containing layer
JP4355743B2 (ja) 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
US8535997B2 (en) 2008-07-03 2013-09-17 Kobe Steel, Ltd. Wiring structure, thin film transistor substrate, method for manufacturing thin film transistor substrate, and display device
JP2010065317A (ja) 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるＣｕ合金膜
KR101778223B1 (ko) * 2008-09-11 2017-09-15 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
WO2010064590A1 (en) * 2008-12-01 2010-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4567091B1 (ja) * 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
CN103972246B (zh) * 2009-07-27 2017-05-31 株式会社神户制钢所 布线结构以及具备布线结构的显示装置
CN102473734B (zh) * 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
KR101687311B1 (ko) * 2009-10-07 2016-12-16 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR101570482B1 (ko) * 2009-10-15 2015-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2011222567A (ja) 2010-04-02 2011-11-04 Kobe Steel Ltd 配線構造、表示装置、および半導体装置
JP2012027159A (ja) 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
TWI537400B (zh) 2011-12-06 2016-06-11 神戶製鋼所股份有限公司 觸控面板感測器用銅合金配線膜及其之製造方法、以及觸控面板感測器、以及濺鍍靶

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9824788B2 (en) 2014-11-11 2017-11-21 Samsung Display Co., Ltd. Metal wire having a copper layer and a barrier layer and display device including the same
KR20160116894A (ko) * 2015-03-31 2016-10-10 한국알박(주) 박막 트랜지스터 및 그 제조 방법

Also Published As

Publication number Publication date
US9024322B2 (en) 2015-05-05
TW201301394A (zh) 2013-01-01
CN103503117A (zh) 2014-01-08
TWI493623B (zh) 2015-07-21
WO2012157326A1 (ja) 2012-11-22
JP2012243779A (ja) 2012-12-10
US20140091306A1 (en) 2014-04-03
JP5171990B2 (ja) 2013-03-27

Similar Documents

Publication Publication Date Title
KR20130133083A (ko) 배선 구조 및 표시 장치
KR101320229B1 (ko) 배선 구조 및 배선 구조를 구비한 표시 장치
TWI437107B (zh) Display device
KR101408445B1 (ko) 배선 구조 및 그 제조 방법 및 배선 구조를 구비한 표시 장치
KR20130064116A (ko) 배선 구조 및 표시 장치
WO2012063588A1 (ja) 配線構造
WO2014104229A1 (ja) 薄膜トランジスタおよびその製造方法
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
WO2012132871A1 (ja) Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
KR20150038310A (ko) 박막 트랜지스터 및 표시 장치
KR20120048597A (ko) 반도체 장치, 반도체 장치를 갖는 액정 표시 장치, 반도체 장치의 제조 방법
JP2011049543A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP5491947B2 (ja) 表示装置用Ａｌ合金膜
JP2011049542A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP2012189725A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
JP2012189726A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
KR20160060216A (ko) 박막트랜지스터 기판
US10164118B2 (en) Semiconductor device and method for producing same
JP2012109465A (ja) 表示装置用金属配線膜
KR20170079537A (ko) 박막 트랜지스터 기판
JP2012212064A (ja) Ｃｕ合金膜、及びそれを備えた表示装置または電子装置

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment