TWI493623B - Wiring construction and display device - Google Patents

Wiring construction and display device Download PDF

Info

Publication number
TWI493623B
TWI493623B TW101108847A TW101108847A TWI493623B TW I493623 B TWI493623 B TW I493623B TW 101108847 A TW101108847 A TW 101108847A TW 101108847 A TW101108847 A TW 101108847A TW I493623 B TWI493623 B TW I493623B
Authority
TW
Taiwan
Prior art keywords
layer
film
copper alloy
copper
protective film
Prior art date
Application number
TW101108847A
Other languages
English (en)
Other versions
TW201301394A (zh
Inventor
Aya Miki
Toshihiro Kugimiya
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of TW201301394A publication Critical patent/TW201301394A/zh
Application granted granted Critical
Publication of TWI493623B publication Critical patent/TWI493623B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Conductive Materials (AREA)
  • Physical Vapour Deposition (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

配線構造及顯示裝置
本發明係關於在基板上，由基板側起依序具備：薄膜電晶體之半導體層、使用於電極的Cu合金膜、以及保護膜之配線構造，該半導體層係由氧化物半導體所構成的氧化物半導體層構成的配線構造及具備該配線構造之顯示裝置。本發明之配線構造，例如代表性地使用於液晶顯示裝置或有機EL(電致發光)顯示裝置等之顯示裝置。
近年來，在顯示裝置的領域，3D顯示裝置或有機EL顯示裝置的市場擴大，隨著對高精細化．高畫質化的要求變大，高移動度的半導體材料之氧化物半導體，或低電阻的Cu配線材料受到矚目。氧化物半導體，與從前的a-Si想比，估計有約10倍以上的高移動度。此外，銅比鋁電阻更低，鋁的電阻率為2.5×10-6 Ω‧cm，銅的電阻率低到1.6×10-6 Ω‧cm。
然而，使用於顯示裝置的薄膜電晶體(TFT)為了要抑制TFT特性的經時劣化，必須要在TFT的通道區域形成SiOX 、SiNX 、SiON、AlOX 等絕緣體氧化物膜所構成的保護膜(鈍化層)。此保護膜，通常藉由使用電漿的CVD法或濺鍍法形成(成膜)。例如，作為藉由電漿CVD法形成SiOX 保護膜的方法，係進行將SiH4 與N2 O之混合氣體在工業用頻率13.56MHz之高頻電漿中使其反應形成 SiOX ，於氧化物半導體膜上堆積等方法。此外，還被提出了Al2 O3 之保護膜，以包含氧的反應性濺鍍法成膜的方法。
但是，形成保護膜時，使藉由電漿高速化的自由基或分子衝擊氧化物半導體的表面，所以會對氧化物半導體層加以電漿損傷，由保護膜擴散出氫等，而使氧化物半導體層導體化。在此，為了防止伴隨著保護膜形成時之氧化物半導體表面的缺陷(損傷)之TFT特性的降低，例如在非專利文獻1，提出了在形成保護膜之前將N2 O電漿照射(保護膜形成前之電漿處理)於氧化物半導體表面，使氧化物半導體表面預先被過剩氧化而使氧化物半導體層非導體化的方法。
在這樣使用了氧化物半導體層的顯示裝置，在保護膜形成步驟或者在其之前，進行了使用N2 O等包含氧原子的氣體之電漿處理(電漿環境下之膜形成或除去表面層)，但在當時，使用於源極-汲極電極等之Cu配線表面暴露於包含氧原子的電漿，所以會有Cu配線表面氧化的問題。Cu配線的表面氧化的話，與被配置於其上方的保護膜之間的密接性變得不充分，恐有發生保護膜浮起等配線不良之虞，而且與透明導電膜之接觸電阻會上升，恐有發生電阻值分散的問題。此外，Cu配線的表面氧化而形成氧化層的話，Cu配線表面的粗糙度增大所以根據保護膜之覆蓋會不足。因此，來自外部的水分等容易浸入，無法得到保護膜原本的任務之抑制TFT特性的經時劣化的效果，恐 有引起配線氧化或腐蝕導致之不良。
到目前為止．例如下列專利文獻1~4所示，提出了幾種使用於半導體裝置的積體電路等之Cu配線的氧化防止技術。
其中於專利文獻1及2，揭示著藉由使添加鋁或矽的銅合金氧化而使鋁或矽擴散濃縮於配線表面附近，形成耐氧化性優異的氧化膜之形成方法。具體而言，前述方法，係利用TFT製造過程之300~500℃程度的退火處理(熱處理)，或是在退火處理之外，進行500℃以下的氧化熱處理形成特定的氧化膜者。此外，於專利文獻3，揭示了以覆蓋銅配線表面全體的方式形成鋁銅合金膜的方法。此外，於專利文獻4，揭示著藉由於銅配線表面形成磷化銅、硼化銅、溴化銅、氮化銅之銅化合物層而抑制蝕刻劑或光阻劑剝離液導致的氧化之技術。
〔先前技術文獻〕 〔專利文獻〕
〔專利文獻1〕日本專利特開平6-177128號公報
〔專利文獻2〕日本專利特開平6-177117號公報
〔專利文獻3〕日本專利特開平5-102155號公報
〔專利文獻4〕日本專利特開2000-165002號公報
〔非專利文獻〕
〔非專利文獻1〕J.Park等人，Appl.Phys.Lett.,1993,053505(2008)
但是，專利文獻1及2之技術，並無法直接適用於本發明所揭示之電漿製程中之銅配線的氧化防止。於專利文獻3之技術，有必要使鋁銅合金膜中的鋁的組成比為0.3以上，為此製程會變得繁雜，製程負荷也變大。於專利文獻4之技術，有必要採新的電漿處理，製程成本會增大。
如此，前述之專利文獻之方法均未直接意圖防止使用氧化物半導體層之顯示裝置之銅配線的氧化，特別是未曾從提供抑制在保護膜形成時之電漿處理導致的銅配線的氧化之技術(例如在不新設步驟之從前的保護膜形成過程中提供得以有效防止的技術)的觀點來進行檢討。
因而，於使用氧化物半導體層的顯示裝置，期盼著提供可以有效防止保護膜形成時(除了形成步驟以外，還包含如前述非專利文獻1那樣於形成前的處理步驟)之電漿處理導致之銅配線的氧化之技術。
本發明係著眼於前述情形而完成之發明，目的在於提供於使用氧化物半導體層的顯示裝置，例如不新設特別的步驟而於從前的形成過程，可以有效防止保護膜形成時之電漿處理導致的銅配線的氧化之技術。
本發明提供以下的配線構造及顯示裝置。
(1)於基板之上，由基板側起依序具備薄膜電晶體 之半導體層、使用於電極的銅合金膜、保護膜之配線構造，特徵為：前述半導體層由氧化物半導體所構成，前述銅合金膜，由基板側起依序具有包含第一層(X)與第二層(Z)之層積構造，前述第一層(X)係純銅，或以銅為主成分的銅合金且比前述第二層(Z)電阻率更低的銅合金所構成，前述第二層(Z)係由Zn、Ni、Ti、Al、Mg、Ca、W、Nb、稀土類元素、Ge、及Mn所構成的群所選擇之至少1種元素Z合計含有2~20原子百分比之Cu-Z合金所構成，前述第二層(Z)之至少一部分，與前述保護膜直接連接著。
(2)前述第二層(Z)之膜厚為5nm以上100nm以下，且對銅合金膜全膜厚為60%以下之記載於(1)之配線構造。
(3)前述保護膜，包含氧化矽及氧氮化矽之中至少一種之記載於(1)之配線構造。
(4)前述保護膜，包含氧化矽及氧氮化矽之中至少一種之記載於(2)之配線構造。
(5)具備(1)~(4)之任一之配線構造的顯示裝置。
根據本發明，因為採用作為銅合金膜，被配置於直接連接於保護膜之側，包含在保護膜形成過程可以抑制銅的氧化的元素之第二層(Z)，與對於銅合金膜全體的電阻 減低有所貢獻的第一層(Z)之層積配線，所以於使用氧化物半導體層之顯示裝置，可以基本上不新設特別的步驟而於從前的形成過程，可以有效防止保護膜形成時之電漿處理之銅配線的氧化之技術。
本發明的特徵部分，係於使用氧化物半導體層之顯示裝置(由基板側起依序，具備薄膜電晶體之氧化物半導體層、使用於電極的銅合金膜、保護膜之顯示裝置)，為了簡便且生產性良好地防止保護膜形成時之電漿處理之銅配線的氧化，而作為前述銅配線膜，使用由特定的層積構造所構成的銅合金膜。詳細地說，前述銅合金膜，由基板側起依序以包含第一層(X)與第二層(Z)的層積構造來構成，其至少一部分與保護膜直接連接的第二層(Z)，係以包含防止保護膜形成時之電漿處理之銅配線的氧化的元素(以下，稱為提高電漿氧化耐受性元素，亦有以Z群元素總稱的場合)之銅合金構成的，藉此，於使用電漿的保護膜形成製程，藉由Z群元素優先氧化而可以抑制銅的氧化。另一方面，被配置於前述第二層(Z)之下的第一層(X)，係電阻率低的元素(純銅，或以銅為主成分的銅合金且比前述第二層(Z)電阻率更低的銅合金)構成，藉此，可以謀求銅合金膜全體的電阻率的減低。藉由採這樣的層積構造，電阻率與鋁相比更低的銅原本的特性可以有效地發揮到最大限度，而且特別是可以有效地抑制使用 氧化物半導體層時的問題(保護膜形成製程之銅配線的氧化導致TFT特性劣化)。
而且，根據本發明的話，較佳者為具有對於使用從前的電漿CVD法或電漿濺鍍法等之保護膜形成步驟不需要施以新的處理，就可以直接因襲從前的製程，同時防止保護膜形成時之銅配線的氧化之優點。如前所述保護膜通常藉由使用N2 O等含氧原子的原料氣體之電漿CVD等來成膜，較佳者為保護膜形成之前，也如前述非專利文獻1所記載的使用含有氧原子的原料氣體之電將來進行前處理，但使用於本發明的Z群元素，藉由這些之電漿的成膜處理或前處理，擴散於銅膜表面而比銅元素更優先被氧化，所以在與保護膜之界面形成抑制銅的氧化之氧化障壁層。亦即，Z群元素添加導致之氧化障壁層的形成，即使不特地施以特別的熱處理，也可以在保護膜形成之熱履歷及原料氣體氛圍之中，極自然地進行，所以由生產性或成本的觀點來看也可以說是極為有用的方法。當然，供形成前述氧化障壁層之用的熱處理，在例如根據電漿之成膜處理之前不另行進行亦可，這種態樣也包含於本發明的範圍內。
在本書，使用於第二層(Z)之元素，亦即，保護膜形成時之防止電漿處理導致銅配線的氧化之元素，亦會以提高電漿氧化耐受性元素，或者Z群元素來總稱。此外，於本說明書中，「保護膜形成時」，不僅指成膜保護膜的步驟，如非專利文獻1那樣包含保護膜成膜前的前處理步驟，具體而言，意味著使用含有氧原子的氣體之電漿之成 膜處理(除CVD外，包含濺鍍等之PVD)，以及該成膜處理之前的使用含有氧原子的電漿處理雙方。
以下，參照圖1(進而包括圖2)同時詳細說明本發明之配線構造。圖1與圖2，係在氧化物半導體層4與銅合金膜5〔詳言之，為第一層(X)5a〕之間，只有未被配置障壁金屬層10(圖1)，或配置障壁金屬層(圖2)這一點有所不同，其他則為相同。但是，本發明的要旨並不限於這些圖，只要具備本發明的要件，當然也包含其他態樣。例如圖1(極圖2)為底閘構造之TFT陣列基板之例，但不限於此，例如也可以適用於頂閘構造之TFT陣列基板。
如圖1所示，於基板1上被形成閘極電極2及閘極絕緣膜3，於其上被形成氧化物半導體層4。於氧化物半導體層4上被形成銅合金之源極．汲極電極5，於其上被形成保護膜6，透過接觸孔7透明導電膜8被導電連接於汲極電極5。
首先，說明本發明最具有特徵之源極電極．汲極電極5的銅合金膜。銅合金膜，如圖1所示由基板側起依序，具有包含第一層(X)5a與第2層(Z)5b的層積構造，第二層(Z)5b之至少一部分，與保護膜6直接連接著。
其中第一層(X)5a，為純銅，或以銅為主成分之銅合金，且比第二層(Z)5b電阻率更低的銅合金來構成。藉由這樣設置第一層(X)5a，可以把銅合金膜全體的電阻率抑制得很低。
第一層(X)之「以銅為主成分」，意味著構成材料的元素之中銅的質量或者原子數最多，由電阻率的觀點來看銅實質上為95原子%以上為較佳。
此外，「以比第二層(Z)電阻率還低的銅合金」，細雨提高電將耐受性作用優異的Cu-Z合金所構成的第二層(Z)相比電阻率變低的方式，適切地控制第一層(X)5a之合金元素的種類及/或含量即可。電阻率低的元素(大致為純銅附近之低元素)，參照文獻記載的數值等，可以由習知之元素中容易選擇出。但是，即使是電阻率高的元素，只要減少含量(大致為0.05~1原子百分比程度)也可以減低電阻率，所以可適用於第一層(X)的前述合金元素，不一定限定為電阻率低的元素。具體而言，例如最好使用銅-0.5原子百分比鎳、銅-0.5原子百分比鋅、銅-0.3原子百分比錳等。可適用於第一層(X)的前述合金元素，亦可包含氧氣體或氮氣體之氣體成分，例如可以使用Cu-O或Cu-N等。又，比第二層(Z)電阻率更低的銅合金，包含前述之可適用的元素，實質上的殘餘部分為銅極不可避免的不純物。作為不可避免的不純物，可以舉出Fe、Si、O、N、C等，容許含有至200ppm程度。
本發明最具特徵之第二層(Z)5b，係由Zn、Ni、Ti、Al、Mg、Ca、W、Nb、稀土類元素、Ge、及Mn構成的群(Z群)所選擇的至少1種之Z群元素(提高電漿氧化耐受性元素)合計包含2~20原子%之Cu-Z合金所構成的。這些元素可以單獨含有，亦可併用2種以上。單獨含 有的場合，單獨之量只要滿足前述範圍即可，含有2種以上的場合，只要合計量滿足前述範圍即可。這些元素，作為防止保護膜形成時之電漿處理導致銅配線的氧化的元素，而由龐大數量的基礎實驗來選出的。應該是這些元素固溶的銅合金暴露於保護膜形成過程之熱履歷與含有氧原子的電漿時，前述Z群元素擴散至銅膜的表面，比銅元素優先被氧化而成為抑制銅的氧化之障壁層。進而如後述的實施例所示，前述Z群元素，對濕式蝕刻性也極為優異。
作為使用於本發明之稀土類元素，可以舉出在鑭系元素(週期表上原子序57之鑭起直到原子序71之鎦(Lu)為止合計15個元素)外加上Sc(鈧)、Y(釔)之元素群。在本發明可以單獨使用或者並用2種以上之這些元素，前述稀土類元素的含量，在單獨含有時為單獨之量，在含有2種以上時為合計量。較佳之稀土類元素，係由釹(Nd)、釓(Gd)、鑭(La)、釔(Y)、鈰(Ce)、鐠(Pr)及鏑(Dy)構成的群所選擇之1種以上的元素。
前述Z群元素之中較佳者為Mn、Ni、Ge、Zn、Mg，更佳者為Mn、Ni、Zn。因為這些元素是在前述表面呈現非常強烈之濃化現象的元素。亦即，這些元素，藉由保護膜形成時之熱履歷或含有氧原子的電漿而由膜的內側朝向外側(膜表面側)移動。往界面之前述元素的移動，是藉由保護膜形成製程之包含氧原子的電漿而形成前述元素的氧化物之現象成為驅動力，進而更進一步促進。結果，應該是藉由於銅配線表面形成前述元素之氧化物層而抑制銅 的氧化。
如此般根據Z群元素之優先氧化之氧化障壁層，較佳者為在藉由濺鍍法形成銅合金膜之後，(I)藉由保護膜形成前之電漿處理(除了CVD法以外，也包含使用電漿之濺鍍等PVD法)來形成亦可，或者是(II)藉由保護膜形成時之電漿成膜處理(除了CVD法以外，也包含使用電漿之濺鍍等之PVD法)來形成亦可。藉由前述(I)及(II)之任一方法，TFT元件全體都暴露於電漿而被附加熱履歷，所以Z群元素優先進行氧化。從而，前述(I)及(II)可以單獨進行，亦可在(I)之後進行(II)。後者的場合，考慮到生產性的話，建議在同一真空室內，進行CVD或者PVD。
前述(I)及(II)亦可在保護膜形成步驟之中進行，或者亦可在保護膜形成之前，另行進行例如相當於前述(I)之熱處理。
詳言之，首先，藉由濺鍍法把構成前述第一層(X)5a的材料成膜形成第一層(X)5a之後，於其上藉由濺鍍法把構成前述第二層(Z)5b的材料成膜形成第二層(Z)5b，成為層積構成。使用濺鍍法的話，可以成膜與濺鍍靶材幾乎相同組成的銅合金膜，所以藉由調整濺鍍靶的組成，可以調整銅合金膜的組成。濺鍍靶的組成，亦可使用不同組成的銅合金靶來調整，或者是亦可藉由對純銅靶上置(chip on)合金元素之金屬而進行調整。又，在濺鍍法，會在成膜之合金膜組成與濺鍍靶之組成之間產生些許偏 離。但是該偏離大致在數個原子百分比以內。在此，把濺鍍靶的組成控制在最大也只有±10原子%的範圍內的話，可以形成所要的組成之銅合金膜。
形成前述第一層(X)5a及第二層(Z)5b時之濺鍍條件，適當採用一般的條件即可。試舉使用於本發明之濺鍍條件之一例如下，但本發明之要旨不受其限縮。又，濺鍍條件亦可於各層的成膜有所不同，亦可為相同。
濺鍍氣體：氬氣
DC成膜功率：約0.28W/cm2
如此進行形成銅合金層積膜後，進行特定的圖案化之後，由覆蓋率的觀點來看最好是把剖面形狀加工為梯度角度45~60°程度之梯形狀。
其次，於第二層(Z)5b之上，藉由電漿處理形成保護膜6。成膜方法亦可使用CVD法，亦可使用濺鍍等PVD法，只要是通常使用於保護膜的成膜之方法，都可以適當選擇使氧化物半導體的特性最佳化的條件。
又，在根據前述電漿處理之保護膜6形成前，作為前處理進行電漿處理亦可。作為前述前處理例如可以進行非專利文獻1所記載之方法。
前述Z群元素之含量(單獨含有時為單獨之量，含2種以上時為2種以上之合計量)為2原子百分比以上。前述Z群元素的含量不滿2原子百分比的話，無法得到充分防止電漿導致的氧化之效果。前述Z群元素的含量越多對於形成氧化障壁層越有效。另一方面，前述Z群元素的含 量超過20原子百分比的話，除了銅合金膜(配線膜)自身(第一層+第二層)的電阻率變高以外，濺鍍靶的製造變得困難。由這些情形來看Z群元素的含量較佳的下限值為3原子百分比，更佳者為4原子百分比。此外，Z群元素含量之較佳的上限值為18原子百分比，更佳者為15原子百分比，進而更佳者為12原子百分比。
使用於本發明之Cu-Z合金膜，含前述元素，剩餘為銅及不可避免之不純物。作為不可避免的不純物，可以舉出Fe、Ag、P等，容許含有總量的0.1%以下。
如此般使用於本發明的銅合金膜，藉由採組成不同的第一層(X)5a與第二層(Z)5b之層積構成而使其發揮所要的特性，但為了要更有效果地發揮這些特性，特別是控制第二層(Z)5b的膜厚是有效的。具體而言，第二層(Z)5b的膜厚為5nm以上，對銅合金膜全膜厚〔第一層(X)5a與第二層(Z)5b之膜厚的和〕為60%以下為佳。藉此，可以兼顧低電阻率與高的電漿氧化耐受性。更佳者為第二層(Z)5b的膜厚為10nm以上，對銅合金膜全膜厚為50%以下。
又，第二層(Z)5b的膜厚的上限主要考慮配線膜自身的電阻率而適當決定即可，以100nm以下為佳，80nm以下為更佳。此外，對銅合金膜全膜厚之第一層(X)5a的比率的下限沒有特別限定，考慮到提高電漿氧化耐受性效果的話，大致以15%為佳。
銅合金膜全體〔第一層(X)5a+第二層(Z)5b〕之 膜厚，大致為200nm以上600nm以下為佳，250nm以上400nm以下為更佳。
又，為了使前述第二層(Z)5b之形成導致提高電漿氧化耐受性效果最大限度地有效發揮，並不分別控制前述Z群元素的含量與第二層(Z)的膜厚，而是相互關聯進行控制為佳。根據本案發明人等之實驗結果，判明了提高電漿氧化耐受性作用密切關聯於存在於第二層(Z)5b的Z群元素的總量。具體而言，例如能夠進行在前述Z群元素的含量很少的場合，可使第二層(Z)5b的膜厚增厚，另一方面，第二層(Z)5b的膜厚很薄的場合，可以增加前述Z群元素的含量等等之控制。
把使用於本發明的銅合金膜接觸於TFT之半導體層時，如圖1所示使氧化物半導體層4與銅合金膜5〔詳細的說，是第一層(X)5a〕直接連接亦可，或者是如圖2所示採用在氧化物半導體層4與銅合金膜5〔詳細的說，是第一層(X)5a〕之界面設置由鉬或鈦等高融點金屬所構成的障壁金屬層10之3層構造亦可。根據圖2的構成的話，可更進一步提高氧化物半導體層4與銅合金膜5之密接性。
以上，針對本發明最具特徵的銅合金膜進行了說明。使用於本發明的銅合金膜，如前所述在電漿氧化耐受性上很優異，所以適於作為與保護膜直接接觸的配線膜及電極用之膜來使用。在本發明，較佳者為源極電極及/或汲極電極以前述銅合金膜構成，針對其他配線部(例如閘極電 極)的組成沒有特別限定。例如，於圖1，閘極電極、掃描線(未圖示)、訊號線之汲極配線部(未圖示)也以前述銅合金膜構成為佳，在此場合，可以使TFT基板之銅合金配線之全部為同一成分組成。
本發明，於前述銅合金膜具有特徵，其他的構成要件沒有特別限定。
例如，作為氧化物半導體層4，只要是使用於液晶顯示裝置等的氧化物半導體即可沒有特別限制，例如，使用包含由In、Ga、Zn、Ti、及Sn所構成的群所選擇之至少1種元素的氧化物所構成者。具體而言，作為前述氧化物，可以舉出In氧化物、In-Sn氧化物、In-Zn氧化物、In-Sn-Zn氧化物、In-Ga氧化物、Zn-Sn氧化物、Zn-Ga氧化物、In-Ga-Zn氧化物、Zn氧化物、Ti氧化物等透明氧化物或於Zn-Sn氧化物摻雜Al或Ga之AZTO、GZTO。
此外，作為構成畫素電極的透明導電膜8，可舉出通常用於液晶顯示裝置等的氧化物半導體膜等，例如，使用包含由In、Ga、Zn、及Sn所構成的群所選擇之至少1種元素的氧化物所構成者。代表性者，例示為非晶質ITO或多晶ITO、IZO、ZnO等。
此外，被形成於氧化物半導體之上的保護膜6沒有特別限定，可以舉出顯示裝置領域通常使用者，例如氮化矽、氧化矽、氧氮化矽等。但是，氧化物半導體在還原氛圍下其優異特性會喪失，所以從有效發揮氧化物半導體的特性的觀點來看，使用可在酸性氛圍下成膜的氧化矽或氧氮 化矽為較佳。詳細地說，保護膜6，沒有必要一定以單一的化合物(例如僅有氧化矽)來構成，只要是至少含有有效發揮氧化物半導體的特性的程度之氧氣的絕緣性之膜，就可以使用於本發明。
此外，閘極絕緣膜3也沒有特別限定，可以舉出顯示裝置領域通常使用者，例如氮化矽、氧化矽、氧氮化矽等。閘極絕緣膜3的種類，可與保護膜6為同種類，亦可為不同種類。
基板1，只要是使用於液晶顯示裝置等的即可沒有特別限定。代表性的，可以舉以玻璃基板等為代表之透明基板。玻璃基板之材料只要是使用於顯示裝置者即可沒有特別限定，例如，可以舉出無鹼玻璃、高應變點玻璃、蘇打石灰玻璃等。或者是，也可以使用可撓樹脂膜、金屬箔等。
於製造具備前述配線構造之顯示裝置時，除了要滿足本發明的規定，且使銅合金膜的熱處理．熱履歷條件成為前述推薦的條件之外，沒有特別限定，只要採用顯示裝置之一般的步驟即可。
〔實施例〕
以下，舉出實施例更具體說明本發明，但本發明並不受限於以下之實施例，在適合下述的要旨之範圍適切改變而實施，這些也都包含於本發明的技術範圍。
實施例1
在本實施例，藉由下列方法，製作模擬保護膜形成製程之試料，測定電阻及濕蝕刻時的加工性，同時測定被形成於銅合金膜的表面之氧化層的厚度。
(試料的製作)
首先，準備玻璃基板(康寧公司製造EagleXG、直徑50.8mm×厚度0.7mm)，藉由以下的濺鍍法來製作出第一層(X)為純銅、第二層(Z)為包含表1所示的種種元素之Cu-Z合金被層積之銅合金膜(表1之No.3~38)。為了比較，在No.1第二層(Z)為純銅，在No.2第二層(Z)為純鉬層而製作被層積之試料。各層之膜厚如表1所示。
濺鍍條件
濺鍍裝置：島津製作所製造之商品名「HSM-552」
DC磁控管濺鍍法
背景壓：0.27×10-3 Pa以下、Ar氣壓：0.27Pa
Ar氣體流量：30sccm)、濺鍍功率：DC260W
極間距離：50.4mm、基板溫度：室溫
濺鍍靶：形成純銅膜時使用純銅為濺鍍靶，形成純鉬膜時，把純鉬用於濺鍍靶。此外，於含有種種元素的銅合金膜的形成，使用以真空溶解法製作之濺鍍靶。
如前所述地進行而成膜之銅合金膜的組成，以ICP發 光分光分析裝置(島津製作所製造之ICP發光分光分析裝置「ICP-8000型」)定量分析而確認。
其次，作為前處理實施N2 O電漿處理之後，藉由電漿CVD法形成SiO2 之保護膜(膜厚150nm)。這些處理，使用SAMCO(股)製造之「PD-200NL」，在同一真空室內連續地實施。各處理的詳細條件如下。
N2 O電漿處理條件(前處理)
RF power：100W
氣體流量：N2 O 100sccm
溫度：150℃
處理時間：5分
根據電漿CVD法之保護膜成膜條件
RF power：100W
原料氣體：使用以N2 稀釋之SiH4 氣體，及N2 O氣體
氣體流量(sccm)：N2 O/SiH4 /N2 =100/4/36
溫度：150℃
(電阻之測定)
藉由直流四探針法在室溫側訂了如前所述而製作之各試料(有SiO2 保護膜)之電阻。為了比較，於前述各試料，與前述同樣地進行而測定了未被形成SiO2 的保護膜的階段之各試料(無SiO2 保護膜)之電阻。
在本實施例，針對各試料，把有SiO2 保護膜的場合之電阻對沒有SiO2 保護膜的場合的電阻之比在1.20以下 者評估為合格(具有低電阻)。
(加工性的評估)
針對如前所述而製作之各試料(有SiO2 保護膜)，作為光阻使用SMR8900(東京應化公司製造)加工為線與間隔圖案(50μm間隔)之後，將各試料切出為1cm×4cm之尺寸製作試驗片，將各試驗片浸漬於蝕刻液進行蝕刻處理。蝕刻處理條件如下。
蝕刻液：關東化學(股)製造之Cu-02
處理溫度：室溫
藥業量：100ml
處理方法：靜置(浸漬)
處理時間：以可以確認配線膜之蝕刻除去的時間為100%時，直到相當於其150%(由適度蝕刻(just etching)起進行50%過度蝕刻(over etching)為止)的時間為止進行蝕刻。
其次，除去光阻，以SEM電子顯微鏡(倍率30000倍)觀察試驗片端面之膜的剖面，蝕刻後的試驗片之銅合金膜有檐的場合評估為×(加工性不良)，沒有檐的場合評估為○(加工性良好)。此處所謂的檐是如前所述SEM觀察蝕刻區域的端部剖面時，與第一層之蝕刻端相比，第二層的蝕刻端明顯伸出而殘留者。為供參考，於圖5圖示殘留檐的場合之蝕刻區域的端部剖面的形狀。
(氧化層的厚度之測定)
針對如前所述而製作之各試料(有SiO2 的保護膜)，以TEM觀察(倍率30萬倍)銅合金膜的剖面，測定被形成於表面的氧化膜的膜厚。
在本實施例，相對於No.1(第一層及第二層均為純銅)，具有0.75倍以下的氧化層膜厚者判定為○(電漿氧化耐受性優良)，超過0.75倍者評估為×。
這些結果整理顯示於表1。又，於表1的最右欄設有「綜合判定」之欄，在本實施例評估的項目(電阻、加工性、氧化層厚度)全部為○者評估為合格(○)，前述項目之至少一項為×者判定為不合格(×)。
由表1，具備滿足本發明的要件的層積構造之銅合金膜之No.6~13、15~20、22~26、28~32、34~38，電漿氧化耐受性優異，同時銅合金膜全體的電阻也低，加工性也良好。
對此，構成第二層(Z)的Z群元素的含量很少的No.3~5、14、21、27、33，無法充分Z群元素之添加效 果，氧化層的厚度變厚，而電漿氧化耐受性低劣。此外，Z群元素的含量很少，第二層(Z)的膜厚薄到50nm的No.3、21、27、及33，電阻也變高，但這應該是無法充分發揮電漿氧化耐受性而氧化層成長，未氧化的第二層(Z)的膜厚減少使得電阻變高的緣故。
為了參考，於圖3顯示前述No.1(使用純銅之從前例)的剖面TEM照片，於圖4顯示No.10(本發明例)之剖面TEM照片。比較二者，可以了解根據圖4所示之本發明例，與圖3所示之從前例相比，銅氧化層的形成顯著地被抑制。
此外，在作為第二層(Z)使用純Mo之No.2，氧化層幾乎未被形成(於表1沒有記載)，加工性降低。
以上參照特定的實施樣態詳細說明本申請案，但對於熟悉該項技藝者而言明顯可以在不逸脫本發明的精神與範圍的情況下再施以種種變更或修正，此亦應是為落入本發明之範圍。
本申請案係根據於2011年5月13日提出申請之日本申請案(特願2011-108765)而提出者，在本說明書參照其內容而將其納入。
〔產業上利用可能性〕
根據本發明，因為採用作為銅合金膜，被配置於直接連接於保護膜之側，包含在保護膜形成過程可以抑制銅的氧化的元素之第二層(Z)，與對於銅合金膜全體的電阻 減低有所貢獻的第一層(Z)之層積配線，所以於使用氧化物半導體層之顯示裝置，可以基本上不新設特別的步驟而於從前的形成過程，可以有效防止保護膜形成時之電漿處理之銅配線的氧化之技術。
1‧‧‧基板
2‧‧‧閘極電極
3‧‧‧閘極絕緣膜
4‧‧‧氧化物半導體層
5‧‧‧源極電極．汲極電極(銅合金膜)
5a‧‧‧第一層(X)
5b‧‧‧第二層(Z)
6‧‧‧保護膜(絕緣膜)
7‧‧‧接觸孔
8‧‧‧透明導電膜
10‧‧‧障壁金屬層
圖1係說明本發明之代表的配線構造(無障壁金屬)之概略剖面說明圖。
圖2係說明本發明之其他代表的配線構造(有障壁金屬)之概略剖面說明圖。
圖3係於實施例之表1的No.1所示的銅配線上形成保護膜(SiO2 )之，從前的配線構造之剖面TEM照片。
圖4係於實施例之表1的No.10所示的銅層積配線上形成保護膜(SiO2 )之，本發明的配線構造之剖面TEM照片。
圖5係供說明加工性的評估之檐之圖。
1‧‧‧基板
2‧‧‧閘極電極
3‧‧‧閘極絕緣膜
4‧‧‧氧化物半導體層
5‧‧‧源極電極．汲極電極(銅合金膜)
5a‧‧‧第一層(X)
5b‧‧‧第二層(Z)
6‧‧‧保護膜(絕緣膜)
7‧‧‧接觸孔
8‧‧‧透明導電膜

Claims (5)

  1. 一種銅合金膜配線構造，係於基板之上，由基板側起依序具備薄膜電晶體之半導體層、使用於電極的銅合金膜、藉由電漿處理形成的保護膜之配線構造，其特徵為：前述半導體層由氧化物半導體所構成，前述銅合金膜，由基板側起依序具有包含第一層(X)與第二層(Z)之層積構造，前述第一層(X)係純銅，或以銅為主成分的銅合金且比前述第二層(Z)電阻率更低的銅合金所構成，前述第二層(Z)係由Zn、Ni、Ti、Al、Mg、Ca、W、Nb、稀土類元素、Ge、及Mn所構成的群所選擇之至少1種元素Z合計含有2~20原子百分比之Cu-Z合金所構成，前述第二層(Z)之至少一部分，與前述保護膜直接連接著。
  2. 如申請專利範圍第1項之銅合金膜配線構造，其中前述第二層(Z)之膜厚為5nm以上100nm以下，且對銅合金膜全膜厚為60%以下。
  3. 如申請專利範圍第1項之銅合金膜配線構造，其中前述保護膜，包含氧化矽及氧氮化矽之中至少一種。
  4. 如申請專利範圍第2項之銅合金膜配線構造，其中前述保護膜，包含氧化矽及氧氮化矽之中至少一種。
  5. 一種具備銅合金膜配線構造之顯示裝置，其特徵為具備申請範圍第1項之銅合金膜配線構造。
TW101108847A 2011-05-13 2012-03-15 Wiring construction and display device TWI493623B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011108765A JP5171990B2 (ja) 2011-05-13 2011-05-13 Ｃｕ合金膜および表示装置

Publications (2)

Publication Number Publication Date
TW201301394A TW201301394A (zh) 2013-01-01
TWI493623B true TWI493623B (zh) 2015-07-21

Family

ID=47176668

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101108847A TWI493623B (zh) 2011-05-13 2012-03-15 Wiring construction and display device

Country Status (6)

Country Link
US (1) US9024322B2 (zh)
JP (1) JP5171990B2 (zh)
KR (1) KR20130133083A (zh)
CN (1) CN103503117A (zh)
TW (1) TWI493623B (zh)
WO (1) WO2012157326A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6006558B2 (ja) * 2012-07-17 2016-10-12 株式会社半導体エネルギー研究所 半導体装置及びその製造方法
JP6149712B2 (ja) * 2012-11-28 2017-06-21 住友金属鉱山株式会社 Ｃｕ配線保護膜、及びＣｕ合金スパッタリングターゲット
JP5724998B2 (ja) * 2012-12-10 2015-05-27 三菱マテリアル株式会社 保護膜形成用スパッタリングターゲットおよび積層配線膜
TWI508171B (zh) * 2013-02-05 2015-11-11 Ind Tech Res Inst 半導體元件結構及其製造方法
US10566455B2 (en) 2013-03-28 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JPWO2015029286A1 (ja) * 2013-08-27 2017-03-02 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板
US9991392B2 (en) * 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2015128774A1 (en) * 2014-02-28 2015-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
WO2015159328A1 (ja) 2014-04-15 2015-10-22 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板の製造方法
JP6311900B2 (ja) * 2014-06-03 2018-04-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板の製造方法
KR102408021B1 (ko) 2014-11-11 2022-06-13 삼성디스플레이 주식회사 금속배선 및 이를 포함하는 표시 장치
JP6251823B2 (ja) * 2014-11-28 2017-12-20 シャープ株式会社 半導体装置およびその製造方法
JP6259120B2 (ja) * 2014-11-28 2018-01-10 シャープ株式会社 半導体装置およびその製造方法
US10134910B2 (en) 2014-11-28 2018-11-20 Sharp Kabushiki Kaisha Semiconductor device and production method therefor
KR101677176B1 (ko) * 2015-03-31 2016-11-17 한국알박(주) 박막 트랜지스터 및 그 제조 방법
US10332968B2 (en) 2015-06-29 2019-06-25 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing the same
KR20170050729A (ko) * 2015-10-30 2017-05-11 엘지디스플레이 주식회사 유기 발광 표시 장치
US10510549B2 (en) * 2017-12-25 2019-12-17 United Microelectronics Corp. Method of fabricating a metal layer
TWI671913B (zh) * 2018-05-02 2019-09-11 友達光電股份有限公司 半導體裝置及其製造方法
CN108807518B (zh) * 2018-05-28 2020-09-29 深圳市华星光电技术有限公司 电极结构及其制备方法、阵列基板
US20230110228A1 (en) * 2020-03-19 2023-04-13 Fuzhou Boe Optoelectronics Technology Co., Ltd. Thin-film transistor and preparation method therefor, and display substrate and display panel

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011013683A1 (ja) * 2009-07-27 2011-02-03 株式会社神戸製鋼所 配線構造および配線構造を備えた表示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3220760B2 (ja) 1992-03-19 2001-10-22 株式会社日立製作所 半導体装置
JP3672256B2 (ja) * 2002-08-08 2005-07-20 インターナショナル・ビジネス・マシーンズ・コーポレーション エッチング液、薄膜トランジスタ・アレイ基板、薄膜トランジスタ・アレイ基板の製造方法および表示装置
US20050170643A1 (en) * 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
TWI282031B (en) * 2004-08-31 2007-06-01 Univ Tohoku Nat Univ Corp Copper alloy and a liquid crystal display device
JP4330517B2 (ja) 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4542008B2 (ja) 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
US8853695B2 (en) 2006-10-13 2014-10-07 Kobe Steel, Ltd. Thin film transistor substrate including source-drain electrodes formed from a nitrogen-containing layer or an oxygen/nitrogen-containing layer
JP4355743B2 (ja) 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
KR20110028313A (ko) 2008-07-03 2011-03-17 가부시키가이샤 고베 세이코쇼 배선 구조, 박막 트랜지스터 기판 및 그 제조 방법 및 표시 장치
JP2010065317A (ja) 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるＣｕ合金膜
KR101778223B1 (ko) * 2008-09-11 2017-09-15 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR101643204B1 (ko) * 2008-12-01 2016-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP4567091B1 (ja) * 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
CN105097946B (zh) * 2009-07-31 2018-05-08 株式会社半导体能源研究所 半导体装置及其制造方法
KR101687311B1 (ko) * 2009-10-07 2016-12-16 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR101570482B1 (ko) * 2009-10-15 2015-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2011222567A (ja) 2010-04-02 2011-11-04 Kobe Steel Ltd 配線構造、表示装置、および半導体装置
JP2012027159A (ja) 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
TWI537400B (zh) 2011-12-06 2016-06-11 神戶製鋼所股份有限公司 觸控面板感測器用銅合金配線膜及其之製造方法、以及觸控面板感測器、以及濺鍍靶

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011013683A1 (ja) * 2009-07-27 2011-02-03 株式会社神戸製鋼所 配線構造および配線構造を備えた表示装置

Also Published As

Publication number Publication date
US9024322B2 (en) 2015-05-05
TW201301394A (zh) 2013-01-01
WO2012157326A1 (ja) 2012-11-22
US20140091306A1 (en) 2014-04-03
CN103503117A (zh) 2014-01-08
JP2012243779A (ja) 2012-12-10
KR20130133083A (ko) 2013-12-05
JP5171990B2 (ja) 2013-03-27

Similar Documents

Publication Publication Date Title
TWI493623B (zh) Wiring construction and display device
TWI437107B (zh) Display device
TWI478308B (zh) Wiring construction and display device
TWI437697B (zh) Wiring structure and a display device having a wiring structure
KR101408445B1 (ko) 배선 구조 및 그 제조 방법 및 배선 구조를 구비한 표시 장치
US9305470B2 (en) Cu alloy film for display device and display device
TWI597849B (zh) Thin film transistor and method of manufacturing the same
TWI552342B (zh) Thin film transistor and manufacturing method thereof
TWI496197B (zh) Wiring structure
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
US10365520B2 (en) Wiring structure for display device
KR20120046237A (ko) 구리 전극을 갖는 박막 트랜지스터
TW201214623A (en) Wiring structure, display device, and semiconductor device
JP2012189726A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
JP2012109465A (ja) 表示装置用金属配線膜
JP2019079846A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees