KR101687311B1 - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR101687311B1
KR101687311B1 KR1020090094911A KR20090094911A KR101687311B1 KR 101687311 B1 KR101687311 B1 KR 101687311B1 KR 1020090094911 A KR1020090094911 A KR 1020090094911A KR 20090094911 A KR20090094911 A KR 20090094911A KR 101687311 B1 KR101687311 B1 KR 101687311B1
Authority
KR
South Korea
Prior art keywords
pattern
source
copper alloy
weight
etchant composition
Prior art date
Application number
KR1020090094911A
Other languages
English (en)
Other versions
KR20110037458A (ko
Inventor
최영주
이우근
류혜영
김기원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020090094911A priority Critical patent/KR101687311B1/ko
Priority to US12/772,836 priority patent/US8216865B2/en
Priority to CN201010205314.7A priority patent/CN102034745B/zh
Publication of KR20110037458A publication Critical patent/KR20110037458A/ko
Application granted granted Critical
Publication of KR101687311B1 publication Critical patent/KR101687311B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Nonlinear Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

표시 장치 및 이의 제조 방법에서, 표시 장치는 베이스 기판 상에 형성된 게이트 라인 및 게이트 전극을 포함하는 게이트 패턴, 산화물 반도체를 포함하는 반도체 패턴, 제1 구리 합금막을 포함하며, 산화물 반도체층과 제1 구리 합금막을 포함하는 데이터 금속층을 동시에 식각하는 식각액 조성물을 이용하여 형성된 데이터 라인, 소스 전극 및 드레인 전극을 포함하는 소스 패턴 및 드레인 전극과 전기적으로 연결된 화소 전극을 포함한다. 이에 따라, 생산성 및 제조 공정의 신뢰성을 향상시킬 수 있다.
구리망간 합금, 비과수 식각액 조성물, 불소 이온

Description

표시 장치 및 이의 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는 포토리소그래피(photolithography) 공정에 이용되는 구리 합금막 및 산화물 반도체층을 동시에 식각하는 식각액 조성물을 이용하여 제조된 표시 장치 및 이의 제조 방법에 관한 것이다.
일반적으로, 액정표시패널은 스위칭 소자 및 화소 전극을 포함하는 표시 기판, 상기 표시 기판과 대향하는 대향 기판과, 상기 표시 기판과 상기 대향 기판 사이에 개재되어 형성된 액정층을 포함한다. 상기 액정표시패널은 상기 액정층에 전압을 인가하여 광의 투과율을 제어하는 방식으로 화상을 표시한다.
상기 표시 기판은 절연 기판 상에 형성된 박막을 포토리소그래피 공정을 통해 패터닝함으로써 형성된 다수의 박막 패턴들을 포함한다. 상기 박막 패턴들 각각은 상기 박막 상에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 식각 방지막으로 이용하여 상기 박막을 식각함으로써 형성할 수 있다. 상기 박막의 성질에 따라 상기 포토리소그래피 공정은 건식 식각 또는 습식 식각으로 행해질 수 있 다. 상기 박막이 금속을 포함하는 경우에는 일반적으로 식각액 조성물을 이용하여 상기 박막을 패터닝하고, 상기 박막이 산화 실리콘 등을 포함하는 절연층일 경우에는 일반적으로 식각 가스를 이용하여 상기 박막을 패터닝할 수 있다.
하나의 박막 패턴을 형성하기 위해서는, 상기 박막 패턴의 디자인을 포함하는 하나의 마스크를 이용하지만 최근에는 고가의 마스크 사용을 최소화시키기 위해서 또는 공정의 단순화를 위해서 하나의 마스크를 이용하여 적어도 2개 이상의 박막 패턴들을 형성하기도 한다. 그러나, 하나의 마스크를 이용한다 하더라도 상기 박막들의 성질이 서로 다른 경우에는 서로 다른 방식으로 식각 공정이 수행되므로, 실질적으로 공정 수를 줄일 수는 없다.
한편, 구리는 전기 전도도가 탁월하고 부존량이 풍부한 금속으로서, 알루미늄이나 크롬에 비해 저저항 배선을 구현할 수 있다. 그러나, 구리를 포함하는 금속막은, 상기 금속막의 하부에 형성된 하부막이 산소 원자를 포함하는 경우에 상기 하부막과의 접착력이 현저하게 떨어지는 문제점이 있어, 그 활용에 한계가 있다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 생산성 및 제조 공정의 신뢰성을 향상시킨 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 장치의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 게이 트 패턴, 반도체 패턴, 소스 패턴 및 화소 전극을 포함한다. 상기 게이트 패턴은 베이스 기판 상에 형성되고, 게이트 라인 및 게이트 전극을 포함한다. 상기 반도체 패턴은 상기 게이트 패턴을 포함하는 베이스 기판 상에 형성되고, 산화물 반도체를 포함한다. 상기 소스 패턴은 상기 반도체 패턴을 포함하는 베이스 기판 상에 형성되고, 제1 구리 합금막을 포함하는 데이터 금속층과 상기 산화물 반도체를 포함하는 산화물 반도체층을 동시에 식각하는 식각액 조성물을 이용하여 상기 반도체 패턴과 동시에 형성된다. 상기 소스 패턴은 데이터 라인, 소스 전극 및 드레인 전극을 포함한다. 상기 화소 전극은 상기 드레인 전극과 전기적으로 연결된다.
상기 식각액 조성물은 퍼설페이트(persulfate) 0.1 중량% 내지 50 중량%, 아졸계 화합물 0.01 중량% 내지 5 중량%, 불화물계 화합물 0.05 중량% 내지 0.25 중량% 및 용매 45 중량% 내지 99.84 중량%를 포함한다. 바람직하게는, 상기 식각액 조성물은 불화물계 화합물을 1 중량% 내지 2 중량% 포함한다.
상기한 본 발명의 목적을 실현하기 위한 다른 실시예에 따른 표시 장치의 제조 방법에서, 베이스 기판 상에 게이트 라인 및 게이트 전극을 포함하는 게이트 패턴을 형성한다. 상기 게이트 패턴을 포함하는 베이스 기판 상에 형성된 산화물 반도체층과, 제1 구리 합금막을 포함하는 데이터 금속층을 동시에 식각하는 식각액 조성물을 이용하여 패터닝함으로써, 반도체 패턴과, 데이터 라인, 소스 전극 및 드레인 전극을 포함하는 소스 패턴을 형성한다. 상기 반도체 패턴 및 상기 소스 패턴을 포함하는 베이스 기판 상에 상기 드레인 전극과 전기적으로 연결된 화소 전극을 형성한다.
상기 제1 구리 합금막은 구리 및 망간을 포함할 수 있다.
상기 데이터 금속층은 상기 제1 구리 합금막 및 상기 제1 구리 합금막 상에 형성된 구리막을 포함할 수 있다.
상기 데이터 금속층은 상기 제1 구리 합금막, 상기 제1 구리 합금막 상에 형성된 구리막 및, 상기 구리막 상에 형성된 제2 구리 합금막을 포함할 수 있다.
상기 식각액 조성물은 퍼설페이트(persulfate) 0.1 중량% 내지 50 중량%, 아졸계 화합물 0.01 중량% 내지 5 중량%, 불화물계 화합물 0.05 중량% 내지 0.25 중량% 및 용매 45 중량% 내지 99.84 중량%를 포함한다. 바람직하게는, 상기 식각액 조성물은 불화물계 화합물을 1 중량% 내지 2 중량% 포함한다.
이와 같은 표시 장치 및 이의 제조 방법에 따르면, 구리 합금막과 산화물 반도체층을 동시에 패터닝할 수 있어 제조 공정을 단순화시킬 수 있다. 또한, 상기 산화물 반도체층에 언더 컷이 형성되는 것이 방지된다. 이에 따라, 박막 트랜지스터 및 표시 장치의 생산성 및 제조 신뢰성을 향상시킬 수 있다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 실시예들을 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 제1, 제2 등의 용 어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "이루어진다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
첨부된 도면에 있어서, 기판, 층(막) 또는 패턴들 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 층(막), 패턴 또는 구조물들이 기판, 각 층(막) 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 패턴 또는 구조물들이 직 접 기판, 각 층(막) 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 패턴 또는 다른 구조물들이 기판 상에 추가적으로 형성될 수 있다.
이하에서는, 본 발명에 따른 구리 합금막 및 산화물 반도체층을 동시에 식각하는 식각액 조성물에 대해서 먼저 설명한 후, 첨부된 도면들을 참조하여 표시 장치 및 이의 제조 방법에 대해서 설명한다.
식각액 조성물
구리막을 식각하기 위한 식각액 조성물의 예는 본 출원인과 동진 세미켐에 의해 공동으로 출원된 대한민국 특허출원 제10-2007-0104166호(대한민국 공개 특허 제10-2008-0084539호) 에 개시되어 있다. 상기 공개 특허에 개시된 식각액 조성물은 암모늄 퍼설페이트 0.1 중량% 내지 50 중량%, 아졸계 화합물 0.01 중량% 내지 5 중량%, 불화물계 화합물 0.01 중량% 내지 10 중량% 및 여분의 용매를 포함한다. 상기 공개 특허에 개시된 식각액 조성물은 구리막 또는 구리/티탄 이중막을 식각할 수 있으나, 구리 합금막 및 산화물 반도체층를 동시에 식각할 수 없다.
본 발명에 따른 구리 합금막 및 산화물 반도체층을 식각하기 위한 식각액 조성물은 퍼설페이트(persulfate) 0.1 중량% 내지 50 중량%, 아졸계 화합물 0.01 중량% 내지 5 중량%, 불화물계 화합물 0.05 중량% 내지 0.25 중량% 및 용매 45 중량% 내지 99.84 중량%를 포함한다.
상기 퍼설페이트는 구리 합금막을 식각하기 위한 식각액 조성물의 주성분이 다. 상기 퍼설페이트의 구체적인 예로서는, 암모늄 퍼설페이트(ammonium persulfate), 포타슘 퍼설페이트(Potassium persulfate), 소듐 퍼설페이트 (Sodium persulfate), 옥손(Oxone) 등을 들 수 있다. 상기 퍼설페이트의 함량이 0.1중량% 미만이면, 구리 합금막의 식각이 불충분하고, 50중량%를 초과하면 구리 합금막을 지나치게 식각하여 바람직하지 않다. 따라서, 상기 퍼설페이트의 함량은 0.1 중량% 내지 50중량%, 바람직하게는 1 중량% 내지 10 중량%이다.
상기 아졸계 화합물은 상기 퍼설페이트에 의해 상기 구리 합금막의 과다한 식각을 억제하여 임계 치수(Critical dimension, CD)의 손실을 감소시킬 수 있다. 상기 아졸계 화합물의 구체적인 예로서는, 벤조트리아졸(Benzotriazole), 아미노테트라졸(Aminoterazole), 이미다졸(Imidazole), 피라졸(Pyrazole) 등을 들 수 있다. 상기 아졸계 화합물의 함량이 0.01 중량% 미만이면 구리 합금막의 식각을 억제하지 못하고, 5 중량% 초과하면 구리 합금막의 식각 속도가 늦어진다. 따라서, 상기 아졸계 화합물의 함량은 0.01 중량% 내지 5 중량%, 바람직하게는 0.1 중량% 내지 1 중량%이다.
상기 불화물계 화합물은 구리 합금막의 식각 속도를 증가시키고, 산화물 반도체층을 식각하는 주요 성분이다. 상기 불화물계 화합물의 구체적인 예로서는, 불산 (Hydrofluoric acid), 암모늄플로라이드(Ammonium fluoride), 암모늄바이플로라이드 (Ammonium Bifluoride), 포타슘플로라이드(Potassium fluoride), 소듐플로라이드 (Sodium fluoride) 등을 들 수 있다. 상기 불화물계 화합물의 함량이 0.25 중량% 미만인 경우, 상기 식각액 조성물은 산화물 반도체층을 식각하지 못하고, 0.25 중량% 초과인 경우, 산화물 반도체층을 과다하게 식각하여 산화물 반도체층이 기판으로부터 리프트 오프(lift off)된다. 따라서, 상기 불화물계 화합물의 함량은 0.05 중량% 내지 약 0.25 중량%, 바람직하게는 0.1 중량% 내지 0.2 중량%이다.
상기 용매는 예를 들어, 증류수일 수 있다. 상기 용매는 45 중량% 내지 99.84 중량%를 포함한다.
상기 식각액 조성물은 상기 퍼설페이트, 상기 아졸계 화합물 및 상기 불화물계 화합물 이외에 첨가제를 더 포함할 수 있다. 상기 첨가제는 질산 및 그의 염을 포함하는 제1 화합물, 황산 및 그의 염을 포함하는 제2 화합물, 인산 및 그의 염을 포함하는 제3 화합물 또는 아세트산 및 그의 염을 포함하는 제4 화합물을 포함할 수 있다. 상기 첨가제의 함량은, 상기 퍼설페이트, 상기 아졸계 화합물, 상기 불화물계 화합물 및 상기 용매를 포함하는 식각액 조성물의 전체 중량을 100 중량부로 할 때 0.01 중량부 내지 40 중량부일 수 있다. 상기 첨가제의 함량이 0.01 중량부 미만인 경우, 첨가제의 효과가 미미하고 40 중량부 초과인 경우 상대적으로 다른 구성 요소들의 함량이 적어지므로 구리 합금막 및 산화물 반도체층을 식각 신뢰성이 나빠진다.
상기 제1 화합물은 상기 식각액 조성물 내에서 질산 이온(NO3 -)을 방출한다. 상기 제1 화합물의 구체적인 예로서, 질산, 질산철(III)(Fe(NO3)3), 질산칼륨, 질산암모늄, 질산리튬 등을 들 수 있다. 상기 제1 화합물의 함량은 식각액 조성물의 전체 중량을 100 중량부로 할 때 0.01 중량부 내지 10 중량부일 수 있다.
상기 제2 화합물은 상기 식각액 조성물 내에서 황산 이온(SO4 2-) 또는 황산수소 이온(HSO4 2-)을 방출한다. 상기 제2 화합물의 구체적인 예로서는, 황산, 황산수소암모늄(NH4HSO4), 황산수소칼륨(KHSO4), 황산칼륨(K2SO4) 등을 들 수 있다. 상기 제2 화합물의 함량은 식각액 조성물의 전체 중량을 100 중량부로 할 때 0.01 중량부 내지 10 중량부일 수 있다.
상기 제3 화합물은 상기 식각액 조성물 속에서 인산 이온(PO4 3-), 인산일수소 이온(HPO4 2-) 또는 인산이수소 이온(H2PO4 -)을 방출한다. 상기 제3 화합물의 구체적인 예로서는, 인산, 인산암모늄((NH4)3PO4), 인산일수소암모늄((NH4)2HPO4), 인산이수소암모늄(NH4H2PO4), 인산칼륨(K3PO4), 인산일수소칼륨(K2HPO4), 인산이수소칼륨(KH2PO4), 인산나트륨(Na3PO4), 인산일수소나트륨(Na2HPO4) 과 인산이수소나트륨(NaH2PO4) 등을 들 수 있다. 상기 제3 화합물의 함량은 식각액 조성물의 전체 중량을 100 중량부로 할 때 0.01 중량부 내지 10 중량부일 수 있다.
상기 제4 화합물은 상기 식각액 조성물 내에서 아세트산 이온(CH3COO-)을 방출한다. 상기 제4 화합물의 구체적인 예로서는, 아세트산, 아세트산암모늄, 아세트산칼륨, 아세트산나트륨, 이미노디아세트산(HN(CH2COOH)2 iminodiacetic acid, IDA) 등을 들 수 있다. 상기 제4 화합물의 함량은 식각액 조성물의 전체 중량을 100 중량부로 할 때 0.01 중량부 내지 10 중량부일 수 있다.
상기 식각액 조성물은 상기 퍼설페이트, 상기 아졸계 화합물 및 상기 불화물계 화합물 이외에 술폰산 화합물 또는 킬레이트제를 더 포함할 수 있다.
상기 술폰산 화합물은 상기 구리 합금막을 식각하는 주성분인 퍼설페이트의 분해를 억제할 수 있다. 상기 술폰산 화합물의 구체적인 예로서는, 벤젠술폰산(Benzenesulfonic acid), p-톨루엔술폰산(para-Toluenesulfonic), 메탄술폰산화합물(Methanesulfonic acid), 아미도술폰산(Amidosulnic acid) 등을 포함할 수 있다. 상기 술폰산 화합물의 함량은 식각액 조성물의 전체 중량을 100 중량부로 할 때0.001 중량부 내지 10 중량부일 수 있다.
상기 킬레이트제는 상기 식각액 조성물이 구리 합금막을 식각하는 동안 발생하는 구리 이온과 결합하여, 상기 구리 이온이 상기 식각액 조성물의 식각 속도에 영향을 주지 않도록 한다. 상기 킬레이트제의 예로서는, 포스포닉 계열(Phosphonic series), 설포닉 계열(Sulfonic series), 아세테이트 계열(Acetate series)의 화합물 등을 포함할 수 있다. 상기 킬레이트제의 함량은 식각액 조성물의 전체 중량을 100 중량부로 할 때 0.0001 중량부 내지 5 중량부일 수 있다.
실시예 1
표시 장치
도 1은 본 발명의 실시예 1에 따른 표시 장치의 평면도이다.
도 2는 도 1의 I-I' 라인을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 실시예 1에 따른 표시 장치(100)은 게이트 라인(GL), 상기 게이트 라인(GL)과 교차하는 데이터 라인(DL), 박막 트랜지스터(SW) 및 화소 전극(170)을 포함한다. 상기 표시 장치(100)은 게이트 절연층(120) 및 패시베이션층(160)을 더 포함할 수 있다.
상기 박막 트랜지스터(SW)는 상기 게이트 라인(GL) 및 상기 데이터 라인(DL)과 전기적으로 연결된다. 상기 박막 트랜지스터(SW)는 상기 게이트 라인(GL)과 연결된 게이트 전극(GE), 상기 데이터 라인(DL)과 연결된 소스 전극(SE), 상기 소스 전극(SE)과 이격된 드레인 전극(DE), 반도체 패턴(132) 및 에치-스토퍼(ES)를 포함한다.
상기 게이트 라인(GL) 및 상기 게이트 전극(GE)을 포함하는 게이트 패턴은 베이스 기판(110) 상에 형성된다. 상기 게이트 절연층(120)은 상기 게이트 패턴을 포함하는 상기 베이스 기판(110) 상에 형성된다.
상기 반도체 패턴(132)은 상기 게이트 절연층(120)에 형성되고, 상기 소스 전극(SE), 상기 드레인 전극(DE) 및 상기 데이터 라인(DL)을 포함하는 소스 패턴의 하부에 형성된다. 상기 반도체 패턴은 산화물 반도체를 포함한다. 상기 에치-스토퍼(ES)는 상기 반도체 패턴(132) 상에 형성된다. 상기 에치-스토퍼(ES)는 상기 게이트 전극(GE)이 형성된 영역에 형성되어, 상기 게이트 전극(GE)과 중첩된다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 상기 에치-스토퍼(ES)를 포함하는 상기 베이스 기판(110) 상에 형성되어, 각각의 일단부가 상기 에치-스토퍼(ES)의 양단부들과 중첩된다. 상기 데이터 라인(DL)은 상기 반도체 패턴(132) 상에 형성된다.
상기 반도체 패턴(132) 및 상기 소스 패턴은 상기에서 설명한 식각 조성물을 이용하여 동시에 패터닝되어 형성된다.
상기 패시베이션층(160)은 상기 소스 패턴을 포함하는 상기 베이스 기판(110) 상에 형성된다. 상기 화소 전극(170)은 상기 패시베이션층(160) 상에 형성되고, 상기 드레인 전극(DE)과 전기적으로 연결됨으로써 상기 화소 전극(170)은 상기 박막 트랜지스터(SW)와 전기적으로 연결된다.
표시 장치의 제조 방법
도 3, 도 4 및 도 5은 도 2에 도시된 표시 장치를 제조하는 방법을 설명하기 위한 단면도들이다.
도 3을 참조하면, 상기 게이트 라인(GL) 및 상기 게이트 전극(GE)을 포함하는 상기 게이트 패턴을 상기 베이스 기판(110) 상에 형성하고, 상기 게이트 패턴을 포함하는 상기 베이스 기판(110) 상에 상기 게이트 절연층(120)을 형성한다.
상기 게이트 패턴은 상기 베이스 기판(110) 상에 게이트 금속층을 형성하고, 상기 게이트 금속층을 사진 식각 공정을 통해 패터닝하여 형성할 수 있다. 일례로, 상기 게이트 금속층은 구리를 포함할 수 있다.
도 4를 참조하면, 상기 게이트 절연층(120)을 포함하는 상기 베이스 기판(110) 상에 산화물 반도체층(130), 상기 에치-스토퍼(ES) 및 데이터 금속층(140)을 순차적으로 형성한다.
상기 산화물 반도체층(130)은 XIZO(X-indium-zinc oxide)를 포함한다. 상기 "X"는 주석(Sn), 갈륨(Ga), 알루미늄(Al), 베릴륨(Be), 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba), 라듐(Ra), 탈륨(Tl), 스칸듐(Sc), 이트륨(Y), 란탄(La), 악티늄(Ac), 티탄(Ti), 지르코늄(Zr), 하프늄(Hf) 또는 러더포늄(Rf)을 나타낼 수 있다. 상기 XIZO의 구체적인 예로서는, 갈륨 인듐 아연 산화물(Ga2O3-In2O3-ZnO, GIZO), 하프늄 인듐 아연 산화물(HfO2-In2O3-ZnO) 등을 들 수 있다. 상기 산화물 반도체층(130)은 약 300Å 내지 약 500Å의 두께로 형성될 수 있다.
상기 에치-스토퍼(ES)는 상기 산화물 반도체층(130)이 형성된 상기 베이스 기판(110) 상에 형성된다. 상기 에치-스토퍼(ES)는 상기 산화물 반도체층(130)이 형성된 상기 베이스 기판(110) 상에 절연층을 형성한 후, 상기 절연층을 사진 식각 공정을 통해 패터닝함으로써 형성할 수 있다. 상기 절연층은 산화 실리콘 또는 질화 실리콘 등으로 형성될 수 있다. 상기 절연층은 상기 게이트 전극(GE)이 형성된 영역을 제외하고는 모두 제거되고, 상기 게이트 전극(GE)이 형성된 영역에만 잔류하여 상기 에치-스토퍼(ES)를 형성한다.
상기 데이터 금속층(140)은 상기 에치 스토퍼(ES)가 형성된 상기 베이스 기판(110) 상에 형성된다. 상기 데이터 금속층(140)은 구리 합금을 포함한다. 상기 데이터 금속층(140)은 실질적으로, 상기 구리 합금을 포함하는 제1 구리 합금막으로 이루어진 단일막일 수 있다. 상기 구리 합금은 구리-망간 합금을 포함할 수 있다. 상기 데이터 금속층(140)은 상기 산화물 반도체층(130)과의 계면 접착력이 우 수하여 상기 산화물 반도체층(130) 상에 안정적으로 형성될 수 있다. 동시에, 상기 데이터 금속층(140)은 약 2000Å 내지 약 4000Å의 두께로 형성될 수 있다.
도 5를 참조하면, 상기 데이터 금속층(140)이 형성된 상기 베이스 기판(110) 상에 포토레지스트 패턴(152)을 형성한다. 상기 포토레지스트 패턴(152)은 소스 영역(10), 드레인 영역(20) 및 소스 라인 영역(30) 상에 형성되고, 채널 영역(40)을 포함한 다른 영역들 상에 형성된 상기 데이터 금속층(140)을 노출시킨다.
이어서, 상기 포토레지스트 패턴(152)을 식각 방지막으로 이용하고, 식각액 조성물을 이용하여 상기 데이터 금속층(140) 및 상기 산화물 반도체층(130)을 동시에 식각한다.
상기 식각액 조성물은 상기에서 설명한 식각액 조성물과 실질적으로 동일하므로 구체적인 설명은 생략한다.
상기 식각액 조성물이 상기 데이터 금속층(140) 및 상기 산화물 반도체층(130)을 동시에 식각함에 따라, 상기 소스 영역(10) 및 상기 드레인 영역(20)에는 각각 상기 소스 전극(SE) 및 상기 드레인 전극(DE)이 형성되고, 상기 소스 라인 영역(30)에는 상기 데이터 라인(DL)이 형성된다. 이와 같이 형성된 상기 소스 패턴의 하부에는 상기 반도체 패턴(132)이 형성된다. 상기 채널 영역(40)의 상기 데이터 금속층(140)이 상기 포토레지스트 패턴(152)에 의해 노출되어, 상기 식각액 조성물에 의해서 상기 채널 영역(40)의 상기 데이터 금속층(140)이 제거된다. 상기 채널 영역(40)의 상기 반도체 패턴(132)은 상기 에치-스토퍼(ES)에 의해 상기 식각액 조성물에 의해 제거되지 않고 잔류할 수 있다.
상기 포토레지스트 패턴(152)을 스트립 조성물을 이용하여 제거함으로써, 상기 게이트 전극(GE), 상기 반도체 패턴(132), 상기 에치-스토퍼(ES), 상기 소스 전극(SE) 및 상기 드레인 전극(DE)을 포함하는 상기 박막 트랜지스터(SW)가 상기 베이스 기판(110) 상에 형성된다.
이어서, 상기 소스 패턴을 포함하는 상기 베이스 기판(110) 상에 상기 패시베이션층(160)을 형성한다. 상기 패시베이션층(160)을 패터닝하여 상기 드레인 전극(DE)의 일단을 노출시키는 콘택홀을 형성한다. 상기 콘택홀을 포함하는 상기 패시베이션층(160)을 포함하는 상기 베이스 기판(110) 상에 투명 전극층을 형성하고, 상기 투명 전극층을 패터닝하여 상기 드레인 전극(DE)과 상기 콘택홀을 통해서 전기적으로 연결된 상기 화소 전극(170)이 형성된다.
이에 따라, 본 발명의 일 실시예에 따른 표시 장치(100)을 제조할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1 구리 합금막(142)을 포함하는 상기 데이터 금속층(140)과 상기 산화물 반도체층(130)을 본 발명에 따른 식각액 조성물을 이용하여 동시에 식각함으로써 식각 공정을 단순화시킬 수 있다.
또한, 상기 식각액 조성물은 상기 산화물 반도체층(130)의 하부에 침투되는 정도가 낮아 상기 산화물 반도체층(130)에 언더컷을 형성하지 않는다. 이에 따라, 상기 반도체 패턴(132)의 리프트 오프가 방지됨으로써 상기 박막 트랜지스터(SW) 및 상기 표시 장치(100)의 제조 신뢰성을 향상시킬 수 있다.
실시예 2
표시 장치
도 6은는 본 발명의 실시예 2에 따른 표시 장치의 단면도이다.
도 6에 도시된 표시 장치(102)은 소스 패턴의 층상 구조를 제외하고는 도 1 및 도 2에 도시된 표시 장치(100)과 실질적으로 동일하다. 따라서, 중복되는 설명은 생략한다.
도 6을 참조하면, 데이터 라인(DL), 소스 전극(SE) 및 드레인 전극(DE)을 포함하는 소스 패턴은 제1 구리 합금막(142) 및 구리막(144)을 포함하는 이중막 구조를 갖는다. 상기 소스 패턴은 상기 제1 구리 합금막(142) 및 구리막(144)을 포함하는 데이터 금속층(140)을 사진 식각 공정을 통해 패터닝하여 형성할 수 있다.
이때, 상기 데이터 금속층(140)에서 실질적으로 신호 배선의 역할을 하는 것은 상기 구리막(144)에 해당한다. 상기 제1 구리 합금막(142)은 상기 산화물 반도체층(130)과 상기 구리막(144) 사이에 개재되어 산화물 반도체층(130)과 상기 구리막(144)의 접착력을 향상시킬 수 있다. 상기 제1 구리 합금막(142)은 약 300Å 내지 약 500Å의 두께로 형성되고, 상기 구리막(144)은 약 2000Å 내지 약 4000Å의 두께로 형성될 수 있다.
상기 데이터 금속층(140)은 상기 데이터 금속층(140)의 하부에 형성된 산화물 반도체층(130, 도 4 참조)과 본 발명에 따른 식각액 조성물에 의해서 동시에 식각되어 상기 소스 패턴 및 반도체 패턴(132)을 형성한다.
표시 장치의 제조 방법
도 6에 도시된 표시 장치(102)의 제조 방법은, 상기 데이터 금속층(140)을 형성할 때 상기 제1 구리 합금막(142)을 형성한 후 상기 구리막(144)을 형성하는 공정을 포함하는 것을 제외하고는 도 3 내지 도 5에서 설명한 표시 장치(100)의 제조 방법과 실질적으로 동일하다. 따라서, 중복되는 설명은 생략한다.
상기 제1 구리 합금막(142) 및 상기 구리막(144)은 식각액 조성물에 의해서 동시에 식각될 수 있다. 상기 식각액 조성물은 도 5에서 설명한 식각액 조성물과 실질적으로 동일하다.
실시예 3
표시 장치
도 7은 본 발명의 실시예 3에 따른 표시 장치의 단면도이다.
도 7에 도시된 표시 장치(104)은 소스 패턴의 층상 구조를 제외하고는 도 1및 도 2에 도시된 표시 장치(100)과 실질적으로 동일하다. 따라서, 중복되는 설명은 생략한다.
도 7을 참조하면, 데이터 라인(DL), 소스 전극(SE) 및 드레인 전극(DE)을 포함하는 소스 패턴은 제1 구리 합금막(142), 구리막(144) 및 제2 구리 합금막(146)을 포함하는 삼중막 구조를 갖는다. 상기 제2 구리 합금막(146)은 상기 제1 구리 합금막(142)과 실질적으로 동일한 물질로 형성될 수 있다. 상기 제2 구리 합금막(146)은 상기 구리막(144) 상에 형성되어, 후속 공정에서 상기 구리막(144)이 식각액 조성물, 식각 가스등에 의해 손상되는 것을 방지한다. 상기 제2 구리 합금막(146)은 약 300Å 내지 약 500Å의 두께로 형성될 수 있다.
상기 소스 패턴은 상기 제1 구리 합금막(142), 구리막(144) 및 상기 제2 구리 합금막(146)을 포함하는 데이터 금속층(140)을 동시에 본 발명에 따른 식각액 조성물을 이용하여 식각함으로써 형성할 수 있다. 상기 데이터 금속층(140)은 상기 데이터 금속층(140)의 하부에 형성된 산화물 반도체층(130, 도 4 참조)과 식각액 조성물에 의해서 동시에 식각되어 상기 소스 패턴 및 반도체 패턴(132)을 형성한다.
표시 장치의 제조 방법
도 7에 도시된 표시 장치(104)의 제조 방법은, 상기 데이터 금속층(140)을 형성할 때 상기 구리막(144)을 형성한 후 상기 제2 구리 합금막(146)을 형성하는 공정을 포함하는 것을 제외하고는 도 6에 도시된 표시 장치(102)의 제조 방법과 실질적으로 동일하다. 따라서, 중복되는 설명은 생략한다.
상기 제1 구리 합금막(142), 상기 구리막(144) 및 상기 제2 구리 합금막(146)은 식각액 조성물에 의해서 동시에 식각될 수 있다. 상기 식각액 조성물은 도 5에서 설명한 식각액 조성물과 실질적으로 동일하다.
실시예 4
표시 장치
도 8은 본 발명의 실시예 4에 따른 표시 장치의 평면도이다.
도 9는 도 8의 II-II' 라인을 따라 절단한 단면도이다.
도 8 및 도 9를 참조하면, 본 발명의 다른 실시예에 따른 표시 장치(106)은 게이트 라인(GL), 상기 게이트 라인(GL)과 교차하는 데이터 라인(DL), 박막 트랜지스터(SW) 및 화소 전극(170)을 포함한다. 상기 표시 장치(106)은 게이트 절연층(120) 및 패시베이션층(160)을 더 포함할 수 있다. 도 8 및 도 9에 도시된 표시 장치(106)은 상기 박막 트랜지스터(SW)가 에치-스토퍼(ES)를 포함하지 않는 것을 제외하고는 도 1 및 도 2에 도시된 표시 장치(100)과 실질적으로 동일하다. 따라서, 중복되는 설명은 생략한다.
이하, 도 10 내지 도 12를 참조하여 도 9에 도시된 표시 장치(106)의 제조 방법을 설명하기로 한다.
표시 장치의 제조 방법
도 10, 도 11 및 도 12는 도 9에 도시된 표시 장치를 제조하는 방법을 설명하기 위한 단면도들이다.
도 10을 참조하면, 상기 게이트 라인(GL) 및 상기 게이트 전극(GE)을 포함하는 게이트 패턴이 형성된 베이스 기판(110) 상에 상기 게이트 절연층(120), 산화물 반도체층(130) 및 데이터 금속층(140)을 순차적으로 형성한다. 상기 데이터 금속층(140)은 구리 합금막을 포함하는 단일막 구조, 상기 구리 합금막 및 구리막을 포함하는 이중막 구조 또는 삼중막 구조일 수 있다.
상기 데이터 금속층(140)이 형성된 상기 베이스 기판(110) 상에 포토레지스트 패턴(154)을 형성한다. 상기 포토레지스트 패턴(154)은 소스 영역(10), 드레인 영역(20), 소스 라인 영역(30) 및 채널 영역(40) 상에 형성된다. 상기 포토레지스트 패턴(154)은 상기 소스 영역(10), 상기 드레인 영역(20) 및 상기 소스 라인 영 역(30) 상에 제1 두께(h1)로 형성된 제1 두께부(154a) 및 상기 채널 영역(40) 상에 제2 두께(h2)로 형성된 제2 두께부(154b)를 포함한다. 상기 제1 두께(h1)는 상기 제2 두께(h2)에 상대적으로 두껍다. 일례로, 상기 제2 두께(h2)는 상기 제1 두께(h1)의 약 1/2일 수 있다.
도 11을 참조하면, 상기 포토레지스트 패턴(154)을 식각 방지막으로 이용하고, 본 발명에 따른 식각액 조성물을 이용하여 상기 데이터 금속층(140) 및 상기 산화물 반도체층(130)을 동시에 식각한다.
상기 식각액 조성물은 도 5에서 설명한 식각액 조성물과 실질적으로 동일하므로 구체적인 설명은 생략한다. 상기 식각액 조성물을 이용함으로써 상기 데이터 금속층(140) 및 상기 산화물 반도체층(130)의 식각 공정을 단순화시킬 수 있다.
이에 따라, 상기 데이터 라인(DL), 상기 데이터 라인(DL)과 연결된 전극 패턴(142) 및 상기 데이터 라인(DL)과 상기 전극 패턴(142)의 하부에 형성된 상기 반도체 패턴(132)이 상기 베이스 기판(110) 상에 형성된다. 상기 데이터 라인(DL)은 상기 소스 라인 영역(30) 상에 형성된다. 상기 전극 패턴(142)은 상기 소스 영역(10), 상기 드레인 영역(20) 및 상기 채널 영역(40) 상에 형성된다.
도 12를 참조하면, 상기 포토레지스트 패턴(154)의 상기 제2 두께부(154b)를 제거하여 잔류 포토 패턴(156)을 형성한다. 상기 제2 두께부(154b)가 제거됨에 따라, 상기 제1 두께부(154a)의 두께는 상기 제2 두께(h2) 만큼 얇아진다. 이에 따라, 상기 잔류 포토 패턴(156)은 상기 소스 영역(10), 상기 드레인 영역(20) 및 상기 소스 라인 영역(30) 상에 형성된다. 상기 채널 영역(40)의 상기 전극 패턴(142)이 노출된다.
이어서, 상기 잔류 포토 패턴(156)을 식각 방지막으로 이용하여 상기 채널 영역(40)의 상기 전극 패턴(142)을 제거한다. 상기 전극 패턴(142)의 일부를 제거하기 위해서 이용하는 구리 식각액 조성물은 상기 데이터 금속층(140)은 식각하되 상기 반도체 패턴(132)은 제거하지 않는 식각액 조성물이다. 예를 들어, 상기 구리 식각액 조성물은 불소계 화합물을 포함하지 않고 퍼설페이트(persulfate), 아졸계 화합물 및 용매를 포함할 수 있다. 이때, 상기 전극 패턴(142) 및 상기 데이터 라인(DL)의 외곽은 상기 구리 식각액 조성물에 의해서 일부가 제거되어 상기 반도체 패턴(132)의 외곽보다 상대적으로 함입될 수 있다. 즉, 상기 전극 패턴(142)의 외곽이 상기 구리 식각액 조성물에 의해 제거됨에 따라, 상기 반도체 패턴(132)이 상기 전극 패턴(142) 및 상기 데이터 라인(DL)에 비해 상대적으로 돌출된 형태를 갖는다.
상기 채널 영역(40)의 상기 전극 패턴(142)이 제거됨에 따라 상기 데이터 라인(DL)과 연결된 상기 소스 전극(SE)과 상기 소스 전극(SE)과 이격된 상기 드레인 전극(DE)이 형성된다. 이에 따라, 상기 게이트 전극(GE), 상기 반도체 패턴(132), 상기 소스 전극(SE) 및 상기 드레인 전극(DE)을 포함하는 상기 박막 트랜지스터(SW)가 형성된다.
이어서, 상기 소스 패턴을 포함하는 상기 베이스 기판(110) 상에 상기 패시베이션층(160)을 형성하고, 상기 드레인 전극(DE)과 전기적으로 연결된 상기 화소 전극(170)을 형성한다.
이에 따라, 본 발명의 다른 실시예에 따른 표시 장치(106)을 제조할 수 있다.
본 발명의 다른 실시예에 따르면, 하나의 마스크로 상기 데이터 금속층(140) 및 상기 산화물 반도체층(130)을 패터닝하여 사용하는 마스크 수를 감소시키는 동시에, 상기 제1 구리 합금막(142)을 포함하는 상기 데이터 금속층(140)과 상기 산화물 반도체층(130)을 상기 식각액 조성물을 이용하여 동시에 식각할 수 있다. 이에 따라, 박막 트랜지스터(SW) 및 상기 표시 장치(106)의 제조 공정을 단순화시킬 수 있다.
식각액 조성물의 제조
이하, 본 발명의 식각액 조성물의 실시예 1, 실시예 2, 비교예 1, 비교예 2 및 비교예 3에 따른 식각액 조성물으로 기판(210) 상에 형성된 산화물 반도체층(220), 구리 합금막 및 구리막을 포함하는 금속층(230)을 식각한 식각면을 나타낸 단면도들을 참조하여, 식각액 조성물에서 불화물계 화합물의 함량에 따른 효과를 구체적으로 설명하기로 한다. 도 14 내지 도 16에서 "240"은 상기 금속층(230)의 식각 방지막인 포토레지스트 패턴이다.
먼저, 본 발명의 식각액 조성물의 실시예 1 및 실시예 2에 따른 식각액 조성물들과, 비교예 1, 비교예 2 및 비교예 3에 따른 식각액 조성물들을 하기 표 1과 같이 제조하였다. 표 1에서 각 성분의 함량은 "중량%"를 나타낸다.
[표 1]
Figure 112009061290179-pat00001
상기 표 1에서, 상기 제1 화합물은 질산 또는 질산염을 포함하는 화합물이고, 상기 제2 화합물은 황산 또는 황산염을 포함하는 화합물이며, 상기 제3 화합물은 인산 또는 인산염을 포함하는 화합물을 나타낸다.
실시예 1에 따른 식각액 조성물은 약 5 중량%의 암모늄퍼설페이트, 약 0.5 중량%의 아졸계 화합물, 약 0.1 중량%의 불화물계 화합물, 약 0.2 중량%의 제1 화합물, 약 1.0 중량%의 제2 화합물, 약 1.0 중량%의 제3 화합물, 약 0.2 중량%의 술폰산계 화합물, 약 0.001 중량%의 킬레이트제 및 약 91.999 중량%의 용매를 포함한다.
실시예 2에 따른 식각액 조성물은 상기 불화물계 화합물을 약 0.2 중량% 포함하는 것을 제외하고는 실시예 1에 따른 식각액 조성물과 실질적으로 동일하다.
비교에 1에 따른 식각액 조성물은 상기 불화물계 화합물을 포함하지 않는 것 을 제외하고는 실시예 1에 따른 식각액 조성물과 실질적으로 동일하다. 비교예 2, 비교예 3 및 비교예 4에 따른 식각액 조성물들 각각은 상기 불화물계 화합물을 약 0.3 중량%, 약 0.4 중량% 및 약 0.5 중량% 포함하는 것을 제외하고는 실시예 1에 따른 식각액 조성물과 실질적으로 동일하다.
Hf-In-ZnO를 포함하는 산화물 반도체층(220), 구리 망간 합금막 및 구리막을 포함하는 금속층(230)이 순차적으로 형성된 기판(210) 상에 포토레지스트 패턴(240)을 형성하고, 상기 포토레지스트 패턴(240)을 식각 방지막으로 이용하여 상기 산화물 반도체층(220) 및 상기 금속층(230)을, 상기 금속층(230)의 식각 종료점(시간 단위) 대비 약 30%, 약 60% 및 약 90% 과잉 식각한 후 상기 산화물 반도체층(220)과 기판(210) 사이의 언더 컷의 길이를 측정하였다. 측정 결과를 하기 표 2, 표 3 및 도 1에 나타낸다.
[표 2]
Figure 112009061290179-pat00002
도 13은 본 발명의 식각액 조성물의 실시예 1, 2 및 비교예들에 따른 식각액 조성물으로 산화물 반도체층, 구리 합금막 및 구리막을 30% 과잉 식각한 식각면을 나타낸 개념도이다.
표 2 및 도 13을 참조하면, 본 발명의 식각액 조성물의 실시예 1 및 2에 따 르면, 언더 컷의 길이가 약 0nm 및 약 5nm임을 알 수 있다. 반면, 비교예 1에 따른 식각액 조성물을 이용한 경우에는 상기 산화물 반도체층(220)이 식각되지 않아 반도체 패턴이 형성되지 않음을 알 수 있다.
또한, 비교예 2, 3 및 4에 따른 식객액을 이용한 경우에는 언더 컷의 길이가 약 66nm, 약 27nm 및 약 303nm임을 알 수 있다. 실시예 1 및 2와 비교할 때, 약 0.3 중량% 초과의 불화물계 화합물을 포함하는 비교예 2, 3 및 4에 따른 식각액 조성물은 상기 산화물 반도체층(220)에 길이가 긴 언더 컷을 형성함으로써 상기 산화물 반도체층(220)이 상기 기판(210)에서부터 용이하게 리프트 오프될 수 있음을 알 수 있다.
[표 3]
Figure 112009061290179-pat00003
도 14는 본 발명의 식각액 조성물의 실시예 1, 2 및 비교예들에 따른 식각액 조성물으로 산화물 반도체층, 구리 합금막 및 구리막을 60% 과잉 식각한 식각면을 나타낸 개념도이다.
표 3 및 도 14를 참조하면, 본 발명의 식각액 조성물의 실시예 1 및 2에 따르면, 언더 컷의 길이가 약 0nm 및 약 10nm임을 알 수 있다. 반면, 비교예 1에 따른 식각액 조성물을 이용한 경우에는 상기 산화물 반도체층(220)이 식각되지 않아 반도체 패턴이 형성되지 않음을 알 수 있다.
또한, 비교예 2, 3 및 4에 따른 식객액을 이용한 경우에는 언더 컷의 길이가 약 93nm, 약 107nm 및 약 551nm임을 알 수 있다. 실시예 1 및 2와 비교할 때, 약 0.3 중량% 초과의 불화물계 화합물을 포함하는 비교예 2, 3 및 4에 따른 식각액 조성물은 상기 산화물 반도체층(220)에 길이가 긴 언더 컷을 형성함으로써 상기 산화물 반도체층(220)이 상기 기판(210)에서부터 용이하게 리프트 오프될 수 있음을 알 수 있다.
[표 4]
Figure 112009061290179-pat00004
도 15는 본 발명의 식각액 조성물의 실시예 1, 2 및 비교예들에 따른 식각액 조성물으로 산화물 반도체층, 구리 합금막 및 구리막을 90% 과잉 식각한 식각면을 나타낸 개념도이다.
표 4 및 도 15를 참조하면, 본 발명의 식각액 조성물의 실시예 1 및 2에 따르면, 언더 컷의 길이가 약 0nm 및 약 15nm임을 알 수 있다. 반면, 비교예 1에 따른 식각액 조성물을 이용한 경우에는 상기 산화물 반도체층이 식각되지 않아 반도체 패턴이 형성되지 않음을 알 수 있다.
또한, 비교예 2, 3 및 4에 따른 식객액을 이용한 경우에는 언더 컷의 길이가 약 230nm, 약 363nm 및 약 776nm임을 알 수 있다. 실시예 1 및 2와 비교할 때, 약 0.3 중량% 초과의 불화물계 화합물을 포함하는 비교예 2, 3 및 4에 따른 식각액 조성물은 상기 산화물 반도체층(220)에 길이가 긴 언더 컷을 형성함으로써 상기 산화물 반도체층(220)이 상기 기판(210)에서부터 용이하게 리프트 오프될 수 있음을 알 수 있다.
이에 따라, 본 발명에 따른 식각액 조성물은 산화물 반도체층 및 구리 망간 합금막을 동시에 식각하기 위해서는 약 0.05 중량% 내지 약 0.25 중량%. 바람직하게는, 0.1 중량% 내지 0.2 중량%의 불화물계 화합물을 포함한다.
본 발명에 따르면, 구리 합금막 및 산화물 반도체층을 동시에 식각하는 식각액 조성물을 이용하여 소스 패턴을 형성함으로써 제조 공정을 단순화시킬 수 있다. 또한, 상기 식각액 조성물은 상기 산화물 반도체층에 언더 컷을 형성하지 않으므로 박막 트랜지스터 및 표시 장치의 제조 신뢰성을 향상시킬 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 실시예 1에 따른 표시 장치의 평면도이다.
도 2는 도 1의 I-I' 라인을 따라 절단한 단면도이다.
도 3, 도 4 및 도 5는 도 2에 도시된 표시 장치를 제조하는 방법을 설명하기 위한 단면도들이다.
도 6은 본 발명의 실시예 2에 따른 표시 장치의 단면도이다.
도 7은 본 발명의 실시예 3에 따른 표시 장치의 단면도이다.
도 8은 본 발명의 실시예 4에 따른 표시 장치의 평면도이다.
도 9는 도 8의 II-II' 라인을 따라 절단한 단면도이다.
도 10, 도 11 및 도 12는 도 9에 도시된 표시 장치를 제조하는 방법을 설명하기 위한 단면도들이다.
도 13은 본 발명의 식각액 조성물의 실시예 1, 2 및 비교예들에 따른 식각액 조성물으로 산화물 반도체층, 구리 합금막 및 구리막을 30% 과잉 식각한 식각면을 나타낸 개념도이다.
도 14는 본 발명의 식각액 조성물의 실시예 1, 2 및 비교예들에 따른 식각액 조성물으로 산화물 반도체층, 구리 합금막 및 구리막을 60% 과잉 식각한 식각면을 나타낸 개념도이다.
도 15는 본 발명의 식각액 조성물의 실시예 1, 2 및 비교예들에 따른 식각액 조성물으로 산화물 반도체층, 구리 합금막 및 구리막을 90% 과잉 식각한 식각면을 나타낸 개념도이다.
<도면의 주요 부분에 대한 부호의 설명>
100, 102, 104, 106 : 표시 장치 GL: 게이트 라인
DL: 데이터 라인 SW: 박막 트랜지스터
GE: 게이트 전극 SE: 소스 전극
DE: 드레인 전극 170: 화소 전극
ES: 에치-스토퍼 132: 반도체 패턴
140: 데이터 금속층 142: 제1 구리 합금막
144: 구리막 146: 제2 구리 합금막
130: 산화물 반도체층

Claims (20)

  1. 베이스 기판 상에 형성된 게이트 라인 및 게이트 전극을 포함하는 게이트 패턴;
    상기 게이트 패턴을 포함하는 베이스 기판 상에 형성되고, 산화물 반도체를 포함하는 반도체 패턴;
    상기 반도체 패턴을 포함하는 베이스 기판 상에 형성되고, 데이터 라인, 소스 전극 및 드레인 전극을 포함하는 소스 패턴; 및
    상기 소스 패턴을 포함하는 베이스 기판 상에 형성되고, 상기 드레인 전극과 전기적으로 연결된 화소 전극을 포함하고,
    상기 반도체 패턴 및 상기 소스 패턴은, 퍼설페이트(persulfate) 0.1 중량% 내지 50 중량%, 아졸계 화합물 0.01 중량% 내지 5 중량%, 불화물계 화합물 0.05 중량% 내지 0.25 중량% 및 용매 45 중량% 내지 99.84 중량%를 포함하는 식각액 조성물을 이용하여 산화물 반도체층 및 상기 산화물 반도체층 위에 배치된 제1 구리 합금막을 포함하는 데이터 금속층을 동시에 식각하여 형성되는 것을 특징으로 하는 표시 장치.
  2. 삭제
  3. 제1항에 있어서, 상기 식각액 조성물은
    상기 퍼설페이트(persulfate) 1 중량% 내지 10 중량%;
    상기 아졸계 화합물 0.1 중량% 내지 1 중량%;
    상기 불화물계 화합물 0.1 중량% 내지 0.2 중량%; 및
    상기 용매 85 중량% 내지 99 중량%를 포함하는 것을 특징으로 하는 표시 장치.
  4. 제1항에 있어서, 상기 식각액 조성물은
    상기 식각액 조성물의 전체 100 중량부에 대하여, 질산 및 이의 염, 황산 및 이의 염, 인산 및 이의 염, 및 아세트산 및 이의 염으로 이루어진 군에서 선택된 적어도 하나의 첨가제 0.01 중량부 내지 40 중량부를 더 포함하는 것을 특징으로 하는 표시 장치.
  5. 제1항에 있어서, 상기 식각액 조성물은
    상기 식각액 조성물의 전체 100 중량부에 대하여, 술폰산계 화합물 0.001 중량부 내지 10 중량부 또는 킬레이트제 0.0001 중량부 내지 5 중량부를 더 포함하는 것을 특징으로 하는 표시 장치.
  6. 제1항에 있어서, 상기 제1 구리 합금막은 구리 및 망간을 포함하는 것을 특징으로 하는 표시 장치.
  7. 제6항에 있어서, 상기 데이터 금속층은 상기 제1 구리 합금막 및 상기 제1 구리 합금막 상에 형성된 구리막을 포함하는 것을 특징으로 하는 표시 장치.
  8. 제1항에 있어서, 상기 데이터 금속층은 상기 제1 구리 합금막, 상기 제1 구리 합금막 상에 형성된 구리막 및 상기 구리막 상에 형성된 제2 구리 합금막을 포함하는 것을 특징으로 하는 표시 장치.
  9. 제1항에 있어서, 상기 반도체 패턴과, 상기 소스 전극 및 드레인 전극 사이에 배치되어 상기 소스 전극 및 상기 드레인 전극과 일부가 중첩된 에치-스토퍼를 더 포함하는 것을 특징으로 하는 표시 장치.
  10. 베이스 기판 상에 게이트 라인 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;
    상기 게이트 패턴을 포함하는 베이스 기판 상에 형성된 산화물 반도체층과, 제1 구리 합금막을 포함하는 데이터 금속층을 동시에 식각하는 식각액 조성물을 이용하여 패터닝함으로써, 반도체 패턴과, 데이터 라인, 소스 전극 및 드레인 전극을 포함하는 소스 패턴을 형성하는 단계; 및
    상기 반도체 패턴 및 상기 소스 패턴을 포함하는 베이스 기판 상에 상기 드레인 전극과 전기적으로 연결된 화소 전극을 형성하는 단계를 포함하고,
    상기 식각액 조성물은 퍼설페이트(persulfate) 0.1 중량% 내지 50 중량%, 아졸계 화합물 0.01 중량% 내지 5 중량%, 불화물계 화합물 0.05 중량% 내지 0.25 중량% 및 용매 45 중량% 내지 99.84 중량%를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  11. 삭제
  12. 제10항에 있어서, 상기 식각액 조성물은
    상기 퍼설페이트(persulfate) 1 중량% 내지 10 중량%;
    상기 아졸계 화합물 0.1 중량% 내지 1 중량%;
    상기 불화물계 화합물 0.1 중량% 내지 0.2 중량%; 및
    상기 용매 85 중량% 내지 99 중량%를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  13. 제10항에 있어서, 상기 제1 구리 합금막은
    구리 및 망간을 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  14. 제13항에 있어서, 상기 데이터 금속층은
    상기 제1 구리 합금막 및 상기 제1 구리 합금막 상에 형성된 구리막을 포함 하는 것을 특징으로 하는 표시 장치의 제조 방법.
  15. 제13항에 있어서, 상기 데이터 금속층은
    상기 제1 구리 합금막, 상기 제1 구리 합금막 상에 형성된 구리막 및 상기 구리막 상에 형성된 제2 구리 합금막을 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  16. 제10항에 있어서, 상기 산화물 반도체층 및 상기 데이터 금속층 사이에 상기 게이트 전극과 중첩되도록 에치-스토퍼를 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  17. 제16항에 있어서, 상기 소스 패턴을 형성하는 단계는
    상기 산화물 반도체층, 상기 에치-스토퍼 및 상기 데이터 금속층을 포함하는 상기 베이스 기판의 소스 영역 및 드레인 영역에 형성되어 상기 소스 및 드레인 영역들 사이의 채널 영역을 노출시키는 포토레지스트 패턴을 형성하는 단계; 및
    상기 포토레지스트 패턴을 식각 방지막으로 이용하여 상기 식각액 조성물으로 상기 데이터 금속층 및 상기 산화물 반도체층을 식각하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  18. 제17항에 있어서, 상기 데이터 금속층 및 상기 산화물 반도체층을 식각하는 단계에서, 상기 반도체 패턴, 상기 소스 전극, 상기 드레인 전극 및 상기 데이터 라인을 형성하는 것을 특징으로 하는 표시 장치의 제조 방법.
  19. 제10항에 있어서, 상기 소스 패턴을 형성하는 단계는
    상기 베이스 기판의 소스 라인 영역, 소스 영역 및 드레인 영역에 제1 두께로 형성되고 상기 소스 및 드레인 영역들 사이의 채널 영역에 상기 제1 두께보다 얇은 제2 두께로 상기 데이터 금속층 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각 방지막으로 이용하여 상기 식각액 조성물으로 상기 데이터 금속층 및 상기 산화물 반도체층을 식각하는 단계;
    상기 채널 영역 상의 상기 포토레지스트 패턴을 제거하여, 상기 채널 영역의 상기 데이터 금속층을 노출시키는 단계; 및
    상기 채널 영역의 상기 데이터 금속층을 제거하여 상기 채널 영역의 상기 반도체 패턴을 노출시키는 단계를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  20. 제19항에 있어서, 상기 데이터 금속층 및 상기 산화물 반도체층을 식각하는 단계에서, 상기 반도체 패턴, 상기 데이터 라인 및 상기 데이터 라인과 연결되고 상기 소스, 드레인 및 채널 영역들에 형성된 전극 패턴을 형성하고,
    상기 반도체 패턴을 노출시키는 단계에서, 상기 채널 영역의 상기 전극 패턴이 제거되어 상기 소스 전극 및 상기 드레인 전극이 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
KR1020090094911A 2009-10-07 2009-10-07 표시 장치 및 이의 제조 방법 KR101687311B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090094911A KR101687311B1 (ko) 2009-10-07 2009-10-07 표시 장치 및 이의 제조 방법
US12/772,836 US8216865B2 (en) 2009-10-07 2010-05-03 Display device and method of manufacturing the same
CN201010205314.7A CN102034745B (zh) 2009-10-07 2010-06-13 制造显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090094911A KR101687311B1 (ko) 2009-10-07 2009-10-07 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20110037458A KR20110037458A (ko) 2011-04-13
KR101687311B1 true KR101687311B1 (ko) 2016-12-16

Family

ID=43822498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090094911A KR101687311B1 (ko) 2009-10-07 2009-10-07 표시 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US8216865B2 (ko)
KR (1) KR101687311B1 (ko)
CN (1) CN102034745B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101569766B1 (ko) * 2009-01-29 2015-11-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
EP2426720A1 (en) * 2010-09-03 2012-03-07 Applied Materials, Inc. Staggered thin film transistor and method of forming the same
JP5171990B2 (ja) * 2011-05-13 2013-03-27 株式会社神戸製鋼所 Ｃｕ合金膜および表示装置
KR101964826B1 (ko) * 2011-06-15 2019-04-03 삼성디스플레이 주식회사 금속 패턴의 형성 방법 및 이를 포함하는 표시 기판의 제조 방법
KR101934977B1 (ko) * 2011-08-02 2019-03-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101951045B1 (ko) * 2011-08-04 2019-02-21 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
KR101939842B1 (ko) * 2011-08-22 2019-01-17 동우 화인켐 주식회사 금속 배선 형성방법
KR102009250B1 (ko) * 2011-09-09 2019-08-12 동우 화인켐 주식회사 표시장치의 제조방법 및 이에 이용되는 구리계 금속막/금속 산화물막의 식각액 조성물
KR20140013310A (ko) * 2012-07-23 2014-02-05 삼성디스플레이 주식회사 식각액 조성물, 및 이를 이용한 금속 배선과 박막 트랜지스터 표시판 제조 방법
KR102232539B1 (ko) 2013-11-13 2021-03-29 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법
WO2015100409A2 (en) 2013-12-26 2015-07-02 Tufts University Methods, compositions and kits for treating a subject using a recombinant neutralizing binding protein
CN103715203B (zh) * 2013-12-26 2016-06-22 合肥京东方光电科技有限公司 阵列基板及其制造方法和显示装置
CN104658905B (zh) * 2015-02-27 2018-01-05 深圳市华星光电技术有限公司 一种刻蚀方法及基板
KR102013397B1 (ko) * 2018-01-26 2019-08-23 삼성디스플레이 주식회사 식각액 조성물, 금속 패턴의 형성 방법 및 표시 기판의 제조 방법
KR102027363B1 (ko) * 2018-12-17 2019-10-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505328B1 (ko) * 2002-12-12 2005-07-29 엘지.필립스 엘시디 주식회사 구리 몰리브덴막에서 몰리브덴 잔사를 제거할 수 있는식각용액 및 그 식각 방법
KR100960687B1 (ko) * 2003-06-24 2010-06-01 엘지디스플레이 주식회사 구리(또는 구리합금층)를 포함하는 이중금속층을 일괄식각하기위한 식각액
KR101067618B1 (ko) * 2004-06-29 2011-09-27 엘지디스플레이 주식회사 액정표시패널 및 그 제조방법
KR101199533B1 (ko) * 2005-06-22 2012-11-09 삼성디스플레이 주식회사 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
KR20070053490A (ko) * 2005-11-21 2007-05-25 삼성전자주식회사 표시기판의 제조 방법
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP5292066B2 (ja) * 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
KR101465474B1 (ko) * 2008-01-03 2014-11-27 삼성디스플레이 주식회사 하프톤마스크와, 이의 제조방법
KR20090080286A (ko) * 2008-01-21 2009-07-24 삼성전자주식회사 기판의 평탄화 방법, 어레이 기판 및 이 평탄화 방법을이용한 어레이 기판의 제조 방법

Also Published As

Publication number Publication date
US8216865B2 (en) 2012-07-10
CN102034745B (zh) 2014-11-12
US20110079776A1 (en) 2011-04-07
KR20110037458A (ko) 2011-04-13
CN102034745A (zh) 2011-04-27

Similar Documents

Publication Publication Date Title
KR101687311B1 (ko) 표시 장치 및 이의 제조 방법
JP5559956B2 (ja) 薄膜トランジスタ液晶表示装置のエッチング液組成物
TWI572745B (zh) 用於含銅金屬薄膜之蝕刻劑組成物以及使用其之蝕刻方法
KR102048022B1 (ko) 금속막 식각액 조성물 및 이를 이용한 식각 방법
JP2004193620A (ja) 銅モリブデン膜で、モリブデンの残渣を除去するエッチング溶液及びそのエッチング方法
KR101805187B1 (ko) 식각액 조성물
KR20110087582A (ko) 식각액 조성물 및 이를 이용한 식각 방법
KR102293675B1 (ko) 구리계 금속막 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
KR101339316B1 (ko) 유리 손상이 없는 구리 / 몰리브데늄막 또는 몰리브데늄 / 구리 / 몰리브데늄 3중 막의 식각 조성물
JP6159980B2 (ja) 酸化アルミニウム膜用のエッチング液と、当該エッチング液を用いた薄膜半導体装置の製造方法
KR20110085254A (ko) 금속 배선용 식각액조성물 및 상기 식각액을 사용한 박막트랜지스터 표시판의 제조 방법
KR101832184B1 (ko) 식각액 조성물 및 이를 이용한 표시 기판의 제조 방법
JP2015030855A (ja) エッチング溶液及びエッチング方法
KR20170121505A (ko) 표시장치용 어레이 기판의 제조방법
KR20180015688A (ko) 식각액 조성물, 금속 패턴의 형성 방법 및 표시 기판의 제조 방법
CN105321826A (zh) 半导体装置的制造方法以及半导体装置
WO2013031951A1 (ja) Ｓｉエッチング液
TWI737753B (zh) 提升聚合物黏著銅之方法
KR102435551B1 (ko) 식각액 조성물 및 이를 이용한 금속 패턴과 박막 트랜지스터 기판 제조 방법
KR101170382B1 (ko) 박막 트랜지스터 액정표시장치용 식각조성물
KR20150105038A (ko) 금속 배선 형성을 위한 다층막 식각액 조성물
KR20130051239A (ko) 식각액 조성물, 금속 패턴의 형성 방법 및 표시 기판의 제조 방법
KR101236133B1 (ko) 금속 식각액 조성물
KR102362554B1 (ko) 구리계 금속막용 식각 조성물
KR20160108945A (ko) 몰리브덴 함유 금속막의 식각액 조성물 및 이를 이용한 액정표시 장치용 어레이 기판의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant