WO2013031951A1 - Ｓｉエッチング液 - Google Patents

Ｓｉエッチング液 Download PDF

Info

Publication number
WO2013031951A1
WO2013031951A1 PCT/JP2012/072167 JP2012072167W WO2013031951A1 WO 2013031951 A1 WO2013031951 A1 WO 2013031951A1 JP 2012072167 W JP2012072167 W JP 2012072167W WO 2013031951 A1 WO2013031951 A1 WO 2013031951A1
Authority
WO
WIPO (PCT)
Prior art keywords
etching
etching solution
compound
acid
nitrogen
Prior art date
Application number
PCT/JP2012/072167
Other languages
English (en)
French (fr)
Inventor
隆夫 松本
亮 村田
努 近藤
陽宏 中村
覚 宇津木
直義 山本
康一 澤田
耕平 持田
拓央 大和田
哲浩 宮元
研二 大城
Original Assignee
シャープ株式会社
関東化学株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社, 関東化学株式会社 filed Critical シャープ株式会社
Publication of WO2013031951A1 publication Critical patent/WO2013031951A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Definitions

  • the present invention relates to an etching solution used for manufacturing a flat panel display, an organic EL, a solar cell, and the like, particularly an etching solution used for processing a silicon layer and an etching method.
  • Patent Documents 1 to 5 disclose methods capable of selectively etching an amorphous silicon layer and a silicon nitride film, but all are dry etching methods, equipment costs, maintenance cycle, work complexity, processing capability. In that respect, it is not satisfactory.
  • etching of a silicon layer using a nitrogen-containing compound such as nitric acid is not practical because the etching rate decreases when the content is small, and the resist is damaged when the content is large.
  • a desired etching shape cannot be obtained, such as an increase in the amount of side etching.
  • a method for obtaining a desired taper angle in the silicon layer and reducing the cost by a wet etching method using a nitrogen-containing compound with a low content is being studied.
  • Patent Document 6 manufactures a silicon wafer that can reduce both the simultaneous double-side polishing process and the single-side polishing process while maintaining both wafer flatness and wafer surface roughness when the planarization process is completed.
  • Patent Document 7 relates to an etching solution containing phosphoric acid, nitric acid, acetic acid, hydrofluoric acid and water, and etches a metal reflective laminated film composed of two or more layers including a metal reflective film and a SiO 2 film. The purpose is that.
  • Patent Document 8 relates to an etching solution for roughening a surface while rotating a silicon wafer substrate, and can form a rough surface in a good state over the entire surface of the silicon wafer substrate, and the rough surface is a uniform rough surface.
  • Patent Document 9 relates to a method of manufacturing a thin film transistor, and in the case of forming a polysilicon layer, it is intended to use a laser annealing method, a solid layer growth method, or the like after forming an amorphous silicon layer once.
  • the etching solution described in each of the above patent documents causes excessive side etching by containing a nitrogen-containing compound at a high concentration, so that it is not suitable for the wet etching method (Patent Document 6). Is contained only in SiO 2 etching or the like (Patent Document 7). Therefore, an etching solution and etching method using a low content nitrogen-containing compound for etching the silicon layer have not been studied at all.
  • a dry etching method only a taper angle of approximately 90 ° can be obtained, and a large expense is required for equipment investment.
  • an object of the present invention is to provide an etching solution and an etching method that can more reasonably etch a silicon layer at a practical speed and obtain a good etching shape by suppressing the amount of side etching.
  • Another object of the present invention is to achieve a taper shape and a selection ratio between the silicon layer and the gate insulating film (GI film), which cannot be achieved by the dry etching method, by the wet etching method.
  • GI film gate insulating film
  • the inventors of the present invention have made extensive studies to solve the above problems, surprisingly, they have surprisingly low contents of nitrogen-containing compounds, fluorine compounds, phosphorus-containing compounds, sulfur-containing inorganic compounds, and organic compounds having sulfo groups.
  • the inventors have found that the above problems can be solved at once by etching using an etching solution containing one or more acidic solvents selected from the group consisting of compounds, and the present invention has been completed.
  • an etching solution for etching a silicon layer comprising 0.1 to 30% by weight of a nitrogen-containing compound, a fluorine compound, a phosphorus-containing compound, a sulfur-containing inorganic compound, and an organic compound having a sulfo group
  • the said etching liquid characterized by including the 1 type (s) or 2 or more types of the acidic solvent selected.
  • the silicon layer is an amorphous silicon (a-Si) / silicon nitride (SiN x ) layer and / or an n-type amorphous silicon (n + a-Si) / i-type amorphous silicon (i + a-Si) layer and / or polycrystalline
  • a-Si amorphous silicon
  • SiN x silicon nitride
  • n + a-Si silicon nitride
  • i + a-Si i-type amorphous silicon
  • a method of etching a silicon layer selected from the group consisting of 0.1 to 30% by weight of a nitrogen-containing compound, a fluorine compound, a phosphorus-containing compound, a sulfur-containing inorganic compound, and an organic compound having a sulfo group
  • the said method including the process of etching using an etching liquid containing 1 type, or 2 or more types of acidic solvents.
  • a method of manufacturing a thin film transistor including a silicon layer selected from the group consisting of 0.1 to 30% by weight of a nitrogen-containing compound, a fluorine compound, a phosphorus-containing compound, a sulfur-containing inorganic compound, and an organic compound having a sulfo group
  • the said method including the process of etching the said silicon layer using the etching liquid containing the 1 type (s) or 2 or more types of acidic solvent.
  • an etching solution for etching the silicon layer is an etching solution according to any one of [1] to [10], including a step of forming a source electrode and a drain electrode on the amorphous silicon-containing layer.
  • the taper angle of the silicon layer is smaller than 90 °, and the silicon layer is at least (n + type amorphous silicon / i type amorphous silicon layer) / (GI film) selection ratio (n + i / GI) with respect to the gate insulating film layer.
  • the etching solution is composed of the phosphorus-containing compound, the sulfur-containing inorganic compound, and the organic compound having a sulfo group, despite the low content of the nitrogen-containing compound and the fluorine compound.
  • the nitrogen-containing compound and the fluorine compound are low in content, the amount of side etching can be suppressed, and a good etching shape can be obtained.
  • the n-type amorphous silicon (n + a-Si) / i-type amorphous silicon (i + a-Si) layer can be collectively etched, which is conventionally performed by the dry etching method.
  • the n + i / GI selection ratio can be improved by performing the wet etching method of the present invention, and the etching of the GI film can be suppressed even if overetching is performed. Furthermore, in the case of conventional etching of an n + type amorphous silicon / i type amorphous silicon layer by a dry etching method, it is necessary to etch the GI film to some extent at the time of overetching from the viewpoint of the selectivity to the gate insulating film and in-plane uniformity. In addition, since the GI film becomes thin, the withstand voltage after the source formation is lowered, and the problem that leakage between the source and the gate is likely to occur can be solved.
  • the etching solution contains a phosphorus-containing compound, a sulfur-containing inorganic compound, and an organic compound having a sulfo group, so that the solution is oxidized into silicon due to the nitrogen-containing compound. It is presumed that this is because a mechanism for improving the etching rate of silicon is constructed by increasing the concentration of the substance having a structure that improves the force.
  • FIG. 1 is an explanatory diagram (a TFT cross section etched by a wet etching method and a dry etching method) showing a cross section after wet etching (A), a cross section after dry etching (B), and a TFT cross section (C). .
  • the present invention provides an etching solution for etching a silicon layer, comprising 0.1 to 30% by weight of a nitrogen-containing compound, a fluorine compound, a phosphorus-containing compound, a sulfur-containing inorganic compound, and an organic group having a sulfo group
  • etching solution comprising one or more acidic solvents selected from the group consisting of compounds is provided.
  • the silicon layer is not particularly limited, and examples thereof include an n-type amorphous silicon (n + a-Si) layer, an i-type amorphous silicon (i + a-Si) layer, and a polycrystalline silicon layer.
  • an n-type amorphous silicon (n + a-Si) / i-type amorphous silicon (i + a-Si) layer and a polycrystalline silicon layer and silicon used as a gate insulating film of a semiconductor element, etc.
  • nitride in combination with (SiN x) layer, an amorphous silicon (a-Si) / silicon nitride (SiN x) layer is an n-type amorphous silicon (n + a-Si) layer.
  • amorphous silicon (a-Si) / silicon nitride (SiN x ) layer an n-type amorphous silicon (n + a-Si) / i-type amorphous silicon (i + a-Si) layer, and a polycrystalline silicon layer.
  • N-type amorphous silicon (n + a-Si) can be used as an n-type semiconductor by adding impurities. Although it does not specifically limit as an impurity to add, For example, nitrogen, phosphorus, arsenic etc. are mentioned. Nitrogen and phosphorus are preferable from the viewpoint of ease of process introduction. Moreover, you may use the said impurity in combination of 2 or more types.
  • i-type amorphous silicon (i + a-Si) is amorphous silicon (a-Si) to which no impurity is added.
  • Polycrystalline silicon is silicon in which small single crystals having various crystal axis directions are gathered.
  • the nitrogen-containing compound is not particularly limited, and examples thereof include nitric acid, nitrous acid, pernitric acid, and salts thereof.
  • the salts of nitric acid, nitrous acid and pernitric acid include ammonium salts and alkali metal salts.
  • Nitric acid, nitrous acid, and ammonium and alkali metal salts thereof are preferable from the viewpoint of low cost and availability.
  • Particularly preferred are nitric acid, ammonium nitrate and potassium nitrite.
  • the nitrogen-containing compounds may be used in combination of two or more.
  • the content of the nitrogen-containing compound is not particularly limited.
  • nitric acid it is 0.1 to 30% by weight, preferably 0.1 to 10% by weight, Preferably, the content is 0.1 to 5% by weight.
  • the content of the nitrogen-containing compound is low, etching cannot be performed at a practical rate. If the content of the nitrogen-containing compound is high, the resist is damaged and the side etching amount increases, thereby obtaining a desired etching shape. There is a risk of not being able to.
  • the fluorine compound is not particularly limited, and examples thereof include hydrofluoric acid (HF) and metal salts or ammonium salts thereof.
  • HF hydrofluoric acid
  • metal salts or ammonium salts thereof Preferred are hydrofluoric acid and ammonium fluoride from the viewpoint that they do not contain metal, are inexpensive, and are easily available. Moreover, you may use the said fluorine compound in combination of 2 or more types.
  • the content of the fluorine compound is not particularly limited.
  • the content is 0.1 to 11% by weight, preferably 0.1 to 7% by weight.
  • the content is 0.1 to 5% by weight. If the fluorine compound content is low, etching cannot be performed at a practical rate, and if the fluorine compound content is high, the etching rate of the silicon nitride (SiNx) film of the base film and the glass substrate on the back surface may increase. .
  • the acidic solvent is not particularly limited, and examples thereof include phosphorus-containing compounds, sulfur-containing inorganic compounds, organic compounds having a sulfo group, and metal salts or ammonium salts thereof.
  • the phosphorus-containing compound is not particularly limited, and examples thereof include phosphoric acid, phosphorous acid, phosphonic acid, phosphonous acid, phosphinic acid, phosphinic acid, and metal salts or ammonium salts thereof. Of these, phosphoric acid and its ammonium salt are preferred from the viewpoint that they do not contain a metal, are inexpensive and easily available. Moreover, you may use the said phosphorus containing compound in combination of 2 or more types.
  • the content of the phosphorus-containing compound is not particularly limited.
  • phosphoric acid it is 30 to 83% by weight, preferably 50 to 83% by weight, and particularly preferably 60%. Is 83% by weight.
  • the sulfur-containing inorganic compound is not particularly limited, and examples thereof include sulfuric acid, sulfurous acid, persulfuric acid, sulfamic acid, and metal salts or ammonium salts thereof.
  • sulfuric acid and its ammonium salt are preferable from the viewpoint that they do not contain a metal, are inexpensive and easily available.
  • the content of the sulfur-containing inorganic compound is not particularly limited.
  • sulfuric acid it is 30 to 96% by weight, preferably 50 to 96% by weight, and particularly preferably 60%. ⁇ 96 wt%. If the content of the sulfur-containing inorganic compound is small, there is a possibility that etching cannot be performed at a practical rate.
  • the organic compound having a sulfo group is not particularly limited, and examples thereof include alkyl sulfonic acids having 1 to 5 carbon atoms and aromatic sulfonic acids.
  • the alkylsulfonic acid having 1 to 5 carbon atoms is preferably methanesulfonic acid and ethanesulfonic acid from the viewpoint of being inexpensive and easily available.
  • the aromatic sulfonic acid is preferably p-toluenesulfonic acid from the viewpoint of being inexpensive and easily available. Particularly preferred is methanesulfonic acid.
  • the content of the organic compound having a sulfo group is not particularly limited.
  • methanesulfonic acid it is 30 to 96% by weight, and preferably 50 to 96% by weight. Particularly preferred is 60 to 96% by weight. If the content of the organic compound having a sulfo group is small, there is a possibility that etching cannot be performed at a practical rate.
  • the acidic solvent is preferably phosphoric acid, sulfuric acid, methanesulfonic acid, and ammonium salts thereof from the viewpoint that it does not contain a metal and is inexpensive and easily available.
  • Particularly preferred are phosphoric acid, sulfuric acid, and methanesulfonic acid.
  • the total content of the acidic solvent is not particularly limited, but when the acidic solvent is used in combination of two or more, it is 30 to 96% by weight, preferably 50 to 96% by weight, Particularly preferred is 60 to 96% by weight.
  • the acidic solvent is used in combination, if the content of the acidic solvent is small, there is a possibility that etching cannot be performed at a practical rate.
  • the auxiliary agent that may be contained in the etching solution of the present invention will be described.
  • the auxiliary agent is not particularly limited, and examples thereof include acetic acid, ammonium nitrate, triammonium phosphate, and ammonium dihydrogen phosphate.
  • the acetic acid plays a role of improving in-plane uniformity.
  • the acetic acid content is not particularly limited, but is preferably 5 to 40% by weight.
  • the ammonium nitrate plays the same role as the nitrogen-containing compound.
  • the content of the ammonium nitrate is not particularly limited, but is preferably 5 to 40% by weight.
  • the triammonium phosphate and the ammonium dihydrogen phosphate play the same role as the phosphorus-containing compound.
  • the content of the triammonium phosphate and ammonium dihydrogen phosphate is not particularly limited, but is preferably 5 to 40% by weight.
  • the present invention is a method for etching a silicon layer, comprising 0.1 to 30% by weight of a nitrogen-containing compound, a fluorine compound, a phosphorus-containing compound, a sulfur-containing inorganic compound, and an organic compound having a sulfo group. It is the said method including the process of etching using the etching liquid containing 1 type, or 2 or more types of acidic solvent selected from a group.
  • the etching target is selected from the group consisting of a silicon layer, 0.1 to 30 wt% of a nitrogen-containing compound, a fluorine compound and a phosphorus-containing compound, a sulfur-containing inorganic compound and an organic compound having a sulfo group as an etching solution.
  • a silicon layer 0.1 to 30 wt% of a nitrogen-containing compound, a fluorine compound and a phosphorus-containing compound, a sulfur-containing inorganic compound and an organic compound having a sulfo group as an etching solution.
  • an etching solution containing one kind or two or more kinds of acidic solvent is used, and a conventionally used etching process can be used as appropriate.
  • the method for producing a thin film transistor according to the present invention can typically be produced efficiently as follows.
  • a method of manufacturing a thin film transistor including a silicon layer comprising 0.1 to 30% by weight of a nitrogen-containing compound, a fluorine compound, a phosphorus-containing compound, a sulfur-containing inorganic compound, and an organic compound having a sulfo group It is the said method including the process of etching the said silicon layer using the etching liquid containing 1 type, or 2 or more types of the acidic solvent selected.
  • the etching target is selected from the group consisting of a silicon layer, 0.1 to 30 wt% of a nitrogen-containing compound, a fluorine compound and a phosphorus-containing compound, a sulfur-containing inorganic compound and an organic compound having a sulfo group as an etching solution.
  • a silicon layer 0.1 to 30 wt% of a nitrogen-containing compound, a fluorine compound and a phosphorus-containing compound, a sulfur-containing inorganic compound and an organic compound having a sulfo group as an etching solution.
  • a thin film transistor can be appropriately manufactured using a conventionally used etching step. it can.
  • the present invention is a method for manufacturing an inverted staggered (bottom gate) thin film transistor, in which a metal film is formed on a substrate by a sputtering method.
  • a metal film is formed on a substrate by a sputtering method.
  • a gate electrode is formed.
  • a gate insulating film, i-type amorphous silicon, and n-type amorphous silicon are sequentially formed on the gate electrode by plasma CVD.
  • i-type amorphous silicon and n-type amorphous silicon are formed in an island shape in a region to be a TFT by a photolithography process.
  • a metal film is formed on the amorphous silicon-containing layer by a sputtering method, and a source electrode and a drain electrode are collectively formed by a photolithography process.
  • the present invention is characterized in that, in the manufacturing method, the etching solution for etching the amorphous silicon layer is the etching solution of the present invention.
  • the present invention is characterized in that the silicon layer can be etched with a taper angle smaller than 90 ° and at least n + i / GI selection ratio of 3 or more with respect to the gate insulating film layer. And a method for manufacturing a thin film transistor.
  • the taper angle is not particularly limited as long as it is smaller than 90 °, but is preferably 45 ° to 70 ° from the viewpoint of process margin.
  • the n + i / GI selection ratio is defined by the etching rate ratio between the n + i layer and the GI layer. The selection ratio is not particularly limited as long as it is 3 or more, but is preferably 5 or more from the viewpoint of reducing damage to the GI layer.
  • the combination of the taper angle and the n + i / GI selection ratio is not particularly limited as long as a desired effect is obtained.
  • the taper angle is 45 ° to 70 °
  • the n + i / GI selection ratio is a combination of 5 or more.
  • Table 1 shows an etching solution composition for comparison with the etching solution composition of the present invention.
  • JET (sec) in Table 2 indicates “just etching time” (unit: second).
  • ⁇ for those that could be etched very well within 300 seconds
  • ⁇ for those that could be etched well within 300 seconds
  • x for those that could not be etched within 300 seconds The thing is expressed as “x”.
  • C: TFT sectional view in FIG. 1 is a sectional view showing the structure of a typical prior art thin film transistor used in an active matrix type liquid crystal display device.
  • This thin film transistor is transparent such as resin or glass.
  • a strip-like gate electrode made of a metal film such as Cu or Al
  • a gate insulating film GI film
  • SiNx silicon nitride
  • a semiconductor layer made of amorphous silicon (i Layer)
  • a source electrode and a drain electrode made of a metal such as Cu or Al
  • a protective layer which are stacked in this order.
  • Example 17 This was etched by a wet etching method by a shower method at 35 ° C. using the etching solution composition of Example 17 shown in Table 1.
  • a and B in FIG. 1 show cross sections etched by a wet etching method and a dry etching method.
  • the etching solution comprises a phosphorus-containing compound, a sulfur-containing inorganic compound, and an organic compound having a sulfo group, despite the low content of nitrogen-containing compounds and fluorine compounds.
  • Etching at a practical speed is possible by including one or two or more acidic solvents selected from the following.
  • the nitrogen-containing compound and the fluorine compound are low in content, the amount of side etching can be suppressed, and a good etching shape can be obtained.
  • n-type amorphous silicon (n + a-Si) / i-type amorphous silicon (i + a-Si) layer which has been conventionally performed by the dry etching method.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Weting (AREA)

Abstract

　低含有量の窒素含有化合物およびフッ素化合物を用いたウェットエッチング法により、シリコン層を実用的な速度でエッチングし、サイドエッチング量の抑制により良好なエッチング形状を得ることができるエッチング液およびエッチング方法を提供すること。　シリコン層をエッチングするためのエッチング液であって、０．１～３０重量％の窒素含有化合物、フッ素化合物ならびにリン含有化合物、硫黄含有無機化合物およびスルホ基を有する有機化合物からなる群から選択される酸性溶媒を１種または２種以上を含む、ことを特徴とする、前記エッチング液。

Description

Ｓｉエッチング液
　本発明は、フラットパネルディスプレイ、有機ＥＬおよび太陽電池等の製造に用いられるエッチング液、とくにシリコン層の加工に用いるエッチング液およびエッチング方法に関する。
　フラットパネルディスプレイ等の製造においては、ドライエッチング法により、シリコン層をエッチングすることが知られている。ドライエッチング法では、サイドエッチング（サイドシフト）によるテーパー角がほぼ９０°になるため、所望の角度がかかる角度とは異なる場合には適用し難い。さらに、ドライエッチング法は、設備投資などに多額の費用を要する。
　また、特許文献１～５には、アモルファスシリコン層と窒化シリコン膜を選択的にエッチングできる方法が開示されているが、すべてドライエッチング法であり、設備費用、メンテナンス周期、作業複雑さ、処理能力といった点において、満足できるものとはいえない。
　ところで、硝酸などの窒素含有化合物を用いたシリコン層のエッチングにおいては、かかる含有量が少ない場合にはエッチング速度が低下するため実用的ではなく、また、かかる含有量が多い場合にはレジストがダメージを受け、サイドエッチング量が増加するなど、所望のエッチング形状が得られないという問題があった。
　このような背景において、低含有量の窒素含有化合物を用いたウェットエッチング法により、シリコン層における所望のテーパー角が得られ、かつ低コスト化を行うための方法が検討されている。
　特許文献６は、両面同時研磨工程や片面研磨工程の負荷を軽減するとともに、平坦化工程を終えた際のウェーハ平坦度の維持及びウェーハ表面粗さの低減の双方を達成し得るシリコンウェーハの製造方法に関し、高濃度（２５．５％～４０．０％）の硝酸を用いることが記載されている。特許文献７は、りん酸、硝酸、酢酸、ふっ化水素酸および水を配合してなるエッチング液に関し、金属反射膜およびＳｉＯ２膜を含む２層以上の膜からなる金属反射積層膜をエッチングすることを目的としている。特許文献８は、シリコンウエハ基板を回転させながら表面を粗面化処理するためのエッチング液に関し、シリコンウエハ基板面の全面にわたって良好な状態に粗面を形成でき、該粗面が均一な粗面とすることを目的としている。特許文献９は、薄膜トランジスターの製造方法に関し、ポリシリコン層を形成する場合には、一旦アモルファスシリコン層を形成した後、レーザーアニール法や、固層成長法等を用いることを目的としている。
　しかしながら、上記各特許文献に記載のエッチング液は、窒素含有化合物を高濃度に含むことにより過度のサイドエッチングを惹起するため、ウェットエッチング法には不向きであったり（特許文献６）、窒素含有化合物を低濃度に含んでいる場合にはＳｉＯ２のエッチングなどにのみ用いられるものであった（特許文献７）。そのため、シリコン層をエッチングするための、低含有量の窒素含有化合物を用いたエッチング液およびエッチング方法については全く検討されていない。一方、ドライエッチング法によりシリコン層をエッチングすることは知られているものの、テーパー角はほぼ９０°のものしか得られず、また、設備投資などに多額の費用を要する。
特開平５－２９１１９７号公報 特開平６－１６８９１５号公報 特開２００９－９４２０９号公報 特開平６－１７７０８３号公報 特開平１１－２７４１４３号公報 特開２００６－１００７９９号公報 特開２００４－１９００７６号公報 特開２００５－１５０１７１号公報 特開２０１０－１７７３２５号公報
　したがって、本発明の課題は、より合理的に、シリコン層を実用的な速度でエッチングし、サイドエッチング量の抑制により良好なエッチング形状を得ることができるエッチング液およびエッチング方法を提供することにある。また、ドライエッチング法では達成できないテーパー形状およびシリコン層とゲート絶縁膜（ＧＩ膜）との選択比を、ウェットエッチング法において達成することにある。
　本発明者らは、上記の課題を解決すべく鋭意研究を重ねる中で、驚くべきことに、低含有量の窒素含有化合物、フッ素化合物ならびにリン含有化合物、硫黄含有無機化合物およびスルホ基を有する有機化合物からなる群から選択される酸性溶媒を１種または２種以上を含むエッチング液を用いてエッチングすることで、上記問題点を一挙に解決できることを見出し、本発明を完成するに至った。
　すなわち、本発明は、以下に関する。
［１］　シリコン層をエッチングするためのエッチング液であって、０．１～３０重量％の窒素含有化合物、フッ素化合物ならびにリン含有化合物、硫黄含有無機化合物およびスルホ基を有する有機化合物からなる群から選択される酸性溶媒を１種または２種以上を含む、ことを特徴とする、前記エッチング液。
［２］　窒素含有化合物が、０．１～１０重量％含まれる、[１]に記載のエッチング液。
［３］　窒素含有化合物が、硝酸、亜硝酸、過硝酸、硝酸アンモニウムおよび亜硝酸カリウムからなる群から選択される１種または２種以上である、［１］または［２］に記載のエッチング液。
［４］　窒素含有化合物が、硝酸、硝酸アンモニウムおよび亜硝酸カリウムからなる群から選択される１種または２種以上である、［１］～［３］のいずれかに記載のエッチング液。
［５］　酸性溶媒が、リン酸、硫酸およびメタンスルホン酸からなる群から選択される１種または２種以上である、［１］～［４］のいずれかに記載のエッチング液。
［６］　酸性溶媒が、３０～９６重量％含まれる、［１］～［５］のいずれかに記載のエッチング液。
［７］　フッ素化合物が、フッ化水素酸、フッ化アンモニウムおよびアルカリ金属フッ化物からなる群から選択される１種または２種以上である、［１］～［６］のいずれかに記載のエッチング液。
［８］　フッ素化合物が、０．１～１１重量％含まれる、［１］～［７］のいずれか一項に記載のエッチング液。
［９］　さらに、酢酸を含む、［１］～［８］のいずれかに記載のエッチング液。
［１０］　シリコン層が、アモルファスシリコン（ａ－Ｓｉ）／シリコン窒化（ＳｉＮｘ）層および／またはｎ型アモルファスシリコン（ｎ＋ａ－Ｓｉ）／ｉ型アモルファスシリコン（ｉ＋ａ－Ｓｉ）層および／または多結晶シリコン層である、［１］～［９］のいずれかに記載のエッチング液。
［１１］　シリコン層をエッチングする方法であって、０．１～３０重量％の窒素含有化合物、フッ素化合物ならびにリン含有化合物、硫黄含有無機化合物およびスルホ基を有する有機化合物からなる群から選択される酸性溶媒を１種または２種以上を含む、エッチング液を用いてエッチングする工程を含む、前記方法。
［１２］　シリコン層を含む薄膜トランジスタの製造方法であって、０．１～３０重量％の窒素含有化合物、フッ素化合物ならびにリン含有化合物、硫黄含有無機化合物およびスルホ基を有する有機化合物からなる群から選択される酸性溶媒を１種または２種以上を含む、エッチング液を用いて前記シリコン層をエッチングする工程を含む、前記方法。
　さらに、本発明は、一態様において以下に関する。
［１３］　薄膜トランジスタの製造方法であって、基板上にゲート電極を形成する工程と、前記ゲート電極上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にアモルファスシリコン含有層を形成する工程と、前記アモルファスシリコン含有層上にソース電極及びドレイン電極を形成する工程とを含み、シリコン層をエッチングするエッチング液が、［１］～［１０］のいずれかに記載のエッチング液であること、を特徴とする、前記製造方法。
［１４］　シリコン層のテーパー角が９０°より小さく、かつシリコン層をゲート絶縁膜層に対して、少なくとも（ｎ＋型アモルファスシリコン／ｉ型アモルファスシリコン層）／（ＧＩ膜）選択比（ｎ＋ｉ／ＧＩ選択比）が３以上でエッチング可能であることを特徴とする、［１３］に記載の薄膜トランジスタの製造方法。
　本発明は、上記の構成により、窒素含有化合物およびフッ素化合物が低含有量であるにもかかわらず、上記エッチング液が、リン含有化合物、硫黄含有無機化合物およびスルホ基を有する有機化合物からなる群から選択される酸性溶媒を１種または２種以上を含むことにより、実用的な速度でのエッチングを可能としたものである。また、窒素含有化合物およびフッ素化合物が低含有量であることにより、サイドエッチング量の抑制が可能となり、良好なエッチング形状が得られる。さらに、従来ドライエッチング法で行っていた、ｎ型アモルファスシリコン（ｎ＋ａ－Ｓｉ）／ｉ型アモルファスシリコン（ｉ＋ａ－Ｓｉ）層の一括エッチングを行うことができる。また、本発明のウェットエッチング法で行うことでｎ＋ｉ／ＧＩ選択比を向上させ、オーバーエッチングをおこなってもＧＩ膜のエッチングを抑制することができる。さらに、ドライエッチング法による、従来のｎ＋型アモルファスシリコン／ｉ型アモルファスシリコン層のエッチングの場合における、ゲート絶縁膜との選択比、面内均一性の点からオーバーエッチング時にＧＩ膜をある程度エッチングする必要があり、ＧＩ膜が薄くなってしまうことよりソース形成後の耐圧が低下しソースとゲート間でのリークが発生しやすくなる、という問題を解決できる。
　上記効果を奏する機構は明らかではないが、上記エッチング液が、リン含有化合物、硫黄含有無機化合物およびスルホ基を有する有機化合物を含むことにより、溶液中において、窒素含有化合物に起因したシリコンへの酸化力を向上させる構造を有する物質の濃度が増大することにより、シリコンのエッチングレートが向上する機構が構築されるためであると推察される。
図１は、ウェットエッチング後の断面（Ａ）、ドライエッチング後の断面（Ｂ）およびＴＦＴ断面（Ｃ）を示した説明図（ウェットエッチング法およびドライエッチング法によりエッチングされた、ＴＦＴ断面）である。
　本発明は、一態様において、シリコン層をエッチングするためのエッチング液であって、０．１～３０重量％の窒素含有化合物、フッ素化合物ならびにリン含有化合物、硫黄含有無機化合物およびスルホ基を有する有機化合物からなる群から選択される酸性溶媒を１種または２種以上を含む、前記エッチング液を提供する。
　本発明において、シリコン層は、特に限定されないが、例えば、ｎ型アモルファスシリコン（ｎ＋ａ－Ｓｉ）層、ｉ型アモルファスシリコン（ｉ＋ａ－Ｓｉ）層および多結晶シリコン層などを含むものが挙げられる。好ましくは、トランジスタ形成の観点から、ｎ型アモルファスシリコン（ｎ＋ａ－Ｓｉ）／ｉ型アモルファスシリコン（ｉ＋ａ－Ｓｉ）層および多結晶シリコン層であり、また、半導体素子のゲート絶縁膜などとして用いられるシリコン窒化（ＳｉＮｘ）層と組み合わせた、アモルファスシリコン（ａ－Ｓｉ）／シリコン窒化（ＳｉＮｘ）層である。特に好ましくは、アモルファスシリコン（ａ－Ｓｉ）／シリコン窒化（ＳｉＮｘ）層、ｎ型アモルファスシリコン（ｎ＋ａ－Ｓｉ）／ｉ型アモルファスシリコン（ｉ＋ａ－Ｓｉ）層および多結晶シリコン層である。
　ｎ型アモルファスシリコン（ｎ＋ａ－Ｓｉ）は、不純物を添加することにより、ｎ型半導体として用いることができるものである。添加する不純物としては、特に限定されないが、例えば、窒素、リンおよびヒ素などが挙げられる。好ましくは、プロセス導入の容易さの観点から、窒素およびリンである。また、前記不純物は、２種以上を組み合わせて用いてもよい。
　ｉ型アモルファスシリコン（ｉ＋ａ－Ｓｉ）は、不純物を添加しないアモルファスシリコン（ａ－Ｓｉ）である。
　多結晶シリコンは、結晶軸の方向がさまざまである小さな単結晶が集まっているシリコンである。
　本発明において、窒素含有化合物は、特に限定されないが、例えば、硝酸、亜硝酸、過硝酸及びそれらの塩などが挙げられる。硝酸、亜硝酸、過硝酸の塩としては、アンモニウム塩、アルカリ金属塩等が挙げられる。好ましくは、安価で入手しやすいとの観点から、硝酸、亜硝酸ならびにそれらのアンモニウム塩およびアルカリ金属塩である。特に好ましくは、硝酸、硝酸アンモニウムおよび亜硝酸カリウムである。前記窒素含有化合物は、２種以上を組み合わせて用いてもよい。
　本発明において、前記窒素含有化合物の含有量は、特に限定されないが、例えば、硝酸を用いた場合、０．１～３０重量％であり、好ましくは、０．１～１０重量％であり、特に好ましくは０．１～５重量％である。窒素含有化合物の含有量が少ないと、実用的な速度でエッチングできず、窒素含有化合物の含有量が多いと、レジストがダメージを受け、サイドエッチング量が増加するなどにより、所望のエッチング形状が得られない虞がある。
　本発明において、フッ素化合物は、特に限定されないが、例えば、フッ酸（ＨＦ）およびそれらの金属塩またはアンモニウム塩などが挙げられる。好ましくは、金属を含まず、安価で入手しやすいとの観点から、フッ酸およびフッ化アンモニウムである。また、前記フッ素化合物は、２種以上を組み合わせて用いてもよい。
　本発明において、前記フッ素化合物の含有量は、特に限定されないが、例えば、フッ酸を用いた場合、０．１～１１重量％であり、好ましくは、０．１～７重量％であり、特に好ましくは０．１～５重量％である。フッ素化合物の含有量が少ないと、実用的な速度でエッチングできず、フッ素化合物の含有量が多いと、下地膜のシリコン窒化（ＳｉＮｘ）膜および裏面のガラス基板のエッチングレートが増大する虞がある。
　本発明において、酸性溶媒は、特に限定されないが、例えば、リン含有化合物、硫黄含有無機化合物およびスルホ基を有する有機化合物およびそれらの金属塩またはアンモニウム塩などが挙げられる。
　本発明において、リン含有化合物は、特に限定されないが、例えば、リン酸、亜リン酸、ホスホン酸、亜ホスホン酸、ホスフィン酸、亜ホスフィン酸およびそれらの金属塩またはアンモニウム塩などが挙げられる。好ましくは、金属を含まず、安価で入手しやすいとの観点から、リン酸およびそのアンモニウム塩である。また、前記リン含有化合物は、２種以上を組み合わせて用いてもよい。
　本発明において、前記リン含有化合物の含有量は、特に限定されないが、例えば、リン酸を用いた場合、３０～８３重量％であり、好ましくは、５０～８３重量％であり、特に好ましくは６０～８３重量％である。リン含有化合物の含有量が少ないと、実用的な速度でエッチングできない虞がある。
　本発明において、硫黄含有無機化合物は、特に限定されないが、例えば、硫酸、亜硫酸、過硫酸、スルファミン酸およびそれらの金属塩またはアンモニウム塩などが挙げられる。好ましくは、金属を含まず、安価で入手しやすいとの観点から、硫酸およびそのアンモニウム塩である。また、前記硫黄含有無機化合物は、２種以上を組み合わせて用いてもよい。
　本発明において、前記硫黄含有無機化合物の含有量は、特に限定されないが、例えば、硫酸を用いた場合、３０～９６重量％であり、好ましくは、５０～９６重量％であり、特に好ましくは６０～９６重量％である。硫黄含有無機化合物の含有量が少ないと、実用的な速度でエッチングできない虞がある。
　本発明において、スルホ基を有する有機化合物は、特に限定されないが、例えば、１～５個の炭素原子を有するアルキルスルホン酸および芳香族スルホン酸などが挙げられる。１～５個の炭素原子を有するアルキルスルホン酸としては、好ましくは、安価で入手しやすいとの観点から、メタンスルホン酸およびエタンスルホン酸である。芳香族スルホン酸としては、好ましくは、安価で入手しやすいとの観点から、ｐ－トルエンスルホン酸である。特に好ましくは、メタンスルホン酸である。また、前記スルホ基を有する有機化合物は、２種以上を組み合わせて用いてもよい。
　本発明において、前記スルホ基を有する有機化合物の含有量は、特に限定されないが、例えば、メタンスルホン酸を用いた場合、３０～９６重量％であり、好ましくは、５０～９６重量％であり、特に好ましくは６０～９６重量％である。スルホ基を有する有機化合物の含有量が少ないと、実用的な速度でエッチングできない虞がある。
　本発明において、前記酸性溶媒は、好ましくは、金属を含まず、安価で入手しやすいとの観点から、リン酸、硫酸、メタンスルホン酸およびそれらのアンモニウム塩である。特に好ましくは、リン酸、硫酸、メタンスルホン酸である。また、前記酸性溶媒は、２種以上を組み合わせて用いてもよい。
　本発明において、前記酸性溶媒の合計含有量は、特に限定されないが、かかる酸性溶媒を２種以上組み合わせて用いた場合、３０～９６重量％であり、好ましくは、５０～９６重量％であり、特に好ましくは６０～９６重量％である。前記酸性溶媒を２種以上組み合わせて用いた場合、かかる酸性溶媒の含有量が少ないと、実用的な速度でエッチングできない虞がある。
　次に、本発明のエッチング液に含まれてもよい助剤について説明する。
　本発明において、前記助剤は、特に限定されないが、例えば、酢酸、硝酸アンモニウム、リン酸三アンモニウム、リン酸二水素アンモニウムなどが挙げられる。
　本発明において、前記酢酸は、面内均一性を高める役割を担う。前記酢酸の含有量は、特に限定されないが、好ましくは、５～４０重量％である。
　本発明において、前記硝酸アンモニウムは、前記窒素含有化合物と同様の役割を担う。前記硝酸アンモニウムの含有量は、特に限定されないが、好ましくは、５～４０重量％である。
　本発明において、前記リン酸三アンモニウムおよびリン酸二水素アンモニウムは、前記リン含有化合物と同様の役割を担う。前記リン酸三アンモニウムおよびリン酸二水素アンモニウムの含有量は、特に限定されないが、好ましくは、５～４０重量％である。
　本発明は、一態様において、シリコン層をエッチングする方法であって、０．１～３０重量％の窒素含有化合物、フッ素化合物ならびにリン含有化合物、硫黄含有無機化合物およびスルホ基を有する有機化合物からなる群から選択される酸性溶媒を１種または２種以上を含む、エッチング液を用いてエッチングする工程を含む、前記方法である。
　したがって、エッチング対象がシリコン層であること、エッチング液として０．１～３０重量％の窒素含有化合物、フッ素化合物ならびにリン含有化合物、硫黄含有無機化合物およびスルホ基を有する有機化合物からなる群から選択される酸性溶媒を１種または２種以上を含むエッチング液を用いること以外は、特に限定されず、適宜、従来から用いられているエッチングのための工程を用いることができる。
　本発明にかかる薄膜トランジスタの製造方法は、典型的には以下のようにして効率的に製造することができるものである。
　一態様において、シリコン層を含む薄膜トランジスタの製造方法であって、０．１～３０重量％の窒素含有化合物、フッ素化合物ならびにリン含有化合物、硫黄含有無機化合物およびスルホ基を有する有機化合物からなる群から選択される酸性溶媒を１種または２種以上を含む、エッチング液を用いて前記シリコン層をエッチングする工程を含む、前記方法である。
　したがって、エッチング対象がシリコン層であること、エッチング液として０．１～３０重量％の窒素含有化合物、フッ素化合物ならびにリン含有化合物、硫黄含有無機化合物およびスルホ基を有する有機化合物からなる群から選択される酸性溶媒を１種または２種以上を含むエッチング液を用いる工程を含むこと以外は、特に限定されず、適宜、従来から用いられているエッチングのための工程を用いて薄膜トランジスタを製造することができる。
　さらに、本発明は、一態様において、逆スタガ（ボトムゲート）型薄膜トランジスタの製造方法であって、基板上にスパッタリング法によって金属膜を成膜する。この金属膜をフォトリソ工程によって所望パターンに形成することにより、ゲート電極を形成する。そして、ゲート電極上に、プラズマＣＶＤ法によってゲート絶縁膜、ｉ型アモルファスシリコン、およびｎ型アモルファスシリコンを順次連続成膜する。そして、フォトリソ工程によってＴＦＴとなる領域に、ｉ型アモルファスシリコン、ｎ型アモルファスシリコンを島状に形成する。さらに、アモルファスシリコン含有層上に、金属膜をスパッタリング法で成膜し、フォトリソ工程でソース電極ならびにドレイン電極をそれぞれ一括で形成する。本発明は、前記製造方法において、アモルファスシリコン層をエッチングするエッチング液が、本発明のエッチング液であること、を特徴とする。
　また、本発明は、一態様において、シリコン層のテーパー角が９０°より小さく、かつシリコン層をゲート絶縁膜層に対して、少なくともｎ＋ｉ／ＧＩ選択比が３以上でエッチング可能であることを特徴とする、薄膜トランジスタの製造方法である。
　前記テーパー角は、９０°より小さければ、特に限定されないが、好ましくは、プロセスマージンの観点から、４５°～７０°である。
　前記ｎ＋ｉ／ＧＩ選択比は、ｎ＋ｉ層とＧＩ層のエッチングレート比により定義される。前記選択比が３以上であれば、特に限定されないが、好ましくは、ＧＩ層へのダメージ軽減の観点から、５以上である。
　前記テーパー角および前記ｎ＋ｉ／ＧＩ選択比の組み合わせは、所望の効果を奏すれば、特に限定されないが、好ましくは、プロセスマージンの観点から、前記テーパー角が４５°～７０°であって、かつ前記ｎ＋ｉ／ＧＩ選択比が５以上の組み合わせである。
　本発明を以下の実施例および比較例とともに示し、本発明の内容を詳細に示すが、本発明は、これらの実施例に限定されるものではない。
　表１に本発明のエッチング液組成物と比較のためのエッチング液組成物を示す。
Figure JPOXMLDOC01-appb-T000001
　表１に示した実施例１～１７および比較例１～３のエッチング液組成物について、以下の実験を実施した。
　リンがドープされたアモルファスシリコン膜層300Å/アモルファスシリコン膜層1600Å/窒化シリコン膜を膜厚4100Å/ガラス基板の順に積層されたガラス基板を準備し、表１の組成に調製した各エッチング液組成物を３０℃または３５℃に保持し、攪拌浸漬することによりエッチング試験を行った。その結果を表２に示す。
Figure JPOXMLDOC01-appb-T000002
　表２におけるＪ.Ｅ.Ｔ.（ｓｅｃ）の数値は、「ジャストエッチングタイム」（単位：秒）を示す。また、面内均一性については、300秒以内に極めて良好にエッチングできたものについては「◎」、300秒以内に良好にエッチングできたものについては「○」、300秒以内にエッチングできなかったものについては「×」として表す。
　図１における「Ｃ：ＴＦＴ断面図」は、アクティブマトリクス型の液晶表示装置に用いられる典型的な従来技術の薄膜トランジスタの構造を示す断面図であり、この薄膜トランジスタは、樹脂またはガラスなどの透明で、かつ電気絶縁性を有する基板上に、Ｃｕ、Ａｌ等の金属膜から成る帯状のゲート電極と、シリコン窒化（ＳｉＮｘ）膜から成るゲート絶縁膜（ＧＩ膜）と、アモルファスシリコンから成る半導体層（ｉ層）と、リン等の不純物をドープしたオーミックコンタクト層（ｎ＋層）と、Ｃｕ、Ａｌ等の金属から成るソース電極およびドレイン電極と、保護層とが、この順で積層されて構成されている。これを表１に記載の実施例１７のエッチング液組成物を用いて、３５℃におけるシャワー法により、ウェットエッチング法によりエッチングを行なった。図１におけるＡおよびＢに、ウェットエッチング法およびドライエッチング法によりエッチングされた断面を示す。
　図１に示すとおり、ウェットエッチング法における課題であったサイドエッチングを抑制できることが確認された。ウェットエッチング法によりエッチングされたテーパー形状は、ドライエッチング法によるものでは達成できなかったものであり、ＧＩ掘れ量がほとんどなかった。これにより、ｎ＋ｉ／ＧＩ選択比の向上が可能となる。また、表３に示すように、例えば、３００％（すなわち、エッチング時間：１５０ｓｅｃ）のオーバーエッチングを行なっても、サイドエッチング量はＪ．Ｅ．Ｔ．におけるそれと同等であり、ＧＩ膜のエッチングが抑制されることが確認された。これにより、ＧＩ膜減りによるＳ（ソース）－Ｇ（ゲート）リーク等の不良を軽減できる。または、ＧＩ膜厚の薄膜化が可能となる。
　上記のように、ウェットエッチング法によりエッチング可能となった結果、装置構成が簡素化され、そのメンテナンスも容易となることから、低コスト化を実現することができる。
　実施例１７のエッチング液を用いたシャワー法によるウェットエッチング時のサイドエッチング量
Figure JPOXMLDOC01-appb-T000003
　本発明のエッチング液およびエッチング方法は、窒素含有化合物およびフッ素化合物が低含有量であるにもかかわらず、上記エッチング液が、リン含有化合物、硫黄含有無機化合物およびスルホ基を有する有機化合物からなる群から選択される酸性溶媒を１種または２種以上を含むことにより、実用的な速度でのエッチングを可能としたものである。また、窒素含有化合物およびフッ素化合物が低含有量であることにより、サイドエッチング量の抑制が可能となり、良好なエッチング形状が得られる。また、従来ドライエッチング法で行っていた、ｎ型アモルファスシリコン（ｎ＋ａ－Ｓｉ）／ｉ型アモルファスシリコン（ｉ＋ａ－Ｓｉ）層の一括エッチングを行うことができる。

Claims (12)

  1. 　シリコン層をエッチングするためのエッチング液であって、
    ０．１～３０重量％の窒素含有化合物、フッ素化合物ならびにリン含有化合物、硫黄含有無機化合物およびスルホ基を有する有機化合物からなる群から選択される酸性溶媒を１種または２種以上を含む、
    ことを特徴とする、前記エッチング液。
  2. 　窒素含有化合物が、０．１～１０重量％含まれる、請求項１に記載のエッチング液。
  3. 　窒素含有化合物が、硝酸、亜硝酸、過硝酸、硝酸アンモニウムおよび亜硝酸カリウムからなる群から選択される１種または２種以上である、請求項１または２に記載のエッチング液。
  4. 　窒素含有化合物が、硝酸、硝酸アンモニウムおよび亜硝酸カリウムからなる群から選択される１種または２種以上である、請求項１～３のいずれか一項に記載のエッチング液。
  5. 　酸性溶媒が、リン酸、硫酸およびメタンスルホン酸からなる群から選択される１種または２種以上である、請求項１～４のいずれか一項に記載のエッチング液。
  6. 　酸性溶媒が、３０～９６重量％含まれる、請求項１～５のいずれか一項に記載のエッチング液。
  7. 　フッ素化合物が、フッ化水素酸、フッ化アンモニウムおよびアルカリ金属フッ化物からなる群から選択される１種または２種以上である、請求項１～６のいずれか一項に記載のエッチング液。
  8. 　フッ素化合物が、０．１～１１重量％含まれる、請求項１～７のいずれか一項に記載のエッチング液。
  9. 　さらに、酢酸を含む、請求項１～８のいずれか一項に記載のエッチング液。
  10. 　シリコン層が、アモルファスシリコン（ａ－Ｓｉ）／シリコン窒化（ＳｉＮｘ）層および／またはｎ型アモルファスシリコン（ｎ＋ａ－Ｓｉ）／ｉ型アモルファスシリコン（ｉ＋ａ－Ｓｉ）層および／または多結晶シリコン層である、請求項１～９のいずれか一項に記載のエッチング液。
  11. 　シリコン層をエッチングする方法であって、
    ０．１～３０重量％の窒素含有化合物、フッ素化合物ならびにリン含有化合物、硫黄含有無機化合物およびスルホ基を有する有機化合物からなる群から選択される酸性溶媒を１種または２種以上を含む、
    エッチング液を用いてエッチングする工程を含む、前記方法。
  12. 　シリコン層を含む薄膜トランジスタの製造方法であって、
    ０．１～３０重量％の窒素含有化合物、フッ素化合物ならびにリン含有化合物、硫黄含有無機化合物およびスルホ基を有する有機化合物からなる群から選択される酸性溶媒を１種または２種以上を含む、
    エッチング液を用いて前記シリコン層をエッチングする工程を含む、前記方法。
PCT/JP2012/072167 2011-09-02 2012-08-31 Ｓｉエッチング液 WO2013031951A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-192146 2011-09-02
JP2011192146A JP2014212138A (ja) 2011-09-02 2011-09-02 Ｓｉエッチング液

Publications (1)

Publication Number Publication Date
WO2013031951A1 true WO2013031951A1 (ja) 2013-03-07

Family

ID=47756426

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/072167 WO2013031951A1 (ja) 2011-09-02 2012-08-31 Ｓｉエッチング液

Country Status (3)

Country Link
JP (1) JP2014212138A (ja)
TW (1) TW201329298A (ja)
WO (1) WO2013031951A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3381046A4 (en) * 2015-11-23 2019-07-10 Entegris, Inc. COMPOSITION AND METHOD FOR SELECTIVELY ATTACKING POLYSILICIUM WITH DOPING P IN RELATION TO SILICON NITRIDE

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111019659B (zh) * 2019-12-06 2021-06-08 湖北兴福电子材料有限公司 一种选择性硅蚀刻液
KR20210084018A (ko) 2019-12-27 2021-07-07 삼성전자주식회사 식각 조성물 및 이를 이용한 집적회로 소자의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224176A (ja) * 1992-09-30 1994-08-12 American Teleph & Telegr Co <Att> シリコン及びシリコン化合物の選択エッチングを含む集積回路作製方法
JPH08153699A (ja) * 1994-09-16 1996-06-11 Semiconductor Energy Lab Co Ltd 薄膜半導体装置の作製方法
JP2003258285A (ja) * 2002-02-27 2003-09-12 Sharp Corp 表面凹凸構造の作製方法及び太陽電池
JP2005150171A (ja) * 2003-11-11 2005-06-09 M Fsi Kk エッチング液、シリコンウエハ基板面の粗面化処理方法、及びエッチング装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224176A (ja) * 1992-09-30 1994-08-12 American Teleph & Telegr Co <Att> シリコン及びシリコン化合物の選択エッチングを含む集積回路作製方法
JPH08153699A (ja) * 1994-09-16 1996-06-11 Semiconductor Energy Lab Co Ltd 薄膜半導体装置の作製方法
JP2003258285A (ja) * 2002-02-27 2003-09-12 Sharp Corp 表面凹凸構造の作製方法及び太陽電池
JP2005150171A (ja) * 2003-11-11 2005-06-09 M Fsi Kk エッチング液、シリコンウエハ基板面の粗面化処理方法、及びエッチング装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3381046A4 (en) * 2015-11-23 2019-07-10 Entegris, Inc. COMPOSITION AND METHOD FOR SELECTIVELY ATTACKING POLYSILICIUM WITH DOPING P IN RELATION TO SILICON NITRIDE
US10991809B2 (en) 2015-11-23 2021-04-27 Entegris, Inc. Composition and process for selectively etching p-doped polysilicon relative to silicon nitride

Also Published As

Publication number Publication date
TW201329298A (zh) 2013-07-16
JP2014212138A (ja) 2014-11-13

Similar Documents

Publication Publication Date Title
TWI404825B (zh) 液晶顯示器系統中之銅（Ｃｕ）、銅（Ｃｕ）／鉬（Ｍｏ）或銅（Ｃｕ）／鉬（Ｍｏ）合金電極蝕刻液體
KR101905195B1 (ko) 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
TWI598467B (zh) 製備薄膜電晶體通道蝕刻組合物及製備薄膜電晶體通道方法
KR102137013B1 (ko) 표시장치용 어레이 기판의 제조방법
KR102293675B1 (ko) 구리계 금속막 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
WO2013031951A1 (ja) Ｓｉエッチング液
KR101939385B1 (ko) 박막 트랜지스터의 어레이 형성 방법
KR100419071B1 (ko) 구리-티타늄 막의 식각용액 및 그 식각방법
TW201324781A (zh) 製造用於液晶顯示器的陣列基板的方法，形成金屬配線的方法，用於金屬氧化物半導體層的蝕刻液組合物，以及用於液晶顯示器的陣列基板
KR102242933B1 (ko) 산화물반도체막 및 실리콘산화막 식각 조성물
CN113073327B (zh) 蚀刻液组合物
KR102028578B1 (ko) 박막 트랜지스터의 어레이 형성 방법
KR102092352B1 (ko) 액정 표시 장치용 어레이 기판의 제조방법
KR102092351B1 (ko) 액정 표시 장치용 어레이 기판의 제조방법
CN104733383B (zh) 薄膜晶体管阵列的制备方法
KR20150077206A (ko) 유리 석출물 발생을 억제하는 습식 에칭액
KR102092912B1 (ko) 액정 표시 장치용 어레이 기판의 제조방법
TWI842939B (zh) 蝕刻液組合物
KR102362554B1 (ko) 구리계 금속막용 식각 조성물
KR102092687B1 (ko) 액정 표시 장치용 어레이 기판의 제조방법
KR102092927B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20160114886A (ko) 식각액 조성물 및 액정표시장치용 어레이 기판의 제조방법
KR102142420B1 (ko) 액정표시장치용 어레이 기판의 제조방법
CN117467443A (zh) 蚀刻液组合物及显示面板
KR20140118147A (ko) 액정 표시 장치용 어레이 기판의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12827790

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12827790

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP