KR20180015688A - 식각액 조성물, 금속 패턴의 형성 방법 및 표시 기판의 제조 방법 - Google Patents

식각액 조성물, 금속 패턴의 형성 방법 및 표시 기판의 제조 방법 Download PDF

Info

Publication number
KR20180015688A
KR20180015688A KR1020180009942A KR20180009942A KR20180015688A KR 20180015688 A KR20180015688 A KR 20180015688A KR 1020180009942 A KR1020180009942 A KR 1020180009942A KR 20180009942 A KR20180009942 A KR 20180009942A KR 20180015688 A KR20180015688 A KR 20180015688A
Authority
KR
South Korea
Prior art keywords
copper
sulfate
acetate
film
manganese alloy
Prior art date
Application number
KR1020180009942A
Other languages
English (en)
Other versions
KR102013397B1 (ko
Inventor
박홍식
김봉균
이왕우
김규포
서원국
이기범
조삼영
Original Assignee
삼성디스플레이 주식회사
주식회사 동진쎄미켐
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사, 주식회사 동진쎄미켐 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180009942A priority Critical patent/KR102013397B1/ko
Publication of KR20180015688A publication Critical patent/KR20180015688A/ko
Application granted granted Critical
Publication of KR102013397B1 publication Critical patent/KR102013397B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G02F2001/136295—

Abstract

식각액 조성물, 금속 패턴의 형성 방법 및 표시 기판의 제조 방법에서, 구리계 금속막의 식각액 조성물은 과산화이황산 암모늄 0.1 중량% 내지 30 중량%, 황산염 0.1 중량% 내지 10 중량%, 아세트산염 0.01 중량% 내지 5 중량% 및 물 55 중량% 내지 99.79 중량%를 포함한다. 이에 따라, 식각액 조성물의 보관 안정성 및 기판의 처리 능력을 향상시킬 수 있다.

Description

식각액 조성물, 금속 패턴의 형성 방법 및 표시 기판의 제조 방법{ETCHING COMPOSITION, METHOD OF FORMING A METAL PATTERN AND METHOD OF MANUFACTURING A DISPLAY SUBSTRATE}
본 발명은 식각액 조성물, 금속 패턴의 형성 방법 및 표시 기판의 제조 방법에 관한 것으로, 더욱 상세하게는 구리를 포함하는 금속막을 식각하는 식각액 조성물, 금속 패턴의 형성 방법 및 표시 기판의 제조 방법에 관한 것이다.
표시 장치가 대형화되고 소비자들의 고해상도 요구가 커짐에 따라, 게이트 배선이나 데이터 배선이 길어지고 가늘어져 저항이 점점 증가한다. 이에 따라, RC 지연의 문제가 발생하는데, 이를 해결하기 위해서 주로 상기 게이트 배선이나 상기 데이터 배선을 저저항 금속으로 형성하려고 하고 있다.
상기 게이트 배선이나 상기 데이터 배선을 형성하는 저저항 금속으로는, 구리가 전기 전도도가 탁월하고 부존량이 풍부하며 알루미늄이나 크롬에 비해서 저항이 매우 낮은 장점이 있다. 반면에, 산화제에 대한 저항성은 구리가 알루미늄이나 크롬에 비해서 큰 편이므로 구리막의 식각을 위해서는 강력한 산화제의 사용이 요구된다.
대한민국 공개특허 제2000-79355호가 구리막에 대한 식각액으로서 과산화수소(H2O2)와, 무기산 또는 중성염의 혼합물을 개시하고 있고, 대한민국 공개특허 제2005-00682호에서는 과산화수소, 구리 반응 억제제, 과수 안정화제 및 플루오르화 이온을 포함하는 식각액을 개시하고 있다. 또한, 대한민국 공개특허 제2006-64881호는 과산화수소에 불소 화합물, 유기 분자 등을 포함하는 5 가지 첨가제들을 부가한 식각액을 개시하고 있고, 대한민국 공개특허 제2000-32999호가 염화철(III) 6수화물과 불산(HF)의 혼합물을 개시하고 있다.
그러나 종래에 알려진 상기와 같은 식각액들은 구리막 및 다른 금속막에 대한 식각 속도가 지나치게 빠르거나, 식각된 금속 패턴의 테이퍼 각이 약 90°를 초과, 즉 역테이퍼 형상을 갖는 문제점이 있다. 또한, 과산화수소는 구리 이온과 철 이온의 존재 하에서 불균등화 반응(disproportionation)을 일으켜 물과 산화로 분해되기 때문에 열이 발생하고 급격한 조성 변화가 일어남으로써 공정 마진과 보관 안정성이 낮다. 이를 해결하기 위해서, 식각액에 과산화수소와 함께 과산화수소의 안정제를 부가하기도 하지만, 상기 안정제의 가격이 비싸기 때문에, 생산 원가의 상승의 원인이 된다.
특히, 구리 합금막을 종래에 알려진 상기와 같은 식각액들을 이용하여 식각하는 경우, 구리 및 구리와 함께 상기 구리 합금막에 포함된 다른 금속 각각에 대한 상기 식각액들의 식각력이 상이하여, 특히 상기 구리 합금막에 대한 식각력이 상기 구리막에 대한 식각력보다 과도하게 크기 때문에 오히려 테이퍼 각이 약 20°보다 낮아 실질적으로 불량한 식각 공정이 수행되는 문제점이 있다. 또한, 상기 테이퍼 각이 지나치게 낮아지는 경우, 실질적으로는 배선의 폭이 감소하는 결과가 되므로 배선 저항이 증가하는 문제도 있다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 보관 안정성 및 공정 마진이 향상된 식각액 조성물을 제공하는 것이다.
본 발명의 다른 목적은 상기 식각액 조성물을 이용하여 안정적인 테이퍼 형상의 프로파일을 갖는 금속 패턴을 제조하는 방법에 관한 것이다.
본 발명의 또 다른 목적은 상기 식각액 조성물을 이용한 표시 기판의 제조 방법에 관한 것이다.
상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 구리계 금속막의 식각액 조성물은, 과산화이황산 암모늄 0.1 중량% 내지 30 중량%, 황산염 0.1 중량% 내지 10 중량%, 아세트산염 0.01 중량% 내지 5 중량% 및 물 55 중량% 내지 99.79 중량%를 포함한다.
일 실시예에서, 상기 황산염의 예로서는, 황산칼슘, 황산바륨, 황산마그네슘, 황산암모늄, 황산알루미늄, 황산철, 황산아연, 황산구리, 황산나트륨 등을 들 수 있다.
일 실시예에서, 상기 아세트산염의 예로서는, 아세트산암모늄, 아세트산나트륨, 아세트산칼륨, 아세트산칼슘, 아세트산알루미늄, 아세트산아연, 아세트산주석, 아세트산마그네슘 등을 들 수 있다.
일 실시예에서, 상기 구리계 금속막은 구리막 및/또는 구리-망간 합금막을 포함할 수 있다.
일 실시예에서, 상기 식각액 조성물은 과산화이황산 암모늄이 5 중량% 내지 15 중량%이고, 상기 황산염이 0.5 중량% 내지 5 중량%이며, 상기 아세트산염이 0.1 중량% 내지 3 중량%이고, 77 중량% 내지 94.4 중량%가 물일 수 있다.
상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 금속 패턴의 제조 방법이 제공된다. 상기 제조 방법에서, 기판 상에 구리-망간 합금막을 포함하는 금속층을 형성한다. 상기 금속층 상에 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 식각 방지막으로 이용하여 과산화이황산 암모늄 0.1 중량% 내지 30 중량%, 황산염 0.1 중량% 내지 10 중량%, 아세트산염 0.01 중량% 내지 5 중량% 및 물 55 중량% 내지 99.79 중량%를 포함하는 식각액 조성물로 상기 금속층을 패터닝함으로써 금속 패턴을 형성한다.
일 실시예에서, 상기 황산염의 예로서는, 황산칼슘, 황산바륨, 황산마그네슘, 황산암모늄, 황산알루미늄, 황산철, 황산아연, 황산구리, 황산나트륨 등을 들 수 있다.
일 실시예에서, 상기 아세트산염의 예로서는, 아세트산암모늄, 아세트산나트륨, 아세트산칼륨, 아세트산칼슘, 아세트산알루미늄, 아세트산아연, 아세트산주석, 아세트산마그네슘 등을 들 수 있다.
일 실시예에서, 상기 금속층은 상기 구리-망간 합금막의 하부에 형성된 구리막을 더 포함할 수 있다.
일 실시예에서, 상기 금속층은 상기 구리막의 하부에 형성된 티타늄막을 더 포함할 수 있다. 이때, 상기 티타늄막은 상기 식각액 조성물과 다른 티타늄 금속 식각액을 이용하여 패터닝할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 실시예에 따른 표시 기판의 제조 방법이 제공된다. 상기 제조 방법에서, 기판 상에 제1 금속층을 형성한다. 상기 제1 금속층 상에 형성된 포토레지스트 패턴을 식각 방지막으로 이용하여 과산화이황산 암모늄 0.1 중량% 내지 30 중량%, 황산염 0.1 중량% 내지 10 중량%, 아세트산염 0.01 중량% 내지 5 중량% 및 물 55 중량% 내지 99.79 중량%를 포함하는 식각액 조성물로 상기 제1 금속층을 패터닝하여 제1 신호 배선 및 상기 제1 신호 배선과 연결된 소스 전극 및 상기 소스 전극과 이격된 드레인 전극을 형성한다. 상기 드레인 전극과 접촉하는 화소 전극을 형성함으로써 표시 기판을 제조한다.
일 실시예에서, 상기 황산염의 예로서는, 황산칼슘, 황산바륨, 황산마그네슘, 황산암모늄, 황산알루미늄, 황산철, 황산아연, 황산구리, 황산나트륨 등을 들 수 있다.
일 실시예에서, 상기 아세트산염의 예로서는, 아세트산암모늄, 아세트산나트륨, 아세트산칼륨, 아세트산칼슘, 아세트산알루미늄, 아세트산아연, 아세트산주석, 아세트산마그네슘 등을 들 수 있다.
일 실시예에서, 상기 제1 금속층은 구리-망간 합금막을 포함할 수 있다. 이때, 상기 드레인 전극이 형성된 상기 베이스 기판 상에 상기 제1 신호 배선, 상기 소스 전극 및 상기 드레인 전극을 커버하며 산화 실리콘을 포함하는 보호층이 형성될 수 있다.
일 실시예에서, 상기 제1 금속층은 상기 구리-망간 합금막의 하부에 형성된 구리막을 더 포함할 수 있다.
일 실시예에서, 상기 제1 금속층은 상기 구리막의 하부에 형성된 티타늄막을 더 포함할 수 있다. 이때, 상기 제1 금속층은 상기 식각액 조성물을 이용하여 상기 구리막 및 상기 구리-망간 합금막을 식각한 후 티타늄 금속 식각액을 이용하여 상기 티타늄막을 식각함으로써 패터닝할 수 있다. 이때, 상기 티타늄막 하부에 산화 실리콘을 포함하는 보호층이 더 형성될 수 있다.
일 실시예에서, 상기 제1 금속층 하부에 반도체층이 형성될 수 있다. 이때, 상기 포토레지스트 패턴은 제1 두께부 및 상기 제1 두께부보다 얇은 제2 두께부를 포함할 수 있다. 상기 포토레지스트 패턴 및 상기 식각액 조성물을 이용하여 상기 제1 신호 배선 및 상기 제1 신호 배선과 연결된 전극 패턴을 형성하고, 상기 포토레지스트 패턴 및 상기 전극 패턴을 식각 방지막으로 이용하여 상기 반도체층을 패터닝하여 액티브 패턴을 형성할 수 있다. 이어서, 상기 제2 두께부가 제거된 잔류 포토 패턴을 식각 방지막으로 이용하여 상기 전극 패턴을 패터닝하여 상기 소스 전극 및 상기 드레인 전극 사이의 상기 액티브 패턴을 노출시킬 수 있다.
일 실시예에서, 상기 반도체층은 금속 산화물을 포함하고, 상기 드레인 전극이 형성된 상기 베이스 기판 상에 상기 제1 신호 배선, 상기 소스 전극 및 상기 드레인 전극을 커버하며 산화 실리콘을 포함하는 보호층이 더 형성될 수 있다.
일 실시예에서, 구리막을 포함하는 제2 금속층을 상기 식각액 조성물을 이용하여 패터닝하여, 상기 제1 신호 배선과 교차하는 제2 신호 배선 및 상기 제2 신호 배선과 연결된 게이트 전극이 형성될 수 있다.
이와 같은 식각액 조성물, 금속 패턴의 제조 방법 및 표시 기판의 제조 방법에 따르면, 보관 안정성 및 공정 마진이 향상된 비과수계 식각액 조성물을 이용하여 안정적인 테이퍼 형상의 프로파일을 갖는 금속 패턴을 형성할 수 있다. 특히, 상기 금속 패턴이 구리-망간 합금막을 포함하더라도 상기 금속 패턴은 우수한 프로파일을 가질 수 있다. 상기 식각액 조성물은 식각력의 저하 없이 장시간동안 보관 안정성을 유지할 수 있다. 이에 따라, 상기 금속 패턴 및 이를 포함하는 표시 기판의 제조 신뢰성 및 생산성을 향상시킬 수 있다.
도 1 내지 도 4는 본 발명의 일 실시예에 따른 금속 패턴의 형성 방법을 설명하기 위한 단면도들이다.
도 5는 본 발명의 실시예 1 내지 8에 따른 식각액 조성물 및 비교예 1 내지비교예 4에 따른 식각액 조성물로 식각한 구리막 및 구리-망간 합금막을 포함하는 금속 패턴 및 포토레지스트 패턴의 전자주사현미경(Scanning electron microscope) 사진들을 나타낸 도면이다.
도 6은 본 발명의 실시예 1에 따른 식각액 조성물의 보관 안정성 평가 실험 결과의 사진들을 나타낸 도면이다.
도 7은 본 발명의 실시예 1에 따른 식각액 조성물의 오염 정도에 따른 식각 성능 평가 실험 결과의 사진들을 나타낸 도면이다.
도 8 내지 도 10은 본 발명의 다른 실시예에 따른 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
이하에서는, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하고자 한다.
도 1 내지 도 4는 본 발명의 일 실시예에 따른 금속 패턴의 형성 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 베이스 기판(110) 상에 구리막(124) 및 구리-망간 합금막(126)을 포함하는 금속층(ML)을 형성한다. 상기 베이스 기판(110)은 산화 실리콘(SiOx)을 포함하는 유리 기판일 수 있다. 상기 구리막(124) 및 상기 구리-망간 합금막(126) 각각은 화학 기상 증착법을 이용하여 상기 베이스 기판(110) 상에 연속적으로 형성될 수 있다.
상기 금속층(ML)은 상기 구리막(124)과 상기 베이스 기판(110) 사이에 형성된 티타늄막(122)을 더 포함할 수 있다. 이때, 상기 티타늄막(122)도 화학 기상 증착법을 이용하여 형성할 수 있다. 상기 티타늄막(122)은 상기 구리막(124)의 구리가 상기 구리막(124)과 접촉하는 패턴, 특히, 금속 산화물 반도체로 확산되어 상기 패턴을 손상시키는 것을 방지하는 버퍼층으로서, 약 100Å 내지 약 300Å의 두께로 형성될 수 있다. 또는, 상기 티타늄막(122)과 상기 베이스 기판(110) 사이에 산화 실리콘을 포함하는 패턴이나 박막이 형성되는 경우, 상기 티타늄막(122)은 상기 패턴이나 박막과 상기 구리막(124) 사이의 화학적인 반응을 억제시킬 수 있다. 도면으로 도시하지 않았으나, 상기 티타늄막(122)의 하부에는 다수의 패턴들이 형성될 수 있다.
상기 구리막(124)은 상기 티타늄막(122) 상에 형성되고, 약 1,000Å 내지 약 5,000Å의 두께로 형성될 수 있다. 상기 금속층(ML)을 패터닝하여 형성하는 금속 패턴(MP, 도 4 참조)이 신호를 인가할 때, 상기 구리막(124)이 실질적으로 상기 신호를 인가하는 주배선층(main line layer)이 될 수 있다. 상기 구리막(124)은 불순물의 함량이 구리의 함량보다 상대적으로 매우 적은, 실질적으로 순수 구리막일 수 있다.
상기 구리-망간 합금막(126)은 상기 구리막(124) 상에 형성되고, 약 100Å 내지 약 300Å의 두께로 형성될 수 있다. 상기 구리-망간 합금막(126)은 구리 및 망간을 포함하는 금속막이다. 상기 구리-망간 합금막(126)은 예를 들어 구리와 망간의 원자 비율이 약 1:1일 수 있다. 상기 구리-망간 합금막(126)은 상기 구리막(124)이 산화 실리콘을 포함하는 패턴과 직접적으로 접촉하는 경우, 상기 구리막(124)의 구리가 산화 실리콘과 화학적인 반응에 의해서 상기 구리막(124)이 변질되는 것을 방지할 수 있다.
도 2 내지 도 4를 참조하면, 상기 금속층(ML) 상에 포토레지스트 패턴(130)을 형성하고, 상기 포토레지스트 패턴(130)을 식각 방지막으로 이용하여 상기 금속층(ML)을 식각한다. 상기 금속층(ML) 중의 상기 구리-망간 합금막(126) 및 상기 구리막(124)은 과산화이황산 암모늄 0.1 중량% 내지 30 중량%, 황산염 0.1 중량% 내지 10 중량%, 아세트산염 0.01 중량% 내지 5 중량% 및 물 55 중량% 내지 99.79 중량%를 포함하는 식각액 조성물을 이용하여 식각한다. 상기 식각액 조성물에 의해서, 시간에 따라 상기 구리-망간 합금막(126) 및 상기 구리막(124)이 식각될 수 있다. 상기 식각액 조성물은 순수 구리막 또는 구리 합금막을 포함하는 구리계 금속막을 식각하는 조성물이다. 따라서, 상기 금속층(ML)이 상기 티타늄막(122)을 포함하는 경우라도, 상기 티타늄막(122)은 별도의 티타늄 금속 식각액을 이용하여 제거한다.
이어서, 상기 구리-망간 합금막(126) 및 상기 구리막(124)이 식각된 후에 노출되는 상기 티타늄막(122)이 식각되어 도 4에 도시된 금속 패턴(MP)을 형성할 수 있다.
상기 포토레지스트 패턴(130)은 포지티브형 포토레지스트 조성물을 이용하여 형성할 수 있다. 이와 달리, 상기 포토레지스트 패턴(130)은 네가티브형 포토레지스트 조성물을 이용하여 형성할 수 있다.
상기 금속층(ML)의 식각은 당업계의 공지의 방법에 따라 수행될 수 있고, 예를 들어, 침지법, 스프레이법 등으로 상기 금속층(ML)에 상기 식각액 조성물 및 상기 티타늄 금속 식각액을 제공하여 상기 금속층(ML)을 식각할 수 있다. 일례로, 상기 금속층(ML)의 식각 공정은 약 30 ℃ 내지 약 33 ℃에서 수행될 수 있고, 약 50 초 내지 약 150 초 동안 진행될 수 있다.
상기 식각액 조성물에서, 과산화이황산 암모늄((NH4)2S2O8, ammonium persulfate)은 상기 구리막(124) 및 상기 구리-망간 합금막(126)을 식각하는 식각 주성분인 산화제이다. 과산화이황산 암모늄은 반도체 공정용의 순도를 가질 수 있다. 과산화이황산 암모늄은 하기 반응식 1과 같은 반응에 의해서 상기 구리-망간 합금막(126)과 상기 구리막(124)을 식각하여 안정한 화합물을 형성한다.
<반응식 1>
S2O8 2- +Cu + Mn → CuSO4 + MnSO4
상기 식각액 조성물의 전체 중량에 대해서, 과산화이황산 암모늄의 함량이 약 0.1 중량% 미만인 경우, 상기 구리-망간 합금막(126) 및 상기 구리막(124)을 식각할 수 없다. 또한, 과산화이황산 암모늄의 함량이 약 30 중량% 초과인 경우, 상기 구리-망간 합금막(126) 및 상기 구리막(124)의 식각 속도가 지나치게 빠르기 때문에 식각 공정을 제어하기 어렵다. 따라서, 과산화이황산 암모늄의 함량은 상기 전체 중량에 대하여 약 0.1 중량% 내지 약 30 중량%인 것이 바람직하다. 보다 바람직하게는, 과산화이황산 암모늄의 함량은 상기 전체 중량에 대해서 약 5 중량% 내지 약 15 중량%에서 상기 구리-망간 합금막(126) 및 상기 구리막(124)을 안정적으로 식각할 수 있다.
상기 황산염은 상기 구리-망간 합금막(126) 및 상기 구리막(124)을 식각하는 보조 산화제로서, 상기 식각액 조성물의 식각 속도를 조절하는 역할을 한다. 상기 황산염은 황산이온(SO4 2-)을 생성함으로써 구리 및/또는 망간과 화학식 1의 반응에 참여할 수 있다. 상기 황산염은 반도체 공정용의 순도를 가지는 것을 사용할 수 있다.
상기 황산염의 구체적인 예로서는, 황산암모늄, 황산나트륨, 황산칼륨, 황산칼슘, 황산구리, 황산마그네슘, 황산아연 및 황산철 등을 들 수 있다. 이들은 각각 단독으로 또는 2 이상이 혼합되어 이용될 수 있다. 특히, 상기 보조 산화제로서 황산암모늄, 황산칼륨 또는 황산나트륨이 이용되는 것이 바람직하다.
상기 황산염의 함량이 상기 전체 중량에 대해서 약 0.1 중량% 미만인 경우, 상기 식각 속도를 조절할 수 없다. 상기 황산염의 함량이 약 10 중량% 초과인 경우, 상기 구리-망간 합금막(126)의 식각이 과도하게 빨라져 상기 구리-망간 합금막(126)의 식각면과 상기 베이스 기판(110)의 표면이 이루는 각이 약 10° 내지 약 15°로 과도하게 작아지거나 패턴이 단락되는 불량이 발생할 수 있다. 따라서, 상기 황산염의 함량은 약 0.1 중량% 내지 약 10 중량%인 것이 바람직하다. 보다 바람직하게는, 상기 황산염의 함량은 약 0.5 중량% 내지 약 5 중량%일 수 있다.
상기 아세트산염은 상기 구리-망간 합금막(126) 및 상기 구리막(124)을 식각하는 보조 산화제로서, 상기 식각액 조성물의 식각 속도를 조절하여 상기 금속 패턴(MP)의 테이퍼 각(θ)의 감소를 방지할 수 있다. 상기 금속 패턴(MP)의 테이퍼 각(θ)은 상기 베이스 기판(110)의 표면과 상기 금속 패턴(MP)의 측면이 이루는 예각으로 정의될 수 있다. 상기 아세트산염은 과산화이황산 암모늄 및 상기 황산염과 함께 상기 테이퍼 각(θ)을 약 45° 내지 약 75°로 조절할 수 있다.
상기 아세트산염은 아세트산 이온(CH3COO-)으로 해리될 수 있는 화합물이다. 상기 아세트산염은 반도체 공정용의 순도를 가지는 것을 이용할 수 있다. 상기 아세트산염의 구체적인 예로서, 아세트산암모늄, 아세트산나트륨, 아세트산칼륨, 아세트산칼슘, 아세트산알루미늄 등을 들 수 있다. 바람직하게, 상기 아세트산염으로서, 아세트산암모늄, 아세트산나트륨 또는 아세트산칼륨을 이용할 수 있다.
상기 아세트산염의 함량이 상기 전체 중량에 대해서 약 0.01중량% 미만인 경우, 상기 식각 속도를 제어할 수 없어 상기 식각 속도가 지나치게 빨라진다. 이에 따라, 상기 테이퍼 각(θ)이 약 15° 미만이 될 수 있다. 반면, 상기 아세트산염의 함량이 상기 전체 중량에 대해서 약 5 중량% 초과인 경우, 상기 구리-망간 합금막(126) 및 상기 구리막(124)의 식각이 불균일하거나 오히려 이들을 식각할 수 없다. 따라서, 상기 아세트산염의 함량은 상기 전체 중량에 대해서 약 0.01중량% 내지 약 5 중량%인 것이 바람직하다. 보다 바람직하게는, 상기 아세트산염의 함량은 약 0.01 중량% 내지 약 3 중량%일 수 있다.
물은 과산화이황산 암모늄, 상기 황산염 및 상기 아세트산염에 추가되어 상기 식각액 조성물의 상기 전체 중량을 약 100%로 정의할 수 있다. 즉, 본 발명에서 여분의 물은 약 55 중량% 내지 약 99.79 중량%이다. 본 발명에서 이용되는 물로서는, 반도체용 등급의 물 또는 초순수(ultrapure water) 등을 이용할 수 있다.
다시 도 2를 참조하면, 상기 식각액 조성물을 이용하여 상기 금속층(ML)을 식각하면, 상기 금속층(ML) 중에서 상부에 배치된 상기 구리-망간 합금막(126)이 가장 먼저 식각된다. 상기 구리-망간 합금막(126) 중에서, 상기 포토레지스트 패턴(130)이 형성된 부분이 상기 식각액 조성물에 노출되지 않으므로 상기 식각액 조성물에 의해 식각되지 않고 상기 베이스 기판(110) 상에 잔류한다.
도 3을 참조하면, 상기 금속층(ML)이 상기 식각액 조성물에 노출된 시간이 경과함에 따라 상기 구리-망간 합금막(126)의 제거에 의해 노출되는 상기 구리막(124)이 식각된다. 이때, 상기 식각액 조성물을 이용하는 습식 식각의 특성 상, 상기 구리막(124)이 식각되는 동안, 상기 구리-망간 합금막(126)이 부분적으로 더 식각될 수도 있다.
도 4를 참조하면, 상기 구리-망간 합금막(126) 및 상기 구리막(124)의 식각에 의해 노출된 상기 티타늄막(122)이 상기 티타늄 금속 식각액에 의해서 식각됨으로써 상기 금속 패턴(MP)을 형성한다. 상기 식각액 조성물을 이용하여 상기 금속 패턴(MP)을 형성함으로써 상기 금속 패턴(MP)의 테이퍼 각(θ)이 약 45° 내지 약 75°가 될 수 있다. 상기 금속 패턴(MP)을 상기 구리막(124) 및 상기 구리-망간 합금막(126)을 포함하는 제1 패턴과, 상기 제1 패턴에 하부에 형성된 상기 티타늄막(122)을 포함하는 제2 패턴으로 구분할 때, 상기 금속 패턴(MP)의 테이퍼 각(θ)은 상기 베이스 기판(110)의 표면을 기준으로 상기 제1 패턴의 식각면의 제1 기울기와 실질적으로 동일할 수 있다. 또한, 상기 금속 패턴(MP)의 테이퍼 각(θ)은 상기 제2 패턴의 식각면의 제2 기울기와 실질적으로 동일할 수 있다. 이하에서는, 상기 제1 기울기를 상기 금속 패턴(MP)의 테이퍼 각(θ)으로 지칭하여 설명하기로 한다.
한편, 상기 포토레지스트 패턴(130)이 형성된 영역 외의 상기 베이스 기판(110) 상의 상기 금속층(ML)을 완전히 제거하기 위해서, 상기 금속층(ML)은 식각 종말점(etching end point)보다 오랜 시간 동안 과잉 식각될 수 있다. 상기 식각 종말점이 상기 금속층(ML)이 제거되어 상기 베이스 기판(110)의 표면이 노출되는 때의 시간으로 정의될 수 있다. 상기 금속층(ML)을 과잉 식각함으로써 상기 금속 패턴(MP)의 측부와 상기 포토레지스트 패턴(130)의 측부 사이의 거리인 스큐 길이(skew length, Xs)가 약 0 ㎛ 초과가 될 수 있다.
이하에서는, 실시예 1 내지 8에 따른 식각액 조성물 및 비교예 1에 따른 식각액 조성물을 통해서 본 발명에 따른 식각액 조성물에 대해 좀 더 구체적으로 설명한다.
실시예 1 내지 8 및 비교예 1의 준비
본 발명의 실시예 1 내지 8에 따른 식각액 조성물들과 비교예 1에 따른 식각액 조성물은 아래 표 1과 같이 제조하였다. 표 1에서, 각 성분의 함량을 나타내는 단위는 식각액 조성물 전체 중량을 100%로 한 "중량%"를 나타내고, "APS"는 과산화이황산 암모늄을 나타낸다.
<표 1>
Figure pat00001
샘플 1 내지 8 및 비교 샘플 1 내지 4의 제조
유리 기판 상에 화학기상 증착법을 통해 티타늄막, 구리막 및 구리-망간 합금막을 순차적으로 형성하였다. 상기 구리-망간 합금막에서, 구리와 망간의 원자 비율은 50:50이었다. 상기 티타늄막의 두께는 약 100Å 내지 약 300Å이고, 상기 구리막의 두께는 약 1,000Å 내지 약 5,000Å이며, 상기 구리-망간 합금막의 두께는 약 100Å 내지 약 300Å이었다. 이어서, 상기 구리-망간 합금막 상에 포토레지스트층을 형성하고, 상기 포토레지스트층을 노광 및 현상하여 포토레지스트 패턴을 형성하였다. 상기 포토레지스트 패턴을 식각 방지막으로 이용하여 약 30℃에서 본 발명의 실시예 1에 따른 식각액 조성물을 이용하여 상기 구리-망간 합금막 및 상기 구리막을 스프레이 방식으로 식각하여 금속 패턴을 포함하는 샘플 1을 제조하였다. 이때, 상기 구리-망간 합금막 및 상기 구리막은 본 발명의 실시예 1에 따른 식각액 조성물로 식각 종말점(etching end point)을 기준으로 약 60% 과잉 식각하여 상기 금속 패턴을 제조하였다. 약 60%의 과잉 식각은 상기 식각 종말점을 정의하는 시간의 약 1.6배인 약 130초 동안 수행되었다.
상기 샘플 1과 실질적으로 동일한 공정을 통해서, 본 발명의 실시예 2 내지 8에 따른 식각액 조성물들을 이용하여 샘플 2 내지 8을 제조하였고, 비교예 1 내지 비교예 4에 따른 식각액 조성물을 이용하여 비교 샘플 1 내지 4를 제조하였다.
식각 특성 평가
본 발명의 실시예 1 내지 8 및 비교예 1 내지 4에 따른 식각액 조성물들 각각을 이용하여 제조된 샘플 1 내지 8 및 비교 샘플 1 내지 4의 금속 패턴 및 포토레지스트 패턴의 프로 파일을 히타치사(Hitachi사, 회사명, 일본)의 전자 주사 현미경(scanning electron microscope, SEM)인 S-4200(모델명)을 이용하여 촬영하였다. 그 결과를 도 5 및 표 2에 나타낸다.
<표 2>
Figure pat00002
표 2의 스큐 길이는 금속 패턴의 단부와 포토레지스트 패턴의 단부 사이의 거리를 의미한다. 표 2의 스큐 길이에서, "◎"는 스큐 길이가 약 0.45㎛ 이상 약 0.75㎛ 미만의 범위를 나타내고, "○"는 스큐 길이가 약 0.15㎛ 이상 약 0.45㎛ 미만의 범위를 나타내며, "x"는 스큐 길이가 약 0.75㎛ 이상을 나타낸다.
또한, 표 2의 테이퍼 각에서, "◎"는 테이퍼 각이 약 50° 이상 약 60° 미만의 범위를 나타내고, "○"는 테이퍼 각이 약 40° 이상 약 50° 미만의 범위를 나타내며, "x"는 테이퍼 각이 약 40° 미만을 나타낸다.
도 5는 본 발명의 실시예 1 내지 8에 따른 식각액 조성물 및 비교예 1 내지 비교예 4에 따른 식각액 조성물로 식각한 구리막 및 구리-망간 합금막을 포함하는 금속 패턴 및 포토레지스트 패턴의 전자주사현미경(SEM) 사진들을 나타낸 도면이다.
도 5 및 표 2를 참조하면, 샘플 1 내지 샘플 8 각각에서의 금속 패턴의 식각면은 유리 기판의 표면을 기준으로, 상기 식각면과 상기 표면이 이루는 예각, 즉 테이퍼 각이 약 40° 내지 약 60° 정도임을 알 수 있다.
반면, 비교 샘플 1에서 금속 패턴의 식각면은 유리 기판의 표면을 기준으로 테이퍼 각이 약 30° 정도임을 알 수 있다. 비교 샘플 2의 경우에는 샘플 1 내지 샘플 8과 비교하여 스큐 길이와 테이퍼 각이 우수한 것을 알 수 있다. 그러나, 상기 비교 샘플 2의 경우에는 상기 구리막 및 상기 구리-망간 합금막의 식각 속도가 약 100 초 이상으로 현저하게 느려짐으로써 전체 공정 시간이 증가하는 문제가 있다. 또한, 비교 샘플 3의 경우에는 스큐 길이는 양호한데 반해 테이퍼 각이 현저하게 낮은 문제점이 있음을 알 수 있다. 비교 샘플 4의 경우에는 스큐 길이와 테이퍼 각이 모두 불량임을 알 수 있다.
따라서, 샘플 1 내지 샘플 8 및 비교 샘플 1 내지 비교 샘플 4를 통해서, 과산화이황산 암모늄 0.1 중량% 내지 30 중량%, 황산염 0.1 중량% 내지 10 중량%, 아세트산염 0.01 중량% 내지 5 중량% 및 물 55 중량% 내지 99.79 중량%를 포함하는 식각액 조성물을 이용한 경우, 상기 구리막 및 상기 구리-망간 합금막을 포함하는 금속 패턴의 테이퍼 각을 약 40° 내지 약 60°로 형성할 수 있음을 알 수 있다. 상기 이중 구조의 금속 패턴 및 상기 포토 패턴을 식각 방지막으로 이용하여 상기 티타늄막을 패터닝하더라도 상기 이중 구조의 금속 패턴에 의해서 상기 티타늄막을 포함하는 금속 패턴의 전체 테이퍼 각이 약 40° 내지 약 60°로 형성될 수 있다.
한편, 표 2를 참조하면, 샘플 1 내지 샘플 8의 스큐 길이가 비교 샘플 1의 스큐 길이에 비해서 적정 수준을 갖는 것을 알 수 있다.
보관 안정성 평가
상온 약 25℃에서 보관된 본 발명의 실시예 1에 따른 식각액 조성물을 이용하여 샘플 1을 제조하는 공정과 실질적으로 동일한 공정을 통해서 샘플 9를 제조하였다. 샘플 9에 대한 식각 종말점, 스큐 길이 및 테이퍼 각을 측정하였고, SEM 사진을 얻었다. 그 결과를 표 3 및 도 6에 나타낸다.
상온 약 25℃에서 약 3일 동안 보관된 본 발명의 실시예 1에 따른 식각액 조성물, 약 6일, 약 9일, 약 12일 및 약 15일 동안 보관된 본 발명의 실시예 1에 따른 식각액 조성물 각각을 이용하여 샘플 9를 제조하는 공정과 실질적으로 동일한 공정을 통해서 샘플 10 내지 샘플 14를 제조하였다. 샘플 10 내지 샘플 14 각각에 대한 식각 종말점, 스큐 길이 및 테이퍼 각을 측정하였고, SEM 사진을 얻었다. 그 결과를 표 3 및 도 6에 나타낸다.
<표 3>
Figure pat00003
표 3에서, 식각 종말점은 식각액 조성물이 3중막 중에서 상기 구리-망간 합금막에 접촉한 시점을 기준으로 상기 포토레지스트 패턴으로 커버하지 않는 상기 구리-망간 합금막과 상기 구리막이 모두 식각되는 것을 육안으로 확인한 시점까지의 시간으로 정의한다.
도 6은 본 발명의 실시예 1에 따른 식각액 조성물의 보관 안정성 평가 실험 결과의 사진들을 나타낸 도면이다.
도 6 및 표 3을 참조하면, 본 발명의 실시예 1에 따른 식각액 조성물은 상온 보관 약 12일까지는 식각 특성의 변화가 거의 없음을 알 수 있다. 즉, 본 발명에 따른 식각액 조성물은 상온에서 보관되더라도 초기 식각 성능을 유지할 수 있음을 알 수 있다.
기판 처리 능력의 평가
본 발명의 실시예 1에 따른 식각액 조성물에 구리 파우더를 약 100 ppm 첨가한 후, 약 3시간동안 상기 구리 파우더를 용해시켰다. 상기 구리 파우더가 용해된 식각액 조성물을 사용하여 약 100Å 내지 약 300Å의 티타늄막, 약 1,000Å 내지 약 5,000Å의 구리막 및 약 100Å 내지 약 300Å의 구리-망간 합금막을 포토레지스트 패턴을 식각 방지막으로 이용하여 식각한 후, 형성된 패턴의 프로 파일을 FE-SEM (field emission scanning electron microscope)를 이용하여 분석하였다.
이어서, 상기 구리 파우더가 약 100 ppm 용해된 식각액 조성물에 추가적으로 약 100 ppm을 용해시키고, 상기 과정을 상기 구리 파우더 전체 첨가량이 약 400 ppm이 될 때까지 반복하여 수행하였다. 그 결과를 표 4 및 도 7에 나타낸다.
<표 4>
Figure pat00004
도 7은 본 발명의 실시예 1에 따른 식각액 조성물의 오염 정도에 따른 식각 성능 평가 실험 결과의 사진들을 나타낸 도면이다.
표 4 및 도 7을 참조하면, 본 발명의 실시예 1에 따른 식각액 조성물은 구리 이온의 농도가 약 300 ppm이 될 때까지 식각 특성의 변화가 없음을 알 수 있다. 이를 통해서, 상기 티타늄막, 상기 구리막 및 상기 구리-망간 합금막이 형성된 다수의 기판들에 대해서 식각 공정을 수행하더라도, 상기 식각액 조성물의 초기 식각 특성을 유지할 수 있음을 알 수 있다. 즉, 기판의 처리 능력이 좋음을 알 수 있다.
도 8 내지 도 10은 본 발명의 다른 실시예에 따른 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 8을 참조하면, 베이스 기판(210) 상에 게이트 전극(GE)을 형성하고, 상기 게이트 전극(GE)이 형성된 상기 베이스 기판(210) 상에 절연층(230), 반도체층(240) 및 데이터 금속층(250)을 순차적으로 형성한다.
상기 게이트 전극(GE)은 단일 금속막 또는 2이상의 금속막들을 포함하는 다중 금속막 구조를 가질 수 있다. 상기 게이트 전극(GE)은 상기 베이스 기판(210)의 일 방향을 따라 연장된 신호 배선인 게이트 라인과 연결된다.
상기 절연층(230)은 상기 게이트 라인 및 상기 게이트 전극(GE)이 형성된 상기 베이스 기판(210)을 커버한다. 상기 절연층(230)은 상기 반도체층(240)의 변질을 방지하기 위해 산화 실리콘으로 형성될 수 있다.
상기 반도체층(240)은 상기 절연층(230)이 형성된 상기 베이스 기판(110) 상에 형성되고, 비정질 실리콘에 비해 전자 이동도가 높은 금속 산화물을 포함한다. 상기 금속 산화물은 산화물 반도체로서, 단일 금속을 포함하는 일원계 산화물이거나 2 이상의 서로 다른 금속들을 포함하는 다원계 산화물일 수 있다.
상기 데이터 금속층(250)은 상기 반도체층(240) 상에 순차적으로 형성된 티타늄막(252), 구리막(254) 및 구리-망간 합금막(256)을 포함한다. 상기 티타늄막(252)은 약 100Å 내지 약 300Å의 두께를 가질 수 있다. 상기 구리막(254)의 두께는 약 1,000Å 내지 약 5,000Å일 수 있으며, 상기 구리-망간 합금막(256)의 두께는 약 100Å 내지 약 300Å일 수 있다.
상기 데이터 금속층(250) 상에 포토레지스트 패턴(300)을 형성한다. 상기 포토레지스트 패턴(300)은 포지티브형 또는 네가티브형 포토레지스트 조성물을 코팅, 노광 및 현상하여 형성할 수 있다. 상기 포토레지스트 패턴(300)은 제1 두께를 갖는 제1 두께부(310)와, 상기 제1 두께보다 얇은 제2 두께를 갖는 제2 두께부(320)를 포함한다. 상기 데이터 금속층(250)이 잔류하는 영역에 상기 제1 두께부(310)가 형성되고, 상기 데이터 금속층(250)이 제거되는 영역에는 상기 포토레지스트 패턴(300)이 형성되지 않는다. 이때, 상기 데이터 금속층(250)이 제거되는 영역 중에서 박막 트랜지스터(SW, 도 9 참조)의 채널부를 형성하는 영역 상에 상기 제2 두께부(320)가 형성된다.
상기 포토레지스트 패턴(300)을 식각 방지막으로 이용하여 제1 식각액 조성물로 상기 데이터 금속층(250)을 1차적으로 식각함으로써 상기 포토레지스트 패턴(300)의 하부에 잔류하는 전극 패턴 및 상기 전극 패턴과 연결된 신호 배선으로서 상기 게이트 라인과 교차하는 데이터 라인이 형성된다. 상기 제1 식각액 조성물은 과산화수소를 포함하는 과수계 식각액이거나, 과산화이황산 암모늄을 주산화제로 포함하는 비과수계 식각액일 수 있다. 1차적으로 식각하는 공정에서 상기 구리막(254) 및 상기 구리-망간 합금막(256)을 구리계 금속 식각액을 이용하여 식각한 후에 상기 티타늄막(252)은 상기 구리계 금속 식각액과 다른 티타늄 금속 식각액을 이용하여 식각할 수 있다. 이와 달리, 상기 티타늄막(252), 상기 구리막(254) 및 상기 구리-망간 합금막(256)은 통합 식각액 조성물을 이용하여 일괄 식각될 수 있다.
상기 포토레지스트 패턴(330) 및 상기 전극 패턴을 식각 방지막으로 이용하여 상기 반도체층(240)을 식각함으로써 액티브 패턴(AP)을 형성한다. 상기 데이터 라인의 하부에도 상기 반도체층(240)이 패터닝된 더미 패턴이 형성될 수 있다.
도 9를 참조하면, 상기 데이터 라인 및 상기 전극 패턴이 형성된 상기 베이스 기판(210)에서, 상기 제2 두께부(320)를 제거하여 잔류 포토 패턴(330)을 형성한다. 상기 포토레지스트 패턴(300)의 전체 두께가 상기 제2 두께부(320)의 상기 제2 두께만큼 제거됨으로써 상기 잔류 포토 패턴(330)이 형성될 수 있다. 상기 잔류 포토 패턴(330)에 의해서 상기 전극 패턴이 부분적으로 노출된다.
이어서, 상기 잔류 포토 패턴(330)을 식각 방지막으로 이용하고 제2 식각액 조성물로 상기 전극 패턴을 식각하여 상기 박막 트랜지스터(SW)의 소스 전극(SE) 및 드레인 전극(DE)이 형성된다. 상기 소스 전극(SE)이 상기 데이터 라인과 연결되고, 상기 전극 패턴의 일부가 제거됨으로써 상기 소스 전극(SE)과 상기 드레인 전극(DE)이 이격된다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE) 사이로 상기 액티브 패턴(AP)이 부분적으로 노출된다. 상기 소스 전극(SE)과 상기 드레인 전극(DE) 사이의 노출된 상기 액티브 패턴(AP)이 상기 박막 트랜지스터(SW)의 채널(CH)이 된다.
상기 제2 식각액 조성물은 과산화이황산 암모늄 0.1 중량% 내지 30 중량%, 황산염 0.1 중량% 내지 10 중량%, 아세트산염 0.01 중량% 내지 5 중량% 및 물 55 중량% 내지 99.79 중량%를 포함한다. 바람직하게는, 상기 식각액 조성물은 약 5 중량% 내지 약 15 중량%의 과산화이황산 암모늄, 약 0.5 중량% 내지 약 5 중량%의 상기 황산염, 약 0.5 중량% 내지 약 5 중량%의 상기 아세트산염 및 물 55 중량% 내지 99.79 중량%를 포함할 수 있다. 상기 제2 식각액 조성물은 본 발명의 식각액 조성물 및 이를 이용한 금속 패턴의 형성 방법에서 설명한 것과 실질적으로 동일하므로 중복되는 구체적인 설명은 생략한다. 상기 제1 식각액 조성물도, 상기 제2 식각액 조성물과 실질적으로 동일한 것을 이용할 수 있다. 상기 제2 식각액 조성물이 상기 구리-망간 합금막(256) 및 상기 구리막(254)을 안정적으로 제거할 수 있다.
한편, 상기 제2 식각액 조성물이 상기 잔류 포토 패턴(330)이 형성된 영역을 제외한 나머지 영역에 잔류하는 상기 데이터 금속층(250)을 최소화하기 위해서 상기 데이터 금속층(250)은 식각 종말점의 시간보다 더 오래 과잉 식각할 수 있다. 상기 제2 식각액 조성물을 이용함으로써, 상기 전극 패턴이 과잉 식각되더라도 상기 소스 전극(SE) 및 상기 드레인 전극(DE) 각각의 테이퍼 각(θ)이 약 40° 내지 약 60°의 안정적인 범위 내에 포함될 수 있다.
이어서, 상기 티타늄 금속 식각액을 이용하여 상기 전극 패턴의 상기 티타늄막(252)을 제거함으로써 상기 채널(CH)을 형성한 후에, 상기 잔류 포토 패턴(330)을 제거한다.
도 10을 참조하면, 상기 데이터 라인, 상기 소스 전극(SE) 및 상기 드레인 전극(DE)이 형성된 상기 베이스 기판(110) 상에 보호층(260)을 형성한다. 상기 보호층(260)은 산화 실리콘을 포함한다. 상기 보호층(260)과 상기 구리막(254)의 접촉에 의해 상기 구리막(254)이 변질되는 것을 상기 구리-망간 합금막(256)이 방지할 수 있다. 또한, 상기 보호층(260)이 산화 실리콘을 포함함으로써 상기 액티브 패턴(AP)과 접촉하는 부분에서 상기 보호층(260)에 의한 상기 반도체층(240)의 변질을 방지할 수 있다.
이어서, 상기 보호층(260)에 상기 드레인 전극(DE)을 노출시키는 홀을 형성하고, 상기 홀이 형성된 상기 보호층(260) 상에 화소 전극(PE)을 형성한다. 상기 화소 전극(PE)이 상기 드레인 전극(DE)과 접촉함으로써 상기 박막 트랜지스터(SW)와 연결된다.
이에 따라, 산화물 반도체 박막 트랜지스터(SW)를 포함하는 표시 기판(200)이 제조될 수 있다.
도면으로 도시하지 않았으나, 상기 반도체층(240) 상에는 상기 반도체층(240)과 상기 소스 및 드레인 전극들(SE, DE) 사이의 접촉 저항을 감소시키기 위한 오믹 콘택층이 더 형성될 수 있다. 상기 데이터 금속층(250)의 상기 티타늄막(252)이나 상기 티타늄막(252)의 하부에 더 형성된 추가 금속막이 상기 액티브 패턴(AP)과 상기 소스 및 드레인 전극(SE, DE) 사이의 접촉 저항을 감소시키는 오믹 코택 패턴의 역할을 할 수 있다.
한편, 상기 게이트 전극(GE)을 형성하는 게이트 금속층이 구리막 및 상기 구리막 상에 형성된 구리-망간 합금막을 포함하는 다중층 구조를 갖는 경우, 상기 데이터 금속층(250)을 식각하는 상기 제2 식각액 조성물을 이용하여 상기 게이트 금속층을 식각할 수 있다. 상기 게이트 금속층을 상기 제2 식각액 조성물을 이용하여 과잉 식각하더라도, 상기 게이트 전극(GE)의 테이퍼 각도가 안정적인 범위 내에 포함될 수 있다.
상기에서 설명한 바에 따르면, 상기 데이터 금속층(250)을 식각하는 공정에서 상기 식각액 조성물을 이용함으로써 상기 소스 전극(SE), 상기 드레인 전극(DE) 및 상기 데이터 라인의 프로 파일을 안정적으로 형성할 수 있다. 특히, 상기 소스 전극(SE), 상기 드레인 전극(DE) 및 상기 데이터 라인 각각의 테이퍼 각을 약 40° 내지 약 60°를 가지도록 형성할 수 있으므로, 이들에 의한 단차에 의해서 이후에 형성된 상기 보호층(260) 및 상기 화소 전극(PE)이 단락되는 것을 방지할 수 있어 상기 표시 기판(200)의 제조 신뢰성을 향상시킬 수 있다.
다른 실시예에서, 산화물 반도체 패턴, 소스 전극 및 드레인 전극 상에 게이트 전극이 형성되는 탑-게이트 구조의 박막 트랜지스터를 포함하는 표시 기판의 경우, 상기 소스 전극 및 상기 드레인 전극을 형성하는 공정에서 상기 식각액 조성물을 이용하여 데이터 금속층을 식각함으로써 상기 소스 전극 및 상기 드레인 전극의 단차에 의해서 상기 게이트 전극이나 화소 전극이 단락되는 것을 방지할 수 있다. 상기 탑-게이트 구조의 박막 트랜지스터는, 유리 기판 상에 형성되고 산화물 반도체 패턴, 상기 산화물 반도체 패턴 상에 형성된 소스 및 드레인 전극들과, 상기 소스 및 드레인 전극들 각각과 중첩하는 게이트 전극을 포함할 수 있다. 이때, 상기 산화물 반도체 패턴과 상기 소스 및 드레인 전극들은 도 9에서 설명한 것과 유사하게 하나의 포토레지스트 패턴으로 상기 제2 식각액 조성물을 이용하여 형성할 수 있다.
이상에서 상세하게 설명한 바에 의하면, 보관 안정성 및 공정 마진이 향상된 비과수계 식각액 조성물을 이용하여 안정적인 테이퍼 형상의 프로파일을 갖는 금속 패턴을 형성할 수 있다. 특히, 상기 금속 패턴이 구리-망간 합금막을 포함하더라도 상기 금속 패턴은 우수한 프로파일을 가질 수 있다. 상기 식각액 조성물은 식각력의 저하 없이 장시간동안 보관 안정성을 유지할 수 있다. 이에 따라, 상기 금속 패턴 및 이를 포함하는 표시 기판의 제조 신뢰성 및 생산성을 향상시킬 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110, 210: 베이스 기판 122, 252: 티타늄막
124, 254: 구리막 126, 256: 구리-망간 합금막
130, 300: 포토레지스트 패턴 310, 320: 제1, 제2 두께부
330: 잔류 포토 패턴 AP: 액티브 패턴
230: 절연층 260: 보호층

Claims (14)

  1. 과산화이황산 암모늄 5 중량% 내지 15 중량%;
    황산염 0.5 중량% 내지 5 중량%;
    아세트산염 0.1 중량% 내지 3 중량%; 및
    물 77 중량% 내지 94.4 중량%를 포함하는 구리계 금속막의 식각액 조성물.
  2. 제1항에 있어서, 상기 황산염은
    황산칼슘, 황산바륨, 황산마그네슘, 황산암모늄, 황산알루미늄, 황산철, 황산아연, 황산구리 및 황산나트륨으로 이루어지는 군으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 식각액 조성물.
  3. 제1항에 있어서, 상기 아세트산염은
    아세트산암모늄, 아세트산나트륨, 아세트산칼륨, 아세트산칼슘, 아세트산알루미늄, 아세트산아연, 아세트산주석 및 아세트산마그네슘으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 식각액 조성물.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 구리계 금속막은 구리-망간 합금막을 포함하고, 상기 구리-망간 합금막에서 구리와 망간의 원자 비율은 50:50인 것을 특징으로 하는 식각액 조성물.
  5. 기판 상에 구리-망간 합금막을 포함하는 금속층을 형성하는 단계;
    상기 금속층 상에 포토레지스트 패턴을 형성하는 단계; 및
    상기 포토레지스트 패턴을 식각 방지막으로 이용하여 과산화이황산 암모늄 5 중량% 내지 15 중량%, 황산염 0.5 중량% 내지 5 중량%, 아세트산염 0.1 중량% 내지 3 중량% 및 물 77 중량% 내지 94.4 중량%를 포함하는 식각액 조성물로 상기 금속층을 패터닝하는 단계를 포함하는 금속 패턴의 형성 방법.
  6. 제5항에 있어서, 상기 황산염은
    황산칼슘, 황산바륨, 황산마그네슘, 황산암모늄, 황산알루미늄, 황산철, 황산아연, 황산구리 및 황산나트륨으로 이루어지는 군으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 금속 패턴의 형성 방법.
  7. 제5항에 있어서, 상기 아세트산염은
    아세트산암모늄, 아세트산나트륨, 아세트산칼륨, 아세트산칼슘, 아세트산알루미늄, 아세트산아연, 아세트산주석 및 아세트산마그네슘으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 금속 패턴의 형성 방법.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서, 상기 구리-망간 합금막에서 구리와 망간의 원자 비율은 50:50인 것을 특징으로 하는 금속 패턴의 형성 방법.
  9. 기판 상에 구리-망간 합금막을 포함하는 제1 금속층을 형성하는 단계;
    상기 제1 금속층 상에 형성된 포토레지스트 패턴을 식각 방지막으로 이용하여 과산화이황산 암모늄 5 중량% 내지 15 중량%, 황산염 0.5 중량% 내지 5 중량%, 아세트산염 0.1 중량% 내지 3 중량% 및 물 77 중량% 내지 94.4 중량%를 포함하는 식각액 조성물로 상기 제1 금속층을 패터닝하여 제1 신호 배선 및 상기 제1 신호 배선과 연결된 소스 전극 및 상기 소스 전극과 이격된 드레인 전극을 형성하는 단계; 및
    상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
  10. 제9항에 있어서, 상기 황산염은
    황산칼슘, 황산바륨, 황산마그네슘, 황산암모늄, 황산알루미늄, 황산철, 황산아연, 황산구리 및 황산나트륨으로 이루어지는 군으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  11. 제9항에 있어서, 상기 아세트산염은
    아세트산암모늄, 아세트산나트륨, 아세트산칼륨, 아세트산칼슘, 아세트산알루미늄, 아세트산아연, 아세트산주석 및 아세트산마그네슘으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  12. 제9항 내지 제11항 중 어느 한 항에 있어서, 상기 구리-망간 합금막에서 구리와 망간의 원자 비율은 50:50인 것을 특징으로 하는 표시 기판의 제조 방법.
  13. 제9항에 있어서, 상기 제1 금속층은 상기 구리-망간 합금막의 하부에 형성된 구리막을 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  14. 제13항에 있어서, 상기 제1 금속층은 상기 구리막의 하부에 형성된 티타늄막을 더 포함하고,
    상기 드레인 전극을 형성하는 단계는
    상기 식각액 조성물로 상기 구리막 및 상기 구리-망간 합금막을 식각하는 단계; 및
    상기 티타늄막을 티타늄 금속 식각액을 이용하여 식각하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
KR1020180009942A 2018-01-26 2018-01-26 식각액 조성물, 금속 패턴의 형성 방법 및 표시 기판의 제조 방법 KR102013397B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180009942A KR102013397B1 (ko) 2018-01-26 2018-01-26 식각액 조성물, 금속 패턴의 형성 방법 및 표시 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180009942A KR102013397B1 (ko) 2018-01-26 2018-01-26 식각액 조성물, 금속 패턴의 형성 방법 및 표시 기판의 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020110116469A Division KR20130051239A (ko) 2011-11-09 2011-11-09 식각액 조성물, 금속 패턴의 형성 방법 및 표시 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20180015688A true KR20180015688A (ko) 2018-02-13
KR102013397B1 KR102013397B1 (ko) 2019-08-23

Family

ID=61231951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180009942A KR102013397B1 (ko) 2018-01-26 2018-01-26 식각액 조성물, 금속 패턴의 형성 방법 및 표시 기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR102013397B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200081011A (ko) 2018-12-27 2020-07-07 동우 화인켐 주식회사 금속막 식각액 조성물 및 이를 사용한 패턴 형성 방법
US11462601B2 (en) 2019-06-19 2022-10-04 Samsung Display Co., Ltd. Organic light emitting diode display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080084539A (ko) * 2007-03-15 2008-09-19 삼성전자주식회사 박막트랜지스터 액정표시장치의 식각액 조성물
KR20110037458A (ko) * 2009-10-07 2011-04-13 삼성전자주식회사 표시 장치 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080084539A (ko) * 2007-03-15 2008-09-19 삼성전자주식회사 박막트랜지스터 액정표시장치의 식각액 조성물
KR20110037458A (ko) * 2009-10-07 2011-04-13 삼성전자주식회사 표시 장치 및 이의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200081011A (ko) 2018-12-27 2020-07-07 동우 화인켐 주식회사 금속막 식각액 조성물 및 이를 사용한 패턴 형성 방법
US11462601B2 (en) 2019-06-19 2022-10-04 Samsung Display Co., Ltd. Organic light emitting diode display device

Also Published As

Publication number Publication date
KR102013397B1 (ko) 2019-08-23

Similar Documents

Publication Publication Date Title
KR102002131B1 (ko) 식각액 조성물 및 이를 이용한 박막 트랜지스터 제조 방법
JP5559956B2 (ja) 薄膜トランジスタ液晶表示装置のエッチング液組成物
JP4448322B2 (ja) 銅モリブデン膜で、モリブデンの残渣を除去するエッチング溶液及びそのエッチング方法
US7737033B2 (en) Etchant and method for fabricating electric device including thin film transistor using the same
TWI572745B (zh) 用於含銅金屬薄膜之蝕刻劑組成物以及使用其之蝕刻方法
TWI433909B (zh) 用於薄膜電晶體液晶顯示裝置之蝕刻液組成物
KR101776923B1 (ko) 식각액 조성물, 이를 이용한 금속 패턴의 형성 방법 및 표시 기판의 제조 방법
TWI598467B (zh) 製備薄膜電晶體通道蝕刻組合物及製備薄膜電晶體通道方法
KR101687311B1 (ko) 표시 장치 및 이의 제조 방법
US20110256712A1 (en) Etchant for electrode and method of fabricating thin film transistor array panel using the same
KR102048022B1 (ko) 금속막 식각액 조성물 및 이를 이용한 식각 방법
CN106795633A (zh) 蚀刻液组合物、多层膜的蚀刻方法和显示装置的制造方法
KR101770754B1 (ko) 금속 배선 식각액 및 이를 이용한 액정 표시 장치의 제조 방법
KR102137013B1 (ko) 표시장치용 어레이 기판의 제조방법
KR20230037016A (ko) 식각액 조성물 및 이를 이용한 금속 패턴과 박막 트랜지스터 기판 제조 방법
TW201323660A (zh) 蝕刻劑組合物及其用於製造薄膜電晶體之方法
CN107630219B (zh) 金属膜蚀刻液组合物及显示装置用阵列基板的制造方法
KR102013397B1 (ko) 식각액 조성물, 금속 패턴의 형성 방법 및 표시 기판의 제조 방법
CN108203830B (zh) 金属线蚀刻液组合物
US8637399B2 (en) Etching composition, method of forming a metal pattern and method of manufacturing a display substrate
KR20140028446A (ko) 금속 배선 식각액 조성물 및 이를 이용한 금속 배선 형성 방법
TWI759450B (zh) 蝕刻液、蝕刻方法、及顯示裝置之製造方法
KR102435551B1 (ko) 식각액 조성물 및 이를 이용한 금속 패턴과 박막 트랜지스터 기판 제조 방법
KR101236133B1 (ko) 금속 식각액 조성물
KR101461180B1 (ko) 비과산화수소형 구리 에칭제

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right