KR101964826B1 - 금속 패턴의 형성 방법 및 이를 포함하는 표시 기판의 제조 방법 - Google Patents

금속 패턴의 형성 방법 및 이를 포함하는 표시 기판의 제조 방법 Download PDF

Info

Publication number
KR101964826B1
KR101964826B1 KR1020110057937A KR20110057937A KR101964826B1 KR 101964826 B1 KR101964826 B1 KR 101964826B1 KR 1020110057937 A KR1020110057937 A KR 1020110057937A KR 20110057937 A KR20110057937 A KR 20110057937A KR 101964826 B1 KR101964826 B1 KR 101964826B1
Authority
KR
South Korea
Prior art keywords
pattern
metal
forming
layer
seconds
Prior art date
Application number
KR1020110057937A
Other languages
English (en)
Other versions
KR20120138456A (ko
Inventor
정종현
박지영
김선일
김상갑
김인배
정재우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110057937A priority Critical patent/KR101964826B1/ko
Priority to US13/406,388 priority patent/US8765614B2/en
Publication of KR20120138456A publication Critical patent/KR20120138456A/ko
Application granted granted Critical
Publication of KR101964826B1 publication Critical patent/KR101964826B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)

Abstract

금속 패턴의 형성 방법 및 이를 포함하는 표시 기판의 제조 방법에서, 금속 패턴은 베이스 기판 상에 1,500Å 내지 5,500Å 두께의 구리 금속막을 형성하고, 구리 금속막 상에 포토 패턴을 형성한 후, 포토 패턴을 식각 방지막으로 하여 과산화이황산암모늄((NH4)2S2O8, ammonium persulfate) 0.1 중량％ 내지 50 중량％, 아졸(azole)계 화합물 0.01 중량％ 내지 5 중량％ 및 여분의 물을 포함하는 식각액 조성물로 구리 금속막을 40％ 내지 200％ 로 과잉 식각(over etch)함으로써 형성한다. 이에 따라, 금속 패턴 및 표시 기판의 제조 신뢰성을 향상시킬 수 있다.

Description

금속 패턴의 형성 방법 및 이를 포함하는 표시 기판의 제조 방법{METHOD OF FORMING A METAL PATTERN AND METHOD OF MANUFACTURING A DISPLAY SUBSTRATE INCLUDING THE METHOD}
본 발명은 금속 패턴의 형성 방법 및 이를 포함하는 표시 기판의 제조 방법에 관한 것으로, 더욱 상세하게는 식각 마진을 향상시킨 금속 패턴의 형성 방법 및 이를 포함하는 표시 기판의 제조 방법에 관한 것이다.
일반적으로, 표시 장치에 이용되는 표시 기판은 각 화소 영역을 구동하기 위한 스위칭 소자로서 박막 트랜지스터, 상기 박막 트랜지스터와 연결된 신호 배선 및 화소 전극을 포함한다. 상기 신호 배선은 게이트 구동 신호를 전달하는 게이트 배선과, 상기 게이트 배선과 교차하면서 데이터 구동 신호를 전달하는 데이터 배선을 포함한다.
상기 표시 장치가 대형화되고 소비자들의 고해상도 요구가 커짐에 따라, 상기 게이트 배선이나 상기 데이터 배선이 길어지고 가늘어져 저항이 점점 증가한다. 이에 따라, RC 지연의 문제가 발생하는데, 이를 해결하기 위해서 주로 상기 게이트 배선이나 상기 데이터 배선을 저저항 금속으로 형성하려고 하고 있다.
상기 게이트 배선이나 상기 데이터 배선을 형성하는 저저항 금속으로는, 구리가 전기 전도도가 탁월하고 부존량이 풍부하며 알루미늄이나 크롬에 비해서 저항이 매우 낮은 장점이 있다. 반면에, 산화제에 대한 저항성은 구리가 알루미늄이나 크롬에 비해서 큰 편이므로 구리막의 식각을 위해서는 강력한 산화제의 사용이 요구된다.
그러나 강력한 산화제를 포함하는 구리 식각액은 상기 구리막을 식각하는 데는 효율적이지만 상기 구리막을 식각하는 공정에서 상기 구리막보다 먼저 형성된 패턴들을 쉽게 손상시키는 문제가 있다. 특히, 상기 구리 식각액이 강한 산화제를 이용하기 때문에 상기 구리막의 식각 속도를 제어하기 어려워 사용자가 이론적으로 디자인한 것과 다른 형상으로 패터닝되는 문제가 있다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 구리막을 식각하면서도 다른 패턴들의 손상은 최소화시키고, 상기 구리막을 안정적인 프로 파일을 갖는 금속 패턴의 형성 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 금속 패턴의 형성 방법을 포함하는 표시 기판의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 금속 패턴의 형성 방법이 제공된다. 상기 금속 패턴의 형성 방법에서, 베이스 기판 상에 1,500Å 내지 5,500Å 두께의 구리 금속막을 형성하고, 상기 구리 금속막 상에 포토 패턴을 형성한다. 상기 포토 패턴을 식각 방지막으로 하여 과산화이황산암모늄((NH4)2S2O8, ammonium persulfate) 0.1 중량％ 내지 50 중량％, 아졸(azole)계 화합물 0.01 중량％ 내지 5 중량％ 및 여분의 물을 포함하는 식각액 조성물로 상기 구리 금속막을 40％ 내지 200％로 과잉 식각(over etch)하여 금속 패턴을 형성한다.
일 실시예에서, 상기 아졸계 화합물의 구체적인 예로서는, 벤조트리아졸(benzotriazole), 아미노테트라졸(aminotetrazole), 이미다졸(imidazole) 또는 피라졸(pyrazole) 등을 들 수 있다.
일 실시예에서, 상기 구리 금속막의 식각 시간은 30초 내지 70초일 수 있다.
일 실시예에서, 상기 구리 금속막의 두께가 1,500Å 내지 2,500Å일 때, 상기 구리 금속막은 100％ 내지 200％ 과잉 식각할 수 있다. 이때, 상기 구리 금속막의 식각 시간은 31초 내지 46초일 수 있다. 또한, 이때의 상기 포토 패턴의 가장자리와 상기 금속 패턴의 가장 자리 사이의 스큐 길이는 0.31㎛ 내지 0.50㎛일 수 있다.
일 실시예에서, 상기 구리 금속막의 두께가 2,500Å 내지 3,500Å일 때, 상기 구리 금속막은 60％ 내지 120％ 과잉 식각할 수 있다. 이때, 상기 구리 금속막의 식각 시간은 37초 내지 51초일 수 있다. 또한, 이때의 상기 포토 패턴의 가장자리와 상기 금속 패턴의 가장 자리 사이의 스큐 길이는 0.38㎛ 내지 0.56㎛일 수 있다.
일 실시예에서, 상기 구리 금속막의 두께가 3,500Å 내지 4,500Å일 때, 상기 구리 금속막은 50％ 내지 100％ 과잉 식각할 수 있다. 이때, 상기 구리 금속막의 식각 시간은 40초 내지 61초일 수 있다. 또한, 이때의 상기 포토 패턴의 가장자리와 상기 금속 패턴의 가장 자리 사이의 스큐 길이는 0.5㎛ 내지 0.7㎛일 수 있다.
일 실시예에서, 상기 구리 금속막의 두께가 4,500Å 내지 5,500Å일 때, 상기 구리 금속막은 20％ 내지 80％ 과잉 식각할 수 있다. 이때, 상기 구리 금속막의 식각 시간은 46초 내지 69초일 수 있다. 또한, 이때의 상기 포토 패턴의 가장자리와 상기 금속 패턴의 가장 자리 사이의 스큐 길이는 0.6㎛ 내지 0.8㎛일 수 있다.
일 실시예에서, 상기 금속 패턴을 형성하는 단계에서 상기 구리 금속막의 식각 온도는 25℃ 내지 33℃에서 식각할 수 있다.
일 실시예에서, 상기 베이스 기판의 표면을 기준으로 상기 금속 패턴의 측벽면이 기울어진 테이퍼 각도는 40° 내지 70°일 수 있다.
상기한 본 발명의 목적을 실현하기 위한 다른 실시예에 따른 금속 패턴의 제조 방법이 제공된다. 상기 제조 방법에서, 베이스 기판 상에 1,500Å 내지 5,500Å 두께의 구리 금속막을 형성하고, 상기 구리 금속막 상에 포토 패턴을 형성한다. 상기 포토 패턴을 식각 방지막으로 하여 과산화이황산암모늄((NH4)2S2O8, ammonium persulfate) 0.1 중량％ 내지 50 중량％, 아졸(azole)계 화합물 0.01 중량％ 내지 5 중량％ 및 여분의 물을 포함하는 식각액 조성물로 상기 구리 금속막을 30초 내지 70초인 식각 시간 동안 식각하여 금속 패턴을 형성한다.
일 실시예에서, 상기 구리 금속막의 두께가 1,500Å 내지 2,500Å일 때, 상기 구리 금속막의 식각 시간은 31초 내지 46초일 수 있다.
일 실시예에서, 상기 구리 금속막의 두께가 2,500Å 내지 3,500Å일 때, 상기 구리 금속막의 식각 시간은 37초 내지 51초일 수 있다.
일 실시예에서, 상기 구리 금속막의 두께가 3,500Å 내지 4,500Å일 때, 상기 구리 금속막의 식각 시간은 40초 내지 61초일 수 있다.
일 실시예에서, 상기 구리 금속막의 두께가 4,500Å 내지 5,500Å일 때, 상기 구리 금속막의 식각 시간은 46초 내지 69초일 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 기판의 제조 방법이 제공된다. 상기 표시 기판의 제조 방법에서, 베이스 기판 상에 1,500Å 내지 5,500Å 두께의 구리를 포함하는 제1 금속층을 형성한다. 상기 제1 금속층 상에 형성된 제1 포토 패턴을 식각 방지막으로 하여 과산화이황산암모늄((NH4)2S2O8, ammonium persulfate) 0.1 중량％ 내지 50 중량％, 아졸(azole)계 화합물 0.01 중량％ 내지 5 중량％ 및 여분의 물을 포함하는 식각액 조성물로 상기 제1 금속층을 40％ 내지 200％로 과잉 식각(over etch)하여 제1 신호 배선을 포함하는 제1 금속 패턴을 형성한다. 상기 제1 신호 배선과 교차하는 제2 신호 배선을 포함하는 제2 금속 패턴을 형성하고, 상기 제1 및 제2 신호 배선들이 형성된 상기 베이스 기판 상에 화소 전극을 형성한다.
일 실시예에서, 상기 베이스 기판 상에 1,500Å 내지 5,500Å 두께의 구리를 포함하는 제2 금속층을 형성한 후, 상기 식각액 조성물로 상기 제2 금속층을 20％ 내지 150％ 과잉 식각하여 상기 제2 신호 배선과 연결된 입력 전극 및 상기 입력 전극과 이격된 출력 전극을 형성함으로써 상기 제2 금속 패턴을 형성할 수 있다.
일 실시예에서, 상기 베이스 기판 상에 1,500Å 내지 5,500Å 두께의 구리를 포함하는 제2 금속층을 형성하고, 상기 식각액 조성물로 상기 제2 금속층을 30초 내지 45초 동안 식각하여 상기 제2 신호 배선과 연결된 입력 전극 및 상기 입력 전극과 이격된 출력 전극을 형성함으로써 상기 제2 금속 패턴을 형성할 수 있다.
일 실시예에서, 상기 베이스 기판 상에 1,500Å 내지 5,500Å 두께의 구리를 포함하는 제2 금속층을 형성하고, 상기 제2 금속층이 형성된 베이스 기판 상에 제1 두께부 및 상기 제1 두께부보다 얇은 제2 두께부를 포함하는 제2 포토 패턴을 형성할 수 있다. 이어서, 상기 제2 포토 패턴을 식각 방지막으로 이용하여 상기 식각액 조성물로 상기 제2 금속층을 80％ 내지 420％ 과잉 식각하여 상기 제2 신호 배선 및 상기 제2 신호 배선과 연결된 전극 패턴을 형성한 후, 상기 제2 포토 패턴을 에치백하여 상기 제2 두께부가 제거된 잔류 패턴을 형성할 수 있다. 상기 잔류 패턴을 식각 방지막으로 이용하여 상기 식각액 조성물로 상기 전극 패턴을 20％ 내지 150％ 과잉 식각하여 상기 제2 신호 배선과 연결된 입력 전극 및 상기 입력 전극과 이격된 출력 전극을 형성함으로써 상기 제2 금속 패턴을 형성할 수 있다.
일 실시예에서, 상기 베이스 기판 상에 1,500Å 내지 5,500Å 두께의 구리를 포함하는 제2 금속층을 형성하고, 상기 제2 금속층이 형성된 베이스 기판 상에 제1 두께부 및 상기 제1 두께부보다 얇은 제2 두께부를 포함하는 제2 포토 패턴을 형성하고, 상기 제2 포토 패턴을 식각 방지막으로 이용하여 상기 식각액 조성물로 상기 제2 금속층을 65초 내지 80초 동안 식각하여 상기 제2 신호 배선 및 상기 제2 신호 배선과 연결된 전극 패턴을 형성할 수 있다. 상기 제2 포토 패턴을 에치백하여 상기 제2 두께부가 제거된 잔류 패턴을 형성하고, 상기 잔류 패턴을 식각 방지막으로 이용하여 상기 식각액 조성물로 상기 전극 패턴을 30초 내지 50초 동안 식각하여 상기 제2 신호 배선과 연결된 입력 전극 및 상기 입력 전극과 이격된 출력 전극을 형성함으로써 상기 제2 금속 패턴을 형성할 수 있다.
일 실시예에서, 상기 제1 금속층의 식각 시간이 30초 내지 70초일 수 있다.
본 발명의 다른 목적을 실현하기 위한 다른 실시예에 따른 표시 기판의 제조 방법이 제공된다. 상기 표시 기판의 제조 방법에서, 베이스 기판 상에 1,500Å 내지 5,500Å 두께의 구리를 포함하는 제1 금속층을 형성한다. 상기 제1 금속층 상에 형성된 제1 포토 패턴을 식각 방지막으로 하여 과산화이황산암모늄((NH4)2S2O8, ammonium persulfate) 0.1 중량％ 내지 50 중량％, 아졸(azole)계 화합물 0.01 중량％ 내지 5 중량％ 및 여분의 물을 포함하는 식각액 조성물로 상기 제1 금속층을 30초 내지 70초 동안 식각하여 제1 신호 배선을 포함하는 제1 금속 패턴을 형성한다. 상기 제1 신호 배선과 교차하는 제2 신호 배선을 포함하는 제2 금속 패턴을 형성하고, 상기 제1 및 제2 신호 배선들이 형성된 상기 베이스 기판 상에 화소 전극을 형성한다.
이와 같은 금속 패턴의 형성 방법 및 이를 포함하는 표시 기판의 제조 방법에 따르면, 과산화이황산암모늄((NH4)2S2O8, ammonium persulfate) 및 아졸(azole)계 화합물을 포함하는 식각액 조성물을 이용함으로써 구리 금속막의 식각 속도는 확보하면서도 상기 식각액 조성물에 의한 다른 패턴들의 손상을 방지할 수 있다. 또한, 상기 구리 금속막을 안정적인 프로 파일을 갖도록 패터닝할 수 있다. 이에 따라, 식각 공정 마진을 충분히 보장할 수 있고, 패터닝의 신뢰성을 향상시킬 수 있으므로 금속 패턴 및 표시 기판의 제조 신뢰성을 향상시킬 수 있다.
도 1a는 본 발명에 따라 제조된 표시 기판의 평면도이다.
도 1b는 도 1의 I-I' 라인을 따라 절단한 단면도이다.
도 2 내지 도 7은 도 1b에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
금속 패턴의 제조 방법
본 발명에 따르면, 금속 패턴은 베이스 기판 상에 구리 금속막을 형성하고, 상기 구리 금속막을 과산화이황산암모늄((NH4)2S2O8, ammonium persulfate) 0.1 중량％ 내지 50 중량％, 아졸(azole)계 화합물 0.01 중량％ 내지 5 중량％ 및 여분의 물을 포함하는 식각액 조성물을 이용하여 패터닝함으로써 형성한다.
구체적으로, 상기 구리 금속막은 저저항 금속인 구리(copper, Cu)를 포함하는 층으로서, 상기 베이스 기판의 전면에 형성된다. 상기 구리 금속막의 두께는 약 1,500Å 내지 약 5,500Å이다. 상기 구리 금속막의 두께가 약 1,500Å 미만인 경우에는 저저항 금속을 이용하기는 하지만 폭이 일정한 신호 배선에 저항을 낮추는데 한계가 있고, 저항을 낮추기 위해서는 배선 폭을 넓혀야 하므로 표시 장치의 개구율을 저하시킬 수 있다. 또한, 상기 구리 금속막의 두께가 약 1,500Å 미만인 경우에는 상기 식각액 조성물에 의한 상기 구리 금속막이 식각 정도를 조절하기 어렵다. 반면, 상기 구리 금속막의 두께가 약 5,500Å 이상인 경우에는 상기 금속 패턴이 형성된 베이스 기판 상에 후속 공정에서 상기 금속 패턴과 중첩되도록 형성되는 패턴들이 상기 금속 패턴의 높이에 의해서 부분적으로 단락되는 경우가 발생할 수 있다. 또한, 상기 구리 금속막의 두께가 약 5,500Å 이상인 경우에는 상기 식각액 조성물로 상기 구리 금속막을 식각하는데 걸리는 시간이 너무 길어지므로 전체적인 금속 패턴의 제조 공정에 소요되는 공정 시간(tact time)이 길어질 수 있다. 따라서 약 1,500Å 내지 5,500Å 두께의 구리 금속막을 식각하는데 상기 식각액 조성물을 이용하는 것이 좋다.
상기 구리 금속막이 형성된 베이스 기판 상에 포토 패턴을 형성하고, 상기 포토 패턴을 식각 방지막으로 이용하여 상기 식각액 조성물로 상기 구리 금속막을 식각한다. 상기 구리 금속막은 약 25℃ 내지 약 33℃ 온도 범위에서 상기 식각액 조성물로 식각될 수 있다. 바람직하게는, 약 26℃ 내지 약 30℃ 온도 범위에서 상기 식각액 조성물로 식각될 수 있다.
상기 식각액 조성물에서, 과산화이황산암모늄은 상기 구리 금속막을 식각하는 산화제로서 상기 구리 금속막을 식각하는 주성분이다. 상기 과산화이황산암모늄이 상기 식각액 조성물 전체 중량에 대해서 약 0.1 중량％ 미만인 경우, 상기 구리 금속막을 식각할 수 없고, 약 50 중량％를 초과하는 경우에는 상기 과산화이황산암모늄과 상기 구리 금속막의 반응을 제어할 수 없다. 따라서 과산화이황산암모늄은 상기 식각액 조성물에 약 0.1 중량％ 내지 약 50 중량％로 포함된다. 바람직하게는, 상기 과산화이황산암모늄 약 1 중량％ 내지 약 10 중량％ 범위에서 상기 식각액 조성물이 화학적으로 안정할 수 있다.
상기 아졸계 화합물은, 질소를 포함하고, 적어도 하나 이상의 비탄소 원자를 포함하는 5원 헤테로 고리 구조를 갖는다. 상기 아졸계 화합물이 상기 과산화이황산암모늄의 산화를 억제하여 상기 구리 금속막에 대한 선택 식각비를 높여줄 수 있다. 예를 들어, 상기 구리 금속막 하부에 티타늄 금속막이 형성된 경우, 상기 식각액 조성물을 이용하여 상기 구리 금속막 및 상기 티타늄 금속막을 모두 식각할 수 있지만, 상기 티타늄 금속막이 상기 구리 금속막에 비해 상대적으로 쉽게 산화되므로 상기 티타늄 금속막은 과산화이황산암모늄에 의해서 변질되어 손상될 수 있다. 이러한 손상을 상기 아졸계 화합물이 방지할 수 있다. 상기 아졸계 화합물의 구체적인 예로서는, 아졸계 화합물의 예로는 벤조트리아졸(benzotriazole), 아미노테트라졸(aminotetrazole), 이미다졸(imidazole), 피라졸(pyrazole) 등을 들 수 있다.
상기 아졸계 화합물이 상기 식각액 조성물 전체 중량에 대해서 약 0.01 중량％ 미만인 경우, 과산화이황산암모늄의 식각 속도를 억제하는 역할을 거의 하지 못하고, 약 5 중량％ 초과인 경우 상기 아졸계 화합물에 의해서 오히려 상기 구리 금속막의 식각이 방해될 수 있다. 따라서 상기 아졸계 화합물은 상기 식각액 조성물 전체 중량에 대해서 약 0.01 중량％ 내지 약 5 중량％로 포함된다. 바람직하게는, 상기 아졸계 화합물의 함량은 상기 식각액 조성물 전체 중량에 대해서 0.1 중량％ 내지 0.7 중량％로 포함될 수 있다.
상기 식각액 조성물은 과산화이황산암모늄 및 상기 아졸계 화합물 이외에, 불화물계 화합물 및 산화 조절제를 더 포함할 수 있다. 상기 식각액 조성물이 상기 불화물계 화합물과 상기 산화 조절제를 더 포함하는 경우, 상기 과산화이황산암모늄 및 상기 아졸계 화합물의 함량은 변화 없고, 상기 물의 함량이 상대적으로 감소한다.
상기 불화물계 화합물은 상기 식각액 조성물의 산화 보조제로서, 상기 구리 금속막에 대한 상기 식각액 조성물의 식각 속도를 증가시킬 수 있다. 상기 불화물계 화합물의 구체적인 예로서는, 불산(Hydrofluoric acid), 암모늄플로라이드(Ammonium fluoride), 암모늄바이플로라이드(Ammonium Bifluoride), 칼륨 플로라이드(Potassium fluoride), 나트륨 플로라이드(Sodium fluoride) 등을 들 수 있다. 상기 불화물계 화합물의 함량이 약 0.01 중량％ 미만인 경우, 산화 보조제로서의 역할을 하지 못하고 약 10 중량％를 초과하는 경우에는 상기 불화물계 화합물에 의해서 상기 식각액 조성물의 식각 속도가 저해될 수 있다. 따라서 상기 불화물계 화합물의 함량은 상기 식각액 조성물 전체 중량에 대해서 약 0.01 중량％ 내지 약 10 중량％일 수 있다. 바람직하게는, 상기 불화물계 화합물은 상기 식각액 조성물 전체 중량에 대해서 약 0.2 중량％ 내지 약 0.7 중량％로 포함될 수 있다.
상기 산화 조절제는, 질산계 화합물, 황산계 화합물, 인산계 화합물 또는 아세트산계 화합물을 포함할 수 있다. 이들은 각각 단독으로 또는 2 이상이 조합되어 이용될 수 있다. 상기 질산계 화합물의 구체적인 예로서는, 질산, 질산철(III)(Fe(NO3)3), 질산칼륨, 질산암모늄, 질산리튬 등을 들 수 있다. 상기 황산계 화합물의 구체적인 예로서는, 황산, 황산수소암모늄(NH4HSO4), 황산수소칼륨(KHSO4), 황산칼륨(K2SO4) 등을 들 수 있다. 상기 인산계 화합물의 구체적인 예로서는, 인산, 인산암모늄((NH4)3PO4), 인산 일수소암모늄((NH4)2HPO4), 인산 이수소암모늄(NH4H2PO4), 인산칼륨(K3PO4), 인산 일수소칼륨(K2HPO4), 인산 이수소칼륨(KH2PO4), 인산나트륨(Na3PO4), 인산 일수소나트륨(Na2HPO4) 과인산 이수소나트륨(NaH2PO4) 등을 들 수 있다. 상기 아세트산계 화합물의 구체적인 예로서는, 아세트산, 아세트산암모늄, 아세트산칼륨, 아세트산나트륨, 이미노디아세트산(HN(CH2COOH)2, iminodiacetic acid, IDA) 등을 들 수 있다. 각각의 화합물들의 함량이 약 10 중량％ 초과인 경우, 상기 산화 조절제가 오히려 상기 식각액 조성물의 식각 속도를 저해시킬 수 있다. 따라서, 상기 산화 조절제로 이용되는 상기 질산계 화합물, 상기 황산계 화합물, 상기 인산계 화합물 및 상기 아세트산계 화합물 각각은 상기 식각액 조성물 전체 중량에 대해서 약 10 중량％ 이하로 포함될 수 있다.
상기 식각액 조성물로 상기 베이스 기판의 전면에 형성된 상기 구리 금속막을 식각할 때, 상기 구리 금속막의 식각 종말점(etching end point)보다 과잉 식각하여 상기 금속 패턴을 형성한다. 상기 식각 종말점과 실질적으로 동일한 시간까지 상기 구리 금속막을 식각한 후, 상기 구리 금속막의 식각 공정을 종료하는 경우 상기 금속 패턴이 형성된 영역을 제외한 다른 영역에 상기 구리 금속막의 일부가 잔류할 수 있다. 이를 방지하기 위해서, 상기 구리 금속막을 전체 식각 시간이 상기 식각 종말점보다 크도록 식각, 즉 과잉 식각한다. 이하에서는, 상기 과잉 식각하는 정도를 "과잉 식각률"이라고 지칭하고, 상기 식각 종말점을 결정하는 식각 시간을 과잉 식각률 "0％"라고 정의하며, 상기 식각 종말점을 결정하는 식각 시간의 2배만큼의 상기 구리 금속막의 전체 식각 시간이 경과할 때의 과잉 식각된 정도를 과잉 식각률 "100％"로 정의한다.
상기 과잉 식각률이 약 40％ 미만인 경우, 약 1,500Å 내지 약 5,500Å 두께 범위의 상기 구리 금속막이 식각 공정이 완료된 후에도 부분적으로 잔류할 수 있다. 반면, 상기 과잉 식각률이 약 200％ 초과인 경우에는, 공정 시간이 길어지고, 상기 식각액 조성물에 의해서 상기 베이스 기판이나 상기 구리 금속막의 하부에 형성된 패턴들에 영향을 줄 수 있다. 따라서 약 1,500Å 내지 약 5,500Å 두께 범위의 상기 구리 금속막의 과잉 식각률은 약 40％ 내지 약 200％이다.
이와 달리, 상기 구리 금속막을 과잉 식각하기 위해서는 상기 구리 금속막의 전체 식각 시간은 약 30초 내지 약 70초로 조절한다. 상기 식각액 조성물로 약 1,500Å 내지 약 5,500Å 두께 범위의 상기 구리 금속막을 식각할 때, 상기 전체 식각 시간을 약 30초미만으로 하면 상기 구리 금속막이 식각 공정이 완료된 후에도 부분적으로 잔류할 수 있다. 반면, 상기 전체 식각 시간을 약 70초 초과로 하는 경우, 공정 시간이 길어지고, 상기 식각액 조성물에 의해서 상기 베이스 기판이나 상기 구리 금속막의 하부에 형성된 패턴들에 영향을 줄 수 있다.
구체적으로, 상기 구리 금속막의 두께가 약 1,500Å 내지 약 2,500Å일 때는, 상기 구리 금속막은 약 100％ 내지 약 200％ 과잉 식각할 수 있다. 바람직하게는, 상기 구리 금속막의 두께가 약 2,000Å일 때, 약 100％ 내지 약 200％의 과잉 식각에 의해 상기 포토 패턴이 형성된 영역 이외의 다른 영역의 구리 금속막이 전체적으로 식각될 수 있다. 이때, 상기 포토 패턴의 가장자리와 상기 금속 패턴의 가장자리 사이의 스큐(skew) 길이는 약 0.31㎛ 내지 약 0.50㎛일 수 있다. 이와 달리, 상기 구리 금속막의 두께가 약 1,500Å 내지 약 2,500Å일 때는, 상기 구리 금속막을 약 31초 내지 약 46초 동안 식각함으로써 상기 포토 패턴이 형성된 영역 이외의 다른 구리 금속막이 전체적으로 식각될 수 있다.
상기 구리 금속막의 두께가 약 2,500Å 내지 약 3,500Å일 때, 상기 구리 금속막은 약 60％ 내지 약 120％ 과잉 식각할 수 있다. 바람직하게는, 상기 구리 금속막의 두께가 약 3,000Å일 때, 약 60％ 내지 약 120％의 과잉 식각에 의해 상기 포토 패턴이 형성된 영역 이외의 다른 영역의 상기 구리 금속막이 전체적으로 식각될 수 있다. 이때, 스큐 길이는 약 0.38㎛ 내지 약 0.56㎛일 수 있다. 이와 달리, 상기 구리 금속막의 두께가 약 2,500Å 내지 약 3,500Å일 때는, 상기 구리 금속막을 약 37초 내지 약 57초 동안 식각함으로써 상기 포토 패턴이 형성된 영역 이외의 다른 구리 금속막이 전체적으로 식각될 수 있다.
상기 구리 금속막의 두께가 약 3,500Å 내지 약 4,500Å일 때, 상기 구리 금속막은 약 30％ 내지 약 100％ 과잉 식각할 수 있다. 바람직하게는, 상기 구리 금속막의 두께가 약 4,000Å일 때, 상기 포토 패턴이 형성된 영역 이외의 다른 영역의 상기 구리 금속막이 전체적으로 식각될 수 있다. 이때, 스큐 길이는 약 0.5㎛ 내지 약 0.7㎛일 수 있다. 이와 달리, 상기 구리 금속막의 두께가 약 3,500Å 내지 약 4,500Å일 때, 상기 구리 금속막을 약 40초 내지 약 61초 동안 식각함으로써 상기 포토 패턴이 형성된 영역 이외의 다른 영역의 구리 금속막이 전체적으로 식각될 수 있다.
상기 구리 금속막의 두께가 약 4,500Å 내지 약 5,500Å일 때, 상기 구리 금속막은 약 20％ 내지 약 80％ 과잉 식각할 수 있다. 바람직하게는, 상기 구리 금속막의 두께가 약 5,000Å일 때, 상기 포토 패턴이 형성된 영역 이외의 다른 영역의 상기 구리 금속막이 전체적으로 식각될 수 있다. 이때, 스큐 길이는 약 0.6㎛ 내지 약 0.8㎛일 수 있다. 이와 달리, 상기 구리 금속막의 두께가 약 4,500Å 내지 약 5,500Å일 때, 상기 구리 금속막을 약 46초 내지 약 69초 동안 식각함으로써 상기 포토 패턴이 형성된 영역 이외의 다른 영역의 상기 구리 금속막이 전체적으로 제거될 수 있다.
상기 구리 금속막이 식각되어 형성된 상기 금속 패턴의 측벽면의 상기 베이스 기판의 표면을 기준으로 기울어진 테이퍼 각도가 약 40° 내지 약 70°일 수 있다.
샘플의 제조
유리 기판 상에 약 2,500Å 내지 약 3,500Å의 구리 금속막을 형성하고, 상기 구리 금속막 상에 포토 패턴을 형성한 후, 과산화이황산암모늄 약 2 중량％ 내지 5 중량％, 아졸계 화합물 약 0.1 중량％ 내지 약 0.5 중량％ 및 여분의 물을 포함하는 식각액 조성물을 준비하였다. 약 27℃에서 상기 식각액 조성물로 상기 구리 금속막의 식각 종말점을 측정하였다. 그 결과, 식각 종말점이 약 23초였다.
과잉 식각률의 계산
상기 식각 종말점으로부터 타겟이 되는 스큐 길이를 약 0.3㎛ 내지 약 0.6㎛로 정하여, 실제 스큐 길이가 타겟이 되는 스큐 길이 범위 내에 속하는 경우의 과잉 식각률을 계산하였다. 그 결과를 하기 표 1에 나타낸다.
<표 1>
Figure 112011045199712-pat00001
표 1에서, 상기 과잉 식각률은 상기 전체 식각 시간에서 상기 식각 종말점까지의 시간을 뺀 값의 상기 식각 종말점에 대한 백분율을 나타낸다.
표 1을 참조하면, 상기 구리 금속막의 두께가 약 2,500Å 내지 약 3,500Å일 때, 과산화이황산암모늄 및 상기 아졸계 화합물을 포함하는 상기 식각액 조성물을 이용하여 전체 식각 시간이 약 37초 내지 약 51초일 때, 타겟이 되는 스큐 길이를 형성할 수 있음을 알 수 있다. 동시에, 상기 과잉 식각률은 약 60％ 내지 약 120％ 범위에서 약 0.3㎛ 내지 약 0.6㎛의 타켓을 만족시킬 수 있음을 알 수 있다.
시뮬레이션 및 결과
상기 표 1의 결과를 기초로 하여, 약 1,500Å 내지 약 2,500Å, 약 3,500Å 내지 약 4,500Å 및 약 4,500Å 내지 약 5,500Å의 구리 금속막을 이용하여 상기에서 설명한 샘플의 제조 방법과 실질적으로 동일한 방법으로 샘플을 제조하여 과잉 식각하는 공정을 가정하여 시뮬레이션 하여 식각 종말점 및 전체 식각 시간을 얻는다. 약 1,500Å 내지 약 2,500Å의 구리 금속막에 대한 시뮬레이션 결과를 표 2에 나타낸다. 표 2에서, 식각 종말점은 약 15초이다.
<표 2>
Figure 112011045199712-pat00002
표 2를 참조하면, 약 1,500Å 내지 약 2,500Å의 구리 금속막에 대해서는 약 100％ 내지 약 200％의 과잉 식각이 적절함을 알 수 있다. 또한, 약 1,500Å 내지 약 2,500Å의 구리 금속막에 대한 전체 식각 시간은 약 31초 내지 약 46초임을 알 수 있다.
약 3,500Å 내지 약 4,500Å의 구리 금속막에 대한 시뮬레이션 결과를 표 3에 나타낸다. 표 3에서, 식각 종말점은 약 31초이다.
<표 3>
Figure 112011045199712-pat00003
표 3을 참조하면, 약 3,500Å 내지 약 4,500Å의 구리 금속막에 대해서는 약 50％ 내지 약 100％의 과잉 식각이 적절함을 알 수 있다. 또한, 약 3,500Å 내지 약 4,500Å의 구리 금속막에 대한 전체 식각 시간은 약 46초 내지 약 61초임을 알 수 있다.
약 4,500Å 내지 약 5,500Å의 구리 금속막에 대한 시뮬레이션 결과를 표 4에 나타낸다. 표 4에서, 식각 종말점은 약 38초이다.
<표 4>
Figure 112011045199712-pat00004
표 4를 참조하면, 약 4,500Å 내지 약 5,500Å의 구리 금속막에 대해서는 약 40％ 내지 약 80％의 과잉 식각이 적절함을 알 수 있다. 또한, 약 4,500Å 내지 약 5,500Å의 구리 금속막에 대한 전체 식각 시간은 약 46초 내지 약 61초임을 알 수 있다.
상기에서 설명한 바에 따르면, 1,500Å 내지 5,500Å 두께의 구리 금속막을 과산화이황산암모늄을 산화제의 주성분으로 하면서 아졸계 화합물을 포함하는 식각액 조성물을 이용하여 약 40％ 내지 약 200％로 과잉 식각함으로써 상기 포토 패턴이 형성된 영역을 제외한 다른 영역의 구리 금속막은 제거하면서도, 타겟이 되는 스큐 길이를 맞출 수 있다.
표시 기판의 제조 방법
이하, 첨부한 도면들을 참조하여, 상기 금속 패턴의 제조 방법을 이용한 표시 기판의 제조 방법에 대해서 설명하기로 한다.
도 1a는 본 발명에 따라 제조된 표시 기판의 평면도이고, 도 1b는 도 1의 I-I' 라인을 따라 절단한 단면도이다.
도 1a 및 도 1b를 참조하면, 표시 기판(100)은 제1 신호 라인(GL), 제2 신호 라인(DL), 박막 트랜지스터(SW) 및 화소 전극(PE)을 포함한다. 상기 제1 신호 라인(GL)이 게이트 구동 신호를 인가하는 게이트 라인을 포함하고, 상기 제2 신호 라인(DL)이 데이터 구동 신호를 인가하는 데이터 라인을 포함한다.
상기 제1 및 제2 신호 라인들 (GL, DL) 각각이 상기 박막 트랜지스터(SW) 및 상기 화소 전극(PE)과 전기적으로 연결된다. 상기 화소 전극(PE)이 형성된 영역이 화소 영역(PXA)으로 정의된다. 상기 박막 트랜지스터(SW)는 제어 전극(GE), 입력 전극(SE) 및 출력 전극(DE)을 포함하고, 상기 제어 전극(GE)이 상기 제1 신호 라인(GL)과 연결되고 상기 입력 전극(SE)이 상기 제2 신호 라인(DL)과 연결된다.
단면 구조에 있어서, 상기 표시 기판(100)의 베이스 기판(110)에는 상기 제1 신호 라인(GL)과 상기 스위칭 소자(SW)의 상기 제어 전극(GE)을 포함하는 제1 금속 패턴이 형성된다. 제1 절연층(120)이 상기 제1 금속 패턴 상에 형성된다.
상기 제2 신호 라인(DL)을 포함하는 제2 금속 패턴은 상기 제1 절연층(120) 상에 형성된다. 상기 제2 금속 패턴은 상기 제2 신호 라인(DL)뿐만 아니라, 상기 입력 전극(SE) 및 상기 출력 전극(DE)을 포함한다. 상기 입력 전극(SE) 및 상기 출력 전극(DE)은 상기 제1 절연층(120) 상에 상기 제어 전극(GE)과 중첩된 액티브 패턴(132)과 부분적으로 중첩된다. 상기 입력 전극(SE)과 상기 출력 전극(DE) 사이의 이격된 부분의 상기 액티브 패턴(132)이 상기 박막 트랜지스터(SW)의 채널(CH)이 된다. 상기 액티브 패턴(132)은 반도체층(130a) 및 오믹 콘택층(130b)을 포함한다. 상기 액티브 패턴(132)과 실질적으로 동일한 층상 구조를 갖는 더미 패턴(134)이 상기 제2 신호 라인(DL)의 하부에 형성된다. 제2 절연층(160)이 상기 제2 금속 패턴 상에 형성된다.
상기 화소 전극(PE)은 상기 제2 절연층(160) 상에 형성되고, 상기 제2 절연층(160)의 콘택홀(CNT)을 통해서 상기 화소 전극(PE)이 상기 출력 전극(DE)과 접촉한다. 이에 따라, 상기 화소 전극(PE)은 상기 제1 및 제2 신호 라인들(GL, DL)과 전기적으로 연결된다.
도 2 내지 도 7은 도 1b에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 2를 참조하면, 상기 베이스 기판(110) 상에 제1 금속층을 형성하고, 상기 제1 금속층을 패터닝하여 상기 제1 금속 패턴을 형성한다. 도 2에서는, 상기 제1 금속 패턴 중에서, 상기 제1 신호 라인(GL)과 연결된 상기 제어 전극(GE)을 중심으로 설명하지만, 상기 제1 신호 라인(GL)도 상기 제어 전극(GE)과 실질적으로 동일한 단면 구조를 갖는다.
구체적으로, 상기 제1 금속층을 형성하고, 상기 제1 금속층 상에 제1 포토 패턴(PR)을 형성한다. 상기 제1 금속층은 구리막을 포함하고, 약 1,500Å 내지 약 5,500Å 두께를 갖는다. 도면으로 도시하지 않았으나, 상기 제1 금속층과 상기 베이스 기판(110) 사이에는 상기 구리막과 다른 금속막, 예를 들어, 티타늄막이 형성될 수 있다.
상기 제1 포토 패턴(PR)을 식각 방지막으로 이용하여, 과산화이황산암모늄((NH4)2S2O8, ammonium persulfate) 0.1 중량％ 내지 50 중량％, 아졸(azole)계 화합물 0.01 중량％ 내지 5 중량％ 및 여분의 물을 포함하는 식각액 조성물로 상기 제1 금속층을 식각한다. 이때, 상기 제1 금속층은 약 40％ 내지 약 200％로 과잉 식각한다. 상기 제1 금속층의 전체 식각 시간은 약 30초 내지 약 70초이다. 상기 식각액 조성물은 상기 금속 패턴의 형성 방법에서 설명한 식각액 조성물과 실질적으로 동일하다. 상기 제1 금속층의 식각 공정은 상기에서 설명한 금속 패턴의 형성 방법과 실질적으로 동일하다. 따라서 중복되는 상세한 설명은 생략한다. 상기 제1 금속층은 약 25℃ 내지 약 33℃에서 상기 식각액 조성물로 식각된다.
상기 제1 금속층이 약 40％ 내지 약 200％로 과잉 식각되기 때문에 상기 제1 금속 패턴의 상기 제어 전극(GE)의 식각면이 상기 제1 포토 패턴(PR)의 측벽면보다 상대적으로 내부로 함입된다. 즉, 상기 제어 전극(GE)의 가장자리가 상기 제1 포토 패턴(PR)의 가장자리보다 상대적으로 내부로 함입된다. 이에 따라, 상기 제1 포토 패턴(PR)이 형성된 영역을 제외한 다른 영역에는 상기 제1 금속층이 잔류하지 않는다. 상기 제어 전극(GE)의 가장자리가 상기 제1 포토 패턴(PR)의 가장자리 사이의 거리가 "스큐(skew) 길이"로 정의된다. 상기 스큐 길이(x)는 약 0.3㎛ 내지 약 0.8㎛일 수 있다.
상기 제1 금속 패턴을 형성한 후, 상기 제1 포토 패턴(PR)을 스트립한다.
도 3을 참조하면, 상기 제1 금속 패턴이 형성된 베이스 기판(110) 상에 상기 제1 절연층(120), 반도체층(130a), 오믹 콘택층(130b) 및 제2 금속층(140)을 순차적으로 형성한다. 이어서, 상기 제2 금속층(140) 상에 포토레지스트층(150)을 형성한다.
상기 제2 금속층(140)은 구리막을 포함할 수 있다. 상기 제2 금속층(140)은 약 1,500Å 내지 약 5,500Å의 두께를 가질 수 있다. 도면으로 도시하지 않았으나, 상기 제2 금속층(140)과 상기 오믹 콘택층(130b) 사이에는 상기 구리막과 다른 금속막이 더 형성될 수 있다.
상기 제1 절연층(120), 상기 반도체층(130a), 상기 오믹 콘택층(130b) 및 상기 제2 금속층(140)은 상기 베이스 기판(110)의 전면에 형성된다. 또한, 상기 포토레지스트층(150)도 상기 베이스 기판(110)의 전면에 형성된다.
이하에서는, 도 4 내지 도 7을 참조하여 상기 제2 금속층(140)을 패터닝하여 상기 제2 신호 라인(DL), 상기 입력 전극(SE) 및 상기 출력 전극(DE)을 포함하는 상기 제2 금속 패턴과, 상기 액티브 패턴(132)을 형성하는 공정을 구체적으로 설명한다.
도 4를 참조하면, 상기 포토레지스트층(150)을 패터닝하여 제1 두께부(152a)와, 제2 두께부(152b)를 포함하는 제2 포토 패턴(152)을 형성하고, 상기 제2 포토 패턴(152)을 이용하여 상기 제2 금속층(140)을 전극 패턴(142) 및 제2 신호 라인(DL)으로 패터닝한다.
구체적으로, 상기 제2 포토 패턴(152)은 상기 포토레지스트층(150)을 포함하는 베이스 기판(110) 상에 마스크(미도시)를 배치시킨 상태에서 노광하고, 이를 현상하여 형성할 수 있다. 상기 마스크는, 예를 들어, 개구부와, 차단부와, 하프톤 처리된 반투과부 또는 회절부를 포함할 수 있다. 상기 반투과부 또는 상기 회절부에 대응하여 상기 제2 두께부(152b)가 형성된다.
상기 제1 두께부(152a)는 상기 제2 금속층(140)이 패터닝되어 잔류되는 영역, 예를 들어, 소스 영역(SEA), 드레인 영역(DEA) 및 상기 제2 신호 라인 영역(DLA)에 대응하여 제1 두께로 형성된다. 상기 제2 두께부(152b)는 예를 들어, 상기 소스 영역(SEA)과 상기 드레인 영역(DEA) 사이의 영역으로 정의되는 채널 영역(CHA)에 대응하여 상기 제1 두께보다 얇은 제2 두께로 형성된다.
상기 제2 포토 패턴(152)을 식각 방지막으로 이용하여 상기 제2 금속층(140)을 1차적으로 식각함으로써 전극 패턴(142) 및 제2 신호 라인(DL)이 형성된다. 상기 전극 패턴(142)은 상기 제2 신호 라인(DL)과 연결되고, 상기 소스 영역(SEA), 상기 채널 영역(CHA) 및 상기 드레인 영역(DEA)과 대응한다. 또한, 상기 전극 패턴(142)은 상기 박막 트랜지스터(SW)의 상기 제어 전극(GE) 상에 상기 제어 전극(GE)과 중첩되어 형성된다. 상기 제2 신호 라인(DL)은 상기 제2 신호 라인 영역(DLA)에 형성된다. 상기 제2 금속층(150)의 1차 식각에 상기 식각액 조성물이 이용될 수 있다.
상기 제2 금속층(140)은 약 80％ 내지 약 420％로 과잉 식각된다. 상기 제2 금속층(140)은 약 25℃ 내지 약 33℃에서 상기 식각액 조성물로 식각된다. 상기 제2 금속층(140)의 과잉 식각으로 인해, 상기 제2 포토 패턴(152)의 가장자리인 제1 단부(153)보다 상기 전극 패턴(142)의 가장자리인 제2 단부(143)가 상기 제2 포토 패턴(152)의 내측으로 함입된다. 상기 1차 식각에서, 상기 제2 금속층(140)을 식각하는 전체 식각 시간은 약 65초 내지 80초일 수 있다. 이때, 상기 제1 단부(153)와 상기 제2 단부(143) 사이의 거리, 즉 스큐(skew) 길이(a)가 약 0.9㎛ 내지 약 1.1㎛일 수 있다. 상기 제2 금속층(140)을 약 80％ 내지 약 420％로 과잉 식각함으로써, 이후 상기 제2 포토 패턴(152)을 이용하여 형성하는 잔류 패턴(154, 도 5 참조)의 가장자리와 상기 전극 패턴(142)의 가장자리가 일치할 수 있다. 이에 대한 구체적인 설명은 도 5를 참조하여 후술한다.
상기 제2 금속층(140)의 두께가 약 1,500Å 내지 약 2,500Å, 약 2,500Å 내지 약 3,500Å, 약 3,500Å 내지 약 4,500Å 및 약 4,500Å 내지 약 5,500Å인 각각의 경우에서 상기 1차 공정에서의 과잉 식각률 및 스큐 길이에 대해서 하기 표 5 내지 8로 나타낸다.
<표 5>
Figure 112011045199712-pat00005
표 5를 참조하면, 상기 제2 금속층(140)의 두께가 약 1,500Å 내지 약 2,500Å인 경우, 상기 식각액 조성물에 대한 상기 제2 금속층(140)의 식각 종말점은 약 15초이다. 이때, 전체 식각 시간이 약 54초이고, 과잉 식각률이 약 250％에서 상기 스큐 길이(a)는 약 0.69㎛이다. 또한, 전체 식각 시간이 약 69초이고, 과잉 식각률이 약 350％에서 상기 스큐 길이(a)는 약 0.90㎛이다. 또한, 과잉 식각률이 약 420％일 때 상기 스큐 길이(a)는 약 1.05㎛이고, 과잉 식각률이 약 550％일 때 상기 스큐 길이(a)는 약 1.32㎛이다. 즉, 상기 제2 금속층(140)의 두께가 약 1,500Å 내지 약 2,500Å이고, 상기 스큐 길이(a)의 타겟이 약 0.9㎛ 내지 약 1.1㎛일 때, 상기 제2 금속층(140)의 과잉 식각률은 약 350％ 내지 약 420％이다.
<표 6>
Figure 112011045199712-pat00006
표 6을 참조하면, 상기 제2 금속층(140)의 두께가 약 2,500Å 내지 약 3,500Å인 경우, 상기 식각액 조성물에 대한 상기 제2 금속층(140)의 식각 종말점은 약 23초이다. 이때, 전체 식각 시간이 약 46초이고 과잉 식각률이 약 100％에서 상기 스큐 길이(a)는 약 0.6㎛이다. 또한, 전체 식각 시간이 약 58초이고, 과잉 식각률이 약 150％에서 상기 스큐 길이(a)는 약 0.74㎛이다. 또한, 과잉 식각률이 약 200％일 때 상기 스큐 길이(a)는 약 0.86㎛이고, 과잉 식각률이 약 250％일 때 상기 스큐 길이(a)가 약 1.09㎛이다. 즉, 상기 제2 금속층(140)의 두께가 약 2,500Å 내지 약 3,500Å이고, 상기 스큐 길이(a)의 타겟이 약 0.9㎛내지 약 1.1㎛일 때, 상기 제2 금속층(140)의 과잉 식각률은 약 200％ 내지 약 250％이다.
<표 7>
Figure 112011045199712-pat00007
표 7을 참조하면, 상기 제2 금속층(140)의 두께가 약 3,500Å 내지 약 4,500Å인 경우, 상기 식각액 조성물에 대한 상기 제2 금속층(140)의 식각 종말점은 약 31초이다. 이때, 전체 식각 시간이 약 52초이고 과잉 식각률이 약 70％에서 상기 스큐 길이(a)는 약 0.62㎛이다. 또한, 전체 식각 시간이 약 67초이고, 과잉 식각률이 약 120％에서 상기 스큐 길이(a)는 약 0.88㎛이다. 또한, 과잉 식각률이 약 160％일 때 상기 스큐 길이(a)는 약 1.05㎛이고, 과잉 식각률이 약 200％일 때 상기 스큐 길이(a)가 약 1.22㎛이다. 즉, 상기 제2 금속층(140)의 두께가 약 3,500Å 내지 약 4,500Å이고, 상기 스큐 길이(a)의 타겟이 약 0.9㎛내지 약 1.1㎛일 때, 상기 제2 금속층(140)의 과잉 식각률은 약 120％ 내지 약 160％이다.
<표 8>
Figure 112011045199712-pat00008
표 8을 참조하면, 상기 제2 금속층(140)의 두께가 약 4,500Å 내지 약 5,500Å인 경우, 상기 식각액 조성물에 대한 상기 제2 금속층(140)의 식각 종말점은 약 38초이다. 이때, 전체 식각 시간이 약 69초이고 과잉 식각률이 약 80％에서 상기 스큐 길이(a)는 약 0.90㎛이다. 또한, 전체 식각 시간이 약 81초이고, 과잉 식각률이 약 110％에서 상기 스큐 길이(a)는 약 1.06㎛이다. 상기 제2 금속층(140)의 전체 식각 시간이 약 85초를 초과하는 경우에는 상기 식각 공정을 포함하는 전체 제조 공정의 시간을 증가시켜 생산성이 저하되므로 바람직하지 않다. 즉, 상기 제2 금속층(140)의 두께가 약 4,500Å 내지 약 5,500Å이고, 상기 스큐 길이(a)의 타겟이 약 0.9㎛내지 약 1.1㎛일 때, 상기 제2 금속층(140)의 과잉 식각률은 약 80％ 내지 약 110％이다.
도 5를 참조하면, 상기 제2 포토 패턴(152)을 에치백하여 상기 제2 두께부(152b)가 제거된 잔류 패턴(154)을 형성한다. 상기 제2 포토 패턴(152)의 일부가 제거됨으로써 상기 잔류 패턴(154)의 가장자리인 제3 단부(155)는 상기 전극 패턴(142)의 가장자리인 제2 단부(143)와 실질적으로 일치할 수 있다. 상기 제2 포토 패턴(152)을 상하, 좌우 방향으로 일정두께 제거하는 공정을 에치 백(Etch Back) 공정이라 한다. 상기 에치 백 공정에 의해서 상기 제2 단부(143)보다 상대적으로 돌출된 상기 제1 단부(153)가 제거되어 상기 제3 단부(155)가 형성되고, 상기 제3 단부(155)가 상기 제2 단부(143)와 일치된다. 상기 제2 단부(143)와 상기 제3 단부(155) 사이의 거리(b)는 실질적으로 0㎛ 내지 1㎛일 수 있다.
한편, 상기 에치 백 공정에 의해서 상기 제2 포토 패턴(152)의 상기 제2 두께부(152b)가 제거되어 상기 채널 영역(CHA)의 상기 전극 패턴(142)이 노출된다. 상기 제1 두께부(152a)는 상기 제2 두께부(152b)의 상하, 좌우 방향의 두께만큼 제거되어 상기 잔류 패턴(154)이 된다.
도 6을 참조하면, 상기 잔류 패턴(154), 상기 제2 신호 라인(DL) 및 상기 전극 패턴(142)을 식각 방지막으로 이용하여 상기 반도체층(130a) 및 상기 오믹 콘택층(130b)을 패터닝한다. 이에 따라, 상기 박막 트랜지스터(SW)의 상기 액티브 패턴(132)이 형성되고, 상기 더미 패턴(134)이 상기 제2 신호 라인(DL) 하부에 형성된다. 상기 반도체층(130a) 및 상기 오믹 콘택층(130b)은 식각 가스를 이용한 건식 식각으로 패터닝된다.
이미 상기 제2 단부(143)와 상기 제3 단부(155)가 실질적으로 동일한 축 선상에 놓여지므로, 상기 반도체층(130a) 및 상기 오믹 콘택층(130b)을 상기 잔류 패턴(154) 및 상기 전극 패턴(142)을 식각 방지막으로 이용하기 때문에 상기 액티브 패턴(132)의 가장자리인 제4 단부(133)는 상기 제2 단부(143)와 실질적으로 일치할 수 있다. 이에 따라, 상기 제2 단부(143)와 상기 제4 단부(133) 사이의 거리가 최소화될 수 있다.
도 7을 참조하면, 상기 잔류 패턴(154)을 식각 방지막으로 이용하여 상기 식각액 조성물로 상기 전극 패턴(142)을 2차적으로 약 20％ 내지 약 150％ 과잉 식각하여 상기 입력 전극(SE) 및 상기 출력 전극(DE)을 형성한다. 상기 전극 패턴(142)은 약 25℃ 내지 약 33℃에서 상기 식각액 조성물로 식각된다.
구체적으로, 상기 채널 영역(CHA)의 상기 전극 패턴(142)이 제거되어 상기 제2 신호 라인(DL)과 연결된 입력 전극(SE) 및 상기 입력 전극(SE)과 이격된 출력 전극(DE)이 형성된다. 상기 식각액 조성물에 의해서, 상기 제2 단부(143)가 제거되고 상기 입력 전극(SE) 및 상기 출력 전극(DE) 각각의 제5 단부(145)가 형성된다. 상기 식각액 조성물로 상기 전극 패턴(142)을 과잉 식각하기 때문에 상기 제5 단부(145)는 상기 제3 단부(155)나 상기 제4 단부(133)에 비해 상대적으로 함입된다. 상기 전극 패턴(142)의 약 20％ 내지 약 150％의 과잉 식각을 통해서 상기 채널 영역(CHA)의 상기 전극 패턴(142)이 완전히 제거될 수 있다. 상기 2차 식각 공정에서는 상기 채널 영역(CHA)에 상기 전극 패턴(142)이 잔류하는 것을 방지할 수 있는 최소 범위 내에서 과잉 식각되므로 상기 제4 단부(133)와 상기 제5 단부(145) 사이의 거리, 즉 스큐 길이는 약 0.7㎛ 이하가 된다. 즉, 이미 상기 1차 식각 공정에서 약 80％ 내지 420％로 상기 제2 금속층(140)을 과잉 식각하여 상기 잔류 패턴(154)의 가장자리와 상기 전극 패턴(142)의 가장자리의 거리를 최소화시켰기 때문에 상기 2차 식각 공정에서 최소한의 범위 내에서 상기 전극 패턴(142)을 과잉 식각하더라도 상기 제4 단부(133)와 상기 제5 단부(145) 사이의 거리가 최소화될 수 있다.
상기 전극 패턴(142)의 두께가 약 1,500Å 내지 약 2,500Å, 약 2,500Å 내지 약 3,500Å, 약 3,500Å 내지 약 4,500Å 및 약 4,500Å 내지 약 5,500Å인 각각의 경우에서 상기 2차 공정에서의 과잉 식각률 및 스큐 길이에 대해서 하기 표 9 내지 표 12로 나타낸다.
<표 9>
Figure 112011045199712-pat00009
표 9를 참조하면, 상기 2차 식각 공정에 있어서, 상기 전극 패턴(142)의 두께가 약 1,500Å 내지 약 2,500Å인 경우, 상기 식각액 조성물에 대한 상기 전극 패턴(142)의 식각 종말점은 약 15초이다. 이때, 전체 식각 시간이 약 29초이고, 과잉 식각률이 약 90％에서 상기 제4 단부(133)와 상기 제5 단부(145) 사이의 거리(이하, 돌출 길이)는 약 0.17㎛이다. 또한, 전체 식각 시간이 약 34초이고, 과잉 식각률이 약 120％에서 상기 돌출 길이는 약 0.32㎛이다. 또한, 과잉 식각률이 약 150％일 때 상기 돌출 길이는 약 0.47㎛이고, 과잉 식각률이 약 180％일 때 상기 돌출 길이는 약 0.61㎛이다. 즉, 상기 전극 패턴(142)의 두께가 약 1,500Å 내지 약 2,500Å이고, 상기 돌출 길이의 타겟이 약 0.5㎛ 이하일 때, 상기 전극 패턴(142)의 과잉 식각률은 약 120％ 내지 약 150％이다. 과잉 식각률이 약 90％인 경우, 상기 돌출 길이는 최소화될 수 있으나 상기 잔류 패턴(154)이 커버하지 않는 영역의 상기 전극 패턴(142)이 잔류할 수 있으므로 바람직하지 않다.
<표 10>
Figure 112011045199712-pat00010
표 10을 참조하면, 상기 전극 패턴(142)의 두께가 약 2,500Å 내지 약 3,500Å인 경우, 상기 식각액 조성물에 대한 상기 전극 패턴(142)의 식각 종말점은 약 23초이다. 이때, 전체 식각 시간이 약 33초이고, 과잉 식각률이 약 45％에서 상기 돌출 길이는 약 0.29㎛이다. 또한, 전체 식각 시간이 약 37초이고, 과잉 식각률이 약 60％에서 상기 돌출 길이는 약 0.43㎛이다. 또한, 과잉 식각률이 약 75％일 때 상기 돌출 길이는 약 0.53㎛이고, 과잉 식각률이 약 90％일 때 상기 돌출 길이는 약 0.63㎛이다. 즉, 상기 전극 패턴(142)의 두께가 약 2,500Å 내지 약 3,500Å이고, 상기 돌출 길이의 타겟이 약 0.5㎛ 이하일 때, 상기 전극 패턴(142)의 과잉 식각률은 약 60％ 내지 약 75％이다. 과잉 식각률이 약 45％인 경우, 상기 돌출 길이는 최소화될 수 있으나 상기 잔류 패턴(154)이 커버하지 않는 영역의 상기 전극 패턴(142)이 잔류할 수 있으므로 바람직하지 않다.
<표 11>
Figure 112011045199712-pat00011
표 11을 참조하면, 상기 전극 패턴(142)의 두께가 약 3,500Å 내지 약 4,500Å인 경우, 상기 식각액 조성물에 대한 상기 전극 패턴(142)의 식각 종말점은 약 31초이다. 이때, 전체 식각 시간이 약 40초이고, 과잉 식각률이 약 30％에서 상기 돌출 길이는 약 0.51㎛이다. 또한, 전체 식각 시간이 약 40초이고, 과잉 식각률이 약 40％에서 상기 돌출 길이는 약 0.61㎛이다. 즉, 상기 전극 패턴(142)의 두께가 약 3,500Å 내지 약 4,500Å이고, 상기 돌출 길이의 타겟이 약 0.65㎛ 이하일 때, 상기 전극 패턴(142)의 과잉 식각률은 약 30％ 내지 약 40％이다.
<표 12>
Figure 112011045199712-pat00012
표 12를 참조하면, 상기 전극 패턴(142)의 두께가 약 4,500Å 내지 약 5,500Å인 경우, 상기 식각액 조성물에 대한 상기 전극 패턴(142)의 식각 종말점은 약 38초이다. 이때, 전체 식각 시간이 약 46초이고, 과잉 식각률이 약 20％에서 상기 돌출 길이는 약 0.71㎛이다. 즉, 상기 전극 패턴(142)의 두께가 약 4,500Å 내지 약 5,500Å이고, 상기 돌출 길이의 타겟이 약 0.7㎛일 때, 상기 전극 패턴(142)의 과잉 식각률은 약 20％이다.
이어서, 상기 입력 전극(SE) 및 출력 전극(DE)을 식각 방지막으로 이용하여 상기 채널 영역(CHA)의 상기 오믹 콘택층(130b)을 제거함으로써 상기 박막 트랜지스터(SW)의 채널부를 형성한다.
도 7 및 도 1b를 참조하면, 상기 채널부(CH)가 형성된 상기 박막 트랜지스터(SW)가 형성된 베이스 기판(110) 상에 상기 제2 절연층(160)을 형성한다. 도면으로 도시하지는 않았으나, 경우에 따라 상기 제2 절연층(160) 상에 평탄화막이나 컬러층을 형성할 수 있다. 상기 제2 절연층(160)에 상기 콘택홀(CNT)을 형성하고, 상기 콘택홀(CNT)을 통해서 상기 출력 전극(DE)과 접촉하는 상기 화소 전극(PE)을 형성한다.
도 1a, 도 1b 및 도 2 내지 7에서 설명한 것과 달리, 상기 제1 금속층으로 형성되는 제1 금속 패턴이 상기 제2 신호 라인(DL), 상기 입력 전극(SE) 및 상기 출력 전극(DE)을 포함하고, 상기 제2 금속층으로 형성되는 제2 금속 패턴이 상기 제1 신호 라인(GL) 및 상기 제어 전극(GE)을 포함하는 탑 게이트 구조의 표시 기판을 형성하는 공정에서 과산화이황산암모늄((NH4)2S2O8, ammonium persulfate) 및 아졸(azole)계 화합물을 포함하는 식각액 조성물을 이용하여 구리 금속막을 패터닝할 수 있다.
또한, 도 2 내지 7에서 설명한 것과 달리 상기 제2 금속 패턴은 상기 액티브 패턴(132)과 다른 마스크를 이용하여 형성할 수 있다. 즉, 상기 반도체층(130a) 및 상기 오믹 콘택층(130b)을 제1 마스크를 이용하여 패터닝하여 상기 액티브 패턴(132)을 형성한 후, 상기 액티브 패턴(132)이 형성된 상기 베이스 기판(110) 상에 상기 제2 금속층(140)을 형성하고 상기 제1 마스크와 다른 제2 마스크를 이용하여 상기 제2 금속 패턴을 형성할 수 있다. 이때, 상기 제2 금속 패턴을 형성하는 공정은 상기 제2 금속층의 두께가 약 1,500Å 내지 약 5,500Å일 때 상기 제1 금속층을 식각하는 공정과 실질적으로 동일한 공정으로 형성될 수 있다. 구체적으로는, 상기 제2 금속층을 20％ 내지 150％ 과잉 식각함으로써 상기 제2 금속 패턴을 형성할 수 있다. 상기 제2 금속층의 전체 식각 시간은 약 30초 내지 약 45초일 수 있다. 다만, 상기 제1 및 제2 마스크들이 서로 다르기 때문에 도 1b에 도시된 상기 더미 패턴(134)은 상기 제1 및 제2 마스크들을 이용하는 공정에서 형성되지 않는다.
이상에서 상세하게 설명한 바에 의하면, 과산화이황산암모늄((NH4)2S2O8, ammonium persulfate) 및 아졸(azole)계 화합물을 포함하는 식각액 조성물을 이용함으로써 구리 금속막의 식각 속도는 확보하면서도 상기 식각액 조성물에 의한 다른 패턴들의 손상을 방지할 수 있다. 또한, 상기 구리 금속막을 안정적인 프로 파일을 갖도록 패터닝할 수 있다. 이에 따라, 식각 공정 마진을 충분히 보장할 수 있고, 패터닝의 신뢰성을 향상시킬 수 있으므로 금속 패턴 및 표시 기판의 제조 신뢰성을 향상시킬 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 기판 110: 베이스 기판
PXA: 화소 영역 DLA: 데이터 라인 영역
CHA: 채널 영역 PR: 제1 포토 패턴
132: 반도체 패턴 GE: 제어 전극
134: 더미 패턴 140: 제2 금속층
142: 전극 패턴 152: 제2 포토 패턴
152a: 제1 두께부 152b: 제2 두께부
154: 잔류 패턴 PE: 화소 전극

Claims (41)

  1. 반도체층이 형성되어 있는 베이스 기판 상에 1,500Å 내지 5,500Å 두께의 구리 금속막을 형성하는 단계;
    상기 구리 금속막 상에 포토 패턴을 형성하는 단계; 및
    상기 포토 패턴을 식각 방지막으로 하여 과산화이황산암모늄((NH4)2S2O8, ammonium persulfate) 0.1 중량％ 내지 50 중량％, 아졸(azole)계 화합물 0.01 중량％ 내지 5 중량％ 및 여분의 물을 포함하는 식각액 조성물로 상기 구리 금속막만을 40％ 내지 200％ 로 과잉 식각(over etch)하고 상기 반도체층은 제거하지 않고 유지하여, 상기 반도체층 상에 배치되는 금속 패턴을 형성하는 단계를 포함하는 금속 패턴의 형성 방법.
  2. 제1항에 있어서, 상기 아졸계 화합물은
    벤조트리아졸(benzotriazole), 아미노테트라졸(aminotetrazole), 이미다졸(imidazole) 및 피라졸(pyrazole)로 이루어지는 군에서 선택되는 적어도 하나 이상의 물질을 포함하는 것을 특징으로 하는 금속 패턴의 형성 방법.
  3. 제1항에 있어서, 상기 구리 금속막의 식각 시간은 30초 내지 70초인 것을 특징으로 하는 금속 패턴의 형성 방법.
  4. 제1항에 있어서, 상기 구리 금속막의 두께가 1,500Å 내지 2,500Å일 때, 상기 구리 금속막은 100％ 내지 200％ 과잉 식각하는 것을 특징으로 하는 금속 패턴의 형성 방법.
  5. 제4항에 있어서, 상기 구리 금속막의 식각 시간은 31초 내지 46초인 것을 특징으로 하는 금속 패턴의 형성 방법.
  6. 제4항에 있어서, 상기 포토 패턴의 가장자리와 상기 금속 패턴의 가장 자리 사이의 스큐 길이는 0.31㎛ 내지 0.50㎛인 것을 특징으로 하는 금속 패턴의 형성 방법.
  7. 제1항에 있어서, 상기 구리 금속막의 두께가 2,500Å 내지 3,500Å일 때, 상기 구리 금속막은 60％ 내지 120％ 과잉 식각하는 것을 특징으로 하는 금속 패턴의 형성 방법.
  8. 제7항에 있어서, 상기 구리 금속막의 식각 시간은 37초 내지 51초인 것을 특징으로 하는 금속 패턴의 형성 방법.
  9. 제7항에 있어서, 상기 포토 패턴의 가장자리와 상기 금속 패턴의 가장 자리 사이의 스큐 길이는 0.38㎛ 내지 0.56㎛인 것을 특징으로 하는 금속 패턴의 형성 방법.
  10. 제1항에 있어서, 상기 구리 금속막의 두께가 3,500Å 내지 4,500Å일 때, 상기 구리 금속막은 50％ 내지 100％ 과잉 식각하는 것을 특징으로 하는 금속 패턴의 형성 방법.
  11. 제10항에 있어서, 상기 구리 금속막의 식각 시간은 40초 내지 61초인 것을 특징으로 하는 금속 패턴의 형성 방법.
  12. 제10항에 있어서, 상기 포토 패턴의 가장자리와 상기 금속 패턴의 가장 자리 사이의 스큐 길이는 0.5㎛ 내지 0.7㎛인 것을 특징으로 하는 금속 패턴의 형성 방법.
  13. 제1항에 있어서, 상기 구리 금속막의 두께가 4,500Å 내지 5,500Å일 때, 상기 구리 금속막은 20％ 내지 80％ 과잉 식각하는 것을 특징으로 하는 금속 패턴의 형성 방법.
  14. 제13항에 있어서, 상기 구리 금속막의 식각 시간은 46초 내지 69초인 것을 특징으로 하는 금속 패턴의 형성 방법.
  15. 제13항에 있어서, 상기 포토 패턴의 가장자리와 상기 금속 패턴의 가장 자리 사이의 스큐 길이는 0.6㎛ 내지 0.8㎛인 것을 특징으로 하는 금속 패턴의 형성 방법.
  16. 제1항에 있어서, 상기 금속 패턴을 형성하는 단계에서 상기 구리 금속막의 식각 온도는 25℃ 내지 33℃에서 식각하는 것을 특징으로 하는 금속 패턴의 형성 방법.
  17. 제1항에 있어서, 상기 베이스 기판의 표면을 기준으로 상기 금속 패턴의 측벽면이 기울어진 테이퍼 각도는 40° 내지 70°인 것을 특징으로 하는 금속 패턴의 형성 방법.
  18. 제1항에 있어서, 상기 포토 패턴의 가장자리와 상기 금속 패턴의 가장 자리 사이의 스큐 길이는 0.3㎛ 내지 0.8㎛인 것을 특징으로 하는 금속 패턴의 형성 방법.
  19. 반도체층이 형성되어 있는 베이스 기판 상에 1,500Å 내지 5,500Å 두께의 구리 금속막을 형성하는 단계;
    상기 구리 금속막 상에 포토 패턴을 형성하는 단계; 및
    상기 포토 패턴을 식각 방지막으로 하여 과산화이황산암모늄((NH4)2S2O8, ammonium persulfate) 0.1 중량％ 내지 50 중량％, 아졸(azole)계 화합물 0.01 중량％ 내지 5 중량％ 및 여분의 물을 포함하는 식각액 조성물로 상기 구리 금속막만을 30초 내지 70초인 식각 시간 동안 식각하고 상기 반도체층은 제거하지 않고 유지하여, 상기 반도체층 상에 배치되는 금속 패턴을 형성하는 단계를 포함하는 금속 패턴의 형성 방법.
  20. 제19항에 있어서, 상기 구리 금속막의 두께가 1,500Å 내지 2,500Å일 때, 상기 구리 금속막의 상기 식각 시간은 31초 내지 46초인 것을 특징으로 하는 금속 패턴의 형성 방법.
  21. 제20항에 있어서, 상기 포토 패턴의 가장자리와 상기 금속 패턴의 가장 자리 사이의 스큐 길이는 0.31㎛ 내지 0.50㎛인 것을 특징으로 하는 금속 패턴의 형성 방법.
  22. 제19항에 있어서, 상기 구리 금속막의 두께가 2,500Å 내지 3,500Å일 때, 상기 구리 금속막의 상기 식각 시간은 37초 내지 51초인 것을 특징으로 하는 금속 패턴의 형성 방법.
  23. 제22항에 있어서, 상기 포토 패턴의 가장자리와 상기 금속 패턴의 가장 자리 사이의 스큐 길이는 0.38㎛ 내지 0.56㎛인 것을 특징으로 하는 금속 패턴의 형성 방법.
  24. 제19항에 있어서, 상기 구리 금속막의 두께가 3,500Å 내지 4,500Å일 때, 상기 구리 금속막의 상기 식각 시간은 40초 내지 61초인 것을 특징으로 하는 금속 패턴의 형성 방법.
  25. 제24항에 있어서, 상기 포토 패턴의 가장자리와 상기 금속 패턴의 가장 자리 사이의 스큐 길이는 0.5㎛ 내지 0.7㎛인 것을 특징으로 하는 금속 패턴의 형성 방법.
  26. 제19항에 있어서, 상기 구리 금속막의 두께가 4,500Å 내지 5,500Å일 때, 상기 구리 금속막의 상기 식각 시간은 46초 내지 69초인 것을 특징으로 하는 금속 패턴의 형성 방법.
  27. 제24항에 있어서, 상기 포토 패턴의 가장자리와 상기 금속 패턴의 가장 자리 사이의 스큐 길이는 0.6㎛ 내지 0.8㎛인 것을 특징으로 하는 금속 패턴의 형성 방법.
  28. 제19항에 있어서, 상기 금속 패턴을 형성하는 단계에서 상기 구리 금속막의 식각 온도는 25℃ 내지 33℃에서 식각하는 것을 특징으로 하는 금속 패턴의 형성 방법.
  29. 제19항에 있어서, 상기 베이스 기판의 표면을 기준으로 상기 금속 패턴의 측벽면이 기울어진 테이퍼 각도는 40° 내지 70°인 것을 특징으로 하는 금속 패턴의 형성 방법.
  30. 삭제
  31. 삭제
  32. 삭제
  33. 베이스 기판 상에 1,500Å 내지 5,500Å 두께의 구리를 포함하는 제1 금속층을 형성하는 단계;
    상기 제1 금속층 상에 형성된 제1 포토 패턴을 식각 방지막으로 하여 과산화이황산암모늄((NH4)2S2O8, ammonium persulfate) 0.1 중량％ 내지 50 중량％, 아졸(azole)계 화합물 0.01 중량％ 내지 5 중량％ 및 여분의 물을 포함하는 식각액 조성물로 상기 제1 금속층을 40％ 내지 200％로 과잉 식각(over etch)하여 제1 신호 배선을 포함하는 제1 금속 패턴을 형성하는 단계;
    상기 제1 신호 배선과 교차하는 제2 신호 배선을 포함하는 제2 금속 패턴을 형성하는 단계; 및
    상기 제1 및 제2 신호 배선들이 형성된 상기 베이스 기판 상에 화소 전극을 형성하는 단계를 포함하고,
    상기 제2 금속 패턴을 형성하는 단계는
    상기 제1 금속 패턴이 형성된 상기 베이스 기판 상에 반도체층을 형성하는 단계;
    상기 제1 금속 패턴 및 상기 반도체층이 형성된 상기 베이스 기판 상에 1,500Å 내지 5,500Å 두께의 구리를 포함하는 제2 금속층을 형성하는 단계;
    상기 제2 금속층이 형성된 상기 베이스 기판 상에 제1 두께부 및 상기 제1 두께부보다 얇은 제2 두께부를 포함하는 제2 포토 패턴을 형성하는 단계;
    상기 제2 포토 패턴을 식각 방지막으로 이용하여 상기 식각액 조성물로 상기 제2 금속층만을 80％ 내지 420％ 과잉 식각하고 상기 반도체층은 제거하지 않고 유지하여, 상기 반도체층 상에 배치되는 상기 제2 신호 배선 및 상기 반도체층 상에 배치되고 상기 제2 신호 배선과 연결된 전극 패턴을 형성하는 단계;
    상기 제2 포토 패턴을 에치백하여 상기 제2 두께부가 제거된 잔류 패턴을 형성하는 단계;
    상기 잔류 패턴, 상기 제2 신호 배선 및 상기 전극 패턴을 식각 방지막으로 이용하여 상기 반도체층을 패터닝하여 액티브 패턴을 형성하는 단계; 및
    상기 잔류 패턴을 식각 방지막으로 이용하여 상기 식각액 조성물로 상기 전극 패턴을 20％ 내지 150％ 과잉 식각하여 상기 제2 신호 배선과 연결된 상기 박막 트랜지스터의 입력 전극 및 상기 입력 전극과 이격된 상기 박막 트랜지스터의 출력 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  34. 베이스 기판 상에 1,500Å 내지 5,500Å 두께의 구리를 포함하는 제1 금속층을 형성하는 단계;
    상기 제1 금속층 상에 형성된 제1 포토 패턴을 식각 방지막으로 하여 과산화이황산암모늄((NH4)2S2O8, ammonium persulfate) 0.1 중량％ 내지 50 중량％, 아졸(azole)계 화합물 0.01 중량％ 내지 5 중량％ 및 여분의 물을 포함하는 식각액 조성물로 상기 제1 금속층을 40％ 내지 200％로 과잉 식각(over etch)하여 제1 신호 배선을 포함하는 제1 금속 패턴을 형성하는 단계;
    상기 제1 신호 배선과 교차하는 제2 신호 배선을 포함하는 제2 금속 패턴을 형성하는 단계; 및
    상기 제1 및 제2 신호 배선들이 형성된 상기 베이스 기판 상에 화소 전극을 형성하는 단계를 포함하고,
    상기 제2 금속 패턴을 형성하는 단계는
    상기 제1 금속 패턴이 형성된 상기 베이스 기판 상에 반도체층을 형성하는 단계;
    상기 제1 금속 패턴 및 상기 반도체층이 형성된 상기 베이스 기판 상에 1,500Å 내지 5,500Å 두께의 구리를 포함하는 제2 금속층을 형성하는 단계;
    상기 제2 금속층이 형성된 상기 베이스 기판 상에 제1 두께부 및 상기 제1 두께부보다 얇은 제2 두께부를 포함하는 제2 포토 패턴을 형성하는 단계;
    상기 제2 포토 패턴을 식각 방지막으로 이용하여 상기 식각액 조성물로 상기 제2 금속만층을 65초 내지 80초 동안 식각하고 상기 반도체층은 제거하지 않고 유지하여, 상기 반도체층 상에 배치되는 상기 제2 신호 배선 및 상기 반도체층 상에 배치되고 상기 제2 신호 배선과 연결된 전극 패턴을 형성하는 단계;
    상기 제2 포토 패턴을 에치백하여 상기 제2 두께부가 제거된 잔류 패턴을 형성하는 단계;
    상기 잔류 패턴, 상기 제2 신호 배선 및 상기 전극 패턴을 식각 방지막으로 이용하여 상기 반도체층을 패터닝하여 액티브 패턴을 형성하는 단계; 및
    상기 잔류 패턴을 식각 방지막으로 이용하여 상기 식각액 조성물로 상기 전극 패턴을 30초 내지 50초 동안 식각하여 상기 제2 신호 배선과 연결된 상기 박막 트랜지스터의 입력 전극 및 상기 입력 전극과 이격된 상기 박막 트랜지스터의 출력 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  35. 제33항에 있어서, 상기 제1 금속 패턴을 형성하는 단계는
    상기 제1 금속층의 식각 시간이 30초 내지 70초인 것을 특징으로 하는 표시 기판의 제조 방법.
  36. 삭제
  37. 삭제
  38. 삭제
  39. 베이스 기판 상에 1,500Å 내지 5,500Å 두께의 구리를 포함하는 제1 금속층을 형성하는 단계;
    상기 제1 금속층 상에 형성된 제1 포토 패턴을 식각 방지막으로 하여 과산화이황산암모늄((NH4)2S2O8, ammonium persulfate) 0.1 중량％ 내지 50 중량％, 아졸(azole)계 화합물 0.01 중량％ 내지 5 중량％ 및 여분의 물을 포함하는 식각액 조성물로 상기 제1 금속층을 30초 내지 70초 동안 식각하여 제1 신호 배선을 포함하는 제1 금속 패턴을 형성하는 단계;
    상기 제1 신호 배선과 교차하는 제2 신호 배선을 포함하는 제2 금속 패턴을 형성하는 단계; 및
    상기 제1 및 제2 신호 배선들이 형성된 상기 베이스 기판 상에 화소 전극을 형성하는 단계를 포함하고,
    상기 제2 금속 패턴을 형성하는 단계는
    상기 제1 금속 패턴이 형성된 상기 베이스 기판 상에 반도체층을 형성하는 단계;
    상기 제1 금속 패턴 및 상기 반도체층이 형성된 상기 베이스 기판 상에 1,500Å 내지 5,500Å 두께의 구리를 포함하는 제2 금속층을 형성하는 단계;
    상기 제2 금속층이 형성된 상기 베이스 기판 상에 제1 두께부 및 상기 제1 두께부보다 얇은 제2 두께부를 포함하는 제2 포토 패턴을 형성하는 단계;
    상기 제2 포토 패턴을 식각 방지막으로 이용하여 상기 식각액 조성물로 상기 제2 금속층만을 80％ 내지 420％ 과잉 식각하고 상기 반도체층은 제거하지 않고 유지하여, 상기 반도체층 상에 배치되는 상기 제2 신호 배선 및 상기 반도체층 상에 배치되고 상기 제2 신호 배선과 연결된 전극 패턴을 형성하는 단계;
    상기 제2 포토 패턴을 에치백하여 상기 제2 두께부가 제거된 잔류 패턴을 형성하는 단계;
    상기 잔류 패턴, 상기 제2 신호 배선 및 상기 전극 패턴을 식각 방지막으로 이용하여 상기 반도체층을 패터닝하여 액티브 패턴을 형성하는 단계; 및
    상기 잔류 패턴을 식각 방지막으로 이용하여 상기 식각액 조성물로 상기 전극 패턴을 20％ 내지 150％ 과잉 식각하여 상기 제2 신호 배선과 연결된 박막 트랜지스터의 입력 전극 및 상기 입력 전극과 이격된 상기 박막 트랜지스터의 출력 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  40. 베이스 기판 상에 1,500Å 내지 5,500Å 두께의 구리를 포함하는 제1 금속층을 형성하는 단계;
    상기 제1 금속층 상에 형성된 제1 포토 패턴을 식각 방지막으로 하여 과산화이황산암모늄((NH4)2S2O8, ammonium persulfate) 0.1 중량％ 내지 50 중량％, 아졸(azole)계 화합물 0.01 중량％ 내지 5 중량％ 및 여분의 물을 포함하는 식각액 조성물로 상기 제1 금속층을 30초 내지 70초 동안 식각하여 제1 신호 배선을 포함하는 제1 금속 패턴을 형성하는 단계;
    상기 제1 신호 배선과 교차하는 제2 신호 배선을 포함하는 제2 금속 패턴을 형성하는 단계; 및
    상기 제1 및 제2 신호 배선들이 형성된 상기 베이스 기판 상에 화소 전극을 형성하는 단계를 포함하고,
    상기 제2 금속 패턴을 형성하는 단계는,
    상기 제1 금속 패턴이 형성된 상기 베이스 기판 상에 반도체층을 형성하는 단계;
    상기 제1 금속 패턴 및 상기 반도체층이 형성된 상기 베이스 기판 상에 1,500Å 내지 5,500Å 두께의 구리를 포함하는 제2 금속층을 형성하는 단계;
    상기 제2 금속층이 형성된 상기 베이스 기판 상에 제1 두께부 및 상기 제1 두께부보다 얇은 제2 두께부를 포함하는 제2 포토 패턴을 형성하는 단계;
    상기 제2 포토 패턴을 식각 방지막으로 이용하여 상기 식각액 조성물로 상기 제2 금속층만을 65초 내지 80초 동안 식각하고 상기 반도체층은 제거하지 않고 유지하여, 상기 반도체층 상에 배치되는 상기 제2 신호 배선 및 상기 반도체층 상에 배치되고 상기 제2 신호 배선과 연결된 전극 패턴을 형성하는 단계;
    상기 제2 포토 패턴을 에치백하여 상기 제2 두께부가 제거된 잔류 패턴을 형성하는 단계;
    상기 잔류 패턴, 상기 제2 신호 배선 및 상기 전극 패턴을 식각 방지막으로 이용하여 상기 반도체층을 패터닝하여 액티브 패턴을 형성하는 단계; 및
    상기 잔류 패턴을 식각 방지막으로 이용하여 상기 식각액 조성물로 상기 전극 패턴을 30초 내지 50초 동안 식각하여 상기 제2 신호 배선과 연결된 박막 트랜지스터의 입력 전극 및 상기 입력 전극과 이격된 상기 박막 트랜지스터의 출력 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  41. 삭제
KR1020110057937A 2011-06-15 2011-06-15 금속 패턴의 형성 방법 및 이를 포함하는 표시 기판의 제조 방법 KR101964826B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110057937A KR101964826B1 (ko) 2011-06-15 2011-06-15 금속 패턴의 형성 방법 및 이를 포함하는 표시 기판의 제조 방법
US13/406,388 US8765614B2 (en) 2011-06-15 2012-02-27 Method of forming a metal pattern and method of manufacturing a display substrate including the metal pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110057937A KR101964826B1 (ko) 2011-06-15 2011-06-15 금속 패턴의 형성 방법 및 이를 포함하는 표시 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120138456A KR20120138456A (ko) 2012-12-26
KR101964826B1 true KR101964826B1 (ko) 2019-04-03

Family

ID=47352852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110057937A KR101964826B1 (ko) 2011-06-15 2011-06-15 금속 패턴의 형성 방법 및 이를 포함하는 표시 기판의 제조 방법

Country Status (2)

Country Link
US (1) US8765614B2 (ko)
KR (1) KR101964826B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108010924A (zh) * 2017-12-06 2018-05-08 京东方科技集团股份有限公司 一种阵列基板及制作方法、显示面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101310310B1 (ko) * 2007-03-15 2013-09-23 주식회사 동진쎄미켐 박막트랜지스터 액정표시장치의 식각액 조성물
JP5559956B2 (ja) * 2007-03-15 2014-07-23 東進セミケム株式会社 薄膜トランジスタ液晶表示装置のエッチング液組成物
KR101619380B1 (ko) * 2009-05-14 2016-05-11 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 어레이 기판의 제조방법
KR101687311B1 (ko) * 2009-10-07 2016-12-16 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
US20120318769A1 (en) 2012-12-20
KR20120138456A (ko) 2012-12-26
US8765614B2 (en) 2014-07-01

Similar Documents

Publication Publication Date Title
KR101582946B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101776923B1 (ko) 식각액 조성물, 이를 이용한 금속 패턴의 형성 방법 및 표시 기판의 제조 방법
JP5559956B2 (ja) 薄膜トランジスタ液晶表示装置のエッチング液組成物
KR102002131B1 (ko) 식각액 조성물 및 이를 이용한 박막 트랜지스터 제조 방법
US7977128B2 (en) Etchant for etching double-layered copper structure and method of forming array substrate having double-layered copper structures
US8236704B2 (en) Etchant and array substrate having copper lines etched by the etchant
KR20120044630A (ko) 구리 함유 금속막 식각액 조성물 및 이를 이용한 식각 방법
KR102166450B1 (ko) 식각액 조성물 및 이를 이용한 박막 트랜지스터 기판 형성 방법
KR101687311B1 (ko) 표시 장치 및 이의 제조 방법
KR102048022B1 (ko) 금속막 식각액 조성물 및 이를 이용한 식각 방법
KR20120140481A (ko) 금속 배선 식각액 및 이를 이용한 액정 표시 장치의 제조 방법
KR101339316B1 (ko) 유리 손상이 없는 구리 / 몰리브데늄막 또는 몰리브데늄 / 구리 / 몰리브데늄 3중 막의 식각 조성물
KR102400343B1 (ko) 금속막 식각액 조성물 및 이를 사용한 표시장치용 어레이 기판의 제조방법
CN105986270B (zh) 蚀刻剂组合物、液晶显示器阵列基板制作方法和阵列基板
KR101964826B1 (ko) 금속 패턴의 형성 방법 및 이를 포함하는 표시 기판의 제조 방법
KR20130081492A (ko) 금속 패턴의 형성 방법 및 표시 기판의 제조 방법
KR102013397B1 (ko) 식각액 조성물, 금속 패턴의 형성 방법 및 표시 기판의 제조 방법
CN106611746A (zh) 铜系金属膜用蚀刻液组合物、利用其的显示装置用阵列基板及其制造方法
CN106997844A (zh) 显示装置用阵列基板的制造方法和金属膜用蚀刻液组合物
KR102435551B1 (ko) 식각액 조성물 및 이를 이용한 금속 패턴과 박막 트랜지스터 기판 제조 방법
CN107488856A (zh) 蚀刻液组合物及使用它的薄膜晶体管显示面板的制造方法
KR20140028446A (ko) 금속 배선 식각액 조성물 및 이를 이용한 금속 배선 형성 방법
KR20160005640A (ko) 복합금속막용 식각 조성물 및 이를 이용한 금속배선 형성방법
KR20130051239A (ko) 식각액 조성물, 금속 패턴의 형성 방법 및 표시 기판의 제조 방법
KR20130073251A (ko) 식각용액 및 이를 이용한 절연막의 패턴 형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant