KR20120140481A - 금속 배선 식각액 및 이를 이용한 액정 표시 장치의 제조 방법 - Google Patents

금속 배선 식각액 및 이를 이용한 액정 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20120140481A
KR20120140481A KR1020110060238A KR20110060238A KR20120140481A KR 20120140481 A KR20120140481 A KR 20120140481A KR 1020110060238 A KR1020110060238 A KR 1020110060238A KR 20110060238 A KR20110060238 A KR 20110060238A KR 20120140481 A KR20120140481 A KR 20120140481A
Authority
KR
South Korea
Prior art keywords
copper
etching
film
composition
metal film
Prior art date
Application number
KR1020110060238A
Other languages
English (en)
Other versions
KR101770754B1 (ko
Inventor
구병수
이명한
조삼영
이기범
Original Assignee
주식회사 동진쎄미켐
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동진쎄미켐 filed Critical 주식회사 동진쎄미켐
Priority to KR1020110060238A priority Critical patent/KR101770754B1/ko
Priority to CN201280030638.9A priority patent/CN103635608A/zh
Priority to PCT/KR2012/004717 priority patent/WO2012177017A2/ko
Priority to TW101121767A priority patent/TW201313879A/zh
Publication of KR20120140481A publication Critical patent/KR20120140481A/ko
Application granted granted Critical
Publication of KR101770754B1 publication Critical patent/KR101770754B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/10—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a boron compound
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 장치에 사용되는 구리를 포함한 금속막 식각액 조성물 및 이를 사용한 식각 방법을 개시한다. 본 발명의 금속막 식각액 조성물은 불화붕소산 또는 불화붕소산과 적어도 한 종류의 함불소 화합물을 포함한다. 본 발명에 따른 식각액 조성물을 이용한 구리를 포함한 금속막의 식각 방법은 식각시에 하부의 유리 기판을 손상시키지 않을 뿐 아니라, 구리 함유 다층 금속막도 일괄적으로 식각할 수 있어 반도체 소자의 생산 수율을 향상시킬 수 있다. 본 발명의 식각액 조성물과 이를 이용한 식각 방법은 황산염을 사용하지 않아 단차 및 침식에 의한 단선(Data Open)불량을 방지 할 수 있으며, 또한 유기산을 사용하지 않고 식각이 가능하기 때문에 금속염과의 석출 문제를 해결할 수 있고 패턴의 미세화도 기할 수 있는 장점이 있다.

Description

금속 배선 식각액 및 이를 이용한 액정 표시 장치의 제조 방법{Etchant for Metal Interconnects and Method for Preparing Liquid Crystal Display Devices Using the same}
본 발명은 액정 표시 장치를 비롯한 반도체 장치에 사용되는 구리 등의 금속 배선을 식각하기 위한 식각액 조성물과 이를 이용한 식각 방법에 관한 것이다.
반도체 장치에서 기판 위에 금속 배선을 형성하는 과정은 통상적으로 스퍼터링 등에 의한 금속막 형성 공정, 포토레지스트 도포, 노광 및 현상에 의한 선택적인 영역에서의 포토레지스트 형성 공정 및 식각 공정으로 이루어진다. 반도체 장치에서 금속 배선의 저항은 저항-커패시턴스(RC) 신호 지연을 유발하는 주요 인자이다. 회로 배선을 설치하기 위한 식각 공정은 최근 각광받고 있는 디스플레이 소자인 액정 표시(liquid crystal display, LCD) 소자로서 가장 널리 쓰이는 TFT-LCD(Thin Film Transistor Liquid Crystal Display)의 제조에 있어서 정확하고 선명한 영상을 나타내는 데 매우 중요하다. TFT-LCD의 경우 패널 크기 증가와 고해상도 실현이 기술 개발의 주된 방향이 되고 있다.
TFT-LCD의 기판을 제조하기 위한 종래 기술의 공정에서는 TFT의 게이트와 소스/드레인 전극용 배선 재료로 알루미늄 또는 알루미늄 합금층을 흔히 사용하여 왔는데, 구체적으로 알루미늄-몰리브덴 합금을 많이 사용하여 왔다. 그런데 TFT-LCD의 대형화를 위해서는 RC 신호 지연을 저감하는 것이 필수적이며, 이를 위하여 저항이 낮은 금속인 구리를 배선 형성에 사용하고자 하는 시도가 있어 왔다. 그러나 배선 형성을 위하여 구리막을 이용하는 공정은 포토레지스트를 도포하고 패터닝하는 공정에 어려움이 많고 실리콘 절연막과의 접착력이 떨어지는 문제점이 있다.
이러한 구리막의 단점을 보완하기 위해 금속 다중막이 사용되어 왔으며, 대표적으로는 구리와 티타늄, 구리와 몰리브덴의 금속 다중막이 쓰여 왔다. 구리막/티타늄막은 티타늄의 화학적 성질로 인하여 불소 이온이 존재하지 않으면 식각이 되지 않는 단점을 가지고 있다. 하지만 식각액 중에 불소 이온, 특히 불화수소산(HF)을 포함하는 식각액에서 발생한 불소 이온이 포함되어 있으면 유리 기판 및 각종 실리콘층(반도체층과 실리콘 질화막으로 이루어진 패시베이션층)도 함께 식각되어 제조 공정에서 불량이 발생할 수 있는 우려가 있다. 한편, 구리막/몰리브덴막은 구리 및 몰리브덴막의 두께를 잘 조절하면 구리막/티타늄막과 비슷하거나 더 좋은 성질을 가진 막을 만들 수 있으며, 식각액 속에 불소 이온이 포함될 필요가 없는 점에서 유리하다. 한편 구리막/티타늄막 및 구리막/몰리브덴막의 문제점을 해소하기 위하여 구리막/티타늄-몰리브덴막을 금속 배선용으로 사용하는 경우도 있다. 이 경우는 각 금속마다 식각 속도가 차이 나는 것을 피하기 어렵기 때문에 공정 제어의 차원에서, 구리 또는 구리 합금층만의 선택적 식각이 아닌, 진정한 다층막 일괄 식각을 이룰 수 있느냐가 중요하다.
또한 구리를 포함하는 금속막의 식각액은 단순히 구리 또는 구리와 기타 금속을 식각할 수 있는 것만으로는 부족하며, 식각면이 전기적 단락을 일으키지 않도록 원활하여야 할 필요성도 있다. TFT 기판 위로는 많은 박막층이 놓이게 되므로 이들 사이에서 원하지 않는 전기적 단락이 일어나는 것을 방지하려면 식각한 금속층의 절단 측면의 형상, 즉 식각 프로파일(profile)이 고르게 비탈지면서 하방이 상방보다 더 넓은, 완만한 테이퍼(taper) 형상인 것이 바람직하다. 식각 프로파일이 완만한 테이퍼 형상이 되면 형성된 여러 박막층 사이의 단차가 줄어들기 때문이다. 실제로 게이트 금속막의 식각 패턴이 불균일하고 정밀하지 않을 경우에는 TFT-LCD 영상의 해상도가 떨어지고 색상이 정확하지 않은 문제가 발생한다. 그리고 식각 후에 식각한 구리 또는 기타 금속막의 표면에 잔사(residue)라고 불리는 작은 돌기들이 없고 그 표면이 매끄러워야 한다.
본 발명은 유리 기판을 손상시키지 않고, 구리 함유 금속 다층막을 일괄적으로 식각할 수 있는 구리 함유 금속막 식각액 조성물을 제공하는 것을 그 기술적 과제 중 하나로 삼고 있다.
본 발명은 아울러 이러한 식각액 조성물을 이용한 식각 방법을 제공하는 것을 또 하나의 기술적 과제로 하고 있다.
본 발명의 한 측면에서는, 조성물 전체 중량 기준으로 과산화수소 5.0 내지 30 중량%, 인산 0.1 내지 7.0 중량%, 칼륨 이온을 포함하는 산화 보조제 0.1 내지 3.0 중량%, 아졸계 화합물 0.1 내지 3.0 중량%, 불화붕소산(HBF4) 단독 또는 불화붕소산과 적어도 한 가지 함불소 화합물의 조합물 0.11 내지 2.0 중량% 및 잔부의 물을 포함하는 구리 함유 금속막의 식각액 조성물을 제공한다.
본 발명의 다른 한 측면에서는 기판 상에 구리 함유 금속막을 형성하는 단계; 상기 구리 함유 금속막상에 포토레지스트 패턴을 형성하는 단계; 및 상기 식각액 조성물로 상기 구리 함유 금속막을 식각하는 단계를 포함하는 구리 함유 금속막의 식각 방법을 제공한다.
본 발명의 한 측면에 따른 식각액 조성물은 유리 기판을 손상시키지 않고 구리를 비롯한 여러 금속의 다중막들도 일괄적으로 식각할 수 있어, 유리 기판을 재사용할 수 있게 하여 준다. 그리고 본 발명의 한 측면에 따른 식각액 조성물은 하부막이 몰리브덴 또는 몰리브덴 합금일 경우 식각시에 몰리브덴 잔사를 남기지 않아 테이퍼 모양의 우수한 식각면을 형성할 수 있다. 나아가 본 발명의 한 측면에 따른 식각액 조성물은 측면 식각(side etch)시 크리티컬 디멘션(critical dimension, CD) 감소를 막을 수 있어 미세 패턴의 배선 형성에도 사용할 수 있다. 또한 본 발명의 한 측면에 따른 식각 방법으로 구리 함유 금속막을 식각하면 동일 식각액에 의한 누적 처리 매수를 증가시킬 수 있어 반도체 장치의 생산 수율이 증대된다.
도 1은 본 발명의 한 실시 형태에 따라 구리 단일막과 티타늄-몰리브덴 합금 단일막으로 이루어진 다층 금속막을 식각하는 공정을 나타낸 모식도이다.
도 2는 실시예 1 및 제조예 1의 식각 공정에 따른 박막 트랜지스터에 대한 주사전자현미경 사진이다.
도 3은 실시예 2 및 제조예 2의 식각 공정에 따른 박막 트랜지스터에 대한 주사전자현미경 사진이다.
도 4는 실시예 3 및 제조예 3의 식각 공정에 따른 박막 트랜지스터에 대한 주사전자현미경 사진이다.
도 5는 실시예 4 및 제조예 4의 식각 공정에 따른 박막 트랜지스터에 대한 주사전자현미경 사진이다.
도 6은 비교예 1 및 제조예 5의 식각 공정에 따른 박막 트랜지스터에 대한 주사전자현미경 사진이다.
도 7은 비교예 2 및 제조예 6의 식각 공정에 따른 박막 트랜지스터에 대한 주사전자현미경 사진이다.
이하 본 발명의 식각액 조성물 및 이를 이용한 식각 방법에 관하여 상세히 설명한다.
본 발명의 한 측면에서는 구리 함유 금속막을 식각하기 위한 식각액 조성물을 제공한다. 본 발명의 더 구체적 실시 형태에서는 이 구리 함유 금속막이 액정 표시 장치의 회로 배선을 형성하기 위한 것이다.
여기서 구리 함유 금속막이란 구리를 함유하는 금속 단층막 또는 두 층 이상의 다중막이다. 예를 들어, 이 구리 함유 금속막은 구리를 포함하는 구리 또는 구리 합금으로 이루어진 단층막일 수 있다. 한편으로 이 구리 함유 금속막은 구리 또는 구리 합금으로 된 하나의 층과 더불어, 예를 들어 몰리브덴과 티타늄 중 어느 하나 이상의 금속을 함유하는 기타 금속막의 층을 더 포함하는 다중막(다층막)일 수 있다.
특별히 제한되지 않지만 다중막을 식각하는 본 발명의 한 실시 형태에서는 상기 구리막 또는 구리 합금막이 상부막이며 기타 금속막, 예를 들어 몰리브덴막이 하부막이다. 본 발명의 다른 실시 형태에서는 기타 금속막이 상부막이며, 구리 또는 구리 합금막이 하부막이다. 또한 본 발명의 다른 구체적인 실시 형태에서는 구리막 및 몰리브덴과 티타늄 중 1종 이상의 막을 교대로 배치한 다중막을 포함한다. 이 때 하부 또는 상부에 배치되는 막의 재료의 종류 또는 접합성 등을 복합적으로 고려하여 다중막의 구조를 결정할 수 있다. 또한 구리막, 및 몰리브덴과 티타늄 중 1종 이상의 막의 두께는 제한 없이 다양한 조합이 가능한데, 구리막의 두께를 몰리브덴과 티타늄 중 1종 이상의 막의 두께보다 두껍게 형성하는 것이 바람직하다. 한편, 몰리브덴과 티타늄이 함께 하나의 막을 형성하는 구체적인 실시 형태에서는 이 두 금속이 합금의 형태로 존재할 수 있다.
본 발명의 식각액 조성물은 과산화수소, 인산(H3PO4), 칼륨 이온을 포함하는 산화 보조제, 아졸계 화합물과 불화붕소산(HBF4) 또는 불화붕소산 및 불화붕소산이 아닌 다른 함불소 화합물을 함유하는 수용액이다.
본 발명의 한 실시 형태에서는 이 식각액 조성물이 조성물 전체 중량 기준으로, 과산화수소 5.0 내지 30 중량%, 인산 0.1 내지 7.0 중량%. 칼륨 이온을 포함하는 산화 보조제 0.1 내지 3.0 중량%, 아졸계 화합물 0.1 내지 3.0 중량%, 불화붕소산 단독 또는 불화붕소산과 적어도 한 가지 함불소 화합물의 조합물 0.11 내지 2.0 중량%와 잔부(殘部)의 물을 포함한다.
본 발명의 식각액 조성물에 포함되는 과산화수소, 인산, 칼륨 이온을 포함하는 산화 보조제, 아졸계 화합물은 통상적으로 공지된 방법에 의해 제조할 수 있고, 반도체 공정용의 순도를 가지는 것이 바람직하다. 또한 물은 반도체 공정용 탈이온수를 사용할 수 있다. 또한 불화붕소산은 반도체 공정용의 순도를 가진 수용액 상태의 시판 제품을 구입하여 사용하거나 직접 제조하여 사용할 수 있다.
본 발명의 식각액 조성물에 포함되는 과산화수소는 구리 또는 구리 합금막 및 기타 금속막의 산화제로서 금속막을 식각하는 주성분이다. 본 발명의 구체적 실시 형태에서 바람직하게는 금속 불순물이 ppb 수준 이하인 반도체 공정용 순도의 과산화수소를 사용할 수 있다.
본 발명의 식각액 조성물의 한 실시 태양에서 과산화수소는 전체 식각액 조성물 중량 기준으로 5.0 내지 30 중량%의 함량을 차지한다. 본 발명의 더 구체적인 실시 태양에서는 과산화수소가 10 내지 25중량%의 함량을 차지한다. 과산화수소의 함량이 이 범위 안에 있으면 식각액 조성물의 안정성과 빠르고 원활한 식각을 동시에 달성할 수 있다. 과산화수소의 함량이 30 중량%를 넘으면 식각액 내에 금속 이온이 있을 경우에 그 촉매 작용에 의하여 폭발이 일어날 위험이 있고, 5.0 중량%보다 낮으면 금속막이 원활하게 식각되지 않아 금속막이 잔사로 남아 있거나 구리 금속막의 식각 속도가 현저히 떨어져 공정에 식각액을 적용하기 어려워진다.
본 발명의 식각액 조성물에서 인산은 과산화수소와 더불어 구리막 및 몰리브덴막 등의 기타 금속막을 식각하는 주성분으로서, 바람직하게는 반도체 공정용의 순도를 가져 금속 불순물이 ppb 수준 이하인 것을 사용할 수 있다.
본 발명의 식각액 조성물에서 인산은 전체 식각액 조성물 중량 기준으로 0.1 내지 7.0 중량% 사용된다. 본 발명의 구체적인 한 실시 형태에서는 인산의 함량이 2 내지 5중량%이다. 인산은 식각액의 pH를 조절하여 구리를 포함하는 금속막이 식각될 수 있도록 한다.
전술한 범위로 인산을 사용하면 구리막의 식각을 원활하게 유지하면서 구리막 및 구리 함유 금속막의 잔사 형성을 방지할 수 있다. 상기 함량 범위로 인산을 사용하면 식각액의 pH를 1.5 내지 2.5로 조절할 수 있다. 이러한 pH 범위에서는 구리막의 식각 속도가 원활하므로 식각 공정을 제어하기 쉬워진다. 또한 인산을 사용하면 인산 이온이 산화된 구리 이온과 결합하여 인산염을 형성함으로써 물에 대한 용해성을 증가시켜 식각 후 구리 함유 금속막의 잔사를 없애준다. 그러나 인산의 함량이 전술한 상한값보다 높으면 인산에 의해 과도한 구리 함유 금속막의 식각이 일어날 수 있고, 인산의 함량이 전술한 하한값보다 낮으면 구리 함유 금속막의 식각 속도가 떨어질 수 있다.
본 발명의 식각액 조성물에서 칼륨 이온을 포함하는 산화 보조제는 과산화수소를 도와 식각 속도를 높여주는 역할을 맡는다. 본 발명의 구체적인 한 실시 형태에서는 상기 칼륨 이온을 포함하는 산화 보조제가 질산칼륨이다. 상기 구체적인 실시 형태에서 질산칼륨은 식각액 내에서 칼륨 이온(K+)과 질산 이온(NO3 -)으로 해리되어 다층의 금속막 표면의 전자를 빠른 속도로 받아 환원시켜 식각 반응이 활발히 일어나도록 하는 역할을 수행한다.
본 발명에서 칼륨 이온을 포함하는 산화 보조제는 전체 조성물 중량 기준으로 0.1 내지 3.0 중량%의 함량을 차지한다. 상기 칼륨 이온을 포함하는 산화 보조제의 함량이 이 범위 내에 있을 경우 식각 속도를 높여줄 뿐 아니라 식각액의 조성을 안정화시켜 한 뱃치의 식각액으로 장시간 식각이 가능해져 단위 시간당 처리량(throughput)이 늘어나는 효과가 있다. 또한 상기 범위 내에서 산화 보조제의 양을 가감하며 식각 속도 및 식각 프로파일을 조절할 수 있어, 구리와 기타 금속으로 이루어진 금속 다중막의 일괄 식각을 위한 또 하나의 조절 파라미터 역할을 한다.
본 발명의 식각액 조성물에서 아졸계 화합물은 구리의 식각을 억제하여 구리 또는 구리 합금막과 기타 금속막의 사이의 식각 진행의 편차를 줄여 일괄 식각이 가능하도록 한다. 또한 상기 아졸계 화합물은 구리 함유 금속막 패턴의 크리티컬 디멘션 손실(CD loss)을 줄여주어 공정상의 마진을 높이는 역할도 맡는다. 본 명세서에서 아졸계 화합물이란 질소를 원소로 함유하고 적어도 하나 이상의 비탄소원자를 고리 속에 갖추고 있는 5원 헤테로고리를 일컫는다. 한편 예외적으로 피롤도 상기 아졸계 화합물에 포함되는 것으로 본다. 본 발명에서 아졸계 화합물은 특별한 제한 없이 다양한 종류가 사용가능하며, 예를 들면 벤조테트라졸, 아미노테트라졸, 펜타졸, 트리아졸, 이미다졸, 인돌, 피라졸 등의 2개 이상의 헤테로원자를 가지는 화합물과 1개의 질소를 가지는 피롤이 있다. 본 발명에서 아졸계 화합물로는 상기 화합물들을 모체로 하여 여기에 C1~C6 알킬기나 C5~C12 아릴기가 치환된 화합물도 포함된다. 본 발명의 한 구체적인 실시 형태에서는 아졸계 화합물이 아미노테트라졸이다.
본 발명의 한 실시 형태에서 상기 아졸계 화합물은 식각액 조성물 전체 중량 기준으로 0.1 내지 3.0 중량%의 함량을 차지한다. 상기 아졸계 화합물의 함량이 이 범위 내에 있으면 구리와 기타 금속막의 일괄 식각이 가능해지고, CD 손실을 줄이고 배선의 직진성을 확보하는데 기여한다.
본 발명의 식각액 조성물에서 불화붕소산은 단독으로 쓰이거나 적어도 한 종류의 함불소 화합물과 조합하여 사용된다. 상기 함불소 화합물은 불소원으로서 불화붕소산과 불화수소산(불산 HF)이 아닌 물질을 다양하게 사용할 수 있으나, 바람직하게는 MgF2, H2SiF6, NaF, NaHF2, NH4F, NH4HF2, NH4BF4, KF, KHF2, AlF3 및 H2TiF6로 이루어지는 군에서 1종 이상을 선택할 수 있다. 본 발명의 한 구체적인 실시 형태에서는 불화붕소산과 불화칼륨(KF)의 조합물을 사용한다.
본 발명의 식각액 조성물에 사용되는 불화붕소산은 하부막으로 자주 쓰이는 몰리브덴막 또는 몰리브덴-티타늄막의 식각을 원활하게 하며, 특히 게이트 및 소스-드레인 배선에서 잔사 및 잔막에 의한 배선 불량 방지에 중요한 역할을 한다. 불화붕소산은 또한 식각액 조성물 중 과산화수소 및 인산과 함께 조성물의 식각력을 유지시켜주는 중요한 역할을 한다.
불화붕소산은 종래 기술의 불화수소산과 같은 통상의 불소 이온 함유 화합물과는 달리 유리 기판 또는 실리콘 함유 기판을 손상시키기 않고 구리 함유 금속막을 일괄적으로 식각할 수 있게 하여 준다. 불화붕소산 또는 불화붕소산과 함불소 화합물의 조합물을 사용하는 본 발명의 식각액 조성물은 유리 기판을 침식하지 않기 때문에 제조 공정에서 기판 층착이 불량할 경우 유리 기판의 재사용이 가능하다는 장점이 있다.
또한 불화붕소산은 기타 금속막의 식각시 계단형 테이퍼 프로파일이 생기지 않도록 조절하여 준다. 기타 금속막 중 예를 들어 몰리브덴막을 식각할 때는 몰리브덴의 특성으로 인하여 작은 입자 형태의 잔사를 발생하는 경우가 잦다. 몰리브덴막에 잔사가 남으면 나중에 해당 회로 기판에 전기적 단락을 일으키거나 액정 표시 장치의 경우 휘도를 떨어뜨리게 되므로, 잔사는 중요한 불량 인자가 된다. 불화붕소산은 이러한 몰리브덴 잔사 발생을 방지하는 역할을 한다. 또한 기타 금속막에 티타늄이 포함된 경우는 불화붕소산과 같은 불소원이 식각시 반드시 필요하다.
그리고 불화붕소산 또는 불화붕소산과 적어도 한 가지 함불소 화합물의 조합물을 사용하면 식각 공정에서 매수 처리 능력이 향상된다. 액정 표시 장치 양산 공정에서는 동일한 식각액 조성물을 사용하여 많은 수의 기판을 처리하는 것이 바람직하다. 그런데 불화붕소산이 없는 종래의 식각액 조성물로 예를 들어 구리와 몰리브덴의 금속 다중막을 식각하는 경우, 식각액의 작용으로 생성된 구리와 몰리브덴 이온이 다시 식각액과 재반응함으로써 식각액 조성물의 조성을 빠르게 변화시킨다. 이러한 재반응 현상 탓에 종래 기술의 식각액으로 일정량의 기판을 처리한 후에는 그 식각액의 식각 특성이 변하게 된다. 그러나 불화붕소산을 포함하는 본 발명의 식각액 조성물을 사용하면 이러한 재반응을 상당 부분 지연시킬 수 있어 식각액의 식각 특성을 최대한 유지한 채 안정적인 식각이 가능하다. 따라서 본 발명의 불화붕소산 함유 식각액 조성물을 사용하면 동일한 식각액 조성물로 처리할 수 있는 기판의 수가 많아지게 된다.
본 발명에서는 종래에 사용하고 있는 황산 및 황산염을 사용하지 않는다. 황산과 황산계 화합물은 강산으로 분류된다. 이러한 황산이나 황산계 화합물을 사용하면 이에 의한 침식 작용, 즉 식각제가 포토레지스트와 금속 사이의 접착이 약한 부위에 스며들어 원하지 않는 부위를 식각하는 작용이 일어날 수 있다. 침식 작용은 구리막에 바늘 구멍(pinhole) 형태의 데이터 배선의 관통(data open) 불량을 초래하며, 이는 갈바닉(galvanic)에 의한 단차 불량 및 배선 자체의 선에 의한 불량으로 금속 배선막을 사용하는 TFT 특성을 저하 시키는 요인이 되고, 실제 양산에서는 치명적인 불량 요인이 된다. 본 발명의 식각액 조성물과 이를 이용한 식각 방법에서는 황산과 황산계 화합물을 사용하지 않으므로 이러한 구리막의 데이터 배선 관통 불량을 예방할 수 있다.
본 발명의 한 실시 형태에서는 상기 식각액 조성물에 통상적으로 포함되는 첨가제, 예를 들어 계면활성제를 더 포함할 수 있다. 그러나 본 발명은 이러한 첨가제 없이도 우수한 식각 성능을 얻을 수 있는 것이 장점이다. 따라서 본 발명의 바람직한 실시 형태에서는 이러한 첨가제를 포함하지 않는 식각액 조성물을 제공한다. 첨가제를 사용하지 않는 식각액 조성물은 유기산과 금속 이온이 불용성 침전을 형성하여 식각한 기판 위에 석출하는 문제를 근본적으로 예방할 수 있어서 바람직하다.
본 발명의 다른 측면에서는 전술한 식각액 조성물을 이용하여 구리 함유 금속막을 식각하는 방법을 제공한다. 여기서 구리 함유 금속막이란 전술한 바와 같이 구리를 함유하는 금속 단층막 또는 두 층 이상의 다중막이다.
본 발명의 구리 함유 금속막의 식각 방법은 기판상에 구리 함유 금속막을 형성하는 단계; 상기 구리 함유 금속막에 포토레지스트 패턴을 형성하는 단계; 및 상기 식각액 조성물로 상기 구리 함유 금속막을 식각하는 단계를 포함한다. 상기 구리 금속 함유막의 형성은 예를 들어 증착 등의 공지 기술에서 알려진 각종 금속 적층법을 사용하여 이루어질 수 있다.
도 1은 본 발명의 한 실시 형태에 따라서 구리막과 몰리브덴-티타늄 합금막의 이중막을 식각하는 방법을 개략적으로 나타낸 그림이다. 도 1을 참고로 하여 이 실시 형태에 따른 식각 방법을 보다 구체적으로 설명하면 다음과 같다.
유리 기판(10) 상에 화학 기상 증착에 의해 몰리브덴과 티타늄의 합금막(12) 및 구리막 또는 구리 합금막(14)을 연속 증착한다. 각 막의 두께는 몰리브덴-티타늄 합금막(12)이 대략 50~500Å, 구리막(14)이 약 1500~3000Å로 이루어진다(도 1a). 유리 기판(10)과 몰리브덴-티타늄 합금막(12) 사이에는 표시 장치용 구조물(미도시)이 부가될 수 있다. 표시 장치용 구조물은 실리콘 산화막, 실리콘 질화막 등의 각종 산화막 또는 비정질 실리콘, 폴리실리콘 등의 반도체막, 또는 도핑된 비정질 폴리실리콘, 각종 금속막 등의 도전층에 패턴을 형성하여, 상술한 층들이 1개 이상 중첩적으로 형성된 구조를 의미한다. 또한 기판(10) 상, 구리막(14) 상, 몰리브덴-티타늄 합금막(12) 상 등에 통상적인 세정 공정을 행한다.
그런 다음 구리 또는 구리 합금/몰리브덴-티타늄 이중막을 선택적인 부위에 형성하기 위하여 포토레지스트(16)를 도포하고(도 1b), 마스크를 이용하여 선택적으로 노광하며 현상액에 의해 부분적으로 포토레지스트(16)를 제거한다(도 1c). 이 경우 포토레지스트(16)는 네가티브형 또는 포지티브형 반응물질일 수 있으며, 포지티브형 포토레지스트의 경우는 노광된 부분이 현상되고, 네가티브형 포토레지스트는 노광되지 않은 부분이 현상되는 점에서 차이가 있다. 또한 이와 같은 공정에는 애싱(ashing), 열처리 등 통상적으로 행해지는 공정이 부가될 수 있다.
그런 다음 상기 식각액 조성물을 이용하여 구리/몰리브덴-티타늄 이중막 식각 공정을 수행한다. 도 1d는 구리막(14)이 식각된 상황을 도시한다. 계속해서 동일한 식각액에 의해 몰리브덴-티타늄막(12)이 식각된다(도 1e). 도 1e는 막 두께 등을 실제보다 과장하여 도시한 도면이다. 이러한 구리/몰리브덴-티타늄 이중막의 식각공정은 이 분야에서 공지의 방법에 따라 수행될 수 있으며, 침지, 스프레이 법 등이 있다. 식각 공정시 식각액의 온도는 약 30 내지 약 33℃일 수 있으며, 식각 시간은 통상 약 50초 내지 약 100초 동안 진행된다. 마지막으로 포토레지스트를 전면에서 제거하여 도 1f에 도시한 형상이 만들어진다.
이와 같이 구리막과 티타늄-몰리브덴의 세 가지 금속을 포함하는 이중막을 식각하는 한 실시 형태를 들어 본 발명의 식각 방법을 설명하였지만, 전술한 원리는 3개 이상의 다중막이나, 구리와 몰리브덴 또는 구리와 티타늄의 두 가지 금속으로 이루어진 경우, 또는 구리 및 구리 합금의 단일막인 경우에도 마찬가지로 적용할 수 있다.
상기 식각 방법으로 액정 표시 장치 및 반도체 소자 등을 제조할 수 있다. 이 경우, 기판과 구리 함유 금속막 사이에 반도체 구조물이 형성될 수 있다. 상기 반도체 구조물은 LCD, PDP 등의 표시장치용 반도체 구조물을 포함하는 것으로서 화학기상증착 등의 방법에 의한 절연막, 스퍼터링 등의 방법에 의한 도전성막, 비정질 또는 다결정 등의 실리콘막 등의 반도체막 중 하나 이상의 막을 포함하며, 포토리소그래피 공정, 식각 공정 등으로 제조한 구조물을 의미한다.
액정표시장치의 TFT의 구조는 기판상에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 포함하는 기판상에 게이트 절연층을 형성하는 단계; 상기 게이트 절연층 상에 반도체층을 형성하는 단계; 상기 반도체층 상에 소스 및 드레인 전극을 형성하는 단계; 및 상기 드레인 전극에 연결된 화소 전극을 형성하는 단계를 포함하며, 게이트 전극, 소스 및 드레인 전극, 화소 전극을 형성하는 방법은 상기 식각 방법을 통해 행할 수 있다. 즉, 상기한 구리 함유 금속막은 식각을 통하여 TFT-LCD의 게이트 배선 및 데이터 라인을 구성하는 소스/드레인 배선을 형성할 수 있다. TFT-LCD 소스/드레인 배선은 특히 그 저항이 문제되는 배선이므로 구리 함유 금속막, 특히 구리/몰리브덴-티타늄, 티타늄, 몰리브덴 다층막을 사용하고, 본 발명에 따른 식각액 조성물로 용이하게 식각하여 TFT-LCD의 대형화가 가능하다.
본 발명의 또 다른 측면에서는 전술한 식각 방법으로 제조하여 얻은 액정 표시 장치를 제공한다.
본 발명의 다른 또 하나의 측면에서는 전술한 방법으로 제조하여 얻은 반도체 소자를 제공한다.
[실시예]
이하 제조예와 실험예를 들어 본 발명을 더욱 상세하게 설명한다. 아래 실시예는 본 발명을 예시로써 상세하게 설명하기 위한 것이며, 어떠한 경우라도 본 발명의 범위를 제한하기 위한 의도가 아니다.
<제조예 1 내지 제조예 6>
본 발명의 식각 방법과 종래 기술의 식각 방법을 비교하기 위하여 하기 표 1에 나타낸 함량의 성분 및 잔량의 물을 포함하는 제조예 조성물들을 제조하였다. 표 1의 모든 성분 조성은 전체 조성물 중량을 기준으로 한 중량 백분율 단위이다.
H2O2 인산 KNO3 아미노테트라졸 HBF4 KF HF
제조예 1 15% 2.5% 0.5% 0.6% 0.1% 0.1% 0%
제조예 2 25% 2.5% 0.5% 0.6% 0.1% 0.1% 0%
제조예 3 10% 2.5% 0.5% 0.6% 0.1% 0.1% 0%
제조예 4 5% 2.5% 0.1% 0.6% 0.1% 0.1% 0%
제조예 5 15% 2.5% 0.5% 0.6% 0% 0% 0.4%
제조예 6 15% 2.5% 3.0% 0.6% 0% 0.5% 0%
유리 기판상에 화학기상증착에 의해 몰리브덴과 티타늄의 합금막(50:50) 및 구리막을 연속 증착하였다. 각 막의 두께는 몰리브덴-티타늄 합금막이 약 100 ~ 300Å, 구리막이 약 2000 ~ 3000Å이었다.
그런 다음 구리막/몰리브덴-티타늄막의 이중막을 선택적인 부위에 형성하기 위하여 포토레지스트를 도포하고, 마스크를 이용하여 선택적으로 노광하며 현상액에 의해 부분적으로 포토레지스트를 제거하였다. 그런 다음 상기 제조예 1에서 얻은 식각액 조성물을 이용하여 구리막/몰리브덴-티타늄막의 이중막 식각 공정을 수행하였다. 수행에 있어 식각 방식은 스프레이법으로 진행하였으며, 식각 공정시 식각액의 온도는 30℃, 식각 시간은 약 70초이었다. 육안으로 금속의 식각 종말점(End Point Detection (EPD))을 감지하여 시간에 따른 식각 속도(etching rage)를 얻었다. 식각 공정 후 린스 공정 및 건조 공정을 거친 다음 마지막으로 포토레지스트를 전면에서 제거하였다.
상기 공정에 의해 식각된 구리막/몰리브덴-티타늄막의 프로파일을 단면 주사 전자 현미경(SEM)(일본 히타치사 제품, 모델명 S-4200)을 사용하여 검사하였다.
상기 제조예 2에서 얻은 식각액 조성물을 사용하는 것을 제외하고는 상기 실시예 1과 동일한 방법으로 식각 공정을 수행하였으며, 식각 속도 및 단면 SEM으로 이중막의 프로파일을 얻었다.
상기 제조예 3에서 얻은 식각액 조성물을 사용하는 것을 제외하고는 상기 실시예 1과 동일한 방법으로 식각 공정을 수행하였으며, 식각 속도 및 단면 SEM으로 이중막의 프로파일을 얻었다.
상기 제조예 4에서 얻은 식각액 조성물을 사용하는 것을 제외하고는 상기 실시예 1과 동일한 방법으로 식각 공정을 수행하였으며, 식각 속도 및 단면 SEM으로 이중막의 프로파일을 얻었다.
[비교예1]
상기 제조예 5에서 얻은 식각액 조성물을 사용하는 것을 제외하고는 상기 실시예 1과 동일한 방법으로 식각 공정을 수행하였으며, 식각 속도 및 단면 SEM으로 이중막의 프로파일을 얻었다.
[비교예2]
상기 제조예 6에서 얻은 식각액 조성물을 사용하는 것을 제외하고는 상기 실시예 1과 동일한 방법으로 식각 공정을 수행하였으며, 식각 속도 및 단면 SEM으로 이중막의 프로파일을 얻었다.
상기 실시예 및 비교예에 따른 식각 공정에서의 식각 속도, CD 로스 평가, 테이퍼 앵글 평가, 테일 길이 평가 결과를 하기 표 2에 나타내었다.
식각 속도(Å/sec) CD 로스
(㎛)		 테이퍼 각
(°)		 테일 길이
(㎛)		 누적 처리 매수
(ppm)
구리 막 Mo-Ti막
실시예 1 75~80 8~10 0.515 50 0 6500
실시예 2 100~110 20~25 0.458 55 0.348 6500
실시예 3 70~75 20~25 0.304 40 0.241 6500
실시예 4 40~45 30~40 0.121 50 0.660 6500
비교예 1 50~55 20~25 0.212 55 0 2000
비교예 2 115~120 10~15 1.086 65 0 3000
식각 시간 경과에 따른 식각액의 안정성 평가 - 누적 처리 매수 측정
실제 구리 함유 금속막을 식각하면 시간이 지나면서 식각액 속에 구리 이온의 농도가 늘어나고, 이에 따른 하부 유리 기판의 오염이나 식각 프로파일 특성의 저하가 나타난다. 즉 식각이 진행되면서 식각액 내에 구리 이온이나 구리 금속 입자등의 구리 금속 농도가 늘어나고, 이 농도가 어느 한계를 넘어가면 식각 프로파일 특성이 양호한 테이퍼 프로파일로부터 불량한 프로파일로 바뀌게 된다. 이처럼 양호한 테이퍼 식각을 산출할 수 있는 구리 금속 성분의 식각액 내 최대치(즉 임계값)를 누적 처리 매수의 척도로 삼아 식각액의 시간 경과에 따른 식각 안정성을 평가한다. 상기 제조예 1 내지 6의 식각액에 대하여 식각 안정성의 평가를 다음과 같이 수행하였다. 상기 제조예 1에서 얻은 조성물에 구리 분말을 1000 ppm씩 첨가한 다음 4시간 동안 용해시켜 구리 첨가 식각액을 얻었다. 이 구리 첨가 식각액을 사용하여 상기 실시예 1과 동일한 방법으로 표 2로 나타낸 실험에서 사용한 것과 동일한 구리막/몰리브덴-티타늄막 기판(5 × 5 cm 크기)을 식각한 다음 식각 프로파일을 FE-SEM으로 분석하였다. 이렇게 하여 분석한 식각 프로파일이 테이퍼 프로파일로 양호한 경우는 다시 구리 분말을1000 ppm 더 가하여 상기 과정을 반복하였다. 상기 과정을 구리 분말 첨가량이 6000 ppm ~ 8000ppm이 될 때까지 반복하여 실시하였다. 식각 프로파일의 평가는 양호한 식각 프로파일을 얼마의 구리 성분 농도까지 유지할 수 있느냐를 중심으로 식각된 기판의 전자현미경 사진을 관찰함으로써 이루어졌다. 식각 프로파일의 품질 평가를 위하여 CD-로스, 테이퍼 각, 기판 하부의 잔막 유무, 언더컷(undercut) 불량 여부, 단차 불량 여부, 침식 불량 여부 등을 종합적으로 고려하였다.
초기 식각 프로파일(reference)(구리 분말을 첨가하지 않은 경우)과 비교하여 오염도가 증가함에 따라 프로파일이 변하는 시점에 투입된 구리 분말 함량을 계산하여, 기판의 사이즈에 따른 면적 및 적층된 구리막 두께를 대입하여, 역으로 누적 처리 매수를 산출하였다. 누적 처리 매수의 산출 과정에서 기판 크기는 고정된 것이 아니므로 구리 분말의 오염도에 따른 분석 결과를 통하여 상기 실시예 1의 식각액의 누적 처리 매수를 역산하게 되는 것이며, 그 결과를 하기 표 3에 나타내었다.
사용한 식각 조성물 누적 처리 매수(ppm)
제조예 1 6500
제조예 2 6500
제조예 3 6500
제조예 4 6500
제조예 5 2000
제조예 6 3000
본 발명의 식각 조성물에 의한 구리 함유 금속막의 식각 프로파일을 관찰하기 위하여 전자현미경으로 식각된 구리 함유 금속막을 살펴 보았다. 도 2 내지 도 7은 식각 조성물로 각각 제조예 1 내지 6의 식각액(즉 차례로 실시예 1 내지 4와 비교예 1, 2)을 사용하여 상기 표 3의 임계값(누적 처리 매수 ppm값) 범위 내의 구리 농도에서 식각한 구리 함유 금속막의 FE-SEM 사진이다. 도 2 내지 도 5에서 보듯이, 본 발명에 따른 식각액 조성물을 사용한 경우 유리 기판의 손상이 전혀 없고, 다중막이 일괄적으로 식각됨을 알 수 있다. 또한 상기 표 2에서 보듯이 본 발명에 따른 식각액 조성물을 사용한 경우 누적 처리 매수가 증가함을 알 수 있다.
반면에, 비교예의 경우 유리 기판의 손상이 관찰되며, 도 6과 같이 유리 기판이 식각되어 단차 및 도 7과 같이 하부막의 언더컷 불량을 확인할 수 있으며, 표 2에서 보는 바와 같이 누적처리매수가 감소함을 확인할 수 있다.
즉, 불화붕소산 대신 불화수소산을 사용한 비교예 1은 도 6에서 보는 바와 같이 유리 기판의 손상(Glass Attack)이 심하며, 표 2에서 보는 바와 같이 누적처리매수 또한 현저히 감소됨을 알 수 있다. 또한, 비교예 2에서와 같이 적어도 한 종류의 함불소 화합물의 조합물 함량이 본 발명에서 규정하는 범위 이내이지만 불화붕소산이 없는 경우는 식각 속도는 빠르지만 누적처리매수가 현저히 감소한다. 뿐만 아니라 식각 속도가 100 Å/sec보다 크면 식각 제어가 곤란하며, 데이터 오픈 불량 및 도 7에서 보는 바와 같이 하부막의 언더컷에 따른 불량률을 증가시켜 오히려 생산 수율을 감소시키게 된다.
따라서 표 2 및 도면에서 보는 바와 같이 본 발명에 따른 식각액 조성물은 특정 함량 범위의 불화붕소산을 포함함으로써 종래 기술과 비교시 유리 기판의 손상이 없고 누적 처리 매수가 크며, 이는 생산 수율과 직결되는 것이다.
이상에서 설명된 본 발명의 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 당업자에게 본 발명을 상세히 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위해 사용된 것이 아니다.
<도면의 주요 부분에 대한 부호의 설명>
10: 기판 12: 몰리브덴-티타늄 합금막
14: 구리막 16: 포토레지스트

Claims (10)

  1. 조성물 전체 중량 기준으로
    과산화수소 5.0 내지 30 중량%;
    인산 0.1 내지 7.0 중량%;
    칼륨 이온을 포함하는 산화 보조제 0.1 내지 3.0 중량%;
    아졸계 화합물 0.1 내지 3.0 중량%;
    불화붕소산(HBF4) 단독 또는 불화붕소산과 적어도 한 가지 다른 함불소 화합물의 조합물 0.11 내지 2.0 중량%; 및
    잔부의 물을 포함하는 구리 함유 금속막의 식각액 조성물.
  2. 제 1 항에 있어서, 상기 칼륨 이온을 포함하는 산화 보조제는 질산칼륨인 것을 특징으로 하는 식각액 조성물.
  3. 제 1항에 있어서,
    상기 함불소 화합물은 MgF2, H2SiF6, NaF, NaHF2, NH4F, NH4HF2, NH4BF4, KF, KHF2, AlF3 및 H2TiF6로 이루어지는 군으로부터 선택된 1종 이상인 것을 특징으로 하는 식각액 조성물.
  4. 제 3항에 있어서,
    상기 불화붕소산과 적어도 한 가지 다른 함불소 화합물의 조합물은 불화붕소산 0.01내지 1 중량%와 함불소 화합물 0.1 내지 1 중량%의 조성인 것을 특징으로 하는 식각액 조성물.
  5. 제 4항에 있어서,
    상기 다른 함불소 화합물은 불화칼륨인 것을 특징으로 하는 식각액 조성물.
  6. 제 1 항에 있어서,
    상기 구리 함유 금속막은 구리 또는 구리 합금으로 이루어진 단일막이거나, 구리 또는 구리 합금의 막에 더하여 몰리브덴과 티타늄 중 어느 하나 이상의 금속을 함유하는 막을 더 포함하는 다중막인 것을 특징으로 하는 식각액 조성물.
  7. 기판 상에 구리 함유 금속막을 증착하는 단계;
    상기 구리 함유 금속막에 포토레지스트 패턴을 형성하는 단계; 및
    제 1항 내지 제 6항 중 어느 한 항에 따른 식각액 조성물로 상기 구리 함유 금속막을 식각하는 단계를 포함하는 구리 함유 금속막 식각 방법.
  8. 제 7항에 있어서,
    상기 식각하는 단계를 침지 방식 또는 스프레이 방식으로 행하는 것을 특징으로 하는 식각 방법.
  9. 제 7항에 따른 방법으로 제조된 액정 표시 장치.
  10. 제 7항에 따른 방법으로 제조된 반도체 소자.
KR1020110060238A 2011-06-21 2011-06-21 금속 배선 식각액 및 이를 이용한 액정 표시 장치의 제조 방법 KR101770754B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110060238A KR101770754B1 (ko) 2011-06-21 2011-06-21 금속 배선 식각액 및 이를 이용한 액정 표시 장치의 제조 방법
CN201280030638.9A CN103635608A (zh) 2011-06-21 2012-06-15 金属配线蚀刻液及利用其的液晶显示装置的制造方法
PCT/KR2012/004717 WO2012177017A2 (ko) 2011-06-21 2012-06-15 금속 배선 식각액 및 이를 이용한 액정 표시 장치의 제조 방법
TW101121767A TW201313879A (zh) 2011-06-21 2012-06-18 用於金屬互連體之蝕刻劑以及使用其以製備液晶顯示元件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110060238A KR101770754B1 (ko) 2011-06-21 2011-06-21 금속 배선 식각액 및 이를 이용한 액정 표시 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120140481A true KR20120140481A (ko) 2012-12-31
KR101770754B1 KR101770754B1 (ko) 2017-08-24

Family

ID=47423061

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110060238A KR101770754B1 (ko) 2011-06-21 2011-06-21 금속 배선 식각액 및 이를 이용한 액정 표시 장치의 제조 방법

Country Status (4)

Country Link
KR (1) KR101770754B1 (ko)
CN (1) CN103635608A (ko)
TW (1) TW201313879A (ko)
WO (1) WO2012177017A2 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150045548A (ko) * 2013-10-18 2015-04-29 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
KR20150052396A (ko) * 2013-11-04 2015-05-14 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
US9127368B2 (en) 2013-11-21 2015-09-08 Samsung Display Co., Ltd. Etchant and method for manufacturing display device using the same
KR20170079522A (ko) * 2015-12-30 2017-07-10 삼영순화(주) 식각액 조성물 및 이를 이용한 반도체 장치의 제조 방법
WO2018164535A1 (ko) * 2017-03-09 2018-09-13 코닝 인코포레이티드 글라스 지지체에 의하여 지지되는 금속 박막의 제조방법
US11584683B2 (en) 2017-03-09 2023-02-21 Corning Incorporated Method of fabricating a metal thin film supported by a glass support

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103668209B (zh) * 2013-12-07 2016-01-20 江阴江化微电子材料股份有限公司 钛-铝-钛金属层叠膜用蚀刻液组合物
KR102368376B1 (ko) * 2015-09-22 2022-02-28 동우 화인켐 주식회사 금속막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
CN114774922B (zh) * 2022-04-01 2022-11-15 肇庆微纳芯材料科技有限公司 一种钼铝金属蚀刻液及其制备方法与蚀刻方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505328B1 (ko) * 2002-12-12 2005-07-29 엘지.필립스 엘시디 주식회사 구리 몰리브덴막에서 몰리브덴 잔사를 제거할 수 있는식각용액 및 그 식각 방법
KR20060024775A (ko) * 2003-05-12 2006-03-17 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 제2단계 구리 라이너 및 관련된 물질을 위한 ｃｍｐ조성물및 그 이용방법
KR101347499B1 (ko) * 2006-11-21 2014-01-07 동우 화인켐 주식회사 액정표시장치용 ｔｆｔ 어레이 기판의 제조방법
KR101619380B1 (ko) * 2009-05-14 2016-05-11 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 어레이 기판의 제조방법
KR101582946B1 (ko) * 2009-12-04 2016-01-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150045548A (ko) * 2013-10-18 2015-04-29 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
KR20150052396A (ko) * 2013-11-04 2015-05-14 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
US9127368B2 (en) 2013-11-21 2015-09-08 Samsung Display Co., Ltd. Etchant and method for manufacturing display device using the same
KR20170079522A (ko) * 2015-12-30 2017-07-10 삼영순화(주) 식각액 조성물 및 이를 이용한 반도체 장치의 제조 방법
WO2018164535A1 (ko) * 2017-03-09 2018-09-13 코닝 인코포레이티드 글라스 지지체에 의하여 지지되는 금속 박막의 제조방법
US11584683B2 (en) 2017-03-09 2023-02-21 Corning Incorporated Method of fabricating a metal thin film supported by a glass support

Also Published As

Publication number Publication date
WO2012177017A3 (ko) 2013-02-28
KR101770754B1 (ko) 2017-08-24
CN103635608A (zh) 2014-03-12
WO2012177017A2 (ko) 2012-12-27
TW201313879A (zh) 2013-04-01

Similar Documents

Publication Publication Date Title
KR101770754B1 (ko) 금속 배선 식각액 및 이를 이용한 액정 표시 장치의 제조 방법
TWI572745B (zh) 用於含銅金屬薄膜之蝕刻劑組成物以及使用其之蝕刻方法
JP5023114B2 (ja) 液晶表示装置の銅及び銅／モリブデンまたは銅／モリブデン合金電極用の食刻組成物
KR102048022B1 (ko) 금속막 식각액 조성물 및 이를 이용한 식각 방법
KR102009250B1 (ko) 표시장치의 제조방법 및 이에 이용되는 구리계 금속막/금속 산화물막의 식각액 조성물
TWI524428B (zh) 液晶顯示器用之陣列基板及其製造方法以及蝕刻銅系金屬層之方法及其蝕刻劑組成物
KR102137013B1 (ko) 표시장치용 어레이 기판의 제조방법
KR102269327B1 (ko) 식각액 조성물 및 액정표시장치용 어레이 기판의 제조방법
KR102400343B1 (ko) 금속막 식각액 조성물 및 이를 사용한 표시장치용 어레이 기판의 제조방법
KR20160002312A (ko) 식각 조성물, 식각 방법 및 전자 소자
KR102142421B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20170089315A (ko) 표시장치용 어레이 기판의 제조방법
KR102269325B1 (ko) 몰리브덴 함유 금속막의 식각액 조성물 및 이를 이용한 액정표시 장치용 어레이 기판의 제조방법
KR102310093B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR102639571B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20130018531A (ko) 액정표시장치용 어레이 기판의 제조방법
KR101381482B1 (ko) 식각액 조성물 및 이를 이용한 금속 패턴 형성방법
KR102412260B1 (ko) 몰리브덴 함유 금속막의 식각액 조성물 및 이를 이용한 액정표시 장치용 어레이 기판의 제조방법
KR101170382B1 (ko) 박막 트랜지스터 액정표시장치용 식각조성물
KR102310094B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20220051612A (ko) 식각액 조성물 및 이를 이용한 표시장치용 어레이 기판의 제조방법
KR102368356B1 (ko) 식각액 조성물 및 액정표시장치용 어레이 기판의 제조방법
KR102310096B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR102310097B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR102092912B1 (ko) 액정 표시 장치용 어레이 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant