TWI437107B - Display device - Google Patents

Display device Download PDF

Info

Publication number
TWI437107B
TWI437107B TW099101239A TW99101239A TWI437107B TW I437107 B TWI437107 B TW I437107B TW 099101239 A TW099101239 A TW 099101239A TW 99101239 A TW99101239 A TW 99101239A TW I437107 B TWI437107 B TW I437107B
Authority
TW
Taiwan
Prior art keywords
layer
film
alloy
tightness
display device
Prior art date
Application number
TW099101239A
Other languages
English (en)
Other versions
TW201040291A (en
Inventor
Hiroshi Goto
Aya Miki
Katsufumi Tomihisa
Mototaka Ochi
Takashi Onishi
Toshihiro Kugimiya
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of TW201040291A publication Critical patent/TW201040291A/zh
Application granted granted Critical
Publication of TWI437107B publication Critical patent/TWI437107B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C23C14/025—Metallic sublayers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

顯示裝置
本發明係有關具備使用於液晶顯示器或有機電激發光顯示器等之顯示裝置的Cu合金膜之顯示裝置，詳細而言係有關具備對於與玻璃基板等之透明基板之緊密性等優越之Cu合金膜之顯示裝置。
對於由液晶顯示器所代表之顯示裝置的配線，至目前為止係使用鋁(Al)合金膜。但隨著顯示裝置之大型化及高畫質化發展，因配線電阻為大而引起之信號延遲及電力損失之問題有明顯化。因此，作為配線材料，較Al為低電阻的銅(Cu)則被注目。對於Al的電阻率乃2.5×10-6 Ω‧cm而言，Cu的電阻率乃為低之1.6×10-6 Ω‧cm。
但，Cu係與玻璃基板的緊密性為低，而有產生剝離的問題。在特別是可以廉價成為大面積化之鈉鈣玻璃基板(將矽酸、碳酸鈉、石灰作為主要原料之玻璃基板)中，經由含於該玻璃基板中的Na等之鹼金屬元素的擴散(移動)，成為配線材料的剝落之問題。另外，與玻璃基板的緊密性為低之故，Cu係有為了加工成配線形狀之濕蝕刻困難之問題。因此，提案有為了提昇Cu與玻璃基板之緊密性的各種技術。
例如，專利文獻1~3係揭示有於Cu配線和玻璃基板之間，介入存在鉬(Mo)或鉻(Cr)等高融點金屬層而謀求緊密性之提昇的技術。但在此等技術中，將高融點金屬層進行成膜之工程則增加，進而顯示裝置之製造成本也增大。更且，為了層積Cu與高融點金屬(Mo等)之異種金屬，於進行濕蝕刻時，有在Cu與高融點金屬之界面產生腐蝕之虞。另外，在此等異種金屬中，因對於蝕刻率產生差之故，有產生無法將配線剖面形成為期望的形狀(例如錐度為45~60°程度之形狀)的問題。更且，高融點金屬，例如Cr的電阻率(12.9×10-6 Ω‧cm)係較Cu為高，而經由配線阻抗之信號延遲或電力損失乃成為問題。
專利文獻4係揭示有於Cu配線和玻璃基板之間，作為緊密層而介入存在鎳或鎳合金與高分子系樹脂膜之技術。但在此技術中，在顯示器(例如，液晶面板)之製造時的高溫退火工程，樹脂膜則產生劣化，而有緊密性下降之虞。
專利文獻5係揭示有於Cu配線和玻璃基板之間，作為緊密層而介入存在氮化銅之技術。但氮化銅本身並非為安定之化合物。因此，在此技術中，在顯示器(例如，液晶面板)之製造時的高溫退火工程，N原子則作為N2 氣體而加以釋放，配線膜則產生劣化，有緊密性下降之虞。
[專利文獻]
專利文獻1：日本特開平7-66423號公報
專利文獻2：日本特開平8-8498號公報
專利文獻3：日本特開平8-138461號公報
專利文獻4：日本特開平10-186389號公報
專利文獻5：日本特開平10-133597號公報
本發明係著眼於上述情事而作為之構成，其目的乃提供具備具有與透明基板高的緊密性，及低電阻率之Cu合金膜的顯示裝置。
本發明係有關下記(1)~(7)。
(1)一種顯示裝置，屬於於透明基板上，具有與透明基板直接接觸之顯示裝置用Cu合金膜的顯示裝置，其中，前述Cu合金膜係具有：含有將選自Zn、Ni、Ti、Al、Mg、Ca、W、Nb及Mn所成的群之至少一種元素，合計含有2~20原子%之Cu合金而成之第一層(Y)；和純Cu所成之第二層(X)、或將Cu做為主成分之Cu合金，由較前述第一層(Y)電阻率低之Cu合金成為實質之第二層(X)的層積構造；前述第一層(Y)乃與前述透明基板接觸之顯示裝置。
(2)如第(1)項記載之顯示裝置，其中，前述第一層(Y)之膜厚乃10nm以上100nm以下，對於Cu合金膜之全膜厚而言為60%以下。
(3)如第(1)或(2)項記載之顯示裝置，其中，前述第一層(Y)乃至少含有Mn，且前述第一層(Y)之膜厚乃10nm以上100nm以下。
(4)如第(1)或(2)項記載之顯示裝置，其中，前述第一層(Y)乃至少含有Zn或Ni，且前述第一層(Y)之膜厚乃20nm以上100nm以下。
(5)如第(1)至(4)任一項記載之顯示裝置，其中，前述第一層(Y)乃至少含有Mn，且前述第一層(Y)之膜厚TM (nm)，和Mn的含有量M(原子%)乃滿足TM ≧230M-1.2 之關係。
(6)如第(1)至(5)任一項記載之顯示裝置，其中，前述Cu合金膜乃以250℃以上，進行5分鐘以上熱處理者。
(7)如第(1)至(6)任一項記載之顯示裝置，其中，前述透明基板之材料乃鈉鈣玻璃。
本發明之顯示裝置係具備含有：包含對於與透明基板之緊密性優越之特定元素的Cu合金所成之第一層(Y)，和純Cu、或較前述第一層(Y)電阻率低之Cu合金所成之第二層(X)的層積構成之Cu合金膜(配線膜)之故，可實現與透明基板之高緊密性，和作為Cu合金膜全體之低電阻率雙方。對於緊密性，係特別將第一層(Y)之合金元素作為Mn之後，經由適當地控制第一層(Y)之膜厚與在第一層(Y)之Mn的含有量之時，更能達成良好之緊密性。另外，使用於本發明之Cu合金膜係特別是對於在使用廉價之鈉鈣玻璃基板時所產生之鈉離子等之擴散(移動)的耐性(耐移動性)非常優越之故，作為具備鈉鈣玻璃基板之顯示裝置用之配線材料，極為適當所使用。更且，使用於本發明之Cu合金膜係同種之純Cu或Cu合金之層積構造之故，對於蝕刻速度並無極端的差，而如使用上述Cu合金膜，圖案形成則為容易，可進行對於形狀優越之微細加工者。
本發明之顯示裝置係屬於於透明基板上，具有與透明基板直接接觸之顯示裝置用Cu合金膜的顯示裝置，特徵乃前述Cu合金膜係具有：含有將選自Zn、Ni、Ti、Al、Mg、Ca、W、Nb及Mn所成的群之至少一種元素，合計含有2~20原子%之Cu合金而成之第一層(Y)；和純Cu、或較前述第一層(Y)電阻率低之Cu合金所成之第二層(X)的層積構造；前述第一層(Y)乃與前述透明基板接觸者。
在本發明中，與透明基板直接接觸之第一層(Y)係由含有貢獻於緊密性提昇之合金元素的Cu合金加以構成，由此，與透明基板的緊密性則提昇。另一方面，層積於前述第一層(Y)上之第二層(X)係由電阻率低的元素(純Cu，或具有與純Cu相同程度之低電阻率的Cu合金)加以構成，由此，謀求Cu合金膜全體之電阻率的降低。即，經由作為在本發明所規定之上述層積構造之時，將電阻率比較於Al為低之Cu本來的特性，有效地發揮至最大限度之同時，且亦可消解為Cu缺點之與透明基板的低緊密性者。
在本發明中，構成第二層(X)之「較第一層(Y)電阻率低之Cu合金」係呈比較於由含有緊密性提昇元素之Cu合金所構成之第一層(Y)，電阻率為低地，適當地控制合金元素的種類及/或含有量即可。電阻率為低的元素(大概等同純Cu合金低的元素)係參照記載於文獻之數值等，可從公知的元素容易地做選擇。但即使為電阻率高的元素，如減少含有量(大約0.05~1原子%程度)，亦可降低電阻率之故，可適用於第二層(X)之上述合金元素係未必限定於電阻率低的元素。具體而言，例如理想使用Cu-0.5原子% Ni、Cu-0.5原子% Zn、Cu-0.3原子% Mn等。另外，可適用於第二層(X)之上述合金元素係亦可含有氧氣或氮氣之氣體成分，例如Cu-O或Cu-N等。
然而，較第一層(Y)電阻率低之Cu合金係含有上述可適用之元素，剩餘部分乃Cu及不可避免之不純物。
以下，對於最具特徵之第一層(Y)而詳細說明本發明。
[關於第一層(Y)]
在上述Cu合金膜中，第一層(Y)係與透明基板直接接觸，由將選自Zn、Ni、Ti、Al、Mg、Ca、W、Nb及Mn所成的群之至少一種元素(緊密性提昇元素)，合計含有2~20原子%之Cu合金而加以構成。此等元素係可單獨含有，而亦可倂用2種以上。單獨含有之情況係單獨的量，如滿足上述範圍即可，而含有2種以上之情況係合計量，如滿足上述範圍即可。此等元素係作為對於Cu金屬固溶，但對於Cu氧化膜未固溶之元素而選擇者。此等元素乃固溶之Cu合金，經由成膜過程之熱處理等而加以氧化時，認為上述元素係擴散而濃化於晶界或界面，經由該濃化層，與透明基板的緊密性則提昇。經由如此之濃化層之形成，即使未介入存在阻障金屬而將Cu合金膜，與透明基板直接連接，亦可確保充分之緊密性。其結果，可防止液晶顯示器之灰階顯示等之顯示性能的劣化。
上述之緊密性提昇元素之中，理想乃Mn、Ni，更理想乃Mn。Mn係因發現到在上述之界面的濃化現象非常強的元素。即，Mn係經由Cu合金成膜時或成膜後之熱處理(例如，包含在將SiN膜之絕緣膜成膜之工程，顯示裝置之製造過程的熱過程)，從膜的內側朝外側(與透明基板之界面等)移動。朝界面之Mn的移動係經由熱處理之氧化所生成之Mn氧化物乃成為驅動力而更加以促進。其結果，於與基板的界面，形成Cu-Mn之反應層(以下，稱作「Mn反應層」，認為與基板之緊密性有顯著提昇(參照後述之圖15的照片)。
如此之Mn反應層係理想為在經由濺鍍法(詳細後述之)之Cu合金成膜後，經由以約250℃以上進行5分鐘以上的加熱處理而得到。因經由如此之加熱處理，容易擴散濃化合金元素於界面。
然而，上述之加熱處理，係亦可以Mn反應層等之上述濃化層的形成為目的，而亦可Cu合金膜形成後之熱過程(例如，將SiN膜等之保護膜進行成膜之工程)為滿足前述溫度‧時間者。
上述元素的含有量係作為2原子%以上。在上述元素的含有量未達2原子%中，與透明基板的緊密性不充分而無法得到滿足之特性。雖在後述之實施例有敘述，但例如上述元素的含有量少0.5%程度之情況，亦有經由條件而得到良好之緊密性的情況，但缺乏再現性。因此，本發明中，亦考慮再現性，而將上述元素的含有量之下限值作為2原子%以上。由此，未因測定條件等而經常得到良好的緊密性。另一方面，當上述元素的含有量超過20原子%時，Cu合金膜(配線膜)本身(第一層+第二層)之電阻率變高之外，配線之蝕刻時產生殘渣之故，細微加工則變為困難。如上述，從緊密性的觀點，上述元素的含有量之理想下限值係3原子%，更理想為4原子%。另外，從電阻率等之觀點，理想的上限值係12原子%，更理想為10原子%，又理想為8.0原子%，而又理想為4.0原子%(特別是3.5原子%)。
上述元素的理想含有量係嚴格來說，經由元素的種類而有所差異。因經由元素的種類，緊密性及對於電阻之負荷(影響)有所差異。例如，Mn乃3原子%以上12原子%以下為佳，更理想為4原子%以上10原子%以下。另外，Zn的情況係2原子%以上10原子%以下為佳。
構成上述第一層(Y)之Cu合金係含有上述元素，剩餘的部份乃Cu及不可避免之不純物。
構成上述第一層(Y)之Cu合金係更加地將Fe及/或Co，合計(單獨的情況係單獨的量)含有在0.02~1.0原子%之範圍亦可，由此，低電阻率與透明基板之高緊密性乃更向上提昇。理想之含有量係0.05原子%以上0.8原子%以下，更理想為0.1原子%以上0.5原子%以下。
在上述Cu合金膜中，第二層(X)係形成於上述第一層(Y)之上方(正上方)，由純Cu，或將較前述第一層(Y)電阻率低之Cu做為主成分之Cu合金加以構成。經由設置如此之第二層(X)之時，可控制Cu合金膜全體之電阻率。
然而，將Cu做為主成分係指構成材料的元素之中，Cu的質量或原子數最多者，從電阻的觀點，Cu乃實質90原子%以上為佳。
如此使用於本發明之Cu合金膜係經由作為組成不同之第二層(X)與第一層(Y)之層積構成之時，發揮所期望之特性，但對於為了更有效地發揮此等特性，特別是控制第一層(Y)之膜厚而為有效。具體而言，上述第一層(Y)的膜厚乃10nm以上，對於Cu合金膜全體膜厚[第二層(X)與第一層(Y)之膜厚]而言，作為60%以下為佳。由此，得到低電阻率與高緊密性之外，更有效地發揮微細加工性。更理想為第一層(Y)的膜厚乃20nm以上，對於Cu合金膜全體膜厚而言，作為50%以下。
然而，第一層(Y)的膜厚上限係如主要考慮配線膜本身的電阻率而作適宜決定即可，而100nm以下為佳，80nm以下更佳。另外，對於Cu合金膜全體膜厚而言之第一層(Y)的比率下限亦無特別加以限定，但考慮與透明基板之緊密性提昇時，大概作為15%為佳。
上述第一層(Y)的膜厚係嚴格來說，經由含有於第一層(Y)之元素的種類而有所差異。因經由元素的種類，緊密性及對於電阻而言之影響而有所不同。例如，上述第一層(Y)乃至少含有Mn之情況，前述膜厚之下限乃10nm以上為佳，更理想為20nm以上。另外，Mn情況之前述膜厚的上限係100nm以下為佳，更佳為80nm以下，又更佳為50nm以下。另外，上述第一層(Y)乃至少含有Ni或Zn之情況，前述膜厚之下限乃20nm以上為佳，更理想為30nm以上，上限係100nm以下為佳，更佳為80nm以下。
另外，上述第一層(Y)乃至少含有Mn和Ni或Zn雙方之情況，前述膜厚之下限乃10nm以上為佳，更理想為20nm以上，上限係100nm以下為佳，更佳為80nm以下。
然而，Cu合金膜全體(第二層(X)+第一層(Y))的膜厚係大概200nm以上500nm以下為佳，而250nm以上400nm以下更佳。
然而，關於緊密性，對於經由上述之第一層(Y)的形成，為了最大限度地發揮與透明基板之緊密性提昇效果，並非個別控制上述緊密性提昇元素之含有量與第一層(Y)的膜厚，而相互賦予關連而控制為佳。如根據本發明者之實驗結果，與基板之緊密性係因了解到與存在於第一層(Y)之緊密性提昇元素的總量緊密地關連。具體而言，例如，上述元素的含有量少之情況係可加厚第一層(Y)之膜厚，另一方面，第一層(Y)的膜厚為薄之情況係進行增加上述元素之含有量等之控制為佳。
具體而言，例如，作為緊密性提昇元素而使用Mn之情況，為了效率佳地形成對於緊密性的提升有效地作用之上述Mn反應層，第一層(Y)的膜厚TM (nm)，和Mn的含有量M(原子%)係滿足TM ≧230M-1.2 的關係為佳，而當為TM ＜230M-1.2 時，無法將為了形成Mn反應層之充分的Mn量，從第一層(Y)加以供給，而緊密性乃成為不充分(參照後述之實施例)，而就緊密性而言，只要滿足上述要件，第一層(Y)的膜厚TM 係亦可為厚，但如前述，當膜厚TM 過厚時，膜全體的電阻則下降之故，實際上，考慮緊密性與電阻率之平衡而適當地控制膜厚TM 的範圍為佳。
為了與透明基板之緊密性更提昇，上述第一層(Y)係更含有氧亦可。經由導入適量的氧於與透明基板接觸之第一層(Y)之時，認為於與基板的界面，介入存在有含有特定量的氧之氧含有層，於與基板之間形成有堅固的結合(化學性結合)，緊密性則提昇。
為了充分發揮上述作用，含於上述第一層(Y)中之理想的氧量乃0.5原子%以上，更理想為1原子%以上，又更理想為2原子%以上，特別理想為4原子%以上。另一方面，氧量過剩，緊密性過為提昇時，在進行濕蝕刻之後，殘留有殘渣，而濕蝕刻性則下降。另外，當氧量成為過剩時，Cu合金膜全體的電阻則提昇。考慮此等觀點，含於上述第一層(Y)中之氧量係理想為30原子%以下，更理想為20原子%以下，又更理想為15原子%以下，特別理想為10原子%以下。
如此氧含有第一層(Y)係在以濺鍍法將第一層(Y)進行成膜時，經由供給氧氣而得到。作為氧氣供給源，除氧(O2 )之外，可使用含有氧原子之氧化氣體(例如，O3 等)。具體而言，對於第一層(Y)之成膜時，使用添加氧於通常使用在濺鍍法之處理氣體的混和氣體，對於第二層(X)之成膜時，未添加氧而使用處理氣體，進行濺鍍法即可。第二層(X)係因從電阻率減低之觀點，未含有氧者為佳。作為上述處理氣體，對於代表性而言，可舉出稀有氣體(例如，氙氣，氬氣)，理想為氬氣。另外，於第一層(Y)之成膜時，如使處理氣體中的氧氣量變化，可形成氧含有量不同之複數的基底層。
上述第一層(Y)中的氧量係可經由佔處理氣體中之氧氣之混合比率而變化之故，如因應欲導入之氧量，適宜適當地改變上述混合比率即可。例如，在形成第一層(Y)時，處理氣體(氬氣等)中的氧濃度係作為1體積%以上20體積%以下者為佳。
如在後述之實施例所驗證地，上述之Cu合金膜係對於與玻璃基板所代表之透明基板的緊密性優越。使用於本發明之玻璃基板的材料係如為使用於顯示裝置之構成，並無特別加以限定，例如可舉出無鹼玻璃、高應變點玻璃、鈉鈣玻璃等。特別是如根據本發明，為使用鈉鈣玻璃時之課題，因對於鈉離子的擴散之耐性(耐移動性)極為優越之故，可取代高價之無鹼玻璃，將廉價之鈉鈣玻璃作為基板材料而適當地利用。
使用於本發明之Cu合金膜係對於與透明基板的緊密性優越之故，作為與透明基板直接接觸的配線膜及電極用的膜而適當地利用。如根據例如有關後述之圖1之顯示裝置的實施形態，可於與信號線一體之源極電極與接觸於透明導電膜之汲極電極，或閘極電極，適用上述Cu合金膜。
上述Cu合金膜係亦可作為與薄膜電晶體(TFT)之半導體層(非晶形矽，或多結晶矽)直接接觸之配線用或電極(源極-汲極電極)的膜而適當地利用。將Cu直接與TFT的半導體層接觸時，Cu係與半導體層同時在緊密性差上，容易在半導體層之Si與Cu之間產生相互擴散，而有TFT特性下降之問題之故，以往係介入存在前述之Mo或Cr等之高融點金屬膜(阻障金屬層)。對此，構成上述第一層(Y)之Cu合金係亦對於與半導體層之緊密性優越之故，可採用於半導體層上，直接設置構成上述第一層(Y)之Cu合金，於其上方設置構成前述第二層(X)之純Cu或Cu合金的層積構成。由此，即使未介入存在阻障金屬層，亦可防止上述之相互擴散，可確保與半導體層之高緊密性之同時，亦可實現低電阻率。另外，圖案形成容易，亦可進行對於形狀優越之微細加工者。
對於將使用於本發明之Cu合金膜，連接於TFT之半導體層，除上述以外，在由電漿氮化法等將半導體層表面進行氮化處理之後，依序形成構成上述第一層(Y)之Cu合金，和構成前述第二層(X)之純Cu或Cu合金亦可。即，從半導體層側而視，亦可作為氮化處理半導體層/第一層(Y)/第二層(X)之三層構造，經由此，可與半導體層之高緊密性，且同時可確保低電阻率。
或者除上述之外，在由電漿氮化法等將半導體層表面進行氮化處理之後，再次將半導體層進行成膜，於其上方，依序形成構成上述第一層(Y)之Cu合金，和構成前述第二層(X)之純Cu或Cu合金亦可。即，從半導體層側而視，亦可作為氮化處理半導體層/半導體層/第一層(Y)/第二層(X)之四層構造，經由此，亦可確保與上述同樣的特性。
或者除上述之外，與透明基板的情況同樣，在以濺鍍法將上述第一層(Y)的Cu合金膜進行成膜時，控制氧氣而形成氧含有第一層(Y)，於與半導體層之界面，介入存在含有氧的氧含有層之方法亦為有用，經由此亦實現與上述相同的特性。即，從半導體層側而視，亦可作為半導體層/氧含有第一層(Y)/第二層(X)之三層構造。然而，其半導體層係如上述，將表面進行氮化處理亦可。或者，將如此表面進行氮化處理之半導體層與未進行氮化處理之半導體層加以層積亦可。含於氧含有第一層(Y)之理想氧量等係如前述所述。
前述層積構造所成之Cu合金膜係經由濺鍍法而形成為佳。具體而言，亦可經由濺鍍法而將構成上述第一層(Y)之材料進行成膜，形成第一層(Y)之後，於其上方，經由濺鍍法而將構成上述第二層(X)之材料進行成膜，形成第二層(X)，作為層積構成。由如此作為，形成Cu合金層膜之後，進行特定的圖案化之後，將剖面形狀，從覆蓋性的觀點，理想為加工成錐度45~60°程度之錐狀為佳。
如使用濺鍍法，可將與濺鍍標靶略相同之組成的Cu合金膜進行成膜。因此，經由調整濺鍍標靶的組成之時，可調整Cu合金膜之組成。濺鍍標靶的組成係亦可使用不同組成之Cu合金標靶而作調整，或者，經由將合金元素的金屬覆晶於純Cu標靶而進行調整亦可。
然而，在濺鍍法中，成膜之Cu合金膜之組成與濺鍍標靶的組成之間，有僅產生些偏移。但其偏移係大約數原子%以內。因此，如將濺鍍標靶的組成，在即使最大而亦控制在±10原子%之範圍內，可將所期望之組成的Cu合金膜進行成膜。
對於將使用在本發明之Cu合金膜適用於半導體層上，作為源極‧汲極電極等而使用之情況，為了更有效地控制與摻雜非晶形矽之相互擴散，如前述，將摻雜非晶形矽的表面進行氮化，以及，更於其上方再次層積摻雜非晶形矽，或者採用經由濺鍍法而將構成上述第一層(Y)之材料進行成膜時，添加氧而進行等之相互擴散控制法亦為有用。
以下，將圖1所示之TFT陣列基板的製造工程概略，沿著圖2~圖9的工程圖加以說明。在此，作為開關元件所形成之薄膜電晶體，係例示將氫化非晶形矽作為半導體層而使用之非晶形矽TFT。本發明並不限定於此，使用多結晶矽亦可。另外，圖1係底閘極構造之TFT陣列基板的例，但並不限於此，例如亦可適用於頂閘極構造之TFT陣列基板。
首先，於玻璃基板1a，以濺鍍法等之手法，例如將膜厚100nm程度之Cu合金薄膜所成之第一層(Y)進行成膜，並於其上部，將純Cu，或較第一層電阻率低之Cu合金薄膜(膜厚100nm程度)所成之第二層(X)，由濺鍍法等，以合計200nm程度之膜厚加以成膜，經由圖案化所得到之Cu合金層積配線膜之時，形成閘極電極26與掃描線25(圖2)。此時，後述之閘極絕緣膜的覆蓋性呈成為良好地，Cu合金層積配線膜係將其周緣蝕刻成錐度約45~60°程度之錐狀為佳。
接著，如圖3所示，例如經由電漿CVD法等，例如將膜厚約300nm程度之閘極絕緣膜(氮化矽膜：SiNx )27，以基板溫度350℃程度加以形成。接著，如圖4所示，經由將閘極電極26作為光罩之背面曝光，將氮化矽膜(SiNx )進行圖案化，形成通道保護膜。更且，於其上方，連續膜厚150nm程度之氫化非晶形矽膜(a-Si：H)，和摻雜膜厚50nm程度的P之n+ 型氫化非晶形矽膜(n+ a-Si：H)，以基板溫度300℃程度加以成膜。
接著，如圖5所示，以乾蝕刻圖案化氫化非晶形矽膜(a-Si：H)與n+ 型氫化非晶形矽膜(n+ a-Si：H)。並且，如圖6所示，將膜厚100nm程度之Cu合金薄膜所成之第一層(Y)進行成膜，並於其上部，將純Cu，或較第一層電阻率低之Cu合金薄膜(膜厚100nm程度)所成之第二層(X)，經由濺鍍法等，以合計200nm程度之膜厚加以層積成膜，經由以濕蝕刻將此層積膜進行圖案化之時，形成與信號線一體之源極電極28，和接觸於ITO透明導電膜之汲極電極29。更且，將源極電極28與汲極電極29作為光罩，經由乾蝕刻去除通道保護膜(SiNx )上之n+ 型氫化非晶形矽膜(n+ a-Si：H)。
接著，如圖7所示，以電漿CVD裝置，將氮化矽膜(SiNx )30，呈成為膜厚300nm程度地進行成膜，形成保護膜。此時之成膜溫度係例如以250℃程度加以進行為佳。並且，於其氮化矽膜(SiNx )30，形成連接孔32。更且，如圖8所示，歷經經由氧電漿灰化之聚合物除去工程，例如進行使用非胺系剝離液之光阻劑31的剝離處理之後，將經由氧電漿灰化生成之Cu氧化膜，以氫氟酸去除。
最後，如圖9所示，例如將150nm程度之ITO透明導電膜，以室溫經由濺鍍法而加以成膜，進行經由濕蝕刻之圖案化而形成畫素電極(ITO透明導電膜)5時，TFT陣列基板則完成。
如根據此製造工程，得到(i)閘極電極乃直接與玻璃基板，以高緊密性加以形成、(ii)源極‧汲極電極乃與摻雜非晶形矽，以高緊密性加以形成(iii)、ITO透明導電膜(畫素電極)5與經由Cu合金層積膜所形成之汲極電極乃直接加以接觸、(iv)對於連結至閘極電極之掃描線的TAB部分，亦直接接觸ITO透明導電膜之TFT陣列基板。
實施例
以下，舉出實施例而更具體地說明本發明，但本發明係未經由以下的實施例而被限制，亦在可符合上述、下述之範圍，可加上適宜變更而實施，此等均包含於本發明之技術範圍。
實施例1
(試料之製作)
在本實施例中，對於由下述作為製作之表1試料(No.3~35)，調查構成第一層(Y)之Cu合金的種類或含有量，以及第一層(Y)之厚度，對於電阻率或與玻璃基板之緊密性帶來的影響。
將作為第一層(Y)，包含表1所示之各種元素的Cu合金，和作為第二層(X)，由純Cu之層積構成所成之Cu合金膜，如以下所示，經由濺鍍法而加以製作。在表1中，No.3~16係作為構成第一層(Y)之元素而添加Mn的例、No.17係Bi添加例、No.18~21係Ni添加例、No.21~23係Zn添加例、No.24~25係Al添加例、No.26~27係Ti添加例、No.28~29係Mg添加例、No.30~31係Ca添加例、No.32~33係Nb添加例、No.34~35係W添加例。配線膜之厚度係在層積構造全體，作為一定約300nm。
濺鍍法條件係如以下。做為濺鍍裝置，係使用日本島津製作所製之商品名「HSM-552」，經由DC磁控濺鍍法(背壓：0.27×10-3 Pa以下、Ar氣壓：0.27Pa、Ar氣流：30sccm、濺鍍功率：DC260W、極間距離：50.4mm、基板溫度：室溫)，於玻璃基板(日本Corning公司製之#1737、尺寸係直徑50.8mm×厚度0.7mm)上，形成第一層(Y)之Cu合金膜(厚度係如表1所示)與第二層(X)之Cu金屬膜所成之層積配線膜。
更且，製作於玻璃基板(日本Corning公司製之#1737)上形成氧含有第一層(Y)之試料(No.36)。在此，氧含有第一層(Y)係將Ar與O2 之混合氣體，作為處理氣體而使用，經由將佔混合氣體之氧氣比率調整為10體積%之時而形成。
其他的成膜條件係如以下。
‧背壓：1.0×10-6 Torr以下
‧處理氣壓：2.0×10-3 Torr
‧處理氣體的流量：30sccm
‧濺鍍功率：3.2W/cm2
‧極間距離：50mm
‧基板溫度：室溫
‧成膜溫度：室溫
由上述作為所成膜之Cu合金膜的組成係使用ICP發光分光分析裝置(日本島津製作所製之ICP發光分光分析裝置「ICP-8000型」，進行定量分析而加以確認。
為做比較，準備於純Cu之上下具有阻障金屬層之試料(No.1)，及只由純Cu所成之試料(No.2)。
使用上述各試料，做成如以下，調查Cu合金膜本身的電阻及與玻璃基板之緊密性。
‧電阻之測定
將形成於玻璃基板(日本Corning公司製之#1737、尺寸係直徑101.6mm×厚度0.7mm)上之各Cu合金層積配線膜，經由光微影法與濕蝕刻，加工成線寬100μm、線長10mm之電阻評估用圖案。此時，作為濕蝕刻，係使用硫酸：硝酸：醋酸=50：10：10之混酸所成之混合液。並且，使用枚葉式CVD裝置，加熱基板，以350℃實施30分鐘真空熱處理(真空度：0.27×10-3 Pa以下)，經由直流四探針法，以室溫測定此真空熱處理後之電阻。
在本實施例1中，電阻之合格與否判斷基準係將以往之Cu系材料的電阻率3.5μΩ‧cm相當以下者作為合格(○)，將超過其值者作為不合格(×)。
‧與玻璃基板之緊密性的評估
將熱處理後(真空環境、以350℃進行0.5小時)之Cu合金膜的緊密性，由經由膠帶之剝離試驗進行評估。詳細而言，於Cu合金之成膜表面，以銑刀切成1mm間隔之棋盤格狀。接著，將日本住友3M製黑色聚酯膠帶(製品編號8422B)，牢固地貼合於上述成膜表面上，將上述膠帶之剝下角度保持成60°之同時，一舉將上述膠帶剝下，計算未經由上述膠帶而剝離之棋盤格之區隔數，求得與全區隔之比率(膜殘存率)。測定係進行3次，將3次之平均值作為各試料之膜殘存率。
在本實施例中，將經由膠帶之剝離率乃未達0~10%者判定為◎，將10%以上未達20%者判定為○，將20%以上者判定為×，將◎或○作為合格(與玻璃基板之緊密性良好)。
作為總合評估，將緊密性及電阻率合格者作為○，除此之外者作為×
將此等結果倂記於表1。
表1之中，10~12、14~16(以上，作為構成第一層(Y)之元素而添加Mn的例)、19~20(Ni添加例)、22~23(Zn添加例)、24~25(Al添加例)、26~27(Ti添加例)、28~29(Mg添加例)、30~31(Ca添加例)、32~33(Nb添加例)、34~35(W添加例)係均滿足本發明之要件之故，可達成低電阻率和與玻璃基板之高緊密性。
對此，No.2係只由純Cu所成的例，對於與玻璃基板之緊密性不佳。
No.3、4及5係均構成第一層(Y)之元素的含有量少的例，與玻璃基板之緊密性下降。
No.6、9、13係第一層(Y)之構成元素為Mn的例，但第一層(Y)的膜厚為薄之故，更且在No.6中，Mn量亦不足之故，與玻璃基板之緊密性下降。No.18、21係各使用Ni、Zn的例，但因低於使用Ni或Zn之情況的理想膜厚之故，緊密性則變為不充分。
No.7~8係第一層(Y)之構成元素乃Mn，含有量乃0.5原子%的例。在本實施例1中，顯示良好之緊密性，但在後述之實施例3的試驗中，Mn量乃0.5原子%之時，確認到緊密性為不充分，從未有再現性的情況，總合評估作為「×」的評估。
No.17係含有在本發明未規定之合金元素的Bi的例，看到與玻璃基板之緊密性降低及電阻率之增加。
No.36係第一層(Y)含有氧的例，即使Mn量較本發明所規定之範圍為少量，亦可實現良好之緊密性。
實施例2
在本實施例中，對於如下述所製作之試料(本發明例及比較例)，調查使用鈉鈣玻璃基板時之DC壓力試驗後及剝落試驗後之緊密性。DC壓力試驗係保持一定的距離，於電性分離之圖案間，加上一定的驅動電壓(直流，DC)之壓力，於圖案間，以保持一定的電場強度之狀態加以保持，檢查電極間之洩漏電流的變化，剝落或異物之形成等之外觀的檢查法。經由在恆溫恆濕之環境(溫度80℃、濕度80%)，加上較通常加上之電壓為高之電壓之時，作為可在短時間檢查，因在通常之面板動作所產生之電荷的移動而產生之配線上的異常之檢查法而為有用。在此，將以線寬10μm、30μm間隔，形成線及空間的圖案之梳形電極圖案，呈2個交互地重疊，將各線之間的間隔作為10μm，於單側加上0V，於單側加上40V之直流電壓，進行壓力試驗。
(1)　DC壓力試驗用樣品之製作
於鈉鈣玻璃基板(韓國SNP公司製之O玻璃，直徑50.8mm×厚度0.7mm)上，將作為第一層(Y)，Cu-Mn合金(Cu-2原子%Mn、膜厚100nm)，和作為第二層，純Cu(膜厚200nm)之層積構成所成之本發明例之Cu合金膜(全膜厚300nm)，經由記載於上述實施例1之濺鍍法而加以製作。為做比較，將純Cu單層膜(全膜厚300nm)及純Al單層膜(全膜厚300nm)，與上述同樣作為而加以製作。
接著，經由光微影法與濕蝕刻，加工成線寬10μm，裂縫寬幅10μm之梳形TEG圖案，得到圖10(a)及圖10(b)所示之DC壓力試驗用樣品。此時，作為濕蝕刻，係使用硫酸：硝酸：醋酸=50：10：10之混酸所成之混合液。接著，進行光阻劑剝離後，對於本發明例，係準備在氮環境下，以350℃進行30分鐘之加熱處理之樣品，對於比較例之純Cu膜及純Al膜，係準備未進行前述之加熱處理的樣品。
(2)　經由DC壓力試驗之緊密性評估
接著，對於各樣品，由以下作為而進行DC壓力試驗。DC壓力之施加係使用半導體參數‧分析器(日本Agilent Technologies公司製之Agilent 4156C)，在80℃之加熱環境下，如圖10(a)及圖10(b)所示，於梳形TEG圖案的一方之墊片，施加DC40V(陽極電極)，將另一方的墊片作為接地(GND)(陰極電極)。施加時間作為5小時，評估在DC壓力施加前後之各種薄膜與鈉鈣玻璃基板之緊密性。緊密性之評估係使用光學顯微鏡(接物鏡100倍，接目鏡10倍)，進行觀察在任意的觀察視野(300μm×400μm)之膜的剝離之有無，當看到有剝離者作為×，未看到剝離者作為○。
(3)經由膠帶剝落試驗之緊密性評估
於DC壓力施加後之樣品的表面上，將使用於前述之實施例1之日本住友3M公司製之84222B膠帶，牢固地貼合，與上述實施例1同樣作為，進行(60度剝離試驗)剝離試驗時，與上述同樣作為，經由光學顯微鏡觀察，調查有無膜剝離而進行評估。
將此等結果示於圖11(a)~(c)、圖12(a)~(c)、圖13(a)~(c)。於圖11(a)~(c)，顯示使用本發明例之Cu-Mn合金膜(350℃之加熱處理後)時之結果、於圖12(a)~(c)，顯示比較例(純Cu、未進行加熱處理、進行成膜)之結果、於圖13(a)~(c)，顯示比較例(Al-Nd合金、未進行加熱處理、進行成膜)之結果。
使用本發明例之Cu-Mn合金膜時係如圖11(a)~(c)所示，在DC壓力試驗後及剝落試驗後之雙方，未看到膜剝離。
對此，使用純Cu(參照圖12(a)~(c))時係在於DC壓力試驗後進行剝落試驗後，看到膜剝離。
詳細而言，如圖12(c)所示，膜剝離係只在陰極電極側產生。因而，其膜剝離係堆斷經由來自鈉鈣玻璃的鈉離子的移動者。對於使用本發明例之Cu-Mn合金膜時，未產生膜剝離係推斷因於與鈉鈣玻璃之界面，形成Mn-Si-O層，作為鈉離子之移動阻障而發揮機能。
另外，如圖13(a)~(c)所示，使用Al-Nd合金，保持成膜未進行加熱處理之情況，亦在於DC壓力試驗後進行剝落試驗後，產生有膜剝離。
實施例3
在本實施例中，將第一層(Y)之構成元素作為Mn，Mn之含有量與第一層(Y)的膜厚乃對於與玻璃基板之緊密性及電阻率帶來的影響，做更詳細的調查。
(1)與玻璃基板之緊密性的評估
對於玻璃基板，使用日本Corning公司製之EAGLE2000(尺寸係直徑4英吋×厚度0.7mm)者，及第一層(Y)之膜厚係在5~100nm間使其變化，第二層(X)之膜厚係作為一定之500nm者以外，係與實施例1同樣作為，於玻璃基板上形成第一層(Y)與第二層(X)之層積膜。成膜後，更加地使用CVD裝置，在1Pa之氮環境下，以320℃進行5分鐘的熱處理。接著，於成膜表面，以銑刀切成1mm間隔之5×5棋盤格狀，將日本住友3M公司製8422B膠帶，牢固地貼合於成膜表面，與基板的角度呈成為90°地一舉將膠帶剝下。在本實施例中，即使一個區塊如剝離，亦作為不合格(×)，將未有一個剝離之情況作為合格(○)。
將結果示於表2，及圖14。
從表2，圖14，對於為了提昇第一層(Y)與玻璃基板之緊密性，係相互控制在第一層(Y)之Mn量與第一層(Y)之膜厚之情況則為有效，由Mn量少之情況係增加膜厚，膜厚薄之情況係增加Mn量者，可解讀緊密性提昇之傾向。此傾向係可由TM ≧230M-1.2 之關係式來整理，於滿足前述關係式之情況，得到良好之緊密性。然而，在實施例1之緊密性的評估中，將經由膠帶之剝離率未達0~10%者，全部評價為◎，另一方面，在本實施例3中，即使一個如有剝離，亦作為不合格(×)之評價，實施例3者成為較實施例1為嚴格之評估。即，在實施例1◎之評估之中，滿足上述TM ≧230M-1.2 之構成(表1之No.12、15~16)係相當於連一個都未剝離的例，而未滿足上述關係式之構成(表1之No.10、11、14)係相當於在未達剝離率10%之限度而剝離的例。
圖15係Mn量：10原子%，第一層(Y)之膜厚：20nm情況之玻璃基板與第一層(Y)之介面的TEM照片。在圖15中，於前述界面，觀察Mn反應層。更且，圖16(a)~(c)係顯示經由TEM-EDX而分析膜的深度方向之濃度曲線的結果之圖表、圖16(a)係分析第一層(Y)乃Cu-4Mn、厚度300nm，未有第二層(X)情況之膜的深度方向之濃度曲線的結果、圖16(b)係分析第一層(Y)乃Cu-4Mn、厚度50nm，第二層(X)乃純Cu、厚度500nm(熱處理條件係320℃、5分鐘)情況之膜的深度方向之濃度曲線的結果、圖16(c)係分析第一層(Y)乃Cu-4Mn、厚度20nm，第二層(X)乃純Cu、厚度500nm(熱處理條件係320℃、5分鐘)情況之膜的深度方向之濃度曲線的結果。如根據圖16(a)~(c)，了解到在滿足TM ≧230M-1.2 之關係式的圖16(a)與圖16(b)中，Mn、Si及O乃在與玻璃的界面附近檢測出高濃度，而在未滿足上述關係式之圖16(c)中，在與玻璃的界面附近，幾乎未檢測到Mn。
(2)電阻之測定
使用與上述緊密性評估用之試料同樣的試料，與實施例1同樣作為而測定電阻。電阻率係經由直流四探針測定法，測定Cu合金膜之片狀電阻，換算為電阻率而求得。其結果，了解到在本實施例3中，電阻率係顯示均可實用之範圍的低電阻率。
實施例4
在本實施例中，對於如下述所製作之試料，調查濕蝕刻性。通常，在層積構造之試料中，因在基底層與上層，蝕刻速率不同之故，對於比較於上層，基底層的蝕刻速率較快之情況，於配線底部產生有基蝕。因此，在本實施例中，作為經由基蝕量而評估濕蝕刻性。
首先，將作為第一層(Y)，含有表3所示之各種元素的Cu合金，與作為第二層(X)，純Cu所成之Cu合金膜，呈成為各顯示於表3之膜厚地加以成膜以外，係與實施例3同樣作為，於玻璃基板上，形成第一層(Y)與第二層(X)之層積膜。
對於上述試料而言，經由光微影法，將Cu合金膜，形成為具有10μm寬度之線與空間的圖案之後，使用混酸蝕刻液(磷酸：硝酸：水的體積比=75：5：20)而進行蝕刻。由掃描型電子顯微鏡(SEM)觀察蝕刻後之試料的配線剖面，測定基蝕量。其結果，在表3之任一試料，基蝕量乃0.5μm以下，了解到可達成良好之濕蝕刻性。另外，對於蝕刻部的殘渣，在經由光學顯微鏡之觀察(觀察倍率：400倍)而確認時，在任一的試料，均未產生有殘渣。
實施例5
在本實施例中，作為在Cu合金之合金元素而使用Zn，對於如下述所製作之試料，檢討成膜後，及成膜後在真空環境中，以350℃進行30分鐘熱處理情況之緊密性，以及電阻率。
在本實施例中，作為Cu合金膜，使用以單層將Cu-Zn合金膜進行300nm成膜之試料。在本發明之Cu合金膜係具有第一層(Y)與第二層(X)之層積構造的構成，但經由想定第一層(Y)之Cu合金的組成之單層構造的Cu合金膜，檢討與玻璃基板之緊密性，以及電阻率之情況，係在確認在層積構造之第一層(Y)之合金元素的緊密性提昇效果，以及層積構造之Cu合金膜的電阻率之傾向上而為有用。
試料係作為濺鍍標靶而使用純Cu，將Zn之純金屬晶片進行覆晶之時，以單層將所期望之組成Cu-Zn合金膜進行300nm成膜而製作。另外，經由作為比較用而使用純Cu之濺鍍標靶之時，亦製作將純Cu合金膜進行成膜之材料。試料製作之其他條件係與實施例1相同。
對於如上述所製作之試料，測定與玻璃基板之緊密性，以及Cu合金膜之電阻率。
對於與玻璃基板之緊密性，測定成膜後馬上，及成膜後在真空環境中，以350℃進行30分鐘熱處理情況之緊密性。緊密性的測定係將膠帶剝下的角度作為90°以外，係與實施例1相同作為。
對於電阻率，係以和實施例1同樣要領，將電阻評估用圖案進行加工，測定成膜後馬上，及以350℃、400℃、450℃各溫度進行30分鐘熱處理之後的電阻率。
將緊密性的結果示於圖17、18，將電阻率的結果示於圖19。
由圖17、18，了解到經由在成膜後實施熱處理之時，緊密性則提昇。另外，在熱處理後，經由將Zn含有約2原子%之時，了解到可實現約80%以上之高緊密性。
由圖19，了解到伴隨Zn的添加量之增加，Cu合金膜的電阻率乃上升，但經由實施熱處理之時，可實現在實用上可充分使用之低電阻率。
由圖17~19之結果，明確了解Cu合金膜中的合金元素量增加時，雖然緊密性提昇，但電阻率則增加，但經由作為將添加特定量以上之合金元素的Cu合金層，作為基底層，將上層作為純Cu等之層積構造之時，可使上述之緊密性的提升與電阻率之降低並存。另外，更加地經由調整Cu合金基底層之膜厚之時，可控制緊密性與電阻率之平衡。
將本申請專利，參照特定之實施形態，已做過詳細說明，該業者可在不脫離本發明之精神與範圍，做各種變更或加上各種修正。
本申請專利係依據2009年1月16日申請之日本專利申請(日本特願2009-008264)、2009年7月27日申請之日本專利申請(日本特願2009-174690)、2009年12月8日申請之日本專利申請(日本特願2009-278377)，其內容係作為參照導引於此。
[產業上之可利用性]
本發明之顯示裝置係具備含有：包含對於與透明基板之緊密性優越之特定元素的Cu合金所成之第一層(Y)，和純Cu、或較前述第一層(Y)電阻率低之Cu合金所成之第二層(X)的層積構成之Cu合金膜(配線膜)之故，可實現與透明基板之高緊密性，和作為Cu合金膜全體之低電阻率雙方。對於緊密性，係特別將第一層(Y)之合金元素作為Mn之後，經由適當地控制第一層(Y)之膜厚與在第一層(Y)之Mn的含有量之時，更能達成良好之緊密性。另外，使用於本發明之Cu合金膜係特別是對於在使用廉價之鈉鈣玻璃基板時所產生之鈉離子等之擴散(移動)的耐性(耐移動性)非常優越之故，作為具備鈉鈣玻璃基板之顯示裝置用之配線材料，極為適當所使用。更且，使用於本發明之Cu合金膜係同種之純Cu或Cu合金之層積構造之故，對於蝕刻速度並無極端的差，而如使用上述Cu合金膜，圖案形成則為容易，可進行對於形狀優越之微細加工者。
1a．．．玻璃基板
5．．．透明導電膜(畫素電極ITO膜)
25．．．掃描線
26．．．閘極配線(閘極電極)
27．．．閘極絕緣膜
28．．．源極配線(源極電極)
29．．．汲極配線(汲極電極)
30．．．氮化矽膜(保護膜)
31．．．光阻劑
32．．．連接孔
(X)．．．第二層
(Y)．．．第一層
圖1乃顯示本發明之一實施例所示之薄膜電晶體(TFT)之構造的剖面說明圖。
圖2乃依階段說明有關實施例之TFT陣列基板之製造工程的剖面說明圖。
圖3乃依階段說明有關實施例之TFT陣列基板之製造工程的剖面說明圖。
圖4乃依階段說明有關實施例之TFT陣列基板之製造工程的剖面說明圖。
圖5乃依階段說明有關實施例之TFT陣列基板之製造工程的剖面說明圖。
圖6乃依階段說明有關實施例之TFT陣列基板之製造工程的剖面說明圖。
圖7乃依階段說明有關實施例之TFT陣列基板之製造工程的剖面說明圖。
圖8乃依階段說明有關實施例之TFT陣列基板之製造工程的剖面說明圖。
圖9乃依階段說明有關實施例之TFT陣列基板之製造工程的剖面說明圖。
圖10(a)乃使用於實施例之DC應力試驗之TEG圖案的光學顯微鏡照片、圖10(b)乃模式性地顯示其TEG圖案的圖。
圖11(a)乃使用Cu-Mn合金(350℃退火後)時之DC應力試驗前的光學顯微鏡照片、圖11(b)乃使用Cu-Mn合金(350℃退火後)時之DC應力試驗後的光學顯微鏡照片、圖11(c)乃對於使用Cu-Mn合金(350℃退火後)時之DC應力試驗後的材料而言，進行剝落試驗後的光學顯微鏡照片。
圖12(a)乃使用純Cu(保持成膜)時之DC應力試驗前的光學顯微鏡照片、圖12(b)乃使用純Cu(保持成膜)時之DC應力試驗後的光學顯微鏡照片、圖12(c)乃對於使用純Cu(保持成膜)時之DC應力試驗後的材料而言，進行剝落試驗後的光學顯微鏡照片。
圖13(a)乃使用Al-Nd合金(保持成膜)時之DC應力試驗前的光學顯微鏡照片、圖13(b)乃使用Al-Nd合金(保持成膜)時之DC應力試驗後的光學顯微鏡照片、圖13(c)乃對於使用Al-Nd合金(保持成膜)時之DC應力試驗後的材料而言，進行剝落試驗後的光學顯微鏡照片。
圖14乃顯示第一層(Y)之Mn含有量(原子%)及第一層之膜厚(nm)乃對於緊密性帶來的影響之圖表。
圖15乃顯示在本發明之實施例的第一層(Y)與玻璃基板之界面狀態的TEM照片。
圖16(a)乃顯示第一層(Y)為Cu-4Mn，厚度300nm，未有第二層(X)情況之第一層(Y)與玻璃基板的界面附近之濃度曲線圖表、圖16(b)乃顯示第一層(Y)為Cu-4Mn，厚度50nm，第二層(X)為純Cu，厚度500nm(熱處理條件係320℃，5分鐘)之情況之第一層(Y)與玻璃基板的界面附近之濃度曲線圖表、圖16(c)乃顯示第一層(Y)為Cu-4Mn，厚度20nm，第二層(X)為純Cu，厚度500nm(熱處理條件係320℃，5分鐘)之情況之第一層(Y)與玻璃基板的界面附近之濃度曲線圖表。
圖17乃顯示在實施例5之合金元素(Zn)的含有量，和成膜之後的緊密性關係圖表。
圖18乃顯示在實施例5之合金元素(Zn)的含有量，和熱處理後的緊密性關係圖表。
圖19乃顯示在實施例5之合金元素(Zn)的含有量及熱處理溫度，和電阻率的關係圖表。
1a．．．玻璃基板
5．．．透明導電膜(畫素電極ITO膜)
25．．．掃描線
26．．．閘極配線(閘極電極)
27．．．閘極絕緣膜
28．．．源極配線(源極電極)
29．．．汲極配線(汲極電極)
(X)．．．第二層
(Y)．．．第一層

Claims (7)

  1. 一種顯示裝置用Cu合金膜，形成於透明基板上之顯示裝置用Cu合金膜，其特徵乃前述Cu合金膜係具有：含有將選自Zn、Ni、Al、Mg、Ca、W、Nb及Mn所成的群之至少一種元素，合計含有2~20原子%之Cu合金而成之第一層(Y)；和純Cu所成之第二層(X)、或將Cu做為主成分之Cu合金，由較前述第一層(Y)電阻率低之Cu合金成為實質之第二層(X)的層積構造；前述第一層(Y)乃與前述透明基板接觸，且含於前述第一層(Y)之合金元素為Zn或Ni之時，前述第一層(Y)之膜厚為20nm以上100nm以下，含於前述第一層(Y)之合金元素為Zn或Ni以外之元素之時，前述第一層(Y)之膜厚為10nm以上100nm以下。
  2. 如申請專利範圍第1項記載之顯示裝置用Cu合金膜，其中，對於濕蝕刻性優異者。
  3. 如申請專利範圍第1項記載之顯示裝置用Cu合金膜，其中，前述第一層(Y)之膜厚乃對於Cu合金膜之全膜厚而言為60%以下。
  4. 如申請專利範圍第1項記載之顯示裝置用Cu合金膜，其中，前述第一層(Y)乃至少含有Mn，且前述第一層(Y)之膜厚TM (nm)，和Mn的含有量M(原子%)乃滿 足TM ≧230M-1.2 之關係。
  5. 如申請專利範圍第1項記載之顯示裝置用Cu合金膜，其中，前述Cu合金膜乃以250℃以上，進行5分鐘以上熱處理者。
  6. 如申請專利範圍第1項記載之顯示裝置用Cu合金膜，其中，前述透明基板之材料乃鈉鈣玻璃。
  7. 一種顯示裝置，其特徵係具有記載於如申請專利範圍第1~6項記載之任一項之顯示裝置用Cu合金膜者。
TW099101239A 2009-01-16 2010-01-15 Display device TWI437107B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009008264 2009-01-16
JP2009174690 2009-07-27
JP2009278377A JP4567091B1 (ja) 2009-01-16 2009-12-08 表示装置用Ｃｕ合金膜および表示装置

Publications (2)

Publication Number Publication Date
TW201040291A TW201040291A (en) 2010-11-16
TWI437107B true TWI437107B (zh) 2014-05-11

Family

ID=42339890

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099101239A TWI437107B (zh) 2009-01-16 2010-01-15 Display device

Country Status (6)

Country Link
US (1) US8482189B2 (zh)
JP (1) JP4567091B1 (zh)
KR (1) KR101230758B1 (zh)
CN (1) CN102265323B (zh)
TW (1) TWI437107B (zh)
WO (1) WO2010082637A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102473732B (zh) 2009-07-27 2015-09-16 株式会社神户制钢所 布线结构以及具备布线结构的显示装置
JP2012027159A (ja) * 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
JP2012180540A (ja) 2011-02-28 2012-09-20 Kobe Steel Ltd 表示装置および半導体装置用Ａｌ合金膜
JP2012211378A (ja) * 2011-03-31 2012-11-01 Kobe Steel Ltd Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
JP5171990B2 (ja) * 2011-05-13 2013-03-27 株式会社神戸製鋼所 Ｃｕ合金膜および表示装置
JP5524905B2 (ja) 2011-05-17 2014-06-18 株式会社神戸製鋼所 パワー半導体素子用Ａｌ合金膜
JP2013084907A (ja) 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
EP2733235B1 (en) 2011-09-30 2017-05-03 JX Nippon Mining & Metals Corporation Sputtering target and manufacturing method therefor
JP5613143B2 (ja) * 2011-12-06 2014-10-22 株式会社神戸製鋼所 タッチパネルセンサー用Ｃｕ合金配線膜、及びタッチパネルセンサー
TWI537400B (zh) * 2011-12-06 2016-06-11 神戶製鋼所股份有限公司 觸控面板感測器用銅合金配線膜及其之製造方法、以及觸控面板感測器、以及濺鍍靶
JP5912046B2 (ja) * 2012-01-26 2016-04-27 株式会社Ｓｈカッパープロダクツ 薄膜トランジスタ、その製造方法および該薄膜トランジスタを用いた表示装置
JP6288915B2 (ja) * 2012-04-26 2018-03-07 三菱電機株式会社 表示装置
JP6140970B2 (ja) 2012-10-12 2017-06-07 三菱電機株式会社 表示装置およびその製造方法
CN103219389B (zh) 2013-03-21 2016-03-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN104685977B (zh) * 2013-05-13 2016-09-28 株式会社爱发科 装载装置及其制造方法
JP5805708B2 (ja) * 2013-06-05 2015-11-04 株式会社神戸製鋼所 タッチパネルセンサー用配線膜、およびタッチパネルセンサー
US20160345425A1 (en) * 2014-02-07 2016-11-24 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Wiring film for flat panel display
TWI740908B (zh) 2016-03-11 2021-10-01 南韓商三星顯示器有限公司 顯示設備
JP2017208533A (ja) * 2016-05-13 2017-11-24 株式会社神戸製鋼所 積層配線膜および薄膜トランジスタ素子
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
WO2018123955A1 (ja) * 2016-12-28 2018-07-05 三井金属鉱業株式会社 配線構造及びその製造方法、スパッタリングターゲット材、並びに酸化防止方法
KR102121262B1 (ko) * 2017-01-20 2020-06-10 도판 인사츠 가부시키가이샤 표시 장치 및 표시 장치 기판
WO2018189965A1 (ja) * 2017-04-13 2018-10-18 株式会社アルバック 液晶表示装置、有機ｅｌ表示装置、半導体素子、配線膜、配線基板、ターゲット
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
CN109055808A (zh) * 2018-10-26 2018-12-21 浙江星康铜业有限公司 一种铜锌合金
CN113474311B (zh) 2019-02-21 2023-12-29 康宁股份有限公司 具有铜金属化贯穿孔的玻璃或玻璃陶瓷制品及其制造过程

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2733006B2 (ja) 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
JPH0766423A (ja) 1993-08-31 1995-03-10 Toshiba Corp 液晶表示装置用アレイ基板
JPH088498A (ja) 1994-06-21 1996-01-12 Canon Inc 配線構造、その製造方法および該配線構造を用いた画像形成装置
JP3048858B2 (ja) 1994-11-02 2000-06-05 シャープ株式会社 導電性薄膜を有する基板の製造方法
US6219125B1 (en) 1996-07-26 2001-04-17 Canon Kabushiki Kaisha Electrode plate, process for producing the plate, for an LCD having a laminated electrode with a metal nitride layer
JPH10133597A (ja) 1996-07-26 1998-05-22 Canon Inc 配線基板、該配線基板の製造方法、該配線基板を備えた液晶素子及び該液晶素子の製造方法
JPH10186389A (ja) 1996-12-24 1998-07-14 Canon Inc 配線基板、配線基板の製造方法及び該配線基板を用いた液晶素子
JP3365954B2 (ja) 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
JPH11337976A (ja) 1998-03-26 1999-12-10 Toshiba Corp 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置
JP4458563B2 (ja) 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP4663829B2 (ja) 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP4783525B2 (ja) 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
JP2003273109A (ja) 2002-03-14 2003-09-26 Advanced Display Inc Ａｌ配線用薄膜及びその製造方法並びにこれを用いた液晶表示装置
JP3940385B2 (ja) 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
JP2005158887A (ja) * 2003-11-21 2005-06-16 Dept Corp 回路基板及びその製造方法
JP2005166757A (ja) * 2003-11-28 2005-06-23 Advanced Lcd Technologies Development Center Co Ltd 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置
JP2005303003A (ja) 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP4330517B2 (ja) 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4579709B2 (ja) 2005-02-15 2010-11-10 株式会社神戸製鋼所 Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4542008B2 (ja) 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
US7683370B2 (en) 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
US7411298B2 (en) 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US7781767B2 (en) 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
CN101090123A (zh) * 2006-06-16 2007-12-19 台湾薄膜电晶体液晶显示器产业协会 具铜导线结构的薄膜晶体管及其制造方法
EP2051287A4 (en) 2006-08-10 2014-05-21 Ulvac Inc METHOD FOR FORMING A CONDUCTIVE FILM, THIN FILM TRANSISTOR, PANEL WITH THIN FILM TRANSISTOR AND METHOD FOR PRODUCING A THIN FILM TRANSISTOR
JP2008098611A (ja) 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
KR101043508B1 (ko) 2006-10-13 2011-06-23 가부시키가이샤 고베 세이코쇼 박막 트랜지스터 기판 및 표시 디바이스
JP2008127623A (ja) 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4377906B2 (ja) 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP4170367B2 (ja) 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP4355743B2 (ja) 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
EP2096666A4 (en) * 2006-12-28 2015-11-18 Ulvac Inc METHOD FOR PRODUCING A WIRING FOIL, TRANSISTOR AND ELECTRONIC DEVICE
JP4705062B2 (ja) 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
US7782413B2 (en) * 2007-05-09 2010-08-24 Tohoku University Liquid crystal display device and manufacturing method therefor
JP2009004518A (ja) 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
US20090001373A1 (en) 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP2009010052A (ja) 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
JP2009008770A (ja) 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP5143649B2 (ja) 2007-07-24 2013-02-13 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットおよびその製造方法
JP4611417B2 (ja) 2007-12-26 2011-01-12 株式会社神戸製鋼所 反射電極、表示デバイス、および表示デバイスの製造方法
JP5231282B2 (ja) 2008-02-22 2013-07-10 株式会社神戸製鋼所 タッチパネルセンサー
JP5432550B2 (ja) 2008-03-31 2014-03-05 株式会社コベルコ科研 Ａｌ基合金スパッタリングターゲットおよびその製造方法
WO2009123217A1 (ja) 2008-03-31 2009-10-08 株式会社神戸製鋼所 表示装置、その製造方法およびスパッタリングターゲット
JP5475260B2 (ja) 2008-04-18 2014-04-16 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
KR20100127290A (ko) 2008-04-23 2010-12-03 가부시키가이샤 고베 세이코쇼 표시 장치용 Ａｌ 합금막, 표시 장치 및 스퍼터링 타깃
CN102077323A (zh) 2008-07-03 2011-05-25 株式会社神户制钢所 配线结构、薄膜晶体管基板及其制造方法、以及显示装置
JP2010065317A (ja) 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるＣｕ合金膜

Also Published As

Publication number Publication date
KR101230758B1 (ko) 2013-02-06
KR20110105805A (ko) 2011-09-27
US20110273075A1 (en) 2011-11-10
TW201040291A (en) 2010-11-16
US8482189B2 (en) 2013-07-09
JP4567091B1 (ja) 2010-10-20
CN102265323A (zh) 2011-11-30
JP2011048323A (ja) 2011-03-10
WO2010082637A1 (ja) 2010-07-22
CN102265323B (zh) 2014-03-12

Similar Documents

Publication Publication Date Title
TWI437107B (zh) Display device
TWI454373B (zh) Cu alloy film for display device and display device
TWI437697B (zh) Wiring structure and a display device having a wiring structure
TWI493623B (zh) Wiring construction and display device
JP6068327B2 (ja) 薄膜トランジスタおよびその製造方法
KR101408445B1 (ko) 배선 구조 및 그 제조 방법 및 배선 구조를 구비한 표시 장치
JP6077978B2 (ja) 薄膜トランジスタおよびその製造方法
TW201234433A (en) Wiring structure
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
TWI525702B (zh) The display device is configured with a wiring
JP2018174342A (ja) 積層配線膜および薄膜トランジスタ素子
JP5491947B2 (ja) 表示装置用Ａｌ合金膜
TW201214623A (en) Wiring structure, display device, and semiconductor device
JP2012109465A (ja) 表示装置用金属配線膜

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees