KR101230758B1

KR101230758B1 - 표시 장치용 구리 합금막

Info

Publication number: KR101230758B1
Application number: KR1020117016458A
Authority: KR
Inventors: 히로시 고또오; 아야 미끼; 가쯔후미 도미히사; 모또따까 오찌; 다까시 오오니시; 도시히로 구기미야
Original assignee: 가부시키가이샤 고베 세이코쇼
Priority date: 2009-01-16
Filing date: 2010-01-15
Publication date: 2013-02-06
Also published as: JP4567091B1; TWI437107B; KR20110105805A; CN102265323A; CN102265323B; JP2011048323A; US8482189B2; US20110273075A1; WO2010082637A1; TW201040291A

Abstract

본 발명은 투명 기판과의 높은 밀착성 및 낮은 전기 저항률을 갖는 Cu 합금막을 구비한 표시 장치를 제공한다. 본 발명은 투명 기판과 직접 접촉하는 표시 장치용 Cu 합금막이며, 상기 Cu 합금막은 Zn, Ni, Ti, Al, Mg, Ca, W, Nb 및 Mn으로 이루어지는 군으로부터 선택되는 적어도 1종의 원소를 합계 2 내지 20원자％ 포함하는 Cu 합금으로 이루어지는 제1 층(Y)과, 순Cu로 이루어지는 제2 층, 또는 Cu를 주성분으로 하는 Cu 합금이며 상기 제1 층(Y)보다도 전기 저항률이 낮은 Cu 합금으로 실질적으로 이루어지는 제2 층(X)을 포함하는 적층 구조를 갖고, 상기 제1 층(Y)이 상기 투명 기판과 접촉하고 있는 표시 장치에 관한 것이다.

Description

표시 장치용 구리 합금막 {COPPER ALLOY FILM FOR DISPLAY DEVICE}

본 발명은 액정 디스플레이나 유기 EL 디스플레이 등의 표시 장치에 사용되는 Cu 합금막을 구비한 표시 장치에 관한 것으로, 상세하게는 글래스 기판 등의 투명 기판과의 밀착성 등이 우수한 Cu 합금막을 구비한 표시 장치에 관한 것이다.

액정 디스플레이로 대표되는 표시 장치의 배선에는 지금까지 알루미늄(Al) 합금막이 사용되고 있다. 그러나, 표시 장치의 대형화 및 고화질화가 진행됨에 따라서, 배선 저항이 큰 것에 기인하는 신호 지연 및 전력 손실 등의 문제가 현재화되고 있다. 그로 인해 배선 재료로서, Al보다도 저저항인 구리(Cu)가 주목되고 있다. Al의 전기 저항률은 2.5×10^-6Ωㆍ㎝인 것에 비해, Cu의 전기 저항률은 1.6×10^-6Ωㆍ㎝로 낮다.

그러나, Cu는 글래스 기판과의 밀착성이 낮아, 박리된다고 하는 문제가 있다. 특히 저렴하고 대면적화가 가능한 소다라임 글래스 기판(규산, 소다회, 석회를 주된 원료로 하는 글래스 기판)에서는, 당해 글래스 기판 중에 포함되는 Na 등의 알칼리 금속 원소의 확산(마이그레이션)에 의한 배선 재료의 벗겨짐이 문제로 되고 있다. 또한, 글래스 기판과의 밀착성이 낮기 때문에, Cu는 배선 형상으로 가공하기 위한 습식 에칭이 곤란하다고 하는 문제가 있다. 따라서 Cu와 글래스 기판의 밀착성을 향상시키기 위한 다양한 기술이 제안되어 있다.

예를 들어, 특허 문헌 1 내지 3은 Cu 배선과 글래스 기판 사이에, 몰리브덴(Mo)이나 크롬(Cr) 등의 고융점 금속층을 개재시켜 밀착성의 향상을 도모하는 기술을 개시하고 있다. 그러나, 이들 기술에서는 고융점 금속층을 성막하는 공정이 증가하고, 표시 장치의 제조 비용이 증대된다. 또한, Cu와 고융점 금속(Mo 등)이라고 하는 이종 금속을 적층시키기 위해, 습식 에칭 시에 Cu와 고융점 금속의 계면에서 부식이 발생할 우려가 있다. 또한, 이들 이종 금속에서는 에칭 레이트에 차이가 발생하므로, 배선 단면을 바람직한 형상(예를 들어, 테이퍼 각이 45 내지 60° 정도인 형상)으로 형성할 수 없다고 하는 문제가 발생할 수 있다. 또한, 고융점 금속, 예를 들어 Cr의 전기 저항률(12.9×10^-6Ωㆍ㎝)은 Cu의 것보다도 높고, 배선 저항에 의한 신호 지연이나 전력 손실이 문제가 된다.

특허 문헌 4는 Cu 배선과 글래스 기판 사이에, 밀착층으로서 니켈 또는 니켈 합금과 고분자계 수지막을 개재시키는 기술을 개시하고 있다. 그러나, 이 기술에서는 표시 디스플레이(예를 들어, 액정 패널)의 제조 시에 있어서의 고온 어닐 공정에서 수지막이 열화되어, 밀착성이 저하될 우려가 있다.

특허 문헌 5는 Cu 배선과 글래스 기판 사이에, 밀착층으로서 질화구리를 개재시키는 기술을 개시하고 있다. 그러나, 질화구리 자체는 안정된 화합물이 아니다. 그로 인해, 이 기술에서는 표시 디스플레이(예를 들어, 액정 패널)의 제조 시에 있어서의 고온 어닐 공정에서 N 원자가 N₂ 가스로서 방출되고, 배선막이 열화되어 밀착성이 저하될 우려가 있다.

일본 특허 출원 공개 평7-66423호 공보 일본 특허 출원 공개 평8-8498호 공보 일본 특허 출원 공개 평8-138461호 공보 일본 특허 출원 공개 평10-186389호 공보 일본 특허 출원 공개 평10-133597호 공보

본 발명은 상기 사정을 착안하여 이루어진 것이며, 그 목적은 투명 기판과의 높은 밀착성 및 낮은 전기 저항률을 갖는 Cu 합금막을 구비한 표시 장치를 제공하는 데 있다.

본 발명은 하기 (1) 내지 (7)에 관한 것이다.

(1) 투명 기판 상에, 투명 기판과 직접 접촉하는 표시 장치용 Cu 합금막을 갖는 표시 장치이며,

상기 Cu 합금막은,

Zn, Ni, Ti, Al, Mg, Ca, W, Nb 및 Mn으로 이루어지는 군으로부터 선택되는 적어도 1종의 원소를 합계 2 내지 20원자％ 포함하는 Cu 합금으로 이루어지는 제1 층(Y)과,

순Cu로 이루어지는 제2 층(X), 또는 Cu를 주성분으로 하는 Cu 합금이며 상기 제1 층(Y)보다도 전기 저항률이 낮은 Cu 합금으로 실질적으로 이루어지는 제2 층(X)을 포함하는 적층 구조를 갖고,

상기 제1 층(Y)이 상기 투명 기판과 접촉하고 있는 표시 장치.

(2) 상기 제1 층(Y)의 막 두께가 10㎚ 이상 100㎚ 이하이고, Cu 합금막의 전체 막 두께에 대해 60％ 이하인 (1)에 기재된 표시 장치.

(3) 상기 제1 층(Y)이 적어도 Mn을 함유하고, 또한 상기 제1 층(Y)의 막 두께가 10㎚ 이상 100㎚ 이하인 (1) 또는 (2)에 기재된 표시 장치.

(4) 상기 제1 층(Y)이 적어도 Zn 또는 Ni를 함유하고, 또한 상기 제1 층(Y)의 막 두께가 20㎚ 이상 100㎚ 이하인 (1) 또는 (2)에 기재된 표시 장치.

(5) 상기 제1 층(Y)이 적어도 Mn을 함유하고, 상기 제1 층(Y)의 막 두께(T_M)(㎚)와, Mn의 함유량(M)(원자％)이, T_M≥230M^-1.2의 관계를 만족시키는 (1) 내지 (4) 중 어느 하나에 기재된 표시 장치.

(6) 상기 Cu 합금막은 250℃ 이상에서 5분간 이상 열처리한 것인 (1) 내지 (5) 중 어느 하나에 기재된 표시 장치.

(7) 상기 투명 기판의 재료가 소다라임 글래스인 (1) 내지 (6) 중 어느 하나에 기재된 표시 장치.

본 발명의 표시 장치는 투명 기판과의 밀착성이 우수한 소정의 원소를 포함하는 Cu 합금으로 이루어지는 제1 층(Y)과, 순Cu, 또는 상기 제1 층(Y)보다도 전기 저항률이 낮은 Cu 합금으로 이루어지는 제2 층(X)을 포함하는 적층 구성의 Cu 합금막(배선막)을 구비하고 있으므로, 투명 기판과의 높은 밀착성과, Cu 합금막 전체로서의 낮은 전기 저항률을 모두 실현할 수 있다. 밀착성에 대해서는, 특히 제1 층(Y)의 합금 원소를 Mn으로 한 후, 제1 층(Y)의 막 두께와 제1 층(Y)에 있어서의 Mn의 함유량을 적절하게 제어함으로써, 더욱 양호한 밀착성을 달성할 수 있다. 또한, 본 발명에 사용되는 Cu 합금막은 특히, 저렴한 소다라임 글래스 기판을 사용했을 때에 발생하는 나트륨 이온 등의 확산(마이그레이션)에 대한 내성(내마이그레이션성)이 매우 우수하므로, 소다라임 글래스 기판을 구비한 표시 장치용 배선 재료로서 극히 적절하게 사용된다. 또한, 본 발명에 사용되는 Cu 합금막은 동종의 순Cu 또는 Cu 합금의 적층 구조이므로, 에칭 속도에 극단적인 차가 없고, 상기 Cu 합금막을 사용하면, 패턴 형성이 용이하고, 형상이 우수한 미세 가공을 행할 수 있다.

도 1은 본 발명의 일 실시예를 도시하는 박막 트랜지스터(TFT)의 구조를 도시하는 단면 설명도이다.
도 2는 실시예에 관한 TFT 어레이 기판의 제조 공정을, 단계를 따라서 설명하는 단면 설명도이다.
도 3은 실시예에 관한 TFT 어레이 기판의 제조 공정을, 단계를 따라서 설명하는 단면 설명도이다.
도 4는 실시예에 관한 TFT 어레이 기판의 제조 공정을, 단계를 따라서 설명하는 단면 설명도이다.
도 5는 실시예에 관한 TFT 어레이 기판의 제조 공정을, 단계를 따라서 설명하는 단면 설명도이다.
도 6은 실시예에 관한 TFT 어레이 기판의 제조 공정을, 단계를 따라서 설명하는 단면 설명도이다.
도 7은 실시예에 관한 TFT 어레이 기판의 제조 공정을, 단계를 따라서 설명하는 단면 설명도이다.
도 8은 실시예에 관한 TFT 어레이 기판의 제조 공정을, 단계를 따라서 설명하는 단면 설명도이다.
도 9는 실시예에 관한 TFT 어레이 기판의 제조 공정을, 단계를 따라서 설명하는 단면 설명도이다.
도 10의 (a)는 실시예에 있어서의 DC 스트레스 시험에 사용한 TEG 패턴의 광학 현미경 사진이고, 도 10의 (b)는 그 TEG 패턴을 모식적으로 도시하는 도면이다.
도 11의 (a)는 Cu-Mn 합금(350℃ 어닐 후)을 사용했을 때의 DC 스트레스 시험 전의 광학 현미경 사진이고, 도 11의 (b)는 Cu-Mn 합금(350℃ 어닐 후)을 사용했을 때의 DC 스트레스 시험 후의 광학 현미경 사진이고, 도 11의 (c)는 Cu-Mn 합금(350℃ 어닐 후)을 사용했을 때의 DC 스트레스 시험 후의 재료에 대해 필링 시험을 행한 후의 광학 현미경 사진이다.
도 12의 (a)는 순Cu(성막 그대로)를 사용했을 때의 DC 스트레스 시험 전의 광학 현미경 사진이고, 도 12의 (b)는 순Cu(성막 그대로)를 사용했을 때의 DC 스트레스 시험 후의 광학 현미경 사진이고, 도 12의 (c)는 순Cu(성막 그대로)를 사용했을 때의 DC 스트레스 시험 후의 재료에 대해 필링 시험을 행한 후의 광학 현미경 사진이다.
도 13의 (a)는 Al-Nd 합금(성막 그대로)을 사용했을 때의 DC 스트레스 시험 전의 광학 현미경 사진이고, 도 13의 (b)는 Al-Nd 합금(성막 그대로)을 사용했을 때의 DC 스트레스 시험 후의 광학 현미경 사진이고, 도 13의 (c)는 Al-Nd 합금(성막 그대로)을 사용했을 때의 DC 스트레스 시험 후의 재료에 대해 필링 시험을 행한 후의 광학 현미경 사진이다.
도 14는 제1 층(Y)의 Mn 함유량(원자％) 및 제1 층의 막 두께(㎚)가 밀착성에 미치는 영향을 나타내는 그래프이다.
도 15는 본 발명의 실시예에 있어서의 제1 층(Y)과 글래스 기판의 계면의 상태를 도시하는 TEM 사진이다.
도 16의 (a)는 제1 층(Y)이 Cu-4Mn, 두께 300㎚이고, 제2 층(X)이 없는 경우의 제1 층(Y)과 글래스 기판의 계면 근방의 농도 프로파일을 나타내는 그래프이고, 도 16의 (b)는 제1 층(Y)이 Cu-4Mn, 두께 50㎚이고, 제2 층(X)이 순Cu, 두께 500㎚(열처리 조건은 320℃, 5분간)인 경우의 제1 층(Y)과 글래스 기판의 계면 근방의 농도 프로파일을 나타내는 그래프이고, 도 16의 (c)는 제1 층(Y)이 Cu-4Mn, 두께 20㎚이고, 제2 층(X)이 순Cu, 두께 500㎚(열처리 조건은 320℃, 5분간)인 경우의 제1 층(Y)과 글래스 기판의 계면 근방의 농도 프로파일을 나타내는 그래프이다.
도 17은 제5 실시예에 있어서의 합금 원소(Zn)의 함유량과, 성막 직후의 밀착성의 관계를 나타내는 그래프이다.
도 18은 제5 실시예에 있어서의 합금 원소(Zn)의 함유량과, 열처리 후의 밀착성의 관계를 나타내는 그래프이다.
도 19는 제5 실시예에 있어서의 합금 원소(Zn)의 함유량 및 열처리 온도와, 전기 저항률의 관계를 나타내는 그래프이다.

본 발명의 표시 장치는 투명 기판 상에, 투명 기판과 직접 접촉하는 표시 장치용 Cu 합금막을 갖는 표시 장치이며, 상기 Cu 합금막은,

순Cu, 또는 상기 제1 층(Y)보다도 전기 저항률이 낮은 Cu 합금으로 이루어지는 제2 층(X)을 포함하는 적층 구조를 갖고,

상기 제1 층(Y)이 상기 투명 기판과 접촉하고 있는 점에 특징이 있다.

본 발명에 있어서, 투명 기판과 직접 접촉하는 제1 층(Y)은 밀착성 향상에 기여하는 합금 원소를 포함하는 Cu 합금으로 구성되어 있고, 이에 의해 투명 기판과의 밀착성이 향상된다. 한편, 상기 제1 층(Y) 상에 적층되는 제2 층(X)은 전기 저항률이 낮은 원소(순Cu, 또는 순Cu와 동일한 정도의 저전기 저항률을 갖는 Cu 합금)로 구성되어 있고, 이에 의해 Cu 합금막 전체의 전기 저항률의 저감을 도모하고 있다. 즉, 본 발명에서 규정하는 상기 적층 구조로 함으로써, 전기 저항률이 Al에 비해 낮다고 하는 Cu 본래의 특성을 유효하게 최대한으로 발휘시키면서, 또한 Cu의 결점이었던 투명 기판과의 저밀착성도 해소할 수 있다.

본 발명에 있어서, 제2 층(X)을 구성하는 「제1 층(Y)보다도 전기 저항률이 낮은 Cu 합금」은 밀착성 향상 원소를 포함하는 Cu 합금으로 구성되어 있는 제1 층(Y)에 비해 전기 저항률이 낮아지도록, 합금 원소의 종류 및/또는 함유량을 적절하게 제어하면 좋다. 전기 저항률이 낮은 원소(대략, 순Cu 합금 정도로 낮은 원소)는 문헌에 기재된 수치 등을 참조하여, 공지의 원소로부터 용이하게 선택할 수 있다. 단, 전기 저항률이 높은 원소라도, 함유량을 적게 하면(대략 0.05 내지 1원자％ 정도) 전기 저항률을 저감시킬 수 있으므로, 제2 층(X)에 적용 가능한 상기 합금 원소는 전기 저항률이 낮은 원소로 반드시 한정되지 않는다. 구체적으로는, 예를 들어 Cu-0.5원자％ Ni, Cu-0.5원자％ Zn, Cu-0.3원자％ Mn 등이 바람직하게 사용된다. 또한, 제2 층(X)에 적용 가능한 상기 합금 원소는 산소 가스나 질소 가스의 가스 성분을 포함하고 있어도 좋고, 예를 들어 Cu-O나 Cu-N 등을 사용할 수 있다.

또한, 제1 층(Y)보다도 전기 저항률이 낮은 Cu 합금은 상기 적용 가능한 원소를 포함하고, 잔량부가 Cu 및 불가피적 불순물이다.

이하, 본 발명을 가장 특징짓는 제1 층(Y)에 대해 상세하게 설명한다.

[제1 층(Y)에 대해]

상기 Cu 합금막에 있어서, 제1 층(Y)은 투명 기판과 직접 접하고 있고, Zn, Ni, Ti, Al, Mg, Ca, W, Nb 및 Mn으로 이루어지는 군으로부터 선택되는 적어도 1종의 원소(밀착성 향상 원소)를 합계 2 내지 20원자％ 포함하는 Cu 합금으로 구성되어 있다. 이들 원소는 단독으로 함유해도 좋고, 2종 이상을 병용해도 좋다. 단독으로 함유하는 경우에는, 단독의 양이 상기 범위를 만족시키면 좋고, 2종 이상을 함유하는 경우에는 합계량이 상기 범위를 만족시키면 좋다. 이들 원소는, Cu 금속에는 고용되지만 Cu 산화막에는 고용되지 않는 원소로서 선택한 것이다. 이들 원소가 고용되어 있는 Cu 합금이 성막 과정의 열처리 등에 의해 산화되면, 상기 원소는 확산되어 입계나 계면에 농화되고, 상기 농화층에 의해 투명 기판과의 밀착성이 향상된다고 생각된다. 이와 같은 농화층의 형성에 의해, 배리어 메탈을 개재시키지 않고 Cu 합금막을 투명 기판과 직접 접속해도 충분한 밀착성을 확보할 수 있다. 그 결과, 액정 디스플레이의 계조 표시 등의 표시 성능의 열화를 방지할 수 있다.

상술한 밀착성 향상 원소 중 바람직한 것은 Mn, Ni이고, 보다 바람직하게는 Mn이다. Mn은 상술한 계면에서의 농화 현상이 매우 강하게 발현되는 원소이기 때문이다. 즉, Mn은 Cu 합금 성막 시 또는 성막 후의 열처리(예를 들어, SiN막의 절연막을 성막하는 공정 등의 표시 장치의 제조 과정에 있어서의 열이력을 포함함)에 의해 막의 내측으로부터 외측(투명 기판과의 계면 등)을 향해 이동한다. 계면으로의 Mn의 이동은 열처리에 의한 산화에 의해 생성되는 Mn 산화물이 구동력으로 되어, 한층 더 촉진된다. 그 결과, 기판과의 계면에 Cu-Mn의 반응층(이하, 「Mn 반응층」이라고 칭함)이 형성되고, 기판과의 밀착성이 현저하게 향상되는 것으로 생각된다(후기하는 도 15의 사진을 참조).

이와 같은 Mn 반응층은, 바람직하게는 스퍼터링법(상세한 것은 후술함)에 의한 Cu 합금 성막 후, 약 250℃ 이상에서 5분간 이상의 가열 처리를 행함으로써 얻어진다. 이와 같은 가열 처리에 의해 계면에 합금 원소가 확산되어 농화되기 쉬워지기 때문이다.

또한, 상기한 가열 처리는 Mn 반응층 등의 상기 농화층의 형성을 목적으로 행하는 것이라도 좋고, Cu 합금막 형성 후의 열이력(예를 들어, SiN막 등의 보호막을 성막하는 공정)이, 상기 온도ㆍ시간을 만족시키는 것이라도 좋다.

상기 원소의 함유량은 2원자％ 이상으로 한다. 상기 원소의 함유량이 2원자％ 미만에서는, 투명 기판과의 밀착성이 불충분해 만족스러운 특성이 얻어지지 않는다. 후기하는 실시예에서도 서술하지만, 예를 들어 상기 원소의 함유량이 0.5％ 정도로 적은 경우, 조건에 따라서는 양호한 밀착성이 얻어지는 경우도 있지만, 재현성이 부족하다. 따라서, 본 발명에서는 재현성도 고려하여 상기 원소의 함유량의 하한값을 2원자％ 이상으로 하였다. 이에 의해, 측정 조건 등에 기인하지 않고 항상 양호한 밀착성이 얻어진다. 한편, 상기 원소의 함유량이 20원자％를 초과하면, Cu 합금막(배선막) 자체(제1 층＋제2 층)의 전기 저항률이 높아지는 것 외에, 배선의 에칭 시에 잔사가 발생하므로, 미세 가공이 어려워진다. 상술한 바와 같이, 밀착성의 관점으로부터, 상기 원소의 함유량의 바람직한 하한값은 3원자％, 보다 바람직하게는 4원자％이다. 또한, 전기 저항률 등의 관점으로부터 바람직한 상한값은 12원자％, 보다 바람직하게는 10원자％, 더욱 바람직하게는 8.0원자％, 더욱 바람직하게는 4.0원자％(특히, 3.5원자％)이다.

상기 원소의 바람직한 함유량은, 엄밀하게는 원소의 종류에 따라서 다를 수 있다. 원소의 종류에 따라서 밀착성 및 전기 저항에 대한 부하(영향)가 다르기 때문이다. 예를 들어, Mn은 3원자％ 이상 12원자％ 이하인 것이 바람직하고, 보다 바람직하게는 4원자％ 이상 10원자％ 이하이다. 또한, Zn의 경우에는 2원자％ 이상 10원자％ 이하인 것이 바람직하다.

상기 제1 층(Y)을 구성하는 Cu 합금은 상기 원소를 포함하고, 잔량부가 Cu 및 불가피적 불순물이다.

상기 제1 층(Y)을 구성하는 Cu 합금은, Fe 및/또는 Co를 합계(단독의 경우에는 단독의 양)로, 0.02 내지 1.0원자％의 범위에서 더 함유해도 좋고, 이에 의해 낮은 전기 저항률과 투명 기판의 높은 밀착성이 한층 향상되게 된다. 바람직한 함유량은 0.05원자％ 이상 0.8원자％ 이하이고, 보다 바람직하게는 0.1원자％ 이상 0.5원자％ 이하이다.

상기 Cu 합금막에 있어서, 제2 층(X)은 상기 제1 층(Y) 위(바로 위)에 형성되어 있고, 순Cu, 또는 상기 제1 층(Y)보다도 전기 저항률이 낮은 Cu를 주성분으로 하는 Cu 합금으로 구성되어 있다. 이와 같은 제2 층(X)을 설치함으로써, Cu 합금막 전체의 전기 저항률을 낮게 억제할 수 있다.

또한, Cu를 주성분으로 한다라고 함은, 재료를 구성하는 원소 중, Cu의 질량 또는 원자수가 가장 많은 것을 의미하고, 전기 저항의 관점으로부터, Cu는 실질적으로 90원자％ 이상인 것이 바람직하다.

이와 같이 본 발명에 사용되는 Cu 합금막은 조성이 다른 제2 층(X)과 제1 층(Y)의 적층 구성으로 함으로써 원하는 특성을 발휘시키는 것이지만, 이들 특성을 보다 효과적으로 발휘시키기 위해서는, 특히 제1 층(Y)의 막 두께를 제어하는 것이 유효하다. 구체적으로는, 상기 제1 층(Y)의 막 두께는 10㎚ 이상이고, Cu 합금막 전체 막 두께[제2 층(X)과 제1 층(Y)의 막 두께]에 대해 60％ 이하로 하는 것이 바람직하다. 이에 의해, 낮은 전기 저항률과 높은 밀착성이 얻어지는 것 외에, 미세 가공성이 보다 효과적으로 발휘된다. 보다 바람직하게는 제1 층(Y)의 막 두께는 20㎚ 이상이고, Cu 합금막 전체 막 두께에 대해 50％ 이하이다.

또한, 제1 층(Y)의 막 두께의 상한은 배선막 자체의 전기 저항률을 주로 고려하여 적절하게 결정하면 좋고, 100㎚ 이하인 것이 바람직하고, 80㎚ 이하인 것이 보다 바람직하다. 또한, Cu 합금막 전체 막 두께에 대한 제1 층(Y)의 비율의 하한도 특별히 한정되지 않지만, 투명 기판과의 밀착성 향상을 고려하면, 대략 15％로 하는 것이 바람직하다.

상기 제1 층(Y)의 막 두께는, 엄밀하게는 제1 층(Y)에 함유되는 원소의 종류에 따라서 다를 수 있다. 원소의 종류에 따라서, 밀착성 및 전기 저항에 대한 영향이 다르기 때문이다. 예를 들어, 상기 제1 층(Y)이 적어도 Mn을 함유하고 있는 경우, 상기 막 두께의 하한은 10㎚ 이상이 바람직하고, 보다 바람직하게는 20㎚ 이상이다. 또한, Mn의 경우의 상기 막 두께의 상한은 100㎚ 이하가 바람직하고, 보다 바람직하게는 80㎚ 이하, 더욱 바람직하게는 50㎚ 이하이다. 또한, 상기 제1 층(Y)이 적어도 Ni 또는 Zn을 함유하고 있는 경우, 상기 막 두께의 하한은 20㎚ 이상이 바람직하고, 보다 바람직하게는 30㎚ 이상이고, 상한은 100㎚ 이하가 바람직하고, 보다 바람직하게는 80㎚ 이하이다.

또한, 상기 제1 층(Y)이 적어도 Mn과 Ni 또는 Zn의 양쪽을 함유하고 있는 경우, 상기 막 두께의 하한은 10㎚ 이상이 바람직하고, 보다 바람직하게는 20㎚ 이상이고, 상한은 100㎚ 이하가 바람직하고, 보다 바람직하게는 80㎚ 이하이다.

또한, Cu 합금막 전체[제2 층(X)＋제1 층(Y)]의 막 두께는 대략 200㎚ 이상 500㎚ 이하인 것이 바람직하고, 250㎚ 이상 400㎚ 이하인 것이 보다 바람직하다.

또한, 밀착성에 관하여, 상술한 제1 층(Y)의 형성에 의한 투명 기판과의 밀착성 향상 효과를 최대한 유효하게 발휘시키기 위해서는, 상기 밀착성 향상 원소의 함유량과 제1 층(Y)의 막 두께를 따로따로 제어하는 것이 아니라, 서로 관련지어 제어하는 것이 바람직하다. 본 발명자들의 실험 결과에 따르면, 기판과의 밀착성은 제1 층(Y)에 존재하는 밀착성 향상 원소의 총량과 밀접하게 관련되어 있는 것이 판명되었기 때문이다. 구체적으로는, 예를 들어 상기 원소의 함유량이 적은 경우에는 제1 층(Y)의 막 두께를 두껍게 할 수 있고, 한편, 제1 층(Y)의 막 두께가 얇은 경우에는 상기 원소의 함유량을 많게 하는 등의 제어를 행하는 것이 바람직하다.

구체적으로는, 예를 들어 밀착성 향상 원소로서 Mn을 사용하는 경우, 밀착성의 향상에 유효하게 작용하는 상기 Mn 반응층을 효율적으로 형성시키기 위해서는, 제1 층(Y)의 막 두께(T_M)(㎚)와, Mn의 함유량(M)(원자％)은 T_M≥230M^-1.2의 관계를 만족시키는 것이 바람직하다. T_M <230M^-1.2이면, Mn 반응층을 형성시키기 위한 충분한 Mn량을 제1 층(Y)으로부터 공급할 수 없어, 밀착성이 불충분해진다(후기하는 실시예를 참조). 밀착성에 대해 말하면, 상기 요건을 만족시키는 한, 제1 층(Y)의 막 두께(T_M)는 두꺼워도 좋지만, 전술한 바와 같이, 막 두께(T_M)가 지나치게 두꺼워지면 막 전체의 전기 저항률이 저하되므로, 실제로는, 밀착성과 전기 저항률의 밸런스를 고려하여 막 두께(T_M)의 범위를 적절하게 제어하는 것이 바람직하다.

투명 기판과의 가일층의 밀착성 향상을 위해, 상기 제1 층(Y)은 산소를 더 함유해도 좋다. 투명 기판과 접촉하는 제1 층(Y)에 적량의 산소를 도입함으로써, 기판과의 계면에 소정량의 산소를 포함하는 산소 함유층이 개재되어, 기판과의 사이에 견고한 결합(화학적 결합)이 형성되고, 밀착성이 향상된다고 생각된다.

상기 작용을 충분히 발휘시키기 위해, 상기 제1 층(Y) 중에 포함되는 바람직한 산소량은 0.5원자％ 이상이고, 보다 바람직하게는 1원자％ 이상, 더욱 바람직하게는 2원자％ 이상, 한층 더 바람직하게는 4원자％ 이상이다. 한편, 산소량이 과잉으로 되어, 밀착성이 지나치게 향상되면, 습식 에칭을 행한 후에 잔사가 남아, 습식 에칭성이 저하된다. 또한, 산소량이 과잉으로 되면, Cu 합금막 전체의 전기 저항이 향상된다. 이들 관점을 감안하여, 상기 제1 층(Y) 중에 포함되는 산소량은, 바람직하게는 30원자％ 이하, 보다 바람직하게는 20원자％ 이하, 더욱 바람직하게는 15원자％ 이하, 한층 더 바람직하게는 10원자％ 이하이다.

이와 같은 산소 함유 제1 층(Y)은 제1 층(Y)을 스퍼터링법으로 성막할 때, 산소 가스를 공급함으로써 얻어진다. 산소 가스 공급원으로서, 산소(O₂) 외에, 산소 원자를 포함하는 산화 가스(예를 들어, O₃ 등)를 사용할 수 있다. 구체적으로는, 제1 층(Y)의 성막 시에는 스퍼터링법에 통상 사용되는 프로세스 가스에 산소를 첨가한 혼합 가스를 사용하고, 제2 층(X)의 성막 시에는 산소를 첨가하지 않고 프로세스 가스를 사용하여 스퍼터링을 행하면 좋다. 제2 층(X)은 전기 저항률 저감의 관점으로부터, 산소를 함유하지 않는 것이 바람직하기 때문이다. 상기 프로세스 가스로서는, 대표적으로는 희가스(예를 들어, 크세논 가스, 아르곤 가스)를 들 수 있고, 바람직하게는 아르곤 가스이다. 또한, 제1 층(Y)의 성막 시에 프로세스 가스 중의 산소 가스량을 변화시키면, 산소 함유량이 다른 복수의 하지층을 형성할 수 있다.

상기 제1 층(Y) 중의 산소량은 프로세스 가스 중에 차지하는 산소 가스의 혼합 비율에 의해 변화될 수 있으므로, 도입하고 싶은 산소량에 따라서 상기한 혼합 비율을 적절하게 바꾸면 좋다. 예를 들어, 제1 층(Y)을 형성할 때, 프로세스 가스(아르곤 가스 등) 중의 산소 농도는 1 체적％ 이상 20 체적％ 이하로 하는 것이 바람직하다.

후기하는 실시예에서 실증하는 바와 같이, 상기한 Cu 합금막은 글래스 기판으로 대표되는 투명 기판과의 밀착성이 우수하다. 본 발명에 사용되는 글래스 기판의 재료는 표시 장치에 사용되는 것이면 특별히 한정되지 않고, 예를 들어 무알칼리 글래스, 고변형점 글래스, 소다라임 글래스 등을 들 수 있다. 특히, 본 발명에 따르면, 소다라임 글래스를 사용했을 때의 과제였던, 나트륨 이온의 확산에 대한 내성(내마이그레이션성)이 극히 우수하므로, 고가인 무알칼리 글래스 대신에, 저렴한 소다라임 글래스를 기판 재료로서 적절하게 사용할 수 있다.

본 발명에 사용되는 Cu 합금막은 투명 기판과의 밀착성이 우수하므로, 투명 기판과 직접 접촉하는 배선막 및 전극용 막으로서 적절하게 사용된다. 예를 들어, 후기하는 도 1의 표시 장치에 관한 실시 형태에 따르면, 신호선과 일체의 소스 전극과 투명 도전막에 접촉하는 드레인 전극이나, 게이트 전극에 상기 Cu 합금막을 적용할 수 있다.

상기 Cu 합금막은 박막 트랜지스터(TFT)의 반도체층(아몰퍼스 실리콘, 또는 다결정 실리콘)과 직접 접촉하는 배선용 또는 전극(소스-드레인 전극)의 막으로서 적용할 수도 있다. Cu를 직접, TFT의 반도체층과 접촉시키면, Cu는 반도체층과도 밀착성이 나쁘고, 또한 반도체층의 Si와 Cu 사이에서 상호 확산이 발생하기 쉬워, TFT 특성이 저하된다고 하는 문제가 있으므로, 종래에는 전술한 Mo나 Cr 등의 고융점 금속막(배리어 메탈층)을 개재시키고 있었다. 이에 대해, 상기 제1 층(Y)을 구성하는 Cu 합금은 반도체층과의 밀착성도 우수하므로, 반도체층 상에 직접, 상기 제1 층(Y)을 구성하는 Cu 합금을 설치하고, 그 위에 상기 제2 층(X)을 구성하는 순Cu 또는 Cu 합금을 설치하는 적층 구성을 채용할 수 있다. 이에 의해, 배리어 메탈층을 개재시키지 않아도, 상술한 상호 확산을 방지할 수 있고, 반도체층과의 높은 밀착성을 확보할 수 있는 동시에, 낮은 전기 저항률도 실현할 수 있다. 또한, 패턴 형성이 용이하고, 형상이 우수한 미세 가공을 행할 수도 있다.

본 발명에 사용되는 Cu 합금막을 TFT의 반도체층에 접속시키는 데 있어서는, 상기 이외에, 반도체층 표면을 플라즈마 질화법 등으로 질화 처리한 후에, 상기한 제1 층(Y)을 구성하는 Cu 합금과, 상기 제2 층(X)을 구성하는 순Cu 또는 Cu 합금을 순차적으로 형성시켜도 좋다. 즉, 반도체층측으로부터 볼 때, 질화 처리 반도체층/제1 층(Y)/제2 층(X)의 3층 구성으로 해도 좋고, 이것에 의해서도 반도체층과의 높은 밀착성을 확보할 수 있고, 또한 낮은 전기 저항률을 확보할 수 있다.

혹은 상기한 것 외에, 반도체층 표면을 플라즈마 질화법 등으로 질화 처리한 후, 다시 반도체층을 성막하고, 그 위에 상기한 제1 층(Y)을 구성하는 Cu 합금과, 상기 제2 층(X)을 구성하는 순Cu 또는 Cu 합금을 순차적으로 형성시켜도 좋다. 즉, 반도체층측으로부터 볼 때, 질화 처리 반도체층/반도체층/제1 층(Y)/제2 층(X)의 4층 구성으로 해도 좋고, 이것에 의해서도, 상기와 동일한 특성을 확보할 수 있다.

혹은 상기한 것 외에, 투명 기판의 경우와 마찬가지로, 상기 제1 층(Y)의 Cu 합금막을 스퍼터링법으로 성막할 때, 산소 가스를 제어하여 산소 함유 제1 층(Y)을 형성하고, 반도체층과의 계면에 산소를 포함하는 산소 함유층을 개재시키는 방법도 유용하고, 이것에 의해서도 상기와 같은 특성이 실현된다. 즉, 반도체층측으로부터 볼 때, 반도체층/산소 함유 제1 층(Y)/제2 층(X)의 3층 구성으로 해도 좋다. 또한, 이 반도체층은 상기와 같이 표면이 질화 처리되어 있어도 좋다. 혹은, 상기와 같이 표면이 질화 처리된 반도체층과 질화 처리되어 있지 않은 반도체층이 적층되어 있어도 좋다. 산소 함유 제1 층(Y)에 포함되는 바람직한 산소량 등은 전술한 바와 같다.

상기 적층 구조로 이루어지는 Cu 합금막은 스퍼터링법에 의해 형성하는 것이 바람직하다. 구체적으로는, 상기한 제1 층(Y)을 구성하는 재료를 스퍼터링법에 의해 성막하여 제1 층(Y)을 형성한 후, 그 위에 상기한 제2 층(X)을 구성하는 재료를 스퍼터링법에 의해 성막하여 제2 층(X)을 형성하고, 적층 구성으로 하면 좋다. 이와 같이 하여 Cu 합금 적층막을 형성한 후, 소정의 패터닝을 행한 후, 단면 형상을 커버리지의 관점으로부터 바람직하게는 테이퍼 각도 45 내지 60° 정도의 테이퍼 형상으로 가공하는 것이 바람직하다.

스퍼터링법을 사용하면, 스퍼터링 타깃과 대략 동일한 조성의 Cu 합금막을 성막할 수 있다. 따라서, 스퍼터링 타깃의 조성을 조정함으로써, Cu 합금막의 조성을 조정할 수 있다. 스퍼터링 타깃의 조성은 다른 조성의 Cu 합금 타깃을 사용하여 조정해도 좋고, 혹은 순Cu 타깃에 합금 원소의 금속을 칩 온 함으로써 조정해도 좋다.

또한 스퍼터링법에서는, 성막한 Cu 합금막의 조성과 스퍼터링 타깃의 조성 사이에서 약간 어긋남이 발생하는 경우가 있다. 그러나, 그 어긋남은 대략 수원자％ 이내이다. 따라서, 스퍼터링 타깃의 조성을 최대라도 ±10원자％의 범위 내에서 제어하면, 원하는 조성의 Cu 합금막을 성막할 수 있다.

본 발명에 사용되는 Cu 합금막을 반도체층 상에 적용하고, 소스ㆍ드레인 전극 등으로서 사용하는 경우에는, 도프트 아몰퍼스 실리콘과의 상호 확산을 보다 효과적으로 억제하기 위해, 전술한 바와 같이 도프트 아몰퍼스 실리콘의 표면을 질화하거나, 또한 그 위에 다시 도프트 아몰퍼스 실리콘을 적층하거나, 혹은 상기한 제1 층(Y)을 구성하는 재료를 스퍼터링법에 의해 성막할 때에 산소를 첨가하여 행하는 등의 상호 확산 억제법을 채용하는 것도 유용하다.

이하, 도 1에 도시한 TFT 어레이 기판의 제조 공정의 개략을, 도 2 내지 도 9의 공정도에 따라서 설명한다. 여기서, 스위칭 소자로서 형성되는 박막 트랜지스터는 수소화 아몰퍼스 실리콘을 반도체층으로서 사용한 아몰퍼스 실리콘 TFT를 예시하고 있다. 본 발명은 이에 한정되지 않고, 다결정 실리콘을 사용해도 좋다. 또한, 도 1은 보톰 게이트 구조의 TFT 어레이 기판의 예이지만, 이에 한정되지 않고, 예를 들어 톱 게이트 구조의 TFT 어레이 기판에 적용해도 좋다.

우선, 글래스 기판(1a)에 스퍼터링 등의 방법으로, 예를 들어 막 두께 100㎚ 정도의 Cu 합금 박막으로 이루어지는 제1 층(Y)을 성막하고, 그 상부에 순Cu, 또는 제1 층보다 전기 저항률이 낮은 Cu 합금 박막(막 두께 100㎚ 정도)으로 이루어지는 제2 층(X)을, 스퍼터링법 등으로, 예를 들어 합계 200㎚ 정도의 막 두께로 성막하고, 얻어지는 Cu 합금 적층 배선막을 패터닝함으로써, 게이트 전극(26)과 주사선(25)을 형성한다(도 2). 이때, 후술하는 게이트 절연막의 커버리지가 양호해지도록, Cu 합금 적층 배선막은 그 주연을 테이퍼 각도 약 45 내지 60°의 테이퍼 형상으로 에칭해 두는 것이 좋다.

계속해서, 도 3에 도시한 바와 같이, 예를 들어 플라즈마 CVD법 등에 의해, 예를 들어 막 두께가 약 300㎚ 정도인 게이트 절연막(질화실리콘막:SiNx)(27)을 기판 온도 350℃ 정도에서 형성한다. 계속해서, 도 4에 도시한 바와 같이 게이트 전극(26)을 마스크로 하는 이면 노광에 의해, 질화실리콘막(SiNx)을 패터닝하여 채널 보호막을 형성한다. 또한, 그 위에 막 두께 150㎚ 정도의 수소화 아몰퍼스 실리콘막(a-Si:H)과, 막 두께 50㎚ 정도의 P를 도핑한 n^＋형 수소화 아몰퍼스 실리콘막(n^＋a-Si:H)을, 연속해서 기판 온도 300℃ 정도에서 성막한다.

계속해서, 도 5에 도시한 바와 같이, 수소화 아몰퍼스 실리콘막(a-Si:H)과 n^＋형 수소화 아몰퍼스 실리콘막(n^＋a-Si:H)을 드라이 에칭으로 패터닝한다. 그리고, 도 6에 도시한 바와 같이, 막 두께 100㎚ 정도의 Cu 합금 박막으로 이루어지는 제1 층(Y)을 성막하고, 그 상부에 순Cu, 또는 제1 층보다 전기 저항률이 낮은 Cu 합금 박막(막 두께 100㎚ 정도)으로 이루어지는 제2 층(X)을, 스퍼터링법 등에 의해 합계 200㎚ 정도의 막 두께로 적층 성막하고, 이 적층막을 습식 에칭으로 패터닝함으로써, 신호선과 일체의 소스 전극(28)과, ITO 투명 도전막에 콘택트하는 드레인 전극(29)을 형성한다. 또한, 소스 전극(28)과 드레인 전극(29)을 마스크로 하여, 채널 보호막(SiNx) 상의 n^＋형 수소화 아몰퍼스 실리콘막(n^＋a-Si:H)을 드라이 에칭에 의해 제거한다.

계속해서, 도 7에 도시한 바와 같이, 플라즈마 CVD 장치에서 질화실리콘막(SiNx)(30)을 막 두께 300㎚ 정도로 되도록 성막하여 보호막을 형성한다. 이때의 성막 온도는, 예를 들어 250℃ 정도에서 행해지는 것이 바람직하다. 그리고, 이 질화실리콘막(SiNx)(30)에 콘택트 홀(32)을 형성한다. 또한, 도 8에 도시한 바와 같이 산소 플라즈마 애싱에 의한 폴리머 제거 공정을 거쳐서, 예를 들어 비아민계 박리액을 사용한 포토레지스트(31)의 박리 처리를 행한 후, 산소 플라즈마 애싱에 의해 생성한 Cu산화막을 희불산으로 제거한다.

마지막으로, 도 9에 도시한 바와 같이, 예를 들어 150㎚ 정도의 ITO 투명 도전막을 실온에서 스패터법에 의해 성막하고, 습식 에칭에 의한 패터닝을 행하여 화소 전극(ITO 투명 도전막)(5)을 형성하면, TFT 어레이 기판이 완성된다.

이 제조 공정에 따르면, (i) 게이트 전극이 직접 글래스 기판과 높은 밀착성으로 형성되고, (ii) 소스ㆍ드레인 전극이 도프트 아몰퍼스 실리콘과 높은 밀착성으로 형성되고, (iii) ITO 투명 도전막(화소 전극)(5)과 Cu 합금 적층막에 의해 형성된 드레인 전극이 직접 콘택트되고, (iv) 게이트 전극에 연결되어 있는 주사선의 TAB 부분에도 ITO 투명 도전막(5)이 직접 콘택트된 TFT 어레이 기판이 얻어진다.

[실시예]

이하, 실시예를 예로 들어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이하의 실시예에 의해 제한되지 않고, 상기ㆍ하기의 취지에 적합할 수 있는 범위에서 적절하게 변경을 추가하여 실시하는 것도 가능하고, 그들은 모두 본 발명의 기술적 범위에 포함된다.

[제1 실시예]

(시료의 제작)

본 실시예에서는, 하기와 같이 하여 제작한 표 1의 시료(No.3 내지 35)에 대해, 제1 층(Y)을 구성하는 Cu 합금의 종류나 함유량 및 제1 층(Y)의 두께가, 전기 저항률이나 글래스 기판과의 밀착성에 미치는 영향을 조사하였다.

제1 층(Y)으로서, 표 1에 나타내는 다양한 원소를 포함하는 Cu 합금과, 제2 층(X)으로서, 순Cu의 적층 구성으로 이루어지는 Cu 합금막을, 이하에 나타내는 바와 같이 스퍼터링법에 의해 제작하였다. 표 1에 있어서, No.3 내지 16은 제1 층(Y)을 구성하는 원소로서 Mn을 첨가한 예, No.17은 Bi 첨가예, No.18 내지 21은 Ni 첨가예, No.21 내지 23은 Zn 첨가예, No.24 내지 25는 Al 첨가예, No.26 내지 27은 Ti 첨가예, No.28 내지 29는 Mg 첨가예, No.30 내지 31은 Ca 첨가예, No.32 내지 33은 Nb 첨가예, No.34 내지 35는 W 첨가예이다. 배선막의 두께는 적층 구조 전체에서 약 300㎚로 일정하게 하였다.

스퍼터링 조건은 이하와 같다. 스퍼터링 장치로서는 시마츠 제작소제의 상품명 「HSM-552」를 사용하여, DC 마그네트론 스퍼터링법(배압:0.27×10^-3㎩ 이하, Ar 가스압:0.27㎩, Ar 가스 유량:30sccm, 스패터 파워:DC260W, 극간 거리:50.4㎜, 기판 온도: 실온)에 의해, 글래스 기판(코닝사제의 #1737, 사이즈는 직경 50.8㎜× 두께 0.7㎜) 상에 제1 층(Y)의 Cu 합금막(두께는 표 1에 나타내는 바와 같음)과 제2 층(X)의 Cu 금속막으로 이루어지는 적층 배선막을 형성하였다.

또한, 글래스 기판(코닝사제의 #1737) 상에 산소 함유 제1 층(Y)을 형성한 시료(No.36)를 제작하였다. 여기서, 산소 함유 제1 층(Y)은 Ar과 O₂의 혼합 가스를 프로세스 가스로서 사용하고, 혼합 가스에 차지하는 산소 가스의 비율을 10체적％로 조정함으로써 형성하였다.

그 밖의 성막 조건은 이하와 같다.

ㆍ 배압:1.0×10^-6Torr 이하

ㆍ 프로세스 가스압:2.0×10^-3Torr

ㆍ 프로세스 가스의 유량:30sccm

ㆍ 스패터 파워:3.2W/㎠

ㆍ 극간 거리:50㎜

ㆍ 기판 온도:실온

ㆍ 성막 온도:실온

상기와 같이 하여 성막된 Cu 합금막의 조성은 ICP 발광 분광 분석 장치(시마츠 제작소제의 ICP 발광 분광 분석 장치 「ICP-8000형」)를 사용하여, 정량 분석하여 확인하였다.

비교를 위해, 순Cu의 상하에 배리어 메탈층을 갖는 시료(No.1) 및 순Cu만으로 이루어지는 시료(No.2)를 준비하였다.

상기한 각 시료를 사용하여 이하와 같이 하고, Cu 합금막 자체의 전기 저항 및 글래스 기판과의 밀착성을 조사하였다.

ㆍ 전기 저항의 측정

글래스 기판(코닝사제의 #1737, 사이즈는 직경 101.6㎜× 두께 0.7㎜) 상에 형성된 각 Cu 합금 적층 배선막을, 포토리소그래피와 습식 에칭에 의해 선 폭 100㎛, 선 길이 10㎜의 전기 저항 평가용 패턴으로 가공하였다. 이때, 습식 에천트로서는, 황산:질산:아세트산＝50:10:10의 혼산으로 이루어지는 혼합액을 사용하였다. 그리고, 매엽식 CVD 장치를 사용하여, 기판을 가열하여 350℃에서 30분의 진공 열처리(진공도:0.27×10^-3㎩ 이하)를 실시하고, 이 진공 열처리 후의 전기 저항을 직류 4탐침법에 의해 실온에서 측정하였다.

본 제1 실시예에서는, 전기 저항의 합격 여부 판단 기준은 종래의 Cu계 재료의 전기 저항률 3.5㏁ㆍ㎝ 상당 이하인 것을 합격(○), 이 값을 초과하는 것을 불합격(×)으로 하였다.

ㆍ 글래스 기판과의 밀착성의 평가

열처리 후(진공 분위기 하, 350℃에서 0.5시간)의 Cu 합금막의 밀착성을, 테이프에 의한 박리 시험에서 평가하였다. 상세하게는, Cu 합금의 성막 표면에 커터 나이프로 1㎜ 간격의 바둑판 눈금 형상의 절입부를 넣었다. 계속해서, 스미토모 3M제 흑색 폴리에스테르 테이프(제품 번호 8422B)를 상기 성막 표면 상에 확실히 부착하여, 상기 테이프의 벗겨짐 각도가 60°로 되도록 유지하면서, 상기 테이프를 한번에 벗기고, 상기 테이프에 의해 벗겨지지 않았던 바둑판 눈금의 구획수를 카운트하여, 전체 구획과의 비율(막 잔존율)을 구하였다. 측정은 3회 행하고, 3회의 평균값을 각 시료의 막 잔존율로 하였다.

본 실시예에서는, 테이프에 의한 박리율이 0 내지 10％ 미만인 것을 ◎, 10％ 이상 20％ 미만인 것을 ○, 20％ 이상인 것을 ×로 판정하고, ◎ 또는 ○를 합격(글래스 기판과의 밀착성 양호)으로 하였다.

종합 평가로서, 밀착성 및 전기 저항률이 합격인 것을 ○로 하고, 그 이외의 것을 ×로 하였다.

이들의 결과를 표 1에 병기한다.

표 1 중, 10 내지 12, 14 내지 16[이상, 제1 층(Y)을 구성하는 원소로서 Mn을 첨가한 예], 19 내지 20(Ni 첨가예), 22 내지 23(Zn 첨가예), 24 내지 25(Al 첨가예), 26 내지 27(Ti 첨가예), 28 내지 29(Mg 첨가예), 30 내지 31(Ca 첨가예), 32 내지 33(Nb 첨가예), 34 내지 35(W 첨가예)는 모두 본 발명의 요건을 만족시키므로, 낮은 전기 저항률과 글래스 기판의 높은 밀착성을 달성할 수 있었다.

이에 비해, No.2는 순Cu만으로 이루어지는 예로, 글래스 기판과의 밀착성이 뒤떨어져 있다.

No.3, 4 및 5는 모두 제1 층(Y)을 구성하는 원소의 함유량이 적은 예로, 글래스 기판과의 밀착성이 저하되었다.

No.6, 9, 13은 제1 층(Y)의 구성 원소가 Mn인 예이지만, 제1 층(Y)의 막 두께가 얇고, 또한 No.6에서는 Mn량도 부족하므로, 글래스 기판과의 밀착성이 저하되었다. No.18, 21은 각각 Ni, Zn을 사용한 예이지만, Ni나 Zn을 사용한 경우의 바람직한 막 두께를 하회하기 때문에 밀착성이 불충분해졌다.

No.7 내지 8은 제1 층(Y)의 구성 원소가 Mn이고, 함유량이 0.5원자％인 예이다. 본 제1 실시예에 있어서는 양호한 밀착성을 나타냈지만, 후기하는 제3 실시예의 시험에 있어서 Mn량이 0.5원자％일 때에 밀착성이 불충분한 것을 확인하고 있고, 재현성이 없으므로 종합 평가를 「×」의 평가로 하였다.

No.17은 본 발명에서 규정하지 않은 합금 원소인 Bi를 함유하는 예로, 글래스 기판과의 밀착성의 저하 및 전기 저항률의 증가가 보였다.

No.36은 제1 층(Y)이 산소를 함유하는 예이지만, Mn량이 본 발명에서 규정하는 범위보다 소량이라도, 양호한 밀착성을 실현하고 있다.

[제2 실시예]

본 실시예에서는 하기와 같이 제작한 시료(본 발명예 및 비교예)에 대해, 소다라임 글래스 기판을 사용했을 때의 DC 스트레스 시험 후 및 필링 시험 후의 밀착성을 조사하였다. DC 스트레스 시험은 일정한 거리를 유지하여 전기적으로 분리한 패턴 사이에 일정한 드라이브 전압(직류, DC)인 스트레스를 추가하고, 패턴 사이에 일정한 전계 강도를 유지한 상태로 유지하고, 전극 사이의 누설 전류의 변화, 벗겨짐이나 이물질의 형성 등의 외관을 검사하는 검사법이다. 통상 추가하는 전압보다도 높은 전압을 항온 항습의 분위기(온도 80℃, 습도 80％)에서 추가함으로써, 통상의 패널 동작에서 발생하는 전하의 이동이 원인이 되어 발생하는 배선상의 이상을 단시간에 검사할 수 있는 검사법으로서 유용하다. 여기서는, 라인 폭 10㎛, 30㎛ 간격으로 라인 & 스페이스의 패턴이 형성된 빗살형 전극 패턴을 2개 교대로 되도록 겹치고, 각각의 라인끼리의 간격을 10㎛로 하고, 한쪽에 0V, 다른 한쪽에 40V의 직류 전압을 가하여, 스트레스 시험을 행하였다.

(1) DC 스트레스 시험용 샘플의 제작

소다라임 글래스 기판[한국 SNP사제의 O 글래스(오 글래스), 직경 50.8㎜× 두께 0.7㎜] 상에 제1 층(Y)으로서, Cu-Mn 합금(Cu-2원자％ Mn, 막 두께 100㎚)과, 제2 층으로서, 순Cu(막 두께 200㎚)의 적층 구성으로 이루어지는 본 발명예의 Cu 합금막(전체 막 두께 300㎚)을, 상기한 제1 실시예에 기재된 스퍼터링법에 의해 제작하였다. 비교를 위해, 순Cu 단층막(전체 막 두께 300㎚) 및 순Al 단층막(전체 막 두께 300㎚)을, 상기와 마찬가지로 하여 제작하였다.

다음에, 포토리소그래피와 습식 에칭에 의해 선 폭 10㎛, 갭 폭 10㎛의 빗살형 TEG 패턴으로 가공하여, 도 10의 (a) 및 도 10의 (b)에 도시하는 DC 스트레스 시험용 샘플을 얻었다. 이때, 습식 에천트로서는, 황산:질산:아세트산＝50:10:10의 혼산으로 이루어지는 혼합액을 사용하였다. 다음에, 레지스트 박리를 행한 후, 본 발명예에 대해서는, 질소 분위기 하에서 350℃에서 30분간의 가열 처리를 행한 샘플을 준비하고, 비교예의 순Cu막 및 순Al막에 대해서는, 상기한 가열 처리를 행하지 않는 샘플을 준비하였다.

(2) DC 스트레스 시험에 의한 밀착성 평가

다음에, 각각의 샘플에 대해, 이하와 같이 하여 DC 스트레스 시험을 행하였다. DC 스트레스의 인가는 반도체 파라미터ㆍ애널라이저(아지렌트 테크놀로지사제의 Agilent 4156C)를 사용하여, 80℃의 가열 환경 하에 있어서, 도 10의 (a) 및 도 10의 (b)에 도시한 바와 같이, 빗살형 TEG 패턴의 한쪽의 패드에 DC40V를 인가하고(애노드 전극), 다른 쪽의 패드를 그라운드(GND)로 하였다(캐소드 전극). 인가 시간은 5시간으로 하고, DC 스트레스 인가 전후에 있어서의 각종 박막과 소다라임 글래스 기판의 밀착성을 평가하였다. 밀착성의 평가는 광학 현미경(대물 렌즈 100배, 접안 렌즈 10배)을 사용하여, 임의의 관찰 시야(300㎛×400㎛)에 있어서의 막의 벗겨짐(박리)의 유무를 관찰하여 행하여, 벗겨짐이 보인 것을 ×, 벗겨짐이 보이지 않았던 것을 ○로 하였다.

(3) 테이프 필링 시험에 의한 밀착성 평가

DC 스트레스 인가 후의 샘플의 표면 상에 전술한 제1 실시예에 사용한 3M사제 84222B 테이프를 확실히 부착하여, 상기 제1 실시예와 마찬가지로 하여(60도 필 시험) 박리 시험을 행하였을 때, 막의 벗겨짐(박리)의 유무를, 상기와 마찬가지로 하여 광학 현미경 관찰에 의해 조사하여 평가하였다.

이들 결과를 도 11의 (a) 내지 (c), 도 12의 (a) 내지 (c), 도 13의 (a) 내지 (c)에 도시한다. 도 11의 (a) 내지 (c)에 본 발명예의 Cu-Mn 합금막(350℃의 가열 처리 후)을 사용했을 때의 결과를, 도 12의 (a) 내지 (c)에, 비교예(순Cu, 가열 처리 없음, 성막 그대로)의 결과를, 도 13의 (a) 내지 (c)에 비교예(Al-Nd 합금, 가열 처리 없음, 성막 그대로)의 결과를 도시한다.

본 발명예의 Cu-Mn 합금막을 사용했을 때에는, 도 11의 (a) 내지 (c)에 도시한 바와 같이, DC 스트레스 시험 후 및 필링 시험 후의 양쪽에 있어서, 막 벗겨짐은 보이지 않았다.

이에 대해, 순Cu[도 12의 (a) 내지 (c)를 참조]를 사용했을 때에는, DC 스트레스 시험 후에 행한 필링 시험 후에 있어서, 막 벗겨짐이 보였다.

상세하게는, 도 12의 (c)에 도시한 바와 같이, 막 벗겨짐은 캐소드 전극측에서만 발생하고 있다. 따라서, 이 막 벗겨짐은 소다라임 글래스로부터의 나트륨 이온의 마이그레이션에 의한 것인 것이 추인되었다. 본 발명예의 Cu-Mn 합금막을 사용했을 때에는 막 벗겨짐이 발생하지 않았던 것은, 소다라임 글래스와의 계면에 Mn-Si-O층이 형성되고, 나트륨 이온의 마이그레이션의 배리어로서 기능하였기 때문이라고 추찰된다.

또한, 도 13의 (a) 내지 (c)에 도시한 바와 같이, Al-Nd 합금을 사용하여 성막 그대로 가열 처리를 하지 않았던 경우에도, DC 스트레스 시험 후에 행한 필링 시험 후에 있어서, 막 벗겨짐이 발생하고 있다.

[제3 실시예]

본 실시예에서는 제1 층(Y)의 구성 원소를 Mn으로 하고, Mn의 함유량과 제1 층(Y)의 막 두께가, 글래스 기판과의 밀착성 및 전기 저항률에 미치는 영향을 더욱 상세하게 조사하였다.

(1) 글래스 기판과의 밀착성의 평가

글래스 기판에 코닝사제 EAGLE2000(사이즈는 직경 4인치×두께 0.7㎜)을 사용한 것 및 제1 층(Y)의 막 두께는 5 내지 100㎚ 사이에서 변화시키고, 제2 층(X)의 막 두께는 500㎚에서 일정하게 한 것 이외는 제1 실시예와 마찬가지로 하여, 글래스 기판 상에 제1 층(Y)과 제2 층(X)의 적층막을 형성하였다. 성막 후, 또한 CVD 장치를 사용하여, 1㎩의 질소 분위기 하, 320도℃에서 5분간의 열처리를 행하였다. 계속해서, 성막 표면에 커터 나이프로 1㎜ 간격으로 5×5의 바둑판 눈금 형상의 절입부를 넣어, 스미토모 3M사제 8422B 테이프를 성막 표면에 확실히 부착하여, 기판과의 각도가 90°로 되도록 테이프를 한번에 벗겨냈다. 본 실시예에서는 매스가 하나라도 박리되면 불합격(×)으로 하고, 하나도 박리되지 않았던 경우를 합격(○)으로 하였다.

결과를 표 2 및 도 14에 나타낸다.

표 2, 도 14로부터, 제1 층(Y)과 글래스 기판의 밀착성을 향상시키기 위해서는, 제1 층(Y)에 있어서의 Mn량과 제1 층(Y)의 막 두께를 서로 제어하는 것이 유효하고, Mn량이 적은 경우에는 막 두께를 두껍게 하고, 막 두께가 얇은 경우에는 Mn량을 많게 함으로써 밀착성이 향상되는 경향이 판독된다. 이 경향은 T_M≥230M^-1.2의 관계식으로 정리할 수 있고, 상기 관계식을 만족시키는 경우에 양호한 밀착성이 얻어진다. 또한, 제1 실시예에 있어서의 밀착성의 평가에서는, 테이프에 의한 박리율이 0 내지 10％ 미만인 것을 모두 ◎로 평가하고 있고, 한편, 본 제3 실시예에서는 하나라도 박리되면 불합격(×)의 평가이고, 제3 실시예의 쪽이 제1 실시예보다도 엄격한 평가로 되어 있다. 즉, 제1 실시예에서 ◎의 평가 중, 상기 T_M≥230M^-1.2를 만족시키고 있는 것(표 1의 No.12, 15 내지 16)은 하나도 박리되지 않았던 예에 상당하고, 상기 관계식을 만족시키지 않았던 것(표 1의 No.10, 11, 14)은 박리율 10％ 미만의 한도에 있어서 박리된 예에 상당한다.

도 15는 Mn량:10원자％, 제1 층(Y)의 막 두께:20㎚인 경우의, 글래스 기판과 제1 층(Y)의 계면의 TEM 사진이다. 도 15에서는 상기 계면에 Mn 반응층이 관찰되었다. 또한, 도 16의 (a) 내지 (c)는 TEM-EDX에 의해 막의 깊이 방향의 농도 프로파일을 분석한 결과를 나타내는 그래프이고, 도 16의 (a)는 제1 층(Y)이 Cu-4Mn, 두께 300㎚이고, 제2 층(X)이 없는 경우의 막의 깊이 방향의 농도 프로파일을 분석한 결과이고, 도 16의 (b)는 제1 층(Y)이 Cu-4Mn, 두께 50㎚이고, 제2 층(X)이 순Cu, 두께 500㎚(열처리 조건은 320℃, 5분간)인 경우의 막의 깊이 방향의 농도 프로파일을 분석한 결과이고, 도 16의 (c)는 제1 층(Y)이 Cu-4Mn, 두께 20㎚이고, 제2 층(X)이 순Cu, 두께 500㎚(열처리 조건은 320℃, 5분간)인 경우의 막의 깊이 방향의 농도 프로파일을 분석한 결과이다. 도 16의 (a) 내지 (c)에 따르면 T_M≥230M^-1.2의 관계식을 만족시키고 있는 도 16의 (a)와 도 16의 (b)에서는, Mn, Si 및 O가 글래스와의 계면 근방에서 고농도로 검출되어 있고, 상기 관계식을 만족시키지 않는 도 16의 (c)에서는 글래스와의 계면 근방에서 Mn이 거의 검출되어 있지 않은 것을 알 수 있다.

(2) 전기 저항의 측정

상기한 밀착성 평가용 시료와 동일한 시료를 사용하여, 제1 실시예와 마찬가지로 하여 전기 저항을 측정하였다. 전기 저항률은 직류 4탐침 측정법에 의해 Cu 합금막의 시트 저항을 측정하여, 전기 저항률로 환산하여 구하였다. 그 결과, 본 제3 실시예에 있어서 전기 저항률은 모두 실용 가능한 범위의 저저항률을 나타내는 것을 알 수 있었다.

[제4 실시예]

본 실시예에서는 하기와 같이 제작한 시료에 대해 습식 에칭성을 조사하였다. 통상, 적층 구조의 시료에서는 하지층과 상층에서 에칭 레이트가 다르기 때문에, 상층에 비해 하지층의 에칭 레이트가 빠른 경우에는 배선 저부에 언더컷이 발생한다. 따라서, 본 실시예에서는 언더컷량에 따라서 습식 에칭성을 평가하는 것으로 한다.

우선, 제1 층(Y)으로서 표 3에 나타내는 다양한 원소를 포함하는 Cu 합금과 제2 층(X)으로서 순Cu로 이루어지는 Cu 합금막을, 표 3에 각각 나타내는 막 두께로 되도록 성막한 것 이외는 제3 실시예와 마찬가지로 하여, 글래스 기판 상에 제1 층(Y)과 제2 층(X)의 적층막을 형성하였다.

상기 시료에 대해, 포토리소그래피에 의해, Cu 합금막을 10㎛ 폭의 라인 앤드 스페이스를 갖는 패턴으로 형성한 후, 혼산 에천트(인산:질산:물의 체적비＝75:5:20)를 사용하여 에칭을 행하였다. 에칭한 시료의 배선 단면을 주사형 전자 현미경(SEM)으로 관찰하여, 언더컷량을 측정하였다. 그 결과, 표 3에 있어서의 어떤 시료도 언더컷량은 0.5㎛ 이하이고, 양호한 습식 에칭성을 달성할 수 있는 것을 알 수 있었다. 또한, 에칭부의 잔사에 대해서도, 광학 현미경에 의한 관찰(관찰 배율:400배)에 의해 확인한 바, 어떤 시료에 있어서도 잔사는 발생하고 있지 않았다.

[제5 실시예]

본 실시예에서는 Cu 합금에 있어서의 합금 원소로서 Zn을 사용하고, 하기와 같이 제작한 시료에 대해, 성막 직후 및 성막 후에 진공 분위기 중에서 350℃, 30분간의 열처리를 행한 경우의 밀착성 및 전기 저항률을 검토하였다.

본 실시예에서는 Cu 합금막으로서 Cu-Zn 합금막을 단층에서 300㎚ 성막한 시료를 사용한다. 본 발명에 있어서의 Cu 합금막은 제1 층(Y)과 제2 층(X)의 적층 구조를 갖는 것이지만, 제1 층(Y)의 Cu 합금의 조성을 상정한 단층 구조의 Cu 합금막에 의해, 글래스 기판과의 밀착성 및 전기 저항률을 검토하는 것은, 적층 구조에 있어서의 제1 층(Y)의 합금 원소의 밀착성 향상 효과 및 적층 구조의 Cu 합금막의 전기 저항률의 경향을 확인하는 데 유용하다.

시료는, 스퍼터링 타깃으로서 순Cu를 사용하고, Zn의 순금속 칩을 칩 온 함으로써, 원하는 조성의 Cu-Zn 합금막을 단층에서 300㎚ 성막하여 제작하였다. 또한, 비교용으로서 순Cu의 스퍼터링 타깃을 사용함으로써, 순Cu 합금막을 성막한 시료도 제작하였다. 시료 제작의 그 밖의 조건은 제1 실시예와 동일하다.

상기와 같이 하여 제작한 시료에 대해, 글래스 기판과의 밀착성 및 Cu 합금막의 전기 저항률을 측정하였다.

글래스 기판과의 밀착성에 대해서는, 성막 직후 및 성막 후에 진공 분위기 중에서 350℃, 30분간의 열처리를 행한 경우의 밀착성을 측정하였다. 밀착성의 측정은, 테이프의 벗겨짐 각도를 90°로 한 것 이외는 제1 실시예와 마찬가지로 하였다.

전기 저항률에 대해서는, 제1 실시예와 동일한 요령으로 전기 저항 평가용 패턴을 가공하고, 성막 직후 및 350℃, 400℃, 450℃의 각 온도에서 30분간 열처리한 후의 전기 저항률을 측정하였다.

밀착성의 결과를 도 17, 도 18에, 전기 저항률의 결과를 도 19에 도시한다.

도 17, 도 18로부터, 성막 후에 열처리를 행함으로써 밀착성이 향상되는 것을 알 수 있었다. 또한, 열처리 후에 있어서, Zn을 약 2원자％ 이상 함유함으로써, 약 80％ 이상이나 높은 밀착성을 실현할 수 있는 것을 알 수 있었다.

도 19로부터, Zn의 첨가량의 증가에 수반하여, Cu 합금막의 전기 저항률은 상승하지만, 열처리를 행함으로써, 실용상 충분히 사용 가능한 저전기 저항률을 실현할 수 있는 것을 알 수 있다.

도 17 내지 도 19의 결과로부터, Cu 합금막 중 합금 원소량이 증가하면 밀착성은 향상되지만, 전기 저항률이 증가해 버리는 것이 명확해졌지만, 소정량 이상의 합금 원소를 첨가한 Cu 합금층을 하지층으로 하고, 상층을 순Cu 등으로 한 적층 구조로 함으로써, 상기한 밀착성의 향상과 전기 저항률의 저감을 양립시킬 수 있다. 또한, Cu 합금 하지층의 막 두께를 조정함으로써 밀착성과 전기 저항률의 밸런스를 제어할 수 있다.

본 출원을 상세하고 또한 특정한 실시 형태를 참조하여 설명하였지만, 본 발명의 정신과 범위를 일탈하지 않고 다양한 변경이나 수정을 추가할 수 있는 것은 당업자에게 있어서 명백하다.

본 출원은 2009년 1월 16일 출원의 일본 특허 출원(특원 제2009-008264호), 2009년 7월 27일 출원의 일본 특허 출원(특원 제2009-174690호), 2009년 12월 8일 출원의 일본 특허 출원(특원 제2009-278377호)에 기초하는 것으로, 그 내용은 여기에 참조로서 도입된다.

본 발명의 표시 장치는 투명 기판과의 밀착성이 우수한 소정의 원소를 포함하는 Cu 합금으로 이루어지는 제1 층(Y)과, 순Cu, 또는 상기 제1 층(Y)보다도 전기 저항률이 낮은 Cu 합금으로 이루어지는 제2 층(X)을 포함하는 적층 구성의 Cu 합금막(배선막)을 구비하고 있으므로, 투명 기판과의 높은 밀착성과, Cu 합금막 전체적으로의 낮은 전기 저항률을 모두 실현할 수 있다. 밀착성에 대해서는, 특히 제1 층(Y)의 합금 원소를 Mn으로 한 후, 제1 층(Y)의 막 두께와 제1 층(Y)에 있어서의 Mn의 함유량을 적절하게 제어함으로써, 더욱 양호한 밀착성을 달성할 수 있다. 또한, 본 발명에 사용되는 Cu 합금막은 특히, 저렴한 소다라임 글래스 기판을 사용했을 때에 발생하는 나트륨 이온 등의 확산(마이그레이션)에 대한 내성(내마이그레이션성)이 매우 우수하므로, 소다라임 글래스 기판을 구비한 표시 장치용 배선 재료로서 극히 적절하게 사용된다. 또한, 본 발명에 사용되는 Cu 합금막은 동종의 순Cu 또는 Cu 합금의 적층 구조이므로, 에칭 속도에 극단적인 차가 없고, 상기 Cu 합금막을 사용하면, 패턴 형성이 용이하고, 형상이 우수한 미세 가공을 행할 수 있다.

1a : 글래스 기판
5 : 투명 도전막(화소 전극, ITO막)
25 : 주사선
26 : 게이트 배선(게이트 전극)
27 : 게이트 절연막
28 : 소스 배선(소스 전극)
29 : 드레인 배선(드레인 전극)
30 : 질화실리콘막(보호막)
31 : 포토레지스트
32 : 콘택트 홀
(X) : 제2 층
(Y) : 제1 층

Claims

투명 기판 상에 형성되는 표시 장치용 Cu 합금막이며,
상기 Cu 합금막은,
Zn, Ni, Al, Mg, Ca, W, Nb 및 Mn으로 이루어지는 군으로부터 선택되는 적어도 1종의 원소를 합계 2 내지 20원자％ 포함하는 Cu 합금으로 이루어지는 제1 층(Y)과,
순Cu 또는 Cu를 가장 많은 원자수로서 포함하는 Cu 합금이며 상기 제1 층(Y)보다도 전기 저항률이 낮은 Cu 합금으로 이루어지는 제2 층(X)을 포함하는 적층 구조를 갖고,
상기 제1 층(Y)이 상기 투명 기판과 직접 접촉하고 있고, 또한 상기 제1 층(Y)에 함유되는 합금 원소가 Zn 또는 Ni인 경우에는, 상기 제1 층(Y)의 두께가 20nm 이상, 100nm 이하이고,
상기 제1 층(Y)에 함유되는 합금 원소가 Zn 및 Ni 이외의 원소인 경우는, 상기 제1 층(Y)의 두께가 10nm 이상, 100nm 이하인, 표시 장치용 Cu 합금막.
제1항에 있어서, 습식 에칭성이 우수한 표시 장치용 Cu 합금막.
제1항에 있어서, 상기 제1 층(Y)의 막 두께가 Cu 합금막의 전체 막 두께에 대해 60％ 이하인, 표시 장치용 Cu 합금막.
제1항에 있어서, 상기 제1 층(Y)에 함유되는 합금 원소가 Mn이고, 상기 제1 층(Y)의 막 두께(T_M)(㎚)와, Mn의 함유량(M)(원자％)이, T_M≥230M^-1.2의 관계를 만족시키는, 표시 장치용 Cu 합금막.
제1항에 있어서, 상기 Cu 합금막은 250℃ 이상에서 5분간 이상 열처리한 것인, 표시 장치용 Cu 합금막.
제1항에 있어서, 상기 투명 기판의 재료가 소다라임 글래스인, 표시 장치용 Cu 합금막.
제1항 내지 제6항 중 어느 한 항에 기재된 표시 장치용 Cu 합금막을 갖는 표시 장치.