JP2011048323A - 表示装置用Cu合金膜および表示装置 - Google Patents

表示装置用Cu合金膜および表示装置 Download PDF

Info

Publication number
JP2011048323A
JP2011048323A JP2009278377A JP2009278377A JP2011048323A JP 2011048323 A JP2011048323 A JP 2011048323A JP 2009278377 A JP2009278377 A JP 2009278377A JP 2009278377 A JP2009278377 A JP 2009278377A JP 2011048323 A JP2011048323 A JP 2011048323A
Authority
JP
Japan
Prior art keywords
layer
film
alloy
adhesion
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009278377A
Other languages
English (en)
Other versions
JP4567091B1 (ja
Inventor
Takashi Onishi
隆 大西
Katsufumi Fuku
勝文 富久
Yasushi Goto
裕史 後藤
Aya Miki
綾 三木
Mototaka Ochi
元隆 越智
Toshihiro Kugimiya
敏洋 釘宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP2009278377A priority Critical patent/JP4567091B1/ja
Priority to US13/144,716 priority patent/US8482189B2/en
Priority to TW099101239A priority patent/TWI437107B/zh
Priority to KR1020117016458A priority patent/KR101230758B1/ko
Priority to PCT/JP2010/050437 priority patent/WO2010082637A1/ja
Priority to CN201080003695.9A priority patent/CN102265323B/zh
Application granted granted Critical
Publication of JP4567091B1 publication Critical patent/JP4567091B1/ja
Publication of JP2011048323A publication Critical patent/JP2011048323A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/01Layered products comprising a layer of metal all layers being exclusively metallic
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C9/00Alloys based on copper
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02Pretreatment of the material to be coated
    • C23C14/024Deposition of sublayers, e.g. to promote adhesion of the coating
    • C23C14/025Metallic sublayers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233Copper alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/13629Multilayer wirings
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】透明基板との高い密着性、および低い電気抵抗率を有する、Cu合金膜を備えた表示装置を提供する。
【解決手段】透明基板と直接接触する表示装置用Cu合金膜であって、前記合金膜は、Zn,Ni,Ti,Al,Mg,Ca,W,NbおよびMnよりなる群から選択される少なくとも1種の元素を合計で2〜20原子%含むCu合金からなる第一層(Y)と、純Cu、またはCuを主成分とするCu合金であって前記第一層(Y)よりも電気抵抗率の低いCu合金からなる第二層(X)と、を含む積層構造を有し、前記第一層(Y)が前記透明基板と接触している表示装置である。
【選択図】図1

Description

本発明は、液晶ディスプレイや有機ELディスプレイ等の表示装置に用いられるCu合金膜を備えた表示装置に関し、詳細には、ガラス基板などの透明基板との密着性などに優れたCu合金膜を備えた表示装置に関するものである。
液晶ディスプレイに代表される表示装置の配線には、これまでアルミニウム(Al)合金膜が使用されている。しかし表示装置の大型化および高画質化が進むにつれて、配線抵抗が大きいことに起因する信号遅延および電力損失といった問題が顕在化している。そのため配線材料として、Alよりも低抵抗である銅(Cu)が注目されている。Alの電気抵抗率は2.5×10-6Ω・cmであるのに対し、Cuの電気抵抗率は1.6×10-6Ω・cmと低い。
しかしCuは、ガラス基板との密着性が低く、剥離するという問題がある。特に安価で大面積化が可能なソーダライムガラス基板(珪酸、ソーダ灰、石灰を主な原料とするガラス基板)では、当該ガラス基板中に含まれるNaなどのアルカリ金属元素の拡散(マイグレーション)による配線材料の剥がれが問題になっている。またガラス基板との密着性が低いために、Cuは、配線形状に加工するためのウェットエッチングが困難であるという問題がある。そこでCuとガラス基板との密着性を向上させるための様々な技術が提案されている。
例えば特許文献1〜3は、Cu配線とガラス基板との間に、モリブデン(Mo)やクロム(Cr)などの高融点金属層を介在させて密着性の向上を図る技術を開示している。しかしこれらの技術では、高融点金属層を成膜する工程が増加し、表示装置の製造コストが増大する。さらにCuと高融点金属(Mo等)という異種金属を積層させるため、ウェットエッチングの際に、Cuと高融点金属との界面で腐食が生ずるおそれがある。またこれら異種金属ではエッチングレートに差が生じるため、配線断面を望ましい形状(例えばテーパー角が45〜60°程度である形状)に形成できないという問題が生じ得る。さらに高融点金属、例えばCrの電気抵抗率(12.9×10-6Ω・cm)は、Cuのものよりも高く、配線抵抗による信号遅延や電力損失が問題となる。
特許文献4は、Cu配線とガラス基板との間に、密着層としてニッケル又はニッケル合金と高分子系樹脂膜とを介在させる技術を開示している。しかしこの技術では、表示ディスプレイ(例えば液晶パネル)の製造時における高温アニール工程で樹脂膜が劣化し、密着性が低下するおそれがある。
特許文献5は、Cu配線とガラス基板との間に、密着層として窒化銅を介在させる技術を開示している。しかし窒化銅自体は安定な化合物ではない。そのためこの技術では、表示ディスプレイ(例えば液晶パネル)の製造時における高温アニール工程でN原子がN2ガスとして放出されて、配線膜が劣化し、密着性が低下するおそれがある。
特開平7−66423号公報 特開平8−8498号公報 特開平8−138461号公報 特開平10−186389号公報 特開平10−133597号公報
本発明は上記事情に着目してなされたものであって、その目的は、透明基板との高い密着性、および低い電気抵抗率を有する、Cu合金膜を備えた表示装置を提供することにある。
上記課題を解決することのできた本発明に係る表示装置は、透明基板と直接接触する表示装置用Cu合金膜であって、前記合金膜は、Zn,Ni,Ti,Al,Mg,Ca,W,NbおよびMnよりなる群から選択される少なくとも1種の元素を合計で2〜20原子%含むCu合金からなる第一層(Y)と、純Cu、またはCuを主成分とするCu合金であって前記第一層(Y)よりも電気抵抗率の低いCu合金からなる第二層(X)と、を含む積層構造を有し、前記第一層(Y)が前記透明基板と接触しているところに要旨を有している。
本発明の好ましい実施形態において、前記第一層(Y)の膜厚は10nm以上100nm以下であり、Cu合金膜全膜厚に対して60%以下である。
本発明の好ましい実施形態において、前記第一層(Y)に含有される合金元素がMnである場合は、前記第一層(Y)の膜厚が10nm以上100nm以下であり、前記第一層(Y)に含有される合金元素がZnまたはNiである場合は、前記第一層(Y)の膜厚が20nm以上100nm以下である。
本発明の好ましい実施形態において、前記第一層(Y)に含有される合金元素がMnであり、前記第一層(Y)の膜厚TM(nm)と、Mnの含有量M(原子%)が、TM≧230M-1.2の関係を満たす。
本発明の好ましい実施形態において、前記Cu合金膜は250℃で5分間以上熱処理したものである。
本発明の好ましい実施形態において、前記透明基板の材料はソーダライムガラスである。
本発明の表示装置は、透明基板との密着性に優れた所定の元素を含むCu合金からなる第一層(Y)と、純Cu、または上記第一層(Y)よりも電気抵抗率の低いCu合金からなる第二層(X)と、を含む積層構成のCu合金膜(配線膜)を備えているため、透明基板との高い密着性と、Cu合金膜全体としての低い電気抵抗率を両方実現することができる。密着性については、特に第一層(Y)の合金元素をMnとした上で、第一層(Y)の膜厚と第一層(Y)におけるMnの含有量を適切に制御することによって、さらに良好な密着性を達成できる。また、本発明に用いられるCu合金膜は特に、安価なソーダライムガラス基板を用いたときに生じるナトリウムイオンなどの拡散(マイグレーション)に対する耐性(耐マイグレーション性)に非常に優れているため、ソーダライムガラス基板を備えた表示装置用の配線材料として極めて好適に用いられる。さらに、本発明に用いられるCu合金膜は、同種の純CuまたはCu合金の積層構造であるため、エッチング速度に極端な差がなく、上記Cu合金膜を用いれば、パターン形成が容易で、形状に優れた微細加工を行なうことができる。
本発明の一実施例を示す薄膜トランジスタ(TFT)の構造を示す断面説明図である。 実施例に係るTFTアレイ基板の製造工程を、段階を追って説明する断面説明図である。 実施例に係るTFTアレイ基板の製造工程を、段階を追って説明する断面説明図である。 実施例に係るTFTアレイ基板の製造工程を、段階を追って説明する断面説明図である。 実施例に係るTFTアレイ基板の製造工程を、段階を追って説明する断面説明図である。 実施例に係るTFTアレイ基板の製造工程を、段階を追って説明する断面説明図である。 実施例に係るTFTアレイ基板の製造工程を、段階を追って説明する断面説明図である。 実施例に係るTFTアレイ基板の製造工程を、段階を追って説明する断面説明図である。 実施例に係るTFTアレイ基板の製造工程を、段階を追って説明する断面説明図である。 実施例におけるDCストレス試験に用いたTEGパターンを模式的に示す図、及び光学顕微鏡写真である。 Cu−Mn合金を用いたときの、DCストレス試験後およびピーリング試験後の結果を示す図である。 純Cuを用いたときの、DCストレス試験後およびピーリング試験後の結果を示す図である。 Al−Nd合金を用いたときの、DCストレス試験後およびピーリング試験後の結果を示す図である。 第一層(Y)のMn含有量(原子%)及び第一層の膜厚(nm)が、密着性に与える影響を示すグラフである。 本発明の実施例における第一層(Y)とガラス基板との界面の状態を示すTEM写真である。 本発明の実施例における第一層(Y)とガラス基板との界面近傍の濃度プロファイルを示すグラフである。 実施例5における合金元素(Zn)の添加量と、成膜直後の密着性の関係を示すグラフである。 実施例5における合金元素(Zn)の添加量と、熱処理後の密着性の関係を示すグラフである。 実施例5における合金元素(Zn)の添加量および熱処理温度と、電気抵抗率の関係を示すグラフである。
本発明の表示装置は、透明基板上に、透明基板と直接接触する表示装置用Cu合金膜を有する表示装置であって、上記Cu合金膜は、
Zn,Ni,Ti,Al,Mg,Ca,W,NbおよびMnよりなる群から選択される少なくとも1種の元素を合計で2〜20原子%含むCu合金からなる第一層(Y)と、
純Cu、または前記第一層(Y)よりも電気抵抗率の低いCu合金からなる第二層(X)と、を含む積層構造を有し、
前記第一層(Y)が前記透明基板と接触しているところに特徴がある。
本発明において、透明基板と直接接触する第一層(Y)は、密着性向上に寄与する合金元素を含むCu合金で構成されており、これにより、透明基板との密着性が向上する。一方、上記第一層(Y)の上に積層される第二層(X)は、電気抵抗率の低い元素(純Cu、または純Cuと同程度の低電気抵抗率を有するCu合金)で構成されており、これにより、Cu合金膜全体の電気抵抗率の低減を図っている。すなわち、本発明で規定する上記積層構造とすることにより、電気抵抗率がAlに比べて低いというCu本来の特性を有効に最大限に発揮させつつ、しかもCuの欠点であった透明基板との低密着性も解消することができる。
本発明において、第二層(X)を構成する「第一層(Y)よりも電気抵抗率の低いCu合金」は、密着性向上元素を含むCu合金で構成されている第一層(Y)に比べて電気抵抗率が低くなるように、合金元素の種類および/または含有量を適切に制御すれば良い。電気抵抗率が低い元素(おおむね、純Cu合金並みに低い元素)は、文献に記載の数値などを参照し、公知の元素から容易に選択することができる。ただし、電気抵抗率が高い元素であっても、含有量を少なくすれば(おおむね、0.05〜1原子%程度)電気抵抗率を低減できるため、第二層(X)に適用可能な上記合金元素は、電気抵抗率が低い元素に必ずしも限定されない。具体的には、例えば、Cu−0.5原子%Ni、Cu−0.5原子%Zn、Cu−0.3原子%Mnなどが好ましく用いられる。また、第二層(X)に適用可能な上記合金元素は、酸素ガスや窒素ガスのガス成分を含んでいても良く、例えば、Cu−OやCu−Nなどを用いることができる。なお、第一層(Y)よりも電気抵抗率の低いCu合金は、上述した適用可能な元素を含み、実質的に残部がCuおよび不可避的不純物である。
以下、本発明を最も特徴付ける第一層(Y)について詳しく説明する。
[第一層(Y)について]
上記Cu合金膜において、第一層(Y)は透明基板と直接接しており、Zn,Ni,Ti,Al,Mg,Ca,W,NbおよびMnよりなる群から選択される少なくとも1種の元素(密着性向上元素)を合計で2〜20原子%含むCu合金で構成されている。これらの元素は単独で含有しても良いし、2種以上を併用しても良い。単独で含有する場合は、単独の量が上記範囲を満足すれば良く、2種以上を含有する場合は合計量が上記範囲を満足すれば良い。これらの元素は、Cu金属には固溶するがCu酸化膜には固溶しない元素として選択したものである。これらの元素が固溶しているCu合金が成膜過程の熱処理等によって酸化されると、上記元素は拡散して粒界や界面に濃化し、該濃化層によって透明基板との密着性が向上すると考えられる。このような濃化層の形成によって、バリアメタルを介在させずにCu合金膜を透明基板と直接接続しても充分な密着性を確保することができる。その結果、液晶ディスプレイの階調表示などの表示性能の劣化を防止できる。
上述した密着性向上元素のうち好ましいのはMn、Niであり、より好ましくはMnである。Mnは、上述した界面での濃化現象が非常に強く発現される元素だからである。すなわち、Mnは、Cu合金成膜時または成膜後の熱処理(例えば、SiN膜の絶縁膜を成膜する工程といった表示装置の製造過程における熱履歴を含む)によって膜の内側から外側(透明基板との界面など)に向って移動する。界面へのMnの移動は、熱処理による酸化によって生成するMn酸化物が駆動力になって、更に一層促進される。その結果、基板との界面にCu−Mnの反応層(以下、「Mn反応層」と呼ぶ。)が形成され、基板との密着性が著しく向上するものと考えられる(後記する図15の写真を参照)。
このようなMn反応層は、好ましくは、スパッタリング法(詳細は後述する。)によるCu合金成膜後、約250℃以上で5分間以上の加熱処理を行なうことによって得られる。このよう加熱処理により界面に合金元素が拡散して濃化し易くなるからである。
なお、上記の加熱処理は、Mn反応層などの上記濃化層の形成を目的に行うものであってもよいし、Cu合金膜形成後の熱履歴(例えば、SiN膜などの保護膜を成膜する工程)が、前記温度・時間を満たすものであってもよい。
上記元素の含有量は2原子%以上とする。上記元素の含有量が2原子%未満では、透明基板との密着性が不十分で満足な特性が得られない。後記する実施例でも述べるが、例えば上記元素の含有量が0.5%程度と少ない場合、条件によっては良好な密着性が得られる場合もあるが、再現性に欠ける。そこで、本発明では、再現性をも考慮して上記元素の含有量の下限値を2原子%以上とした。これにより、測定条件等に因らず常に良好な密着性が得られる。上記元素の含有量は多いほど密着性の向上に有効であるが、一方、上記元素の含有量が20原子%を超えると、Cu合金膜(配線膜)自体(第一層+第二層)の電気抵抗率が高くなるほか、配線のエッチング時にアンダーカット量が増大したり、残渣が発生するため、微細加工が難しくなる。上述の通り、密着性の観点から、上記元素の含有量の好ましい下限値は3原子%、より好ましくは4原子%である。また、電気抵抗率等の観点から好ましい上限値は、12原子%、より好ましくは10原子%、さらに好ましくは8原子%、最も好ましくは4.0原子%(特に3.5原子%)である。
上記元素の好ましい含有量は、厳密には、元素の種類によって異なり得る。元素の種類によって密着性および電気抵抗に対する負荷(影響)が異なるからである。例えば、Mnは、3原子%以上12原子%以下であることが好ましく、より好ましくは4原子%以上10原子%以下である。また、Znの場合は2原子%以上10原子%以下であることが好ましい。
本発明に用いられるCu合金膜は、上記元素を含み、残部:Cuおよび不可避不純物である。
上記第一層(Y)を構成するCu合金は、更にFeおよび/またはCoを合計(単独の場合は単独の量)で、0.02〜1.0原子%の範囲で含有しても良く、これにより、低い電気抵抗率と透明基板との高い密着性が、一層向上するようになる。好ましい含有量は、0.05原子%以上0.8原子%以下であり、より好ましくは0.1原子%以上0.5原子%以下である。
上記Cu合金膜において、第二層(X)は、上記第一層(Y)の上(直上)に形成されており、純Cu、または上記第一層(Y)よりも電気抵抗率の低いCuを主成分とするCu合金で構成されている。このような第二層(X)を設けることにより、Cu合金膜全体の電気抵抗率を低く抑えることができる。なお、上記第一層(Y)における「Cuを主成分とする」とは、材料を構成する元素のうちCuの質量または原子数が最も多いことを意味し、電気抵抗率の観点からはCuは実質90原子%以上とすることが好ましい。
このように本発明に用いられるCu合金膜は、組成が異なる第二層(X)と第一層(Y)の積層構成とすることによって所望の特性を発揮させるものであるが、これらの特性をより効果的に発揮させるためには、特に、第一層(Y)の膜厚を制御することが有効である。具体的には、上記第一層(Y)の膜厚は10nm以上であり、Cu合金膜全膜厚[第二層(X)と第一層(Y)の膜厚]に対して60%以下とすることが好ましい。これにより、低い電気抵抗率と高い密着性が得られるほか、微細加工性がより効果的に発揮される。より好ましくは、第一層(Y)の膜厚は20nm以上であり、Cu合金膜全膜厚に対して50%以下である。
なお、第一層(Y)の膜厚の上限は配線膜自体の電気抵抗率を主に考慮して適宜決定すれば良く、100nm以下であることが好ましく、80nm以下であることがより好ましい。また、Cu合金膜全膜厚に対する第一層(Y)の比率の下限も特に限定されないが、透明基板との密着性向上を考慮すると、おおむね、15%とすることが好ましい。
上記第一層(Y)の膜厚は、厳密には第一層(Y)に含有される元素の種類によって異なり得る。元素の種類によって、密着性および電気抵抗に対する影響が異なるからである。例えば上記第一層(Y)が少なくともMnを含有している場合、前記膜厚の下限は10nm以上が好ましく、より好ましくは20nm以上である。またMnの場合の前記膜厚の上限は100nm以下が好ましく、より好ましくは80nm以下であり、さらに好ましくは50nm以下である。また上記第一層(Y)が少なくともNiまたはZnを含有している場合、前記膜厚の下限は、20nm以上が好ましく、より好ましくは30nm以上であり、上限は100nm以下が好ましく、より好ましくは80nm以下である。また、上記第一層(Y)が少なくとも、Mn、及び(NiまたはZn)を含有している場合、前記膜厚の下限は10nm以上が好ましく、より好ましくは20nm以上であり、上限は100nm以下が好ましく、より好ましくは80nm以下である。
なお、Cu合金膜全体(第二層(X)+第一層(Y))の膜厚は、おおむね200nm以上500nm以下であることが好ましく、250nm以上400nm以下であることがより好ましい。
なお、密着性に関し、上述した第一層(Y)の形成による透明基板との密着性向上効果を最大限有効に発揮させるためには、上記密着性向上元素の含有量と第一層(Y)の膜厚を別々に制御するのではなく、相互に関連づけて制御することが好ましい。本発明者らの実験結果によれば、基板との密着性は、第一層(Y)に存在する密着性向上元素の総量と密接に関連していることが判明したからである。具体的には、例えば、上記元素の含有量が少ない場合は第一層(Y)の膜厚を厚くでき、一方、第一層(Y)の膜厚が薄い場合は上記元素の含有量を多くする、などの制御を行なうことが好ましい。
具体的には、例えば、密着性向上元素としてMnを用いる場合、密着性の向上に有効に作用する上記Mn反応層を効率よく形成させるためには、第一層(Y)の膜厚TM(nm)と、Mnの含有量M(原子%)は、TM≧230M-1.2の関係を満たすことが好ましい。TM<230M-1.2であると、Mn反応層を形成させるための十分なMn量を第一層(Y)から供給することができず、密着性が不十分となる(後記する実施例を参照)。密着性について言えば、上記要件を満足する限り、第一層(Y)の膜厚TMは厚くても良いが、前述したように、膜厚TMはが厚くなり過ぎると膜全体の電気抵抗率が低下するため、実際には、密着性と電気抵抗率とのバランスを考慮して膜厚TMの範囲を適切に制御することが好ましい。
透明基板との更なる密着性向上のため、上記第一層(Y)は更に酸素を含有しても良い。透明基板と接触する第一層(Y)に適量の酸素を導入することにより、基板との界面に、所定量の酸素を含む酸素含有層が介在され、基板との間に強固な結合(化学的結合)が形成され、密着性が向上すると考えられる。
上記作用を充分に発揮させるため、上記第一層(Y)中に含まれる好ましい酸素量は、0.5原子%以上であり、より好ましくは1原子%以上、更に好ましくは2原子%以上、更により好ましくは4原子%以上である。一方、酸素量が過剰になり、密着性が向上し過ぎると、ウェットエッチングを行なった後に残渣が残り、ウェットエッチング性が低下する。また酸素量が過剰になると、Cu合金膜全体の電気抵抗が向上する。これらの観点を勘案し、上記第一層(Y)中に含まれる酸素量は、好ましくは30原子%以下、より好ましくは20原子%以下、更に好ましくは15原子%以下、更に一層好ましくは10原子%以下である。
このような酸素含有第一層(Y)は、第一層(Y)をスパッタリング法で成膜する際、酸素ガスを供給することによって得られる。酸素ガス供給源として、酸素(O2)のほか、酸素原子を含む酸化ガス(例えば、O3など)を用いることができる。具体的には、第一層(Y)の成膜時には、スパッタリング法に通常用いられるプロセスガスに酸素を添加した混合ガスを用い、第二層(X)の成膜時には、酸素を添加せずにプロセスガスを用いてスパッタリングを行えば良い。第二層(X)は、電気抵抗率低減の観点から、酸素を含有しないことが好ましいからである。上記プロセスガスとしては、代表的には希ガス(例えばキセノンガス、アルゴンガス)が挙げられ、好ましくはアルゴンガスである。また、第一層(Y)の成膜時にプロセスガス中の酸素ガス量を変化させれば、酸素含有量が異なる複数の下地層を形成できる。
上記第一層(Y)中の酸素量は、プロセスガス中に占める酸素ガスの混合比率によって変化し得るため、導入したい酸素量に応じて、上記の混合比率を適宜適切に変えればよい。例えば、第一層(Y)を形成する際、プロセスガス(アルゴンガスなど)中のO2濃度は1体積%以上20体積%以下とすることが好ましい。
後記する実施例で実証したように、上記のCu合金膜は、ガラス基板に代表される透明基板との密着性に優れている。本発明に用いられるガラス基板の材料は表示装置に用いられるものであれば特に限定されず、例えば、無アルカリガラス、高歪点ガラス、ソーダライムガラスなどが挙げられる。特に本発明によれば、ソーダライムガラスを用いたときの課題であった、ナトリウムイオンの拡散に対する耐性(耐マイグレーション性)に極めて優れているため、高価な無アルカリガラスに代えて、安価なソーダライムガラスを基板材料として好適に用いることができる。
本発明に用いられるCu合金膜は、透明基板との密着性に優れているため、透明基板と直接接触する配線膜および電極用の膜として好適に用いられる。例えば後記する図1の表示装置に係る実施形態によれば、信号線と一体のソース電極と透明導電膜に接触するドレイン電極、や、ゲート電極に、上記Cu合金膜を適用することができる。
上記Cu合金膜は、薄膜トランジスタ(TFT)の半導体層(アモルファスシリコン、または多結晶シリコン)と直接接触する配線用または電極(ソース−ドレイン電極)の膜として適用することもできる。Cuを直接、TFTの半導体層と接触させると、Cuは半導体層とも密着性が悪い上、半導体層のSiとCuとの間で相互拡散が生じ易く、TFT特性が低下するという問題があるため、従来は、前述したMoやCrなどの高融点金属膜(バリアメタル層)を介在させていた。これに対し、上記第一層(Y)を構成するCu合金は、半導体層との密着性にも優れているため、半導体層の上に直接、上記第一層(Y)を構成するCu合金を設け、その上に上記第二層(X)を構成する純CuまたはCu合金を設ける積層構成を採用することができる。これにより、バリアメタル層を介在させなくても、上述した相互拡散を防止し得、半導体層との高い密着性を確保できると共に、低い電気抵抗率も実現できる。また、パターン形成が容易で、形状に優れた微細加工を行なうこともできる。
本発明に用いられるCu合金膜をTFTの半導体層に接続させるに当たっては、上記以外に、半導体層表面をプラズマ窒化法などで窒化処理した後に、上記の第一層(Y)を構成するCu合金と、上記第二層(X)を構成する純CuまたはCu合金を、順次形成させても良い。すなわち、半導体層側からみて、窒化処理半導体層/第一層(Y)/第二層(X)の三層構成としても良く、これによっても、半導体層との高い密着性を確保し得、且つ、低い電気抵抗率を確保することができる。
あるいは上記のほか、半導体層表面をプラズマ窒化法などで窒化処理した後、再度半導体層を成膜し、その上に上記の第一層(Y)を構成するCu合金と、上記第二層(X)を構成する純CuまたはCu合金を、順次形成させても良い。すなわち、半導体層側からみて、窒化処理半導体層/半導体層/第一層(Y)/第二層(X)の四層構成としても良く、これによっても、上記と同様の特性を確保できる。
あるいは上記のほか、透明基板の場合と同様、上記第一層(Y)のCu合金膜をスパッタリング法で成膜する際、酸素ガスを制御して酸素含有第一層(Y)を形成し、半導体層との界面に酸素を含む酸素含有層を介在させる方法も有用であり、これによっても、上記と同じ特性が実現される。すなわち、半導体層側からみて、半導体層/酸素含有第一層(Y)/第二層(X)の三層構成としても良い。なお、この半導体層は、上記のように表面が窒化処理されていても良い。あるいは、上記のように表面が窒化処理された半導体層と窒化処理されていない半導体層とが積層されていても良い。酸素含有第一層(Y)に含まれる好ましい酸素量などは、前述したとおりである。
上記積層構造からなるCu合金膜は、スパッタリング法によって形成することが好ましい。具体的には、上記の第一層(Y)を構成する材料をスパッタリング法により成膜して第一層(Y)を形成した後、その上に、上記の第二層(X)を構成する材料をスパッタリング法により成膜して第二層(X)を形成し、積層構成とすればよい。このようにしてCu合金積層膜を形成した後、所定のパターニングを行ってから、断面形状をカバレッジの観点から好ましくはテーパ角度45〜60°程度のテーパ状に加工することが好ましい。
スパッタリング法を用いれば、スパッタリングターゲットとほぼ同じ組成のCu合金膜を成膜できる。そこでスパッタリングターゲットの組成を調整することによって、Cu合金膜の組成を調整できる。スパッタリングターゲットの組成は、異なる組成のCu合金ターゲットを用いて調整しても良いし、あるいは、純Cuターゲットに合金元素の金属をチップオンすることによって調整しても良い。
なおスパッタリング法では、成膜したCu合金膜の組成とスパッタリングターゲットの組成との間でわずかにズレが生じることがある。しかしそのズレは概ね数原子%以内である。そこでスパッタリングターゲットの組成を最大でも±10原子%の範囲内で制御すれば、所望の組成のCu合金膜を成膜できる。
本発明に用いられるCu合金膜を半導体層の上に適用し、ソース・ドレイン電極などとして使用する場合には、ドープトアモルファスシリコンとの相互拡散をより効果的に抑制するために、前述したように、ドープトアモルファスシリコンの表面を窒化したり、更にその上に再度ドープトアモルファスシリコンを積層したり、あるいは、上記の第一層(Y)を構成する材料をスパッタリング法により成膜する際に酸素を添加して行なう、などの相互拡散抑制法を採用することも有用である。
以下、図1に示したTFTアレイ基板1の製造工程の概略を、図2〜9の工程図に沿って説明する。ここでスイッチング素子として形成される薄膜トランジスタは、水素化アモルファスシリコンを半導体層として用いたアモルファスシリコンTFTを例示している。本発明はこれに限定されず、多結晶シリコンを用いても良い。また、図1はボトムゲート構造のTFTアレイ基板の例であるが、これに限定されず、例えば、トップゲート構造のTFTアレイ基板に適用しても良い。
まずガラス基板1aに、スパッタリングなどの手法で例えば膜厚100nm程度のCu合金薄膜からなる第一層(Y)を成膜し、その上部に、純Cu、または第一層より電気抵抗率が低いCu合金薄膜(膜厚100nm程度)からなる第二層(X)を、スパッタリング法などで例えば合計で200nm程度の膜厚で成膜し、得られるCu合金積層配線膜をパターニングすることによって、ゲート電極26と走査線25を形成する(図2)。このとき、後述するゲート絶縁膜のカバレッジがよくなる様に、Cu合金積層配線膜は、その周縁をテーパ角度約45〜60°のテーパ状にエッチングしておくのがよい。
次いで図3に示すように、例えばプラズマCVD法等によって例えば膜厚が約300nm程度のゲート絶縁膜(窒化シリコン膜:SiNx)27を基板温度350℃程度で形成する。続いて、図4に示すようにゲート電極26をマスクとする裏面露光によって、窒化シリコン膜(SiNx)をパターニングし、チャネル保護膜を形成する。更にその上に、膜厚150nm程度の水素化アモルファスシリコン膜(a-Si:H)と、膜厚50nm程度のPをドーピングしたn+型水素化アモルファスシリコン膜(n+a−Si:H)を、連続して基板温度300℃程度で成膜する。
続いて、図5に示すように、水素化アモルファスシリコン膜(a-Si:H)とn+
水素化アモルファスシリコン膜(n+a−Si:H)をドライエッチングでパターニングする。そして、図6に示すように、膜厚100nm程度のCu合金薄膜からなる第一層(Y)を成膜し、その上部に、純Cu、または第一層より電気抵抗率が低いCu合金薄膜(膜厚100nm程度)からなる第二層(X)を、スパッタリング法などにより合計で200nm程度の膜厚で積層成膜し、この積層膜をウエットエッチングでパターニングすることにより、信号線と一体のソース電極28と、ITO透明導電膜にコンタクトするドレイン電極29を形成する。更に、ソース電極28とドレイン電極29をマスクとして、チャネル保護膜(SiNx)上のn+型水素化アモルファスシリコン膜(n+a−Si:H)をドライエッチングにより除去する。
次いで図7に示すように、プラズマCVD装置で窒化シリコン膜(SiNx)30を膜厚300nm程度となる様に成膜して保護膜を形成する。このときの成膜温度は例えば250℃程度で行われることが好ましい。そしてこの窒化シリコン膜(SiNx)30にコンタクトホール32を形成する。更に図8に示すように、酸素プラズマアッシングによるポリマー除去工程を経て、例えば非アミン系剥離液を用いたフォトレジスト31の剥離処理を行った後、酸素プラズマアッシングによって生成したCu酸化膜を希フッ酸で除去する。
最後に図9に示すように、例えば150nm程度のITO透明導電膜を室温でスパッタ法により成膜し、ウエットエッチングによるパターニングを行って画素電極(ITO透明導電膜)5を形成すると、TFTアレイ基板が完成する。
この製造工程によれば、(ア)ゲート電極が直接ガラス基板と高い密着性で形成され、(イ)ソース・ドレイン電極がドープトアモルファスシリコンと高い密着性で形成され、(ウ)ITO透明導電膜(画素電極)5とCu合金積層膜によって形成されたドレイン電極とが直接コンタクトされ、(エ)ゲート電極に繋がっている走査線のTAB部分にもITO透明導電膜5が直接コンタクトされたTFTアレイ基板が得られる。
以下、実施例を挙げて本発明をより具体的に説明するが、本発明は以下の実施例によって制限されず、上記・下記の趣旨に適合し得る範囲で適宜変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。
実施例1
(試料の作製)
本実施例では、下記のようにして作製した表1の試料(No.3〜35)について、第一層(Y)を構成するCu合金の種類や含有量、および第一層(Y)の厚さが、電気抵抗率やガラス基板との密着性に及ぼす影響を調べた。
第一層(Y)として、表1に示す種々の元素を含むCu合金と、第二層(X)として、純Cuの積層構成からなるCu合金膜を、以下に示すようにスパッタリング法によって作製した。表1において、No.3〜16は、第一層(Y)を構成する元素としてMnを添加した例、No.17はBi添加例、No.18〜20はNi添加例、No.21〜23はZn添加例、No.24〜25はAl添加例、No.26〜27はTi添加例、No.28〜29はMg添加例、No.30〜31はCa添加例、No.32〜33はNb添加例、No.34〜35はW添加例である。配線膜の厚さは積層構造全体で約300nmと一定とした。
スパッタリング条件は以下のとおりである。スパッタリング装置としては島津製作所製の商品名「HSM−552」を使用し、DCマグネトロンスパッタリング法(背圧:0.27×10-3Pa以下、Arガス圧:0.27Pa、Arガス流量:30sccm、スパッタパワー:DC260W、極間距離:50.4mm、基板温度:室温)によって、ガラス基板(コーニング社製の#1737、サイズは、直径50.8mm×厚さ0.7mm)上に、第一層(Y)のCu合金膜(厚さは表1に示すとおり)と第二層(X)のCu金属膜とからなる積層配線膜を形成した。
更に、ガラス基板(コーニング社製の#1737)の上に酸素含有層を形成した試料(No.36)を作製した。ここで、酸素含有層は、ArとO2との混合ガスをプロセスガスとして使用し、混合ガスに占める酸素ガスの比率を10体積%に調整することによって形成した。
その他の成膜条件は、以下のとおりである。
・背圧:1.0×10-6Torr以下
・プロセスガス圧:2.0×10-3Torr
・プロセスガスの流量:30sccm
・スパッタパワー:3.2W/cm2
・極間距離:50mm
・基板温度:室温
・成膜温度:室温
上記のようにして成膜されたCu合金膜の組成は、ICP発光分光分析装置(島津製作所製のICP発光分光分析装置「ICP−8000型」)を用い、定量分析して確認した。
比較のため、純Cuの上下にバリアメタル層を有する試料(No.1)、および純Cuのみからなる試料(No.2)を用意した。
上記の各試料を用い、以下のようにして、Cu合金膜自体の電気抵抗およびガラス基板との密着性を調べた。
(1)電気抵抗の測定
ガラス基板(コーニング社製の#1737、サイズは、直径101.6mm×厚さ0.7mm)上に形成された各Cu合金積層配線膜を、フォトリソグラフィーとウェットエッチングによって線幅100μm、線長10mmの電気抵抗評価用パターンに加工した。この際、ウエットエッチャントとしては、硫酸:硝酸:酢酸=50:10:10の混酸からなる混合液を用いた。そして、枚葉式CVD装置を用い、基板を加熱して350℃で30分の真空熱処理(真空度:0.27×10-3Pa以下)を施し、この真空熱処理後の電気抵抗を直流四探針法により室温で測定した。
本実施例1では、電気抵抗の合否判断基準は、従来のCu系材料の電気抵抗率3.5μΩ・cm相当以下であるものを合格(○)、この値を超えるものを不合格(×)とした。
(2)ガラス基板との密着性の評価
熱処理後(真空雰囲気下、350℃で0.5時間)のCu合金膜の密着性を、テープによる剥離試験で評価した。詳細には、Cu合金の成膜表面にカッターナイフで1mm間隔の碁盤目状の切り込みを入れた。次いで、住友3M製黒色ポリエステルテープ(製品番号8422B)を上記成膜表面上にしっかりと貼り付け、上記テープの引き剥がし角度が60°になるように保持しつつ、上記テープを一挙に引き剥がして、上記テープにより剥離しなかった碁盤目の区画数をカウントし、全区画との比率(膜残存率)を求めた。測定は3回行い、3回の平均値を各試料の膜残存率とした。
本実施例では、テープによる剥離率が0〜10%未満のものを◎、10%以上20%未満のものを○、20%以上のものを×と判定し、◎または○を合格(ガラス基板との密着性良好)とした。総合評価として、密着性及び電気抵抗率が合格であるものを○とし、それ以外のものを×とした。
これらの結果を表1に併記する。
表1のうち、10〜12、14〜16、(以上、第一層Yを構成する元素としてMnを添加した例)、19〜20(Ni添加例)、22〜23(Zn添加例)、24〜25(Al添加例)、26〜27(Ti添加例)、28〜29(Mg添加例)、30〜31(Ca添加例)、32〜33(Nb添加例)、34〜35(W添加例)は、いずれも本発明の要
件を満足するため、低い電気抵抗率とガラス基板との高い密着性を達成できた。
これに対し、No.2は、純Cuのみからなる例であり、ガラス基板との密着性に劣っている。
No.3、4および5は、いずれも第一層(Y)を構成する元素の含有量が少ない例であり、ガラス基板との密着性が低下した。
No.6、9、13は、第一層(Y)の構成元素がMnの例であるが、第一層(Y)の膜厚が薄いため、更にNo.6ではMn量も不足しているため、ガラス基板との密着性が低下した。No.18、21はそれぞれNi、Znを用いた例であるが、NiやZnを用いた場合の好ましい膜厚を下回るため密着性が不十分となった。
No.7〜8は、第一層(Y)の構成元素がMnであり、含有量が0.5原子%の例である。本実施例1においては良好な密着性を示したが、後記する実施例3の試験においてMn量が0.5原子%の時に密着性が不十分であることを確認しており、再現性がないことから総合評価を「×」の評価とした。
No.17は、本発明で規定しない合金元素であるBiを含有する例であり、ガラス基板との密着性の低下および電気抵抗率の増加が見られた。
No.36は、第一層(Y)が酸素を含有する例であるが、Mn量が本発明で規定する範囲より少量であっても、良好な密着性を実現している。
実施例2
本実施例では、下記のように作製した試料(本発明例および比較例)について、ソーダライムガラス基板を用いたときのDCストレス試験後およびピーリング試験後の密着性を調べた。DCストレス試験は、一定の距離を保って電気的に分離したパターン間に一定のドライブ電圧(直流、DC)であるストレスを加えて、パターン間に一定の電界強度を保持した状態で保持し、電極間の漏れ電流の変化、剥がれや異物の形成などの外観を検査する検査法である。通常加える電圧よりも高い電圧を恒温恒湿の雰囲気(温度80℃、湿度80%)で加えることにより、通常のパネル動作で生じる電荷の移動が原因で発生する配線上の異常を短時間で検査できる検査法として有用である。ここでは、ライン幅10μm、30μm間隔でライン&スペースのパターンが形成された櫛形電極パターンを2つ交互になるように重ね、それぞれのライン同士の間隔を10μmとし、片方に0V、片方に40Vの直流電圧を加えて、ストレス試験を行った。
(1)DCストレス試験用サンプルの作製
ソーダライムガラス基板(韓国SNP社製のOガラス(オーガラス)、直径50.8mm×厚さ0.7mm)上に、第一層(Y)として、Cu−Mn合金(Cu−2原子%Mn,膜厚100nm)と、第二層として、純Cu(膜厚200nm)の積層構成からなる本発明例のCu合金膜(全膜厚300nm)を、上記の実施例1に記載のスパッタリング法によって作製した。比較のため、純Cu単層膜(全膜厚300nm)および純Al単層膜(全膜厚300nm)を、上記と同様にして作製した。
次に、フォトリソグラフィーとウエットエッチングによって線幅10μm、ギャップ幅10μmの櫛形TEGパターンに加工し、図10に示すDCストレス試験用サンプルを得た。この際、ウエットエッチャントとしては、硫酸:硝酸:酢酸=50:10:10の混酸からなる混合液を用いた。次に、レジスト剥離を行った後、本発明例については、窒素雰囲気下にて350℃で30分間の加熱処理を行なったサンプルを用意し、比較例の純C
u膜および純Al膜については、上記の加熱処理を行なわないサンプルを用意した。
(2)DCストレス試験による密着性評価
次に、それぞれのサンプルについて、以下のようにしてDCストレス試験を行った。DCストレスの印加は、半導体パラメータ・アナライザ(アジレントテクノロジー社製のAgilent 4156C)を用い、80℃の加熱環境下において、図10に示すように、櫛形TEGパターンの一方のパッドにDC40Vを印加し(アノード電極)、他方のパッドをグランド(GND)とした(カソード電極)。印加時間は5時間とし、DCストレス印加前後における各種薄膜とソーダライムガラス基板との密着性を評価した。密着性の評価は、光学顕微鏡(対物レンズ100倍、接眼レンズ10倍)を用い、任意の観察視野(300μm×400μm)における膜の剥がれ(剥離)の有無を観察して行ない、剥がれが見られたものを×、剥がれが見られなかったものを○とした。
(3)テープピーリング試験による密着性評価
DCストレス印加後のサンプルの表面上に、前述した実施例1に用いた3M社製84222Bテープをしっかり貼り付け、上記実施例1と同様にして(60度ピール試験)剥離試験を行ったとき、膜の剥がれ(剥離)の有無を、上記と同様にして光学顕微鏡観察により調べて評価した。
これらの結果を図11〜図13に示す。図11に本発明例のCu−Mn合金膜(350℃の加熱処理後)を用いたときの結果を、図12に、比較例(純Cu、加熱処理なし、成膜まま)の結果を、図13に比較例(Al−Nd合金、加熱処理なし、成膜まま)の結果を示す。
本発明例のCu−Mn合金膜を用いたときは、図11に示すように、DCストレス試験後およびピーリング試験後の両方において、膜剥がれは見られなかった。
これに対し、純Cu(図12を参照)を用いたときは、DCストレス試験後に行ったピーリング試験後において、膜剥がれが見られた。
詳細には、図12に示すように、膜剥がれはカソード電極側のみに発生している。よって、この膜剥がれは、ソーダライムガラスからのナトリウムイオンのマイグレーションによるものであることが推認された。本発明例のCu−Mn合金膜を用いたときには膜剥がれが生じなかったのは、ソーダライムガラスとの界面にMn−Si−O層が形成され、ナトリウムイオンのマイグレーションのバリアとして機能したためと推察される。
また、図13に示すように、Al−Nd合金を用い、成膜ままで加熱処理をしなかった場合も、DCストレス試験後に行ったピーリング試験後において、膜剥がれが発生している。
実施例3
本実施例では、第一層(Y)の構成元素をMnとし、Mnの含有量と第一層(Y)の膜厚が、ガラス基板との密着性および電気抵抗率に与える影響をさらに詳細に調べた。
(1)ガラス基板との密着性の評価
ガラス基板にコーニング社製EAGLE2000(サイズは直径4インチ×厚さ0.7mm)を用いたこと、および第一層(Y)の膜厚は5〜100nmの間で変化させ、第2層(X)の膜厚は500nmで一定としたこと以外は実施例1と同様にして、ガラス基板上に第一層(Y)と第二層(X)の積層膜を形成した。成膜後、さらにCVD装置を用いて、1Paの窒素雰囲気下、320℃で5分間の熱処理を行った。次いで、成膜表面にカ
ッターナイフで1mm間隔で5×5の碁盤目状の切り込みをいれ、住友3M社製8422Bテープを成膜表面にしっかりと貼り付け、基板との角度が90°となるようにテープを一挙に引き剥がした。本実施例ではマスが一つでも剥離すれば不合格(×)とし、一つも剥離しなかった場合を合格(○)とした。
結果を表2、および図14に示す。
表2、図14から、第一層(Y)とガラス基板との密着性を向上させるためには、第一層(Y)におけるMn量と第一層(Y)の膜厚を相互に制御することが有効であり、Mn量が少ない場合は膜厚を厚くし、膜厚が薄い場合はMn量を多くすることで密着性が向上する傾向が読み取れる。この傾向はTM≧230M-1.2の関係式で整理することができ、
前記関係式を満たす場合に良好な密着性が得られる。なお、実施例1における密着性の評価では、テープによる剥離率が0〜10%未満のものを全て◎と評価しており、一方、本
実施例3では、一つでも剥離すれば不合格(×)の評価であり、実施例3の方が実施例1よりも厳しい評価となっている。すなわち、実施例1で◎の評価のもののうち、上記TM
≧230M-1.2を満たしているもの(表1のNo.12、15〜16)は一つも剥離しなかった例に相当し、上記関係式を満たさなかったもの(表1のNo.10、11、14)は剥離率10%未満の限度において剥離した例に相当する。
図15はMn量:10原子%、第一層(Y)の膜厚:20nmの場合の、ガラス基板と第一層(Y)の界面のTEM写真である。図15では前記界面にMn反応層が観察された。さらに図16は、TEM−EDXによって膜の深さ方向の濃度プロファイルを分析した結果を示すグラフである。図16によればTM≧230M-1.2の関係式を満たしている(
a)と(b)では、Mn、SiおよびOがガラスとの界面近傍で高濃度に検出されており、上記関係式を満たさない(c)ではガラスとの界面近傍でMnがほとんど検出されていないことがわかる。なお、図16の(a)〜(c)におけるCu合金膜の組成は、(a)第一層(Y):Cu−4原子%Mn(300nm)((a)は第一層のみ)、(b)第一層(Y):Cu−4原子%Mn(50nm)、第二層(X):純Cu(500nm)、(c)第一層(Y):Cu−4原子%Mn(20nm)、第二層(X):純Cu(500nm)であり、成膜後の熱処理条件はいずれも320℃で5分間である。
(2)電気抵抗の測定
上記の密着性評価用の試料と同じ試料を用い、実施例1と同様にして電気抵抗を測定した。電気抵抗率は、直流四探針測定法によりCu合金膜のシート抵抗を測定し、電気抵抗率に換算して求めた。その結果、本実施例3において電気抵抗率はいずれも実用可能な範囲の低抵抗率を示すことがわかった。
実施例4
本実施例では、下記のように作製した試料についてウェットエッチング性を調べた。通常、積層構造の試料では下地層と上層でエッチングレートが異なるため、上層に比べて下地層のエッチングレートが速い場合には配線底部にアンダーカットが生じる。そこで、本実施例ではアンダーカット量によりウェットエッチング性を評価するものとする。
まず、第一層(Y)として表3に示す種々の元素を含むCu合金と、第二層(X)として純CuからなるCu合金膜を、表3にそれぞれ示す膜厚となるように成膜したこと以外は実施例3と同様にして、ガラス基板上に第一層(Y)と第二層(X)の積層膜を形成した。
上記試料に対して、フォトリソグラフィーにより、Cu合金膜を10μm幅のラインアンドスペースを持つパターンに形成した後、混酸エッチャント(リン酸:硝酸:水の体積比=75:5:20)を用いてエッチングを行った。エッチングした試料の配線断面を走査型電子顕微鏡(SEM)にて観察し、アンダーカット量を測定した。その結果、表3におけるいずれの試料もアンダーカット量は0.5μm以下であり、良好なウェットエッチング性を達成できることが分かった。またエッチング部の残渣についても、光学顕微鏡による観察(観察倍率:400倍)により確認したところ、いずれの試料においても残渣は発生していなかった。
実施例5
本実施例では、Cu合金における合金元素としてZnを用い、下記のように作製した試料について、成膜直後、および成膜後に真空雰囲気中で350℃、30分間の熱処理を行った場合の密着性、および電気抵抗率を検討した。
本実施例では、Cu合金膜としてCu−Zn合金膜を単層で300nm成膜した試料を用いる。本発明におけるCu合金膜は、第一層(Y)と第二層(X)の積層構造を有するものであるが、第一層(Y)のCu合金の組成を想定した単層構造のCu合金膜によって、ガラス基板との密着性、および電気抵抗率を検討することは、積層構造における第一層(Y)の合金元素の密着性向上効果、および積層構造のCu合金膜の電気抵抗率の傾向を確認する上で有用である。
試料は、スパッタリングターゲットとして純Cuを用い、Znの純金属チップをチップオンすることによって、所望の組成のCu−Zn合金膜を単層で300nm成膜して作製した。また、比較用として純Cuのスパッタリングターゲットを用いることによって、純Cu合金膜を成膜した試料も作製した。試料作製のその他の条件は、実施例1と同じである。
上記のようにして作製した試料について、ガラス基板との密着性、およびCu合金膜の電気抵抗率を測定した。
ガラス基板との密着性については、成膜直後、および成膜後に真空雰囲気中で350℃、30分間の熱処理を行った場合の密着性を測定した。密着性の測定は、テープの引き剥がし角度を90°としたこと以外は実施例1と同様にした。
電気抵抗率については、実施例1と同じ要領で電気抵抗評価用パターンを加工し、成膜直後、および350℃、400℃、450℃の各温度で30分間熱処理した後の電気抵抗率を測定した。
密着性の結果を図17、18に、電気抵抗率の結果を図19に示す。
図17、18より、成膜後に熱処理を施すことによって密着性が向上することが分かった。また、熱処理後において、Znをおよそ2原子%以上含有することによって、およそ80%以上もの高い密着性を実現できることが分かった。
図19より、Znの添加量の増加に伴って、Cu合金膜の電気抵抗率は上昇するが、熱処理を施すことによって、実用上十分に使用可能な低電気抵抗率を実現できることがわかる。
図17〜19の結果より、Cu合金膜中の合金元素量が増加すると密着性は向上するものの、電気抵抗率が増加してしまうことが明らかとなったが、所定量以上の合金元素を添加したCu合金層を下地層とし、上層を純Cu等とした積層構造とすることによって、上記した密着性の向上と電気抵抗率の低減を両立させることができる。また、さらにCu合金下地層の膜厚を調整することによって密着性と電気抵抗率のバランスを制御することができる。
1a ガラス基板
5 透明導電膜(画素電極、ITO膜)
25 走査線
26 ゲート配線(ゲート電極)
27 ゲート絶縁膜
28 ソース配線(ソース電極)
29 ドレイン配線(ドレイン電極)
30 窒化シリコン膜(保護膜)
31 フォトレジスト
32 コンタクトホール
(X) 第二層
(Y) 第一層

Claims (6)

  1. 透明基板上に、透明基板と直接接触する表示装置用Cu合金膜を有する表示装置であって、
    前記Cu合金膜は、
    Zn,Ni,Ti,Al,Mg,Ca,W,NbおよびMnよりなる群から選択される少なくとも1種の元素を合計で2〜20原子%含むCu合金からなる第一層(Y)と、
    純Cu、またはCuを主成分とするCu合金であって前記第一層(Y)よりも電気抵抗率の低いCu合金からなる第二層(X)と、を含む積層構造を有し、
    前記第一層(Y)が前記透明基板と接触していることを特徴とする表示装置。
  2. 前記第一層(Y)の膜厚が10nm以上100nm以下であり、Cu合金膜全膜厚に対して60%以下である請求項1に記載の表示装置。
  3. 前記第一層(Y)に含有される合金元素がMnである場合は、前記第一層(Y)の膜厚が10nm以上100nm以下であり、
    前記第一層(Y)に含有される合金元素がZnまたはNiである場合は、前記第一層(Y)の膜厚が20nm以上100nm以下である請求項1または2に記載の表示装置。
  4. 前記第一層(Y)に含有される合金元素がMnであり、前記第一層(Y)の膜厚TM(nm)と、Mnの含有量M(原子%)が、TM≧230M-1.2の関係を満たす請求項1〜3のいずれかに記載の表示装置。
  5. 前記Cu合金膜は、250℃以上で5分間以上熱処理したものである請求項1〜4のいずれかに記載の表示装置。
  6. 前記透明基板の材料はソーダライムガラスである請求項1〜5のいずれかに記載の表示装置。
JP2009278377A 2009-01-16 2009-12-08 表示装置用Cu合金膜および表示装置 Expired - Fee Related JP4567091B1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009278377A JP4567091B1 (ja) 2009-01-16 2009-12-08 表示装置用Cu合金膜および表示装置
US13/144,716 US8482189B2 (en) 2009-01-16 2010-01-15 Display device
TW099101239A TWI437107B (zh) 2009-01-16 2010-01-15 Display device
KR1020117016458A KR101230758B1 (ko) 2009-01-16 2010-01-15 표시 장치용 구리 합금막
PCT/JP2010/050437 WO2010082637A1 (ja) 2009-01-16 2010-01-15 表示装置
CN201080003695.9A CN102265323B (zh) 2009-01-16 2010-01-15 显示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009008264 2009-01-16
JP2009174690 2009-07-27
JP2009278377A JP4567091B1 (ja) 2009-01-16 2009-12-08 表示装置用Cu合金膜および表示装置

Publications (2)

Publication Number Publication Date
JP4567091B1 JP4567091B1 (ja) 2010-10-20
JP2011048323A true JP2011048323A (ja) 2011-03-10

Family

ID=42339890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009278377A Expired - Fee Related JP4567091B1 (ja) 2009-01-16 2009-12-08 表示装置用Cu合金膜および表示装置

Country Status (6)

Country Link
US (1) US8482189B2 (ja)
JP (1) JP4567091B1 (ja)
KR (1) KR101230758B1 (ja)
CN (1) CN102265323B (ja)
TW (1) TWI437107B (ja)
WO (1) WO2010082637A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013047199A1 (ja) * 2011-09-30 2013-04-04 Jx日鉱日石金属株式会社 スパッタリングターゲット及びその製造方法
JP2013119632A (ja) * 2011-12-06 2013-06-17 Kobe Steel Ltd タッチパネルセンサー用Cu合金配線膜、及びタッチパネルセンサー、並びにスパッタリングターゲット
KR101406581B1 (ko) * 2011-12-06 2014-06-11 가부시키가이샤 고베 세이코쇼 터치 패널 센서용 Cu 합금 배선막 및 그 제조 방법, 및 터치 패널 센서 및 스퍼터링 타깃
WO2017195826A1 (ja) * 2016-05-13 2017-11-16 株式会社神戸製鋼所 積層配線膜および薄膜トランジスタ素子
WO2018123955A1 (ja) * 2016-12-28 2018-07-05 三井金属鉱業株式会社 配線構造及びその製造方法、スパッタリングターゲット材、並びに酸化防止方法
JPWO2018189965A1 (ja) * 2017-04-13 2020-03-05 株式会社アルバック 液晶表示装置、有機el表示装置、半導体素子、配線膜、配線基板、ターゲット

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102473732B (zh) 2009-07-27 2015-09-16 株式会社神户制钢所 布线结构以及具备布线结构的显示装置
JP2012027159A (ja) * 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
JP2012180540A (ja) 2011-02-28 2012-09-20 Kobe Steel Ltd 表示装置および半導体装置用Al合金膜
JP2012211378A (ja) * 2011-03-31 2012-11-01 Kobe Steel Ltd Cu合金膜、及びそれを備えた表示装置または電子装置
JP5171990B2 (ja) * 2011-05-13 2013-03-27 株式会社神戸製鋼所 Cu合金膜および表示装置
JP5524905B2 (ja) 2011-05-17 2014-06-18 株式会社神戸製鋼所 パワー半導体素子用Al合金膜
JP2013084907A (ja) 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
JP5912046B2 (ja) * 2012-01-26 2016-04-27 株式会社Shカッパープロダクツ 薄膜トランジスタ、その製造方法および該薄膜トランジスタを用いた表示装置
JP6288915B2 (ja) * 2012-04-26 2018-03-07 三菱電機株式会社 表示装置
JP6140970B2 (ja) 2012-10-12 2017-06-07 三菱電機株式会社 表示装置およびその製造方法
CN103219389B (zh) 2013-03-21 2016-03-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
JP5830631B2 (ja) * 2013-05-13 2015-12-09 株式会社アルバック 搭載装置およびその製造方法
JP5805708B2 (ja) * 2013-06-05 2015-11-04 株式会社神戸製鋼所 タッチパネルセンサー用配線膜、およびタッチパネルセンサー
CN105900216B (zh) * 2014-02-07 2019-05-10 株式会社神户制钢所 平板显示器用配线膜
TWI740908B (zh) 2016-03-11 2021-10-01 南韓商三星顯示器有限公司 顯示設備
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
JP6350754B1 (ja) * 2017-01-20 2018-07-04 凸版印刷株式会社 表示装置及び表示装置基板
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
CN109055808A (zh) * 2018-10-26 2018-12-21 浙江星康铜业有限公司 一种铜锌合金
WO2020171940A1 (en) 2019-02-21 2020-08-27 Corning Incorporated Glass or glass ceramic articles with copper-metallized through holes and processes for making the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158887A (ja) * 2003-11-21 2005-06-16 Dept Corp 回路基板及びその製造方法
JP2005166757A (ja) * 2003-11-28 2005-06-23 Advanced Lcd Technologies Development Center Co Ltd 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置
WO2008018490A1 (en) * 2006-08-10 2008-02-14 Ulvac, Inc. Method for forming conductive film, thin film transistor, panel with thin film transistor, and method for manufacturing thin film transistor
WO2008081806A1 (ja) * 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2733006B2 (ja) 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
JPH0766423A (ja) 1993-08-31 1995-03-10 Toshiba Corp 液晶表示装置用アレイ基板
JPH088498A (ja) 1994-06-21 1996-01-12 Canon Inc 配線構造、その製造方法および該配線構造を用いた画像形成装置
JP3048858B2 (ja) 1994-11-02 2000-06-05 シャープ株式会社 導電性薄膜を有する基板の製造方法
JPH10133597A (ja) 1996-07-26 1998-05-22 Canon Inc 配線基板、該配線基板の製造方法、該配線基板を備えた液晶素子及び該液晶素子の製造方法
US6219125B1 (en) 1996-07-26 2001-04-17 Canon Kabushiki Kaisha Electrode plate, process for producing the plate, for an LCD having a laminated electrode with a metal nitride layer
JPH10186389A (ja) 1996-12-24 1998-07-14 Canon Inc 配線基板、配線基板の製造方法及び該配線基板を用いた液晶素子
JP3365954B2 (ja) 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Al−Ni−Y 合金薄膜および半導体電極用Al−Ni−Y 合金薄膜形成用スパッタリングターゲット
JPH11337976A (ja) 1998-03-26 1999-12-10 Toshiba Corp 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置
JP4458563B2 (ja) 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP4663829B2 (ja) 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP4783525B2 (ja) 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
JP2003273109A (ja) 2002-03-14 2003-09-26 Advanced Display Inc Al配線用薄膜及びその製造方法並びにこれを用いた液晶表示装置
JP3940385B2 (ja) 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
JP2005303003A (ja) 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP4330517B2 (ja) 2004-11-02 2009-09-16 株式会社神戸製鋼所 Cu合金薄膜およびCu合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4579709B2 (ja) 2005-02-15 2010-11-10 株式会社神戸製鋼所 Al−Ni−希土類元素合金スパッタリングターゲット
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4542008B2 (ja) 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
US7683370B2 (en) 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
US7411298B2 (en) 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US7781767B2 (en) 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
CN101090123A (zh) * 2006-06-16 2007-12-19 台湾薄膜电晶体液晶显示器产业协会 具铜导线结构的薄膜晶体管及其制造方法
JP2008098611A (ja) 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
CN101523612B (zh) 2006-10-13 2011-07-06 株式会社神户制钢所 薄膜晶体管基板及显示器件
JP4377906B2 (ja) 2006-11-20 2009-12-02 株式会社コベルコ科研 Al−Ni−La系Al基合金スパッタリングターゲット、およびその製造方法
JP2008127623A (ja) 2006-11-20 2008-06-05 Kobelco Kaken:Kk Al基合金スパッタリングターゲットおよびその製造方法
JP4170367B2 (ja) 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Al合金膜、表示デバイス、及びスパッタリングターゲット
JP4355743B2 (ja) 2006-12-04 2009-11-04 株式会社神戸製鋼所 Cu合金配線膜とそのCu合金配線膜を用いたフラットパネルディスプレイ用TFT素子、及びそのCu合金配線膜を作製するためのCu合金スパッタリングターゲット
JP4705062B2 (ja) 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
US7782413B2 (en) * 2007-05-09 2010-08-24 Tohoku University Liquid crystal display device and manufacturing method therefor
JP2009004518A (ja) 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
JP2009010052A (ja) 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
JP2009008770A (ja) 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
US20090001373A1 (en) 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP5143649B2 (ja) 2007-07-24 2013-02-13 株式会社コベルコ科研 Al−Ni−La−Si系Al合金スパッタリングターゲットおよびその製造方法
JP4611417B2 (ja) 2007-12-26 2011-01-12 株式会社神戸製鋼所 反射電極、表示デバイス、および表示デバイスの製造方法
US20100328247A1 (en) 2008-02-22 2010-12-30 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Touch panel sensor
WO2009123217A1 (ja) 2008-03-31 2009-10-08 株式会社神戸製鋼所 表示装置、その製造方法およびスパッタリングターゲット
JP5432550B2 (ja) 2008-03-31 2014-03-05 株式会社コベルコ科研 Al基合金スパッタリングターゲットおよびその製造方法
JP5475260B2 (ja) 2008-04-18 2014-04-16 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
US8422207B2 (en) 2008-04-23 2013-04-16 Kobe Steel, Ltd. Al alloy film for display device, display device, and sputtering target
TWI525773B (zh) 2008-07-03 2016-03-11 Kobe Steel Ltd Wiring structure, thin film transistor substrate, manufacturing method thereof, and display device
JP2010065317A (ja) 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるCu合金膜

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158887A (ja) * 2003-11-21 2005-06-16 Dept Corp 回路基板及びその製造方法
JP2005166757A (ja) * 2003-11-28 2005-06-23 Advanced Lcd Technologies Development Center Co Ltd 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置
WO2008018490A1 (en) * 2006-08-10 2008-02-14 Ulvac, Inc. Method for forming conductive film, thin film transistor, panel with thin film transistor, and method for manufacturing thin film transistor
WO2008081806A1 (ja) * 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013047199A1 (ja) * 2011-09-30 2013-04-04 Jx日鉱日石金属株式会社 スパッタリングターゲット及びその製造方法
JPWO2013047199A1 (ja) * 2011-09-30 2015-03-26 Jx日鉱日石金属株式会社 スパッタリングターゲット及びその製造方法
JP2013119632A (ja) * 2011-12-06 2013-06-17 Kobe Steel Ltd タッチパネルセンサー用Cu合金配線膜、及びタッチパネルセンサー、並びにスパッタリングターゲット
KR101406581B1 (ko) * 2011-12-06 2014-06-11 가부시키가이샤 고베 세이코쇼 터치 패널 센서용 Cu 합금 배선막 및 그 제조 방법, 및 터치 패널 센서 및 스퍼터링 타깃
WO2017195826A1 (ja) * 2016-05-13 2017-11-16 株式会社神戸製鋼所 積層配線膜および薄膜トランジスタ素子
JP2017208533A (ja) * 2016-05-13 2017-11-24 株式会社神戸製鋼所 積層配線膜および薄膜トランジスタ素子
CN109155243A (zh) * 2016-05-13 2019-01-04 株式会社神户制钢所 层叠配线膜及薄膜晶体管元件
WO2018123955A1 (ja) * 2016-12-28 2018-07-05 三井金属鉱業株式会社 配線構造及びその製造方法、スパッタリングターゲット材、並びに酸化防止方法
JPWO2018189965A1 (ja) * 2017-04-13 2020-03-05 株式会社アルバック 液晶表示装置、有機el表示装置、半導体素子、配線膜、配線基板、ターゲット

Also Published As

Publication number Publication date
JP4567091B1 (ja) 2010-10-20
CN102265323B (zh) 2014-03-12
KR20110105805A (ko) 2011-09-27
WO2010082637A1 (ja) 2010-07-22
US8482189B2 (en) 2013-07-09
TW201040291A (en) 2010-11-16
TWI437107B (zh) 2014-05-11
KR101230758B1 (ko) 2013-02-06
CN102265323A (zh) 2011-11-30
US20110273075A1 (en) 2011-11-10

Similar Documents

Publication Publication Date Title
JP4567091B1 (ja) 表示装置用Cu合金膜および表示装置
WO2012011539A1 (ja) 表示装置用Cu合金膜および表示装置
JP5171990B2 (ja) Cu合金膜および表示装置
KR101320229B1 (ko) 배선 구조 및 배선 구조를 구비한 표시 장치
JP6068327B2 (ja) 薄膜トランジスタおよびその製造方法
TWI496197B (zh) Wiring structure
JP5620179B2 (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP6077978B2 (ja) 薄膜トランジスタおよびその製造方法
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
WO2008032786A1 (en) Display device
TW201026862A (en) Display device, Cu alloy film for use in the display device, and Cu alloy sputtering target
JP5491947B2 (ja) 表示装置用Al合金膜
JP5416470B2 (ja) 表示装置およびこれに用いるCu合金膜
JP2010258347A (ja) 表示装置およびこれに用いるCu合金膜
JP2012109465A (ja) 表示装置用金属配線膜
JP2012126981A (ja) 配線用Cu合金及びそれを用いた接続構造
JP2010165955A (ja) Cu合金膜および表示デバイス

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100804

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4567091

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees