JP6288915B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6288915B2
JP6288915B2 JP2013002244A JP2013002244A JP6288915B2 JP 6288915 B2 JP6288915 B2 JP 6288915B2 JP 2013002244 A JP2013002244 A JP 2013002244A JP 2013002244 A JP2013002244 A JP 2013002244A JP 6288915 B2 JP6288915 B2 JP 6288915B2
Authority
JP
Japan
Prior art keywords
film
laminated
wiring
insulating film
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013002244A
Other languages
English (en)
Other versions
JP2013242517A5 (ja
JP2013242517A (ja
Inventor
正美 林
正美 林
賢一 宮本
賢一 宮本
一司 山吉
一司 山吉
淳一 土道
淳一 土道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013002244A priority Critical patent/JP6288915B2/ja
Priority to US13/870,732 priority patent/US9040992B2/en
Publication of JP2013242517A publication Critical patent/JP2013242517A/ja
Priority to US14/678,814 priority patent/US9161439B2/en
Publication of JP2013242517A5 publication Critical patent/JP2013242517A5/ja
Application granted granted Critical
Publication of JP6288915B2 publication Critical patent/JP6288915B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/11Anti-reflection coatings
    • G02B1/113Anti-reflection coatings using inorganic layer materials only
    • G02B1/115Multilayers
    • G02B1/116Multilayers including electrically conducting layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0274Optical details, e.g. printed circuits comprising integral optical means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/13629Multilayer wirings
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Inorganic Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は表示装置およびその製造方法に関し、特に屋外での使用に適した表示装置に関する。
屋外で用いられる表示装置においては、太陽光下での使用等、表示装置外部からの入射光量が高い環境においても良好な表示特性が求められている。一方、表示装置の配線は、低抵抗で加工が容易であることが求められ、当該要求を満たす金属としてアルミニウム(Al)合金を用いて形成されることが多くなっている。
しかし、アルミニウム合金は反射率が高く、表示装置外部からの入射光量が高い環境においては、入射した光がアルミニウム合金配線に反射し、良好な表示特性が得られないという問題がある。
表示面側から入射する光の反射を低減するために、アルミニウム合金配線上に反射防止膜を配設することが考えられており、例えば特許文献1にはアルミニウム膜と窒化アルミニウム膜とで構成される反射防止膜が開示されている。
また、特許文献2には、ニッケルおよび窒素を含むアルミニウム合金膜を上層膜とする導電体構造が開示されている。
一方、上記のように外部から入射する光の反射を低減するために配線上に反射防止膜を形成すると、当該配線の形成工程でパネルやアレイ基板を識別するための識別記号(ID)も同時に形成するような場合に、反射率が低く反射光の強度が低いためID形成用の露光装置ではフォーカス動作が行えず、各種のIDパターンを安定して形成できないという可能性がある。
例えば特許文献3においては、最上層に反射率が低いチタン層を有した配線層に形成されたアライメントマークの光学的な検出を行うために、アライメントマークの上層の層間絶縁膜を除去する構成が開示されている。
特開2010−79240号公報 特開2007−123672号公報 特開2004−317728号公報
以上説明したように、表示装置外部からの入射光量が高い環境においても良好な表示特性を得るために、配線層上に反射防止膜を配設すると、当該配線層ではIDパターンを安定して形成できないという問題があった。
本発明は上記のような問題点を解消するためになされたもので、屋外で使用するために配線表面からの反射を低減する構成を有する場合であっても、各種のIDパターンを安定して形成できる表示装置を提供することを目的とする。
本発明に係る表示装置は、下地層上に順に配設された導電膜と、反射防止膜とで構成される積層配線と、前記積層配線の端部に設けられ、前記積層配線と同じ積層構造を有する配線端子部と、前記積層配線および前記配線端子部を覆う絶縁膜とを備え、前記絶縁膜側が表示面側となる表示装置であって、前記配線端子部において、前記絶縁膜を貫通すると共に、前記反射防止膜を貫通して前記導電膜に達する第1の開口部が設けられ、前記第1の開口部の外縁部は、少なくとも一部において、前記導電膜、前記反射防止膜および前記絶縁膜の積層構造を有し、前記表示装置は、前記絶縁膜で覆われ、製造工程で使用されるマークおよび識別記号の少なくとも一方を備え、前記マークおよび前記識別記号は、前記導電膜および前記反射防止膜の積層膜と、前記絶縁膜を貫通すると共に、前記反射防止膜を貫通して前記導電膜に達する第2の開口部とで構成され、前記第2の開口部の外縁部は、少なくとも一部において、前記導電膜、前記反射防止膜および前記絶縁膜の積層構造を有している。
本発明に係る表示装置によれば、第1の開口部の外縁部が、少なくとも一部において、導電膜、反射防止膜および絶縁膜の積層構造を有しているので、第1の開口部の外縁部による弱い反射光と、第1の開口部の底部において露出する導電膜による強い反射光とで高いコントラストを確保することができる。この構成を、例えば後工程で用いるマークにも適用することで、マークの認識精度が向上でき、マザー基板の切断不良やFPCの接続不良による歩留低下を防止できる。また、IDパターンに適用した場合は、読取装置によるIDパターンの誤認を低減できるので、作業効率が高まり製造ラインの安定稼動を実現できる。
本発明に係る表示装置の全体構成を示す平面図である。 本発明に係る表示装置の断面図である。 アレイ基板の一例を示す図である。 本発明に係る表示装置のタッチパネルの断面図である。 本発明に係る表示装置のタッチパネルの断面図である。 マークおよびIDの構成を示す平面図である。 マークおよびIDの構成を示す断面図である。 本発明に係る実施の形態1のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態1のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態1のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態1のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態1のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態1のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態1のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態1のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態1のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態1のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態1のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態1のタッチパネルの変形例の構成を示す断面図である。 本発明に係る実施の形態1のタッチパネルの変形例の製造工程を説明する断面図である。 本発明に係る実施の形態1のタッチパネルの変形例の製造工程を説明する断面図である。 本発明に係る実施の形態1のタッチパネルの変形例の構成を示す断面図である。 本発明に係る実施の形態1のタッチパネルの変形例の製造工程を説明する断面図である。 本発明に係る実施の形態1のタッチパネルの変形例の構成を示す断面図である。 本発明に係る実施の形態2のタッチパネルの構成を示す断面図である。 本発明に係る実施の形態2のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態2のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態2のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態2のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態2のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態2のタッチパネルの変形例の構成を示す断面図である。 本発明に係る実施の形態2のタッチパネルの変形例の製造工程を説明する断面図である。 本発明に係る実施の形態2のタッチパネルの変形例の製造工程を説明する断面図である。 本発明に係る実施の形態3のタッチパネルの構成を示す断面図である。 本発明に係る実施の形態3のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態3のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態3のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態3のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態3のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態3のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態3のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態3のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態3のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態3のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態3のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態3のタッチパネルの変形例の構成を示す断面図である。 本発明に係る実施の形態3のタッチパネルの変形例の構成を示す断面図である。 本発明に係る実施の形態3のタッチパネルの変形例の構成を示す断面図である。 本発明に係る実施の形態3のタッチパネルの変形例の製造工程を説明する断面図である。 本発明に係る実施の形態3のタッチパネルの変形例の構成を示す断面図である。 本発明に係る実施の形態3のタッチパネルの変形例の構成を示す断面図である。 本発明に係る実施の形態3のタッチパネルの変形例の製造工程を説明する断面図である。 本発明に係る実施の形態4のタッチパネルの構成を示す断面図である。 本発明に係る実施の形態4のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態4のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態4のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態4のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態4のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態4のタッチパネルの変形例の構成を示す断面図である。 本発明に係る実施の形態5のタッチパネルの構成を示す断面図である。 本発明に係る実施の形態5のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態5のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態5のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態5のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態5のタッチパネルの変形例の製造工程を説明する断面図である。 本発明に係る実施の形態5のタッチパネルの変形例の製造工程を説明する断面図である。 本発明に係る実施の形態5のタッチパネルの変形例の構成を示す断面図である。 本発明に係る実施の形態6のタッチパネルの構成を示す断面図である。 本発明に係る実施の形態6のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態6のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態6のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態6のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態6のタッチパネルの製造工程を説明する断面図である。 本発明に係る実施の形態6のタッチパネルの変形例の製造工程を説明する断面図である。 本発明に係る実施の形態6のタッチパネルの変形例の製造工程を説明する断面図である。 本発明に係る実施の形態6のタッチパネルの変形例の構成を示す断面図である。 本発明に係る実施の形態6のタッチパネルの変形例の構成を示す断面図である。
<表示装置の全体構成>
図1は本発明に係る表示装置100の全体構成を示す平面図であり、図2は、図1におけるA−A線での断面図である。
図1および図2に示す表示装置100は、屋外で使用することを前提としてタッチパネルによる入力が可能な構成となっており、手指等によるポインティング機能を有している。
図2に示すように表示装置100は、例えば液晶ディスプレイ等の表示モジュール11と、表示モジュール11の表示面側に配置されたタッチパネル12と、タッチパネル12の表面をキズ等から保護するための保護ガラス13と、これらを収納する筐体14とを備えている。タッチパネル12は、GUI(グラフィカルユーザーインタフェース)機器を構成する表示モジュールと組み合わせて用いることで、表示装置にポインティング機能を持たせることができる。
タッチパネル12は、投射容量方式のタッチパネルであり、ガラスやPET(polyethylene terephthalate)等で構成される透明基板上に、列方向(図1のY方向)に延在するように配置されたX位置検知用配線2と、X位置検知用配線2の上方に配設され、X位置検知用配線2と立体的に交差するように行方向(図1のX方向)に延在して配置されたY位置検知用配線3とで構成されるマトリクス配線を有した構成となっている。
図1に示されるように、X位置検知用配線2およびY位置検知用配線3は、引き出し配線4を介してタッチパネル12の端縁部に設けた外部との信号入出力用の端子部5に電気的に接続され、タッチパネル12は、端子部5を介して図示されない制御基板などと電気的に接続されることとなる。
なお、以下の実施の形態ではX位置検知用配線2を下層配線(透明基板側)、Y位置検知用配線3を上層配線として説明するが、上下逆に配置されていても良い。
また、タッチパネル12の各部には、後工程用マークM1、FPC重ね合わせ用マークM2およびパネル識別記号(パネルID)6などが形成されている。すなわち、図1の例では、タッチパネル12のY方向上部の2つの角部にそれぞれ後工程プロセス認識用マークM1が形成され、X方向に延在する端子部5の両端部近傍にそれぞれFPC重ね合わせ用マークM2が形成され、タッチパネル12のY方向下部の端縁部にはパネルID6が形成されている。
後工程プロセス認識用マークM1は、X位置検知用配線2およびY位置検知用配線3を形成した後の工程で使用されるマークであり、FPC重ね合わせ用マークM2は、FPC(Flexible Printed Circuit)を端子部5に接続する際の位置合わせのためのマークであり、パネルID6は、タッチパネル12を識別するための記号である。
ここで、タッチパネルや液晶パネルの製造においては複数のパネルを1つのマザー基板上に配列形成して、それらの複数のパネルに対する各種工程を同時に行い、所定の工程が終了した後に、マザー基板を分割して個々のパネルに分離する方式を採る。
このように、複数のパネルを配置したマザー基板をアレイ基板と呼称し、アレイ基板での工程においては、パネルIDによりパネルを識別し、アレイ基板を識別するためにアレイ基板のどこかにシートIDを付与する。
図3にはアレイ基板の一例を示す。図3においては1枚のマザー基板MB上に6枚のタッチパネル12が形成される例を示しており、6枚のタッチパネル12は、Y方向に3枚、X方向に2枚配列されている。そして、マザー基板MBの各部には、シートID7の他に、下層配線パターンに対して上層配線パターンを重ねる際の写真製版処理および下層配線パターンおよび上層配線パターンに対して端子開口パターンを合わせる際の写真製版処理に用いるアライメントマークM3およびマザー基板MBを切断してそれぞれのタッチパネル12を分離する切断用マークM4が形成されている。すなわち、図3の例では、マザー基板MBの2つの角部にそれぞれ切断用マークM4が形成され、4つの切断用マークM4の近傍にはアライメントマークM3が形成され、シートID7は、マザー基板MBのX方向の端縁部のY方向下部の切断用マークM4の近傍に形成されている。
<実施の形態1>
以下、タッチパネル12の断面構成を用いて、本発明に係る実施の形態1について説明する。図4は、図1に示すB−B線でのタッチパネル12の断面構成を示す図である。
図4に示すように、タッチパネル12は、ガラスやPET等で構成される透明基板20(マザー基板と等価)上に、下層側に低抵抗導電膜31を、上層側に低反射膜32を配設した積層膜で構成される下層配線30が配設され、下層配線30を覆うように層間絶縁膜21が配設された構成となっている。下層配線30が図1に示すX位置検知用配線2に相当する。なお、透明基板20は、下層配線30を形成するための下地とも言えるので、下地層と呼称する場合もある。また、低反射膜32は反射防止膜と呼称する場合もある。
そして、層間絶縁膜21上には、下層側に低抵抗導電膜41を、上層側に低反射膜42を配設した積層膜で構成される上層配線40が配設され、上層配線40を覆うように保護膜22が配設された構成となっている。上層配線40が図1に示すY位置検知用配線2に相当する。なお、層間絶縁膜21は、上層配線40を形成するための下地とも言えるので、下地層と呼称する場合もある。
低抵抗導電膜31は、低抵抗材料であるAl系合金、例えばAlNiNdで構成され、その厚さは例えば300nmである。
低反射膜32は、例えば窒化度が窒素の組成比で30〜50at%(atomic%)である窒化度が高い窒化Al(アルミニウム)膜で構成され、その厚さは例えば50nmである。
層間絶縁膜21は、例えばSiOで構成され、その厚さは例えば600nmである。
低抵抗導電膜41は、低抵抗材料であるAl(アルミニウム)系合金、例えばAlNiNdで構成され、その厚さは例えば400nmである。
低反射膜42は、例えば窒化度が窒素の組成比で30〜50at%(atomic%)である窒化度が高い窒化Al膜で構成され、その厚さは例えば50nmである。
なお、窒化Al膜は、窒化度を窒素の組成比で30〜50at%の条件より適宜選択することで、反射率を50%以下とすることが可能であり、例えば窒化度を窒素の組成比で約45at%とすることで、反射率を30%以下にすることができる。また、窒化度に応じて膜厚を調整することで最適な低反射膜を得ることができる。
保護膜22は、例えばSiOで構成され、その厚さは例えば300nmである。
なお、上記では低反射膜32および42をAlNで構成した例について説明したが、これに限定されるものではなく、Alを主成分として他の金属を添加したAl系合金を窒化した金属(窒化金属)であっても良い。他の金属としては、例えば8族遷移金属のFe、Co、Niや、希土類元素のNdなどが挙げられる。
なお、上記ではY位置検知用配線2である上層配線40は、下層配線30より配線長が長くなることから、配線抵抗低減のため、低抵抗導電膜41は低抵抗導電膜31より厚膜としているが、下層配線30および上層配線40の導電膜の膜厚は必要とする抵抗より任意に決定すれば良い。
また上記では、低抵抗導電膜31および41をAl系合金で構成した例について説明したが、これに限定されるものではなく、例えばAgで構成しても良い。
また、プロセス完了時の低反射膜32および42の設定膜厚に対する膜厚分布を、最小膜厚/最大膜厚>0.6程度に抑えることで反射分布のバラツキを小さくできる。
なお、本実施の形態においてはアレイ基板の状態での工程(アレイ工程)における下層配線等に対して上層配線の重ね合わせや端子部の開口のための写真製版工程において、アライメントマークを認識できる範囲の反射率に設定する。
層間絶縁膜21の膜厚は、所望の静電容量等により任意に決定すれば良く、保護膜22についてはドライエッチングプロセス処理時のレジスト膜との選択比および処理時間等により決定すれば良いが、厚い方が下層配線30との色目および反射率の差が小さくなる場合が多いので、厚さは1μm前後、望ましくは1.3μm以上に設定する。
図5は、図1に示すタッチパネル12の端子部5のC−C線での断面構成を示す図である。端子部5には、下層配線30が接続される下層配線端子301と、上層配線40が接続される上層配線端子401を有し、下層配線端子301は下層配線30と同じ工程で形成され、上層配線端子401は上層配線40と同じ工程で形成される。
図5に示すように、下層配線端子301は、透明基板20上に配設された低抵抗導電膜31と、その上に配設された低反射膜32とで構成され、下層配線端子301の上部に該当する部分の層間絶縁膜21および保護膜22を貫通するコンタクトホールCH1が形成されている。なお、コンタクトホールCH1直下の低反射膜32も除去され、コンタクトホールCH1は低抵抗導電膜31に達している。なお、コンタクトホールは開口部とも呼称する。
また、上層配線端子401は、層間絶縁膜21上に配設された低抵抗導電膜41と、その上に配設された低反射膜42とで構成され、上層配線端子401の上部に該当する部分の保護膜22を貫通するコンタクトホールCH2が形成されている。なお、コンタクトホールCH2直下の低反射膜42も除去され、コンタクトホールCH2は低抵抗導電膜41に達している。このコンタクトホールCH1およびCH2を介して制御基板等がFPCを介して電気的に接続される。
なお、低反射膜32および42を介してFPC等に接続した場合でも、接続抵抗が低くタッチパネルの動作に問題がなければ、コンタクトホールCH1およびCH2の直下の低反射膜32および42を完全に除去する必要はなく、反射膜32および42の膜厚を薄くすることで、低抵抗導電膜41および42の反射率に近づける構成としても良い。
次に、図6および図7を用いて切断用マークM4、FPC重ね合わせ用マークM2およびパネルID6の構成について説明する。
図6は、切断用マークM4、FPC重ね合わせ用マークM2およびパネルID6の平面形状の一例を示しており、図7は、図6におけるD−D線での断面構成を示す図である。
図6に示すように切断用マークM4は、平面視形状が十字形をなし、十字形の輪郭をなす端縁部は図7に示すように低反射膜32、低抵抗導電膜31、層間絶縁膜21および保護膜22の積層膜で構成され、十字形をなす中央部は、低抵抗導電膜31で構成されるように、層間絶縁膜21、保護膜22および低反射膜32を貫通するコンタクトホールCH3の底部には低抵抗導電膜31が露出している。
図6に示すようにFPC重ね合わせ用マークM2は、平面視形状が四角形をなし、四角形の輪郭をなす端縁部は図7に示すように低反射膜32、低抵抗導電膜31、層間絶縁膜21および保護膜22の積層膜で構成され、四角形をなす中央部は低抵抗導電膜31で構成されるように、層間絶縁膜21、保護膜22および低反射膜32を貫通するコンタクトホールCH3の底部には低抵抗導電膜31が露出している。
また、図6に示すようにパネルID6は、平面視形状が矩形をなす低反射膜32に、数字の配列がパターニングされることで構成され、数字部分は図7に示すように低反射膜32で構成され、その他の部分は低反射膜32、低抵抗導電膜31、層間絶縁膜21および保護膜22の積層膜で構成されている。なお、数字の形状は、図7に示すように層間絶縁膜21、保護膜22および低反射膜32を貫通するコンタクトホールCH3の平面視形状によって規定されている。
このように、コンタクトホールCH3の底部に低抵抗導電膜31を露出させることで、低抵抗導電膜31による強い反射光と低反射膜32による弱い反射光とで高いコントラストを確保することができ、後工程で用いるマークの認識精度が向上できるので、マザー基板の切断不良やFPCの接続不良による歩留低下を防止できる。また、IDパターンの読取装置によるIDパターンの誤認を低減できるので、作業効率が高まり製造ラインの安定稼動を実現できる。
なお、上記では、コンタクトホールCH3の底部に低抵抗導電膜31を露出させ、その周囲は低反射膜32で囲むことでマークやIDパターンを構成したが、低反射膜32の周囲に形成したコンタクトホールCH3により露出した低抵抗導電膜31によりマークやIDパターンを構成しても良い。前者と後者とではネガとポジのような関係となる。
次に、タッチパネル12の製造工程を順に示す断面と図である図8〜図18を用いて、本発明に係る実施の形態1の表示装置の製造方法について説明する。
まず、図8に示す工程において、ガラスやPET等で構成される透明基板20上に、スパッタリング法によりAlNiNdターゲットを用いて、AlNiNd膜311を300nmの厚さに成膜する。引き続き、同一の成膜装置を用いて、Nガスを含んだ雰囲気中で、AlNiNd膜311の上に、スパッタリング法によりAlNiNdターゲットを用いて窒化度が高い窒化Al合金膜321を50nmの厚さに成膜する。
なお、窒化Al合金膜321の窒化度が低い場合は反射膜となり低反射膜が形成できず、また逆に窒化度が高い場合は透明膜となり低反射膜とならないので、使用する成膜装置でのN分圧と反射特性との関係を事前に取得し、所望の反射率の低反射膜が得られるように成膜条件を決定することが望ましい。
さらに、窒化Al合金膜321の上に、スパッタリング法により非結晶質のITO(インジウム酸化スズ)膜331を30〜50nmの厚さに成膜する。なお、スパッタリング法の代わりに塗布等の方法を用いても良い。
次に、ITO膜331上にレジスト材を塗布した後、下層配線、下層配線端子およびマークのパターンを露光し、現像することで、下層配線、下層配線端子およびマーク類(マークやIDなど)のパターンを有するレジストマスク(図9においてレジストマスクRM1として示す)をパターニングする。なお、以下の図においては、下層配線が形成される領域を下層配線領域、下層配線端子が形成される領域を下層配線端子領域、マーク類が形成される領域をマーク領域と呼称する。また、図9〜図18では、下層配線領域、下層配線端子領域およびマーク領域が並列して形成されるように示しているが、これは便宜的なものであり、発明の概念を判りやすく説明するための措置である。
次に、図9に示すように、レジストマスクRM1をエッチングマスクとして、例えば蓚酸溶液を用いてITO膜331をエッチングしてキャップ膜33(エッチング保護膜として機能する膜)をパターニングする。引き続き、レジストマスクRM1およびキャップ膜33をエッチングマスクとして、例えば、燐酸と硝酸と酢酸との混酸を用いて、窒化Al合金膜321およびAlNiNd膜311をエッチングして、それぞれ低反射膜32および低抵抗導電膜31をパターニングする。
なお、窒化Al合金膜321とAlNiNd膜311とを同時にエッチングする場合は、窒化Al合金膜321の窒化度を、上記混酸でエッチング可能な範囲内に設定する。
次に、図10に示すように、レジストマスクRM1を、例えばモノエタノールアミンとジメチルスルホキシドの混合液等を用いて除去し、続いて、例えば蓚酸溶液を用いてキャップ膜33を除去することにより、図11に示す下層配線30、下層配線端子301およびマーク類MKが形成される。
次に、図12に示すように、例えばCVD(chemical vapor deposition)法により下層配線30、下層配線端子301およびマーク類MKを覆うように厚さ600nm程度のSiO膜を成膜することで層間絶縁膜21を形成する。
次に、図13に示すように、層間絶縁膜21上にスパッタリング法によりAlNiNdターゲットを用いて、AlNiNd膜411を400nmの厚さに成膜する。引き続き、同一の成膜装置を用いて、Nガスを含んだ雰囲気中で、AlNiNd膜411の上に、スパッタリング法によりAlNiNdターゲットを用いて窒化度が高い窒化Al合金膜421を50nmの厚さに成膜する。なお、窒化Al合金膜421の窒化度は、窒化Al合金膜321と同様の条件より選択すれば良い。
さらに、窒化Al合金膜421の上に、スパッタリング法により非結晶質のITO(インジウム酸化スズ)膜431を30〜50nmの厚さに成膜する。なお、スパッタリング法の代わりに塗布等の方法を用いても良い。
次に、ITO膜431上にレジスト材を塗布した後、上層配線および上層配線端子のパターンを露光し、現像することで、層配線および上層配線端子のパターンを有するレジストマスク(図14においてレジストマスクRM2として示す)をパターニングする。
その後、図14に示すようにレジストマスクRM2をエッチングマスクとして、例えば蓚酸溶液を用いてITO膜431をエッチングしてキャップ膜43(エッチング保護膜として機能する膜)をパターニングする。引き続き、レジストマスクRM2およびキャップ膜43をエッチングマスクとして、例えば、燐酸と硝酸と酢酸との混酸を用いて、窒化Al合金膜421およびAlNiNd膜411をエッチングして、それぞれ低反射膜42および低抵抗導電膜41をパターニングする。
なお、窒化Al合金膜421とAlNiNd膜411とを同時にエッチングする場合は、窒化Al合金膜421の窒化度を、上記混酸でエッチング可能な範囲内に設定する。
次に、図15に示すように、レジストマスクRM2を、例えばモノエタノールアミンとジメチルスルホキシドの混合液等を用いて除去し、続いて、例えば蓚酸溶液を用いてキャップ膜43を除去することにより、図16に示す上層配線40および上層配線端子401が形成される。なお、以下の図においては、上層配線が形成される領域を上層配線領域、上層配線端子が形成される領域を上層配線端子領域と呼称する。
次に、図17に示すように、例えばCVD法により上層配線40および上層配線端子401を覆うように厚さ300nm程度のSiO膜を成膜することで保護膜22を形成する。
保護膜22上にレジスト材を塗布した後、下層配線端子301、上層配線端子401およびマーク類MKの開口パターンを露光し、現像することで、下層配線端子301、上層配線端子401、マーク類MKの開口パターンを有するレジストマスク(図18においてレジストマスクRM3として示す)をパターニングする。なお、レジストマスクRM3の形成においては、マーク類MKに含まれるアライメントマークを用いて写真製版処理を行う。
その後、レジストマスクRM3をエッチングマスクとして、図18に示すように下層配線端子301およびマーク類MKの上方の保護膜22および層間絶縁膜21をドライエッチングにより除去し、低反射膜32に達するコンタクトホールCH1およびCH3を形成すると共に、上層配線端子401の上方の保護膜22を除去して、低反射膜42に達するコンタクトホールCH2を形成する。
その後、コンタクトホールCH1およびCH3の底部に露出する低反射膜32をドライエッチングにより除去すると共に、コンタクトホールCH2の底部に露出する低反射膜42も除去することで、コンタクトホールCH1およびCH3の底部には低抵抗導電膜31を露出させ、コンタクトホールCH2の底部には低抵抗導電膜41を露出させる。これにより、下層配線端子301およびマーク類MKでは、低抵抗導電膜31による強い反射光と低反射膜32による弱い反射光とで高いコントラストを確保することができ、上層配線端子401では、低抵抗導電膜41による強い反射光と低反射膜42による弱い反射光とで高いコントラストを確保することができる。
最後に、レジストマスクRM3を除去することでタッチパネルが形成される。なお、下層配線端子301および上層配線端子401には、それぞれコンタクトホールCH1およびCH2を介してFPC等が接続されることとなるが、FPC等は低反射膜32および42を介さずに直接に低抵抗導電膜31および低抵抗導電膜41に接続されるので、接続抵抗を低減できるという効果もある。ここで、保護膜22および層間絶縁膜21をドライエッチングにより除去する際に、低反射膜32および42も同時にエッチングすることも可能である。このドライエッチングでは、例えばCFとOの混合ガスを用いる。
以上説明したような製造方法を採用することで、新たに工程を追加することなく、高いコントラストを有するマーク類および配線端子を形成することが可能となる。
以上の説明では、非結晶質のITO膜でキャップ膜を構成する例を示したが、これに限定されるものではなく、キャップ膜除去時に低反射膜と低抵抗導電膜がダメージを受けない方法で除去できる材質のキャップ膜を選択すれば良い。例えば、キャップ膜として非結晶質のIZO(Indium Zinc Oxide)を用いた場合は蓚酸系の液で除去することができ、Cr(クロム)を用いた場合は、硝酸第2セリウムアンモニウム系の液で除去することができ、何れも低反射膜と低抵抗導電膜にダメージを与えない。
また、以上の説明では、窒化Al合金膜のエッチングを燐酸と硝酸と酢酸との混酸で行う例を示したが、アルカリ液を用いてエッチングしても良く、ドライエッチングを用いても良い。窒化Al合金膜を、低抵抗導電膜をエッチング不可能な溶液でエッチングする場合は、上記混酸を用いる場合よりも、高い窒化度で窒化Al合金膜を形成することができ、さらなる低反射化も可能である。
また、上記ではレジストマスクを用いて低反射膜と低抵抗導電膜をパターニングする構成を示したが、キャップ膜が低反射膜および低抵抗導電膜に対するエッチング選択性が高い材質で構成される場合は、キャップ膜のパターニング後にレジストマスクを除去し、パターニングされたキャップ膜をエッチングマスクとして低反射膜および低抵抗導電膜をパターニングしても良い。
また、キャップ膜が低抵抗導電膜のみに対してエッチング選択性が高い材質で構成される場合は、低反射膜のパターニング後にレジストマスクを除去し、パターニングされたキャップ膜をエッチングマスクとして低抵抗導電膜をパターニングしても良い。
また、上記においては低反射膜として窒化Al合金を適用した場合について説明し、窒化Al合金のレジスト剥離時の保護膜としてキャップ膜を設けたが、別の低反射材料を適用しキャップ膜を用いない製造方法を適用しても良い。
<変形例1>
以上説明した実施の形態1では、キャップ膜は、最終的には低反射膜上から除去される構成を示したが、キャップ膜を透明な材料で構成する場合には、低反射膜上に残した構成としても良い。以下、この構成について図19〜図21を用いて説明する。
図19は、実施の形態1の図18からレジストマスクを除去した状態に対応する図であり、低反射膜32の上には透明キャップ膜33A(エッチング保護膜として機能する膜)が残され、低反射膜42の上には透明キャップ膜43A(エッチング保護膜として機能する膜)が残された構成となっている。なお、図18と同一の構成については同一の符号を付し、重複する説明は省略する。
透明キャップ膜33Aは、層間絶縁膜21(上層配線の場合は保護膜)よりも高い屈折率、例えば屈折率が約1.7〜2.4の材料を選択し、膜厚を30nm〜70nmとすることで、光路長を0.05〜0.17μmに設定し、積層配線の反射率をさらに低下させることが可能となる。
図19に示すように、下層配線端子301およびマーク類MK1の上部に設けられたコンタクトホールCH1およびCH3は、透明キャップ膜33Aおよび低反射膜32を貫通して低抵抗導電膜31に達し、上層配線端子401の上部に設けられたコンタクトホールCH2は、透明キャップ膜43Aおよび低反射膜42を貫通して低抵抗導電膜41に達している。透明キャップ膜33Aおよび43Aは例えば、非結晶質のIZO(Indium Zinc Oxide)で50nm程度の厚さに構成されている。
この構成の製造方法について図20および図21を用いて説明する。図8を用いて説明した工程で、窒化Al合金膜321の上に形成するITO膜331の代わりにスパッタリング法によりIZO膜を形成する。次に、当該IZO膜上にレジスト材を塗布した後、図8を用いて説明したようにレジストマスクをパターニングし、当該レジストマスクをエッチングマスクとして、ウエットエッチングによりIZO膜をエッチングして透明キャップ膜33Aをパターニングする。
その後、レジストマスクと透明キャップ膜33Aをエッチングマスクとして、窒化Al合金膜321およびAlNiNd膜311をエッチングして、それぞれ低反射膜32および低抵抗導電膜31をパターニングすることで、下層配線30A、下層配線端子301Aおよびマーク類MK1を得る。
下層配線30A、下層配線端子301Aおよびマーク類MK1を覆うようにSiO膜を成膜することで層間絶縁膜21を形成する。
次に、図13を用いて説明した工程で、窒化Al合金膜421の上に形成するITO膜431の代わりにスパッタリング法を用いてIZO膜を形成する。次に、当該IZO膜上にレジスト材を塗布した後、図14を用いて説明したようにレジストマスクをパターニングし、当該レジストマスクをエッチングマスクとして、ウエットエッチングによりIZO膜をエッチングして透明キャップ膜43Aをパターニングする。
その後、レジストマスクと透明キャップ膜43Aをエッチングマスクとして、窒化Al合金膜421およびAlNiNd膜411をエッチングして、それぞれ低反射膜42および低抵抗導電膜41をパターニングすることで、上層配線40Aおよび上層配線端子401Aを得る。
次に、図17を用いて説明したように、上層配線40Aおよび上層配線端子401Aを覆うように厚さ300nm程度のSiO膜を成膜することで保護膜22を形成し、保護膜22上にレジスト材を塗布した後、下層配線端子301A、上層配線端子401Aおよびマーク類MK1の開口パターンを露光し、現像することで、下層配線端子301A、上層配線端子401A、マーク類MK1の開口パターンを有するレジストマスク(図20においてレジストマスクRM3として示す)をパターニングする。なお、レジストマスクRM3の形成においては、マーク類MK1に含まれるアライメントマークを用いて写真製版処理を行う。
その後、図20に示すようにレジストマスクRM3をエッチングマスクとして、下層配線端子301Aおよびマーク類MK1の上方の保護膜22および層間絶縁膜21をドライエッチングにより除去し、透明キャップ膜33Aに達するコンタクトホールCH1およびCH3を形成すると共に、上層配線端子401Aの上方の保護膜22を除去して、透明キャップ膜43Aに達するコンタクトホールCH2を形成する。
次に、例えば蓚酸溶液を用いて、コンタクトホールCH1およびCH3の底部に露出する透明キャップ膜33Aを除去すると共に、コンタクトホールCH2の底部に露出する透明キャップ膜43Aを除去することで、図21に示すように、コンタクトホールCH1およびCH3の底部には低反射膜32を露出させ、コンタクトホールCH2の底部には低反射膜42を露出させる。
その後、コンタクトホールCH1およびCH3の底部に露出する低反射膜32をドライエッチングにより除去すると共に、コンタクトホールCH2の底部に露出する低反射膜42も除去することで、コンタクトホールCH1およびCH3の底部には低抵抗導電膜31を露出させ、コンタクトホールCH2の底部には低抵抗導電膜41を露出させる。
これにより、下層配線端子301およびマーク類MK1では、低抵抗導電膜31による強い反射光と低反射膜32による弱い反射光とで高いコントラストを確保することができ、上層配線端子401では、低抵抗導電膜41による強い反射光と低反射膜42による弱い反射光とで高いコントラストを確保することができる。また、FPC等は低反射膜32および42を介さずに直接に低抵抗導電膜31および低抵抗導電膜41に接続されるので、接続抵抗を低減できるという効果もある。
透明キャップ膜は除去しないので、窒化Al合金膜および低抵抗導電膜とのエッチングの選択性を透明キャップ膜に持たせる必要はなく、透明キャップ膜の材料および加工プロセスの選択肢が広がり、製造コストを低減することが可能となる。
なお、上記では、透明キャップ膜33Aおよび43AとしてIZO膜を用いた例を示したが、SiN膜等の高屈折率の絶縁膜を用いても良く、この場合は保護膜22および層間絶縁膜21のドライエッチングと同時に透明キャップ膜33Aおよび43Aをエッチング可能であり、同一のエッチング装置内で処理ができるので製造工程の削減が可能となる。
<変形例2>
また、キャップ膜を透明な材料で構成し、低反射膜上に残した構成の例としては、以下に図22〜図24を用いて説明する構成を採っても良い。なお、図19と同一の構成については同一の符号を付し、重複する説明は省略する。
図22は、コンタクトホールCH1およびCH3が、透明キャップ膜33Aを貫通し低反射膜32に達し、コンタクトホールCH2が、透明キャップ膜43Aを貫通して低反射膜42に達した構成を示しており、コンタクトホールCH1およびCH3は低反射膜32を貫通せず、コンタクトホールCH2は低反射膜42を貫通しない構成となっている。
このような構成を採ることで、低抵抗導電膜31および41が低反射膜に覆われた下層配線端子301Aおよび上層配線端子401A端子を得ることができる。
この構成の製造方法について図23を用いて説明する。図20を用いて説明した工程を経て、透明キャップ膜33Aに達するコンタクトホールCH1およびCH3を形成すると共に、透明キャップ膜43Aに達するコンタクトホールCH2を形成した後、レジストマスクRM3をレジスト剥離液により除去する。この状態を図23に示す。
次に、例えば蓚酸溶液を用いて、コンタクトホールCH1およびCH3をマスクとしてコンタクトホールCH1およびCH3の底部に露出する透明キャップ膜33Aを除去すると共に、コンタクトホールCH2をマスクとしてコンタクトホールCH2の底部に露出する透明キャップ膜43Aを除去することで、図22に示す構成を得る。
また、図22では、コンタクトホールCH1、CH3およびCH2のそれぞれの周辺の非開口部の低反射膜32および42の厚さと、コンタクトホール開口部の低反射膜32および42の厚さとは同じ膜厚となった構成であったが、図24に示すように、コンタクトホールCH1、CH3およびCH2の底部において、それぞれ低反射膜32および42が貫通されない程度に除去された構成を採っても良い。
このような構成を採ることで、コンタクトホールCH1およびCH3の周辺の非開口部や下層配線領域の低反射膜32の膜厚t12よりもコンタクトホールCH1およびCH3の底部の低反射膜32の膜厚t11の方が薄くなり、また、コンタクトホールCH2の周辺の非開口部や上層配線領域の低反射膜42の膜厚t22よりもコンタクトホールCH2の底部の低反射膜42の膜厚t21の方が薄くなる。
このような構成の製造方法は、図21を用いて説明した工程を経て、コンタクトホールCH1およびCH3の底部に低反射膜32を露出させ、コンタクトホールCH2の底部に低反射膜42を露出させた後、レジストマスクRM3をレジスト剥離液により除去する。
ここで、低反射膜をアルカリ性溶液に溶解する材質、例えば窒化度が高い窒化Al合金で形成することで、レジストマスクRM3の除去時にレジスト剥離液によりコンタクトホールCH1およびCH3の底部に露出する低反射膜32、コンタクトホールCH2の底部に露出する低反射膜42の表層を除去し配線上の低反射膜より薄膜化することができる。
なお、低反射膜の膜厚を更に薄くする場合やアルカリ性溶液に溶解しない低反射膜の場合はドライエッチングを使用し、低抵抗導電膜が露出する前にエッチングを停止させる方法を採っても良い。
以上説明したように、低抵抗導電膜31および41が低反射膜に覆われた端子の構成を採ることで、以下に説明する効果が得られる。
すなわち、低抵抗導電膜31および41を、例えばNi等を含有するAl合金などの金属間化合物や共晶構造をとる材質で形成した場合、端子開口部を水などで洗浄すると局所電池反応による孔食が発生しやすくなるが、低抵抗導電膜の表面を低反射膜で覆うことで、局所電池反応を抑制し孔食の発生に起因するFPCと配線間の導通不良を防止できる。
また、透明キャップ膜と低反射膜との積層構造に比べて、底部の透明キャップ膜を除去したコンタクトホールCH3を持つマーク類の反射率は上昇するので、後工程でのマーク認識が容易になる。また、FPCと低抵抗導電膜間の抵抗値としては、透明キャップ膜と低反射膜との接触抵抗分を低減できるという効果も得られる。
<実施の形態2>
次に、図25〜図30を用いて、本発明に係る実施の形態2について説明する。図25は、実施の形態1の図18からレジストマスクを除去した状態に対応する図である。なお、図18と同一の構成については同一の符号を付し、重複する説明は省略する。
図25に示すように、下層配線端子301Bおよびマーク類MK2は低反射膜32を有さない構成となっている。下層配線端子301Bの上部に設けられたコンタクトホールCH1は、層間絶縁膜21および保護膜22を貫通して低抵抗導電膜31に達し、上層配線端子401の上部に設けられたコンタクトホールCH2は、保護膜22を貫通して低抵抗導電膜41に達している。なお、マーク類MK2の上部にはコンタクトホールは設けられていない。マーク類MK2がアライメントマークなど、低抵抗導電膜31の平面視形状だけで構成され、パネルIDなどの識別記号を必要としないのであれば、マーク類MK2に達するコンタクトホールは設けなくても良い。
低抵抗導電膜31は、低抵抗材料であるAl系合金、例えばAlNiNdで構成され、その厚さは例えば300nmである。
低反射膜32は、例えば窒化度が窒素の組成比で30〜50at%(atomic%)である窒化度が高い窒化Al(アルミニウム)膜で構成され、その厚さは例えば50nmである。
層間絶縁膜21は、例えばSiOで構成され、その厚さは例えば600nmである。
低抵抗導電膜41は、低抵抗材料であるAl(アルミニウム)系合金、例えばAlNiNdで構成され、その厚さは例えば400nmである。
低反射膜42は、例えば窒化度が窒素の組成比で30〜50at%(atomic%)である窒化度が高い窒化Al膜で構成され、その厚さは例えば50nmである。
保護膜22は、例えばSiOで構成され、その厚さは例えば300nmである。
このように、マーク類MK2は低抵抗導電膜31で構成され、低反射膜32を有さないので、高反射の低抵抗導電膜31で例えばアライメントマークを形成した場合には、コントラストが高くなるのでアライメントマークの認識を安定して行うことができる。
一方、下層配線30や上層配線40では、それぞれ低反射膜32や低反射膜42を有するので外部からの入射光の反射を抑制して、画像の視認性を高めることができる。
また、マーク類MK2は、層間絶縁膜21および保護膜22に覆われているので、後工程でのリペア処理時のダメージを受け難く、パターン消失による歩留の低下を抑制できる。
次に、図26〜図30を用いて、本発明に係る実施の形態2の表示装置の製造方法について説明する。
まず、図26に示す断面図の状態に至るまでの工程において、ガラスやPET等で構成される透明基板20上に、スパッタリング法によりAlNiNdターゲットを用いて、AlNiNd膜311を300nmの厚さに成膜する。引き続き、同一の成膜装置を用いて、Nガスを含んだ雰囲気中で、AlNiNd膜311の上に、スパッタリング法によりAlNiNdターゲットを用いて窒化度が高い窒化Al合金膜321を50nmの厚さに成膜する。
さらに、窒化Al合金膜321の上に、スパッタリング法により非結晶質のITO(インジウム酸化スズ)膜331を30〜50nmの厚さに成膜する。なお、スパッタリング法の代わりに塗布等の方法を用いても良い。
次に、図26に示すように、ITO膜331上にレジスト材を塗布した後、多段階露光(ハーフトーン露光あるいはグレートーン露光)を用いて、下層配線領域には厚膜のレジストマスクRM11を、下層配線端子領域上およびマーク領域上には薄膜のレジストマスクRM12をパターニングする。
その後、レジストマスクRM11およびRM12をエッチングマスクとして、例えば蓚酸溶液を用いてITO膜331をエッチングしてキャップ膜33をパターニングする。引き続き、レジストマスクRM11、RM12およびキャップ膜33をエッチングマスクとして、例えば、燐酸と硝酸と酢酸との混酸を用いて、窒化Al合金膜321およびAlNiNd膜311をエッチングして、それぞれ低反射膜32および低抵抗導電膜31をパターニングすることで、図27に示す状態となる。
次に、図28に示すように、アッシング法等を用いて厚膜のレジストマスクRM11がパターンとして残存する処理条件で、薄膜のレジストマスクRM12を除去する。
次に、図29に示すように、例えば蓚酸溶液を用いてレジストマスクで覆われないキャップ膜33を除去し、引き続き、ドライエッチング法を用いて、キャップ膜33で覆われない低反射膜32をエッチングにより除去する。
次に、レジストマスクRM11を、例えばモノエタノールアミンとジメチルスルホキシドの混合液等を用いて除去し、続いて、例えば蓚酸溶液を用いてキャップ膜33を除去することにより、図30に示す下層配線30、下層配線端子301Bおよびマーク類MK2が形成される。
その後、CVD法により下層配線30、下層配線端子301Bおよびマーク類MK2を覆うように厚さ600nm程度のSiO膜を成膜することで層間絶縁膜21を形成し、層間絶縁膜21上に上層配線40および上層配線端子401を形成するが、マーク類MK2に到達するコンタクトホールを設けないこと以外は、図13〜図18を用いて説明した実施の形態1の製造方法と同様であるので、説明は省略する。
以上説明した製造方法を採用することで、新たに工程を追加することなく、高い反射率を有するマーク類および配線端子を形成することが可能となるので、層間絶縁膜21や保護膜22の写真製版を安定に行うことができ、低コストの製造ラインの構築が可能となる。
また、下層配線端子301BではコンタクトホールCH1の開口時に、保護膜22と層間絶縁膜21のエッチングで済み、下層配線端子301B上の低反射膜32をエッチングする必要がなくなるので、端子部の開口処理におけるドライエッチング時間を短くすることが可能となり、製造工程を低減することが可能となる。
<変形例>
以上説明した実施の形態2においては、下層配線端子301Bおよびマーク類MK2では低反射膜32を完全に除去した構成としたが、図31に示すように厚みの薄い低反射膜32Aを低抵抗導電膜31上に設けることで、反射率を低抵抗導電膜31に近づけた構成としても良い。なお、低反射膜32Aは反射防止膜と呼称することもある。
このような構成とすることで、新たに工程を追加することなく、高い反射率を有するマーク類および配線端子を形成することが可能となるので、層間絶縁膜21や保護膜22の写真製版を安定に行うことができ、低コストの製造ラインの構築が可能となる。
図31において、下層配線端子301Cおよびマーク類MK3においては、低抵抗導電膜31上に厚みの薄い低反射膜32Aが設けられ、コンタクトホールCH1は、低反射膜32Aを貫通して低抵抗導電膜31に達している。なお、図25と同一の構成については同一の符号を付し、重複する説明は省略する。
この構成の製造方法について図32および図33を用いて説明する。図28を用いて説明したアッシングによる薄膜のレジストマスクRM12の除去の後に、例えば蓚酸溶液を用いてレジストマスクで覆われないキャップ膜33を除去し、その後、レジストマスクRM11を除去する。この際、例えばモノエタノールアミンとジメチルスルホキシドの混合液等のアルカリ液を用いてレジストマスクRM11を除去することで、キャップ膜33に覆われない低反射膜の厚さが薄くなり、図32に示すように厚みの薄い低反射膜32Aとして低抵抗導電膜31上に残る。
その後、下層配線30上のキャップ膜33を除去することで、図33に示すように、下層配線30は低反射膜32と低抵抗導電膜31との積層膜で構成され、下層配線端子301Cおよびマーク類MK3は、低反射膜32より薄い低反射膜32Aと低抵抗導電膜31との積層膜で構成されることとなる。なお、低反射膜32Aの厚みは30nm以下、望ましくは20nm以下とする。
なお、上記では、レジストマスクRM11の除去にアルカリ液を用いることで、同時に厚みの薄い低反射膜32Aを得る構成を示したが、低抵抗導電膜31に影響を与えないのであれば、レジストマスクRM11をドライエッチングにより除去し、同時に厚みの薄い低反射膜32Aを得る構成としても良い。
また、保護膜22および層間絶縁膜21にコンタクトホールを形成する際のドライエッチングにおいて、低反射膜32のエッチングレートが高い場合は、下層配線端子形成のためのレジストマスクRM12を厚膜のレジストマスクRM11とし、下層配線と同じ積層構造で作成し、コンタクトホールCH1の開口後は、下層配線端子の輪郭をなす端縁部は低反射膜32と低抵抗導電膜31との積層膜で構成されていても良い。すなわち、マーク類MK3のみが、低抵抗導電膜31上に厚みの薄い低反射膜32Aが設けられた構成となっていても良い。
<実施の形態3>
次に、図34〜図45を用いて、本発明に係る実施の形態3について説明する。図34は、実施の形態1の図18からレジストマスクを除去した状態に対応する図であり、下層配線30Aは、低反射膜32の上部に透明キャップ膜33Aが配置され、上層配線40Aは、低反射膜42の上部に透明キャップ膜43Aが配置された構成となっている。なお、図18と同一の構成については同一の符号を付し、重複する説明は省略する。
下層配線端子301およびマーク類MKの上部に設けられたコンタクトホールCH1およびCH3は、低反射膜32を貫通して低抵抗導電膜31に達し、上層配線端子401の上部に設けられたコンタクトホールCH2は、低反射膜42を貫通して低抵抗導電膜41に達している。透明キャップ膜33Aおよび43Aは例えば、非結晶質のIZOで50nm程度の厚さに構成されている。
このように、コンタクトホールCH3の底部に低抵抗導電膜31を露出させることで、低抵抗導電膜31による強い反射光と低反射膜32による弱い反射光とで高いコントラストを確保することができ、後工程で用いるマークの認識精度が向上できるので、マザー基板の切断不良やFPCの接続不良による歩留低下を防止できる。また、IDパターンの読取装置によるIDパターンの誤認を低減できるので、作業効率が高まり製造ラインの安定稼動を実現できる。
次に、図35〜図45を用いて、本発明に係る実施の形態3の表示装置の製造方法について説明する。
まず、図35に示す断面図の状態に至るまでの工程において、ガラスやPET等で構成される透明基板20上に、スパッタリング法によりAlNiNdターゲットを用いて、AlNiNd膜311を300nmの厚さに成膜する。引き続き、同一の成膜装置を用いて、Nガスを含んだ雰囲気中で、AlNiNd膜311の上に、スパッタリング法によりAlNiNdターゲットを用いて窒化度が高い窒化Al合金膜321を50nmの厚さに成膜する。なお、窒化Al合金膜321の窒化度については実施の形態1と同じである。
さらに、窒化Al合金膜321の上に、スパッタリング法により非結晶質のIZO膜331Aを30〜50nmの厚さに成膜する。
次に、IZO膜331A上にレジスト材を塗布した後、多段階露光(ハーフトーン露光あるいはグレートーン露光)を用いて、下層配線領域には厚膜のレジストマスクRM11を、下層配線端子領域上およびマーク領域上には薄膜のレジストマスクRM12をパターニングすることで図35に示す状態となる。
次に、図36に示すように、レジストマスクRM11およびRM12をエッチングマスクとして、例えば蓚酸溶液を用いてIZO膜331Aをエッチングして透明キャップ膜33Aをパターニングする。引き続き、レジストマスクRM11、RM12および透明キャップ膜33Aをエッチングマスクとして、例えば、燐酸と硝酸と酢酸との混酸を用いて、窒化Al合金膜321およびAlNiNd膜311をエッチングして、それぞれ低反射膜32および低抵抗導電膜31をパターニングする。
次に、図37に示すように、アッシング法等を用いて厚膜のレジストマスクRM11がパターンとして残存する処理条件で、薄膜のレジストマスクRM12を除去する。
次に、図38に示すように、例えば蓚酸溶液を用いてレジストマスクで覆われない透明キャップ膜33Aを除去する。
次に、図39に示すように、レジストマスクRM11を、例えばモノエタノールアミンとジメチルスルホキシドの混合液等を用いて除去する。
次に、図40に示すように、例えばCVD法により下層配線30A、下層配線端子301およびマーク類MKを覆うように厚さ600nm程度のSiO膜を成膜することで層間絶縁膜21を形成する。
次に、層間絶縁膜21上にスパッタリング法によりAlNiNdターゲットを用いて、AlNiNd膜を400nmの厚さに成膜する。引き続き、同一の成膜装置を用いて、Nガスを含んだ雰囲気中で、AlNiNd膜の上に、スパッタリング法によりAlNiNdターゲットを用いて窒化度が高い窒化Al合金膜を50nmの厚さに成膜する。なお、窒化Al合金膜の窒化度については実施の形態1と同じである。
さらに、窒化Al合金膜の上に、スパッタリング法により非結晶質のIZO膜を30〜50nmの厚さに成膜する。
次に、IZO膜上にレジスト材を塗布した後、多段階露光(ハーフトーン露光あるいはグレートーン露光)を用いて、上層配線領域には厚膜のレジストマスク(図41においてレジストマスクRM21として示す)を、上層配線端子領域上およびマーク領域上には薄膜のレジストマスク(図41においてレジストマスクRM22として示す)をパターニングする。
次に、図41に示すように、レジストマスクRM21およびRM22をエッチングマスクとして、例えば蓚酸溶液を用いてIZO膜をエッチングして透明キャップ膜43Aをパターニングする。引き続き、レジストマスクRM21、RM22および透明キャップ膜43Aをエッチングマスクとして、例えば、燐酸と硝酸と酢酸との混酸を用いて、窒化Al合金膜およびAlNiNd膜をエッチングして、それぞれ低反射膜42および低抵抗導電膜41をパターニングする。
そして、図42に示すようにアッシング法等を用いて厚膜のレジストマスクRM21がパターンとして残存する処理条件で、薄膜のレジストマスクRM22を除去する。
次に、図43に示すように、例えば蓚酸溶液を用いてレジストマスクで覆われない透明キャップ膜43Aを除去する。
次に、図44に示すように、レジストマスクRM21を、例えばモノエタノールアミンとジメチルスルホキシドの混合液等を用いて除去する。
次に、図45に示すように、例えばCVD法により上層配線40Aおよび上層配線端子401を覆うように厚さ300nm程度のSiO膜を成膜することで保護膜22を形成する。
次に、保護膜22上にレジスト材を塗布した後、下層配線端子301、上層配線端子401およびマーク類MKの開口パターンを露光し、現像することで、下層配線端子301、上層配線端子401、マーク類MK1の開口パターンを有するレジストマスクをパターニングする。そして、当該レジストマスクをエッチングマスクとして、下層配線端子301およびマーク類MKの上方の保護膜22、層間絶縁膜21および低反射膜32をドライエッチングにより除去し、低抵抗導電膜31に達するコンタクトホールCH1およびCH3を形成すると共に、上層配線端子401の上方の保護膜22および低反射膜42を除去して、低抵抗導電膜41に達するコンタクトホールCH2を形成することで、図34に示す構成を得る。
以上説明したように、下層配線30Aにおいては低反射膜32の上部に透明キャップ膜33Aが配置され、上層配線40Aにおいては低反射膜42の上部に透明キャップ膜43Aが配置され、透明キャップ膜は除去しないので、窒化Al合金膜および低抵抗導電膜とのエッチングの選択性を透明キャップ膜に持たせる必要はなく、透明キャップ膜の材料および加工プロセスの選択肢が広がり、製造コストを低減することが可能となる。
<変形例1>
以上説明した実施の形態3においては、マーク類MKの上部にはコンタクトホールCH3が設けられた構成としたが、図46に示すようにマーク類MKに達するコンタクトホールは設けない構成としても良い。マーク類MKがアライメントマークなど、低抵抗導電膜31等の平面視形状だけで構成され、パネルIDなどの識別記号を必要としないのであれば、マーク類MKに達するコンタクトホールは設けなくても良い。
以上説明した実施の形態3においては、上層配線端子401は、低反射膜42の上部には透明キャップ膜を有さない構成であったが、図47に示すように、低反射膜42の上部に透明キャップ膜43Aを有した上層配線端子401Aとし、コンタクトホールCH2は、透明キャップ膜43Aおよび低反射膜42を貫通して低抵抗導電膜41に達する構成としても良い。
この場合、透明キャップ膜43Aは、透明キャップ膜33Aと同様にIZOで構成しても良いが、SiN等の高屈折率でドライエッチング可能な材料で構成した場合は、複数のプロセスによる加工は必要なく1回のエッチング工程でコンタクトホールCH2を形成可能であるので製造コストを低減する効果がある。
また、上層配線端子にも透明キャップ膜43Aを形成することで、レジストマスクの形成に多段階露光を用いる必要がなくなり、プロセスコストを低減できる。
また、図48に示すように、低反射膜32の上部に透明キャップ膜33Aを有した下層配線端子301Aとし、コンタクトホールCH1は、透明キャップ膜33Aおよび低反射膜32を貫通して低抵抗導電膜31に達する構成としても良い。
この場合も、透明キャップ膜の材料および加工プロセスの選択肢が広がり、製造コストを低減することが可能となる。
<変形例2>
以上説明した実施の形態3においては、図37を用いて説明したように、アッシング法等を用いて厚膜のレジストマスクRM11がパターンとして残存する処理条件で、薄膜のレジストマスクRM12を除去し、レジストマスクRM11で覆われない透明キャップ膜33Aを除去する構成について説明したが、図49に示されるように、レジストマスクRM11で覆われない低反射膜32も除去する構成としても良い。図50には、この方法で得られた構成を示す。
図50は、実施の形態3の図46に対応する図であり、下層配線端子301Bおよびマーク類MK2は、低反射膜32を有さない構成となっている。また、上層配線端子401Bは、低反射膜42を有さない構成となっている。
これにより、マーク類MK2の反射率を高めて、後工程で用いるマークの認識精度を向上させることができ、マザー基板の切断不良やFPCの接続不良による歩留低下を防止できる。また、IDパターンの読取装置によるIDパターンの誤認を低減できるので、作業効率が高まり製造ラインの安定稼動を実現できる。
下層配線端子301Bの上部に設けられたコンタクトホールCH1は、層間絶縁膜21および保護膜22を貫通して低抵抗導電膜31に達し、上層配線端子401Bの上部に設けられたコンタクトホールCH2は、保護膜22を貫通して低抵抗導電膜41に達している。なお、マーク類MK2の上部にはコンタクトホールは設けられていない。なお、図46と同一の構成については同一の符号を付し、重複する説明は省略する。
また、図50では、下層配線端子301B、マーク類MK2および上層配線端子401Bでは低反射膜32を完全に除去した構成としたが、図51に示すように厚みの薄い低反射膜32Aを低抵抗導電膜31上に設けたマーク類MK3とし、厚みの薄い低反射膜42Aを低抵抗導電膜41上に設けた上層配線端子401Cとすることで、反射率を低抵抗導電膜31および41に近づけた構成としても良い。
これにより、マーク類MK3の反射率を高めて、後工程で用いるマークの認識精度を向上させることができ、マザー基板の切断不良やFPCの接続不良による歩留低下を防止できる。また、IDパターンの読取装置によるIDパターンの誤認を低減できるので、作業効率が高まり製造ラインの安定稼動を実現できる。
図51において、下層配線端子301Cおよびマーク類MK3においては、低抵抗導電膜31上に厚みの薄い低反射膜32Aが設けられ、コンタクトホールCH1は、低反射膜32Aを貫通して低抵抗導電膜31に達している。また、コンタクトホールCH2は、低反射膜42Aを貫通して低抵抗導電膜41に達している。なお、図46と同一の構成については同一の符号を付し、重複する説明は省略する。
この構成の製造方法について図52を用いて説明する。図37を用いて説明したように、アッシング法等を用いて厚膜のレジストマスクRM11がパターンとして残存する処理条件で、薄膜のレジストマスクRM12を除去し、レジストマスクRM11で覆われない透明キャップ膜33Aを除去し、その後、レジストマスクRM11を除去する際に、例えばモノエタノールアミンとジメチルスルホキシドの混合液等のアルカリ液を用いてレジストマスクRM11を除去することで、キャップ膜33に覆われない低反射膜の厚さが薄くなり、図52に示すように厚みの薄い低反射膜32Aとして低抵抗導電膜31上に残るようにする。
これにより、下層配線端子301C、マーク類MK3は、低反射膜32より薄い低反射膜32Aと低抵抗導電膜31との積層膜で構成されることとなる。また、上層配線端子401Cについても、同様の工程を経ることで、低反射膜42より薄い低反射膜42Aと低抵抗導電膜41との積層膜で構成されることとなる。なお、低反射膜32Aおよび42Aの厚みは30nm以下、望ましくは20nm以下とする。
<実施の形態4>
次に、図53〜図58を用いて、本発明に係る実施の形態4について説明する。図53は、実施の形態1の図18からレジストマスクを除去した状態に対応する図であり、下層配線端子301の上部に設けられたコンタクトホールCH1は、低反射膜32を貫通して低抵抗導電膜31に達し、上層配線端子401の上部に設けられたコンタクトホールCH2は、低反射膜42を貫通して低抵抗導電膜41に達している。また、マーク類MK4は、低抵抗導電膜31、低反射膜32、キャップ膜33および非低反射膜34との積層膜で構成され、マーク類MK4の上部にはコンタクトホールは設けられていない。なお、図18と同一の構成については同一の符号を付し、重複する説明は省略する。
低抵抗導電膜31は、低抵抗材料であるAl系合金、例えばAlNiNdで構成され、その厚さは例えば300nmである。
低反射膜32は、例えば窒化度が窒素の組成比で30〜50at%(atomic%)である窒化度が高い窒化Al(アルミニウム)膜で構成され、その厚さは例えば50nmである。
層間絶縁膜21は、例えばSiOで構成され、その厚さは例えば600nmである。
上層配線40の低抵抗導電膜41は、低抵抗材料であるAl(アルミニウム)系合金、例えばAlNiNdで構成され、その厚さは例えば400nmである。
低反射膜42は、例えば窒化度が窒素の組成比で30〜50at%(atomic%)である窒化度が高い窒化Al膜で構成され、その厚さは例えば50nmである。
保護膜22は、例えばSiOで構成され、その厚さは例えば300nmである。
キャップ膜33は例えば、非結晶質のITOで50nm程度の厚さに構成され、非低反射膜34は、例えばCr(クロム)で50nm程度の厚さに構成される。
なお、キャップ膜33は、非低反射膜34との選択エッチングが可能な材料であり、かつキャップ膜33のエッチング時に低反射膜32および低抵抗導電膜31とエッチング選択性が高いエッチングが可能な材料あればITOに限定されない。
また、非低反射膜34は、低反射膜32および低抵抗導電膜31とのエッチング選択性が高いエッチングが可能な材料であり、形成時の反射率として30%以上で、さらには層間絶縁膜21および保護膜22を形成した後に、低反射膜の反射率より高く、レジスト塗布状態でのアライメントマークの認識が可能で、ID形成用の露光装置のフォーカス動作用の光源の波長に対する反射率が20%以上である材質であることが望ましい。
次に、図54〜図58を用いて、本発明に係る実施の形態4の表示装置の製造方法について説明する。
まず、図54に示す断面図の状態に至るまでの工程において、ガラスやPET等で構成される透明基板20上に、スパッタリング法によりAlNiNdターゲットを用いて、AlNiNd膜311を300nmの厚さに成膜する。引き続き、同一の成膜装置を用いて、Nガスを含んだ雰囲気中で、AlNiNd膜311の上に、スパッタリング法によりAlNiNdターゲットを用いて窒化度が高い窒化Al合金膜321を50nmの厚さに成膜する。なお、窒化Al合金膜321の窒化度については実施の形態1と同じである。
さらに、窒化Al合金膜321の上に、スパッタリング法により非結晶質のITO膜331を50nmの厚さに成膜する。
次に、ITO膜331上に、スパッタリング法により厚さ10〜30nmのCr膜341を成膜する。
次に、Cr膜341上にレジスト材を塗布した後、多段階露光(ハーフトーン露光あるいはグレートーン露光)を用いて、マーク領域上には厚膜のレジストマスクRM11を、下層配線領域上および下層配線端子領域上には薄膜のレジストマスクRM12をパターニングすることにより図54に示す状態となる。
次に、図55に示すように、レジストマスクRM11およびRM12をエッチングマスクとして、例えば硝酸と硝酸セリウムアンモニウムの混合液を用いてCr膜341をエッチングして非低反射膜34をパターニングする。ここで、「非低反射」とはID形成用の露光装置でのフォーカス動作が可能な最低反射率よりも高い反射率のことを指すものと定義する。
引き続き、レジストマスクRM11、RM12および非低反射膜34をエッチングマスクとして例えば蓚酸溶液を用いてITO膜331をエッチングしてキャップ膜33をパターニングする。
さらに、レジストマスクRM11、RM12、非低反射膜34およびキャップ膜33をエッチングマスクとして、例えば、燐酸と硝酸と酢酸との混酸を用いて、窒化Al合金膜321およびAlNiNd膜311をエッチングして、それぞれ低反射膜32および低抵抗導電膜31をパターニングする。
そして、図56に示すように、アッシング法等を用いて厚膜のレジストマスクRM11がパターンとして残存する処理条件で、薄膜のレジストマスクRM12を除去する。
次に、図57に示すように、例えば硝酸と硝酸セリウムアンモニウムの混合液を用いてレジストマスクで覆われない非低反射膜34を除去する。
次に、図58に示すように、レジストマスクRM11を、例えばモノエタノールアミンとジメチルスルホキシドの混合液等を用いて除去した後、例えば蓚酸溶液を用いて非低反射膜34で覆われないキャップ膜33を除去する。
その後、CVD法により下層配線30、下層配線端子301およびマーク類MK4を覆うように厚さ600nm程度のSiO膜を成膜することで層間絶縁膜21を形成し、層間絶縁膜21上に上層配線40および上層配線端子401を形成するが、マーク類MK4に到達するコンタクトホールを設けないことを以外は、図13〜図18を用いて説明した実施の形態1の製造方法と同様であるので、説明は省略する。
以上説明した製造方法を採用することで、新たに工程を追加することなく、高い反射率を有するマーク類を形成することが可能となるので、層間絶縁膜21や保護膜22の写真製版を安定に行うことができ、低コストのライン構築が可能となる。
また、シートID等を下層レイヤーで形成することで、アレイプロセス中のマザー基板単位での識別が可能となり、プロセス不良の原因究明に役立てることができる。
<変形例>
以上説明した実施の形態4では、配線および配線端子は低抵抗導電膜と低反射膜との積層で構成される例について説明したが、低抵抗導電膜と低反射膜と透明キャップ膜との積層膜としても良い。
すなわち、図59に示すように低反射膜32の上には透明キャップ膜33Aが配置され、低反射膜42の上には透明キャップ膜43Aが配置された構成となっている。なお、図53と同一の構成については同一の符号を付し、重複する説明は省略する。
図59に示すように、下層配線端子301Aの上部に設けられたコンタクトホールCH1は、透明キャップ膜33Aおよび低反射膜32を貫通して低抵抗導電膜31に達し、上層配線端子401Aの上部に設けられたコンタクトホールCH2は、透明キャップ膜43Aおよび低反射膜42を貫通して低抵抗導電膜41に達している。透明キャップ膜33Aおよび43Aは例えば、非結晶質のIZOで50nm程度の厚さに構成されている。
また、マーク類MK4は、低抵抗導電膜31、低反射膜32、キャップ膜33Aおよび非低反射膜34との積層膜で構成されている。
このような構成を採ることで、実施の形態4と同様の効果が得られると共に、透明キャップ膜は除去しないので、窒化Al合金膜および低抵抗導電膜とのエッチングの選択性を透明キャップ膜に持たせる必要はなく、透明キャップ膜の材料および加工プロセスの選択肢が広がり製造コストを低減することが可能となる。
<実施の形態5>
次に、図60〜図64を用いて、本発明に係る実施の形態5について説明する。図60は、実施の形態3の変形例の図46の状態に対応する図であり、下層配線30Bおよび下層配線端子301Dは、低抵抗導電膜31の上部に透過膜35および半透過膜36を順に積層した積層膜で構成され、マーク類MK6は、低抵抗導電膜31の上部に透過膜35を積層した積層膜で構成されている。また、上層配線40Bおよび上層配線端子401Dは、低抵抗導電膜41の上部に透過膜45および半透過膜46を順に積層した積層膜で構成されている。
下層配線端子301Dの上部に設けられたコンタクトホールCH1は、半透過膜36および透過膜35を貫通して低抵抗導電膜31に達し、上層配線端子401Dの上部に設けられたコンタクトホールCH2は、半透過膜46および透過膜45を貫通して低抵抗導電膜41に達している。なお、マーク類MK6の上部にはコンタクトホールは設けられていない。マーク類MK6がアライメントマークなど、低抵抗導電膜31等の平面視形状だけで構成され、パネルIDなどの識別記号を必要としないのであれば、マーク類MK6に達するコンタクトホールは設けなくても良い。なお、図46と同一の構成については同一の符号を付し、重複する説明は省略する。
低抵抗導電膜31は、低抵抗材料であるAl系合金、例えばAlNiNdで構成され、その厚さは例えば300nmである。
透過膜35は、例えばIZOで50nm程度の厚さに構成され、半透過膜36は、例えばMo(モリブデン)で5nm程度の厚さに構成される。
層間絶縁膜21は、例えばSiOで構成され、その厚さは例えば600nmである。
低抵抗導電膜41は、低抵抗材料であるAl(アルミニウム)系合金、例えばAlNiNdで構成され、その厚さは例えば400nmである。
透過膜45は、例えばIZOで50nm程度の厚さに構成され、半透過膜46は、例えばMo(モリブデン)で5nm程度の厚さに構成される。
保護膜22は、例えばSiOで構成され、その厚さは例えば300nmである。
以上説明したような低抵抗導電膜、透過膜および半透過膜の積層膜で配線を形成することで、外部から入射し、半透過膜を透過し低抵抗導電膜で反射して出射する光と、半透過膜表面で反射する光とを、光干渉効果により相殺することができるので、反射防止効果をさらに高めることができる。なお、透過膜および半透過膜の積層膜は、光干渉効果により反射を抑制するので反射抑制膜と呼称することができる。
一方、低抵抗導電膜および透過膜の積層膜でマーク類を構成するので、マーク類上の反射率を高めることができ、端子開口工程等におけるアライメント動作を安定して行うことができる。
なお、低抵抗導電膜と透過膜、透過膜と半透過膜の接続抵抗がタッチパネルの動作に対して問題ない範囲であれば、各端子上の透過膜および半透過膜をコンタクトホールが貫通しない構成としても良い。
また、マーク類において半透過膜36および透過膜35をコンタクトホールが貫通する構成としても良い。
次に、図61〜図64を用いて、本発明に係る実施の形態5の表示装置の製造方法について説明する。
まず、図61に示す断面図の状態に至るまでの工程においてガラスやPET等で構成される透明基板20上に、スパッタリング法によりAlNiNdターゲットを用いて、AlNiNd膜を300nmの厚さに成膜する。
次に、例えば、スパッタリング法によりAlNiNd膜上にIZO膜を50nmの厚さに成膜し、例えばスパッタリング法によりIZO膜上にMo膜を5nmの厚さに成膜する。
次に、Mo膜上にレジスト材を塗布した後、多段階露光(ハーフトーン露光あるいはグレートーン露光)を用いて、下層配線領域および下層配線端子領域上には厚膜のレジストマスク(図61においてレジストマスクRM11として示す)をパターニングし、マーク領域上には薄膜のレジストマスク(図61においてレジストマスクRM12として示す)をパターニングする。
そして、レジストマスクRM11およびRM12をエッチングマスクとして、例えば燐酸と硝酸と酢酸の混酸を用いてMo膜をエッチングして半透過膜36をパターニングする。
引き続き、レジストマスクRM11、RM12および半透過膜36をエッチングマスクとして、例えば蓚酸溶液を用いてIZO膜をエッチングして透過膜35をパターニングする。
さらに、レジストマスクRM11、RM12、半透過膜36および透過膜35をエッチングマスクとして、例えば、燐酸と硝酸と酢酸との混酸を用いて、AlNiNd膜をエッチングして、低抵抗導電膜31をパターニングすることにより図61に示す状態となる。
そして、図62に示すように、アッシング法等を用いて厚膜のレジストマスクRM11がパターンとして残存する処理条件で、薄膜のレジストマスクRM12を除去する。
次に、図63に示すように、例えば燐酸と硝酸と酢酸の混合液を用いてレジストマスクで覆われない半透過膜36を除去する。
次に、図64に示すように、レジストマスクRM11を、例えばモノエタノールアミンとジメチルスルホキシドの混合液等を用いて除去する。
その後、CVD法により下層配線30B、下層配線端子301Dおよびマーク類MK6を覆うように厚さ600nm程度のSiO膜を成膜することで層間絶縁膜21を形成し、層間絶縁膜21上に上層配線40Bおよび上層配線端子401Dを形成するが、これらの形成方法は、下層配線30Bおよび下層配線端子301Dの形成方法と同様であるので、説明は省略する。
その後、例えばCVD法により上層配線40Bおよび上層配線端子401Dを覆うように厚さ300nm程度のSiO膜を成膜することで保護膜22を形成する。
なお、図62を用いて説明したアッシング法等を用いて厚膜のレジストマスクRM11を薄膜化する工程において、レジストマスクで覆われなくなった半透過膜36の一部を酸化させて、図65に示されるように、酸化Mo膜とMo膜の積層膜となった半透過膜37を有するマーク類MK7を形成しても良い。
また、レジストマスクのアッシング処理時に、半透過膜36の表面も若干エッチングし、膜厚を薄くすることで図66に示されるように、透過率を変化させた半透過膜38を有するマーク類MK8を形成しても良い。なお、この際のエッチングでは、半透過膜38の膜厚t1が半透過膜36の厚さt2の約半分の2〜3nmとなるようにエッチングする。
このように、半透過膜の一部を酸化する、あるいは半透過膜を薄膜化することで、半透過膜を透過し低抵抗導電膜で反射して出射する光と、半透過膜表面で反射する光との干渉のバランスが崩れることで、マーク類での反射率をさらに高めることができる。
なお、酸化Mo膜とMo膜の積層膜となった半透過膜37を有するマーク類MK7を備えた表示装置の断面構成を図67に示す。
半透過膜の一部を酸化する方法として、アッシング法以外に、例えばレジスト材が硬化しない温度範囲でアニールすることで酸化させる等の方法を用いても良く、また酸化したMo膜を除去することで薄膜化しても良い。
<実施の形態6>
次に、図68〜図73を用いて、本発明に係る実施の形態6について説明する。図68は、実施の形態3の変形例の図46の状態に対応する図であり、下層配線30Cおよび下層配線端子301Eは、低抵抗導電膜31の上部に透過膜35A、半透過膜36および透過膜35Bを順に積層した積層膜で構成され、マーク類MK6は、低抵抗導電膜31の上部に透過膜35Aを積層した積層膜で構成されている。また、上層配線40Bおよび上層配線端子401Eは、低抵抗導電膜41の上部に透過膜45A、半透過膜46および透過膜45Bを順に積層した積層膜で構成されている。
下層配線端子301Eの上部に設けられたコンタクトホールCH1は、透過膜35B、半透過膜36および透過膜35Aを貫通して低抵抗導電膜31に達し、上層配線端子401Eの上部に設けられたコンタクトホールCH2は、透過膜45B、半透過膜46および透過膜45Aを貫通して低抵抗導電膜41に達している。なお、マーク類MK6の上部にはコンタクトホールは設けられていない。なお、図46と同一の構成については同一の符号を付し、重複する説明は省略する。
低抵抗導電膜31は、低抵抗材料であるAl系合金、例えばAlNiNdで構成され、その厚さは例えば300nmである。
透過膜35Aは、例えばIZOで50nm程度の厚さに構成され、半透過膜36は、例えばMoで8nm程度の厚さに構成され、透過膜35Bは、例えばIZOで60nm程度の厚さに構成される。
層間絶縁膜21は、例えばSiOで構成され、その厚さは例えば600nmである。
低抵抗導電膜41は、低抵抗材料であるAl系合金、例えばAlNiNdで構成され、その厚さは例えば400nmである。
透過膜45Aは、例えばIZOで50nm程度の厚さに構成され、半透過膜46は、例えばMoで8nm程度の厚さに構成され、透過膜45Bは、例えばIZOで60nm程度の厚さに構成される。
保護膜22は、例えばSiOで構成され、その厚さは例えば300nmである。
以上説明したような低抵抗導電膜、透過膜、半透過膜および透過膜の積層膜で配線を形成することで、層間絶縁膜(保護膜)、透過膜および半透過膜による干渉効果と、半透過膜および透過膜による光干渉効果との相乗効果により反射防止効果をさらに高めることができる。なお、半透過膜の上下にそれぞれ透過膜を配設した積層膜は、光干渉効果により反射を抑制するので反射抑制膜と呼称することができる。
一方、低抵抗導電膜および透過膜の積層膜でマーク類を構成するので、マーク類上の反射率を高めることができ、端子開口工程等におけるアライメント動作を安定して行うことができる。
なお、低抵抗導電膜と透過膜、透過膜と半透過膜、半透過膜と透過膜の接続抵抗がタッチパネルの動作に対して問題ない範囲であれば、各端子上の透過膜、半透過膜および透過膜をコンタクトホールが貫通しない構成としても良い。
次に、図69〜図73を用いて、本発明に係る実施の形態6の表示装置の製造方法について説明する。
まず、図69に示す断面図の状態に至るまでの工程において、ガラスやPET等で構成される透明基板20上に、スパッタリング法によりAlNiNdターゲットを用いて、AlNiNd膜を300nmの厚さに成膜する。
次に、例えば、スパッタリング法によりAlNiNd膜上にIZO膜を50nmの厚さに成膜し、次に、IZO膜上に例えばスパッタリング法によりMo膜を8nmの厚さに成膜する。さらに、Mo膜上に、例えばスパッタリング法によりIZO膜を60nmの厚さに成膜する。
次に、IZO膜上にレジスト材を塗布した後、多段階露光(ハーフトーン露光あるいはグレートーン露光)を用いて、下層配線領域および下層配線端子領域上には厚膜のレジストマスクRM11をパターニングし、マーク領域上には薄膜のレジストマスクRM12をパターニングする。
そして、レジストマスクRM11およびRM12をエッチングマスクとして、例えば蓚酸溶液を用いてIZO膜をエッチングして透過膜35Bをパターニングする。
次に、レジストマスクRM11、RM12および透過膜35Bをエッチングマスクとして、例えば燐酸と硝酸と酢酸の混酸を用いてMo膜をエッチングして半透過膜36をパターニングする。
引き続き、レジストマスクRM11、RM12、透過膜35Bおよび半透過膜36をエッチングマスクとして、例えば蓚酸溶液を用いてIZO膜をエッチングして透過膜35Aをパターニングする。
さらに、レジストマスクRM11、RM12、透過膜35B、半透過膜36および透過膜35をエッチングマスクとして、例えば、燐酸と硝酸と酢酸との混酸を用いて、AlNiNd膜をエッチングして、低抵抗導電膜31をパターニングすることにより、図69に示す状態となる。
そして、図70に示すように、アッシング法等を用いて厚膜のレジストマスクRM11がパターンとして残存する処理条件で、薄膜のレジストマスクRM12を除去する。
次に、図71に示すように、例えば蓚酸溶液を用いてレジストマスクで覆われない透過膜35Bを除去する。
次に、図72に示すように、例えば燐酸と硝酸と酢酸の混合液を用いてレジストマスクで覆われない半透過膜36を除去する。
次に、図73に示すように、レジストマスクRM11を、例えばモノエタノールアミンとジメチルスルホキシドの混合液等を用いて除去する。
その後、CVD法により下層配線30C、下層配線端子301Eおよびマーク類MK6を覆うように厚さ600nm程度のSiO膜を成膜することで層間絶縁膜21を形成し、層間絶縁膜21上に上層配線40Cおよび上層配線端子401Eを形成するが、これらの形成方法は、下層配線30Cおよび下層配線端子301Eの形成方法と同様であるので、説明は省略する。
その後、例えばCVD法により上層配線40Cおよび上層配線端子401Eを覆うように厚さ300nm程度のSiO膜を成膜することで保護膜22を形成する。
なお、図71を用いて説明した透過膜35Bの除去後に、レジスト材が硬化しない温度範囲でアニールすることで半透過膜36表面を酸化させる等の方法を用いて半透過膜36を同時に酸化させて、図74に示されるように、半透過膜が酸化Mo膜となった半透過膜37Aを有するマーク類MK9を形成しても良い。
また、図71を用いて説明した透過膜35Bの除去後に、半透過膜36の表面を若干エッチングし、膜厚を薄くすることで図75に示されるように、透過率を変化させた半透過膜38を有するマーク類MK8を形成しても良い。なお、この際のエッチングでは、半透過膜38の膜厚t1が半透過膜36の膜厚t2の約半分の4〜5nmとなるようにエッチングする。
このように、半透過膜の一部を酸化する、あるいは半透過膜を薄膜化することで、半透過膜を透過し低抵抗導電膜で反射して出射する光と、半透過膜表面で反射する光との干渉のバランスが崩れることで、マーク類での反射率をさらに高めることができる。
なお、半透過膜37Aを有するマーク類MK9を備えた表示装置の断面構成を図76に示す。
また、図71を用いて説明した透過膜35Bの除去工程の後は、半透過膜36を除去せず、低抵抗導電膜31、透過膜35Aおよび半透過膜36で構成されるマーク類MK7を備える構成としても良い。当該構成を図77に示す。
なお、実施の形態1〜4では、層間絶縁膜21や保護膜22をSiOで構成する例を示したが、配線部以外の光透過部において透過光の色づきが問題ない絶縁膜を用いれば良く、例えば塗布型のSOG(spin on glass)膜などを用いても良い。なお、SOG膜を層間絶縁膜21に用いることで上層配線が下層配線と交差する場所での断線が抑制できる。
また、低反射膜として窒化Al合金を使用するものとしたので、キャップ膜を用いてレジスト除去時の低反射膜のダメージを抑制する構成としたが、レジスト除去時にダメージを受けない低反射膜であれば、キャップ膜を有さない構成としても良い。
また、実施の形態2、3、5および6において、パネルID等を後工程で形成する場合、パッドをマーク類と同様な手法で反射率の高い状態にしても良く、さらには端子開口部と同じ状態にしても良い。
また、以上説明した実施の形態1〜6では、タッチパネルの配線やマーク類に本発明を適用した例を示したが、液晶ディスプレイの配線やマーク類に適用しても良く、さらには液晶ディスプレイの表示面側の反射を低減する遮光層に適用しても良い。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
30,30A〜30C 下層配線、34 非低反射膜、35,35A,35B 透過膜、36 半透過膜、40,40A〜40C 上層配線、301,301A〜301C 下層配線端子、401,401A〜401C 上層配線端子、MK,MK1〜MK9 マーク類。

Claims (11)

  1. 下地層上に順に配設された導電膜と、反射防止膜とで構成される積層配線と、
    前記積層配線の端部に設けられ、前記積層配線と同じ積層構造を有する配線端子部と、
    前記積層配線および前記配線端子部を覆う絶縁膜と、を備え、前記絶縁膜側が表示面側となる表示装置であって、
    前記配線端子部において、
    前記絶縁膜を貫通すると共に、前記反射防止膜を貫通して前記導電膜に達する第1の開口部が設けられ、
    前記第1の開口部の外縁部は、
    少なくとも一部において、前記導電膜、前記反射防止膜および前記絶縁膜の積層構造を有し、
    前記表示装置は、
    前記絶縁膜で覆われ、製造工程で使用されるマークおよび識別記号の少なくとも一方を備え、
    前記マークおよび前記識別記号は、
    前記導電膜および前記反射防止膜の積層膜と、前記絶縁膜を貫通すると共に、前記反射防止膜を貫通して前記導電膜に達する第2の開口部とで構成され、
    前記第2の開口部の外縁部は、
    少なくとも一部において、前記導電膜、前記反射防止膜および前記絶縁膜の積層構造を有する表示装置。
  2. 下地層上に順に配設された導電膜と、反射防止膜とで構成される積層配線と、
    前記積層配線の端部に設けられ、前記積層配線と同じ積層構造を有する配線端子部と、
    前記積層配線および前記配線端子部を覆う絶縁膜と、を備え、前記絶縁膜側が表示面側となる表示装置であって、
    前記配線端子部において、
    前記絶縁膜を貫通すると共に、前記反射防止膜を貫通して前記導電膜に達する第1の開口部が設けられ、
    前記第1の開口部の外縁部は、
    少なくとも一部において、前記導電膜、前記反射防止膜および前記絶縁膜の積層構造を有し、
    前記表示装置は、
    前記絶縁膜で覆われ、製造工程で使用されるマークを有し
    前記マークは
    前記導電膜および前記反射防止膜の積層膜で構成され、
    前記積層膜を構成する前記反射防止膜の膜厚は、前記積層配線を構成する前記反射防止膜の膜厚よりも薄く形成される、表示装置。
  3. 前記配線端子部は、
    前記反射防止膜の膜厚が、前記マークを構成する前記反射防止膜の膜厚と同じ厚さに形成される、請求項記載の表示装置。
  4. 下地層上に順に配設された導電膜と、反射防止膜とで構成される積層配線と、
    前記積層配線の端部に設けられ、前記積層配線と同じ積層構造を有する配線端子部と、
    前記積層配線および前記配線端子部を覆う絶縁膜と、を備え、前記絶縁膜側が表示面側となる表示装置であって、
    前記配線端子部において、
    前記絶縁膜を貫通すると共に、前記反射防止膜を貫通して前記導電膜に達する第1の開口部が設けられ、
    前記第1の開口部の外縁部は、
    少なくとも一部において、前記導電膜、前記反射防止膜および前記絶縁膜の積層構造を有し、
    前記表示装置は、
    前記絶縁膜で覆われ、製造工程で使用されるマークを有し、
    前記マークは、
    前記導電膜、前記反射防止膜、エッチング保護膜として機能するキャップ膜および反射率が30%以上の非低反射膜の積層膜で構成される、表示装置。
  5. 下地層上に順に配設された導電膜、反射防止膜および透明膜とで構成される積層配線と、
    前記積層配線の端部に設けられ、前記積層配線と同じ積層構造を有する配線端子部と、
    前記積層配線および前記配線端子部を覆う絶縁膜と、を備え、前記絶縁膜側が表示面側となる表示装置であって、
    前記配線端子部において、
    前記絶縁膜を貫通すると共に、前記透明膜および前記反射防止膜を貫通して前記導電膜に達する第1の開口部が設けられ、
    前記第1の開口部の外縁部は、
    少なくとも一部において、前記導電膜、前記反射防止膜、前記透明膜および前記絶縁膜の積層構造を有し、
    前記表示装置は、
    前記絶縁膜で覆われ、製造工程で使用されるマークおよび識別記号の少なくとも一方を備え
    前記マークおよび前記識別記号は、
    前記導電膜、前記反射防止膜および前記透明膜の積層膜と、前記絶縁膜を貫通すると共に、前記反射防止膜および前記透明膜を貫通して前記導電膜に達する第2の開口部とで構成され、
    前記第2の開口部の外縁部は、
    少なくとも一部において、前記導電膜、前記反射防止膜、前記透明膜および前記絶縁膜の積層構造を有す、表示装置。
  6. 下地層上に順に配設された導電膜、反射防止膜および透明膜とで構成される積層配線と、
    前記積層配線の端部に設けられ、前記積層配線と同じ積層構造を有する配線端子部と、
    前記積層配線および前記配線端子部を覆う絶縁膜と、を備え、前記絶縁膜側が表示面側となる表示装置であって、
    前記配線端子部において、
    前記絶縁膜を貫通すると共に、前記透明膜および前記反射防止膜を貫通して前記導電膜に達する第1の開口部が設けられ、
    前記第1の開口部の外縁部は、
    少なくとも一部において、前記導電膜、前記反射防止膜、前記透明膜および前記絶縁膜の積層構造を有し、
    前記表示装置は、
    前記絶縁膜で覆われ、製造工程で使用されるマークを有し、
    前記マークは、
    前記導電膜および前記反射防止膜の積層膜で構成される、表示装置。
  7. 下地層上に順に配設された導電膜、反射防止膜および透明膜とで構成される積層配線と、
    前記積層配線の端部に設けられ、前記積層配線と同じ積層構造を有する配線端子部と、
    前記積層配線および前記配線端子部を覆う絶縁膜と、を備え、前記絶縁膜側が表示面側となる表示装置であって、
    前記配線端子部において、
    前記絶縁膜を貫通すると共に、前記透明膜および前記反射防止膜を貫通して前記導電膜に達する第1の開口部が設けられ、
    前記第1の開口部の外縁部は、
    少なくとも一部において、前記導電膜、前記反射防止膜、前記透明膜および前記絶縁膜の積層構造を有し、
    前記表示装置は、
    前記絶縁膜で覆われ、製造工程で使用されるマークを有し
    前記マークは
    前記導電膜、前記反射防止膜、透明膜および反射率が30%以上の非低反射膜の積層膜で構成される、表示装置。
  8. 下地層上に順に配設された導電膜、反射防止膜および透明膜とで構成される積層配線と、
    前記積層配線の端部に設けられた配線端子部と、
    前記積層配線および前記配線端子部を覆う絶縁膜と、を備え、前記絶縁膜側が表示面側となる表示装置であって、
    前記配線端子部は、前記導電膜と前記反射防止膜との積層膜で構成され、
    前記配線端子部において、
    前記絶縁膜を貫通すると共に、前記反射防止膜を貫通して前記導電膜に達する第1の開口部が設けられ、
    前記第1の開口部の外縁部は、
    少なくとも一部において、前記導電膜、前記反射防止膜および前記絶縁膜の積層構造を有し、
    前記表示装置は、
    前記絶縁膜で覆われ、製造工程で使用されるマークおよび識別記号の少なくとも一方を備え、
    前記マークおよび前記識別記号は、
    前記導電膜および前記反射防止膜の積層膜と、前記絶縁膜を貫通すると共に、前記反射防止膜を貫通して前記導電膜に達する第2の開口部とで構成され、
    前記第2の開口部の外縁部は、
    少なくとも一部において、前記導電膜、前記反射防止膜および前記絶縁膜の積層構造を有す、表示装置。
  9. 下地層上に順に配設された導電膜、反射防止膜および透明膜とで構成される積層配線と、
    前記積層配線の端部に設けられた配線端子部と、
    前記積層配線および前記配線端子部を覆う絶縁膜と、を備え、前記絶縁膜側が表示面側となる表示装置であって、
    前記配線端子部は、前記導電膜と前記反射防止膜との積層膜で構成され、
    前記配線端子部において、
    前記絶縁膜を貫通すると共に、前記反射防止膜を貫通して前記導電膜に達する第1の開口部が設けられ、
    前記第1の開口部の外縁部は、
    少なくとも一部において、前記導電膜、前記反射防止膜および前記絶縁膜の積層構造を有し、
    前記表示装置は、
    前記絶縁膜で覆われ、製造工程で使用されるマークを有し、
    前記マークは、
    前記導電膜および前記反射防止膜の積層膜で構成される、表示装置。
  10. 下地層上に順に配設された導電膜、反射防止膜および透明膜とで構成される積層配線と、
    前記積層配線の端部に設けられた配線端子部と、
    前記積層配線および前記配線端子部を覆う絶縁膜と、を備え、前記絶縁膜側が表示面側となる表示装置であって、
    前記配線端子部は、前記導電膜と前記反射防止膜との積層膜で構成され、
    前記配線端子部において、
    前記絶縁膜を貫通すると共に、前記反射防止膜を貫通して前記導電膜に達する第1の開口部が設けられ、
    前記第1の開口部の外縁部は、
    少なくとも一部において、前記導電膜、前記反射防止膜および前記絶縁膜の積層構造を有し、
    前記マークは、
    前記積層膜を構成する前記反射防止膜の膜厚が、前記積層配線を構成する前記反射防止膜の膜厚よりも薄く形成される、表示装置。
  11. 前記配線端子部は、
    前記反射防止膜の膜厚が、前記マークを構成する前記反射防止膜の膜厚と同じ厚さに形成される、請求項10記載の表示装置。
JP2013002244A 2012-04-26 2013-01-10 表示装置 Active JP6288915B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013002244A JP6288915B2 (ja) 2012-04-26 2013-01-10 表示装置
US13/870,732 US9040992B2 (en) 2012-04-26 2013-04-25 Display device
US14/678,814 US9161439B2 (en) 2012-04-26 2015-04-03 Display device and method for manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012101193 2012-04-26
JP2012101193 2012-04-26
JP2013002244A JP6288915B2 (ja) 2012-04-26 2013-01-10 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018016269A Division JP6469268B2 (ja) 2012-04-26 2018-02-01 表示装置

Publications (3)

Publication Number Publication Date
JP2013242517A JP2013242517A (ja) 2013-12-05
JP2013242517A5 JP2013242517A5 (ja) 2016-02-12
JP6288915B2 true JP6288915B2 (ja) 2018-03-07

Family

ID=49476522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013002244A Active JP6288915B2 (ja) 2012-04-26 2013-01-10 表示装置

Country Status (2)

Country Link
US (2) US9040992B2 (ja)
JP (1) JP6288915B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6140970B2 (ja) 2012-10-12 2017-06-07 三菱電機株式会社 表示装置およびその製造方法
JP6305047B2 (ja) * 2013-12-17 2018-04-04 三菱電機株式会社 導電膜構造およびそれを用いた半導体装置、アクティブマトリックス基板、タッチパネル基板およびタッチパネル付表示装置、並びに配線または電極の形成方法
TWI511005B (zh) * 2013-12-20 2015-12-01 Qisda Corp 顯示裝置及其紅外線觸控模組
US9354659B2 (en) * 2014-03-07 2016-05-31 Lg Innotek Co., Ltd. Touch window
TWI686899B (zh) * 2014-05-02 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、觸控感測器、顯示裝置
JP2016009419A (ja) * 2014-06-26 2016-01-18 三菱電機株式会社 タッチパネル構造及びその製造方法並びに表示装置及びその製造方法
JP2016081480A (ja) * 2014-10-22 2016-05-16 株式会社ジャパンディスプレイ タッチセンサ及びそのタッチセンサを備えた表示装置
JP6448338B2 (ja) * 2014-12-05 2019-01-09 三菱電機株式会社 タッチパネル構造の製造方法及び表示装置の製造方法
CN105047775A (zh) * 2015-05-29 2015-11-11 华灿光电股份有限公司 一种紫外发光二极管外延片及其制作方法
JP6603577B2 (ja) * 2015-12-25 2019-11-06 株式会社ジャパンディスプレイ 液晶表示装置
KR102602083B1 (ko) * 2016-03-14 2023-11-14 삼성디스플레이 주식회사 표시 장치
CN105867689B (zh) * 2016-04-07 2018-06-05 京东方科技集团股份有限公司 一种触控显示基板的制作方法及触控显示装置的阵列基板
CN106873835B (zh) * 2017-02-23 2020-05-05 武汉华星光电技术有限公司 触控面板及其制作方法、触控显示屏
JP7271081B2 (ja) * 2017-10-18 2023-05-11 日東電工株式会社 配線回路基板
JP2022047385A (ja) * 2020-09-11 2022-03-24 キオクシア株式会社 プリント配線基板およびメモリシステム
CN114762118A (zh) * 2020-10-29 2022-07-15 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置
WO2023238272A1 (ja) * 2022-06-08 2023-12-14 シャープディスプレイテクノロジー株式会社 タッチセンサ、表示装置、タッチセンサの製造方法、および表示装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001305569A (ja) * 2000-04-21 2001-10-31 Hitachi Ltd 液晶表示装置
JP2004296499A (ja) * 2003-03-25 2004-10-21 Seiko Epson Corp 半導体装置及びその製造方法
JP2004317728A (ja) 2003-04-15 2004-11-11 Seiko Epson Corp アライメントマーク付き基板及びその製造方法並びに電気光学装置用基板及び電気光学装置
JP2005303003A (ja) * 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
JP4984465B2 (ja) * 2005-09-21 2012-07-25 セイコーエプソン株式会社 電気光学装置の製造方法
JP2007123672A (ja) 2005-10-31 2007-05-17 Mitsubishi Electric Corp 導電体構造、導電体構造の製造方法、素子基板および素子基板の製造方法
JP5292969B2 (ja) * 2007-08-30 2013-09-18 セイコーエプソン株式会社 電気光学装置、及びこれを備えた電子機器
JP5197418B2 (ja) 2008-08-26 2013-05-15 三菱電機株式会社 反射防止膜及びその製造方法、並びに表示装置
JP4567091B1 (ja) * 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Cu合金膜および表示装置
JP2011191606A (ja) * 2010-03-16 2011-09-29 Casio Computer Co Ltd 発光装置及びその製造方法並びに電子機器

Also Published As

Publication number Publication date
US9161439B2 (en) 2015-10-13
US20150216041A1 (en) 2015-07-30
JP2013242517A (ja) 2013-12-05
US20130285079A1 (en) 2013-10-31
US9040992B2 (en) 2015-05-26

Similar Documents

Publication Publication Date Title
JP6288915B2 (ja) 表示装置
JP6140970B2 (ja) 表示装置およびその製造方法
JP5975713B2 (ja) タッチパネルおよびその製造方法ならびに表示装置ならびに表示モジュール
CN110176479B (zh) 显示面板及其制备方法
JP6448338B2 (ja) タッチパネル構造の製造方法及び表示装置の製造方法
JP2008033330A (ja) 多重トーン光マスク、これの製造方法及びこれを用いる薄膜トランジスタ基板の製造方法
US8568599B1 (en) Touch panel fabricating method
US20130241871A1 (en) Touch panel and manufacturing method thereof
US20220285406A1 (en) Full-reflection display substrate, manufacturing method thereof and full-reflection display device
JP4809752B2 (ja) 中間調フォトマスク及びその製造方法
KR20170130289A (ko) 포토마스크의 제조 방법, 포토마스크 및 표시 장치의 제조 방법
JP2011186506A (ja) 中間調フォトマスク
JP6469268B2 (ja) 表示装置
US9727189B2 (en) Touch panel structure, method for manufacturing touch panel structure and method for manufacturing display apparatus
JP5044262B2 (ja) 多階調フォトマスク及びその製造方法
JP2014211663A (ja) タッチパネルおよびタッチパネルの製造方法
KR101027943B1 (ko) 액정표시장치용 어레이 기판과 제조방법
CN108878454B (zh) 显示面板、其制作方法及显示装置
US20160147347A1 (en) Touch display device and manufacturing method thereof
CN111613577A (zh) 阵列基板制备方法和半透光光罩
CN116997883A (zh) 触摸屏面板及其制造方法
KR20070052398A (ko) 포토 마스크 및 그 제조방법
JP2016110575A (ja) タッチパネルセンサの製造方法およびタッチパネルセンサ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180206

R150 Certificate of patent or registration of utility model

Ref document number: 6288915

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250