KR101582176B1 - 탑재 장치 및 그 제조 방법 - Google Patents
탑재 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101582176B1 KR101582176B1 KR1020157008047A KR20157008047A KR101582176B1 KR 101582176 B1 KR101582176 B1 KR 101582176B1 KR 1020157008047 A KR1020157008047 A KR 1020157008047A KR 20157008047 A KR20157008047 A KR 20157008047A KR 101582176 B1 KR101582176 B1 KR 101582176B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- alloy thin
- film
- atomic
- resin
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
- H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
-
- C—CHEMISTRY; METALLURGY
- C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
- C22C—ALLOYS
- C22C9/00—Alloys based on copper
- C22C9/01—Alloys based on copper with aluminium as the next major constituent
-
- C—CHEMISTRY; METALLURGY
- C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
- C22C—ALLOYS
- C22C9/00—Alloys based on copper
- C22C9/06—Alloys based on copper with nickel or cobalt as the next major constituent
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
- C23C14/20—Metallic material, boron or silicon on organic substrates
- C23C14/205—Metallic material, boron or silicon on organic substrates by cathodic sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
- C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
- C23F1/00—Etching metallic material by chemical means
- C23F1/02—Local etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0206—Materials
- H05K2201/0209—Inorganic, non-metallic particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0317—Thin film conductor layer; Thin film passive component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/09—Treatments involving charged particles
- H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Vapour Deposition (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
수지 기판상에 벗겨져 떨어지지 않는 도전막이 형성된 탑재 장치를 제공한다. 수지로 이루어지는 기체(基體)(3)상에 Cu를 50 원자%보다 많이 함유하고, Ni를 5원자%이상 30원자%이하 함유하고, Al를 3원자%이상 10원자%이하 함유하고, 기체(3)의 표면과 접촉된 합금 박막(4, 5) 스퍼터링법에 따라 형성하고, 합금 박막(4, 5)의 표면에, 동으로 이루어지는 도전막(6, 7)을 형성하고, 2층 구조의 배선막(9)이나 접속 구멍(2)을 충전하는 금속 플러그(8)를 얻는다. 합금 박막(4, 5)은 수지와의 밀착성이 높고, 배선막(9)이나 금속 플러그(8)는 박리되지 않는다.
Description
본 발명은 패터닝 된 배선막을 가지는 탑재 장치와, 그 탑재 장치를 제조하는 제조 방법과 그 제조 방법으로 이용하는 스퍼터링 타겟에 관한 것이다.
현재로서는 LSI 등의 반도체소자는 수지의 기체(基體)에 배선막이 형성된 단층 기판이 복수층 적층된 탑재 기판에 탑재되어 있고, 따라서, 수지의 표면에 밀착성이 높은 금속막을 형성하는 기술이 요구되고 있다. 특히, 동박막은 저저항의 이점이 있는 반면, 수지와의 밀착성이 낮은 것으로부터, 수지와 동박막과의 사이에는, 다른 금속으로 이루어지는 밀착층이 형성되어 있다.
도 7의 참조 부호 100은 그러한, 종래 기술의 탑재 장치이며, 복수의 단층 기판(1111, 1112)이 적층되어 있다.
상기 탑재 장치(100)의 각 단층 기판(1111, 1112)은 수지로 이루어지는 기체(103)를 가지고 있고, 기체(103)의 표면에는 배선막(110)이 설치되어 있다. 또한, 기체(103)에는 접속 구멍(102)이 설치되어 있고, 접속 구멍(102)의 내부에는 적층된 단층 기판(1111, 1112)의 배선막(110)끼리를 접속하는 금속 플러그(119)가 설치되어 있다.
도 5(a)는 단층 기판(1111) 상에, 최상층의 단층 기판(1112)의 기체(103)가 부착된 상태이다. 기체(103)에는 접속 구멍(102)이 설치되어 있고, 접속 구멍(102)의 저면에는 하층의 단층 기판(1111)의 배선막(110)의 표면이 노출되어 있다.
우선, 도 5(b)에 도시하는 바와 같이, Ti 등의 밀착용의 금속을 함유하는 스퍼터링 타겟을 스퍼터링 하고, 기체(103)의 표면과, 접속 구멍(102)의 내주 측면과, 저면에 노출하는 배선막(110)에 접촉한 Ti박막 등의 밀착층(118)을 형성하고, 그 다음에, 동의 스퍼터링 타겟을 스퍼터링 하고, 밀착층(118)의 표면에 동박막으로 이루어지는 시드층(115)을 형성한다.
패터닝 된 레지스터막을 시드층(115)의 표면상에 배치하고, 접속 구멍(102)의 내부의 시드층(115)과, 기체(103)의 표면상의 소정 위치의 시드층(115)을 노출시키고, 도금액에 침지하고, 노출된 시드층(115)을 도금액에 접촉시키고, 시드층(115)과 도금액과의 사이에, 도금액에 대해서 시드층(115)이 부전위가 되는 전압을 인가하고, 전해 도금법에 따라 노출된 시드층(115)의 표면에 동을 석출시키고, 접속 구멍(102)의 내부와, 기체(103)의 표면상에, 도 5(c)에 도시하는 바와 같이, 동박막(106, 107)을 형성한다. 이 상태에서는, 동박막(106, 107)은 접촉하고, 접속 구멍(102)의 내부는 동으로 이루어지는 동박막(106)으로 충전되어 있고, 동박막(106, 107)은 시드층(115)보다 두껍게 형성되어 있다. 동 도면(c)의 참조 부호 128은 레지스터막이다.
이 상태에서는, 밀착층(118)과 시드층(115)은 동박막(106 및 107)의 하부에 위치하는 부분과, 레지스터막(128)의 하부에 위치하는 부분이 있고, 레지스터막(128)을 박리하고, 레지스터막(128)의 하부에 위치하고 있던 시드층(115)을 노출시킨 후, 우선, 동의 에칭액에 침지하고, 동 도면(d)에 도시하는 바와 같이, 동박막(106, 107)의 하부에는, 패터닝 된 시드층(105)을 남기면서 노출되어 있는 시드층(115)을 에칭 제거하고, 제거된 부분에 밀착층(118)을 노출시킨다.
다음에, Ti를 용해시키는 Ti에칭액에 침지하면, 도 7에 도시한 바와 같이, 동박막(106, 107) 및 시드층(105)의 하부에 위치하는 밀착층(108)을 남기면서 노출된 밀착층(118)을 에칭 제거하고, 제거된 부분에 기체(103)를 노출시킨다.
접속 구멍(102)내의 밀착층(108)과 시드층(105)과 동박막(106)으로, 접속 구멍(102)을 충전하는 금속 플러그(119)가 구성되어 있고, 또한, 기체(103)의 표면상의 밀착층(108)과 시드층(105)과 동박막(107)으로, 배선막(110)이 구성되어 있다.
동박막(106, 107)과 기체(103) 표면에 노출되는 수지와의 사이의 밀착성은 낮고, 동박막(106, 107)은 수지로부터 박리되기 쉽지만, Ti박막인 밀착층(108)은 수지와의 사이에서 밀착성이 높고, 또한, 동박막인 시드층(105)과의 사이의 밀착성도 높기 때문에, 시드층(105)과 동박막(106, 107)과는 기체(103)로부터 박리되지 않는다.
그렇지만, 상기 제조 공정으로부터 알 수 있는 바와 같이, 동박막(106, 107)을 형성하기 위해서는 밀착층(108)과 시드층(105)과의 2층을 형성할 필요가 있고, 배선막(110)이 3층 구조가 되어, 제조 공정이 증가한다.
또한, 밀착층(108)은 동 이외의 Ti 등의 원소를 다량으로 함유하기 때문에, 밀착층(118)과, 동박막인 시드층(115)과는 같은 에칭액으로 에칭하지 못하고, 에칭 공정이 복잡하다.
본 발명은 상기 종래 기술의 불합리함을 해결하기 위해서 창작된 것이며, 그 목적은 수지가 노출되는 기체상에, 박리되지 않는 도전막을 간단하게 형성할 수 있는 기술을 제공하는 것에 있다.
상기 과제를 해결하기 위해서 본 발명은 기체와, 적어도 상기 기체의 표면에 노출된 수지에 접촉하고, 소정 패턴에 형성된 배선막을 가지고, 전자 부품을 상기 배선막에 전기적으로 접속시켜 상기 기체상에 탑재시키는 탑재 장치이며, 상기 배선막은 Cu를 50원자%보다 많이 함유하고, Ni를 5원자%이상 30원자%이하 함유하고, Al를 3원자%이상 10원자%이하 함유하고, 상기 기체의 표면과 접촉된 합금 박막과, 상기 합금 박막의 표면과 접촉하고, Cu를 상기 합금 박막보다 많이 함유하는 도전성의 도전막을 가지는 탑재 장치이다.
또한, 본 발명은 상기 기체는 유리 섬유를 함유하고, 상기 기체의 표면에는 상기 수지와 상기 유리 섬유가 노출된 탑재 장치이다.
또한, 본 발명은 상기 기체에는 표면과 이면과의 사이를 관통하는 접속 구멍이 형성되고, 상기 접속 구멍의 내주면에는 상기 수지와 상기 유리 섬유가 노출되고, 상기 접속 구멍의 내주면에는 상기 합금 박막이 접촉되고, 상기 접속 구멍의 내주면에 위치하는 상기 합금 박막으로 둘러싸인 부분에는, 상기 합금 박막과 접촉하여 상기 도전막이 충전된 탑재 장치이다.
본 발명은 기체와, 소정 패턴에 형성된 배선막을 가지고, 전자 부품을 상기 배선막에 전기적으로 접속시키고 상기 기체상에 탑재시키는 탑재 장치를 제조하는 탑재 장치의 제조 방법이며, 상기 배선막은 적어도 상기 기체의 표면에 노출된 수지에 접촉하는 합금 박막과, 상기 합금 박막과 접촉하여 배치된 도전성의 도전박막을 가지고, 진공 분위기중에 상기 기체를 배치하고, 상기 진공 분위기중에 스퍼터링 가스를 도입하고, 상기 진공 분위기중에 배치되고, Cu를 50원자%보다 많이 함유하고, Ni를 5원자%이상 30원자%이하 함유하고, Al를 3원자%이상 10원자%이하 함유하는 스퍼터링 타겟을 스퍼터링하고, 상기 기체의 표면에 상기 타겟과 같은 조성의 상기 합금 박막을 형성하는 합금 박막 형성 공정과, 상기 합금 박막의 표면에, Cu의 체적 함유율이 상기 합금 박막보다 많은 상기 도전막을 형성하는 도전막 형성 공정을 가지는 탑재 장치의 제조 방법이다.
또한, 본 발명의 상기 도전막형성 공정은 상기 합금 박막이 형성된 상기 기체를 도금액에 침지하고, 상기 합금 박막에 상기 도금액에 대해서 부전압을 인가하고, 상기 도금액에 함유되고, 동을 포함한 금속의 정이온을 상기 합금 박막의 표면에 부착시켜 상기 도전막을 성장시키는 성장 공정을 가지는 탑재 장치의 제조 방법이다.
또한, 본 발명은, 상기 합금 박막 형성 공정으로 형성된 상기 합금 박막을 한종류의 에칭액에 접촉시키고, 상기 에칭액에 접촉된 부분의 상기 합금 박막을 용해시켜 제거하고, 상기 합금 박막을 패터닝 하는 에칭 공정을 가지는 탑재 장치의 제조 방법이다.
또한, 본 발명은 Cu를 50원자%보다 많이 함유하고, Ni를 5원자%이상 30원자%이하 함유하고, Al를 3원자%이상 10원자%이하 함유하는 합금 조성을 가지고, 스퍼터링 되고, 수지가 노출되는 기체의 표면에 상기 합금 조성의 합금 박막을 형성하는 스퍼터링 타겟이다.
합금 박막을 기체의 표면에 형성하고, 합금 박막의 표면에 동의 함유량이 많은 도전막을 형성하므로, 도전막은 수지와 접촉하지 않고, 합금 박막과의 사이의 밀착성은 높기 때문에, 도전막은 기체로부터 박리되지 않는다.
한종류의 에칭액에 의해 합금 박막을 에칭 할 수 있으므로, 분리 배치된 동막을 1회의 에칭 공정에 의해, 한종류의 에칭액을 이용하여 패터닝 된 배선막을 형성할 수 있다.
도 1은 본 발명의 탑재 장치를 설명하기 위한 도면이며,
도 2는 탑재 장치를 형성하기 위한 스퍼터링 장치를 설명하기 위한 도면이며,
도 3의 (a)~(d)는 본 발명의 탑재 장치의 제조 공정을 설명하기 위한 도 (1)이며,
도 4의 (e)~(g)는 본 발명의 탑재 장치의 제조 공정을 설명하기 위한 도 (2)이며,
도 5의 (a)~(d)는 종래 기술의 탑재 장치의 제조 공정을 설명하기 위한 도면이며,
도 6은 기체를 설명하기 위한 도면이며,
도 7은 종래 기술의 탑재 장치를 나타내는 도면이며,
도 8은 밀착력의 측정값의 그래프이다.
도 2는 탑재 장치를 형성하기 위한 스퍼터링 장치를 설명하기 위한 도면이며,
도 3의 (a)~(d)는 본 발명의 탑재 장치의 제조 공정을 설명하기 위한 도 (1)이며,
도 4의 (e)~(g)는 본 발명의 탑재 장치의 제조 공정을 설명하기 위한 도 (2)이며,
도 5의 (a)~(d)는 종래 기술의 탑재 장치의 제조 공정을 설명하기 위한 도면이며,
도 6은 기체를 설명하기 위한 도면이며,
도 7은 종래 기술의 탑재 장치를 나타내는 도면이며,
도 8은 밀착력의 측정값의 그래프이다.
도 1의 참조 부호 10은 본 발명의 탑재 장치를 나타내고 있고, 부호 20은 탑재 장치(10)가 전기적으로 접속된 메인보드를 나타내고 있다.
상기 탑재 장치(10)는 지지 기판(14)과, 지지 기판(14)의 양면에 각각 배치된 제 1, 제 2의 다층 기판(11, 12)을 가지고 있고, 제 1, 제 2의 다층 기판(11, 12)은 각각 복수의 단층 기판(111~113, 121~123)을 가지고 있다.
각 단층 기판(111~113, 121~123) 가운데, 지지 기판(14)에 가까운 쪽을 하층이라고 하고, 먼 쪽을 상층이라고 하면, 각 단층 기판(111~113, 121~123)의 하나의 하층의 위치에는 다른 단층 기판(111, 112, 121, 122)이나, 또는 지지 기판(14)이 위치하고 있고, 도 4(g)에는 제 1의 다층 기판(11)의 최상층의 단층 기판(113)과, 그 단층 기판(113)의 하나의 하층 단층 기판(112)의 일부가 나타나 있다.
각 단층 기판(111~113, 121~123)의 구성은 동일하고, 그들 단층 기판(111~113, 121~123)은 판 모양의 기체(3)와 기체(3)에 형성된 복수의 접속 구멍(2)과, 기체(3)의 한쪽의 표면(접속 구멍(2)의 내주면과 저면을 제외함)에 배치된 복수의 배선막(9)과, 각 접속 구멍(2)을 충전하는 금속 플러그(8)를 각각 가지고 있다. 접속 구멍(2)은 기체(3)에 형성되고, 기체(3)의 표면과 이면과의 사이를 관통하는 관통공이다.
지지 기판(14)은 수지로 이루어지는 수지 기판(14a)과, 수지 기판(14a)에 형성된 복수의 지지 기판 관통공(14b)과, 각 지지 기판 관통공(14b)의 내부를 충전하는 접속체(14c)와, 수지 기판(14a)의 양면에 배치된 복수의 배선막(14d)을 가지고 있다. 접속체(14c)는 도전성을 가지고 있고, 적어도 한 개의 배선막(14d)과 전기적으로 접속되어 있다.
각 단층 기판(111~113, 121~123)의 금속 플러그(8)는 상기 금속 플러그(8)가 위치하는 접속 구멍(2)을 가지는 기체(3)의 배선막(9)에 배선막(9)이 설치된 표면에서 전기적으로 접속되어 있다.
그리고, 각 단층 기판(111~113, 121~123)의 접속 구멍(2)은 하층의 단층 기판(111, 112, 121, 122)의 배선막(9) 또는, 지지 기판(14)의 배선막(14d)상에 위치하고 있고, 각 단층 기판(111~113, 121~123)의 금속 플러그(8)는 하층의 단층 기판(111, 112, 121, 122)의 배선막(9) 또는, 지지 기판(14)의 배선막(14d)에 전기적으로 접속되어 있다.
따라서, 제 1, 제 2의 다층 기판(11, 12)의 최상층의 단층 기판(113, 123)의 배선막(9)은 지지 기판(14)의 한쪽 면의 배선막(14d)과 다른 한쪽 면의 배선막(14d)과의 어느 한쪽에 각각 전기적으로 접속되어 있고, 지지 기판(14) 양면의 배선막(14d) 사이는, 접속체(14c)를 개재하여 접속되어 있기 때문에, 최상층의 단층 기판(113, 123)의 배선막(9)과 배선막(9)의 사이도, 금속 플러그(8)와 접속체(14c)에 의해, 서로 전기적으로 접속되어 있다.
메인보드(20)는 메인보드 본체(20a)와, 메인보드 본체(20a)상에 배치된 배선막(20b)을 가지고 있다.
제 1의 다층 기판(11)의 최상층의 단층 기판(113)의 배선막(9)에는 반도체 장치(13)의 단자(13b)가 고정되어 있고, 제 2의 다층 기판(12)의 최상층의 단층 기판(123)의 배선막(9)은 금속체(24)를 개재하여, 메인보드(20)의 배선막(20b)에 전기적으로 접속되어 있다.
반도체 장치(13)의 단자(13b)는 반도체 장치 본체(13a)의 내부에 배치된 반도체 소자의 집적회로에 전기적으로 접속되어 있고, 따라서, 집적회로는 탑재 장치(10)와 금속체(24)를 개재하여, 메인보드(20)의 배선막(20b)과 전기적으로 접속되어 있다.
이러한 각 단층 기판(111~113, 121~123)의 금속 플러그(8)와 배선막(9)에 대해서 설명하면, 우선, 각 단층 기판(111~113, 121~123)의 기체(3)는 수지로 이루어지는 기판으로 구성되어 있고, 또는, 유리 섬유가 짜여진 천 형상 기판에 수지가 함침된 복합 재료에 의해 구성되어 있다.
도 6의 기체(3)는 수지(25)중에 유리 섬유(26)가 포함되어 있고, 그 기체(3)의 표면과 접속 구멍(2)의 내주면에는, 수지(25)의 표면과 유리 섬유(26)의 표면으로 구성되어 있고, 수지(25)와 유리 섬유(26)가 노출되어 있다.
금속 플러그(8)는 접속 구멍(2)의 내주 표면에 접촉하여 배치된 합금 박막(4)과, 상기 합금 박막(4)의 표면에 접촉하여 배치된 도전막(6)을 가지고 있다. 또한, 배선막(9)은 기체(3)의 표면에 접촉하여 배치된 합금 박막(5)과, 그 합금 박막(5)의 표면에 접촉하여 배치된 도전막(7)을 각각 가지고 있다.
합금 박막(4, 5)은 기체(3)의 표면 또는 접속 구멍(2)의 내주 표면에서, 적어도 기체(3)를 구성하는 수지와 접촉하고 있고, 기체(3)가 유리 섬유를 함유하는 경우는 기체(3)를 구성하는 수지와 유리 섬유에 접촉한다.
상기 탑재 장치(10)의 제조 공정을 설명한다. 여기에서는, 이미, 지지 기판(14)의 한쪽 면에는 제 2의 다층 기판(12)이 형성되어 있고, 반대의 면에는 최상층이 되는 단층 기판(113) 이외의 단층 기판(111, 112)이 형성되어 배치되어 있는 것으로 한다.
도 3(a)는 그 상태의 트릭 기판(31)을 나타내고 있고, 표면에는 상기 트릭 기판(31)에 있어서의 최상층의 단층 기판(112)이 노출되어 있다.
우선, 상기 단층 기판(112)의 표면상에, 동 도면(b)에 도시하는 바와 같이, 기체(3)를 부착한다.
부착하는 기체(3)은 부착하기 전에 접속 구멍(2)이 형성되어 있어도 좋고, 기체(3)를 부착한 후, 접속 구멍(2)을 형성하여도 좋다.
이 상태의 트릭 기판(32)에서는, 최상층이 되는 기체(3)의 접속 구멍(2)의 저면에는 하나의 하층의 단층 기판(112)의 배선막(9)이 노출되어 있고, 다음에, 기체(3)의 표면과 접속 구멍(2)의 내주 측면과 저면에, 합금 박막(4, 5)을 형성한다.
도 2에는 합금 박막(4, 5)을 형성하는 스퍼터링 장치(50)가 도시되어 있다.
상기 스퍼터링 장치(50)는 반출입실(搬出入室)(51a)과 전처리실(51b)과, 성막실(51c)을 가지고 있다.
각 실(51a~51c)에는, 각각 진공 배기 장치(58a~58c)가 접속되어 있고, 각 실(51a~51c) 사이의 게이트 밸브(59a, 59b)를 닫고, 진공 배기 장치(58b, 58c)를 동작시키고, 전처리실(51b)의 내부와, 성막실(51c)의 내부를 진공 배기하고, 전처리실(51b)의 내부와 성막실(51c)의 내부에, 각각 진공 분위기를 형성하여 둔다.
반출입실(51a)의 내부에는 반송 장치(54)가 배치되어 있고, 기체(3)가 노출되는 트릭 기판(32)을 반출입실(51a)의 내부에 반입하고, 반송 장치(54)에 부착한다.
반출입실(51a)의 문을 닫아, 내부 분위기를 대기로부터 차단하여 진공 배기 장치(58a)를 동작시키고, 반출입실(51a)의 내부를 진공 배기한다.
반출입실(51a)의 내부에는 가열 장치(56)가 배치되어 있고, 진공 배기하면서, 가열 장치(56)에 의해 반송 장치(54)에 배치된 트릭 기판(32)을 가열한다.
트릭 기판(32)이 소정 온도로 온도 상승된 후, 게이트 밸브(59a)가 열리고, 트릭 기판(32)은 반송 장치(54)와 함께 반출입실(51a)의 내부로부터 전처리실(51b)의 내부로 이동된다.
전처리실(51b)의 내부에는, 이온 건(57)이 배치되어 있고, 반출입실(51a)과 전처리실(51b) 사이의 게이트 밸브(59a)가 닫혀진 후, 가스 도입계로부터 이온 건(57)에 희가스(여기에서는 Ar)가 공급되면, 이온 건(57)의 내부에서 희가스 이온이 생성된다. 생성된 희가스의 이온은 전처리실(51b)의 내부에 방출된다.
트릭 기판(32)의 기체(3)는 전처리실(51b)의 진공 분위기중에 노출되어 있고, 전처리실(51b)내에 반입되면, 이온 건(57)을 향하여지고, 희가스 이온이 방출된다. 희가스 이온은 기체(3)의 표면과, 접속 구멍(2)의 내주 측면과, 접속 구멍(2)의 저면에 노출되는 하층의 단층 기판(112)의 도전막(7)의 표면에 조사되고, 조사된 부분은 클리닝 되어 활성 상태가 된다.
이온이 소정 시간 조사되면 전처리는 종료하고, 성막실(51c)과의 사이의 게이트 밸브(59b)가 열리고, 전처리를 한 트릭 기판(32)은 반송 장치(54)와 함께, 전처리실(51b)의 내부로부터 성막실(51c)의 내부로 이동되고, 게이트 밸브(59b)가 닫혀진다.
성막실(51c)의 내부에는 타겟(55)이 배치되어 있다.
상기 타겟(55)은 Cu를 50원자%보다 많이 함유하고, Ni를 5원자%이상 30원자%이하 함유하고, Al를 3원자%이상 10원자%이하 함유하는 타겟이다.
성막실(51c)의 내부에는 가스 방출 장치(53)가 설치되어 있고, 성막실(51c)의 내부를 진공 배기 장치(58c)에 의해 계속하여 진공 배기하고, 진공 분위기를 유지하면서, 가스 공급 장치(52)로부터 가스 방출 장치(53)에 스퍼터링 가스(아르곤 가스 등의 희가스)를 공급하고, 가스 방출 장치(53)로부터 성막실(51c)의 내부에 스퍼터링 가스를 방출시키고, 타겟(55)에 전압을 인가하고, 스퍼터링 가스의 플라스마를 생성한다.
전처리가 된 기체(3)의 표면은 타겟(55)과 대면되어 있고, 생성된 플라스마에 의해 타겟(55)이 스퍼터링 되면, 스퍼터링 입자는 기체(3)의 전처리가 된 표면에 부착되고, 그 표면에, Cu와 Ni와 Al와의 함유율이 타겟(55)과 같은 합금 박막이 성장한다.
도 3(c)의 참조 부호 33은 상기 합금 박막(15)이 소정 막 두께로 형성된 트릭 기판이며, 합금 박막(15)은 Cu와 Ni와 Al와의 함유율이 각각 50원자%보다 많은 함유율, 5원자%이상 30원자%이하의 함유율, 3원자%이상 10원자%이하의 함유율이며, 즉, 합금 박막(15)은 타겟(55)과 같은 조성의 박막이다.
합금 박막(15)은 기체(3)의 표면(접속 구멍(2)의 내주면은 제외한다.)과 접속 구멍(2)의 내주면과, 접속 구멍(2) 저면의 도전막(7)에 접촉되어 있고, 접속 구멍(2)의 저면에서는 하나의 하층의 단층 기판(112)의 배선막(9)과 접촉하여, 전기적으로 접속되어 있다. 하나의 하층의 단층 기판(112)의 배선막(9)은 합금 박막(5)과 도전막(7)으로 구성되어 있다.
또한, 최상층의 합금 박막(15)은 이온 건(57)에 의해 이온이 조사된 표면에 형성되어 있으므로, 밀착 강도는 조사하지 않았던 경우와 비교하면 높아지고 있다.
합금 박막(15)이 소정 막 두께로 형성된 후, 타겟(55)에의 전압 인가와 스퍼터링 가스 도입이 정지되고, 스퍼터링은 종료한다.
그 다음에, 게이트 밸브(59a, 59b)가 열리고, 합금 박막(15)이 형성된 트릭 기판(33)은 전처리실(51b)을 통과하여, 내부가 진공 분위기로 된 반출입실(51a)로 이동한다.
게이트 밸브(59a, 59b)가 닫혀진 후, 반출입실(51a)에 기체가 도입되고, 반출입실(51a)의 내부가 대기압이 된 후, 합금 박막(15)이 형성된 트릭 기판(33)은 반출입실(51a)로부터 취출된다.
그 다음에, 도 3(d)에 도시하는 바와 같이, 합금 박막(15)의 표면에, 패터닝 된 레지스터막(28)이 배치된다.
상기 레지스터막(28)에는 최상층의 기체(3)의 각 접속 구멍(2)의 윗쪽과, 상기 기체(3)의 표면상의 합금 박막(15)의 소정 위치의 윗쪽에, 개구(29)가 형성되어 있고, 개구(29)의 저면하에는, 각 접속 구멍(2)의 저면과 내주 측면에 배치된 합금 박막(15), 또는, 기체(3)의 표면상에 위치하는 합금 박막(15)이 노출되어 있다.
상기 상태의 트릭 기판(33)의 개구(29) 저면하에 노출되는 합금 박막(15)의 표면에, Cu의 함유율(원자%)이 합금 박막(15)보다 높고, 저항율이 작은 재료로 이루어지는 도전막을, 합금 박막(15)과 접촉시켜 형성한다.
도전막의 구체적인 형성 방법에 대해서는, 예를 들면, 레지스터막(28)의 개구(29) 저면과, 기체(3) 표면의 소정 위치상에 합금 박막(15)이 노출되는 상태의 트릭 기판(33)을 동이온을 포함한 도금액에 침지하고, 노출된 합금 박막(15)을 도금액에 접촉시켜, 도금액에 침지된 동전극과, 합금 박막(15)을 전원에 접속하고, 전원을 동작시키고, 동전극을 개재하여, 합금 박막(15)과 도금액과의 사이에 전압을 인가하고, 도금액중의 정(正)의 금속 이온을 합금 박막(15)의 도금액과 접촉하는 부분에 부착시키고, 동을 합금 박막(15)보다 많이 함유하는 도전막을 성장시키고, 도 4(e)에 도시하는 바와 같이, 접속 구멍(2)상의 개구(29)의 저면아래와 기체(3)의 표면상의 개구(29)의 저면아래에, 도전막(6, 7)이 형성된 트릭 기판(34)을 작성한다.
일반적으로, 스팩터법보다 전해 도금법이 성장 속도가 크게 되어 있고, 스팩터법으로 형성된 합금 박막(15)의 막 두께보다, 전해 도금법으로 형성한 도전막(6, 7) 쪽의 막 두께가 두껍게 되어 있고, 상기 트릭 기판(34)에서는, 접속 구멍(2)내의 합금 박막(15)의 표면에 형성된 도전막(6)은 접속 구멍(2)의 내부를 충전하고, 그 상부는 기체(3)의 표면상의 합금 박막(15)의 표면보다 윗쪽에 위치하고 있다.
다음에, 도 4(f)에 도시하는 바와 같이, 레지스터막(28)을 박리하면, 도전막(6, 7)이 노출되는 부분 사이에, 합금 박막(15)이 노출된다.
접속 구멍(2) 내부의 도전막(6)은 기체(3)의 표면상의 도전막(7)에 접속되어 있지만, 기체(3)의 표면상의 도전막(7)에는 서로 분리된 도전막(7)이 있지만, 레지스터막(28)을 박리한 상태에서는, 각 도전막(6, 7)은 합금 박막(15)에 의해, 서로 전기적으로 접속된 상태이다.
그 다음에, 그 상태의 트릭 기판(34)을 동을 에칭하는 에칭액에 침지하면, 노출되고, 에칭액에 접촉한 부분의 합금 박막(15)이 에칭액에 용해되어 에칭 제거되고, 도 4(g)에 도시하는 바와 같이, 합금 박막(15)이 제거된 부분에는, 합금 박막(15)아래에 위치하고 있던 기체(3)의 표면이 노출되고, 도전막(6, 7)이 패터닝 된 최상층의 단층 기판(113)이 형성된다.
각 단층 기판(111~113, 121~123)에서는 접속 구멍(2)의 내부는 접속 구멍(2) 내부의 도전막(6)과, 그 도전막(6)과 접속 구멍(2)의 내주면과의 사이에 위치하는 합금 박막(4)이며, 금속 플러그(8)가 구성되어 있고, 기체(3)상에는, 도전막(7)과, 그 도전막(7)아래에 위치하는 합금 박막(5)으로 배선막(9)이 구성되어 있다. 접속 구멍(2)의 내주면에 형성된 합금 박막(4)으로 둘러싸인 공간은 도전막(6)으로 충전되어 있고, 따라서, 접속 구멍(2)은 금속 플러그(8)에 의해 충전되고 있다.
기체(3)의 표면에 노출되는 수지에 대해, 순동의 박막의 밀착성은 나쁘다.
본원 발명에서는 수지와 접촉하는 합금 박막(4, 5)의 Cu를 50원자%보다 많이 함유하는 박막 재료에, 아래와 같이 실험에 나타내는 바와 같이, Cu 이외의 원소를 함유시켜 밀착력을 측정하였는데, Ni를 5원자%이상 30원자%이하 함유하고, Al를 3원자%이상 10원자%이하 함유하는 박막 재료가, 순동이나 산화동의 박막보다, 수지에 대한 밀착성은, 동박막의 밀착성보다 높아지고 있다.
특히, 에폭시 수지와의 밀착성에 관하여, 동박막에 Mg를 함유시켜도 밀착성은 향상되지 않고, 또한, 동박막에 산소를 함유시켜도 밀착성은 향상되지 않았지만, 본 발명의 배선막(9)은 합금 박막(4, 5)과 수지와의 사이의 밀착성은 향상되고 있다.
또한, 상기 합금 박막(4, 5)의 동함유율이 50원자%보다 크기 때문에, 순동의 박막과의 밀착성도 높고, 기체(3)로부터 금속 플러그(8)나 배선막(9)이 박리되지 않고, 또한, 도전막(6, 7)이 합금 박막(4, 5)보다 동의 함유율이 높은 것으로부터, 도전막(6, 7)도 합금 박막(4, 5)으로부터 박리되지 않게 되어 있다.
(실시예 )
동(銅)타겟상에, Ni 펠릿과, Al펠릿을 배치하고, 유리 섬유를 함유하는 에폭시 수지로 이루어지는 기체(3)의 전처리를 한 표면에, 조성이 다른 합금 박막을 스팩터법에 따라 형성하고, 합금 박막의 표면에 전해 도금법에 따라 순동의 도전막을 형성하고, 그 합금 박막과 도전막의 2층으로 이루어지는 배선막의 밀착성을 측정하였다. 합금 박막의 조성은 Ni와 Al 이외에는, 불가피적으로 함유하는 불순물과 동이 포함되어 있고, 불순물의 함유량은 작기 때문에, 상기 합금 박막에서는, Ni와 Al 이외는 동에 의해 구성되어 있다고 말할 수 있다. 합금 박막의 막 두께는 500nm, 도전막의 막 두께는 30μm로 하였다.
밀착성은 합금 박막과 도전막으로 이루어지는 배선막이 형성된 기체(3)의 일부를 잘라 내고, 잘라 낸 부분에서 기체(3)로부터 박리된 배선막의 단부를 유지 지지하고, 일정 속도(20mm/min)로 윗쪽으로 들어 올려 박리 시켰을 때의 힘을 측정했다. 상기 힘을 밀착력으로 하면, 아래와 같은 표 1은, 실험한 조성의 합금 박막의 밀착력의 측정 결과이며, 표 1중의 「측정값」의 란은 합금 박막의 단위폭(cm) 당의 값이다.
밀착층으로서 Ti박막을 이용하여, Ti박막상에 동막을 형성한 배선막의 경우는 밀착력은 800gf/cm이었다.
표 1의 「Peel 강도」 란은, Ti박막을 이용한 배선막과 동등 이상의 배선막을 우량품으로 하기 위해서, 「측정값」 란의 값이 800이상의 경우를 사용할 수 있는 것으로서 「○」을 기입하였다. 또한, 「측정값」의 칼럼의 값이 450이하의 경우를 사용할 수 없는 것으로서 「×」를 기입하고, 450보다 크고 800보다 작은 경우를 사용해야 하지 말아야 할 것으로서 「△」을 기입하였다.
또한, 첨가 원소의 함유율이, Ni와 Al이 제로 원자%의 경우는 순동박막으로 이루어지는 합금 박막의 경우이다(측정값은 220gf/cm).
표 1의 측정 결과로부터, 박리 강도의 값이 800이상이 되기 위해서는, Ni는 5원자%이상 30원자%이하, Al는 3원자%이상 10원자%이하가 필요한 것을 알 수 있다.
도 8은 표 1의 측정 결과의 그래프이며, 점선 이상의 위치에 있는 도트가 나타내는 조성이 본 발명에 포함된다.
또한, 비교 대상으로서, Mg를 2 원자% 함유하고, Al를 8원자% 함유하고, 나머지는 Cu로 이루어지는 배선막의 밀착력을 측정했는데, 320gf/cm였다. 이것으로부터, Al와 Ni를 첨가한 합금막과 비교하여, Al과 Mg를 첨가한 합금막에서는 밀착력의 향상은 작은 것을 알 수 있다.
또한, 상기 기체(3)는 유리 섬유가 함유된 에폭시 수지로 이루어지는 경질(硬質)의 기판이었지만, 에폭시 수지 이외의 수지라도 괜찮다. 또한, 유리 섬유를 함유하지 않고, 수지를 함유하는 기체도 본 발명의 기체(3)에 포함된다. 또한, 기체(3)는 연질(軟質) 수지로 이루어지고, 유연성을 가지는 필름이어도 괜찮다.
2 : 접속 구멍 3 : 기체
4, 5 : 합금 박막 6, 7 : 도전막
8 : 금속 플러그 9 : 배선막
10 : 탑재 장치 55 : 타겟
4, 5 : 합금 박막 6, 7 : 도전막
8 : 금속 플러그 9 : 배선막
10 : 탑재 장치 55 : 타겟
Claims (6)
- 수지로 이루어지거나, 수지를 포함하는 기체와,
상기 기체의 표면에 노출된 수지의 적어도 일부에 접촉하고, 소정 패턴을 갖도록 형성된 배선막을 가지고, 전자 부품을 상기 배선막에 전기적으로 접속시켜 상기 기체상에 탑재시키는 탑재 장치이며,
상기 배선막은,
Cu를 50원자%보다 많이 함유하고, Ni를 5원자%이상 30원자%이하 함유하고, Al를 3원자%이상 10원자%이하 함유하고, 상기 기체의 표면과 접촉된 합금 박막과,
상기 합금 박막의 표면과 접촉하고, Cu를 상기 합금 박막보다 많이 함유하는 도전성의 도전막을 가지는 탑재 장치.
- 제 1 항에 있어서,
상기 기체는 유리 섬유를 포함하는 수지로 이루어지고,
상기 기체의 표면에는, 상기 수지와 상기 유리 섬유가 노출된 탑재 장치.
- 제 2 항에 있어서,
상기 기체에는 표면과 이면과의 사이를 관통하는 접속 구멍이 형성되고, 상기 접속 구멍의 내주면에는, 상기 수지와 상기 유리 섬유가 노출되고,
상기 접속 구멍의 내주면에는, 상기 합금 박막이 접촉되고,
상기 접속 구멍의 내주면에 위치하는 상기 합금 박막으로 둘러싸인 부분에는 상기 합금 박막과 접촉하여 상기 도전막이 충전된 탑재 장치.
- 수지로 이루어지거나, 수지를 포함하는 기체와,
소정 패턴을 갖도록 형성된 배선막을 가지고, 전자 부품을 상기 배선막에 전기적으로 접속시켜 상기 기체상에 탑재시키는 탑재 장치를 제조하는 탑재 장치의 제조 방법이며,
상기 배선막은 상기 기체의 표면에 노출된 수지의 적어도 일부에 접촉하는 합금 박막과,
상기 합금 박막과 접촉하여 배치된 도전성의 도전박막을 가지고,
진공 분위기중에 상기 기체를 배치하고, 상기 진공 분위기중에 스퍼터링 가스를 도입하고, 상기 진공 분위기중에 배치되고, Cu를 50원자%보다 많이 함유하고, Ni를 5원자%이상 30원자%이하 함유하고, Al를 3원자%이상 10원자%이하 함유하는 스퍼터링 타겟을 스퍼터링 하고, 상기 기체의 표면에 상기 타겟과 같은 조성의 상기 합금 박막을 형성하는 합금 박막 형성 공정과,
상기 합금 박막의 표면에, Cu의 체적 함유율이 상기 합금 박막보다 많은 상기 도전박막을 형성하는 도전막 형성 공정을 가지는 탑재 장치의 제조 방법.
- 제 4 항에 있어서,
상기 도전막형성 공정은 상기 합금 박막이 형성된 상기 기체를 도금액에 침지하고, 상기 합금 박막에 상기 도금액에 대해서 부전압을 인가하고, 상기 도금액에 함유되고, 동을 포함한 금속의 정이온을 상기 합금 박막의 표면에 부착시켜 상기 도전막을 성장시키는 성장 공정을 가지는 탑재 장치의 제조 방법.
- 제 5 항에 있어서,
상기 합금 박막 형성 공정으로 형성된 상기 합금 박막을 일종류의 에칭액에 접촉시키고, 상기 에칭액에 접촉된 부분의 상기 합금 박막을 용해시켜 제거하고, 상기 합금 박막을 패터닝 하는 에칭 공정을 가지는 탑재 장치의 제조 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2013-101616 | 2013-05-13 | ||
JP2013101616 | 2013-05-13 | ||
PCT/JP2014/062186 WO2014185301A1 (ja) | 2013-05-13 | 2014-05-02 | 搭載装置、その製造方法、その製造方法に用いるスパッタリングターゲット |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150042294A KR20150042294A (ko) | 2015-04-20 |
KR101582176B1 true KR101582176B1 (ko) | 2016-01-11 |
Family
ID=51898280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020157008047A KR101582176B1 (ko) | 2013-05-13 | 2014-05-02 | 탑재 장치 및 그 제조 방법 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9363900B2 (ko) |
EP (1) | EP2941105B1 (ko) |
JP (1) | JP5830631B2 (ko) |
KR (1) | KR101582176B1 (ko) |
CN (1) | CN104685977B (ko) |
TW (1) | TWI528480B (ko) |
WO (1) | WO2014185301A1 (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3264423B1 (en) * | 2015-02-26 | 2020-10-21 | LG Chem, Ltd. | Conductive structure and method for manufacturing same |
WO2017051820A1 (ja) * | 2015-09-25 | 2017-03-30 | 株式会社アルバック | スパッタリングターゲット、ターゲット製造方法 |
CN110392909A (zh) * | 2017-04-13 | 2019-10-29 | 株式会社爱发科 | 液晶显示装置、有机el显示装置、半导体元件、布线膜、布线基板、靶材 |
JP7200436B1 (ja) * | 2021-05-18 | 2023-01-06 | キヤノンアネルバ株式会社 | 積層体及び積層体の製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004193546A (ja) | 2002-10-17 | 2004-07-08 | Mitsubishi Materials Corp | 半導体装置配線シード層形成用銅合金スパッタリングターゲット |
WO2009131035A1 (ja) | 2008-04-25 | 2009-10-29 | 株式会社アルバック | 薄膜トランジスタの製造方法、薄膜トランジスタ |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2917382B2 (ja) * | 1989-12-13 | 1999-07-12 | 株式会社ブリヂストン | ゴムの複合化方法 |
JPH05308107A (ja) * | 1991-07-01 | 1993-11-19 | Sumitomo Electric Ind Ltd | 半導体装置及びその製作方法 |
JPH08332697A (ja) | 1995-06-08 | 1996-12-17 | Mitsui Toatsu Chem Inc | 金属ポリマーフィルム |
JP4247863B2 (ja) * | 1999-07-12 | 2009-04-02 | ソニー株式会社 | 電子部品用金属材料、電子部品用配線材料、電子部品用電極材料、電子部品、電子機器、金属材料の加工方法及び電子光学部品 |
US6871396B2 (en) * | 2000-02-09 | 2005-03-29 | Matsushita Electric Industrial Co., Ltd. | Transfer material for wiring substrate |
JP3754011B2 (ja) * | 2002-09-04 | 2006-03-08 | デプト株式会社 | 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法、電子部品の製造方法及び電子光学部品 |
JP4299601B2 (ja) * | 2003-01-23 | 2009-07-22 | 京セラ株式会社 | 多層配線基板 |
WO2005041290A1 (ja) * | 2003-10-24 | 2005-05-06 | Nikko Materials Co., Ltd. | ニッケル合金スパッタリングターゲット及びニッケル合金薄膜 |
JP4567091B1 (ja) * | 2009-01-16 | 2010-10-20 | 株式会社神戸製鋼所 | 表示装置用Cu合金膜および表示装置 |
US9485877B2 (en) * | 2009-09-28 | 2016-11-01 | Kyocera Corporation | Structure for circuit board used in electronic devices and method for manufacturing the same |
JP2013133489A (ja) * | 2011-12-26 | 2013-07-08 | Sumitomo Metal Mining Co Ltd | Cu合金スパッタリングターゲット、この製造方法及び金属薄膜 |
JP6135275B2 (ja) * | 2013-04-22 | 2017-05-31 | 三菱マテリアル株式会社 | 保護膜形成用スパッタリングターゲット |
-
2014
- 2014-05-02 EP EP14797742.5A patent/EP2941105B1/en active Active
- 2014-05-02 KR KR1020157008047A patent/KR101582176B1/ko active IP Right Grant
- 2014-05-02 CN CN201480002581.0A patent/CN104685977B/zh active Active
- 2014-05-02 JP JP2015517036A patent/JP5830631B2/ja active Active
- 2014-05-02 WO PCT/JP2014/062186 patent/WO2014185301A1/ja active Application Filing
- 2014-05-09 TW TW103116517A patent/TWI528480B/zh active
-
2015
- 2015-04-22 US US14/693,159 patent/US9363900B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004193546A (ja) | 2002-10-17 | 2004-07-08 | Mitsubishi Materials Corp | 半導体装置配線シード層形成用銅合金スパッタリングターゲット |
WO2009131035A1 (ja) | 2008-04-25 | 2009-10-29 | 株式会社アルバック | 薄膜トランジスタの製造方法、薄膜トランジスタ |
Also Published As
Publication number | Publication date |
---|---|
JPWO2014185301A1 (ja) | 2017-02-23 |
KR20150042294A (ko) | 2015-04-20 |
EP2941105A4 (en) | 2016-08-31 |
EP2941105A1 (en) | 2015-11-04 |
CN104685977A (zh) | 2015-06-03 |
WO2014185301A1 (ja) | 2014-11-20 |
EP2941105B1 (en) | 2022-02-16 |
US20150230343A1 (en) | 2015-08-13 |
CN104685977B (zh) | 2016-09-28 |
TWI528480B (zh) | 2016-04-01 |
JP5830631B2 (ja) | 2015-12-09 |
TW201519338A (zh) | 2015-05-16 |
US9363900B2 (en) | 2016-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7297627B2 (en) | Multilayer substrate | |
KR101582176B1 (ko) | 탑재 장치 및 그 제조 방법 | |
CN108701656A (zh) | 带载体的铜箔和其制造方法、以及带布线层的无芯支撑体和印刷电路板的制造方法 | |
JP5859155B1 (ja) | 複合金属箔及びその製造方法並びにプリント配線板 | |
KR101877931B1 (ko) | 솔더 입자의 제조 방법 | |
JP2008162245A (ja) | メッキ法2層銅ポリイミド積層フィルムおよびその製造方法 | |
JP5142849B2 (ja) | 成膜装置および成膜方法 | |
JP2008124450A (ja) | ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法 | |
WO2010074056A1 (ja) | フレキシブルラミネート及び該ラミネートを用いて形成したフレキシブル電子回路基板 | |
KR20070044165A (ko) | Ccl 베이스 필름 및 이를 이용한 전자부품 실장용캐리어 테이프 제조 방법 | |
TWI694162B (zh) | 濺鍍靶材、靶材製造方法 | |
JP2008118105A (ja) | イオンガン処理方法、ならびにそれを用いて作製された銅張積層板およびプリント配線基板 | |
JP2007217778A (ja) | プラズマ処理法、銅張積層板の製造法、プリント配線基板の製造法、銅張積層板、プリント配線基板 | |
JP2017118068A (ja) | 配線基板及び配線基板の製造方法 | |
CN110392909A (zh) | 液晶显示装置、有机el显示装置、半导体元件、布线膜、布线基板、靶材 | |
JP2004071866A (ja) | 抵抗層積層材の製造方法および抵抗層積層材を用いた部品の製造方法 | |
CN115989578A (zh) | 层叠体和层叠体制造方法 | |
CN109378296A (zh) | 电子零件与基板互连方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
A302 | Request for accelerated examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |