TW201519338A - 搭載裝置、其製造方法、使用於該製造方法中之濺鍍靶材 - Google Patents

搭載裝置、其製造方法、使用於該製造方法中之濺鍍靶材 Download PDF

Info

Publication number
TW201519338A
TW201519338A TW103116517A TW103116517A TW201519338A TW 201519338 A TW201519338 A TW 201519338A TW 103116517 A TW103116517 A TW 103116517A TW 103116517 A TW103116517 A TW 103116517A TW 201519338 A TW201519338 A TW 201519338A
Authority
TW
Taiwan
Prior art keywords
film
substrate
atom
alloy
thin film
Prior art date
Application number
TW103116517A
Other languages
English (en)
Other versions
TWI528480B (zh
Inventor
Satoru Takasawa
Shuhei Ichikawa
Isao Sugiura
Satoru Ishibashi
Junichi Nitta
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of TW201519338A publication Critical patent/TW201519338A/zh
Application granted granted Critical
Publication of TWI528480B publication Critical patent/TWI528480B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/01—Alloys based on copper with aluminium as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/06—Alloys based on copper with nickel or cobalt as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/20—Metallic material, boron or silicon on organic substrates
    • C23C14/205—Metallic material, boron or silicon on organic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

提供一種在樹脂基板上而形成不會剝落之導電膜的搭載裝置。在由樹脂所成之基體(3)上，藉由濺鍍法而形成以較50原子%更多之量而含有Cu並以5原子%以上30原子%以下而含有Ni且以3原子%以上10原子%以下而含有Al之與基體(3)之表面相接觸的合金薄膜(4、5)，在合金薄膜(4、5)之表面上，形成由銅所成之導電膜(6、7)，而得到二層構造之配線膜(9)或填充連接孔(2)之金屬插塞(8)。合金薄膜(4、5)之與樹脂間的密著性係為高，配線膜(9)或金屬插塞(8)係不會剝離。

Description

搭載裝置、其製造方法、使用於該製造方法中之濺鍍靶材
本發明，係有關於具有被作了圖案化之配線膜的搭載裝置、和製造該搭載裝置之製造方法、以及在該製造方法中所使用之濺鍍靶材。
現今，LSI等之半導體元件，係被搭載於將在樹脂之基體上形成有配線膜的單層基板作了複數層層積之搭載基板上，故而，係對於在樹脂之表面上形成密著性為高之金屬膜的技術有所要求。特別是，由於銅薄膜雖然具有低電阻之優點但是與樹脂間之密著性係為低，因此在樹脂和銅薄膜之間，係被形成有由其他之金屬所成的密著層。
圖7之元件符號100，係為此種先前技術之搭載裝置，並被層積有複數之單層基板1111、1112。
此搭載裝置100之各單層基板1111、1112，係具備有由樹脂所成之基體103，在基體103之表面上，係被設置 有配線膜110。又，在基體103處，係被設置有連接孔102，在連接孔102之內部，係被設置有將作了層積的單層基板1111、1112之配線膜110彼此作連接的金屬插塞119。
圖5(a)，係為在單層基板1111之上而貼附有最上層之單層基板1112之基體103的狀態。在基體103處，係被設置有連接孔102，在連接孔102之底面，下層之單層基板1111之配線膜110的表面係露出。
首先，如圖5(b)中所示一般，對於包含有Ti等之密著用之金屬的濺鍍靶材進行濺鍍，而形成與基體103之表面和連接孔102之內周側面以及露出於底面處之配線膜110相接觸的Ti薄膜等之密著層118，接著，對於銅之濺鍍靶材進行濺鍍，而在密著層118之表面上形成由銅所成之種晶層115。
將被作了圖案化的光阻膜，配置於種晶層115之表面上，並使連接孔102之內部的種晶層115和基體103之表面上的既定位置之種晶層115露出，而浸漬在電鍍液中，以使露出了的種晶層115和電鍍液相接觸，再於種晶層115和電鍍液之間，施加相對於電鍍液而使種晶層115成為負電位之電壓，來藉由電解電鍍法而在露出了的種晶層115之表面上使銅析出，而在連接孔102之內部和基體103之表面上，如圖5(c)中所示一般地而形成銅薄膜106、107。在此狀態下，銅薄膜106、107係相接觸，連接孔102之內部係被由銅所成之銅薄膜106所填 充，銅薄膜106、107係被形成為較種晶層115而更厚。該圖(c)之元件符號128，係為光阻膜。
在此狀態下，密著層118和種晶層115，係存在有位置於銅薄膜106之下方的部份和位置於光阻膜128之下方的部份，在將光阻膜128剝離並使位置在光阻膜128之下方的種晶層115露出之後，首先，係浸漬在銅之蝕刻液中，而如該圖(d)中所示一般，在銅薄膜106、107之下方，使被作了圖案化之種晶層105殘留並將露出了的種晶層115作蝕刻除去，而在被作了除去的部份處使密著層118露出。
接著，若是浸漬在使Ti溶解之Ti蝕刻液中，則如同圖7中所示一般，一面使位置於銅薄膜106、107以及種晶層105之下方的密著層108殘留，一面將露出了的密著層118作蝕刻除去，而在作了除去的部份處使基體103露出。
藉由連接孔102內之密著層108和種晶層105以及銅薄膜106，而構成填充連接孔102之金屬插塞119，又，藉由基體103之表面上的密著層108和種晶層105以及銅薄膜107，而構成配線膜110。
銅薄膜106、107和露出於基體103之表面的樹脂之間的密著性係為低，銅薄膜106、107係容易從樹脂而剝離，但是，身為Ti薄膜之密著層108和樹脂之間的密著性係為高，又，和身為銅薄膜之種晶層105之間的密著性亦為高，因此，種晶層105和銅薄膜106、107係 並不會從基體103而剝離。
然而，如同根據上述製造工程而可得知一般，為了形成銅薄膜106、107，係需要形成密著層108和種晶層105之2層，配線膜110係成為3層構造，製造工程係增加。
又，密著層108，由於係含有多量之銅以外的Ti等之元素，因此，密著層118和身為銅薄膜之種晶層115係並無法藉由相同之蝕刻液來進行蝕刻，蝕刻工程係為複雜。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開平8-332697號公報
本發明，係為了解決上述先前技術之問題而創作者，其目的，係在於提供一種：能夠在露出有樹脂之基體上，而簡單地形成不會剝離的導電膜之技術。
為了解決上述課題，本發明，係為一種搭載裝置，係具備有基體、和至少與在前述基體之表面上而露出之樹脂相接觸，並被形成有既定之圖案的配線膜，且使 電子零件與前述配線膜作電性連接而搭載於前述基體上，該搭載裝置，其特徵為：前述配線膜，係具備有：以較50原子%更多之量而含有Cu，並以5原子%以上30原子%以下而含有Ni，且以3原子%以上10原子%以下而含有Al，而與前述基體之表面作接觸之合金薄膜；和與前述合金薄膜之表面作接觸，並以較前述合金薄膜更多之量而含有Cu之導電性之導電膜。
又，本發明，係為一種搭載裝置，其中，前述基體係含有玻璃纖維，在前述基體之表面上，前述樹脂和前述玻璃纖維係露出。
又，本發明，係為一種搭載裝置，其中，在前述基體處，係被形成有貫通表面和背面之間之連接孔，在前述連接孔之內周面上，前述樹脂和前述玻璃纖維係露出，在前述連接孔之內周面處，前述合金薄膜係作接觸，在位置於前述連接孔之內周面上的被前述合金薄膜所包圍之部分處，係與前述合金薄膜相接觸地而被填充有前述導電膜。
本發明，係為一種搭載裝置之製造方法，該搭載裝置，係具備有基體、和被形成有既定之圖案的配線膜，且使電子零件與前述配線膜作電性連接而搭載於前述基體上，該搭載裝置之製造方法，其特徵為：前述配線膜，係具備有：至少與在前述基體之表面上而露出之樹脂相接觸之合金薄膜、和與前述合金薄膜相接觸地而作配置之導電性之導電膜，該搭載裝置之製造方法，係具備有：將前述基體配置在真空氛圍中，並將濺鍍氣體導入至前述真空氛 圍中，而對於被配置在前述真空氛圍中之以較50原子%更多量而含有Cu並以5原子%以上30原子%以下而含有Ni且以3原子%以上10原子%以下而含有Al的濺鍍靶材進行濺鍍，以在前述基體之表面上，形成與前述靶材相同組成的前述合金薄膜之合金薄膜形成工程；和在前述合金薄膜之表面上，形成Cu之體積含有率為較前述合金薄膜更多的前述導電膜之導電膜形成工程。
又，本發明，係為如申請專利範圍第4項所記載之搭載裝置之製造方法，其中，前述導電膜形成工程，係具備有：將被形成有前述合金薄膜之前述基體浸漬在電鍍液中，並對於前述合金薄膜，而對前述電鍍液施加負電壓，以使在前述電鍍液中所含有之包含有銅的金屬之正離子附著於前述合金薄膜之表面上並使前述導電膜成長之成長工程。
又，本發明，係為如申請專利範圍第5項所記載之搭載裝置之製造方法，其中，係具備有：使在前述合金薄膜形成工程中所形成的前述合金薄膜與1種類之蝕刻液作接觸，而使與前述蝕刻液作了接觸的部份之前述合金薄膜溶解並除去，以對於前述合金薄膜進行圖案化之蝕刻工程。
又，本發明，係為一種濺鍍靶材，其特徵為：係具備有以較50原子%更多之量而含有Cu並以5原子%以上30原子%以下而含有Ni且以3原子%以上10原子%以下而含有Al之合金組成，並被作濺鍍，而在使樹脂露出之基體的表面上形成前述合金組成之合金薄膜。
由於係在基體之表面上形成合金薄膜，並在合金薄膜之表面上形成銅之含有量為多的導電膜，因此導電膜係並不會與樹脂相接觸，且與合金薄膜間之密著性係為高，故而，導電膜係並不會從基體而剝離。
由於係能夠藉由單一種類之蝕刻液來對於合金薄膜進行蝕刻，因此係能夠將被作了分離配置之銅膜，藉由一次的蝕刻工程而使用1種類之蝕刻液來形成作了圖案化的配線膜。
2‧‧‧連接孔
3‧‧‧基體
4、5‧‧‧合金薄膜
6、7‧‧‧導電膜
8‧‧‧金屬插塞
9‧‧‧配線膜
10‧‧‧搭載裝置
55‧‧‧靶材
[圖1]用以對於本發明之搭載裝置作說明之圖。
[圖2]用以對於用來形成搭載裝置之濺鍍裝置作說明之圖。
[圖3](a)~(d)：用以對於本發明之搭載裝置的製造工程作說明之圖(1)。
[圖4](e)~(g)：用以對於本發明之搭載裝置的製造工程作說明之圖(2)。
[圖5](a)~(d)：用以對於先前技術之搭載裝置的製造工程作說明之圖。
[圖6]用以對於基體作說明之圖。
[圖7]對於先前技術之搭載裝置作展示之圖。
[圖8]係為密著力之測定值的圖表。
圖1之元件符號10，係代表本發明之搭載裝置，元件符號20，係代表被與搭載裝置10作了電性連接之主機板。
此搭載裝置10，係具備有支持基板14、和分別被配置在支持基板14之兩面上的第1、第2多層基板11、12，第1、第2多層基板11、12，係分別具備有複數之單層基板111~113、121~123。
若是將各單層基板111~113、121~123中之較接近支持基板14者稱作下層，並將較遠離者稱作上層，則在各單層基板111~113、121~123之下一層的位置處，係位置有其他之單層基板111、112、121、122或者是支持基板14，在圖4(g)中，係對於第1多層基板11之最上層的單層基板113和該單層基板113之下一層的單層基板112的一部分作展示。
各單層基板111~113、121~123之構成係為相同，該些之單層基板111~113、121~123，係具備有板狀之基體3、和被形成於基體3處之複數之連接孔2、和被配置在基體3之單側的表面(除了連接孔2的內周面和底面以外)處之複數之配線膜9、以及填充各連接孔2之金屬插塞8。連接孔2，係為被形成於基體3處並貫通基體3之表面與背面之間的貫通孔。
支持基板14，係具備有由樹脂所成之樹脂基板14a、和被形成於樹脂基板14a處之複數的支持基板貫通孔14b、和將各支持基板貫通孔14b之內部作填充的連接體14c、以及被配置在樹脂基板14a之兩面處的複數之配線膜14d。連接體14c係具有導電性，並至少與1個的配線膜14d作電性連接。
各單層基板111~113、121~123之金屬插塞8，係與具備有該金屬插塞8所位置的連接孔2之基體3的配線膜9，而在被設置有配線膜9之表面處作電性連接。
又，各單層基板111~113、121~123之連接孔2，係位置在下層之單層基板111、112、121、122之配線膜9或者是支持基板14之配線膜14d上，各單層基板111~113、121~123之金屬插塞8，係被與下層之單層基板111、112、121、122之配線膜9或者是支持基板14之配線膜14d作電性連接。
故而，由於第1、第2多層基板11、12之最上層的單層基板113、123之配線膜9，係分別被與支持基板14之其中一面的配線膜14d和另外一面的配線膜14d之其中一方作電性連接，支持基板14之兩面的配線膜14d之間，係經由連接體14c而被作連接，因此，最上層之單層基板113、123的配線膜9和配線膜9之間，亦係藉由金屬插塞18和連接體14c而相互被作電性連接。
主機板20，係具備有主機板本體20a、和被 配置在主機板本體20a上之配線膜20b。
在第1多層基板11之最上層的單層基板113之配線膜9處，係被固定有半導體裝置13之端子13b，第2多層基板12之最上層的單層基板123之配線膜9，係經由金屬體24而被與主機板20之配線膜20b作電性連接。
半導體裝置13之端子13b，係被與配置在半導體裝置本體13a之內部的半導體元件之積體電路作電性連接，故而，積體電路係經由搭載裝置10和金屬體24而被與主機板20之配線膜20b作電性連接。
若是針對此種各單層基板111~113、121~123之金屬插塞8和配線膜9作說明，則首先，各單層基板111~113、121~123之基體3，係藉由由樹脂所成之基板所構成，或者是藉由在將玻璃纖維作了編織的布狀基板中而含浸有樹脂之複合材料所構成。
圖6之基體3，係在樹脂25中包含有玻璃纖維26，該基體3的表面和連接孔2的內周面，係藉由樹脂25之表面和玻璃纖維26之表面所構成，樹脂25和玻璃纖維26係露出。
金屬插塞8，係具備有與連接孔2之內周表面相接觸地而配置之合金薄膜4、和與該合金薄膜4之表面相接觸地而被配置之導電膜6。又，配線膜9，係分別具備有與基體3之表面相接觸地而配置之合金薄膜5、和與該合金薄膜5之表面相接觸地而被配置之導電膜7。
合金薄膜4、5，係在基體3之表面或者是連 接孔2之內周表面處，至少與構成基體3之樹脂相接觸，當基體3為含有玻璃纖維的情況時，係與構成基體3之樹脂和玻璃纖維相接觸。
對於上述搭載裝置10之製造工程作說明。於此，假設在支持基板14之單面上係已被形成有第2多層基板12，在相反面處，係被形成而配置有除了成為最上層之單層基板113以外的單層基板111、112。
圖3(a)，係對於此狀態之中途處理基板31作展示，在表面上，於此中途處理基板31處之最上層的單層基板112係露出。
首先，在該單層基板112之表面上，如同該圖(b)中所示一般，將基體3作貼附。
所貼附之基體3，係可在進行貼附之前便已形成有連接孔2，亦可在將基體3作了貼附之後再形成連接孔2。
在此狀態之中途處理基板32中，於成為最上層之基體3的連接孔2之底面處，係露出有下一層的單層基板112之配線膜9，接著，在基體3之表面和連接孔2之內周側面和底面處，形成合金薄膜4、5。
於圖2中，係對於形成合金薄膜4、5之濺鍍裝置50作展示。
此濺鍍裝置50，係具備有搬入搬出室51a、和前置處理室51b、以及成膜室51c。
在各室51a~51c處，係分別連接有真空排氣裝置58a~58c，將各室51a~51c之間的閘閥59a、59b關閉，並 使真空排氣裝置58b、58c動作，而將前置處理室51b之內部和成膜室51c之內部作真空排氣，以在前置處理室51b之內部和成膜室51c之內部分別預先形成真空氛圍。
在搬入搬出室51a之內部，係被配置有搬送裝置54，將使基體3露出之中途處理基板32搬入至搬入搬出室51a之內部，並安裝在搬送裝置54處。
將搬入搬出室51a之門關閉，而將內部氛圍與大氣相互遮斷，並使真空排氣裝置58a動作，而將搬入搬出室51a之內部作真空排氣。
在搬入搬出室51a之內部，係被配置有加熱裝置56，一面進行真空排氣，一面藉由加熱裝置56來將被配置在搬送裝置54處之中途處理基板32加熱。
在使中途處理基板32升溫至既定溫度之後，將閘閥59a開啟，中途處理基板32係與搬送裝置54一同地而從搬入搬出室51a之內部來移動至前置處理室51b之內部。
在前置處理室51b之內部，係被配置有離子槍57，在將搬入搬出室51a和前置處理室51b之間的閘閥59a關閉之後，若是從氣體導入系來對於離子槍57供給稀有氣體(於此係為Ar)，則係在離子槍57之內部產生稀有氣體離子。所產生的稀有氣體之離子，係被放出至前置處理室51b之內部。
中途處理基板32之基體3，係在前置處理室51b之真空氛圍中而露出，若是被搬入至前置處理室51b內，則係被朝向離子槍57，稀有氣體離子係被放出。稀 有氣體離子，係被照射至露出於基體3之表面和連接孔2之內周側面以及連接孔2之底面處的下層之單層基板112之導電膜7的表面，被作了照射的部份係被作清淨，並成為活性之狀態。
若是照射了既定時間之離子，則前置處理係結束，前置處理室51b和成膜室51c之間的閘閥59b係被開啟，進行過了前置處理之中途處理基板32，係與搬送裝置54一同地而從前置處理室51b之內部來移動至成膜室51c之內部，閘閥59b係被關閉。
在成膜室51c之內部，係被配置有靶材55。
此濺鍍靶材55，係為以較50原子%更多之量而含有Cu並以5原子%以上30原子%以下而含有Ni且以3原子%以上10原子%以下而含有Al之靶材。
在成膜室51c之內部，係被設置有氣體放出裝置53，將成膜室51c之內部藉由真空排氣裝置58c而持續進行真空排氣，來一面維持真空氛圍，一面從氣體供給裝置52對於氣體放出裝置53供給濺鍍氣體(氬氣等之稀有氣體)，再從氣體放出裝置53對於成膜室51c之內部放出濺鍍氣體，並對於靶材55施加電壓，而產生濺鍍氣體之電漿。
進行了前置處理後之基體3的表面，係與靶材55相對面，若是藉由所產生的電漿而使靶材55被濺鍍，則濺鍍粒子係附著在基體3之被進行了前置處理的表面上，在該表面上，Cu和Ni以及Al之含有率為和靶材 55相同之合金薄膜係成長。
圖3(c)之元件符號33，係為被形成有既定膜厚之該合金薄膜15的中途處理基板，合金薄膜15，其Cu和Ni以及Al之含有率，係分別為較50原子%更多之含有率、5原子%以上30原子%以下之含有率、3原子%以上10原子%以下之含有率，亦即是，合金薄膜15係為與靶材55相同組成之薄膜。
合金薄膜15，係與基體3之表面(除了連接孔2之內周面以外)和連接孔2之內周面以及連接孔2之底面的導電膜7相接觸，在連接孔2之底面處，係與下一層之單層基板112的配線膜9相接觸，並被作電性連接。下一層之單層基板112的配線膜9，係藉由合金薄膜5和導電膜7所構成。
另外，最上層之合金薄膜15，由於係形成於藉由離子槍57而被照射有離子之表面上，因此密著強度相較於並不進行照射的情況係變高。
在以既定膜厚而形成了合金薄膜15之後，停止對於靶材55之電壓施加和濺鍍氣體之導入，濺鍍係結束。
接著，閘閥59a、59b係被開啟，被形成了合金薄膜15之中途處理基板33，係通過前置處理室51b並被移動至使內部成為了真空氛圍之搬入搬出室51a中。
在閘閥59a、59b被關閉之後，對於搬入搬出室51a內導入氣體，在搬入搬出室51a之內部成為大氣壓之後，被形成有合金薄膜15之中途處理基板33係被從搬入搬出 室51a而取出。
接著，如圖3(d)中所示一般，在合金薄膜15之表面上，配置被作了圖案化的光阻膜28。
在此光阻膜28處，係在最上層之基體3的各連接孔2之上方和該基體3之表面上的合金薄膜15之既定位置的上方處，被形成有開口29，在開口29之底面下，被配置在各連接孔2之底面和內周側面處的合金薄膜15或者是位置在基體3之表面上的合金薄膜15係露出。
在該狀態下之中途處理基板33的開口29之底面下所露出之合金薄膜15的表面上，與合金薄膜15相接觸地而形成Cu之含有率(原子%)為較合金薄膜15更高並且電阻率為小之材料所成的導電膜。
針對導電膜之具體性的形成方法，例如，係將在光阻膜28之開口29的底面和基體3之表面的既定位置上而使合金薄膜15作了露出的狀態之中途處理基板33，浸漬在包含銅離子之電鍍液中，而使露出了的合金薄膜15與電鍍液相接觸，再將浸漬在電鍍液中之銅電極和合金薄膜15與電源作連接，並使電源動作，而經由銅電極來對於合金薄膜15和電鍍液之間施加電壓，並使電鍍液中之正的金屬離子附著在合金薄膜15之與電鍍液相接觸的部份處，以使較合金薄膜15而含有更多之銅的導電膜成長，而如圖4(e)中所示一般，作成在連接孔2上之開口29的底面下和基體3之表面上的開口29之底面下而被形成有導電膜6、7之中途處理基板34。
一般而言，相較於濺鍍法，係以電解電鍍法之成長速度為更大，相較於藉由濺鍍法所形成的合金薄膜15之膜厚，藉由電解電鍍法所形成之導電膜6、7的膜厚係為更厚，在此中途處理基板34處，被形成於連接孔2內之合金薄膜15的表面上之導電膜6，係將連接孔2之內部作填充，其之上部係位置在較基體3之表面上的合金薄膜15之表面而更上方處。
接著，如圖4(f)中所示一般，若是將光阻膜28剝離，則在導電膜6、7所露出的部份之間，合金薄膜15係露出。
連接孔2之內部的導電膜6，係與基體3之表面上的導電膜7作連接，但是，關於基體3之表面上的導電膜7，係成為雖然身為相互作了分離的導電膜，但是於將光阻膜28作了剝離的狀態下，各導電膜6、7係為藉由合金薄膜15而被相互作了電性連接的狀態。
接著，若是將該狀態下之中途處理基板34浸漬在對於銅進行蝕刻之蝕刻液中，則露出並與蝕刻液作了接觸的部份之合金薄膜15係溶解於蝕刻液中並被作蝕刻除去，如圖4(g)中所示一般，在合金薄膜15被作了除去的部份處，位置於合金薄膜15之下方的基體3之表面係露出，而形成使導電膜6、7被作了圖案化的最上層之單層基板113。
在各單層基板111~113、121~123處，連接孔2之內部，係藉由連接孔2之內部的導電膜6和位置於 該導電膜6與連接孔2的內周面之間之合金薄膜4，而構成金屬插塞8，在基體3處，係藉由導電膜7和位置於該導電膜7之下方的合金薄膜5，而構成配線膜9。藉由被形成於連接孔2之內周面處的合金薄膜4而作了包圍的空間，係藉由導電膜64而被填充，故而，連接孔2係藉由金屬插塞8而被填充。
相較於在基體3之表面處所露出的樹脂，純銅之薄膜的密著性係為差。
在本案發明中，與樹脂相接觸之合金薄膜4、5，係在以較50原子%更多之量而含有Cu之薄膜材料中，如同下述實驗中所示一般地，使其含有Cu以外之元素並對於密著力作了測定，其結果，以5原子%以上30原子%以下而含有Ni並且以3原子%以上10原子%以下而含有Al之薄膜材料，相較於純銅或氧化銅之薄膜，其之相對於樹脂的密著性係成為較銅薄膜之密著性而更高。
特別是，關於與環氧樹脂間的密著性，就算是在銅薄膜中而含有Mg，密著性也不會提昇，又，就算是在銅薄膜中而含有氧，密著性也不會提昇，但是，本發明之配線膜9，合金薄膜4、5和樹脂之間的密著性係提昇。
又，由於此合金薄膜4、5之銅含有率係較50原子%而更大，因此與純銅之薄膜間的密著性亦為高，金屬插塞8或配線膜9係並不會從基體3而剝離，又，由於導電膜6、7係相較於合金薄膜4、5而銅的含有率為更 高，因此導電膜6、7亦係成為不會從合金薄膜4、5而剝離。
[實施例]
在銅靶材上，配置Ni鑄錠和Al鑄錠，並在由包含有玻璃纖維之環氧樹脂所成的基體3之被作了前置處理的表面上，藉由濺鍍法而形成組成互為相異之合金薄膜，再於合金薄膜之表面上，藉由電解電鍍法來形成純銅之導電膜，而對於由該合金薄膜和導電膜之2層所成的配線膜之密著性作了測定。合金薄膜之組成，除了Ni和Al以外，係包含有不可避免之雜質和銅，由於雜質之含有量係為小，因此，在此合金薄膜中，可以說除了Ni和Al以外係為藉由銅所構成。合金薄膜之膜厚係設為500nm，導電膜之膜厚係設為30μm。
密著性，係將被形成有由合金薄膜和導電膜所成之配線膜的基體3之一部分切出，並將在切出部分處而從基體3所剝離了的配線膜之端部作保持，再以一定速度(20mm/min)來朝向上方舉升，而對於被作了剝離時的力作了測定。若是將此力作為密著力，則下述表1，係為所實驗了的組成之合金薄膜的密著力之測定結果，表1中之「測定值」之欄，係為合金薄膜之每單位寬幅(cm)之值。
當作為密著層而使用Ti薄膜，並在Ti薄膜上形成有銅膜之配線膜的情況時，密著力係為800gf/cm。
表1之「Peel強度」之欄，係為了將與使用有Ti薄膜之配線膜同等以上的配線膜作為良品，而將「測定值」之欄的值為800以上的情況，作為能夠使用者而記入為「○」。又，將「測定值」之欄之值為450以下的情況，作為無法使用者而記入為「×」，並將較450更大而較800更小的情況，作為並不應使用者而記入為「△」。
另外，添加元素之含有率，當Ni和Al係為0原子%的情況時，係為由純銅薄膜所成之合金薄膜的情況(測定值係為220gf/cm)。
根據表1之測定結果，可以得知，為了使剝離強度之值成為800以上，Ni係有必要設為5原子%以上30原子%以下，Al係有必要設為3原子%以上10原子%以下。
圖8，係為表1之測定結果的圖表，位置於點線以上之位置處的點所代表之組成，係被包含於本發明中。
另外，作為比較對象，對於以2原子%而含有Mg並以8原子%而含有Al且殘部為由Cu所成的配線膜之密著力作了測定，其結果，係為320gf/cm。根據此，可以得知，相較於添加有Al和Ni之合金膜，添加有Al和Mg之合金膜的密著力係為小。
另外，上述基體3，雖係為由包含有玻璃纖維之環氧樹脂所成的硬質之基板，但是係亦可為環氧樹脂以外的樹脂。又，並未包含玻璃纖維而含有樹脂之基體，亦係被包含在本發明之基體3中。又，基體3係亦可為由軟質樹脂所成並具有柔軟性之薄膜。
112‧‧‧單層基板
32‧‧‧中途處理基板
50‧‧‧濺鍍裝置
51a‧‧‧搬入搬出室
51b‧‧‧前置處理室
51c‧‧‧成膜室
52‧‧‧氣體供給裝置
53‧‧‧氣體放出裝置
54‧‧‧搬送裝置
55‧‧‧靶材
56‧‧‧加熱裝置
57‧‧‧離子槍
58a、58b、58c‧‧‧真空排氣裝置
59a、59b‧‧‧閘閥

Claims (7)

  1. 一種搭載裝置，係具備有基體、和至少與在前述基體之表面上而露出之樹脂相接觸，並被形成有既定之圖案的配線膜，且使電子零件與前述配線膜作電性連接而搭載於前述基體上，該搭載裝置，其特徵為：前述配線膜，係具備有：以較50原子%更多之量而含有Cu，並以5原子%以上30原子%以下而含有Ni，且以3原子%以上10原子%以下而含有Al，而與前述基體之表面作接觸之合金薄膜；和與前述合金薄膜之表面作接觸，並以較前述合金薄膜更多之量而含有Cu之導電性之導電膜。
  2. 如申請專利範圍第1項所記載之搭載裝置，其中，前述基體係含有玻璃纖維，在前述基體之表面上，前述樹脂和前述玻璃纖維係露出。
  3. 如申請專利範圍第1項所記載之搭載裝置，其中，在前述基體處，係被形成有貫通表面和背面之間之連接孔，在前述連接孔之內周面上，前述樹脂和前述玻璃纖維係露出，在前述連接孔之內周面處，前述合金薄膜係作接觸， 在位置於前述連接孔之內周面上的被前述合金薄膜所包圍之部分處，係與前述合金薄膜相接觸地而被填充有前述導電膜。
  4. 一種搭載裝置之製造方法，該搭載裝置，係具備有基體、和被形成有既定之圖案的配線膜，且使電子零件與前述配線膜作電性連接而搭載於前述基體上，該搭載裝置之製造方法，其特徵為：前述配線膜，係具備有：至少與在前述基體之表面上而露出之樹脂相接觸之合金薄膜、和與前述合金薄膜相接觸地而作配置之導電性之導電膜，該搭載裝置之製造方法，係具備有：將前述基體配置在真空氛圍中，並將濺鍍氣體導入至前述真空氛圍中，而對於被配置在前述真空氛圍中之以較50原子%更多之量而含有Cu並以5原子%以上30原子%以下而含有Ni且以3原子%以上10原子%以下而含有Al的濺鍍靶材進行濺鍍，以在前述基體之表面上，形成與前述靶材相同組成的前述合金薄膜之合金薄膜形成工程；和在前述合金薄膜之表面上，形成Cu之體積含有率為較前述合金薄膜更多的前述導電膜之導電膜形成工程。
  5. 如申請專利範圍第4項所記載之搭載裝置之製造方法，其中，前述導電膜形成工程，係具備有：將被形成有前述合金薄膜之前述基體浸漬在電鍍液中，並前述合金薄膜上，對前述電鍍液施加負電壓，以使在前述電鍍液中 所含有之包含有銅的金屬之正離子附著於前述合金薄膜之表面上並使前述導電膜成長之成長工程。
  6. 如申請專利範圍第5項所記載之搭載裝置之製造方法，其中，係具備有：使在前述合金薄膜形成工程中所形成的前述合金薄膜與1種類之蝕刻液作接觸，而使與前述蝕刻液作了接觸的部分之前述合金薄膜溶解並除去，以對於前述合金薄膜進行圖案化之蝕刻工程。
  7. 一種濺鍍靶材，其特徵為：係具備有以較50原子%更多之量而含有Cu並以5原子%以上30原子%以下而含有Ni且以3原子%以上10原子%以下而含有Al之合金組成，並被作濺鍍而在使樹脂露出之基體的表面上形成前述合金組成之合金薄膜。
TW103116517A 2013-05-13 2014-05-09 搭載裝置及其製造方法 TWI528480B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013101616 2013-05-13

Publications (2)

Publication Number Publication Date
TW201519338A true TW201519338A (zh) 2015-05-16
TWI528480B TWI528480B (zh) 2016-04-01

Family

ID=51898280

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103116517A TWI528480B (zh) 2013-05-13 2014-05-09 搭載裝置及其製造方法

Country Status (7)

Country Link
US (1) US9363900B2 (zh)
EP (1) EP2941105B1 (zh)
JP (1) JP5830631B2 (zh)
KR (1) KR101582176B1 (zh)
CN (1) CN104685977B (zh)
TW (1) TWI528480B (zh)
WO (1) WO2014185301A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10459547B2 (en) * 2015-02-26 2019-10-29 Lg Chem, Ltd Conductive structure and method for manufacturing same
WO2017051820A1 (ja) * 2015-09-25 2017-03-30 株式会社アルバック スパッタリングターゲット、ターゲット製造方法
CN110392909A (zh) * 2017-04-13 2019-10-29 株式会社爱发科 液晶显示装置、有机el显示装置、半导体元件、布线膜、布线基板、靶材
CN115989578A (zh) * 2021-05-18 2023-04-18 佳能安内华股份有限公司 层叠体和层叠体制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2917382B2 (ja) * 1989-12-13 1999-07-12 株式会社ブリヂストン ゴムの複合化方法
JPH05308107A (ja) * 1991-07-01 1993-11-19 Sumitomo Electric Ind Ltd 半導体装置及びその製作方法
JPH08332697A (ja) 1995-06-08 1996-12-17 Mitsui Toatsu Chem Inc 金属ポリマーフィルム
JP4247863B2 (ja) * 1999-07-12 2009-04-02 ソニー株式会社 電子部品用金属材料、電子部品用配線材料、電子部品用電極材料、電子部品、電子機器、金属材料の加工方法及び電子光学部品
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
JP3754011B2 (ja) * 2002-09-04 2006-03-08 デプト株式会社 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法、電子部品の製造方法及び電子光学部品
JP2004193546A (ja) * 2002-10-17 2004-07-08 Mitsubishi Materials Corp 半導体装置配線シード層形成用銅合金スパッタリングターゲット
JP4299601B2 (ja) * 2003-01-23 2009-07-22 京セラ株式会社 多層配線基板
US7605481B2 (en) * 2003-10-24 2009-10-20 Nippon Mining & Metals Co., Ltd. Nickel alloy sputtering target and nickel alloy thin film
KR101098207B1 (ko) * 2008-04-25 2011-12-23 가부시키가이샤 알박 박막 트랜지스터의 제조 방법, 박막 트랜지스터
JP4567091B1 (ja) * 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
US9485877B2 (en) * 2009-09-28 2016-11-01 Kyocera Corporation Structure for circuit board used in electronic devices and method for manufacturing the same
JP2013133489A (ja) * 2011-12-26 2013-07-08 Sumitomo Metal Mining Co Ltd Ｃｕ合金スパッタリングターゲット、この製造方法及び金属薄膜
JP6135275B2 (ja) * 2013-04-22 2017-05-31 三菱マテリアル株式会社 保護膜形成用スパッタリングターゲット

Also Published As

Publication number Publication date
EP2941105A4 (en) 2016-08-31
KR20150042294A (ko) 2015-04-20
KR101582176B1 (ko) 2016-01-11
CN104685977B (zh) 2016-09-28
JP5830631B2 (ja) 2015-12-09
TWI528480B (zh) 2016-04-01
WO2014185301A1 (ja) 2014-11-20
JPWO2014185301A1 (ja) 2017-02-23
US9363900B2 (en) 2016-06-07
EP2941105A1 (en) 2015-11-04
US20150230343A1 (en) 2015-08-13
CN104685977A (zh) 2015-06-03
EP2941105B1 (en) 2022-02-16

Similar Documents

Publication Publication Date Title
TWI435802B (zh) Metal polyimide composite, method for manufacturing the same, and method for manufacturing the same
TWI528480B (zh) 搭載裝置及其製造方法
TWI450816B (zh) A polyimide complex coated with a metal, a method for producing the composite, and a manufacturing apparatus for the composite
TWI397125B (zh) 半導體裝置的製造方法
JPH01212754A (ja) シリカ、石英、ガラス又はサファイアーの基板の金属化方法
WO2008044757A1 (en) Conductive film forming method, thin film transistor, panel with thin film transistor and thin film transistor manufacturing method
JP2009280834A (ja) ターゲット、配線膜形成方法、薄膜トランジスタの製造方法
JP3727277B2 (ja) 半導体装置の製造方法
JP2010001505A (ja) 成膜装置および成膜方法
JP4855315B2 (ja) 薄膜トランジスタ製造方法、液晶表示装置製造方法
JP2008124450A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法
JP5424876B2 (ja) 薄膜トランジスタ製造方法、液晶表示装置製造方法、電極形成方法
JP2008112989A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
JP2005262707A (ja) 銅張り積層フィルムおよびフレキシブル回路基板用材料
TWI694162B (zh) 濺鍍靶材、靶材製造方法
JP2012132053A (ja) スパッタリング装置およびスパッタリング方法
JP5670085B2 (ja) 半導体装置の製造方法
JP2010056258A (ja) 銅配線基板の製造方法
CN115989578A (zh) 层叠体和层叠体制造方法
JP2003342777A (ja) 剥離可能なアルミニウム支持体を有する極薄銅箔、およびその製造方法
KR20180096351A (ko) 플라즈마와 반응가스입자이온을 이용하여 밀착력이 향상된 전자기판의 제조방법
JPH06132654A (ja) 多層配線板の製造方法