JPWO2014185301A1 - 搭載装置およびその製造方法 - Google Patents
搭載装置およびその製造方法 Download PDFInfo
- Publication number
- JPWO2014185301A1 JPWO2014185301A1 JP2015517036A JP2015517036A JPWO2014185301A1 JP WO2014185301 A1 JPWO2014185301 A1 JP WO2014185301A1 JP 2015517036 A JP2015517036 A JP 2015517036A JP 2015517036 A JP2015517036 A JP 2015517036A JP WO2014185301 A1 JPWO2014185301 A1 JP WO2014185301A1
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- alloy thin
- substrate
- film
- atomic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000010409 thin film Substances 0.000 claims abstract description 199
- 239000010408 film Substances 0.000 claims abstract description 186
- 239000000758 substrate Substances 0.000 claims abstract description 182
- 239000000956 alloy Substances 0.000 claims abstract description 158
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 158
- 239000010949 copper Substances 0.000 claims abstract description 90
- 229910052802 copper Inorganic materials 0.000 claims abstract description 71
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 61
- 229920005989 resin Polymers 0.000 claims abstract description 54
- 239000011347 resin Substances 0.000 claims abstract description 54
- 239000002184 metal Substances 0.000 claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 238000004544 sputter deposition Methods 0.000 claims abstract description 20
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 16
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims description 28
- 230000002093 peripheral effect Effects 0.000 claims description 27
- 239000003365 glass fiber Substances 0.000 claims description 24
- 238000007747 plating Methods 0.000 claims description 22
- 239000000203 mixture Substances 0.000 claims description 16
- 150000002500 ions Chemical class 0.000 claims description 15
- 238000005477 sputtering target Methods 0.000 claims description 12
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 65
- 239000002356 single layer Substances 0.000 description 47
- 238000000034 method Methods 0.000 description 25
- 239000007789 gas Substances 0.000 description 20
- 239000003822 epoxy resin Substances 0.000 description 9
- 229920000647 polyepoxide Polymers 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 2
- 239000005751 Copper oxide Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910000431 copper oxide Inorganic materials 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000008188 pellet Substances 0.000 description 2
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910001431 copper ion Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
- H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
-
- C—CHEMISTRY; METALLURGY
- C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
- C22C—ALLOYS
- C22C9/00—Alloys based on copper
- C22C9/01—Alloys based on copper with aluminium as the next major constituent
-
- C—CHEMISTRY; METALLURGY
- C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
- C22C—ALLOYS
- C22C9/00—Alloys based on copper
- C22C9/06—Alloys based on copper with nickel or cobalt as the next major constituent
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
- C23C14/20—Metallic material, boron or silicon on organic substrates
- C23C14/205—Metallic material, boron or silicon on organic substrates by cathodic sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
- C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
- C23F1/00—Etching metallic material by chemical means
- C23F1/02—Local etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0206—Materials
- H05K2201/0209—Inorganic, non-metallic particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0317—Thin film conductor layer; Thin film passive component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/09—Treatments involving charged particles
- H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Materials Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Vapour Deposition (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
樹脂基板上に剥落しない導電膜が形成された搭載装置を提供する。樹脂から成る基体３上にＣｕを５０原子％よりも多く含有し、Ｎｉを５原子％以上３０原子％以下含有し、Ａｌを３原子％以上１０原子％以下含有し、基体３の表面と接触された合金薄膜４、５をスパッタリング法によって形成し、合金薄膜４、５の表面に、銅から成る導電膜６、７を形成し、二層構造の配線膜９や接続孔２を充填する金属プラグ８を得る。合金薄膜４、５は樹脂との密着性が高く、配線膜９や金属プラグ８は剥離しない。
Description
本発明は、パターニングされた配線膜を有する搭載装置と、その搭載装置を製造する製造方法と、その製造方法で用いるスパッタリングターゲットに関する。
現在では、ＬＳＩ等の半導体素子は、樹脂の基体に配線膜が形成された単層基板が複数層積層された搭載基板に搭載されており、従って、樹脂の表面に密着性の高い金属膜を形成する技術が求められている。特に、銅薄膜は低抵抗の利点がある反面、樹脂との密着性が低いことから、樹脂と銅薄膜との間には、他の金属から成る密着層が形成されている。
図７の符合１００は、そのような、従来技術の搭載装置であり、複数の単層基板１１１1、１１１2が積層されている。
この搭載装置１００の各単層基板１１１1、１１１2は、樹脂から成る基体１０３を有しており、基体１０３の表面には配線膜１１０が設けられている。また、基体１０３には接続孔１０２が設けられており、接続孔１０２の内部には、積層された単層基板１１１1、１１１2の配線膜１１０同士を接続する金属プラグ１１９が設けられている。
この搭載装置１００の各単層基板１１１1、１１１2は、樹脂から成る基体１０３を有しており、基体１０３の表面には配線膜１１０が設けられている。また、基体１０３には接続孔１０２が設けられており、接続孔１０２の内部には、積層された単層基板１１１1、１１１2の配線膜１１０同士を接続する金属プラグ１１９が設けられている。
図５(ａ)は、単層基板１１１1の上に、最上層の単層基板１１１2の基体１０３が貼付された状態である。基体１０３には、接続孔１０２が設けられており、接続孔１０２の底面には、下層の単層基板１１１1の配線膜１１０の表面が露出されている。
先ず、図５(ｂ)に示すように、Ｔｉ等の密着用の金属を含有するスパッタリングターゲットをスパッタリングし、基体１０３の表面と、接続孔１０２の内周側面と、底面に露出する配線膜１１０とに接触したＴｉ薄膜等の密着層１１８を形成し、次いで、銅のスパッタリングターゲットをスパッタリングし、密着層１１８の表面に、銅薄膜から成るシード層１１５を形成する。
パターニングされたレジスト膜を、シード層１１５の表面上に配置して、接続孔１０２の内部のシード層１１５と、基体１０３の表面上の所定位置のシード層１１５とを露出させ、メッキ液に浸漬して、露出したシード層１１５をメッキ液に接触させ、シード層１１５とメッキ液との間に、メッキ液に対してシード層１１５が負電位になる電圧を印加し、電解メッキ法によって露出したシード層１１５の表面に銅を析出させ、接続孔１０２の内部と、基体１０３の表面上とに、図５(ｃ)に示すように、銅薄膜１０６、１０７を形成する。この状態では、銅薄膜１０６、１０７は接触し、接続孔１０２の内部は銅から成る銅薄膜１０６で充填されており、銅薄膜１０６、１０７は、シード層１１５よりも厚く形成されている。同図(ｃ)の符合１２８は、レジスト膜である。
この状態では、密着層１１８とシード層１１５とは、銅薄膜１０６の下方に位置する部分と、レジスト膜１２８の下方に位置する部分とがあり、レジスト膜１２８を剥離し、レジスト膜１２８の下方に位置していたシード層１１５を露出させた後、先ず、銅のエッチング液に浸漬し、同図(ｄ)に示すように、銅薄膜１０６、１０７の下方には、パターニングされたシード層１０５を残しながら露出しているシード層１１５をエッチング除去し、除去された部分に密着層１１８を露出させる。
次に、Ｔｉを溶解させるＴｉエッチング液に浸漬すると、図７に示されたように、銅薄膜１０６、１０７及びシード層１０５の下方に位置する密着層１０８を残しながら露出された密着層１１８をエッチング除去し、除去した部分に基体１０３を露出させる。
接続孔１０２内の密着層１０８とシード層１０５と銅薄膜１０６とで、接続孔１０２を充填する金属プラグ１１９が構成されており、また、基体１０３の表面上の密着層１０８とシード層１０５と銅薄膜１０７とで、配線膜１１０が構成されている。
銅薄膜１０６、１０７と基体１０３表面に露出する樹脂との間の密着性は低く、銅薄膜１０６、１０７は樹脂から剥離しやすいが、Ｔｉ薄膜である密着層１０８は樹脂との間で密着性が高く、また、銅薄膜であるシード層１０５との間の密着性も高いから、シード層１０５と銅薄膜１０６、１０７とは基体１０３から剥離しない。
しかしながら、上記製造工程から分かるように、銅薄膜１０６、１０７を形成するためには密着層１０８とシード層１０５との二層を形成する必要があり、配線膜１１０が三層構造になって、製造工程が増加する。
また、密着層１０８は、銅以外のＴｉ等の元素を多量に含有するため、密着層１１８と、銅薄膜であるシード層１１５とは、同じエッチング液でエッチングすることができず、エッチング工程が複雑である。
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、樹脂が露出する基体上に、剥離しない導電膜を簡単に形成できる技術を提供することにある。
上記課題を解決するため本発明は、基体と、少なくとも前記基体の表面に露出した樹脂に接触し、所定パターンに形成された配線膜とを有し、電子部品を前記配線膜に電気的に接続させて前記基体上に搭載させる搭載装置であって、前記配線膜は、Ｃｕを５０原子％よりも多く含有し、Ｎｉを５原子％以上３０原子％以下含有し、Ａｌを３原子％以上１０原子％以下含有し、前記基体の表面と接触された合金薄膜と、前記合金薄膜の表面と接触し、Ｃｕを前記合金薄膜よりも多く含有する導電性の導電膜と、を有する搭載装置である。
また、本発明は、前記基体はガラス繊維を含有し、前記基体の表面には、前記樹脂と前記ガラス繊維とが露出された搭載装置である。
また、本発明は、前記基体には表面と裏面との間を貫通する接続孔が形成され、前記接続孔の内周面には、前記樹脂と前記ガラス繊維とが露出され、前記接続孔の内周面には、前記合金薄膜が接触され、前記接続孔の内周面に位置する前記合金薄膜で囲まれた部分には、前記合金薄膜と接触して前記導電膜が充填された搭載装置である。
本発明は、基体と、所定パターンに形成された配線膜とを有し、電子部品を前記配線膜に電気的に接続させて前記基体上に搭載させる搭載装置を製造する搭載装置の製造方法であって、前記配線膜は、少なくとも前記基体の表面に露出した樹脂に接触する合金薄膜と、前記合金薄膜と接触して配置された導導電性の電薄膜とを有し、真空雰囲気中に前記基体を配置し、前記真空雰囲気中にスパッタリングガスを導入し、前記真空雰囲気中に配置され、Ｃｕを５０原子％よりも多く含有し、Ｎｉを５原子％以上３０原子％以下含有し、Ａｌを３原子％以上１０原子％以下含有するスパッタリングターゲットをスパッタリングして、前記基体の表面に、前記ターゲットと同じ組成の前記合金薄膜を形成する合金薄膜形成工程と、前記合金薄膜の表面に、Ｃｕの体積含有率が前記合金薄膜よりも多い前記導電膜を形成する導電膜形成工程と、を有する搭載装置の製造方法である。
また、本発明は、前記導電膜形成工程は、前記合金薄膜が形成された前記基体をメッキ液に浸漬し、前記合金薄膜に、前記メッキ液に対して負電圧を印加し、前記メッキ液に含有され、銅を含む金属の正イオンを前記合金薄膜の表面に付着させて前記導電膜を成長させる成長工程を有する請求項４記載の搭載装置の製造方法である。
また、本発明は、前記合金薄膜形成工程で形成された前記合金薄膜を一種類のエッチング液に接触させ、前記エッチング液に接触された部分の前記合金薄膜を溶解させて除去し、前記合金薄膜をパターニングするエッチング工程を有する請求項５記載の搭載装置の製造方法である。
また、本発明は、Ｃｕを５０原子％よりも多く含有し、Ｎｉを５原子％以上３０原子％以下含有し、Ａｌを３原子％以上１０原子％以下含有する合金組成を有し、スパッタリングされて、樹脂が露出する基体の表面に、前記合金組成の合金薄膜を形成するスパッタリングターゲットである。
また、本発明は、前記基体はガラス繊維を含有し、前記基体の表面には、前記樹脂と前記ガラス繊維とが露出された搭載装置である。
また、本発明は、前記基体には表面と裏面との間を貫通する接続孔が形成され、前記接続孔の内周面には、前記樹脂と前記ガラス繊維とが露出され、前記接続孔の内周面には、前記合金薄膜が接触され、前記接続孔の内周面に位置する前記合金薄膜で囲まれた部分には、前記合金薄膜と接触して前記導電膜が充填された搭載装置である。
本発明は、基体と、所定パターンに形成された配線膜とを有し、電子部品を前記配線膜に電気的に接続させて前記基体上に搭載させる搭載装置を製造する搭載装置の製造方法であって、前記配線膜は、少なくとも前記基体の表面に露出した樹脂に接触する合金薄膜と、前記合金薄膜と接触して配置された導導電性の電薄膜とを有し、真空雰囲気中に前記基体を配置し、前記真空雰囲気中にスパッタリングガスを導入し、前記真空雰囲気中に配置され、Ｃｕを５０原子％よりも多く含有し、Ｎｉを５原子％以上３０原子％以下含有し、Ａｌを３原子％以上１０原子％以下含有するスパッタリングターゲットをスパッタリングして、前記基体の表面に、前記ターゲットと同じ組成の前記合金薄膜を形成する合金薄膜形成工程と、前記合金薄膜の表面に、Ｃｕの体積含有率が前記合金薄膜よりも多い前記導電膜を形成する導電膜形成工程と、を有する搭載装置の製造方法である。
また、本発明は、前記導電膜形成工程は、前記合金薄膜が形成された前記基体をメッキ液に浸漬し、前記合金薄膜に、前記メッキ液に対して負電圧を印加し、前記メッキ液に含有され、銅を含む金属の正イオンを前記合金薄膜の表面に付着させて前記導電膜を成長させる成長工程を有する請求項４記載の搭載装置の製造方法である。
また、本発明は、前記合金薄膜形成工程で形成された前記合金薄膜を一種類のエッチング液に接触させ、前記エッチング液に接触された部分の前記合金薄膜を溶解させて除去し、前記合金薄膜をパターニングするエッチング工程を有する請求項５記載の搭載装置の製造方法である。
また、本発明は、Ｃｕを５０原子％よりも多く含有し、Ｎｉを５原子％以上３０原子％以下含有し、Ａｌを３原子％以上１０原子％以下含有する合金組成を有し、スパッタリングされて、樹脂が露出する基体の表面に、前記合金組成の合金薄膜を形成するスパッタリングターゲットである。
合金薄膜を基体の表面に形成し、合金薄膜の表面に、銅の含有量が多い導電膜を形成するので、導電膜は、樹脂と接触せず、合金薄膜との間の密着性は高いので、導電膜は基体から剥離しない。
一種類のエッチング液によって合金薄膜をエッチングできるので、分離配置された銅膜を一回のエッチング工程により、一種類のエッチング液を用いてパターニングされた配線膜を形成することができる。
一種類のエッチング液によって合金薄膜をエッチングできるので、分離配置された銅膜を一回のエッチング工程により、一種類のエッチング液を用いてパターニングされた配線膜を形成することができる。
図１の符合１０は、本発明の搭載装置を示しており、符合２０は、搭載装置１０が電気的に接続されたマザーボードを示している。
この搭載装置１０は、支持基板１４と、支持基板１４の両面にそれぞれ配置された第一、第二の多層基板１１、１２とを有しており、第一、第二の多層基板１１、１２は、それぞれ複数の単層基板１１1〜１１3、１２1〜１２3を有している。
この搭載装置１０は、支持基板１４と、支持基板１４の両面にそれぞれ配置された第一、第二の多層基板１１、１２とを有しており、第一、第二の多層基板１１、１２は、それぞれ複数の単層基板１１1〜１１3、１２1〜１２3を有している。
各単層基板１１1〜１１3、１２1〜１２3のうち、支持基板１４に近い方を下層と呼び、遠い方を上層と呼ぶと、各単層基板１１1〜１１3、１２1〜１２3の一つ下層の位置には、他の単層基板１１1、１１2、１２1、１２2か、又は支持基板１４が位置しており、図４(ｇ)には、第一の多層基板１１の最上層の単層基板１１3と、その単層基板１１3の一つ下層の単層基板１１2の一部とが示されている。
各単層基板１１1〜１１3、１２1〜１２3の構成は同じであり、それら単層基板１１1〜１１3、１２1〜１２3は、板状の基体３と、基体３に形成された複数の接続孔２と、基体３の片側の表面(接続孔２の内周面と底面を除く)に配置された複数の配線膜９と、各接続孔２を充填する金属プラグ８とをそれぞれ有している。接続孔２は、基体３に形成され、基板３の表面と裏面との間を貫通する貫通孔である。
支持基板１４は、樹脂から成る樹脂基板１４ａと、樹脂基板１４ａに形成された複数の支持基板貫通孔１４ｂと、各支持基板貫通孔１４ｂの内部を充填する接続体１４ｃと、樹脂基板１４ａの両面に配置された複数の配線膜１４ｄとを有している。接続体１４ｃは導電性を有しており、少なくとも一本の配線膜１４ｄと電気的に接続されている。
各単層基板１１1〜１１3、１２1〜１２3の金属プラグ８は、その金属プラグ８が位置する接続孔２を有する基体３の配線膜９に、配線膜９が設けられた表面で電気的に接続されている。
そして、各単層基板１１1〜１１3、１２1〜１２3の接続孔２は、下層の単層基板１１1、１１2、１２1、１２2の配線膜９又は、支持基板１４の配線膜１４ｄ上に位置しており、各単層基板１１1〜１１3、１２1〜１２3の金属プラグ８は、下層の単層基板１１1、１１2、１２1、１２2の配線膜９又は、支持基板１４の配線膜１４ｄに電気的に接続されている。
そして、各単層基板１１1〜１１3、１２1〜１２3の接続孔２は、下層の単層基板１１1、１１2、１２1、１２2の配線膜９又は、支持基板１４の配線膜１４ｄ上に位置しており、各単層基板１１1〜１１3、１２1〜１２3の金属プラグ８は、下層の単層基板１１1、１１2、１２1、１２2の配線膜９又は、支持基板１４の配線膜１４ｄに電気的に接続されている。
従って、第一、第二の多層基板１１、１２の最上層の単層基板１１3、１２3の配線膜９は、支持基板１４の一方の面の配線膜１４ｄと他方の面の配線膜１４ｄとのいずれか一方にそれぞれ電気的に接続されており、支持基板１４の両面の配線膜１４ｄの間は、接続体１４ｃを介して接続されているから、最上層の単層基板１１3、１２3の配線膜９と配線膜９の間も、金属プラグ８と接続体１４ｃとによって、互いに電気的に接続されている。
マザーボード２０は、マザーボード本体２０ａと、マザーボード本体２０ａ上に配置された配線膜２０ｂとを有している。
第一の多層基板１１の最上層の単層基板１１3の配線膜９には、半導体装置１３の端子１３ｂが固定されており、第二の多層基板１２の最上層の単層基板１２3の配線膜９は、金属体２４を介して、マザーボード２０の配線膜２０ｂに電気的に接続されている。
第一の多層基板１１の最上層の単層基板１１3の配線膜９には、半導体装置１３の端子１３ｂが固定されており、第二の多層基板１２の最上層の単層基板１２3の配線膜９は、金属体２４を介して、マザーボード２０の配線膜２０ｂに電気的に接続されている。
半導体装置１３の端子１３ｂは、半導体装置本体１３ａの内部に配置された半導体素子の集積回路に電気的に接続されており、従って、集積回路は、搭載装置１０と金属体２４とを介して、マザーボード２０の配線膜２０ｂと電気的に接続されている。
このような各単層基板１１1〜１１3、１２1〜１２3の金属プラグ８と配線膜９とについて説明すると、先ず、各単層基板１１1〜１１3、１２1〜１２3の基体３は、樹脂から成る基板で構成されており、又は、ガラス繊維が編まれた布状基板に樹脂が含浸された複合材料によって構成されている。
図６の基体３は、樹脂２５中にガラス繊維２６が含まれており、その基体３の表面と接続孔２の内周面とには、樹脂２５の表面とガラス繊維２６の表面とで構成されており、樹脂２５とガラス繊維２６とが露出されている。
金属プラグ８は、接続孔２の内周表面に接触して配置された合金薄膜４と、その合金薄膜４の表面に接触して配置された導電膜６とを有している。また、配線膜９は、基体３の表面に接触して配置された合金薄膜５と、その合金薄膜５の表面に接触して配置された導電膜７とをそれぞれ有している。
合金薄膜４、５は、基体３の表面又は接続孔２の内周表面で、少なくとも基体３を構成する樹脂と接触しており、基体３がガラス繊維を含有する場合は、基体３を構成する樹脂とガラス繊維とに接触する。
上記搭載装置１０の製造工程を説明する。ここでは、既に、支持基板１４の片面には第二の多層基板１２が形成されており、反対の面には、最上層になる単層基板１１3以外の単層基板１１1、１１2が形成されて配置されているものとする。
図３(ａ)は、その状態の仕掛基板３１を示しており、表面には、この仕掛基板３１における最上層の単層基板１１2が露出されている。
先ず、その単層基板１１2の表面上に、同図(ｂ)に示すように、基体３を貼付する。
貼付する基体３は、貼付する前に接続孔２が形成されていてもよいし、基体３を貼付した後、接続孔２を形成してもよい。
先ず、その単層基板１１2の表面上に、同図(ｂ)に示すように、基体３を貼付する。
貼付する基体３は、貼付する前に接続孔２が形成されていてもよいし、基体３を貼付した後、接続孔２を形成してもよい。
この状態の仕掛基板３２では、最上層となる基体３の接続孔２の底面には、一つ下層の単層基板１１2の配線膜９が露出されており、次に、基体３の表面と接続孔２の内周側面と底面とに、合金薄膜４、５を形成する。
図２には、合金薄膜４、５を形成するスパッタリング装置５０が示されている。
このスパッタリング装置５０は、搬出入室５１ａと、前処理室５１ｂと、成膜室５１ｃとを有している。
各室５１ａ〜５１ｃには、それぞれ真空排気装置５８ａ〜５８ｃが接続されており、各室５１ａ〜５１ｃの間のゲートバルブ５９ａ、５９ｂを閉じ、真空排気装置５８ｂ、５８ｃを動作させて、前処理室５１ｂの内部と、成膜室５１ｃの内部とを真空排気し、前処理室５１ｂの内部と成膜室５１ｃの内部とに、それぞれ真空雰囲気を形成しておく。
このスパッタリング装置５０は、搬出入室５１ａと、前処理室５１ｂと、成膜室５１ｃとを有している。
各室５１ａ〜５１ｃには、それぞれ真空排気装置５８ａ〜５８ｃが接続されており、各室５１ａ〜５１ｃの間のゲートバルブ５９ａ、５９ｂを閉じ、真空排気装置５８ｂ、５８ｃを動作させて、前処理室５１ｂの内部と、成膜室５１ｃの内部とを真空排気し、前処理室５１ｂの内部と成膜室５１ｃの内部とに、それぞれ真空雰囲気を形成しておく。
搬出入室５１ａの内部には搬送装置５４が配置されており、基体３が露出する仕掛基板３２を搬出入室５１ａの内部に搬入し、搬送装置５４に取り付ける。
搬出入室５１ａの扉を閉じ、内部雰囲気を大気から遮断して真空排気装置５８ａを動作させ、搬出入室５１ａの内部を真空排気する。
搬出入室５１ａの扉を閉じ、内部雰囲気を大気から遮断して真空排気装置５８ａを動作させ、搬出入室５１ａの内部を真空排気する。
搬出入室５１ａの内部には、加熱装置５６が配置されており、真空排気しながら、加熱装置５６によって搬送装置５４に配置された仕掛基板３２を加熱する。
仕掛基板３２が所定温度に昇温された後、ゲートバルブ５９ａが開けられ、仕掛基板３２は、搬送装置５４と一緒に搬出入室５１ａの内部から前処理室５１ｂの内部に移動される。
仕掛基板３２が所定温度に昇温された後、ゲートバルブ５９ａが開けられ、仕掛基板３２は、搬送装置５４と一緒に搬出入室５１ａの内部から前処理室５１ｂの内部に移動される。
前処理室５１ｂの内部には、イオンガン５７が配置されており、搬出入室５１ａと前処理室５１ｂとの間のゲートバルブ５９ａが閉じられた後、ガス導入系からイオンガン５７に希ガス(ここではＡｒ)が供給されると、イオンガン５７の内部で希ガスイオンが生成される。生成された希ガスのイオンは前処理室５１ｂの内部に放出される。
仕掛基板３２の基体３は、前処理室５１ｂの真空雰囲気中に露出されており、前処理室５１ｂ内に搬入されると、イオンガン５７に向けられ、希ガスイオンが放出される。希ガスイオンは、基体３の表面と、接続孔２の内周側面と、接続孔２の底面に露出する下層の単層基板１１2の導電膜７の表面とに照射され、照射された部分はクリーニングされ、活性な状態になる。
イオンが所定時間照射されると前処理は終了し、成膜室５１ｃとの間のゲートバルブ５９ｂが開けられ、前処理が行われた仕掛基板３２は、搬送装置５４と一緒に、前処理室５１ｂの内部から成膜室５１ｃの内部に移動され、ゲートバルブ５９ｂが閉じられる。
成膜室５１ｃの内部には、ターゲット５５が配置されている。
このターゲット５５は、Ｃｕを５０原子％よりも多く含有し、Ｎｉを５原子％以上３０原子％以下含有し、Ａｌを３原子％以上１０原子％以下含有するターゲットである。
このターゲット５５は、Ｃｕを５０原子％よりも多く含有し、Ｎｉを５原子％以上３０原子％以下含有し、Ａｌを３原子％以上１０原子％以下含有するターゲットである。
成膜室５１ｃの内部には、ガス放出装置５３が設けられており、成膜室５１ｃの内部を真空排気装置５８ｃによって継続して真空排気し、真空雰囲気を維持しながら、ガス供給装置５２からガス放出装置５３にスパッタリングガス(アルゴンガス等の希ガス)を供給し、ガス放出装置５３から成膜室５１ｃの内部にスパッタリングガスを放出させ、ターゲット５５に電圧を印加し、スパッタリングガスのプラズマを生成する。
前処理がされた基体３の表面はターゲット５５と対面されており、生成したプラズマによってターゲット５５がスパッタリングされると、スパッタリング粒子は基体３の前処理がされた表面に付着し、その表面に、ＣｕとＮｉとＡｌとの含有率がターゲット５５と同じ合金薄膜が成長する。
図３(ｃ)の符合３３は、その合金薄膜１５が所定膜厚に形成された仕掛基板であり、合金薄膜１５は、ＣｕとＮｉとＡｌとの含有率が、それぞれ５０原子％よりも多い含有率、５原子％以上３０原子％以下の含有率、３原子％以上１０原子％以下の含有率であり、即ち、合金薄膜１５は、ターゲット５５と同じ組成の薄膜である。
合金薄膜１５は、基体３の表面(接続孔２の内周面は除く。)と、接続孔２の内周面と、接続孔２の底面の導電膜７とに接触しており、接続孔２の底面では、一つ下層の単層基板１１2の配線膜９と接触して、電気的に接続されている。一つ下層の単層基板１１2の配線膜９は、合金薄膜５と導電膜７とで構成されている。
なお、最上層の合金薄膜１５は、イオンガン５７によってイオンが照射された表面に形成されているので、密着強度は、照射しなかった場合と比べると高くなっている。
合金薄膜１５が所定膜厚に形成された後、ターゲット５５への電圧印加とスパッタリングガス導入が停止され、スパッタリングは終了する。
合金薄膜１５が所定膜厚に形成された後、ターゲット５５への電圧印加とスパッタリングガス導入が停止され、スパッタリングは終了する。
次いで、ゲートバルブ５９ａ、５９ｂが開けられて、合金薄膜１５が形成された仕掛基板３３は、前処理室５１ｂを通過して、内部が真空雰囲気にされた搬出入室５１ａに移動される。
ゲートバルブ５９ａ、５９ｂが閉じられた後、搬出入室５１ａに気体が導入され、搬出入室５１ａの内部が大気圧になった後、合金薄膜１５が形成された仕掛基板３３は搬出入室５１ａから取り出される。
ゲートバルブ５９ａ、５９ｂが閉じられた後、搬出入室５１ａに気体が導入され、搬出入室５１ａの内部が大気圧になった後、合金薄膜１５が形成された仕掛基板３３は搬出入室５１ａから取り出される。
次いで、図３(ｄ)に示すように、合金薄膜１５の表面に、パターニングされたレジスト膜２８が配置される。
このレジスト膜２８には、最上層の基体３の各接続孔２の上方と、その基体３の表面上の合金薄膜１５の所定位置の上方とに、開口２９が形成されており、開口２９の底面下には、各接続孔２の底面と内周側面に配置された合金薄膜１５、又は、基体３の表面上に位置する合金薄膜１５が露出されている。
このレジスト膜２８には、最上層の基体３の各接続孔２の上方と、その基体３の表面上の合金薄膜１５の所定位置の上方とに、開口２９が形成されており、開口２９の底面下には、各接続孔２の底面と内周側面に配置された合金薄膜１５、又は、基体３の表面上に位置する合金薄膜１５が露出されている。
その状態の仕掛基板３３の開口２９底面下に露出する合金薄膜１５の表面に、Ｃｕの含有率(原子％)が合金薄膜１５よりも高く、抵抗率が小さい材料から成る導電膜を、合金薄膜１５と接触させて形成する。
導電膜の具体的な形成方法については、例えば、レジスト膜２８の開口２９底面と、基体３の表面の所定位置上とに合金薄膜１５が露出する状態の仕掛基板３３を、銅イオンを含むメッキ液に浸漬し、露出した合金薄膜１５をメッキ液に接触させ、メッキ液に浸漬された銅電極と、合金薄膜１５とを電源に接続し、電源を動作させ、銅電極を介して、合金薄膜１５とメッキ液との間に電圧を印加し、メッキ液中の正の金属イオンを合金薄膜１５のメッキ液と接触する部分に付着させ、銅を合金薄膜１５よりも多く含有する導電膜を成長させ、図４(ｅ)に示すように、接続孔２上の開口２９の底面下と、基体３の表面上の開口２９の底面下とに、導電膜６、７が形成された仕掛基板３４を作成する。
一般に、スパッタ法よりも電解メッキ法の方が成長速度が大きくなっており、スパッタ法で形成された合金薄膜１５の膜厚よりも、電解メッキ法で形成した導電膜６、７の方の膜厚が厚くされており、この仕掛基板３４では、接続孔２内の合金薄膜１５の表面に形成された導電膜６は、接続孔２の内部を充填し、その上部は、基体３の表面上の合金薄膜１５の表面よりも上方に位置している。
次に、図４(ｆ)に示すように、レジスト膜２８を剥離すると、導電膜６、７が露出する部分の間に、合金薄膜１５が露出する。
接続孔２の内部の導電膜６は、基体３の表面上の導電膜７に接続されているが、基体３の表面上の導電膜７には、互いに分離された導電膜があるものの、レジスト膜２８を剥離した状態では、各導電膜６、７は、合金薄膜１５によって、互いに電気的に接続された状態である。
接続孔２の内部の導電膜６は、基体３の表面上の導電膜７に接続されているが、基体３の表面上の導電膜７には、互いに分離された導電膜があるものの、レジスト膜２８を剥離した状態では、各導電膜６、７は、合金薄膜１５によって、互いに電気的に接続された状態である。
次いで、その状態の仕掛基板３４を、銅をエッチングするエッチング液に浸漬すると、露出し、エッチング液に接触した部分の合金薄膜１５がエッチング液に溶解してエッチング除去され、図４(ｇ)に示すように、合金薄膜１５が除去された部分には、合金薄膜１５の下に位置していた基体３の表面が露出し、導電膜６、７がパターニングされた最上層の単層基板１１3が形成される。
各単層基板１１1〜１１3、１２1〜１２3では、接続孔２の内部は、接続孔２の内部の導電膜６と、その導電膜６と接続孔２の内周面との間に位置する合金薄膜４とで、金属プラグ８が構成されており、基体３上には、導電膜７と、その導電膜７の下に位置する合金薄膜５とで配線膜９が構成されている。接続孔２の内周面に形成された合金薄膜４で囲まれた空間は、導電膜６４で充填されており、従って、接続孔２は、金属プラグ８によって充填されている。
基体３の表面に露出する樹脂に対し、純銅の薄膜の密着性は悪い。
本願発明では、樹脂と接触する合金薄膜４、５は、Ｃｕを５０原子％よりも多く含有する薄膜材料に、下記実験に示すように、Ｃｕ以外の元素を含有させて密着力を測定したところ、Ｎｉを５原子％以上３０原子％以下含有し、Ａｌを３原子％以上１０原子％以下含有する薄膜材料が、純銅や酸化銅の薄膜よりも、樹脂に対する密着性は、銅薄膜の密着性よりも高くなっている。
本願発明では、樹脂と接触する合金薄膜４、５は、Ｃｕを５０原子％よりも多く含有する薄膜材料に、下記実験に示すように、Ｃｕ以外の元素を含有させて密着力を測定したところ、Ｎｉを５原子％以上３０原子％以下含有し、Ａｌを３原子％以上１０原子％以下含有する薄膜材料が、純銅や酸化銅の薄膜よりも、樹脂に対する密着性は、銅薄膜の密着性よりも高くなっている。
特に、エポキシ樹脂との密着性に関し、銅薄膜にＭｇを含有させても密着性は向上せず、また、銅薄膜に酸素を含有させても密着性は向上しなかったが、本発明の配線膜９は、合金薄膜４、５と樹脂との間の密着性は向上している。
また、この合金薄膜４、５の銅含有率が５０原子％よりも大きいので、純銅の薄膜との密着性も高く、基体３から金属プラグ８や配線膜９が剥離せず、また、導電膜６、７が合金薄膜４、５よりも銅の含有率が高いことから、導電膜６、７も合金薄膜４、５から剥離しないようになっている。
銅ターゲット上に、Ｎｉペレットと、Ａｌペレットとを配置し、ガラス繊維を含有するエポキシ樹脂から成る基体３の前処理をした表面に、組成が異なる合金薄膜をスパッタ法によって形成し、合金薄膜の表面に、電解メッキ法によって純銅の導電膜を形成し、その合金薄膜と導電膜の二層から成る配線膜の、密着性を測定した。合金薄膜の組成は、ＮｉとＡｌ以外には、不可避的に含有する不純物と銅とが含まれており、不純物の含有量は小さいので、この合金薄膜では、ＮｉとＡｌ以外は銅によって構成されていると言える。合金薄膜の膜厚は５００ｎｍ、導電膜の膜厚は３０μｍにした。
密着性は、合金薄膜と導電膜とから成る配線膜が形成された基体３の一部を切り出し、切り出し部分で基体３から剥離した配線膜の端部を保持し、一定速度で(２０ｍｍ／ｍｉｎ)で上方に持ち上げて剥離させたときの力を測定した。この力を密着力とすると、下記表１は、実験した組成の合金薄膜の密着力の測定結果であり、表１中の「測定値」の欄は、合金薄膜の単位幅(ｃｍ)当たりの値である。
密着層としてＴｉ薄膜を用い、Ｔｉ薄膜上に銅膜を形成した配線膜の場合は、密着力は８００ｇｆ／ｃｍであった。
表１の「Ｐｅｅｌ強度」の欄は、Ｔｉ薄膜を用いた配線膜と同等以上の配線膜を良品とするために、「測定値」の欄の値が８００以上の場合を使用できるものとして「○」を記入した。また、「測定値」の欄の値が４５０以下の場合を使用できないとして「×」を記入し、４５０よりも大きく８００よりも小さい場合を使用するべきでないとして「△」を記入した。
なお、添加元素の含有率が、ＮｉとＡｌとがゼロ原子％の場合は純銅薄膜から成る合金薄膜の場合である(測定値は２２０ｇｆ／ｃｍ)。
表１の測定結果から、剥離強度の値が８００以上になるためには、Ｎｉは５原子％以上３０原子％以下、Ａｌは３原子％以上１０原子％以下が必要なことが分かる。
表１の測定結果から、剥離強度の値が８００以上になるためには、Ｎｉは５原子％以上３０原子％以下、Ａｌは３原子％以上１０原子％以下が必要なことが分かる。
図８は、表１の測定結果のグラフであり、点線以上の位置にあるドットが示す組成が、本発明に含まれる。
なお、比較対象として、Ｍｇを２原子％含有し、Ａｌを８原子％含有し、残りはＣｕから成る配線膜の密着力を測定したところ、３２０ｇｆ／ｃｍであった。このことから、ＡｌとＮｉを添加した合金膜と比べ、ＡｌとＭｇを添加した合金膜では密着力の向上は小さいことが分かる。
なお、比較対象として、Ｍｇを２原子％含有し、Ａｌを８原子％含有し、残りはＣｕから成る配線膜の密着力を測定したところ、３２０ｇｆ／ｃｍであった。このことから、ＡｌとＮｉを添加した合金膜と比べ、ＡｌとＭｇを添加した合金膜では密着力の向上は小さいことが分かる。
なお、上記基体３は、ガラス繊維が含有されたエポキシ樹脂から成る硬質の基板であったが、エポキシ樹脂以外の樹脂であってもよい。また、ガラス繊維を含有せず、樹脂を含有する基体も本発明の基体３に含まれる。また、基体３は、軟質樹脂から成り、柔軟性を有するフィルムであってもよい。
２……接続孔
３……基体
４、５……合金薄膜
６、７……導電膜
８……金属プラグ
９……配線膜
１０……搭載装置
５５……ターゲット
３……基体
４、５……合金薄膜
６、７……導電膜
８……金属プラグ
９……配線膜
１０……搭載装置
５５……ターゲット
図７の符号１００は、そのような、従来技術の搭載装置であり、複数の単層基板１１１1、１１１2が積層されている。
この搭載装置１００の各単層基板１１１1、１１１2は、樹脂から成る基体１０３を有しており、基体１０３の表面には配線膜１１０が設けられている。また、基体１０３には接続孔１０２が設けられており、接続孔１０２の内部には、積層された単層基板１１１1、１１１2の配線膜１１０同士を接続する金属プラグ１１９が設けられている。
この搭載装置１００の各単層基板１１１1、１１１2は、樹脂から成る基体１０３を有しており、基体１０３の表面には配線膜１１０が設けられている。また、基体１０３には接続孔１０２が設けられており、接続孔１０２の内部には、積層された単層基板１１１1、１１１2の配線膜１１０同士を接続する金属プラグ１１９が設けられている。
図７(ａ)は、単層基板１１１1の上に、最上層の単層基板１１１2の基体１０３が貼付された状態である。基体１０３には、接続孔１０２が設けられており、接続孔１０２の底面には、下層の単層基板１１１1の配線膜１１０の表面が露出されている。
先ず、図５(ｂ)に示すように、Ｔｉ等の密着用の金属を含有するスパッタリングターゲットをスパッタリングし、図５(ａ)の基体１０３の表面と、接続孔１０２の内周側面と、底面に露出する配線膜１１０とに接触したＴｉ薄膜等の密着層１１８を形成し、次いで、銅のスパッタリングターゲットをスパッタリングし、密着層１１８の表面に、銅薄膜から成るシード層１１５を形成する。
パターニングされたレジスト膜を、シード層１１５の表面上に配置して、接続孔１０２の内部のシード層１１５と、基体１０３の表面上の所定位置のシード層１１５とを露出させ、メッキ液に浸漬して、露出したシード層１１５をメッキ液に接触させ、シード層１１５とメッキ液との間に、メッキ液に対してシード層１１５が負電位になる電圧を印加し、電解メッキ法によって露出したシード層１１５の表面に銅を析出させ、接続孔１０２の内部と、基体１０３の表面上とに、図５(ｃ)に示すように、銅薄膜１０６、１０７を形成する。この状態では、銅薄膜１０６、１０７は接触し、接続孔１０２の内部は銅から成る銅薄膜１０６で充填されており、銅薄膜１０６、１０７は、シード層１１５よりも厚く形成されている。同図(ｃ)の符号１２８は、レジスト膜である。
この状態では、密着層１１８とシード層１１５とは、銅薄膜１０６及び１０７の下方に位置する部分と、レジスト膜１２８の下方に位置する部分とがあり、レジスト膜１２８を剥離し、レジスト膜１２８の下方に位置していたシード層１１５を露出させた後、先ず、銅のエッチング液に浸漬し、同図(ｄ)に示すように、銅薄膜１０６、１０７の下方には、パターニングされたシード層１０５を残しながら露出しているシード層１１５をエッチング除去し、除去された部分に密着層１１８を露出させる。
上記課題を解決するため本発明は、基体と、少なくとも前記基体の表面に露出した樹脂に接触し、所定パターンに形成された配線膜とを有し、電子部品を前記配線膜に電気的に接続させて前記基体上に搭載させる搭載装置であって、前記配線膜は、Ｃｕを５０原子％よりも多く含有し、Ｎｉを５原子％以上３０原子％以下含有し、Ａｌを３原子％以上１０原子％以下含有し、前記基体の表面と接触された合金薄膜と、前記合金薄膜の表面と接触し、Ｃｕを前記合金薄膜よりも多く含有する導電性の導電膜と、を有する搭載装置である。
また、本発明は、前記基体はガラス繊維を含有し、前記基体の表面には、前記樹脂と前記ガラス繊維とが露出された搭載装置である。
また、本発明は、前記基体には表面と裏面との間を貫通する接続孔が形成され、前記接続孔の内周面には、前記樹脂と前記ガラス繊維とが露出され、前記接続孔の内周面には、前記合金薄膜が接触され、前記接続孔の内周面に位置する前記合金薄膜で囲まれた部分には、前記合金薄膜と接触して前記導電膜が充填された搭載装置である。
本発明は、基体と、所定パターンに形成された配線膜とを有し、電子部品を前記配線膜に電気的に接続させて前記基体上に搭載させる搭載装置を製造する搭載装置の製造方法であって、前記配線膜は、少なくとも前記基体の表面に露出した樹脂に接触する合金薄膜と、前記合金薄膜と接触して配置された導電性の導電膜とを有し、真空雰囲気中に前記基体を配置し、前記真空雰囲気中にスパッタリングガスを導入し、前記真空雰囲気中に配置され、Ｃｕを５０原子％よりも多く含有し、Ｎｉを５原子％以上３０原子％以下含有し、Ａｌを３原子％以上１０原子％以下含有するスパッタリングターゲットをスパッタリングして、前記基体の表面に、前記ターゲットと同じ組成の前記合金薄膜を形成する合金薄膜形成工程と、前記合金薄膜の表面に、Ｃｕの体積含有率が前記合金薄膜よりも多い前記導電膜を形成する導電膜形成工程と、を有する搭載装置の製造方法である。
また、本発明は、前記導電膜形成工程は、前記合金薄膜が形成された前記基体をメッキ液に浸漬し、前記合金薄膜に、前記メッキ液に対して負電圧を印加し、前記メッキ液に含有され、銅を含む金属の正イオンを前記合金薄膜の表面に付着させて前記導電膜を成長させる成長工程を有する搭載装置の製造方法である。
また、本発明は、前記合金薄膜形成工程で形成された前記合金薄膜を一種類のエッチング液に接触させ、前記エッチング液に接触された部分の前記合金薄膜を溶解させて除去し、前記合金薄膜をパターニングするエッチング工程を有する搭載装置の製造方法である。
また、本発明は、Ｃｕを５０原子％よりも多く含有し、Ｎｉを５原子％以上３０原子％以下含有し、Ａｌを３原子％以上１０原子％以下含有する合金組成を有し、スパッタリングされて、樹脂が露出する基体の表面に、前記合金組成の合金薄膜を形成するスパッタリングターゲットである。
また、本発明は、前記基体はガラス繊維を含有し、前記基体の表面には、前記樹脂と前記ガラス繊維とが露出された搭載装置である。
また、本発明は、前記基体には表面と裏面との間を貫通する接続孔が形成され、前記接続孔の内周面には、前記樹脂と前記ガラス繊維とが露出され、前記接続孔の内周面には、前記合金薄膜が接触され、前記接続孔の内周面に位置する前記合金薄膜で囲まれた部分には、前記合金薄膜と接触して前記導電膜が充填された搭載装置である。
本発明は、基体と、所定パターンに形成された配線膜とを有し、電子部品を前記配線膜に電気的に接続させて前記基体上に搭載させる搭載装置を製造する搭載装置の製造方法であって、前記配線膜は、少なくとも前記基体の表面に露出した樹脂に接触する合金薄膜と、前記合金薄膜と接触して配置された導電性の導電膜とを有し、真空雰囲気中に前記基体を配置し、前記真空雰囲気中にスパッタリングガスを導入し、前記真空雰囲気中に配置され、Ｃｕを５０原子％よりも多く含有し、Ｎｉを５原子％以上３０原子％以下含有し、Ａｌを３原子％以上１０原子％以下含有するスパッタリングターゲットをスパッタリングして、前記基体の表面に、前記ターゲットと同じ組成の前記合金薄膜を形成する合金薄膜形成工程と、前記合金薄膜の表面に、Ｃｕの体積含有率が前記合金薄膜よりも多い前記導電膜を形成する導電膜形成工程と、を有する搭載装置の製造方法である。
また、本発明は、前記導電膜形成工程は、前記合金薄膜が形成された前記基体をメッキ液に浸漬し、前記合金薄膜に、前記メッキ液に対して負電圧を印加し、前記メッキ液に含有され、銅を含む金属の正イオンを前記合金薄膜の表面に付着させて前記導電膜を成長させる成長工程を有する搭載装置の製造方法である。
また、本発明は、前記合金薄膜形成工程で形成された前記合金薄膜を一種類のエッチング液に接触させ、前記エッチング液に接触された部分の前記合金薄膜を溶解させて除去し、前記合金薄膜をパターニングするエッチング工程を有する搭載装置の製造方法である。
また、本発明は、Ｃｕを５０原子％よりも多く含有し、Ｎｉを５原子％以上３０原子％以下含有し、Ａｌを３原子％以上１０原子％以下含有する合金組成を有し、スパッタリングされて、樹脂が露出する基体の表面に、前記合金組成の合金薄膜を形成するスパッタリングターゲットである。
図１の符号１０は、本発明の搭載装置を示しており、符号２０は、搭載装置１０が電気的に接続されたマザーボードを示している。
この搭載装置１０は、支持基板１４と、支持基板１４の両面にそれぞれ配置された第一、第二の多層基板１１、１２とを有しており、第一、第二の多層基板１１、１２は、それぞれ複数の単層基板１１1〜１１3、１２1〜１２3を有している。
この搭載装置１０は、支持基板１４と、支持基板１４の両面にそれぞれ配置された第一、第二の多層基板１１、１２とを有しており、第一、第二の多層基板１１、１２は、それぞれ複数の単層基板１１1〜１１3、１２1〜１２3を有している。
各単層基板１１1〜１１3、１２1〜１２3の構成は同じであり、それら単層基板１１1〜１１3、１２1〜１２3は、板状の基体３と、基体３に形成された複数の接続孔２と、基体３の片側の表面(接続孔２の内周面と底面を除く)に配置された複数の配線膜９と、各接続孔２を充填する金属プラグ８とをそれぞれ有している。接続孔２は、基体３に形成され、基体３の表面と裏面との間を貫通する貫通孔である。
図６の基体３は、樹脂２５中にガラス繊維２６が含まれており、その基体３の表面と接続孔２の内周面とは、樹脂２５の表面とガラス繊維２６の表面とで構成されており、樹脂２５とガラス繊維２６とが露出されている。
図３(ｃ)の符号３３は、その合金薄膜１５が所定膜厚に形成された仕掛基板であり、合金薄膜１５は、ＣｕとＮｉとＡｌとの含有率が、それぞれ５０原子％よりも多い含有率、５原子％以上３０原子％以下の含有率、３原子％以上１０原子％以下の含有率であり、即ち、合金薄膜１５は、ターゲット５５と同じ組成の薄膜である。
次に、図４(ｆ)に示すように、レジスト膜２８を剥離すると、導電膜６、７が露出する部分の間に、合金薄膜１５が露出する。
接続孔２の内部の導電膜６は、基体３の表面上の導電膜７に接続されているが、基体３の表面上の導電膜７には、互いに分離された導電膜７があるものの、レジスト膜２８を剥離した状態では、各導電膜６、７は、合金薄膜１５によって、互いに電気的に接続された状態である。
接続孔２の内部の導電膜６は、基体３の表面上の導電膜７に接続されているが、基体３の表面上の導電膜７には、互いに分離された導電膜７があるものの、レジスト膜２８を剥離した状態では、各導電膜６、７は、合金薄膜１５によって、互いに電気的に接続された状態である。
各単層基板１１1〜１１3、１２1〜１２3では、接続孔２の内部は、接続孔２の内部の導電膜６と、その導電膜６と接続孔２の内周面との間に位置する合金薄膜４とで、金属プラグ８が構成されており、基体３上には、導電膜７と、その導電膜７の下に位置する合金薄膜５とで配線膜９が構成されている。接続孔２の内周面に形成された合金薄膜４で囲まれた空間は、導電膜６で充填されており、従って、接続孔２は、金属プラグ８によって充填されている。
基体３の表面に露出する樹脂に対し、純銅の薄膜の密着性は悪い。
本願発明では、樹脂と接触する合金薄膜４、５の、Ｃｕを５０原子％よりも多く含有する薄膜材料に、下記実験に示すように、Ｃｕ以外の元素を含有させて密着力を測定したところ、Ｎｉを５原子％以上３０原子％以下含有し、Ａｌを３原子％以上１０原子％以下含有する薄膜材料が、純銅や酸化銅の薄膜の密着性よりも、樹脂に対する密着性は、高くなっている。
本願発明では、樹脂と接触する合金薄膜４、５の、Ｃｕを５０原子％よりも多く含有する薄膜材料に、下記実験に示すように、Ｃｕ以外の元素を含有させて密着力を測定したところ、Ｎｉを５原子％以上３０原子％以下含有し、Ａｌを３原子％以上１０原子％以下含有する薄膜材料が、純銅や酸化銅の薄膜の密着性よりも、樹脂に対する密着性は、高くなっている。
特に、エポキシ樹脂との密着性に関し、銅薄膜にＭｇを含有させても密着性は向上せず、また、銅薄膜に酸素を含有させても密着性は向上しなかったが、本発明の配線膜９では、合金薄膜４、５と樹脂との間の密着性は向上している。
上記課題を解決するため本発明は、基体と、少なくとも前記基体の表面に露出したエポキシ樹脂に接触し、所定パターンに形成された配線膜とを有し、電子部品を前記配線膜に電気的に接続させて前記基体上に搭載させる搭載装置であって、前記配線膜は、Ｃｕを５０原子％よりも多く含有し、Ｎｉを５原子％以上３０原子％以下含有し、Ａｌを３原子％以上１０原子％以下含有し、前記基体の表面と接触された合金薄膜と、前記合金薄膜の表面と接触し、Ｃｕを前記合金薄膜よりも多く含有する導電性の導電膜と、を有する搭載装置である。
また、本発明は、前記基体はガラス繊維を含有し、前記基体の表面には、前記エポキシ樹脂と前記ガラス繊維とが露出された搭載装置である。
また、本発明は、前記基体には表面と裏面との間を貫通する接続孔が形成され、前記接続孔の内周面には、前記エポキシ樹脂と前記ガラス繊維とが露出され、前記接続孔の内周面には、前記合金薄膜が接触され、前記接続孔の内周面に位置する前記合金薄膜で囲まれた部分には、前記合金薄膜と接触して前記導電膜が充填された搭載装置である。
本発明は、基体と、所定パターンに形成された配線膜とを有し、電子部品を前記配線膜に電気的に接続させて前記基体上に搭載させる搭載装置を製造する搭載装置の製造方法であって、前記配線膜は、少なくとも前記基体の表面に露出したエポキシ樹脂に接触する合金薄膜と、前記合金薄膜と接触して配置された導電性の導電膜とを有し、真空雰囲気中に前記基体を配置し、前記真空雰囲気中にスパッタリングガスを導入し、前記真空雰囲気中に配置され、Ｃｕを５０原子％よりも多く含有し、Ｎｉを５原子％以上３０原子％以下含有し、Ａｌを３原子％以上１０原子％以下含有するスパッタリングターゲットをスパッタリングして、前記基体の表面に、前記ターゲットと同じ組成の前記合金薄膜を形成する合金薄膜形成工程と、前記合金薄膜の表面に、Ｃｕの体積含有率が前記合金薄膜よりも多い前記導電膜を形成する導電膜形成工程と、を有する搭載装置の製造方法である。
また、本発明は、前記導電膜形成工程は、前記合金薄膜が形成された前記基体をメッキ液に浸漬し、前記合金薄膜に、前記メッキ液に対して負電圧を印加し、前記メッキ液に含有され、銅を含む金属の正イオンを前記合金薄膜の表面に付着させて前記導電膜を成長させる成長工程を有する搭載装置の製造方法である。
また、本発明は、前記合金薄膜形成工程で形成された前記合金薄膜を一種類のエッチング液に接触させ、前記エッチング液に接触された部分の前記合金薄膜を溶解させて除去し、前記合金薄膜をパターニングするエッチング工程を有する搭載装置の製造方法である。
また、本発明は、前記基体はガラス繊維を含有し、前記基体の表面には、前記エポキシ樹脂と前記ガラス繊維とが露出された搭載装置である。
また、本発明は、前記基体には表面と裏面との間を貫通する接続孔が形成され、前記接続孔の内周面には、前記エポキシ樹脂と前記ガラス繊維とが露出され、前記接続孔の内周面には、前記合金薄膜が接触され、前記接続孔の内周面に位置する前記合金薄膜で囲まれた部分には、前記合金薄膜と接触して前記導電膜が充填された搭載装置である。
本発明は、基体と、所定パターンに形成された配線膜とを有し、電子部品を前記配線膜に電気的に接続させて前記基体上に搭載させる搭載装置を製造する搭載装置の製造方法であって、前記配線膜は、少なくとも前記基体の表面に露出したエポキシ樹脂に接触する合金薄膜と、前記合金薄膜と接触して配置された導電性の導電膜とを有し、真空雰囲気中に前記基体を配置し、前記真空雰囲気中にスパッタリングガスを導入し、前記真空雰囲気中に配置され、Ｃｕを５０原子％よりも多く含有し、Ｎｉを５原子％以上３０原子％以下含有し、Ａｌを３原子％以上１０原子％以下含有するスパッタリングターゲットをスパッタリングして、前記基体の表面に、前記ターゲットと同じ組成の前記合金薄膜を形成する合金薄膜形成工程と、前記合金薄膜の表面に、Ｃｕの体積含有率が前記合金薄膜よりも多い前記導電膜を形成する導電膜形成工程と、を有する搭載装置の製造方法である。
また、本発明は、前記導電膜形成工程は、前記合金薄膜が形成された前記基体をメッキ液に浸漬し、前記合金薄膜に、前記メッキ液に対して負電圧を印加し、前記メッキ液に含有され、銅を含む金属の正イオンを前記合金薄膜の表面に付着させて前記導電膜を成長させる成長工程を有する搭載装置の製造方法である。
また、本発明は、前記合金薄膜形成工程で形成された前記合金薄膜を一種類のエッチング液に接触させ、前記エッチング液に接触された部分の前記合金薄膜を溶解させて除去し、前記合金薄膜をパターニングするエッチング工程を有する搭載装置の製造方法である。
Claims (7)
- 基体と、
少なくとも前記基体の表面に露出した樹脂に接触し、所定パターンに形成された配線膜とを有し、電子部品を前記配線膜に電気的に接続させて前記基体上に搭載させる搭載装置であって、
前記配線膜は、
Ｃｕを５０原子％よりも多く含有し、Ｎｉを５原子％以上３０原子％以下含有し、Ａｌを３原子％以上１０原子％以下含有し、前記基体の表面と接触された合金薄膜と、
前記合金薄膜の表面と接触し、Ｃｕを前記合金薄膜よりも多く含有する導電性の導電膜と、
を有する搭載装置。 - 前記基体はガラス繊維を含有し、
前記基体の表面には、前記樹脂と前記ガラス繊維とが露出された請求項１記載の搭載装置。 - 前記基体には表面と裏面との間を貫通する接続孔が形成され、前記接続孔の内周面には、前記樹脂と前記ガラス繊維とが露出され、
前記接続孔の内周面には、前記合金薄膜が接触され、
前記接続孔の内周面に位置する前記合金薄膜で囲まれた部分には、前記合金薄膜と接触して前記導電膜が充填された請求項１記載の搭載装置。 - 基体と、
所定パターンに形成された配線膜とを有し、電子部品を前記配線膜に電気的に接続させて前記基体上に搭載させる搭載装置を製造する搭載装置の製造方法であって、
前記配線膜は、少なくとも前記基体の表面に露出した樹脂に接触する合金薄膜と、
前記合金薄膜と接触して配置された導導電性の電薄膜とを有し、
真空雰囲気中に前記基体を配置し、前記真空雰囲気中にスパッタリングガスを導入し、前記真空雰囲気中に配置され、Ｃｕを５０原子％よりも多く含有し、Ｎｉを５原子％以上３０原子％以下含有し、Ａｌを３原子％以上１０原子％以下含有するスパッタリングターゲットをスパッタリングして、前記基体の表面に、前記ターゲットと同じ組成の前記合金薄膜を形成する合金薄膜形成工程と、
前記合金薄膜の表面に、Ｃｕの体積含有率が前記合金薄膜よりも多い前記導電膜を形成する導電膜形成工程と、
を有する搭載装置の製造方法。 - 前記導電膜形成工程は、前記合金薄膜が形成された前記基体をメッキ液に浸漬し、前記合金薄膜に、前記メッキ液に対して負電圧を印加し、前記メッキ液に含有され、銅を含む金属の正イオンを前記合金薄膜の表面に付着させて前記導電膜を成長させる成長工程を有する請求項４記載の搭載装置の製造方法。
- 前記合金薄膜形成工程で形成された前記合金薄膜を一種類のエッチング液に接触させ、前記エッチング液に接触された部分の前記合金薄膜を溶解させて除去し、前記合金薄膜をパターニングするエッチング工程を有する請求項５記載の搭載装置の製造方法。
- Ｃｕを５０原子％よりも多く含有し、Ｎｉを５原子％以上３０原子％以下含有し、Ａｌを３原子％以上１０原子％以下含有する合金組成を有し、スパッタリングされて、樹脂が露出する基体の表面に、前記合金組成の合金薄膜を形成するスパッタリングターゲット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015517036A JP5830631B2 (ja) | 2013-05-13 | 2014-05-02 | 搭載装置およびその製造方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013101616 | 2013-05-13 | ||
| JP2013101616 | 2013-05-13 | ||
| JP2015517036A JP5830631B2 (ja) | 2013-05-13 | 2014-05-02 | 搭載装置およびその製造方法 |
| PCT/JP2014/062186 WO2014185301A1 (ja) | 2013-05-13 | 2014-05-02 | 搭載装置、その製造方法、その製造方法に用いるスパッタリングターゲット |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP5830631B2 JP5830631B2 (ja) | 2015-12-09 |
| JPWO2014185301A1 true JPWO2014185301A1 (ja) | 2017-02-23 |
Family
ID=51898280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015517036A Active JP5830631B2 (ja) | 2013-05-13 | 2014-05-02 | 搭載装置およびその製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9363900B2 (ja) |
| EP (1) | EP2941105B1 (ja) |
| JP (1) | JP5830631B2 (ja) |
| KR (1) | KR101582176B1 (ja) |
| CN (1) | CN104685977B (ja) |
| TW (1) | TWI528480B (ja) |
| WO (1) | WO2014185301A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016137282A1 (ko) * | 2015-02-26 | 2016-09-01 | 주식회사 엘지화학 | 전도성 구조체 및 이의 제조방법 |
| KR20170083611A (ko) * | 2015-09-25 | 2017-07-18 | 울박, 인크 | 스퍼터링 타겟, 타겟 제조 방법 |
| WO2018189965A1 (ja) * | 2017-04-13 | 2018-10-18 | 株式会社アルバック | 液晶表示装置、有機ｅｌ表示装置、半導体素子、配線膜、配線基板、ターゲット |
| KR20230042748A (ko) * | 2021-05-18 | 2023-03-29 | 캐논 아네르바 가부시키가이샤 | 적층체 및 적층체의 제조 방법 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2917382B2 (ja) * | 1989-12-13 | 1999-07-12 | 株式会社ブリヂストン | ゴムの複合化方法 |
| JPH05308107A (ja) * | 1991-07-01 | 1993-11-19 | Sumitomo Electric Ind Ltd | 半導体装置及びその製作方法 |
| JPH08332697A (ja) | 1995-06-08 | 1996-12-17 | Mitsui Toatsu Chem Inc | 金属ポリマーフィルム |
| JP4247863B2 (ja) * | 1999-07-12 | 2009-04-02 | ソニー株式会社 | 電子部品用金属材料、電子部品用配線材料、電子部品用電極材料、電子部品、電子機器、金属材料の加工方法及び電子光学部品 |
| US6871396B2 (en) * | 2000-02-09 | 2005-03-29 | Matsushita Electric Industrial Co., Ltd. | Transfer material for wiring substrate |
| JP3754011B2 (ja) * | 2002-09-04 | 2006-03-08 | デプト株式会社 | 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法、電子部品の製造方法及び電子光学部品 |
| JP2004193546A (ja) * | 2002-10-17 | 2004-07-08 | Mitsubishi Materials Corp | 半導体装置配線シード層形成用銅合金スパッタリングターゲット |
| JP4299601B2 (ja) * | 2003-01-23 | 2009-07-22 | 京セラ株式会社 | 多層配線基板 |
| WO2005041290A1 (ja) * | 2003-10-24 | 2005-05-06 | Nikko Materials Co., Ltd. | ニッケル合金スパッタリングターゲット及びニッケル合金薄膜 |
| CN101971349B (zh) * | 2008-04-25 | 2013-03-27 | 株式会社爱发科 | 薄膜晶体管的制造方法、薄膜晶体管 |
| JP4567091B1 (ja) * | 2009-01-16 | 2010-10-20 | 株式会社神戸製鋼所 | 表示装置用Ｃｕ合金膜および表示装置 |
| CN102550138B (zh) * | 2009-09-28 | 2015-07-22 | 京瓷株式会社 | 结构体及其制造方法 |
| JP2013133489A (ja) * | 2011-12-26 | 2013-07-08 | Sumitomo Metal Mining Co Ltd | Ｃｕ合金スパッタリングターゲット、この製造方法及び金属薄膜 |
| JP6135275B2 (ja) * | 2013-04-22 | 2017-05-31 | 三菱マテリアル株式会社 | 保護膜形成用スパッタリングターゲット |
-
2014
- 2014-05-02 CN CN201480002581.0A patent/CN104685977B/zh active Active
- 2014-05-02 KR KR1020157008047A patent/KR101582176B1/ko active IP Right Grant
- 2014-05-02 JP JP2015517036A patent/JP5830631B2/ja active Active
- 2014-05-02 WO PCT/JP2014/062186 patent/WO2014185301A1/ja active Application Filing
- 2014-05-02 EP EP14797742.5A patent/EP2941105B1/en active Active
- 2014-05-09 TW TW103116517A patent/TWI528480B/zh active
-
2015
- 2015-04-22 US US14/693,159 patent/US9363900B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| EP2941105A4 (en) | 2016-08-31 |
| US20150230343A1 (en) | 2015-08-13 |
| TWI528480B (zh) | 2016-04-01 |
| EP2941105B1 (en) | 2022-02-16 |
| WO2014185301A1 (ja) | 2014-11-20 |
| CN104685977A (zh) | 2015-06-03 |
| CN104685977B (zh) | 2016-09-28 |
| US9363900B2 (en) | 2016-06-07 |
| KR20150042294A (ko) | 2015-04-20 |
| EP2941105A1 (en) | 2015-11-04 |
| JP5830631B2 (ja) | 2015-12-09 |
| TW201519338A (zh) | 2015-05-16 |
| KR101582176B1 (ko) | 2016-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5830631B2 (ja) | 搭載装置およびその製造方法 | |
| JP5859155B1 (ja) | 複合金属箔及びその製造方法並びにプリント配線板 | |
| JP6546526B2 (ja) | キャリア付銅箔及びコアレス支持体用積層板、並びに配線層付コアレス支持体及びプリント配線板の製造方法 | |
| JP6601778B2 (ja) | はんだ粒子 | |
| JP2011187913A (ja) | 電子素子内蔵型印刷回路基板及びその製造方法 | |
| JP2015520944A (ja) | 金属が充填されたビアを有するセラミック基板からなるセラミックプリント基板を製造する方法 | |
| JP2009280834A (ja) | ターゲット、配線膜形成方法、薄膜トランジスタの製造方法 | |
| JP2008124450A (ja) | ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法 | |
| JPWO2010074056A1 (ja) | フレキシブルラミネート及び該ラミネートを用いて形成したフレキシブル電子回路基板 | |
| JP2008112989A (ja) | ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法 | |
| KR20070044165A (ko) | Ｃｃｌ 베이스 필름 및 이를 이용한 전자부품 실장용캐리어 테이프 제조 방법 | |
| WO2022033409A1 (zh) | 电磁屏蔽结构的制作方法 | |
| JP6442603B2 (ja) | スパッタリングターゲット、ターゲット製造方法 | |
| CN111132466A (zh) | 一种阻止pcb表面发生金属离子迁移的方法 | |
| JP2010147145A (ja) | プリント配線板とその製造方法 | |
| TW592007B (en) | Build-up circuit board with conductive barrier structure and method for fabricating the same | |
| US20240304462A1 (en) | Method for manufacturing wiring board and layered plate | |
| US20150129289A1 (en) | Printed circuit board and method of manufacturing the same | |
| JP2018085465A (ja) | 配線基板 | |
| TWI268128B (en) | PCB ultra-thin circuit forming method | |
| JP6760683B2 (ja) | 電極構造体 | |
| CN110392909A (zh) | 液晶显示装置、有机el显示装置、半导体元件、布线膜、布线基板、靶材 | |
| CN115989578A (zh) | 层叠体和层叠体制造方法 | |
| WO2017022539A1 (ja) | 導電性基板、導電性基板の製造方法 | |
| JPH03269972A (ja) | 電気的接続部材の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151020 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151026 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5830631 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |