KR20230042748A - 적층체 및 적층체의 제조 방법 - Google Patents

적층체 및 적층체의 제조 방법 Download PDF

Info

Publication number
KR20230042748A
KR20230042748A KR1020237006932A KR20237006932A KR20230042748A KR 20230042748 A KR20230042748 A KR 20230042748A KR 1020237006932 A KR1020237006932 A KR 1020237006932A KR 20237006932 A KR20237006932 A KR 20237006932A KR 20230042748 A KR20230042748 A KR 20230042748A
Authority
KR
South Korea
Prior art keywords
layer
titanium
wiring
resin layer
film
Prior art date
Application number
KR1020237006932A
Other languages
English (en)
Inventor
히로시 야구시지
레이지 사카모토
마사히로 시바모토
Original Assignee
캐논 아네르바 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 아네르바 가부시키가이샤 filed Critical 캐논 아네르바 가부시키가이샤
Publication of KR20230042748A publication Critical patent/KR20230042748A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389—Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/20—Metallic material, boron or silicon on organic substrates
    • C23C14/205—Metallic material, boron or silicon on organic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3464—Sputtering using more than one target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5826—Treatment with charged particles
    • C23C14/5833—Ion beam bombardment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5846—Reactive treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5893—Mixing of deposited material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/321—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer with at least one metal alloy layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C23C28/341—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one carbide layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/305—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching
    • H01J37/3053—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching for evaporating or etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3178—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for applying thin layers on objects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/18—Titanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Electrochemistry (AREA)
  • Geometry (AREA)
  • Physical Vapour Deposition (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)

Abstract

수지층과 시드층의 밀착성을 향상시킬 수 있는 적층체 및 적층체의 제조 방법을 제공한다. 적층체는, 기판과, 제1 배선층과, 수지층과, 제2 배선층을 이 순서로 갖고, 상기 제2 배선층은, 적어도, 밀착층과, 시드층을 이 순서로 포함한다.

Description

적층체 및 적층체의 제조 방법
본 발명은 적층체 및 적층체의 제조 방법에 관한 것이다.
프린트 기판 및 필름 기판을 포함하는 기재(基材)에 전자 부품을 실장하는 실장 공정에서는, 절연 수지층 상에 전자 부품에 접속되는 배선의 하지(下地)가 되는 밀착층이나, 배선을 도금에 의해 형성하기 위한 시드층이 형성된다. 각층의 형성에는, 예를 들어, 도금법이나 스퍼터법이 이용되고 있다.
특허문헌 1에는, 무전해 구리 도금을 이용한 밀착성이 우수한 접속 신뢰성이 높은 배선 형성 방법이 기재되어 있다. 또한, 특허문헌 2에는, 미세 배선 형성 방법으로서, 평활 수지면에 대하여 밀착이 얻어지는 방법으로서 주류인 스퍼터법에 의해 형성된 티타늄(Ti)/구리(Cu)층을 시드층으로서 이용하는 배선 형성 방법이 기재되어 있다.
일본국 특개2009-10276 공보 국제 공개 제2008/105535호
그러나, 특허문헌 1에 기재된 무전해 도금에 의한 배선 형성 방법에서는, 절연 수지층의 표면에 조화 처리를 행함으로써, 밀착성을 확보하고 있어, 표면 요철의 영향에 의해 반도체 패키지의 고밀도화를 위한 미세 배선의 형성이 곤란하다.
또한, 배선층은, 각종 절연 수지층에 대하여, 고온 고습 환경 등의 다양한 환경 하에서도 밀착성을 유지, 즉 신뢰성이 우수한 것이 바람직하다. 그러나, 본 발명자의 검토에 의하면, 특허문헌 2에 기재된 Ti층과 Cu층으로 이루어지는 시드층을 이용한 경우, 각종 절연 수지층에 대하여 충분한 밀착성을 얻는 것이 어려운 것으로 밝혀져 있다.
본 발명은, 상기 종래 기술의 과제를 감안하여 이루어진 것으로, 수지층과 시드층의 밀착성을 향상시킬 수 있는 적층체 및 적층체의 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명의 일 관점에 따른 적층체는, 제1 배선층과, 수지층과, 제2 배선층을 이 순서로 갖고, 상기 제2 배선층은, 적어도, 밀착층과, 시드층을 이 순서로 포함한다.
본 발명의 다른 관점에 의한 적층체의 제조 방법은, 수지층 상에 티타늄 막을 형성하는 제1 공정과, 상기 제1 공정　후, 상기 티타늄막에 에너지를 부여하여 밀착층의 일부를 구성하는 티타늄 카바이드층을 형성하는 제2 공정과, 상기 제2 공정　후, 상기 티타늄 카바이드층 상에 상기 밀착층의 일부를 구성하는 티타늄층을 형성하는 제3 공정과, 상기 제3 공정　후, 티타늄층 상에 시드층을 형성하는 제4 공정을 갖는다.
본 발명의 또 다른 관점에 따른 적층체는, 제1 배선층과, 수지층과, 제2 배선층을 이 순서로 갖고, 상기 제2 배선층은, 밀착층과, 시드층을 이 순서로 포함하고, 상기 밀착층은, 티타늄 카바이드층과, 티타늄층을 이 순서로 갖고, 상기 티타늄 카바이드층은, 상기 수지층 상에 형성된 티타늄막에 에너지를 부여하여 형성된 층이다.
본 발명에 따르면, 수지층과 시드층의 밀착성을 향상할 수 있다. 본 발명의 그 밖의 특징 및 이점은, 첨부 도면을 참조로 한 이하의 설명에 의해 밝혀질 것이다. 또한, 첨부 도면에 있어서는, 같거나 동일 구성에는 동일 참조 번호를 부여한다.
도 1은 본 발명의 제1 실시형태에 따른 반도체 패키지의 배선부를 나타내는 모식 단면도.
도 2는 본 발명의 제1 실시형태에 따른 성막 장치를 수직 방향을 따른 면에서 절단하여 나타내는 단면도.
도 3은 본 발명의 제1 실시형태에 따른 적층체의 제조 방법을 나타내는 흐름도.
도 4a는 본 발명의 제1 실시형태에 따른 적층체의 제조 방법을 나타내는 공정 단면도.
도 4b는 본 발명의 제1 실시형태에 따른 적층체의 제조 방법을 나타내는 공정 단면도.
도 4c는 본 발명의 제1 실시형태에 따른 적층체의 제조 방법을 나타내는 공정 단면도.
도 4d는 본 발명의 제1 실시형태에 따른 적층체의 제조 방법을 나타내는 공정 단면도.
도 4e는 본 발명의 제1 실시형태에 따른 적층체의 제조 방법을 나타내는 공정 단면도.
도 5는 본 발명의 제2 실시형태에 따른 성막 장치를 수직 방향을 따른 면에서 절단하여 나타내는 단면도.
도 6은 본 발명의 제3 실시형태에 따른 성막 장치를 수직 방향을 따른 면에서 절단하여 나타내는 단면도.
도 7은 X선 광전자 분광법의 측정에 의해 얻어진 C1s 스펙트럼의 일례를 나타내는 도면.
도 8은 X선 광전자 분광법의 측정에 의해 얻어진 Ti2p 스펙트럼의 일례를 나타내는 도면.
도 9는 발명의 실시형태에서 얻어진 적층체의 90도 박리 시험의 측정 결과를 나타내는 도면.
본 발명자의 지견으로부터 발견된 본 발명의 실시형태에 대하여 도 1 내지 도 9를 이용하여 설명한다.
[제1 실시형태]
본 발명의 제1 실시형태에 의한 적층체 및 그 제조 방법에 대하여 도 1 내지 도 4를 이용하여 설명한다. 본 실시형태에서는, 적층체로서, 반도체 패키지의 배선부에서의 배선층을 포함하는 적층체에 대하여 설명한다.
우선, 본 실시형태에 따른 반도체 패키지의 배선부에 대하여 도 1을 이용하여 설명한다. 도 1은, 본 실시형태에 따른 반도체 패키지의 배선부를 나타내는 모식 단면도이다. 도 1에 나타내는 바와 같이, 반도체 패키지의 배선부 (1)는, 프린트 배선 기판(2)과, 제1 배선층(5)과, 수지층(6)과, 제2 배선층(7)을 이 순서로 갖고 있다. 반도체 패키지의 배선부(1)는, 또한, 땜납(8)과, 언더필층(9)을 갖고 있다.
프린트 배선 기판(2)은, 특히 한정되는 것은 아니지만, 예를 들어 공지의 빌드 업 기판이어도 되고, 기판(3)과, 기판(3) 상에 설치된 배선(4)을 갖고 있다.
배선(4)은, 프린트 배선 기판(2)인 예를 들어 빌드 업 기판의 내층 배선 패턴을 형성하는 금속층으로서, 예를 들어 도금으로 형성된 배선이다. 이 배선(4)으로서 이용되는 금속층으로서는, 도금 밀착성, 도전율, 코스트의 관점에서 구리 또는 구리 합금을 이용하는 것이 바람직하다.
제1 배선층(5)은, 후술하는 바와 같이 서포트 기판(C) 상에 형성되어 얻어지는 금속층으로서, 예를 들어 세미 애디티브 법에 의해 형성된 배선이다. 이 제1 배선층(5)으로서 이용되는 금속층으로는, 구리 또는 구리 합금을 이용하는 것이 바람직하다. 제1 배선층(5)은, 수지층(6)의 프린트 배선 기판(2) 측의 면에 형성되어 있다.
수지층(6)은, 수지의 경화물로 형성되어 있다. 당해 수지로서는, 예를 들어, 폴리이미드계, 에폭시계, 페놀계, 폴리벤조옥사졸계, 불소계 수지를 이용할 수 있다. 수지층(6)은, 제1 배선층(5) 등의 도체층 사이를 절연하는 층간 절연막으로서 기능하는 절연 수지층이다.
배선(4)과 제1 배선층(5)은, 땜납(8)으로 서로 전기적으로 접속되어 있다. 배선(4)을 포함하는 프린트 배선 기판(2)과 제1 배선층(5)을 포함하는 수지층(6) 사이에는, 언더필 재(材)가 충진되어 있고, 당해 언더필 재로 이루어지는 언더필 층(9)이 형성되어 있다.
제2 배선층(7)은, 밀착층(7A), 스퍼터링 시드층(73)과, 전해 구리 도금층(74)을 이 순서로 갖고 있다. 제2 배선층(7)은, 수지층(6)에 형성된 비아홀(10)을 포함하는 수지층(6) 상에 비아홀(10)을 통하여 제1 배선층(5)에 접속하도록 형성되어 있다. 비아홀(10)은, 예를 들어, 수지층(6) 상에 감광성 레지스트를 포토레지스트법에 의해 패터닝하여, 제1 배선층(5)의 표면의 일부가 노출되도록 형성된 것이다. 제2 배선층(7)은, 예를 들어, 비아홀(10)의 개구부에 스퍼터링법에 의해 밀착층과 시드층을 형성하여 적층한 후에, 예를 들어 세미 애디티브법에 의해 형성된 배선이다. 또한, 제2 배선층(7)은, 적어도, 밀착층(7A)과, 스퍼터링 시드층(73)을 이 순서로 포함하고 있으면 된다.
제2 배선층(7)은, 제1 배선층(5)과 비아홀(10)의 저부(底部)에서 서로 전기적으로 접속되어 있다. 제2 배선층(7)에 있어서, 비아홀(10)의 저부에서는, 제1 배선층(5)측으로부터 티타늄층(72), 스퍼터링 시드층(73)과, 전해 구리 도금층(74)이 이 순서로 적층되어 있다. 또한, 제2 배선층(7)에 있어서, 제1 배선층(5)과 제2 배선층(7)을 절연하는 수지층(6) 상에서는, 수지층(6)측으로부터, 밀착층(7A)과, 스퍼터링 시드층(73)과, 전해 구리 도금층(74)이 이 순서로 적층되어 있다. 밀착층(7A)은, 티타늄 카바이드층(71)과, 티타늄층(72)으로 구성되어 있다.
이렇게, 제2 배선층(7)은, 티타늄 카바이드층(71)과, 티타늄층(72)과, 스퍼터링 시드층(73)과, 전해 구리 도금층(74)을 이 순서로 갖고, 비아 홀(10)을 통하여 제1 배선층(5)에 접속된 적층체로 구성되어 있다. 비아홀(10)의 저부에서는, 제1 배선층(5)과 티타늄층(72)이 서로 전기적으로 접속되도록, 제1 배선층(5) 상에, 제1 배선층(5)의 측으로부터, 티타늄층(72)과, 스퍼터링 시드층(73)과, 전해 구리 도금층(74)이 이 순서로 적층되어 있다. 비아홀(10)의 저부에서는, 제1 배선층(5) 상에 티타늄 카바이드층(71)을 개재하지 않고 직접 형성되어 있다. 한편, 비아홀(10)의 저부를 제외한 부분에서는, 제1 배선층(5)과 티타늄층(72)이 절연되도록, 수지층(6) 상에, 수지층(6) 측으로부터, 티타늄 카바이드층(71)과, 티타늄층(72)과, 스퍼터링 시드층(73)과, 전해 구리 도금층(74)이 이 순서로 적층되어 있다.
밀착층(7A)은, 수지층(6)측으로부터 티타늄 카바이드층(71)과, 티타늄층(72)을 이 순서로 갖고 있다. 밀착층(7A)은, 수지층(6) 측으로 수지층(6)과의 밀착성이 우수한 티타늄 카바이드층(71)을 갖고, 스퍼터링 시드층(73) 측으로 스퍼터링 시드층(73)과의 밀착성이 우수한 티타늄층(72)을 갖고 있다.
티타늄 카바이드층(71)은, 티타늄 카바이드(TiC) 결합층으로 형성되어 있다. 티타늄 카바이드 결합층은, 수지층(6) 상에 티타늄막이 형성된 상태에서 이온 조사(照射)에 의해 에너지를 부여함으로써, 티타늄막에 포함되는 티타늄 원소와 수지층(6)에 포함되는 카본(C) 원소가 공유 결합(이하, 티타늄 카바이드 결합이라고도 함)으로 형성된다. 티타늄 카바이드층(71)을 형성하기 위한 티타늄막의 막두께는, 2.5㎚ 이상인 것이 바람직하다. 또한, 이온 조사에 의해 조사되는 이온의 에너지는, 250eV 이상이 바람직하다. 여기에서, 티타늄 카바이드층(71)을 형성하기 위한 티타늄막이 막두께 2.5㎚의 극박막이어도 티타늄 카바이드층(71)을 형성할 수 있기 때문에, 생산성을 저하시키지 않고 티타늄 카바이드층(71)을 형성할 수 있다. 또한, 조사하는 이온의 에너지를 250eV로 함으로써, 수지층(6)의 최표면으로부터 깊이 방향으로 수㎚ 이상 이온이 침입할 수 있기 때문에, 티타늄 카바이드층(71)을 효율적으로 형성할 수 있다.
티타늄층(72)은, 티타늄(Ti)으로 형성되어 있다. 티타늄층(72)의 막두께는, 5nm 이상이어도 되고, 바람직하게는 20nm 내지 200nm이다. 티타늄층(72)은, 예를 들어, 아르곤(Ar) 분위기 하에서 티타늄 타겟을 스퍼터링하는 방법에 의해, 형성할 수 있다.
스퍼터링 시드층(73)은, 구리(Cu)로 형성되어 있다. 스퍼터링 시드층(73)은, 밀착층(7A) 상에 스퍼터링법에 의해 형성되는 층으로서, 전해 구리 도금층(74)을 형성하기 위한 시드층이다. 스퍼터링 시드층(73)의 막두께는, 50nm 이상이어도 되고, 바람직하게는 100nm 내지 300nm이다. 스퍼터링 시드층(73)은, 예를 들어, 아르곤 분위기 하에서 Cu 타겟을 스퍼터링하는 방법에 의해 형성할 수 있다. 본 실시형태에서는, 스퍼터링 시드층(73)이 밀착층(7A)을 통하여 수지층(6) 상에 형성되기 때문에, 수지층(6)과 스퍼터링 시드층(73)의 밀착성이 향상되어 있다.
전해 구리 도금층(74)은, 구리(Cu)로 형성되어 있다. 전해 구리 도금층(74)은, 스퍼터링 시드층(73)을 형성한 후에, 전해 도금에 의해 스퍼터링 시드층(73)의 상에 적층할 수 있다. 전해 구리 도금층(74)의 두께는, 5㎛ 이상이어도 되고, 바람직하게는 10㎛ 내지 50㎛이다.
이렇게, 반도체 패키지의 배선부(1)에 있어서, 제1 배선층(5)에 접속된 제2 배선층(7)이 형성되어 있다. 제2 배선층(7) 중, 밀착층(7A) 및 스퍼터링 시드층(73)은, 단일의 성막 장치인 도 2에 나타내는 본 실시형태에 따른 성막 장치를 이용하여 형성할 수 있다. 도 2는, 본 실시형태의 성막 장치를 수직 방향을 따른 면에서 절단하여 나타내는 단면도이다. 여기에서, XY 평면은 수평면에 평행한 면이고, Z축은 수직 방향에 평행한 축이라고 한다.
도 2에 나타내는 바와 같이, 본 실시형태에 따른 성막 장치는, 프로세스실(50)과, 처리부(FF1)와, 배기부(V50)와, 가스 도입부(G1)와, 유지부(60)와, 제어 장치(CR)를 갖고 있다. 처리부(FF1)는, 프로세스실(50) 내에 설치되어, 기재(S)상의 전자 부품에 접속되는 배선인 제2 배선층(7) 중, 밀착층(7A)과, 스퍼터링 시드층(73)을 형성하도록 구성되어 있다. 배기부(V50)는, 프로세스실(50) 내를 진공 배기 가능하게 구성되어 있다. 가스 도입부(G1)는, 밀착층(7A)과 스퍼터링 시드층(73)을 형성하기 위한 가스를 프로세스실(50) 내에 도입하도록 구성되어 있다. 유지부(60)는, 프로세스실(50) 내에서 기재(S)를 유지하도록 구성되어 있다. 제어 장치(CR)는, 배기부(V50), 가스 도입부(G1), 처리부(FF1) 등의 성막 장치의 각 부를 제어하도록 구성되어 있다. 또한, 본 실시형태에 의한 성막 장치는, 기재(S)가 프로세스실(50) 내의 성막 영역을 통과하도록 기재(S)를 유지한 유지부(60)를 이동시키는 구동부(도시하지 않음)와, 유지부(60)를 냉각하는 냉각부(도시하지 않음)를 갖고 있다.
처리부(FF1)는, 스퍼터링 타겟인 복수의 타겟(T1, T2)과 이온 건(I1)을 갖고, 복수의 타겟(T1, T2)과 이온 건(I1)을 지지하는 지지체(SP)를 회전시키는 회전 캐소드로 구성되어 있다. 타겟(T1)은, 예를 들어 티타늄(Ti)의 타겟으로, 기재(S)상에 형성되는 밀착층(7A)으로서 기능하는 밀착막의 재료로 구성되는 것이 바람직하다. 처리부(FF1)는, 타겟(T1)을 이용한 스퍼터링 법에 의해 예를 들어 티타늄막을 성막한다. 타겟(T2)은, 예를 들어 구리(Cu)의 타겟으로, 밀착막 상에 형성되는 스퍼터링 시드층(73)으로서 기능하는 시드막의 재료로 구성되어 있는 것이 바람직하다. 처리부(FF1)는, 타겟(T2)을 이용한 스퍼터링법에 의해 예를 들어 구리막을 성막한다. 이온 건(I1)은, 원하는 에너지로 기재(S)를 향하여 이온을 조사할 수 있도록 구성되어 있다. 처리부(FF1)는, 이온 건(I1)에 의해, 타겟 (T1)을 이용하여 성막한 예를 들어 티타늄막에 이온을 조사한다.
본 실시형태에서는, 수지층(6) 상에 티타늄막이 형성된 상태에서 이온 조사에 의해 티타늄막 및 수지층(6)에 에너지를 부여하여, 티타늄 카바이드 결합층으로 이루어지는 티타늄 카바이드층(71)을 갖는 밀착층(7A)을 형성하고, 밀착층(7A)이 우수한 밀착막으로서 기능한다. 밀착층(7A)을 성막할 때, 제어 장치(CR)는, 우선, 처리부(FF1)를 회전시켜 타겟(T1)을 기재(S)에 대향시키고, 타겟 T1을 이용한 스퍼터링법에 의해 기재(S)에 Ti막을 형성한다. 이 상태에서, 제어 장치(CR)는, 처리부(FF1)를 더 회전시켜 이온 건(I1)을 기재(S)에 대향시키고, 이온 건(I1)에 전압을 인가하여 기재(S)를 향하여 이온을 조사하고, 가스 도입부(G1)에 의해 프로세스실(50) 내에 도입한 아르곤 가스를 플라스마화한다. 그러면, 기재(S)의 수지층(6) 상에 형성된 티타늄막 및 수지층(6)에 이온 조사에 의해 에너지가 부여되고, 티타늄막에 포함되는 티타늄 원소와 수지층(6)에 포함되는 탄소 원소가 공유 결합한다. 이것에 의해, 티타늄막으로부터 티타늄 카바이드층(71)을 형성할 수 있다. 또한, 이온 건(I1)에 의한 이온 조사 시의 분위기 가스에는, 아르곤 가스 단독뿐만 아니라, 아르곤 가스에 질소나 산소 가스 등의 반응성 가스를 혼합시킨 혼합 가스를 이용해도 된다.
다음으로, 도 2에 나타내는 성막 장치를 이용하여 행하는 제2 배선층(7)을 포함하는 본 실시형태에 따른 적층체의 제조 방법에 대해 다시 도 3 내지 도 4e를 이용하여 설명한다. 도 3은, 도 2에 나타내는 성막 장치에서 행하는 본 실시형태에 의한 적층체의 제조 방법을 나타내는 흐름도이다. 도 4a 내지 도 4e는, 본 실시형태에 의한 적층체의 제조 방법을 나타내는 공정 단면도이며, 구체적으로는 반도체 패키지의 배선부의 제조 방법을 나타내는 공정 단면도이다.
본 실시형태에 의한 적층체의 제조 방법의 특징점은, 도 1에 나타내는 제2 배선층(7)을 형성할 때에, 수지층(6) 상에 티타늄막이 형성된 상태에서 티타늄막 및 수지층(6)에 이온 조사에 의해 에너지를 부여함으로써 티타늄막으로부터 티타늄 카바이드층(71)을 형성하는 것이다.
도 3에 나타내는 바와 같이, 본 실시형태에 따른 적층체의 제조 방법은, 제1 공정(스텝 S102)과, 제2 공정(스텝 S103)과, 제3 공정(스텝 S104)과, 제4 공정(스텝 S105)을 포함한다. 또한, 본 실시형태에 따른 적층체의 제조 방법은, 제1 공정(스텝 S102) 전에 에칭 공정(스텝 S101)을 포함하여도 된다.
제1 공정(스텝 S102)은, 수지층(6) 및 비아홀(10)의 저부에 티타늄막을 형성한다. 제2 공정(스텝 S103)은, 제1 공정(스텝 S102) 후에 이온 조사에 의해 제1 공정(스텝 S102)에서 형성한 티타늄막에 에너지를 부여하여 티타늄막으로부터 밀착층(7A)의 티타늄 카바이드층(71)을 형성한다. 제3 공정(스텝 S104)은, 제2 공정(스텝 S103) 후에 밀착층(7A)의 티타늄층(72)을 형성한다. 제4 공정(스텝 S105)은, 제3 공정(스텝 S104) 후에 스퍼터링 시드층(73)을 형성한다. 제1 공정(스텝 S102) 전에 실시해도 되는 에칭 공정(스텝 S101)은, 제1 공정(스텝 S102) 전에 기재(S)의 표면을 에칭하여 수지층(6)에 비아홀(10)을 형성한다.
또한, 제1 공정(스텝 S102)과 제2 공정(스텝 S103)을, 2회 이상 실시해도 된다. 제1 공정(스텝 S102)과 제2 공정(스텝 S103)을 2회 이상 반복 실시함으로써, 티타늄 카바이드층(71) 내의 티타늄과 탄소의 결합 비율을 수지층(6)측으로부터 티타늄층(72)측으로 향하여 경사적으로 변화시킬 수 있다. 즉, 수지층(6)측으로부터 티타늄층(72)측을 향하여 결합 비율을 서서히 감소시킬 수 있다. 이와 같이 티타늄 카바이드층(71) 내의 티타늄과 탄소의 결합 비율을 경사적으로 변화시킴으로써, 티타늄 카바이드층(71)의 밀착성을 향상시킬 수 있다.
상기 각 공정은, 도 2에 나타내는 기재(S)에 대하여 실시된다. 기재(S)는, 도 4a에 나타내는 바와 같이, 서포트 기판(C)과, 서포트 기판(C) 상에 예를 들어 세미 애디티브법에 의해 배선 패턴으로 패터닝되어 형성된 제1 배선층(5)과, 제1 배선층(5)을 포함하는 서포트 기판(C) 상에 형성된 수지층(6)을 갖는 기재이다. 수지층(6)에는, 패터닝되어, 제1 배선층(5)에 도달하는 비아홀(10)이 형성되어 있다. 서포트 기판(C)은, 특히 한정되는 것은 아니지만, 실리콘(Si) 기판, 유리제의 기판 및 수지제의 기판 중 어느 하나인 것이 바람직하다. 이와 같은 기재(S)를 프로세스실(50) 내에 도입하여 유지부(60)에 의해 유지한 후, 프로세스실(50) 내에 있어서 이하와 같이 각 공정이 실시된다.
우선, 스텝 S101의 에칭 공정에 있어서, 제어 장치(CR)는, 복수의 타겟 (T1, T2) 및 이온 건(I1)을 지지하는 지지체(SP)를 회전시켜 이온 건(I1)을 기재 (S)측으로 향하고, 이온 건(I1)을 기재(S)에 대향시킨다. 이어서, 제어 장치(CR)는, 가스 도입부(G1)로부터 아르곤 가스를 프로세스실(50)에 도입하여 프로세스실(50) 내의 압력이 안정화된 후에 이온 건(I1)에 전압을 인가하여, 아르곤 가스를 플라스마화한다. 이렇게 생성된 플라스마에 의해, 도 4a에 나타내는 바와 같이, 서포트 기판(C) 상의 제1 배선층(5)과, 패터닝됨과 동시에 제1 배선층(5)에 도달하는 비아홀(10)이 형성된 수지층(6)을 에칭한다. 이 에칭에 의해 기재(S)의 표면이 청정화(淸淨化)된다. 스텝 S101의 에칭 공정이 완료된 시점에서, 제어 장치(CR)는, 이온 건(I1)으로의 전압 인가를 정지한다.
이어서, 스텝 S102의 제1 공정에 있어서, 제어 장치(CR)는, 복수의 타겟(T1, T2) 및 이온 건(I1)을 지지하는 지지체(SP)를 회전시켜 타겟(T1)을 기재(S)측으로 향하고, 타겟(T1)을 기재(S)에 대향시킨다. 이어서, 제어 장치(CR)는, 프로세스실(50)의 압력이 안정화된 후에 타겟(T1)에 미리 설정된 전력을 공급하여, 아르곤 가스를 플라스마화한다. 이렇게 생성된 플라스마로 타겟(T1)을 스퍼터링함으로써, 도 4b에 나타내는 바와 같이, 수지층(6) 상 및 비아홀(10)의 저부에 노출되는 제1 배선층(5) 상에 티타늄막(P)을 성막한다.
다음으로, 스텝 S103의 제2 공정에 있어서, 제어 장치(CR)는, 복수의 타겟(T1, T2) 및 이온 건(I1)을 지지하는 지지체(SP)를 회전시켜 이온 건(I1)을 기재(S)측으로 향하고, 이온 건(I1)을 기재(S)에 대향시킨다. 이어서, 제어 장치(CR)는, 가스 도입부(G1)로부터 아르곤 가스를 도입하여 프로세스실(50) 내의 압력이 안정화된 후에 이온 건(I1)에 전압을 인가하여, 아르곤 가스를 플라스마화한다. 이렇게 이온 건(I1)에 의한 이온 조사에 의해 티타늄막(P) 및 수지층(6)에 에너지를 부여함으로써, 기재(S)의 수지층(6)의 표면을 개질하고, 티타늄막(P)에 포함되는 티타늄 원소와 수지층(6)에 포함되는 카본 원소에 티타늄 카바이드 결합을 형성시킨다. 이것에 의해, 도 4c에 나타내는 바와 같이, 밀착층(7A)의 수지층(6)에 가까운 측의 층으로서 밀착층(7A)의 일부를 구성하는 티타늄 카바이드층(71)을 티타늄막(P)으로 형성한다. 이때, 비아홀(10)의 저부에는, 이온 조사에 의해 티타늄막(P)이 에칭되어 제거되는 결과, 제1 배선층(5)이 노출된다. 또한, 티타늄 카바이드층(71)은, 티타늄막(P)의 적어도 수지층(6)측의 부분에 부분적으로 형성되면 된다.
다음으로, 스텝 S104의 제3 공정에 있어서, 제어 장치(CR)는, 복수의 타겟(T1, T2) 및 이온 건(I1)을 지지하는 지지체(SP)를 회전시켜 타겟(T1)을 기재(S)측으로 향하고, 타겟(T1)을 기재(S)에 대향시킨다. 이어서, 제어 장치(CR)는, 프로세스실(50)의 압력이 안정화된 후에 타겟(T1)에 미리 설정된 전력을 공급하여, 아르곤 가스를 플라스마화한다. 이렇게 생성된 플라스마로 타겟(T1)을 스퍼터링함으로써, 도 4d에 나타내는 바와 같이, 티타늄 카바이드층(71) 상에 밀착층(7A)의 상층으로서 밀착층(7A)의 일부를 구성하는 티타늄층(72)을 형성한다. 티타늄층(72)은, 제1 배선층(5)의 표면과 티타늄 카바이드층(71)의 표면에 형성된다.
다음으로, 스텝 S105의 제4 공정에 있어서, 제어 장치(CR)는, 복수의 타겟(T1, T2) 및 이온 건(I1)을 지지하는 지지체를 회전시켜 타겟(T2)을 기재(S)측으로 향하고, 타겟(T2)을 기재(S)에 대향시킨다. 이어서, 제어 장치(CR)는, 프로세스실(50)의 압력이 안정화된 후에 타겟(T2)에 미리 설정된 전력을 공급하여, 아르곤 가스를 플라스마화한다. 이렇게 생성된 플라스마로 타겟(T2)을 스퍼터링함으로써, 도 4e에 나타내는 바와 같이, 밀착층(7A)의 티타늄 층(72) 상에 스퍼터링 시드층(73)을 형성한다. 스퍼터링 시드층(73)은, 특히 한정되는 것은 아니지만, Cu막, CuAl 합금막 및 CuW 합금막 중 어느 하나인 것이 바람직하다. 형성해야 할 막의 종류에 따라서 타겟(T2)을 적절하게 변경할 수 있다.
이렇게, 도 2에 나타내는 성막 장치를 이용하여, 기재(S)에 대해 밀착층(7A)과 스퍼터링 시드층(73)을 형성할 수 있다.
스퍼터링 시드층(73)까지를 형성한 후, 도 2에 나타내는 성막 장치로부터 기재(S)를 취출하고, 스퍼터링 시드층(73)을 시드층으로서 전해 도금법에 의해 스퍼터링 시드층(73) 상에 전해 구리 도금층(74)을 형성할 수 있다. 이렇게, 수지층(6) 상에, 밀착층(7A)과, 스퍼터링 시드층(73)과, 전해 구리 도금층(74)을 갖는 제2 배선층(7)이 형성된다.
이상과 같이, 본 실시형태에서는, 이온 조사에 의해 수지층(6)의 표면을 개질하여, 밀착층(7A)의 티타늄층(72)을 구성하는 티타늄 원소를 포함한 티타늄 카바이드층(71)을 수지층(6)과 티타늄층(72) 사이에 형성한다. 이것에 의해, 수지층(6)과 스퍼터링 시드층(73)을 포함하는 제2 배선층(7)의 밀착성을 향상시킬 수 있다. 본 실시형태에서는, 이온 조사에 의해 에너지 부여를 행함으로써, 수지층(6)에 결합수(結合手)가 유기(誘起)되어 티타늄 원소가 수지층(6)의 카본 원소와 결합하고, 수지층(6)과 티타늄층(72) 사이에 티타늄 카바이드층(71)이 형성된다. 이와 같은 티타늄 카바이드층(71)에 의해 수지층(6)과 밀착층(7A)의 티타늄층(72)의 밀착력이 높아짐으로써, 밀착층(7A)과, 스퍼터링 시드층(73)과, 전해 구리 도금층(74)이 이 순서로 적층되어 있는 제2 배선층(7)과 수지층(6)의 밀착성을 확보할 수 있다.
이와 같이, 본 실시형태에 의하면, 티타늄 카바이드층(71)과 티타늄층(72)을 갖는 밀착층(7A)을 통하여 수지층(6) 상에 스퍼터링 시드층(73)이 형성되기 때문에, 수지층(6)과 스퍼터링 시드층(73)의 밀착성을 향상할 수 있다.
또한, 제1 배선층(5)과 제2 배선층(7)을 포함하는 수지층(6)의 필름은, 서포트 기판(C)으로부터 분리하여 도 1에 나타내는 반도체 패키지의 제조에 이용할 수 있다. 반도체 패키지의 제조를 제조할 때에는, 수지층(6)의 필름에서의 제1 배선층(5)을, 땜납(8)에 의해 프린트 배선 기판(2)의 배선(4)에 접속한다. 이어서, 프린트 배선 기판(2)과 수지층(6)의 필름 사이에 언더필재를 충진하여 언더필층(9)을 형성한다.
[제2 실시형태]
본 발명의 제2 실시형태에 따른 적층체 및 적층체의 제조 방법에 대하여 도 5를 이용하여 설명한다. 또한, 제1 실시형태에 따른 적층체 및 적층체의 제조 방법과 동일한 구성 요소에 대해서는 동일 부호를 부여하고 설명을 생략하거나 또는 간략하게 한다.
본 실시형태는, 도 2에 나타내는 성막 장치 대신에 도 5에 나타내는 성막 장치를 이용하여 밀착층(7A) 및 스퍼터링 시드층(73)을 형성하는 점에서 제1 실시형태와 다르다. 도 5는, 본 실시형태에 따른 성막 장치를 수직 방향을 따른 면에서 절단하여 나타내는 단면도이다. 여기에서, XY 평면은 수평면에 평행한 면이고, Z축은 수직 방향에 평행한 축이다.
본 실시형태에 따른 성막 장치의 기본적 구성은, 도 2에 나타내는 성막 장치와 마찬가지이다. 본 실시형태에 의한 성막 장치는, 도 5에 나타내는 바와 같이, 이온 건(I1)이 설치되어 있지 않은 한편, 유지부(60)에 유지된 기재(S)에 유지부(60)를 통하여 고주파 전압을 인가 가능하게 구성된 고주파 전원(P1)을 갖고 있는 점에서 도 2에 나타내는 성막 장치와 다르다. 고주파 전원(P1)으로서는, 출력 전압 가변의 고주파 전원을 이용할 수 있다. 또한, 본 실시형태에 의한 성막 장치에 있어서도, 스텝 S101의 에칭 공정을 실시하기 위하여 이온 건(I1)이 설치되어 있어도 된다.
도 5에 나타내는 성막 장치를 이용한 본 실시형태에 의한 적층체의 제조 방법은, 스텝 S103의 제2 공정 이외는 제1 실시형태에 의한 적층체의 제조 방법과 마찬가지이다. 스텝 S103의 제2 공정은, 기재(S)에 고주파 전압을 인가하는 방법으로도 가능하다. 본 실시형태에서는, 이하와 같이 해서 고주파 전압 인가 기구인 고주파 전원(P1)에 의해 고주파 전압을 기재(S)에 인가함으로써 스텝 S103의 제2 공정을 실시한다.
구체적으로는, 스텝 S103의 제2 공정에 있어서, 제어 장치(CR)는, 복수의 타겟(T1, T2)을 지지하는 지지체(SP)를 회전시켜, 처리부(FF1)의 타겟(T1, T2)이 설치되어 있지 않은 면이 기재(S)측을 향한다. 이어서, 제어 장치(CR)는, 고주파 전원(P1)에 의해 기재(S)에 고주파 전압을 인가하여 플라스마를 발생시키고, 기재(S)에 나타나는 자기 바이어스 전압(Vdc)에 의해 기재(S)로 플라스마에 의한 이온을 끌어들여, 스텝 S102의 제1 공정에서 형성한 티타늄막(P) 및 수지층(6)에 에너지를 부여한다. 이렇게 에너지를 부여함으로써, 기재(S)의 수지층(6)의 표면을 개질하고, 도 4c에 나타내는 제1 실시형태와 마찬가지로 밀착층(7A)의 수지층(6)에 가까운 측의 층인 티타늄 카바이드층(71)을 형성한다.
본 실시형태와 같이, 이온 건(I1)을 이용한 이온 조사 대신에, 고주파 전원(P1)에 의해 인가된 고주파 전원에 의한 이온의 인입에 의해 티타늄막(P) 및 수지층(6)에 에너지를 부여하여 티타늄 카바이드층(71)을 형성할 수도 있다.
[제3 실시형태]
본 발명의 제3 실시형태에 따른 적층체 및 적층체의 제조 방법에 대하여 도 6을 이용하여 설명한다. 또한, 제1 및 제2 실시형태에 따른 적층체 및 적층체의 제조 방법과 동일한 구성 요소에 대해서는 동일 부호를 부여하고 설명을 생략하거나 또는 간략하게 한다.
본 실시형태는, 도 2에 나타내는 성막 장치 대신에 도 6에 나타내는 성막 장치를 이용하여 밀착층(7A) 및 스퍼터링 시드층(73)을 형성하는 점에서 제1 실시형태와 다르다. 도 6은, 본 실시형태에 의한 성막 장치를 수직 방향을 따른 면에서 절단하여 나타내는 단면도이다. 여기에서, XY 평면은 수평면에 평행한 면이고, Z축은 수직 방향에 평행한 축이다.
본 실시형태에 따른 성막 장치의 기본적 구성은, 도 2에 나타내는 성막 장치와 마찬가지이다. 본 실시형태에 의한 성막 장치는, 도 6에 나타내는 바와 같이, 이온 건(I1)이 설치되어 있지 않은 한편, 유지부(60)에 유지된 기재(S)에 유지부(60)를 통하여 직류 전압을 인가 가능하게 구성된 직류 전원(P2)을 갖고 있는 점에서 도 2에 나타내는 성막 장치와 다르다. 직류 전원(P2)으로서는, 출력 전압 가변의 직류 전원을 이용할 수 있다. 또한, 본 실시형태에 의한 성막 장치에 있어서도, 스텝 S101의 에칭 공정을 실시하기 위하여 이온 건(I1)이 설치되어 있어도 된다.
도 6에 나타내는 성막 장치를 이용한 본 실시형태에 의한 적층체의 제조 방법은, 스텝 S103의 제2 공정 이외는 제1 실시형태와 마찬가지이다. 스텝 S103의 제2 공정은, 기재(S)에 부(負)의 바이어스 전압을 인가한 상태에서 티타늄막을 성막하는 방법에 의해서도 가능하다. 본 실시형태에서는, 이하와 같이 해서 직류 전압 인가 기구인 직류 전원(P2)에 의해 음의 바이어스 전압을 기재(S)에 인가한 상태에서 티타늄막을 성막함으로써 스텝 S103의 제2 공정을 실시한다.
구체적으로는, 스텝 S103의 제2 공정에 있어서, 제어 장치(CR)는, 복수의 타겟(T1, T2)을 지지하는 지지체(SP)를 회전시켜 타겟(T1)을 기재(S)측으로 향하고, 타겟(T1)을 기재(S)에 대향시킨다. 이어서, 제어 장치(CR)는, 프로세스실(50)의 압력이 안정화된 후, 직류 전원(P2)에 의해 기재(S)에 음의 바이어스 전압을 인가한 상태에서 타겟(T1)에 미리 설정된 전력을 공급하여 아르곤 가스를 플라스마화한다. 이것에 의해, 스퍼터링에 의해 티타늄막을 성막하면서, 음의 바이어스 전압에 의해 기재(S)에 플라스마에 의한 이온을 끌어당기고, 스텝 S102의 제1 공정에서 형성한 티타늄막(P) 및 수지층(6)에 에너지를 부여한다. 이렇게 에너지를 부여함으로써, 기재(S)의 수지층(6)의 표면을 개질하고, 도 4c에 나타내는 제1 실시형태와 마찬가지로 밀착층(7A)의 수지층(6)에 가까운 측의 층인 티타늄 카바이드층(71)을 형성한다. 여기에서, 직류 전원(P2)에 의해 기재(S)에 인가하는 바이어스 전압은, 직류 펄스 바이어스 전압인 것이 바람직하다. 기판(S)에 인가하는 음의 바이어스 전압은, 일정하여도 되고, 시간 경과에 따라서 단계적으로 변화시켜도 된다.
본 실시형태에 의하면, 이온 건(I1) 및 고주파 전원(P1) 중 어느 것도 갖지 않는 성막 장치이어도 티타늄 카바이드층(71)을 형성할 수 있다.
[제4 실시형태]
본 발명의 제4 실시형태에 따라 적층체 및 적층체의 제조 방법에 대하여 설명한다. 또한, 제1 내지 제3 실시형태에 따른 적층체 및 적층체의 제조 방법과 동일한 구성 요소에 대하서는 동일 부호를 부여하고 설명을 생략하거나 또는 간략하게 한다.
스텝 S102의 제1 공정과 스텝 S103의 제2 공정은, 동시에 실시하는 것도 가능하다. 본 실시형태에 의한 적층체의 제조 방법은, 도 6에 나타내는 성막 장치를 이용하여, 이하와 같이 해서 스텝 S102의 제1 공정과 스텝 S103의 제2 공정을 동시에 실시한다.
구체적으로는, 스텝 S102의 제1 공정과 스텝 S103의 제2 공정을 동시에 실시함에 있어서, 제어 장치(CR)는, 복수의 타겟(T1, T2)을 지지하는 지지체(SP)를 회전시켜 타겟(T1)을 기재(S)측으로 향하고, 타겟(T1)을 기재(S)에 대향시킨다. 이어서, 제어 장치(CR)는, 프로세스실(50)의 압력이 안정화된 후, 직류 전원(P2)에 의해 기재(S)에 음의 바이어스 전압을 인가한 상태에서 타겟(T1)에 미리 설정된 전력을 공급하여 아르곤 가스를 플라스마화한다. 음의 바이어스 전압에 의해 이온 조사에 의한 에너지가 부여되면서 티타늄막이 성막되기 때문에, 티타늄막에 포함되는 티타늄 원소와 수지층(6)에 포함되는 카본 원소가 공유 결합한다. 이렇게 에너지를 부여하면서 티타늄막을 성막함으로써, 기재(S)의 수지층(6)의 표면을 개질하고, 도 4c에 나타내는 제1 실시형태와 마찬가지로 밀착층(7A)의 수지층(6)에 가까운 측의 층인 티타늄 카바이드층(71)을 형성한다. 여기에서, 직류 전원(P2)에 의해 기재(S)에 인가하는 바이어스 전압은, 직류 펄스 바이어스 전압인 것이 바람직하다. 기판(S)에 인가하는 음의 바이어스 전압은, 일정하여도 되고, 시간 경과에 따라서 단계적으로 변화시켜도 된다.
본 실시형태에 의하면, 스텝 S102의 제1 공정과 스텝 S103의 제2 공정을 동시에 행함으로써, 생산성의 향상을 도모하고, 또한, 이온 건(I1) 및 고주파 전원(P1) 중 어느 것도 갖지 않는 성막 장치이어도 티타늄 카바이드층(71)을 형성할 수 있다.
이하, 본 발명의 실시예에 대하여 도 7 내지 도 9를 이용하여 설명한다.
수지층과 밀착막의 계면(界面)의 결합 상태를 X선 광전자 분광 장치(SSX-100, Surface Science Instruments사제)에 의해 측정했다. 측정은 비(非)파괴로 행하고, X선원은, AlKα(1487eV), 광전자의 검출 깊이가 최대가 되도록 시료대와 분석기 각도가 90도가 되도록 배치했다. 측정용 시료는, 도 3에 나타내는 성막 플로 중, 스텝 S103의 제2 공정까지, 즉, 스텝 S101의 에칭 공정과, 스텝 S102의 제1 공정과, 제1 실시형태에 의한 방법에서의 스텝 S103의 제2 공정을 실시하여 제작했다. 스텝 S102의 제1 공정에서는 티타늄막을 3㎚ 성막했다. 또한, 스텝 S103의 제2 공정을 실시하지 않은 시료를 비교용으로 제작했다. 또한, X선 광전자 분광법은, 발생한 광전자가 시료 내부에서 비탄성 산란을 받기 때문에, 티타늄막의 막두께가 두꺼우면 수지층과 밀착막의 계면을 분석할 수 없다. 이 때문에, 티타늄막의 막두께가 10㎚ 이하가 되도록 시료를 제작했다.
도 7은, 상기 X선 광전자 분광법의 측정으로 얻어진 C1s 스펙트럼의 일례, 도 8은 Ti2p 스펙트럼의 일례를 나타내는 도면이다. 도 7 및 도 8의 횡축은, 측정 전자의 원자핵에 대한 결합 에너지, 종축은 방출 광전자의 강도를 나타내고 있다. 도 7 및 도 8 중, 실선의 스펙트럼은 스텝 S103의 제2 공정까지를 실시한 측정용 시료에 대한 측정 결과의 예를 나타내고, 파선의 스펙트럼은 스텝 S103의 제2 공정을 실시하지 않는 비교용 시료에 대한 측정 결과의 예를 나타내고 있다. 원소는, 근접 원자와의 결합 상태에 따라 결합 에너지가 다르다. 이 때문에, 결합 에너지에 의해 결합 상태에 관한 정보를 얻을 수 있다.
우선, 도 7에 나타내는 C1s 스펙트럼을 비교하면, 제1 공정에서 형성한 수지층 상의 티타늄 박막에 제2 공정에서 이온 조사를 행한 측정용 시료에서는, 이온 조사가 없는 비교용 시료에서는 관찰되지 않은 282.0eV 부근에 피크가 검출되고 있다. 다음으로, 도 8에 나타내는 Ti2p 스펙트럼을 비교하면, 제1 공정에서 형성한 수지층 상의 티타늄 박막에 제2 공정에서 이온 조사를 행한 측정용 시료에서는, 이온 조사가 없는 비교용 시료에서는 관찰되지 않은 455.0eV 부근에 피크가 검출되어 있다.
이 도 7의 C1s 스펙트럼의 282.0ev 부근의 피크와, 도 8의 Ti2p 스펙트럼의 455.0ev 부근의 피크는, 각각 탄소와 티타늄이 결합하고 있는 티타늄 카바이드 결합에 기인하는 피크이다. 도 7 및 도 8에 나타내는 측정 결과에 있어서, 티타늄 카바이드 결합에 기인하는 결합 에너지의 피크가 검출되어, 티타늄 카바이드 결합이 형성되어 있는 것을 확인할 수 있었다.
다음으로, 제1 실시형태의 방법에 의해 수지층 상의 티타늄 박막에 이온 조사를 행했을 때의 티타늄 박막의 막두께와 이온 조사 시간마다에서의 티타늄 카바이드 결합의 형성의 유무에 대하여 조사한 결과를 표 1에 나타낸다. 티타늄 카바이드 결합의 형성의 유무는, X선 광전자 분광법에 의해 확인했다.
[표 1]
Figure pct00001
표 1에 나타내는 바와 같이, 티타늄막 성막 후에 이온 조사를 행하지 않는 경우에는 티타늄 카바이드 결합이 형성되어 있지 않은 데 반해, 제1 공정에서 형성한 수지층 상의 티타늄 박막에 이온 조사를 행함으로써 티타늄 카바이드 결합이 형성된다는 결과가 얻어졌다. 또한, 티타늄 박막의 막두께가 2.5㎚ 이상이면, 이온 조사를 행했을 경우, 티타늄 카바이드 결합이 형성되는 것을 확인했다.
다음으로, 제1 실시형태의 방법에 의해 수지층 상에 형성된 막두께 5㎚의 티타늄 박막에 이온 조사를 행했을 때의 이온 에너지마다에서의 티타늄 카바이드 결합의 형성의 유무에 대해 알아낸 결과를 표 2에 나타낸다.
[표 2]
Figure pct00002
표 2에 나타내는 바와 같이, 수지층 상의 티타늄 박막에 이온 조사를 행함으로써 티타늄 카바이드 결합이 형성된다는 결과가 얻어졌다.
다음으로, 실시예 1 내지 4에서 얻어진 적층체 및 비교예에서 얻어진 적층체에 대하여, 박리 강도를 측정한 결과를 도 9에 나타낸다. 도 9는, 실시예 1 내지 4에서 얻어진 적층체 및 비교예에서 얻어진 적층체에 대하여 측정된 박리 강도를 나타내는 그래프이다.
실시예 1에서 얻어진 적층체는, 제1 실시형태로 얻어진 적층체이다. 실시예 2에서 얻어진 적층체는, 제2 실시형태로 얻어진 적층체이다. 실시예 3에서 얻어진 적층체는, 제3 실시형태로 얻어진 적층체이다. 실시예 4에서 얻어진 적층체는, 제4 실시형태로 얻어진 적층체이다. 각 실시예에 있어서, 수지층(6)으로서는, 감광성 폴리이미드 수지층을 사용했다.
비교예에서 얻어진 적층체는, 스텝 S102의 제1 공정과 스텝 S103의 제2 공정을 행하지 않은 점 이외는, 실시예 1에서 얻어진 적층체와 마찬가지이다. 비교예에서는, 스텝 S102의 제1 공정과 스텝 S103의 제2 공정을 행하지 않고, 대신에 스텝 S104의 제3 공정 전에 아르곤 분위기 하에서 탄화 티타늄 타겟을 스퍼터링하는 방법에 의해 티타늄 카바이드층을 형성했다.
박리 강도의 측정에서는, 필 시험기(오토그래프 AG-100kNXplus, 시마즈 세이사꾸쇼제)를 이용하여 90도 박리 시험을 행했다. 90도 박리 시험에서는, 밀착층(7A)과, 스퍼터링 시드층(73)과, 전해 구리 도금층(74)이 이 순서로 적층되어 있는 제2 배선층(7)과 수지층(6)을 박리했을 때의 박리 강도를 측정했다. 또한, 90도 박리 시험은, 시험실 온도 23±2도, 시험실 습도 50±5% RH 중에서 행하고, 시험 속도는 10mm/분으로 했다. 도 9에는, 실시예 1 내지 4 및 비교예에서 얻어진 적층체의 박리 강도를 정규화하여 나타낸다.
도 9에 나타낸 바와 같이, 실시예 1 내지 4의 적층체에 대하여 측정된 박리 강도는, 비교예의 적층체에 대하여 측정된 박리 강도에 대해 1.35배 내지 1.5배 높아지는 것을 알았다. 본 발명의 적용에 의해, 층간 절연막인 수지층과 시드층의 밀착성을 향상시킬 수 있는 것이 확인되었다.
[변형 실시형태]
이상, 본 발명의 바람직한 제1 내지 제4 실시형태에 대하여 설명했지만, 본 발명은, 이들 제1 내지 제4 실시형태에 한정되는 것은 아니며, 그 요지의 범위 내에서 여러 가지 변형 및 변경이 가능하다.
예를 들어, 상기 제1 내지 제4 실시형태에서는, 밀착층(7A)이 Ti를 포함하는 층인 경우를 예로 설명했지만, 밀착층(7A)은 Ti를 포함하는 층에 한정되는 것은 아니다. 밀착층(7A)으로서는, 예를 들어, Cu 시드층과 층간 절연막 등의 수지층 사이의 밀착막으로서 이용되는 Ta, Ni, Cr, TiN, Ti 합금, Ta 합금, Ni 합금, Cr 합금 등을 포함하는 층을 이용할 수도 있다. 이 경우, 밀착층(7A)은, TaC층과 Ta층, NiC층과 Ni층, CrC층과 Cr층, TiNC층과 TiN층, Ti합금-C층과 Ti합금층, Ta합금-C층과 Ta합금 층, Ni 합금-C층과 Ni 합금층, Cr 합금-C층과 Cr 합금층 등의 수지층(6)측에 금속 카바이드층을 갖는 적층체 등으로 할 수 있다. 금속 카바이드층은, 상기 각 제1 내지 제4 형태에 따른 티타늄 카바이드층(71)과 마찬가지로 형성할 수 있다.
또한, 상기 제1 내지 제4 실시형태에서는, 스퍼터링 시드층(73)이 Cu 층인 경우를 예로 설명했지만, 스퍼터링 시드층(73)은 Cu층에 한정되는 것은 아니다. 스퍼터링 시드층(73)으로서는, 예를 들어, CuAl 합금층, CuW 합금층 등의 Cu를 포함하는 합금층을 이용할 수도 있다.
또한, 상기 제1 내지 제4 실시형태에서는, 수지층(6)이, 반도체 패키지의 배선부(1)의 층간 절연막으로서 기능하는 절연 수지층인 경우를 예로 설명했지만, 수지층(6)은, 반도체 패키지의 배선부(1)의 층간 절연막으로서 기능하는 절연 수지층에 한정되는 것은 아니다. 수지층(6)은, 예를 들어, 프린트 기판으로서 이용되는 수지 기판, 구체적으로는, 유리 에폭시 기판, 불소 수지 기판, 폴리이미드 필름 등이어도 된다. 이 경우, 적층체는, 수지층(6)으로서의 수지 기판과, 밀착층(7A)과, 스퍼터링 시드층(73)을 이 순서로 갖는 것으로 할 수 있다.

Claims (14)

  1. 제1 배선층과, 수지층과, 제2 배선층을 이 순서로 갖고,
    상기 제2 배선층은, 적어도, 밀착층과, 시드층을 이 순서로 포함하는 적층체.
  2. 제1항에 있어서,
    상기 밀착층은, 티타늄 카바이드층과, 티타늄층을 이 순서로 갖는 적층체.
  3. 제2항에 있어서,
    상기 수지층에는, 상기 제1 배선층에 도달하는 비아홀이 형성되어 있고,
    상기 비아홀의 저부에서는, 상기 제1 배선층과 상기 티타늄층이 서로 전기적으로 접속되도록, 상기 제1 배선층 상에, 상기 제1 배선층의 측으로부터, 상기 티타늄층과, 상기 시드층이 순서로 적층되어 있고,
    상기 비아홀의 상기 저부를 제외한 부분에서는, 상기 제1 배선층과 상기 티타늄층이 절연되도록, 상기 수지층 상에, 상기 수지층 측으로부터, 상기 티타늄 카바이드층과, 상기 티타늄층과, 상기 시드층이, 이 순서로 적층되어 있는 적층체.
  4. 수지층 상에 티타늄막을 형성하는 제1 공정과,
    상기 제1 공정　후, 상기 티타늄막에 에너지를 부여하여 밀착층의 일부를 구성하는 티타늄 카바이드층을 형성하는 제2 공정과,
    상기 제2 공정　후, 상기 티타늄 카바이드층 상에 상기 밀착층의 일부를 구성하는 티타늄층을 형성하는 제3 공정과,
    상기 제3 공정　후, 상기 티타늄층 상에 시드층을 형성하는 제4 공정
    을 갖는 적층체의 제조 방법.
  5. 제4항에 있어서,
    상기 제2 공정은, 상기 수지층 상에 상기 티타늄막이 형성된 상태에서 이온 조사에 의해 상기 티타늄막에 상기 에너지를 부여하고, 상기 티타늄막으로부터 상기 티타늄 카바이드층을 형성하는 적층체의 제조 방법.
  6. 제4항에 있어서,
    상기 제2 공정은, 상기 수지층이 형성된 기재에 고주파 전압을 인가하여 플라스마를 발생시키고, 상기 기재에 나타나는 자기 바이어스 전압에 의해 이온을 끌어들여, 상기 티타늄막에 상기 에너지를 부여하고, 상기 티타늄막으로부터 상기 티타늄 카바이드층을 형성하는 적층체의 제조 방법.
  7. 제4항에 있어서,
    상기 제2 공정은, 상기 수지층이 형성된 기재에 음의 바이어스 전압을 인가하고, 음의 바이어스 전압에 의해 이온을 끌어들여, 상기 티타늄막에 상기 에너지를 부여하고, 상기 티타늄막으로부터 상기 티타늄 카바이드층을 형성하는 적층체의 제조 방법.
  8. 제4항에 있어서,
    상기 수지층이 형성된 기재에 음의 바이어스 전압을 인가하고, 상기 음의 바이어스 전압에 의해 이온 조사에 의한 상기 에너지를 부여하면서 상기 티타늄막을 성막하면서, 상기 티타늄 카바이드층을 형성하여, 상기 제1 공정과 상기 제2 공정을 동시에 실시하는 적층체의 제조 방법.
  9. 제4항 내지 제8항 중 어느 한 항에 있어서,
    상기 제2 공정은, 상기 티타늄막에 상기 에너지를 부여함으로써 상기 수지층의 표면을 개질하고, 상기 티타늄막의 적어도 상기 수지층의 측 부분에 상기 티타늄 카바이드층을 형성하는 적층체의 제조 방법.
  10. 제4항 내지 제9항 중 어느 한 항에 있어서,
    상기 제1 공정의 전에, 제1 배선층과, 상기 제1 배선층에 도달하는 비아홀이 형성된 상기 수지층을 에칭하는 에칭 공정을 갖는 적층체의 제조 방법.
  11. 제10항에 있어서,
    상기 제1 공정은, 상기 제1 배선층 상과 상기 수지층 상에 상기 티타늄막을 형성하는 적층체의 제조 방법.
  12. 제11항에 있어서,
    상기 제3 공정은, 상기 제1 배선층의 표면과 상기 티타늄 카바이드층의 표면에 상기 티타늄층을 형성하는 적층체의 제조 방법.
  13. 제1 배선층과, 수지층과, 제2 배선층을 이 순서로 갖고,
    상기 제2 배선층은, 밀착층과, 시드층을 이 순서로 포함하고,
    상기 밀착층은, 티타늄 카바이드층과, 티타늄층을 이 순서로 갖고,
    상기 티타늄 카바이드층은, 상기 수지층 상에 형성된 티타늄막에 에너지를 부여하여 형성된 층인 적층체.
  14. 제13항에 있어서,
    상기 수지층에는, 상기 제1 배선층에 도달하는 비아홀이 형성되어 있고,
    상기 비아홀의 저부에서는, 상기 제1 배선층과 상기 티타늄층이 서로 전기적으로 접속되도록, 상기 제1 배선층 상에, 상기 제1 배선층의 측으로부터, 상기 티타늄층과, 상기 시드층이 이 순서로 적층되어 있고,
    상기 비아홀의 상기 저부를 제외한 부분에서는, 상기 제1 배선층과 상기 티타늄층이 절연되도록, 상기 수지층 상에, 상기 수지층 측으로부터, 상기 티타늄 카바이드층과, 상기 티타늄층과, 상기 시드층이, 이 순서로 적층되어 있는 적층체.
KR1020237006932A 2021-05-18 2021-05-18 적층체 및 적층체의 제조 방법 KR20230042748A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/018766 WO2022244095A1 (ja) 2021-05-18 2021-05-18 積層体及び積層体の製造方法

Publications (1)

Publication Number Publication Date
KR20230042748A true KR20230042748A (ko) 2023-03-29

Family

ID=84141384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237006932A KR20230042748A (ko) 2021-05-18 2021-05-18 적층체 및 적층체의 제조 방법

Country Status (6)

Country Link
US (1) US20230187338A1 (ko)
JP (1) JP7200436B1 (ko)
KR (1) KR20230042748A (ko)
CN (1) CN115989578A (ko)
TW (2) TW202349577A (ko)
WO (1) WO2022244095A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008105535A1 (ja) 2007-03-01 2008-09-04 Nec Corporation 半導体装置及びその製造方法
JP2009010276A (ja) 2007-06-29 2009-01-15 C Uyemura & Co Ltd 配線基板の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW413848B (en) * 1998-01-10 2000-12-01 Tokyo Electron Ltd Semiconductor device with insulation film made of fluorine added-carbon film and method of manufacturing the same
JP4355039B2 (ja) * 1998-05-07 2009-10-28 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
JP3057077B1 (ja) * 1999-03-08 2000-06-26 シチズン時計株式会社 樹脂成形用金型および樹脂成形用金型への硬質被膜形成方法
JP2003218516A (ja) * 2002-01-23 2003-07-31 Shinko Electric Ind Co Ltd 配線基板の製造方法
WO2014185301A1 (ja) * 2013-05-13 2014-11-20 株式会社アルバック 搭載装置、その製造方法、その製造方法に用いるスパッタリングターゲット
JP6432280B2 (ja) * 2014-10-24 2018-12-05 日亜化学工業株式会社 発光装置の製造方法
US10658234B2 (en) * 2016-07-29 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Formation method of interconnection structure of semiconductor device
JP2019129172A (ja) * 2018-01-22 2019-08-01 富士通株式会社 回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法
US10515848B1 (en) * 2018-08-01 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US10879224B2 (en) * 2018-10-30 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure, die and method of manufacturing the same
US20200312768A1 (en) * 2019-03-27 2020-10-01 Intel Corporation Controlled organic layers to enhance adhesion to organic dielectrics and process for forming such
US11387191B2 (en) * 2019-07-18 2022-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008105535A1 (ja) 2007-03-01 2008-09-04 Nec Corporation 半導体装置及びその製造方法
JP2009010276A (ja) 2007-06-29 2009-01-15 C Uyemura & Co Ltd 配線基板の製造方法

Also Published As

Publication number Publication date
WO2022244095A1 (ja) 2022-11-24
JP7200436B1 (ja) 2023-01-06
TW202349577A (zh) 2023-12-16
CN115989578A (zh) 2023-04-18
TWI825647B (zh) 2023-12-11
US20230187338A1 (en) 2023-06-15
JPWO2022244095A1 (ko) 2022-11-24
TW202310212A (zh) 2023-03-01

Similar Documents

Publication Publication Date Title
US8981234B2 (en) Wiring board and method of manufacturing the same
TWM254863U (en) Multi-layer wiring board
KR20050010032A (ko) 플렉시블 프린트 회로 기판 및 그 제조 방법
TW200904291A (en) Laminated wiring board and method for manufacturing the same
US7507434B2 (en) Method and apparatus for laminating a flexible printed circuit board
KR20060041609A (ko) 금속화 폴리이미드필름 및 그 제조방법
US20220361341A1 (en) Method of producing printed circuit boards and printed circuit boards produced in accordance with the method
US20130033671A1 (en) Liquid crystal polymer (lcp) surface layer adhesion enhancement
JP2004327931A (ja) 金属被膜ポリイミド基板及びその製造方法
KR100951940B1 (ko) 연성인쇄회로기판의 제조방법
KR20230042748A (ko) 적층체 및 적층체의 제조 방법
KR20070044165A (ko) Ｃｃｌ 베이스 필름 및 이를 이용한 전자부품 실장용캐리어 테이프 제조 방법
JP2004162098A (ja) 樹脂金属積層構造体およびその製造方法
JP5935186B2 (ja) 配線基板
JP2000068653A (ja) 多層基板のスミア除去方法
JP2000216521A (ja) 配線基板の製造方法及びそれを用いた配線基板
JP2004311590A (ja) 金属被膜ポリイミド基板
JP7298786B2 (ja) プリント配線基板用積層体および多層プリント配線基板用接合体
KR101206882B1 (ko) 이온빔 믹싱층을 포함하는 금속 인쇄 배선 회로기판 및 이의 제조방법
JP2007217778A (ja) プラズマ処理法、銅張積層板の製造法、プリント配線基板の製造法、銅張積層板、プリント配線基板
JP2010021539A (ja) スルーホール付多層プリント基板の製造方法、プリント基板及び多層プリント基板を形成する減圧オートクレーブ装置
JP2008118105A (ja) イオンガン処理方法、ならびにそれを用いて作製された銅張積層板およびプリント配線基板
JP2023125866A (ja) 電子基板処理方法、電子基板処理装置
TW202318935A (zh) 製造印刷電路板的方法及印刷電路板
JP2023112533A (ja) 配線基板の製造方法