TW202318935A - 製造印刷電路板的方法及印刷電路板 - Google Patents

製造印刷電路板的方法及印刷電路板 Download PDF

Info

Publication number
TW202318935A
TW202318935A TW111134194A TW111134194A TW202318935A TW 202318935 A TW202318935 A TW 202318935A TW 111134194 A TW111134194 A TW 111134194A TW 111134194 A TW111134194 A TW 111134194A TW 202318935 A TW202318935 A TW 202318935A
Authority
TW
Taiwan
Prior art keywords
substrate side
resist layer
sub
printed circuit
metallization
Prior art date
Application number
TW111134194A
Other languages
English (en)
Inventor
克利司堤恩 史密德
Original Assignee
德商吉伯史密德公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 德商吉伯史密德公司 filed Critical 德商吉伯史密德公司
Publication of TW202318935A publication Critical patent/TW202318935A/zh

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0041Etching of the substrate by chemical or physical means by plasma etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0209Inorganic, non-metallic particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0376Flush conductors, i.e. flush with the surface of the printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025Abrading, e.g. grinding or sand blasting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09Treatments involving charged particles
    • H05K2203/095Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

為製造具有金屬導體結構之印刷電路板,提供呈片材或板形式之基底基板,其具有第一基板側及第二基板側,該基底基板至少部分地由非導電有機聚合物材料組成。在用抗蝕層覆蓋該第一基板側後,在選定區域中移除該抗蝕層,以便該第一基板側被劃分為至少一第一子區域及至少一第二子區域,其中在該第一子區域中,該第一基板側仍經覆蓋有該抗蝕層,及在該第二子區域中,該第一基板側不含該抗蝕層。在該至少一個第二子區域中移除該抗蝕層後,使該第一基板側承受電漿,藉助該電漿移除在該至少一個第二子區域中之該聚合物材料以形成至少一個凹槽。隨後,將該第一基板側金屬化及將該第一基板側平坦化,以移除在該第一子區域中存在之任何金屬化,且保留經形成之至少一個凹槽。

Description

製造印刷電路板的方法及印刷電路板
下文所描述之發明係關於製造印刷電路板之一種方法,且係關於根據該方法製造之印刷電路板。
印刷電路板(PCB)用作電子組件之載體,且確保其電子接觸。幾乎各電子器件含有一或多個印刷電路板。
印刷電路板始終包括非導電基底基板,且該基底具有在至少一個基底側之導體軌道結構(簡稱:導體結構),用於該等電子組件之電力接觸。大體上,用於印刷電路板之基底基板由纖維增強塑膠、塑膠片材或硬紙製成。該導體軌道通常由諸如銅等金屬製成。
在最簡單的情況下,僅基底基板之側具有導體結構。然而,對於更複雜之電路,通常需要一個以上導體層,然後需要多層板(MLB)。在該等情況下,例如,導體層之兩側可經提供有導體結構,或可組合數個基底基板,各基底具有導體層,以形成MLB。較佳地,在兩側上具有導體結構之基底基板亦可形成用於多層結構之基底。各種導體軌道層級之導體軌道可藉由通孔電力地經互連。為此,可在該基底基板上鑽孔,且孔壁可經金屬化。
減除式地在多級光刻程序中使用光阻劑(簡而言之:抗蝕層)經典地實行基底基板上之導體結構之形成,其在顯影劑溶液中之溶解度會受到輻射(較佳地為UV輻射)的影響。在常見程序中,金屬層(通常為銅層)經形成於基底基板上形成且經覆蓋有光阻劑。例如,光阻劑可經層壓至金屬層上。隨後,光阻劑在曝露步驟中經曝露於上述輻射,其中藉由曝露面罩保護該層之子區域免受輻射曝露。根據所使用之光阻劑及顯影劑溶液,在此曝光步驟後,光阻劑之曝露子區域抑或未曝露子區域在顯影劑溶劑中為可溶解的,且可在後續步驟中被移除(抗蝕層剝離)。在此後續步驟(顯影步驟)中,曝露基底基板上金屬層之子區域,在其他後續步驟(蝕刻步驟)中可藉由濕化學方法移除該子區域。在隨後完全去移除抗蝕層後殘留的金屬層形成所需之導體結構。若必要,可在沈積步驟中加強此點,例如藉由適合金屬之電沈積。
根據此經典方法產生之導體軌跡經定位於基底基板之表面上。此在MLB之製造中係不利的。若經提供有導體軌道之基底基板之表面與其他基底基板接觸,則通常隨後需要控制及校正,因在壓制期間出現之壓力及溫度會導致偏差。具體而言,基底基板之表面上之導體軌道曝露於此類應力。基板上軌道之間距及尺寸越小,大體上對控制及校正之對應需求就越大,例如對現有阻抗及訊號速度之要求。
根據申請案號為102020209767.4之尚未公佈之德國專利申請案,已知一種用於製造具有金屬導體結構之印刷電路板之方法,該方法解決此問題。根據程序,本發明係關於一種呈箔或板形式之基底基板,其具有第一及第二基底側,其至少部分地由非導電有機聚合物材料所組成,且其中第一基底側經覆蓋有覆蓋金屬層。為移除選定區域中之覆蓋金屬層,鈦或氧化鋅之遮罩層經施加至覆蓋金屬層,然後藉由雷射在區域中被移除,使得將第一基板側被劃分為第一子區域(其中第一基板側僅經覆蓋有覆蓋金屬層)及至少一個第二子區域(其中第一基板側經覆蓋有覆蓋金屬層及遮罩層)。在移除在至少一個第一子區域中之覆蓋金屬層後,第一基板側承受電漿,藉助電漿移除在至少一個子區域中之聚合物材料,形成至少一個凹槽。所產生之至少一個凹槽經填充有填充金屬,然後在至少一個第二子區域中完全移除覆蓋金屬層及遮罩層,以形成所需之導體結構。
此程序之缺點係,在電漿處理期間金屬離子從遮罩層中溶解,且可經沈積於產生之凹槽中。此可導致非所要之影響。
[問題及解決方案]
本發明係基於開發用於製造印刷電路板之程序之任務,使用該程序可避免或至少減少所描述之問題。
為解決此問題,本發明提出了具有技術方案1之特徵之方法。本發明之其他實施例係附屬技術方案之主題。如技術方案7之印刷電路板亦經包含於本發明中。特此藉由引用將所有申請專利範圍之措辭被納入說明書中。
根據本發明用於製造具有金屬導體結構之印刷電路板之方法始終包括以下步驟a至f: a. 提供片材或板作為基底基板,其具有第一基板側及第二基板側,且至少部分地由非導電有機聚合物材料組成, b. 用抗蝕層覆蓋該第一基板側, c. 在選定區域中移除該抗蝕層,使得該第一基板側被劃分為至少一第一子區域及至少一第二子區域,其中在該第一子區域中,該第一基板側仍經覆蓋有該抗蝕層;及在該第二子區域中,該第一基板側不含該抗蝕層, d. 在選定區域中移除在該至少一個第二子區域中之該抗蝕層後,將電漿施加至該第一基板側,藉由此舉移除在該至少一個子區域中之該聚合物材料以形成至少一個長形通道狀凹槽, e. 將金屬化施加至該第一基板側;較佳地包含該第一子區域及該經形成之至少一個凹槽,及 f. 將該第一基板側平坦化,視情況地移除在該第一子區域中之該金屬化,且保存所形成之至少一個長形通道狀凹槽, 其中 g. 該抗蝕層為由可藉由雷射移除之聚合物材料製成之光阻劑或抗蝕層, h. 藉由在步驟d中之該電漿處理完全地或至少幾乎完全地移除在該第一子區域中之該抗蝕層,及 i. 該抗蝕層被施加至該第一基板,其厚度確保在藉由在該第一子區域中之該電漿對該第一基板側進行顯著消融前,達成在步驟d中之長形通道狀凹槽之所需深度。
與該程序相關聯之優勢係顯著的。根據本發明,金屬光罩層之使用經旁通,因此在待經形成之凹槽中之金屬離子沈積之問題不會出現。完全消除用於形成及移除遮罩層之步驟。此外,在金屬化期間不需要遮罩,因在隨後之平坦化期間,亦可移除至少一個凹槽外側之金屬化區域。
至少一個凹槽可為孔或點狀凹槽,或長形通道狀凹槽,其中可形成金屬導體。
在上述之上下文中,術語「幾乎」應被理解為,在電漿處理後,在蝕刻程序開始前抗蝕層具有小於其原始厚度之10%,及/或在電漿處理後不再完全覆蓋第一子區域。
至少一個凹槽較佳地具有在5µm至60µm之間之深度。長形凹槽較佳地具有在1µm至100µm之間之寬度。
在本發明之較佳其他實施例中,該方法額外地包括以下特徵a及b中之至少一者: a. 抗蝕層經施加至厚度,該厚度足以使當電漿經施加至在第一子區域中之第一基底側時,該抗蝕層保護該第一基底側面免受電漿之消融。 b.抗蝕層經施加至厚度,該厚度與細長通道狀凹槽之所需深度匹配,比率在1.4:1至0.6:1之間。
電漿處理不僅移除基底基板之聚合物材料。相反,抗蝕層亦會受到與基底基板平行之電漿之侵蝕。根據本發明,因此,抗蝕層較佳地用作犧牲材料,此使得在沒有金屬遮罩層之情況下更容易運行電漿程序。
基地基板之聚合物材料較佳地為熱塑性聚合物材料,較佳地係選自包括聚醯亞胺(純聚醯亞胺抑或聚醯亞胺樹脂與環氧樹脂之混合物)、聚醯胺、鐵氟龍(Teflon)、聚酯、聚苯硫醚、聚甲醛、聚醚酮、氰酸酯,及雙馬來醯亞胺、環氧樹脂、丙烯酸酯、PPE (聚苯醚)之混合物組成之群組。
特別較佳地的係,基底基板係由聚合物材料,特別是該聚合物材料之者製成之片材或板。
可選擇抗蝕層之厚度,使得幾乎完全地或完全地移除抗蝕層。在第一基板側之後續平坦化期間,亦可移除第一子區域中被電漿輕微侵蝕之殘餘抗蝕層或第一基板側之表面。然而,最好在整個電漿處理期間,藉由抗蝕層覆蓋及保護第一子區域。
因此,較佳地,依據至少一個凹槽之所需深度選擇抗蝕層之厚度,以此方式,當達到所需之蝕刻深度時,抗蝕層仍然存在於表面上。
通常,抗蝕層經施加至範圍在8µm至150µm之間之厚度。
據此,在較佳其他實施例中,該方法之特徵在於以下特徵a: a. 在電漿處理後,立即執行第一基板側之金屬化,較佳地包含第一子區域及經形成之至少一個凹槽(即,無需事先對抗蝕層進行濕化學移除)。
在本例中,「立即」應被理解為在未事先移除抗蝕層之情況下進行金屬化。
如有必要,以常見方式(通常藉由濕化學方法)移除殘餘物。
相對於抗蝕層,根據本發明之程序較佳地具有以下特徵a及b中之至少一者: a. 將抗蝕層曝露於輻射中,以便在選定區域中移除抗蝕層,然後移除經曝露或未經曝露之子區域。 b. 藉由在第二子區域中之雷射消融移除抗蝕層。 較佳地,前述特徵a及b較佳地彼此結合地經實現。
原則上,可使用印刷電路板生產中已知之所有有機光阻劑作為光阻劑。該等有機光阻劑對電漿之敏感性可能不同,即其可藉由電漿以不同速率經消融。然而,可容易地通過實驗確定移除速率,因此很容易相應地調整抗蝕層之厚度。
若藉由雷射消融移除某些區域中之抗蝕層,則在本發明之背景中最好從非光敏聚合物形成抗蝕層。由聚醯胺或環氧樹脂製成之抗蝕層特別適用於此種情況。然而,原則上,所有可藉由雷射從表面移除之聚合物材料都係適合的。
藉由雷射消融移除聚合物層係現時最先進之技術,無需其他解釋。
在較佳其他實施例中,根據本發明之方法經特徵化具有以下特徵a: a. 金屬化後,藉由電鍍在至少一個凹槽中形成導體結構。
較佳地藉由電化學沈積實行導體結構之電流積聚。特別較佳地的係,藉由所謂之通孔填充或溝槽填充程序實行填充,該程序允許沈積主要發生在至少一個凹槽中,同時最小化第一基板側上之非所要沈積。
原則上,電鍍程序亦可在平坦化後經實行。無論如何,較佳地,在平坦化之前實行。
特別較佳地,導體路徑由銅或摻雜銅製成。然而,亦可用其他金屬(例如銀)或合金(例如鉻鎳合金)製作導體軌道。原則上,所有可被用於在印刷電路板上製造導體軌道結構之金屬及合金都係適合的。
在些較佳實施例中,金屬化之目的係將導電性傳遞給第一基底側,從而為導體結構之後續電流積累做好準備,例如為能夠在該處定位陰極觸點,以便隨後進行電化學沈積。在此情況下,金屬化較佳地經形成為具有在納米範圍內之厚度之薄層,而隨後較佳地經形成之導體結構具有在一位數或兩位數µm範圍內之厚度。
對於金屬化,第一基板側可經濺鍍有金屬離子(例如銅離子)濺射。替代地,金屬化可藉由濕化學方法或替代物理氣相沉積(PVD)或化學氣相沉積法(CVD)實行。
然而,特別是在金屬化之濕化學形成之情況下,其亦可經形成有層厚度,使得導體結構之分開之後續堆積變得多餘。在此情況下,金屬化較佳地以方式經形成,使得其填充至少一個凹槽且亦覆蓋第一子區域。在此等區域中,可在平坦化期間移除金屬化。
較佳地,在金屬化期間形成銅層或銅合金層。在濕法化學金屬化之情況下,例如,藉由從溶液中沈積之銅實行金屬化。
藉由物理及化學氣相沉積法進行金屬化及藉由濕化學沈積程序或濺射沈積產生之金屬層係現時最先進之技術,無需其他解釋。
較佳地藉由拋光或研磨執行平坦化,更較佳地藉由化學機械拋光或化學機械平坦化(CMP)。該等方法亦係最先進之技術,無需其他解釋。
平坦化之主要目的係以方式平整第一基板側,使其不存在從表面突出之任何導體軌道。相反,較佳地完全將導體結構嵌入經至少一個凹槽中。
在較佳實施例中,根據該程序經形成之導體結構經塗覆有阻焊劑以保護該等導體結構。自由觸點可經塗覆有貴金屬,例如金、銀或鉑。
在程序之其他發展中,該程序被用於建構多層印刷電路板。根據上文所描述之步驟獲得之導體結構在此多層印刷電路板中形成第一導體結構,該第一導體結構可經連接至印刷電路板中之其他導體結構。例如,可在基底基板之第二基板側上或中形成其他導體結構。
特別較佳地,根據本發明之方法經特徵化具有以下額外特徵a至d中之至少一者: a. 基底基板包括填充物,較佳地介電質填充物,尤其係陶瓷填充物顆粒。 b. 基底基板係帶有填充物之塑膠片材,較佳地係經嵌入有陶瓷填充物顆粒之塑膠片材。 c. 填充物具有 (d50)<1µm之平均粒徑。 d. 基底基板之聚合物材料較佳地為熱塑性聚合物材料,較佳地係選自包括聚醯亞胺(純聚醯亞胺抑或聚醯亞胺樹脂與環氧樹脂之混合物)、聚醯胺、鐵氟龍、聚酯、聚苯硫醚、聚甲醛、聚醚酮、氰酸酯,以及雙馬來醯亞胺、環氧樹脂、丙烯酸酯、PPE (聚苯醚)之混合物組成之群組。
較佳地,前述特徵a.及b.,更較佳地亦係a.至c.,尤其較佳地亦係a.至d.,彼此結合經實行。
在某些情況下,基底基板可包括填充物,較佳地介電質填充物。例如,基底基板可為上述聚合物材料之者之片材,其中經嵌入有二氧化矽顆粒。
較佳地,金屬或半金屬氧化物(除二氧化矽外,尤其係氧化鋁、氧化鋯或氧化鈦)及其他陶瓷填充物(尤其係碳化矽或硼鎳三元或碳化硼)可被用作介電質填充物。矽亦可被用於某些情況。
填充物較佳地以顆粒形式存在,較佳地具有在納米尺度範圍內(<1µm)之平均粒徑(d50)。
為便於處置,用於處理之基底基板可被應用於載體或輔助基板,例如由玻璃或鋁製成之載體或輔助基板。
在本發明之另較佳之其他實施例中,方法包括以下步驟a及b中之至少一者: a.從包括O 2、H 2、N 2、氬氣、氦氣、CF 4、C 3F 8、CHF 3及上述氣體混合物(諸如O 2/CF 4)的群組中選出之程序氣體被用於提供電漿。 b. 在-15°C至200°C之溫度範圍內施加電漿,較佳地在-15℃至80°C之範圍內。
較佳地,前述特徵a.及b.彼此結合經實現。
特別較佳地,本發明中被用於電漿遞送之程序氣體包括從包括CF 4、C 3F 8及CHF 3之群組中選出之至少一種反應性氣體。
藉由電漿之蝕刻亦為最先進之技術。電漿蝕刻使用可將待蝕刻之材料轉移到氣相之程序氣體。抽出富含蝕刻材料之氣體,且供應新鮮程序氣體。因此,實現連續移除。
在本發明之背景中,特別較佳地係電感耦合電漿(ICP電漿),例如藉由具有DC偏壓之ICP發生器產生。
對於蝕刻上文所描述之較佳聚合物材料,上文所描述之程序氣體特別適合。
在特別較佳之實施例中,使用電漿作為各向異性蝕刻程序之部分。理想情況下,垂直於待蝕刻基板之表面加速電漿之離子。經加速離子提供物理濺射消融。
特別適合作為各向異性蝕刻程序者係反應性離子蝕刻(RIE)及反應性離子束蝕刻(RIBE)之實施例。
因此,在較佳實施例中,根據本發明之方法特徵在於以下步驟及/或特徵a.至c.中之至少一者: a.於各向異性蝕刻程序中使用電漿。 b. 在各向異性蝕刻程序中,垂直於第一基板側及/或頂側加速電漿之離子。 c. 用於電漿遞送之程序氣體包括從由CF 4、C 3F 8及CHF 3組成之群組中選出之至少一種反應性氣體。
較佳地,彼此結合實現前述特徵a.及b.,及特別較佳地前述特徵a.至c.。
令人驚訝地,發現上述顆粒填充物之存在對藉由電漿之材料移除結果具有有益影響。
藉由上文所描述之方法製造之具有金屬導體結構之任何印刷電路板係本發明之目標。
根據所描述之程序,印刷電路板可經生產具有在µm範圍內之最高解析度,更少工作量,更低生產成本,同時達成比現有技術允許之更高產量。
在MLB之製造過程中,尤其是所描述之順序結構,嵌入基底基板中之導體結構具有積極影響。當基底基板及絕緣經層壓在一起時,作用在導體結構上之壓力相對較低,此對現有阻抗及訊號速度要求有積極影響。在此方面之其他積極影響係,可用電漿蝕刻形成具有極高精度之通道。
原則上,可藉助雷射形成此通道。相比之下,電漿蝕刻提供優點,即可同時地及在單一步驟中形成所有通道及其他凹槽,通常,該電漿蝕刻速度快很多倍,成本效益更高。此外,藉由電漿蝕刻可達成更高解析度。
在根據圖1之方法中,以形成具有金屬導體結構101之印刷電路板100,在步驟a中提供由非導電聚合物材料製成之基底基板102,該基底基板之第一基板側102a經覆蓋有抗蝕層103。
在步驟B中,隨後在選定區域中移除抗蝕層103,使得第一基板側102a被劃分為至少一第一子區域102b及至少一第二子區域102c,其中在該第一子區域中,第一基板側102a仍經覆蓋有抗蝕層103,及在該第二子區域中,第一基板側102a不含抗蝕層103。
在步驟C中,將電漿施加至第一基板側102a。此導致聚合物材料在至少一個第二子區域102c中消融,形成長形通道狀凹槽104。同時,電漿亦攻擊抗蝕層103。在所展示之變體中,抗蝕層經提供具有層厚度,該層厚度足以使第一子區域102b在電漿處理完成後仍被抗蝕層103之薄層覆蓋。然後藉由濕化學方法移除此層,其結果如D中所示。
在許多情況下為較佳地之替代變體中,抗蝕層103被施加至厚度,該厚度對應長形通道狀凹槽之所需深度,比率在1.4:1至0.6:1之間,且藉由電漿處理移除,使得不再需要隨後抗蝕層之濕化學移除為止。此意味著電漿處理之後可立即進行下文所描述之金屬化(步驟E)。
在該步驟E中,藉由濕化學沈積執行第一基板表面102a之金屬化,執行該化學沈積使得整個基板表面102b經覆蓋有沈積金屬,包含凹槽。隨後之平坦化移除在第一基板表面102a上之過量金屬,且曝露導體結構101,參見步驟F。導體結構101包含經填充有步驟E中經沈積之金屬之長形通道狀凹槽。
如有必要,步驟E中之金屬化可包括幾個分開之步驟。
100:印刷電路板 101:金屬導體結構 102:基底基板 102a:基底側 102b:第一子區域 102c:第二子區域 103:抗蝕層 104:長形通道狀凹槽 105:金屬化 A:步驟 B:步驟 C:步驟 D:步驟 E:步驟 F:步驟
本發明之其他特徵、細節及優點將在發明申請專利範圍及摘要中為顯而易見的,發明申請專利範圍及摘要兩者之文字藉由引用本發明之較佳實施例之以下描述及圖式中製成描述之內容。本文藉由下圖示意性地經繪示
圖1為根據本發明之程序之較佳實施例之程序步驟順序。
100:印刷電路板
101:金屬導體結構
102:基底基板
102a:基底側
102b:第一子區域
102c:第二子區域
103:抗蝕層
104:長形通道狀凹槽
105:金屬化
A:步驟
B:步驟
C:步驟
D:步驟
E:步驟
F:步驟

Claims (7)

  1. 一種製造具有金屬導體結構(101)之印刷電路板(100)之方法,其包括以下步驟 a. 提供片材或板作為基底基板(102),其具有第一基板側(102a)及第二基板側,且至少部分地由非導電有機聚合物材料組成, b. 用抗蝕層(103)覆蓋該第一基板側, c. 在選定區域中移除該抗蝕層(103),使得該第一基板側(102a)被劃分為至少一第一子區域(102b)及至少一第二子區域(102c),其中在該第一子區域中,該第一基板側(102a)仍覆蓋有該抗蝕層(103),及在該第二子區域中,該第一基板側(102a)不含該抗蝕層(103), d. 在已於選定區域中移除在該至少一個第二子區域(102c)中之該抗蝕層(103)後,將電漿施加至該第一基板側(102a),藉此移除在該至少一個第二子區域(102c)中之該聚合物材料以形成至少一個長形通道狀凹槽(104), e. 將金屬化(105)施加至該第一基板側(102a);及 f. 將該第一基板側(102a)平坦化,視情況地移除在該第一子區域(102b)中之該金屬化(105),且保留所形成之至少一個長形通道狀凹槽(104), 其中 g. 該抗蝕層(103)為由可藉由雷射移除之聚合物材料製成之光阻劑或抗蝕層, h. 藉由在步驟d中之該電漿處理完全地或至少幾乎完全地移除在該第一子區域(102b)中之該抗蝕層(103),及 i. 將該抗蝕層(103)施加至該第一基板側,其厚度確保在在該第一子區域(102b)中藉由該電漿對該第一基板側進行顯著消融前,達成在步驟d中之長形通道狀凹槽(104)之所需深度。
  2. 如請求項1之方法,其具有以下額外特徵: a. 該抗蝕層(103)係以與該長形通道狀凹槽(104)之所需深度形成在1.4:1至0.6:1範圍內之比例的厚度施加。
  3. 如請求項1或如請求項2之方法,其具有以下額外特徵: a. 在該電漿處理後立即執行如請求項1中步驟e之金屬化。
  4. 如前述請求項中任項之方法,其具有以下額外特徵中之至少一者: a. 將該抗蝕層(103)曝露於輻射,以便在選定區域中移除該抗蝕層,然後移除該經曝露或未經曝露之子區域, b.在該第二子區域中藉由雷射消融移除該抗蝕層(103)。
  5. 如前述請求項中任項之方法,其具有以下額外特徵中之至少一者: a. 該基底基板含有陶瓷填充物粒子, b. 該填充物具有平均粒度(d50)<1μm, c. 該基底基板之該聚合物材料較佳為熱塑性聚合物材料,其較佳地選自包括聚醯亞胺(純聚醯亞胺或聚醯亞胺樹脂與環氧樹脂之摻合物)、聚醯胺、鐵氟龍(Teflon)、聚酯、聚苯硫醚、聚甲醛、聚醚酮、氰酸酯,及雙馬來醯亞胺、環氧樹脂、丙烯酸酯PPE (聚苯醚)之混合物之群組。
  6. 如前述請求項中任項之方法,其具有以下額外特徵: a. 於金屬化後,藉由電鍍在該至少一個凹槽(104)中形成導體結構(101)。
  7. 一種印刷電路板(100),其包括藉由如前述請求項中任項之方法製造之金屬導體結構(101)。
TW111134194A 2021-09-08 2022-09-08 製造印刷電路板的方法及印刷電路板 TW202318935A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021209939.4A DE102021209939A1 (de) 2021-09-08 2021-09-08 Verfahren zur Leiterplattenherstellung und Leiterplatte
DE102021209939.4 2021-09-08

Publications (1)

Publication Number Publication Date
TW202318935A true TW202318935A (zh) 2023-05-01

Family

ID=83508764

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111134194A TW202318935A (zh) 2021-09-08 2022-09-08 製造印刷電路板的方法及印刷電路板

Country Status (6)

Country Link
EP (1) EP4399949A1 (zh)
KR (1) KR20240050474A (zh)
CN (1) CN117941473A (zh)
DE (1) DE102021209939A1 (zh)
TW (1) TW202318935A (zh)
WO (1) WO2023036888A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3361556B2 (ja) * 1992-09-25 2003-01-07 日本メクトロン株式会社 回路配線パタ−ンの形成法
US7959817B2 (en) * 2004-01-09 2011-06-14 Masonite Corporation Door skin, a method of etching a plate, and an etched plate formed therefrom
KR20140021914A (ko) 2012-08-13 2014-02-21 삼성전기주식회사 인쇄회로기판 제조 방법
US20160278206A1 (en) * 2014-05-19 2016-09-22 Sierra Circuits, Inc. Printed circuit board
US10849233B2 (en) * 2017-07-10 2020-11-24 Catlam, Llc Process for forming traces on a catalytic laminate
JP7171059B2 (ja) * 2017-11-21 2022-11-15 株式会社クオルテック 電子部品の製造方法
DE102019209889A1 (de) 2019-07-04 2021-01-07 Gebr. Schmid Gmbh Verfahren zur Leiterplattenherstellung sowie gemäß dem Verfahren hergestellte Leiterplatten
CN110964294A (zh) * 2019-12-02 2020-04-07 江苏科技大学 一种环氧树脂基高介电复合材料、制备方法及应用
DE102020209767A1 (de) 2020-08-03 2022-02-03 Gebr. Schmid Gmbh Verfahren zur Leiterplattenherstellung

Also Published As

Publication number Publication date
EP4399949A1 (de) 2024-07-17
KR20240050474A (ko) 2024-04-18
DE102021209939A1 (de) 2023-03-09
CN117941473A (zh) 2024-04-26
WO2023036888A1 (de) 2023-03-16

Similar Documents

Publication Publication Date Title
JP3759754B2 (ja) 電気回路の上に隆起した金属接点を作成する方法
US20120138336A1 (en) Printed circuit board and method of manufacturing the same
JP5722223B2 (ja) 選択的な基板領域メッキを可能とする方法
KR20090022877A (ko) 박막 금속 전도선의 제조 방법
US20220361341A1 (en) Method of producing printed circuit boards and printed circuit boards produced in accordance with the method
JPH06505833A (ja) マルチチップモジュールおよび平坦化パターン化表面を有する集積回路基板
CN106604560A (zh) 电路板加工方法
KR20010105366A (ko) 다층 배선 기판의 제조 방법
CN1269695A (zh) 印刷电路板及其制造方法
US6020261A (en) Process for forming high aspect ratio circuit features
US7168936B2 (en) Light transparent substrate imprint tool with light blocking distal end
KR0138009B1 (ko) 반도체장치의 제조방법
JP2006306009A (ja) 2層フィルム、2層フィルムの製造方法およびプリント基板の製造方法
US5130229A (en) Multi layer thin film wiring process featuring self-alignment of vias
TW202220513A (zh) 用於製備印刷電路板的方法
TW202318935A (zh) 製造印刷電路板的方法及印刷電路板
KR20090121662A (ko) 박막 금속 전도선의 형성 방법
US3811973A (en) Technique for the fabrication of a bilevel thin film integrated circuit
KR100591236B1 (ko) 상호 접속 도전 경로에 대한 선택적 성능 향상
JP2503662B2 (ja) ドライエッチング方法
JP4267807B2 (ja) 回路基板に於ける微細スル−ホ−ルの形成法
JP3243381B2 (ja) 配線層の形成方法
JPWO2021001167A5 (zh)
JP2024061171A (ja) 微細な相互接続を伴う回路基板を製造するためのサブトラクティブ方法
JP2003191132A (ja) 電解研磨方法および半導体装置の製造方法