CN117941473A - 用于制造电路板的方法以及电路板 - Google Patents

用于制造电路板的方法以及电路板 Download PDF

Info

Publication number
CN117941473A
CN117941473A CN202280059173.3A CN202280059173A CN117941473A CN 117941473 A CN117941473 A CN 117941473A CN 202280059173 A CN202280059173 A CN 202280059173A CN 117941473 A CN117941473 A CN 117941473A
Authority
CN
China
Prior art keywords
resist
substrate side
partial region
recess
metallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280059173.3A
Other languages
English (en)
Inventor
C·施密德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gebrueder Schmid GmbH and Co
Original Assignee
Gebrueder Schmid GmbH and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gebrueder Schmid GmbH and Co filed Critical Gebrueder Schmid GmbH and Co
Publication of CN117941473A publication Critical patent/CN117941473A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

为了制造具有金属的导体结构的电路板，提供构造成膜或板的基础基质，该基础基质具有第一基质侧和第二基质侧，该基础基质至少部分地由不导电的有机聚合材料构成。在利用抗蚀剂覆盖第一基质侧之后，局部地去除抗蚀剂，从而将第一基质侧分割成至少一个第一部分区域和至少一个第二部分区域，在所述至少一个第一部分区域中第一基质侧还被抗蚀剂覆盖，在所述至少一个第二部分区域中第一基质侧没有抗蚀剂。在局部地去除在所述至少一个第二部分区域中的抗蚀剂之后，利用等离子体作用第一基质侧，借助于等离子体，在形成至少一个凹部的情况下，蚀去在所述至少一个第二部分区域中的聚合材料。在第一基质侧上进行金属化，并且在排除可能在第一部分区域中存在的金属化的情况下并且在保持所形成的至少一个凹部的情况下，使第一基质侧平坦化。

Description

用于制造电路板的方法以及电路板
技术领域
以下描述的本发明涉及一种用于制造电路板的方法以及一种根据该方法制造的电路板。
背景技术
电路板(英文：printed circuit board印刷电路板；简称为PCB)用作用于电子构件的载体，并且保证电子构件的电接触。几乎每个电子设备都包含一个或多个电路板。
电路板始终包括一种基础基质，该基础基质构造成不导电的，并且该基础基质在至少一个基质侧上具有由导体电路组成的结构(简称为：导体结构)用于电接触电子构件。通常，用于电路板的基础基质由纤维增强的塑料、由塑料膜或由硬纸组成。导体电路通常由金属例如铜制成。
在最简单的情况中，基础基质的仅仅一侧具有导体结构。然而，对于更加复杂的电路来说，常常需要多于一个导体电路平面，于是，需要多层的电路板(英文：multilayerboard，简称为MLB)。在这种情况中，例如载体层的两侧可以设有导体结构，但是或者将多个基础基质与相应的一个导体电路平面组合成MLB。尤其是，在两侧设有导体结构的基础基质也可以形成用于多层结构的基础。不同的导体电路平面的导体电路可以通过导通孔(英文：Via)电地相互连接。为此，例如，可以在基础基质中钻出孔，并且使孔洞壁金属化。
传统上，在使用光刻胶(英文：photoresist光致抗蚀剂；简称为：Resist抗蚀剂)的情况下，在多级的光刻工艺中以减材的方式在基础基质上形成导体结构，光刻胶在冲洗液中的溶解性可以借助于辐射，尤其是借助于UV辐射影响。在通常的做法中，在基础基质上形成金属层，大多铜层，并且利用由光刻胶组成的层覆盖该金属层。由光刻胶组成的层例如可以被层压到金属层上。紧接着，在照射步骤中，使由光刻胶组成的层暴露在所述的辐射中，其中，借助于照射掩膜保护该层的部分区域不暴露在辐射中。根据所使用的光刻胶和所使用的冲洗液，在照射步骤之后，由光刻胶组成的层的被照射的或者未被照射的部分区域在冲洗液中溶解，并且可以在后续步骤中被去除(抗蚀剂-去除)。在该后续步骤，冲洗步骤中，使在基础基质上的金属层的这样的部分区域露出，即，这些部分区域可以在另一后续步骤，蚀刻步骤中，以湿化学的方式被去除。在紧接着完全去除抗蚀剂之后剩下的金属层的剩余形成期望的导体结构。必要时，可以在沉积步骤中加强该导体结构(例如通过合适的金属的电镀沉积)。
根据该传统的方法制造的导体电路位于基础基质的表面上。在制造MLB时，这可能是不利的。如果将设有导体电路的基础基质的表面与另一基础基质压制在一起，则由于通过在压制时出现的压力和温度引起的偏差，紧接着常常存在控制和修正需求。在基础基质的表面上的导体电路以特别的程度暴露在这种负载中。在基质上的导体电路的间隔和尺寸越小，相应的控制和修正需求通常越大，例如在存在的阻抗和信号速度要求方面。
从DE 102020209767 Al已知一种用于制造具有金属的导体结构的电路板的方法，该方法解决这个问题。根据该方法，提供构造成膜或板的基础基质，该基础基质具有第一和第二基质侧，该基础基质至少部分地由不导电的有机的聚合材料组成，并且在该基础基质中，第一基质侧被覆盖金属层覆盖。为了局部地去除覆盖金属层，在覆盖金属层上施加由钛或氧化锌组成的掩膜层，并且紧接着借助于激光局部地去除，从而将第一基质侧分割成第一部分区域和至少一个第二部分区域，在第一部分区域中，第一基质侧仅仅被覆盖金属层覆盖，在第二部分区域中，第一基质侧被覆盖金属层和掩膜层覆盖。在去除在所述至少一个第一部分区域中的覆盖金属层之后，利用等离子体作用第一基质侧，借助于等离子体，在形成至少一个凹部的情况下在所述至少一个第一部分区域中蚀去聚合材料。在形成期望的导体结构的情况下完全去除在所述至少一个第二部分区域中的覆盖金属层和掩膜层之后，利用填充金属填充所产生的至少一个凹部。
在该方法中不利的是，在等离子体处理时，使金属离子从掩膜层中分离，这些金属离子可能沉积在所产生的凹部中。这可能导致不期望的效应。
发明内容
本发明的目的是，设计一种用于制造电路板的做法，通过该做法可避免或至少减少所描述的问题。
为了实现该目的，本发明提出一种具有权利要求1所述的特征的方法。从属权利要求的主题是本发明的改进方案。根据权利要求8所述的电路板也包括在本发明内。就此，通过参考说明书的内容构成所有权利要求的条文。
根据本发明的用于制造具有金属的导体结构的电路板的方法始终包括直接下述步骤a.至i.：
a.提供构造成膜或板的基础基质，该基础基质具有第一基质侧和第二基质侧，该基础基质至少部分地由不导电的有机聚合材料组成，
b.利用抗蚀剂覆盖第一基质侧，
c.局部地去除抗蚀剂，从而将第一基质侧分割成至少一个第一部分区域和至少一个第二部分区域，在所述至少一个第一部分区域中第一基质侧还被抗蚀剂覆盖，在所述至少一个第二部分区域中第一基质侧没有抗蚀剂，
d.在局部地去除在至少一个第二部分区域中的抗蚀剂之后，利用等离子体作用第一基质侧，借助于等离子体，在形成至少一个长形的、通道式的凹部的情况下，蚀去在所述至少一个第二部分区域中的聚合材料，
e.使第一基质侧金属化，优选地包括第一部分区域和所形成的至少一个凹部，以及
f.必要时在排除在第一部分区域中的金属化的情况下，并且在保持所形成的至少一个长形的、通道式的凹部的情况下，使第一基质侧平坦化，
其中
g.抗蚀剂是光致抗蚀剂，或者是由可借助于激光去除的聚合材料制成的抗蚀剂，
h.通过在步骤d.中的等离子体处理，完全或至少几乎完全蚀去在第一部分区域中的抗蚀剂，并且
i.以这样的厚度在第一基质侧上施加抗蚀剂，即，该厚度保证，在第一部分区域中由于等离子体导致第一基质侧显著被蚀去之前，在步骤d.中达到长形的、通道式的凹部的期望深度。
随着该方法带来的优点是显著的。根据本发明，避开了使用金属的掩膜层，相应地，不能出现金属离子沉积在待形成的凹部中的问题。完全取消了用于形成和去除掩膜层的步骤。此外，在金属化时不需要遮掩，因为在紧接着进行平坦化时，可以一起除去在至少一个凹部之外的金属化的区域。
至少一个凹部不仅可以是孔或者点状的凹部，而且可以是长形的、通道式的凹部，在该凹部中可形成金属的导体电路。
就上述而言，概念“几乎”理解成，在等离子体处理之后，抗蚀剂具有的厚度小于在蚀刻过程开始之前其最初厚度的10％，和/或在等离子体处理之后，抗蚀剂不再完全覆盖第一部分区域。
优选地，至少一个长形的、通道式的凹部具有在5μm至60μm的范围内的深度。更为优选的是，长形的、通道式的凹部具有在1μm至100μm的范围内的宽度。
在本发明的一种优选的改进方案中，该方法附加地包括直接下述特征a.和b.中的至少一个：
a.以这样的厚度施加抗蚀剂，即，该厚度足够使得抗蚀剂在第一基质侧被等离子体作用时在第一部分区域中保护第一基质侧不被等离子体蚀去。
b.以这样的厚度施加抗蚀剂，即，该厚度与长形的、通道式的凹部的期望深度的比例在1.4:1至0.6:1的范围内。
通过等离子体处理，不仅仅蚀去基础基质的聚合材料。反之，通过等离子体也与基础基质并行地腐蚀抗蚀剂。由此根据本发明，优选地，抗蚀剂用作牺牲材料的类型，这也使在没有金属的掩膜层的情况下进行等离子体过程更轻松。
优选地，基础基质的聚合材料是热塑性聚合材料，优选地从具有聚酰亚胺(或者纯的聚酰亚胺，或者聚酰亚胺树脂与环氧树脂的掺杂物)、聚酰胺、特氟龙、聚酯、聚苯硫醚、聚甲醛、聚醚酮、氰酸酯以及由双马来酰亚胺、环氧树脂、丙烯酸脂、PPE(聚苯醚)组成的混合物的组中选择。
特别优选地，基础基质是由聚合材料、尤其是所述聚合材料中的一种制成的膜或板。
也可以如此选择抗蚀剂的厚度，使得抗蚀剂几乎完全或完全被蚀去。也可以在稍后进行第一基质侧的平坦化时去除抗蚀剂的残留或在该第一部分区域中被等离子体稍微腐蚀的第一基质侧的表面。但在几个实施方式中优选的是，第一部分区域在整个等离子体处理期间被抗蚀剂覆盖和保护。
因此，在这些实施方式中，如此根据至少一个凹部的需求深度选择抗蚀剂的厚度，使得在达到期望的蚀刻深度时在该表面上始终还存在抗蚀剂层。
通常，以在8μm至150μm的范围内的厚度涂敷抗蚀剂。
与此一致地，在一种优选的改进方案中，该方法的突出之处在于直接下述特征a.：
a.在等离子体处理之后，直接紧接着进行第一基质侧的金属化，优选地包括第一部分区域和所形成的至少一个凹部。
在此，“直接”应该理解成，在不事前去除抗蚀剂的情况下进行金属化。
如果需要，以通常的方式，典型地湿化学地去除抗蚀剂残留。
在抗蚀剂方面，优选地，根据本发明的方法的突出之处直接下述特征a.和b.中的至少一个：
a.在去除被照射的或未被照射的部分区域之后，照射抗蚀剂以进行局部去除。
b.借助于激光烧蚀，在第二部分区域中去除抗蚀剂。
尤其是，优选地以相互组合的方式实现直接上述特征a.和b.。
作为光致抗蚀剂，原则上可以使用所有在电路板加工中已知的有机光刻胶。该光刻胶可以在其相对于等离子体的敏感性中彼此不同，即，被等离子体蚀去的速度可能不同。但蚀去速率可轻易地根据经验确定，从而相应地调整抗蚀剂的厚度很简单。
如果借助于激光烧蚀局部去除抗蚀剂，可以优选的是，在本发明的范围内，抗蚀剂由非光敏的聚合物形成。就此而言，特别适合的是由聚酰胺或由环氧树脂组成的抗蚀剂。但原则上，所有可借助于激光从表面去除的聚合材料都是合适的。
借助于激光烧蚀去除聚合物层是现有技术并且不需要进一步解释。
在一种优选的改进方案中，根据本发明的方法的突出之处在于直接下述特征a.：
a.在金属化之后，在所形成的至少一个凹部中电镀地构造导体结构。
优选地，借助于电化学沉积电镀地构造导体结构。特别优选地，借助于所谓的通孔填充或沟槽填充方法，这能够实现，在第一基质侧上的不必要的沉积最少的同时，实现主要在至少一个凹部中的沉积。
原则上，也可以在平坦化之后进行电镀的构造。但优选地，在平坦化之前进行。
特别优选地，导体电路由铜或掺杂的铜构成。但也可设想，导体电路由其它金属(例如由银)或合金(例如铬镍合金)构成。原则上，可以考虑所有可用于在电路板上制造导体电路结构的金属和合金。
在几个优选的实施方式中，金属化的目标是，为第一基质侧赋予导电能力，并且由此第一基质侧准备好用于随后电镀地构造导体结构，例如用于可以在此处定位用于随后的电化学沉积的阴极触点。在这种情况中，优选地，作为具有在纳米范围内的厚度的薄的层进行金属化，而紧接着形成的导体结构优选地具有在一位数或两位数的μm范围内的厚度。
为了金属化，例如利用金属离子，例如利用铜离子溅射第一基质侧。备选地，可以湿化学地或借助于备选的物理气相沉积(PVD)或借助于化学气相沉积(CVD)进行金属化。
但是，尤其是在湿化学地进行金属化时，也可以以对于紧接着独立地构造导体结构来说过量的层厚度进行金属化。在这种情况中，优选地如此进行金属化，使得金属化填充所述至少一个凹部，并且此外覆盖第一部分区域。在平坦化时，可以在这些区域中去除该金属化。
优选地，在金属化的范围内，由铜或铜合金形成层。在湿化学的金属化的情况中，例如通过从溶液中沉积铜进行金属化。
通过物理和化学气相沉积的金属化以及借助于湿化学的涂覆过程或喷溅沉积产生金属层是现有技术，并且不需要进一步解释。
优选地，通过抛光或研磨，尤其是通过化学机械抛光或化学机械平坦化(CMP，英文：chemical mechanical polishing或chemical mechanical planarization)进行平坦化。这种做法也属于现有技术并且不需要进一步解释。
平坦化的主要目标是，如此整平第一基质侧，使得第一基质侧不具有从表面中伸出的导体电路。而是，导体结构优选地完全沉入至少一个凹部中。
在优选的实施方式中，根据该方法形成的导体结构被覆上保护漆以用于其保护。可以利用贵金属，例如利用金、银或铂，覆上露出来的触点。
在该方法的一种改进方案中，该方法用于构造多层的电路板。根据以上描述的步骤获得的导体结构在该多层的电路板中形成第一导体结构，必要时，该第一导体结构可以与在电路板中的其它导体结构相连接。例如，另一导体结构可以在基础基质的第二基质侧上或中形成。
特别优选地，根据本发明的方法的突出之处在于直接下述附加特征a.至d.中的至少一个：
a.基础基质包括填充材料，尤其是介电的填充材料，尤其是陶瓷的填充材料颗粒。
b.基础基质是具有填充材料的塑料膜，尤其是其中嵌入了陶瓷的填充材料颗粒的塑料膜。
c.填充材料具有＜1μm的平均颗粒大小(d50)。
d.优选地，基础基质的聚合材料是热塑性聚合材料，优选地从具有聚酰亚胺(或者纯的聚酰亚胺，或者聚酰亚胺树脂与环氧树脂的掺杂物)、聚酰胺、特氟龙、聚酯、聚苯硫醚、聚甲醛、聚醚酮、氰酸酯以及由双马来酰亚胺、环氧树脂、丙烯酸脂、PPE(聚苯醚)组成的混合物的组中选择。
优选地，以相互组合的方式实现直接上述特征a.和b.，尤其是也a.至c.，特别优选地也a.至d.。
必要时，基础基质可以包括填充材料，尤其是介电的填充材料。例如，基础基质可以是由上述聚合材料中的一种制成的其中嵌入了二氧化硅颗粒的膜。
作为介电的填充材料，尤其是可以考虑金属或半金属氧化物(除了二氧化硅之外，尤其是也可以考虑氧化铝、氧化锆或氧化钛)和其它陶瓷的填充材料(尤其是碳化硅或氮化硼或碳化硼)。必要时也可以使用硅。
优选地，填充材料以颗粒的形式，尤其是以具有在纳米范围(＜1μm)内的平均颗粒大小(d50)的颗粒的形式存在。
为了加工，为了更简单地处理，基础基质可以被施加到例如由玻璃或铝组成的载体上或辅助基质上。
在本发明的另一优选的改进方案中，该方法包括直接下述特征a.和b.中的至少一个：
a.为了提供等离子体，使用来自具有O2、H2、N2、氩气、氦气、CF4、C3F8、CHF3和上述气体如O2/CF4的混合物的组的过程气体。
b.在负15℃至200的范围内，优选地在负15℃至80℃的范围内的温度下进行等离子体的作用。
优选地，以相互组合的方式实现直接上述特征a.和b.。
特别优选地，在本发明的范围内用于提供等离子体的过程气体包括来自具有CF4、C3F8和CHF3的组中的反应气体中的至少一种。
借助于等离子体蚀刻也是现有技术。在等离子体蚀刻时，使用可以使待蚀刻的材料转变成气相的过程气体。含有被蚀刻的材料的气体被泵出，输送新鲜的过程气体。由此，实现连续蚀去。
特别优选地，在本发明的范围内，使用例如通过ICP发生器利用DC偏置电压产生的电感耦合的等离子体(ICP等离子体)。
直接上述过程气体特别好地适合用于蚀刻以上所述的优选的聚合材料。
在特别优选的实施方式中，在各向异性的蚀刻过程范围内中使用等离子体。理想地，此时使等离子体的离子垂直于待蚀刻的基质的表面加速。被加速的离子确保单纯物理地喷溅蚀去。
反应离子蚀刻(英文，reactive ion etching，RIE)和反应离子束蚀刻(英文，reactive ion beam etching，RIBE)的实施方式特别适合作为各向异性的蚀刻过程。
相应地，在优选的实施方式中，根据本发明的方法的突出之处在于直接下述步骤和/或特征a.至c.中的至少一个：
a.在各向异性的蚀刻过程的范围内使用等离子体。
b.在各向异性的蚀刻过程中，使等离子体的离子垂直于第一基质侧和/或上侧加速。
c.用于提供等离子体的过程气体包括来自具有CF4、C3F8和CHF3的组中的反应气体中的至少一种。
优选地，以相互组合的方式实现直接上述特征a.和b.，特别优选地，以相互组合的方式实现直接上述特征a.至c.。
出人意料地已经发现，存在以上所述的颗粒的填充材料对借助于等离子体的材料蚀去的结果起到有利作用。这尤其是适用于组合地使用
a.过程气体，该过程气体包括来自具有CF4、C3F8和CHF3的组中的反应气体中的至少一种，尤其是该气体中的至少一种与O2、H2、N2、氩气和/或氦气的混合物，以及
b.包括具有＜1μm的颗粒大小(d50)的至少一种陶瓷填充材料的塑料膜作为基础基质。
特别优选地，塑料膜包括至少一种具有＜1μm的颗粒大小(d50)的陶瓷填充材料，并且同时没有具有＞10μm，优选地＞5μm，特别优选地＞2μm，尤其是＞1μm颗粒大小的颗粒。在使用所述过程气体时，在这种优选的颗粒大小时实现，如此调整蚀刻速度，使得以近似相同的速度蚀刻填充材料颗粒和塑料膜的聚合物组成部分，从而在蚀刻时不从膜中分离出在继续处理膜时可能是干扰的颗粒的组成部分。
这尤其是在使用来自具有二氧化硅、氧化铝、氧化锆、氧化钛、碳化硅、氮化硼和碳化硼的组中的至少一种填充材料时实现，并且这在同时使用这样的膜时实现，即，该膜基于所述热塑性聚合材料中的一种，尤其是在使用这样的膜时实现，即，该膜由聚酰亚胺(或者纯的聚酰亚胺，或者聚酰亚胺树脂与环氧树脂的掺杂物)、聚酰胺、特氟龙、聚酯、聚苯硫醚、聚甲醛、聚醚酮、氰酸酯以及由双马来酰亚胺、环氧树脂、丙烯酸脂、PPE(聚苯醚)组成的混合物制成。
根据以上描述的方法制造的、具有金属的导体结构的任意电路板是本发明的对象。
根据所描述的方法，可以制造具有在μm范围内的最高分辨率的电路板，确切的说以与现有技术实现的相比在产量更高的同时更低的耗费和更低的制造成本制造。
在制造MLB时，尤其是在以所描述的顺序构造时，起到正面作用的是，导体结构沉入基础基质中。在压紧基础基质和绝缘层时作用到导体结构上的压力相对小，这在存在的阻抗和信号速度要求方面起到正面作用。就此而言，也起到正面作用的是，借助于等离子体蚀刻可以极高的精度形成通道。
原则上，也可借助于激光形成这种通道。相对地，等离子体蚀刻提供的优点是，在等离子体蚀刻时，所有通道和其它凹部可同时并且在一个步骤中形成，这通常使速度提高多倍并且使成本降低多倍。此外，可借助于等离子体蚀刻实现更高的分辨率。
附图说明
本发明的其它特征、细节和优点从权利要求和以下对本发明的优选的实施方式的描述并且根据附图的描述的总结(权利要求和总结的条文都通过参考说明书的内容形成)中得到。在此示意性地
图1示出了根据本发明的方法的优选的实施方式的流程。
具体实施方式
在根据图1的方法中，为了形成具有金属的导体结构101的电路板100，在步骤A中，提供由不导电的聚合材料组成的基础基质102，该基础基质的第一基质侧102a被抗蚀剂103覆盖。
在步骤B中，局部地去除抗蚀剂103，从而将第一基质侧102a分割成至少一个第一部分区域102b和至少一个第二部分区域102c，在至少一个第一部分区域中第一基质侧102a还被抗蚀剂103覆盖，在至少一个第二部分区域中第一基质侧102a没有抗蚀剂103。
在步骤C中，利用等离子体作用第一基质侧102a。此时，在形成长形的、通道式的凹部104的情况下，蚀去在所述至少一个第二部分区域102c中的聚合材料。同时，等离子体也腐蚀抗蚀剂103。在所示出的变型方案中，以这样的层厚度提供抗蚀剂，即，该层厚度足够使得在等离子体处理结束之后第一部分区域102b还被薄的抗蚀剂103的层覆盖。紧接着，湿化学地除去该薄的层，在图D中示出了结果。
在备选的、在多种情况中优选的变型方案中，以这样的厚度施加抗蚀剂103，即，该厚度与长形的、通道式的凹部的期望深度的比例在1.4:1至0.6:1的范围内，并且如此程度地通过等离子体处理被蚀去，即，不再需要随后的湿化学地去除抗蚀剂。由此，在等离子体处理之后，可以直接进行以下描述的金属化(步骤E)。
在所述步骤E中，通过湿化学的沉积进行第一基质侧102a的金属化，如此进行沉积，使得通过沉积的金属覆盖整个基质侧102a，包括凹部。紧接着的平坦化去除在第一基质表面102a上过多的金属，并且露出导体结构101，见步骤F。导体结构101包括长形的、通道式的凹部，这些凹部被在步骤E中施加的金属填充。
必要时，在步骤E中的金属化可以包括多个单个步骤。

Claims (8)

1.一种用于制造具有金属的导体结构(101)的电路板(100)的方法，其具有步骤：
a.提供构造成膜或板的基础基质(102)，所述基础基质具有第一基质侧(102a)和第二基质侧，所述基础基质至少部分地由不导电的有机聚合材料构成，
b.利用抗蚀剂(103)覆盖所述第一基质侧，
c.局部地去除所述抗蚀剂(103)，从而将所述第一基质侧(102a)分割成至少一个第一部分区域(102b)和至少一个第二部分区域(102c)，在所述至少一个第一部分区域中所述第一基质侧(102a)还被所述抗蚀剂(103)覆盖，在所述至少一个第二部分区域中所述第一基质侧(102a)没有所述抗蚀剂(103)，
d.在所述局部地去除在所述至少一个第二部分区域(102c)中的抗蚀剂(103)之后，利用等离子体作用所述第一基质侧(102a)，借助于所述等离子体，在形成至少一个长形的、通道式的凹部(104)的情况下，蚀去在所述至少一个第二部分区域(102c)中的聚合材料，
e.在所述第一基质侧(102a)上施加金属化(105)，以及
f.必要时在排除在所述第一部分区域(102b)中的金属化(105)的情况下，并且在保持所形成的至少一个长形的、通道式的凹部(104)的情况下，使所述第一基质侧(102a)平坦化，
其中
g.所述抗蚀剂(103)是光致抗蚀剂，或者是由能借助于激光去除的聚合材料制成的抗蚀剂，
h.通过在步骤d.中的等离子体处理，完全或至少几乎完全蚀去在所述第一部分区域(102b)中的抗蚀剂(103)，并且
i.以这样的厚度在所述第一基质侧上施加所述抗蚀剂(103)，即，所述厚度保证，在所述第一部分区域(102b)中由于所述等离子体导致所述第一基质侧显著被蚀去之前，在步骤d.中达到所述长形的、通道式的凹部(104)的期望深度。
2.根据权利要求1所述的方法，其具有以下附加特征：
a.以这样的厚度施加所述抗蚀剂(103)，即，所述厚度与所述长形的、通道式的凹部(104)的期望深度的比例在1.4:1至0.6:1的范围内。
3.根据权利要求1或权利要求2所述的方法，其具有以下附加特征：
a.在所述等离子体处理之后，直接紧接着进行根据权利要求1中所述的步骤e.的金属化。
4.根据前述权利要求中任一项所述的方法，其具有以下附加特征中的至少一个：
a.在去除被照射的或未被照射的部分区域之后，照射所述抗蚀剂(103)以进行局部去除；
b.借助于激光烧蚀，在所述第二部分区域中去除所述抗蚀剂(103)。
5.根据前述权利要求中任一项所述的方法，其具有以下附加特征中的至少一个：
a.所述基础基质包括陶瓷的填充材料颗粒；
b.所述填充材料具有＜1μm的平均颗粒大小(d50)；
c.优选地，所述基础基质的聚合材料是热塑性聚合材料，优选地从具有聚酰亚胺(或者纯的聚酰亚胺，或者聚酰亚胺树脂与环氧树脂的掺杂物)、聚酰胺、特氟龙、聚酯、聚苯硫醚、聚甲醛、聚醚酮、氰酸酯以及由双马来酰亚胺、环氧树脂、丙烯酸脂、PPE(聚苯醚)制成的混合物的组中选择。
6.根据前述权利要求中任一项所述的方法，其具有以下附加特征：
a.在所述金属化之后，在所形成的至少一个凹部(104)中电镀地构造导体结构(101)。
7.根据前述权利要求中任一项所述的方法，其具有以下附加特征的组合：
a.在权利要求1所述的步骤d.中使用过程气体，所述过程气体包括来自具有CF4、C3F8和CHF3的组中的反应气体中的至少一种反应气体，尤其是所述气体中的至少一种气体与O2、H2、N2、氩气和/或氦气的混合物，以及
b.使用塑料膜作为基础基质，所述塑料膜包括具有＜1μm的颗粒大小(d50)的至少一种陶瓷填充材料。
8.一种具有金属的导体结构(101)的电路板(100)，其根据前述权利要求中任一项所述的方法制造。
CN202280059173.3A 2021-09-08 2022-09-08 用于制造电路板的方法以及电路板 Pending CN117941473A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102021209939.4 2021-09-08
DE102021209939.4A DE102021209939A1 (de) 2021-09-08 2021-09-08 Verfahren zur Leiterplattenherstellung und Leiterplatte
PCT/EP2022/075027 WO2023036888A1 (de) 2021-09-08 2022-09-08 Verfahren zur leiterplattenherstellung und leiterplatte

Publications (1)

Publication Number Publication Date
CN117941473A true CN117941473A (zh) 2024-04-26

Family

ID=83508764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280059173.3A Pending CN117941473A (zh) 2021-09-08 2022-09-08 用于制造电路板的方法以及电路板

Country Status (6)

Country Link
EP (1) EP4399949A1 (zh)
KR (1) KR20240050474A (zh)
CN (1) CN117941473A (zh)
DE (1) DE102021209939A1 (zh)
TW (1) TW202318935A (zh)
WO (1) WO2023036888A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3361556B2 (ja) * 1992-09-25 2003-01-07 日本メクトロン株式会社 回路配線パタ−ンの形成法
US7959817B2 (en) * 2004-01-09 2011-06-14 Masonite Corporation Door skin, a method of etching a plate, and an etched plate formed therefrom
KR20140021914A (ko) 2012-08-13 2014-02-21 삼성전기주식회사 인쇄회로기판 제조 방법
US20160278206A1 (en) * 2014-05-19 2016-09-22 Sierra Circuits, Inc. Printed circuit board
US10849233B2 (en) * 2017-07-10 2020-11-24 Catlam, Llc Process for forming traces on a catalytic laminate
WO2019102701A1 (ja) * 2017-11-21 2019-05-31 株式会社クオルテック 電子部品の製造方法及び電子部品
DE102019209889A1 (de) 2019-07-04 2021-01-07 Gebr. Schmid Gmbh Verfahren zur Leiterplattenherstellung sowie gemäß dem Verfahren hergestellte Leiterplatten
CN110964294A (zh) * 2019-12-02 2020-04-07 江苏科技大学 一种环氧树脂基高介电复合材料、制备方法及应用
DE102020209767A1 (de) 2020-08-03 2022-02-03 Gebr. Schmid Gmbh Verfahren zur Leiterplattenherstellung

Also Published As

Publication number Publication date
KR20240050474A (ko) 2024-04-18
WO2023036888A1 (de) 2023-03-16
EP4399949A1 (de) 2024-07-17
TW202318935A (zh) 2023-05-01
DE102021209939A1 (de) 2023-03-09

Similar Documents

Publication Publication Date Title
KR100661194B1 (ko) 플라즈마 처리에 의한 기판으로부터의 산화물 또는 다른 환원가능한 오염물의 제거 방법
KR100427794B1 (ko) 다층 배선 기판의 제조 방법
US10568204B2 (en) Conformal 3D non-planar multi-layer circuitry
US6531755B1 (en) Semiconductor device and manufacturing method thereof for realizing high packaging density
US20220361341A1 (en) Method of producing printed circuit boards and printed circuit boards produced in accordance with the method
US5639389A (en) Process for the production of structures
CN1269695A (zh) 印刷电路板及其制造方法
CN108738231A (zh) 电路板结构及其形成方法
US3642548A (en) Method of producing integrated circuits
US6020261A (en) Process for forming high aspect ratio circuit features
CN113811081B (zh) 布线基板的制造方法
KR0138009B1 (ko) 반도체장치의 제조방법
US20230284391A1 (en) Method of producing printed circuit boards
US20050227497A1 (en) Light transparent substrate imprint tool with light blocking distal end
CN117941473A (zh) 用于制造电路板的方法以及电路板
KR20090121662A (ko) 박막 금속 전도선의 형성 방법
CN101600307B (zh) 线路板
US6800211B2 (en) Method for removing voids in a ceramic substrate
KR100591236B1 (ko) 상호 접속 도전 경로에 대한 선택적 성능 향상
CN112118682A (zh) 在电路板上形成铜层的方法及具有溅镀铜层的电路板
KR100675600B1 (ko) 연성회로기판의 제조방법
CN113853067B (zh) 布线基板的制造方法
JP2503662B2 (ja) ドライエッチング方法
Darrow et al. Low-cost patterned metallization technique for high density multilayer interconnect applications
JP6007754B2 (ja) 配線構造の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination