JP7200436B1 - 積層体及び積層体の製造方法 - Google Patents

積層体及び積層体の製造方法 Download PDF

Info

Publication number
JP7200436B1
JP7200436B1 JP2022502615A JP2022502615A JP7200436B1 JP 7200436 B1 JP7200436 B1 JP 7200436B1 JP 2022502615 A JP2022502615 A JP 2022502615A JP 2022502615 A JP2022502615 A JP 2022502615A JP 7200436 B1 JP7200436 B1 JP 7200436B1
Authority
JP
Japan
Prior art keywords
layer
titanium
wiring
resin layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022502615A
Other languages
English (en)
Other versions
JPWO2022244095A5 (ja
JPWO2022244095A1 (ja
Inventor
弘士 薬師神
怜士 坂本
雅弘 芝本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Publication of JPWO2022244095A1 publication Critical patent/JPWO2022244095A1/ja
Application granted granted Critical
Publication of JP7200436B1 publication Critical patent/JP7200436B1/ja
Publication of JPWO2022244095A5 publication Critical patent/JPWO2022244095A5/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894Materials of the insulating layers or coatings
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • C23C14/20Metallic material, boron or silicon on organic substrates
    • C23C14/205Metallic material, boron or silicon on organic substrates by cathodic sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3435Applying energy to the substrate during sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3464Sputtering using more than one target
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58After-treatment
    • C23C14/5826Treatment with charged particles
    • C23C14/5833Ion beam bombardment
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58After-treatment
    • C23C14/5846Reactive treatment
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58After-treatment
    • C23C14/5893Mixing of deposited material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/321Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer with at least one metal alloy layer
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C23C28/341Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one carbide layer
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/305Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating, or etching
    • H01J37/3053Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating, or etching for evaporating or etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3178Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for applying thin layers on objects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332Coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Electrochemistry (AREA)
  • Geometry (AREA)
  • Physical Vapour Deposition (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)

Abstract

樹脂層とシード層との密着性を向上させることができる積層体及び積層体の製造方法を提供する。積層体は、基板と、第1配線層と、樹脂層と、第2配線層と、をこの順に有し、前記第2配線層は、少なくとも、密着層と、シード層と、をこの順に含む。

Description

本発明は、積層体及び積層体の製造方法に関する。
プリント基板及びフィルム基板を含む基材に電子部品を実装する実装工程では、絶縁樹脂層上に電子部品に接続される配線の下地となる密着層や、配線をめっきによって形成するためのシード層が形成される。各層の形成には、例えば、めっき法やスパッタ法が用いられている。
特許文献1には、無電解銅めっきを用いた密着性に優れた接続信頼性の高い配線形成方法が記載されている。また、特許文献2には、微細配線形成手法として、平滑樹脂面に対して密着が得られる方法として主流であるスパッタ法により形成されたチタン(Ti)/銅(Cu)層をシード層として用いる配線形成方法が記載されている。
特開2009-10276公報 国際公開第2008/105535号
しかしながら、特許文献1に記載された無電解めっきによる配線形成方法では、絶縁樹脂層の表面に粗化処理を行うことで、密着性を確保しており、表面凹凸の影響により半導体パッケージの高密度化のための微細配線の形成が困難である。
また、配線層は、種々の絶縁樹脂層に対して、高温高湿環境等の多様な環境下においても密着性を維持、すなわち信頼性に優れていることが望ましい。しかしながら、本発明者の検討によれば、特許文献2に記載されたTi層とCu層とからなるシード層を用いた場合、種々の絶縁樹脂層に対して十分な密着性を得ることが難しいことが明らかになっている。
本発明は、上記従来技術の課題を鑑みてなされたものであり、樹脂層とシード層との密着性を向上させることができる積層体及び積層体の製造方法を提供することを目的とする。
上記目的を達成するために、本発明の一観点による積層体は、第1配線層と、樹脂層と、第2配線層と、をこの順に有し、前記第2配線層は、少なくとも、密着層と、シード層と、をこの順に含む。
本発明の他の観点による積層体の製造方法は、樹脂層上にチタン膜を形成する第1工程と、前記第1工程の後、前記チタン膜にエネルギを付与して密着層の一部を構成するチタンカーバイド層を形成する第2工程と、前記第2工程の後、前記チタンカーバイド層上に前記密着層の一部を構成するチタン層を形成する第3工程と、前記第3工程の後、前記チタン層上にシード層を形成する第4工程と、を有する。
本発明のさらに他の観点による積層体は、第1配線層と、樹脂層と、第2配線層と、をこの順に有し、前記第2配線層は、密着層と、シード層と、をこの順に含み、前記密着層は、チタンカーバイド層と、チタン層と、をこの順に有し、前記チタンカーバイド層は、前記樹脂層上に形成されたチタン膜にエネルギを付与して形成された層である。
本発明によれば、樹脂層とシード層との密着性を向上することができる。本発明のその他の特徴及び利点は、添付図面を参照とした以下の説明により明らかになるであろう。なお、添付図面においては、同じ又は同様の構成には同じ参照番号を付す。
本発明の第1実施形態による半導体パッケージの配線部を示す模式断面図である。 本発明の第1実施形態による成膜装置を鉛直方向に沿った面で切断して示す断面図である。 本発明の第1実施形態による積層体の製造方法を示すフロー図である。 本発明の第1実施形態による積層体の製造方法を示す工程断面図である。 本発明の第1実施形態による積層体の製造方法を示す工程断面図である。 本発明の第1実施形態による積層体の製造方法を示す工程断面図である。 本発明の第1実施形態による積層体の製造方法を示す工程断面図である。 本発明の第1実施形態による積層体の製造方法を示す工程断面図である。 本発明の第2実施形態による成膜装置を鉛直方向に沿った面で切断して示す断面図である。 本発明の第3実施形態による成膜装置を鉛直方向に沿った面で切断して示す断面図である。 X線光電子分光法の測定で得られたC1sスペクトルの一例を示す図である。 X線光電子分光法の測定で得られたTi2pスペクトルの一例を示す図である。 本発明の実施形態で得られた積層体の90度剥離試験の測定結果を示す図である。
本発明者の知見から見出された本発明の実施形態について図1乃至図9を用いて説明する。
(第1実施形態)
本発明の第1実施形態による積層体及びその製造方法について図1乃至図4を用いて説明する。本実施形態では、積層体として、半導体パッケージの配線部における配線層を含む積層体について説明する。
まず、本実施形態による半導体パッケージの配線部について図1を用いて説明する。図1は、本実施形態による半導体パッケージの配線部を示す模式断面図である。図1に示すように、半導体パッケージの配線部1は、プリント配線基板2と、第1配線層5と、樹脂層6と、第2配線層7とをこの順に有している。半導体パッケージの配線部1は、さらに、はんだ8と、アンダーフィル層9とを有している。
プリント配線基板2は、特に限定されるものではないが、例えば公知のビルドアップ基板でよく、基板3と、基板3上に設けられた配線4とを有している。
配線4は、プリント配線基板2である例えばビルドアップ基板の内層配線パターンを形成する金属層であって、例えばめっきにて形成された配線である。この配線4として用いられる金属層としては、めっき密着性、導電率、コストの観点から銅又は銅合金を用いることが好ましい。
第1配線層5は、後述するようにサポート基板Cの上に形成されて得られる金属層であり、例えばセミアディティブ法により形成された配線である。この第1配線層5として用いられる金属層としては、銅又は銅合金を用いることが好ましい。第1配線層5は、樹脂層6のプリント配線基板2の側の面に形成されている。
樹脂層6は、樹脂の硬化物で形成されている。当該樹脂としては、例えば、ポリイミド系、エポキシ系、フェノール系、ポリベンゾオキサゾール系、フッ素系樹脂を用いることができる。樹脂層6は、第1配線層5等の導体層の間を絶縁する層間絶縁膜として機能する絶縁樹脂層である。
配線4と第1配線層5とは、はんだ8で互いに電気的に接続されている。配線4を含むプリント配線基板2と第1配線層5を含む樹脂層6との間には、アンダーフィル材が充填されており、当該アンダーフィル材からなるアンダーフィル層9が形成されている。
第2配線層7は、密着層7Aと、スパッタリングシード層73と、電解銅めっき層74とをこの順に有している。第2配線層7は、樹脂層6に形成されたビアホール10を含む樹脂層6上にビアホール10を介して第1配線層5に接続するように形成されている。ビアホール10は、例えば、樹脂層6上に感光性レジストをフォトレジスト法によりパターニングして、第1配線層5の表面の一部が露出するように形成されたものである。第2配線層7は、例えば、ビアホール10の開口部にスパッタリング法により密着層とシード層とを形成して積層した後に、例えばセミアディティブ法により形成された配線である。なお、第2配線層7は、少なくとも、密着層7Aと、スパッタリングシード層73とをこの順に含んでいればよい。
第2配線層7は、第1配線層5とビアホール10の底部で互いに電気的に接続されている。第2配線層7において、ビアホール10の底部では、第1配線層5側からチタン層72と、スパッタリングシード層73と、電解銅めっき層74とがこの順に積層されている。また、第2配線層7において、第1配線層5と第2配線層7とを絶縁する樹脂層6上では、樹脂層6側から、密着層7Aと、スパッタリングシード層73と、電解銅めっき層74とがこの順に積層されている。密着層7Aは、チタンカーバイド層71と、チタン層72とから構成されている。
こうして、第2配線層7は、チタンカーバイド層71と、チタン層72と、スパッタリングシード層73と、電解銅めっき層74とをこの順に有し、ビアホール10を介して第1配線層5に接続された積層体として構成されている。ビアホール10の底部では、第1配線層5とチタン層72とが互いに電気的に接続されるように、第1配線層5上に、第1配線層5の側から、チタン層72と、スパッタリングシード層73と、電解銅めっき層74とがこの順に積層されている。ビアホール10の底部では、第1配線層5上にチタン層72がチタンカーバイド層71を介することなく直接形成されている。一方、ビアホール10の底部を除く部分では、第1配線層5とチタン層72とが絶縁されるように、樹脂層6上に、樹脂層6の側から、チタンカーバイド層71と、チタン層72と、スパッタリングシード層73と、電解銅めっき層74とがこの順に積層されている。
密着層7Aは、樹脂層6側からチタンカーバイド層71と、チタン層72とをこの順に有している。密着層7Aは、樹脂層6側に樹脂層6との密着性に優れたチタンカーバイド層71を有し、スパッタリングシード層73側にスパッタリングシード層73との密着性に優れたチタン層72とを有している。
チタンカーバイド層71は、チタンカーバイド(TiC)結合層で形成されている。チタンカーバイド結合層は、樹脂層6上にチタン膜が形成された状態でイオン照射によりエネルギを付与することにより、チタン膜に含まれるチタン元素と樹脂層6に含まれるカーボン(C)元素とが共有結合(以下、チタンカーバイド結合ともいう。)して形成される。チタンカーバイド層71を形成するためのチタン膜の膜厚は、2.5nm以上であることが好ましい。また、イオン照射により照射されるイオンのエネルギは、250eV以上が好ましい。ここで、チタンカーバイド層71を形成するためのチタン膜が膜厚2.5nmの極薄膜であってもチタンカーバイド層71を形成できるため、生産性を低下させることなくチタンカーバイド層71を形成することができる。また、照射するイオンのエネルギを250eVとすることで、樹脂層6の最表面から深さ方向へ数nm以上イオンが侵入することができるため、チタンカーバイド層71を効率良く形成することができる。
チタン層72は、チタン(Ti)で形成されている。チタン層72の膜厚は、5nm以上であってよく、好ましくは20nmから200nmである。チタン層72は、例えば、アルゴン(Ar)雰囲気下でチタンターゲットをスパッタリングする方法により、形成することができる。
スパッタリングシード層73は、銅(Cu)で形成されている。スパッタリングシード層73は、密着層7A上にスパッタリング法で形成される層であり、電解銅めっき層74を形成するためのシード層である。スパッタリングシード層73の膜厚は、50nm以上であってよく、好ましくは100nmから300nmである。スパッタリングシード層73は、例えば、アルゴン雰囲気下でCuターゲットをスパッタリングする方法により形成することができる。本実施形態では、スパッタリングシード層73が密着層7Aを介して樹脂層6上に形成されるため、樹脂層6とスパッタリングシード層73との密着性が向上されている。
電解銅めっき層74は、銅(Cu)で形成されている。電解銅めっき層74は、スパッタリングシード層73を形成した後に、電解めっきによりスパッタリングシード層73の上に積層することができる。電解銅めっき層74の厚さは、5μm以上であってよく、好ましくは10μmから50μmである。
こうして、半導体パッケージの配線部1において、第1配線層5に接続された第2配線層7が形成されている。第2配線層7のうち、密着層7A及びスパッタリングシード層73は、単一の成膜装置である図2に示す本実施形態による成膜装置を用いて形成することができる。図2は、本実施形態の成膜装置を鉛直方向に沿った面で切断して示す断面図である。ここで、XY平面は水平面に平行な面であり、Z軸は鉛直方向に平行な軸であるとする。
図2に示すように、本実施形態による成膜装置は、プロセス室50と、処理部FF1と、排気部V50と、ガス導入部G1と、保持部60と、制御装置CRとを有している。処理部FF1は、プロセス室50内に設けられ、基材S上の電子部品に接続される配線である第2配線層7のうち、密着層7Aと、スパッタリングシード層73とを形成するように構成されている。排気部V50は、プロセス室50内を真空排気可能に構成されている。ガス導入部G1は、密着層7Aとスパッタリングシード層73とを形成するためのガスをプロセス室50内に導入するように構成されている。保持部60は、プロセス室50の中で基材Sを保持するように構成されている。制御装置CRは、排気部V50、ガス導入部G1、処理部FF1等の成膜装置の各部を制御するように構成されている。また、本実施形態による成膜装置は、基材Sがプロセス室50の中の成膜領域を通過するように基材Sを保持した保持部60を移動させる駆動部(不図示)と、保持部60を冷却する冷却部(不図示)とを有している。
処理部FF1は、スパッタリングターゲットである複数のターゲットT1、T2と、イオンガンI1とを有し、複数のターゲットT1、T2とイオンガンI1とを支持する支持体SPを回転させる回転カソードで構成されている。ターゲットT1は、例えばチタン(Ti)のターゲットであり、基材S上に形成される密着層7Aとして機能する密着膜の材料で構成されていることが好ましい。処理部FF1は、ターゲットT1を用いたスパッタリング法により例えばチタン膜を成膜する。ターゲットT2は、例えば銅(Cu)のターゲットであり、密着膜上に形成されるスパッタリングシード層73として機能するシード膜の材料で構成されていることが好ましい。処理部FF1は、ターゲットT2を用いたスパッタリング法により例えば銅膜を成膜する。イオンガンI1は、所望のエネルギで基材Sに向けてイオンを照射することができるように構成されている。処理部FF1は、イオンガンI1により、ターゲットT1を用いて成膜した例えばチタン膜にイオンを照射する。
本実施形態では、樹脂層6上にチタン膜が形成された状態でイオン照射によりチタン膜及び樹脂層6にエネルギを付与して、チタンカーバイド結合層からなるチタンカーバイド層71を有する密着層7Aを形成し、密着層7Aが優れた密着膜として機能する。密着層7Aを成膜する際、制御装置CRは、まず、処理部FF1を回転させてターゲットT1を基材Sに対向させ、ターゲットT1を用いたスパッタリング法により基材SにTi膜を形成する。この状態で、制御装置CRは、処理部FF1をさらに回転させてイオンガンI1を基材Sに対向させ、イオンガンI1に電圧を印加して基材Sに向けてイオンを照射し、ガス導入部G1によりプロセス室50内に導入したアルゴンガスをプラズマ化する。すると、基材Sの樹脂層6上に形成されたチタン膜及び樹脂層6にイオン照射によりエネルギが付与され、チタン膜に含まれるチタン元素と樹脂層6に含まれるカーボン元素とが共有結合する。これにより、チタン膜からチタンカーバイド層71を形成することができる。また、イオンガンI1によるイオン照射時の雰囲気ガスには、アルゴンガス単独のみならず、アルゴンガスに窒素や酸素ガス等の反応性ガスを混合させた混合ガスを用いてもよい。
次に、図2に示す成膜装置を用いて行う第2配線層7を含む本実施形態による積層体の製造方法についてさらに図3乃至図4Eを用いて説明する。図3は、図2に示す成膜装置で行う本実施形態による積層体の製造方法を示すフロー図である。図4A乃至図4Eは、本実施形態による積層体の製造方法を示す工程断面図であり、具体的には半導体パッケージの配線部の製造方法を示す工程断面図である。
本実施形態による積層体の製造方法の特徴点は、図1に示す第2配線層7を形成する際に、樹脂層6上にチタン膜が形成された状態でチタン膜及び樹脂層6にイオン照射によりエネルギを付与することでチタン膜からチタンカーバイド層71を形成することである。
図3に示すように、本実施形態による積層体の製造方法は、第1工程(ステップS102)と、第2工程(ステップS103)と、第3工程(ステップS104)と、第4工程(ステップS105)とを含む。また、本実施形態による積層体の製造方法は、第1工程(ステップS102)の前にエッチング工程(ステップS101)を含んでもよい。
第1工程(ステップS102)は、樹脂層6及びビアホール10の底部にチタン膜を形成する。第2工程(ステップS103)は、第1工程(ステップS102)の後にイオン照射により第1工程(ステップS102)で形成したチタン膜にエネルギを付与してチタン膜から密着層7Aのチタンカーバイド層71を形成する。第3工程(ステップS104)は、第2工程(ステップS103)の後に密着層7Aのチタン層72を形成する。第4工程(ステップS105)は、第3工程(ステップS104)の後にスパッタリングシード層73を形成する。第1工程(ステップS102)の前に実施してもよいエッチング工程(ステップS101)は、第1工程(ステップS102)の前に基材Sの表面をエッチングして樹脂層6にビアホール10を形成する。
また、第1工程(ステップS102)と第2工程(ステップS103)とを、2回以上実施してもよい。第1工程(ステップS102)と第2工程(ステップS103)とを2回以上繰り返し実施することにより、チタンカーバイド層71内のチタンと炭素との結合比率を樹脂層6側からチタン層72側に向かって傾斜的に変化させることができる。すなわち、樹脂層6側からチタン層72側に向かって結合比率を徐々に減少させることができる。このようにチタンカーバイド層71内のチタンと炭素との結合比率を傾斜的に変化させることにより、チタンカーバイド層71の密着性を向上させることができる。
上記各工程は、図2に示す基材Sに対して実施される。基材Sは、図4Aに示すように、サポート基板Cと、サポート基板C上に例えばセミアディティブ法で配線パターンにパターニングされて形成された第1配線層5と、第1配線層5を含むサポート基板C上に形成された樹脂層6とを有する基材である。樹脂層6には、パターニングされ、第1配線層5に達するビアホール10が形成されている。サポート基板Cは、特に限定されるものではないが、シリコン(Si)基板、ガラス製の基板及び樹脂製の基板のうちのいずれかであることが好ましい。このような基材Sをプロセス室50内に導入して保持部60により保持した後、プロセス室50内において以下のように各工程が実施される。
まず、ステップS101のエッチング工程において、制御装置CRは、複数のターゲットT1、T2及びイオンガンI1を支持する支持体SPを回転させてイオンガンI1を基材S側に向け、イオンガンI1を基材Sに対向させる。次いで、制御装置CRは、ガス導入部G1からアルゴンガスをプロセス室50内に導入してプロセス室50内の圧力が安定化した後にイオンガンI1に電圧を印加して、アルゴンガスをプラズマ化する。こうして生成されたプラズマにより、図4Aに示すように、サポート基板C上の第1配線層5と、パターニングされるとともに第1配線層5に到達するビアホール10が形成された樹脂層6とをエッチングする。このエッチングにより基材Sの表面が清浄化される。ステップS101のエッチング工程が完了した時点で、制御装置CRは、イオンガンI1への電圧印加を停止する。
次いで、ステップS102の第1工程において、制御装置CRは、複数のターゲットT1、T2及びイオンガンI1を支持する支持体SPを回転させてターゲットT1を基材S側に向け、ターゲットT1を基材Sに対向させる。次いで、制御装置CRは、プロセス室50の圧力が安定化した後にターゲットT1に予め設定された電力を供給して、アルゴンガスをプラズマ化する。こうして生成されたプラズマでターゲットT1をスパッタリングすることにより、図4Bに示すように、樹脂層6の上及びビアホール10の底部に露出する第1配線層5の上にチタン膜Pを成膜する。
次いで、ステップS103の第2工程において、制御装置CRは、複数のターゲットT1、T2及びイオンガンI1を支持する支持体SPを回転させてイオンガンI1を基材S側に向け、イオンガンI1を基材Sに対向させる。次いで、制御装置CRは、ガス導入部G1からアルゴンガスを導入してプロセス室50内の圧力が安定化した後にイオンガンI1に電圧を印加して、アルゴンガスをプラズマ化する。こうしてイオンガンI1によるイオン照射によりチタン膜P及び樹脂層6にエネルギを付与することで、基材Sの樹脂層6の表面を改質し、チタン膜Pに含まれるチタン元素と樹脂層6に含まれるカーボン元素とにチタンカーバイド結合を形成させる。これにより、図4Cに示すように、密着層7Aの樹脂層6に近い側の層として密着層7Aの一部を構成するチタンカーバイド層71をチタン膜Pから形成する。このとき、ビアホール10の底部には、イオン照射によりチタン膜Pがエッチングされて除去される結果、第1配線層5が露出する。なお、チタンカーバイド層71は、チタン膜Pの少なくとも樹脂層6側の部分に部分的に形成されればよい。
次いで、ステップS104の第3工程において、制御装置CRは、複数のターゲットT1、T2及びイオンガンI1を支持する支持体SPを回転させてターゲットT1を基材S側に向け、ターゲットT1を基材Sに対向させる。次いで、制御装置CRは、プロセス室50の圧力が安定化した後にターゲットT1に予め設定された電力を供給して、アルゴンガスをプラズマ化する。こうして生成されたプラズマでターゲットT1をスパッタリングすることにより、図4Dに示すように、チタンカーバイド層71上に、密着層7Aの上層として密着層7Aの一部を構成するチタン層72を形成する。チタン層72は、第1配線層5の表面とチタンカーバイド層71の表面とに形成される。
次いで、ステップS105の第4工程において、制御装置CRは、複数のターゲットT1、T2及びイオンガンI1を支持する支持体を回転させてターゲットT2を基材S側に向け、ターゲットT2を基材Sに対向させる。次いで、制御装置CRは、プロセス室50の圧力が安定化した後にターゲットT2に予め設定された電力を供給して、アルゴンガスをプラズマ化する。こうして生成されたプラズマでターゲットT2をスパッタリングすることにより、図4Eに示すように、密着層7Aのチタン層72上にスパッタリングシード層73を形成する。スパッタリングシード層73は、特に限定されるものではないが、Cu膜、CuAl合金膜及びCuW合金膜のうちのいずれかであることが好ましい。形成すべき膜の種類に応じてターゲットT2を適宜変更することができる。
こうして、図2に示す成膜装置を用いて、基材Sに対して密着層7Aとスパッタリングシード層73とを形成することができる。
スパッタリングシード層73までを形成した後、図2に示す成膜装置から基材Sを取り出して、スパッタリングシード層73をシード層として電解めっき法によりスパッタリングシード層73上に電解銅めっき層74を形成することができる。こうして、樹脂層6上に、密着層7Aと、スパッタリングシード層73と、電解銅めっき層74とを有する第2配線層7が形成される。
以上のように、本実施形態では、イオン照射により樹脂層6の表面を改質して、密着層7Aのチタン層72を構成するチタン元素を含んだチタンカーバイド層71を樹脂層6とチタン層72との間に形成する。これにより、樹脂層6とスパッタリングシード層73を含む第2配線層7の密着性を向上することができる。本実施形態では、イオン照射によりエネルギ付与を行うことにより、樹脂層6に結合手が誘起されてチタン元素が樹脂層6のカーボン元素と結合し、樹脂層6とチタン層72との間にチタンカーバイド層71が形成される。このようなチタンカーバイド層71により樹脂層6と密着層7Aのチタン層72との密着力が高まることで、密着層7Aと、スパッタリングシード層73と、電解銅めっき層74がこの順に積層されている第2配線層7と樹脂層6との密着性を確保することができる。
このように、本実施形態によれば、チタンカーバイド層71とチタン層72とを有する密着層7Aを介して樹脂層6上にスパッタリングシード層73が形成されるため、樹脂層6とスパッタリングシード層73との密着性を向上することができる。
なお、第1配線層5と第2配線層7とを含む樹脂層6のフィルムは、サポート基板Cから分離して図1に示す半導体パッケージの製造に用いることができる。半導体パッケージの製造を製造する際には、樹脂層6のフィルムにおける第1配線層5を、はんだ8によりプリント配線基板2の配線4に接続する。次いで、プリント配線基板2と樹脂層6のフィルムとの間にアンダーフィル材を充填してアンダーフィル層9を形成する。
(第2実施形態)
本発明の第2実施形態による積層体及び積層体の製造方法について図5を用いて説明する。なお、第1実施形態による積層体及び積層体の製造方法と同様の構成要素については同一の符号を付し説明を省略し又は簡略にする。
本実施形態は、図2に示す成膜装置に代えて図5に示す成膜装置を用いて密着層7A及びスパッタリングシード層73を形成する点で第1実施形態と異なっている。図5は、本実施形態による成膜装置を鉛直方向に沿った面で切断して示す断面図である。ここで、XY平面は水平面に平行な面であり、Z軸は鉛直方向に平行な軸である。
本実施形態による成膜装置の基本的構成は、図2に示す成膜装置と同様である。本実施形態による成膜装置は、図5に示すように、イオンガンI1が設置されていない一方、保持部60に保持された基材Sに保持部60を介して高周波電圧を印加可能に構成された高周波電源P1を有している点で図2に示す成膜装置と異なっている。高周波電源P1としては、出力電圧可変の高周波電源を用いることができる。なお、本実施形態による成膜装置においても、ステップS101のエッチング工程を実施するためにイオンガンI1が設置されていてもよい。
図5に示す成膜装置を用いた本実施形態による積層体の製造方法は、ステップS103の第2工程以外は第1実施形態による積層体の製造方法と同様である。ステップS103の第2工程は、基材Sに高周波電圧を印加する方法でも可能である。本実施形態では、以下のようにして高周波電圧印加機構である高周波電源P1により高周波電圧を基材Sに印加することによりステップS103の第2工程を実施する。
具体的には、ステップS103の第2工程において、制御装置CRは、複数のターゲットT1、T2を支持する支持体SPを回転させて、処理部FF1のターゲットT1、T2が設置されていない面を基材S側に向ける。次いで、制御装置CRは、高周波電源P1により基材Sに高周波電圧を印加してプラズマを発生させ、基材Sに現れる自己バイアス電圧Vdcにより基材Sへプラズマによるイオンを引き込み、ステップS102の第1工程で形成したチタン膜P及び樹脂層6にエネルギを付与する。こうしてエネルギを付与することで、基材Sの樹脂層6の表面を改質し、図4Cに示す第1実施形態と同様に密着層7Aの樹脂層6に近い側の層であるチタンカーバイド層71を形成する。
本実施形態のように、イオンガンI1を用いたイオン照射に代えて、高周波電源P1により印加された高周波電源によるイオンの引き込みによりチタン膜P及び樹脂層6にエネルギを付与してチタンカーバイド層71を形成することもできる。
(第3実施形態)
本発明の第3実施形態による積層体及び積層体の製造方法について図6を用いて説明する。なお、第1及び第2実施形態による積層体及び積層体の製造方法と同様の構成要素については同一の符号を付し説明を省略し又は簡略にする。
本実施形態は、図2に示す成膜装置に代えて図6に示す成膜装置を用いて密着層7A及びスパッタリングシード層73を形成する点で第1実施形態と異なっている。図6は、本実施形態による成膜装置を鉛直方向に沿った面で切断して示す断面図である。ここで、XY平面は水平面に平行な面であり、Z軸は鉛直方向に平行な軸である。
本実施形態による成膜装置の基本的構成は、図2に示す成膜装置と同様である。本実施形態による成膜装置は、図6に示すように、イオンガンI1が設置されていない一方、保持部60に保持された基材Sに保持部60を介して直流電圧を印加可能に構成された直流電源P2を有している点で図2に示す成膜装置と異なっている。直流電源P2としては、出力電圧可変の直流電源を用いることができる。なお、本実施形態による成膜装置においても、ステップS101のエッチング工程を実施するためにイオンガンI1が設置されていてもよい。
図6に示す成膜装置を用いた本実施形態による積層体の製造方法は、ステップS103の第2工程以外は第1実施形態と同様である。ステップS103の第2工程は、基材Sに負のバイアス電圧を印加した状態でチタン膜を成膜する方法によっても可能である。本実施形態では、以下のようにして直流電圧印加機構である直流電源P2により負のバイアス電圧を基材Sに印加した状態でチタン膜を成膜することによりステップS103の第2工程を実施する。
具体的には、ステップS103の第2工程において、制御装置CRは、複数のターゲットT1、T2を支持する支持体SPを回転させてターゲットT1を基材S側に向け、ターゲットT1を基材Sに対向させる。次いで、制御装置CRは、プロセス室50の圧力が安定化した後、直流電源P2により基材Sに負のバイアス電圧を印加した状態でターゲットT1に予め設定された電力を供給してアルゴンガスをプラズマ化する。これにより、スパッタリングによりチタン膜を成膜しつつ、負のバイアス電圧により基材Sにプラズマによるイオンを引き込み、ステップS102の第1工程で形成したチタン膜P及び樹脂層6にエネルギを付与する。こうしてエネルギを付与することで、基材Sの樹脂層6の表面を改質し、図4Cに示す第1実施形態と同様に密着層7Aの樹脂層6に近い側の層であるにチタンカーバイド層71を形成する。ここで、直流電源P2により基材Sに印加するバイアス電圧は、直流パルスバイアス電圧であることが好ましい。基材Sに印加する負のバイアス電圧は、一定であってもよいし、時間経過に従って段階的に変化させてもよい。
本実施形態によれば、イオンガンI1及び高周波電源P1のいずれも有しない成膜装置であってもチタンカーバイド層71を形成することができる。
(第4実施形態)
本発明の第4実施形態により積層体及び積層体の製造方法について説明する。なお、第1乃至第3実施形態による積層体及び積層体の製造方法と同様の構成要素については同一の符号を付し説明を省略し又は簡略にする。
ステップS102の第1工程とステップS103の第2工程とは、同時に実施することも可能である。本実施形態による積層体の製造方法は、図6に示す成膜装置を用い、以下のようにしてステップS102の第1工程とステップS103の第2工程とを同時に実施する。
具体的には、ステップS102の第1工程とステップS103の第2工程とを同時に実施するにあたり、制御装置CRは、複数のターゲットT1、T2を支持する支持体SPを回転させてターゲットT1を基材S側に向け、ターゲットT1を基材Sに対向させる。次いで、制御装置CRは、プロセス室50の圧力が安定化した後、直流電源P2により基材Sに負のバイアス電圧を印加した状態でターゲットT1に予め設定された電力を供給してアルゴンガスをプラズマ化する。負のバイアス電圧によりイオン照射によるエネルギが付与されながらチタン膜が成膜されるため、チタン膜に含まれるチタン元素と樹脂層6に含まれるカーボン元素が共有結合する。こうしてエネルギを付与しつつチタン膜を成膜することで、基材Sの樹脂層6の表面を改質し、図4Cに示す第1実施形態と同様に密着層7Aの樹脂層6に近い側の層であるチタンカーバイド層71を形成する。ここで、直流電源P2により基材Sに印加するバイアス電圧は、直流パルスバイアス電圧であることが好ましい。基材Sに印加する負のバイアス電圧は、一定であってもよいし、時間経過に従って段階的に変化させてもよい。
本実施形態によれば、ステップS102の第1工程とステップS103の第2工程とを同時に行うことにより、生産性の向上が図れ、かつイオンガンI1及び高周波電源P1のいずれも有しない成膜装置であってもチタンカーバイド層71を形成することができる。
以下、本発明の実施例について図7乃至図9を用いて説明する。
樹脂層と密着膜の界面の結合状態をX線光電子分光装置(SSX-100、Surface Science Instruments社製)により測定した。測定は非破壊で行い、X線源は、AlKα(1487eV)、光電子の検出深さが最大となるように試料台とアナライザ角度が90度となるような配置とした。測定用の試料は、図3に示す成膜フローのうち、ステップS103の第2工程まで、すなわち、ステップS101のエッチング工程と、ステップS102の第1工程と、第1実施形態による方法でのステップS103の第2工程とを実施して作製した。ステップS102の第1工程ではチタン膜を3nm成膜した。また、ステップS103の第2工程を実施しない試料を比較用として作製した。なお、X線光電子分光法は、発生した光電子が試料内部で非弾性散乱を受けるため、チタン膜の膜厚が厚いと樹脂層と密着膜の界面を分析することができない。このため、チタン膜の膜厚が10nm以下となるように試料を作製した。
図7は、前記X線光電子分光法の測定で得られたC1sスペクトルの一例、図8はTi2pスペクトルの一例を示す図である。図7及び図8の横軸は、測定電子の原子核に対する結合エネルギ、縦軸は放出光電子の強度を示している。図7及び図8中、実線のスペクトルはステップS103の第2工程までを実施した測定用の試料についての測定結果の例を示し、破線のスペクトルはステップS103の第2工程を実施しない比較用の試料についての測定結果の例を示している。元素は、近接原子との結合状態により結合エネルギが異なる。このため、結合エネルギにより結合状態に関する情報を得ることができる。
まず、図7に示すC1sスペクトルを比較すると、第1工程で形成した樹脂層上のチタン薄膜に第2工程でイオン照射を行った測定用の試料では、イオン照射なしの比較用の試料では観察されていない282.0eV付近にピークが検出されている。次に、図8に示すTi2pスペクトルを比較すると、第1工程で形成した樹脂層上のチタン薄膜に第2工程でイオン照射を行った測定用の試料では、イオン照射なしの比較用の試料では観察されていない455.0eV付近にピークが検出されている。
この図7のC1sスペクトルの282.0ev付近のピークと、図8のTi2pスペクトルの455.0ev付近のピークとは、それぞれ炭素とチタンとが結合しているチタンカーバイド結合に起因するピークである。図7及び図8に示す測定結果において、チタンカーバイド結合に起因する結合エネルギのピークが検出され、チタンカーバイド結合が形成されていることを確認することができた。
次に、第1実施形態の手法により樹脂層上のチタン薄膜にイオン照射を行った際のチタン薄膜の膜厚とイオン照射時間毎におけるチタンカーバイド結合の形成の有無について調べた結果を表1に示す。チタンカーバイド結合の形成の有無は、X線光電子分光法により確認した。
Figure 0007200436000001
表1に示すように、チタン膜成膜後にイオン照射を行わない場合にはチタンカーバイド結合が形成されていないのに対して、第1工程で形成した樹脂層上のチタン薄膜にイオン照射を行うことによりチタンカーバイド結合が形成されるという結果が得られた。また、チタン薄膜の膜厚が2.5nm以上であれば、イオン照射を行った場合、チタンカーバイド結合が形成されることを確認した。
次に、第1実施形態の手法により樹脂層上形成された膜厚5nmのチタン薄膜にイオン照射を行った際のイオンエネルギ毎におけるチタンカーバイド結合の形成の有無について調べた結果を表2に示す。
Figure 0007200436000002
表2に示すように、樹脂層上のチタン薄膜にイオン照射を行うことによりチタンカーバイド結合が形成されるという結果が得られた。
次に、実施例1乃至4で得られた積層体及び比較例で得られた積層体について、剥離強度を測定した結果を図9に示す。図9は、実施例1乃至4で得られた積層体及び比較例で得られた積層体について測定された剥離強度を示すグラフである。
実施例1で得られた積層体は、第1実施形態で得られた積層体である。実施例2で得られた積層体は、第2実施形態で得られた積層体である。実施例3で得られた積層体は、第3実施形態で得られた積層体である。実施例4で得られた積層体は、第4実施形態で得られた積層体である。各実施例において、樹脂層6としては、感光性ポリイミド樹脂層を使用した。
比較例で得られた積層体は、ステップS102の第1工程とステップS103の第2工程とを行わなかった点以外は、実施例1で得られた積層体と同様である。比較例では、ステップS102の第1工程とステップS103の第2工程とを行わず、代わりにステップS104の第3工程の前にアルゴン雰囲気下で炭化チタンターゲットをスパッタリングする方法によりチタンカーバイド層を形成した。
剥離強度の測定では、ピール試験機(オートグラフAG-100kNXplus、島津製作所製)を用いて90度剥離試験を行った。90度剥離試験では、密着層7Aと、スパッタリングシード層73と、電解銅めっき層74とがこの順に積層されている第2配線層7と樹脂層6とを剥離した際の剥離強度を測定した。なお、90度剥離試験は、試験室温度23±2度、試験室湿度50±5%RH中で行い、試験速度は10mm/分とした。図9には、実施例1乃至4及び比較例で得られた積層体の剥離強度を正規化して示す。
図9に示すように、実施例1乃至4の積層体について測定された剥離強度は、比較例の積層体について測定された剥離強度に対して1.35倍から1.5倍に高くなることがわかった。本発明の適用により、層間絶縁膜である樹脂層とシード層との密着性を向上させることができることが確認された。
(変形実施形態)
以上、本発明の好ましい第1乃至第4実施形態について説明したが、本発明は、これらの第1乃至第4実施形態に限定されるものではなく、その要旨の範囲内で種々の変形及び変更が可能である。
例えば、上記第1乃至第4実施形態では、密着層7AがTiを含む層である場合を例に説明したが、密着層7AはTiを含む層に限定されるものではない。密着層7Aとしては、例えば、Cuシード層と層間絶縁膜等の樹脂層と間の密着膜として用いられるTa、Ni、Cr、TiN、Ti合金、Ta合金、Ni合金、Cr合金等を含む層を用いることもできる。この場合、密着層7Aは、TaC層とTa層、NiC層とNi層、CrC層とCr層、TiNC層とTiN層、Ti合金-C層とTi合金層、Ta合金-C層とTa合金層、Ni合金-C層とNi合金層、Cr合金-C層とCr合金層等の樹脂層6側に金属カーバイド層を有する積層体等とすることができる。金属カーバイド層は、上記各第1乃至第4形態によるチタンカーバイド層71と同様に形成することができる。
また、上記第1乃至第4実施形態では、スパッタリングシード層73がCu層である場合を例に説明したが、スパッタリングシード層73はCu層に限定されるものではない。スパッタリングシード層73としては、例えば、CuAl合金層、CuW合金層等のCuを含む合金層を用いることもできる。
また、上記第1乃至第4実施形態では、樹脂層6が、半導体パッケージの配線部1の層間絶縁膜として機能する絶縁樹脂層である場合を例に説明したが、樹脂層6は、半導体パッケージの配線部1の層間絶縁膜として機能する絶縁樹脂層に限定されるものではない。樹脂層6は、例えば、プリント基板として用いられる樹脂基板、具体的には、ガラスエポキシ基板、フッ素樹脂基板、ポリイミドフィルム等であってもよい。この場合、積層体は、樹脂層6としての樹脂基板と、密着層7Aと、スパッタリングシード層73と、をこの順に有するものとすることができる。

Claims (13)

  1. 第1配線層と、樹脂層と、第2配線層と、をこの順に有し、
    前記第2配線層は、少なくとも、密着層と、シード層と、をこの順に含み、
    前記密着層は、チタンカーバイド層と、チタン層と、をこの順に有する積層体。
  2. 前記樹脂層には、前記第1配線層に到達するビアホールが形成されており、
    前記ビアホールの底部では、前記第1配線層と前記チタン層とが互いに電気的に接続されるように、前記第1配線層上に、前記第1配線層の側から、前記チタン層と、前記シード層と、がこの順に積層されており、
    前記ビアホールの前記底部を除く部分では、前記第1配線層と前記チタン層とが絶縁されるように、前記樹脂層上に、前記樹脂層の側から、前記チタンカーバイド層と、前記チタン層と、前記シード層とが、この順に積層されている請求項に記載の積層体。
  3. 樹脂層上にチタン膜を形成する第1工程と、
    前記第1工程の後、前記チタン膜にエネルギを付与して密着層の一部を構成するチタンカーバイド層を形成する第2工程と、
    前記第2工程の後、前記チタンカーバイド層上に前記密着層の一部を構成するチタン層を形成する第3工程と、
    前記第3工程の後、前記チタン層上にシード層を形成する第4工程と、を有する積層体の製造方法。
  4. 前記第2工程は、前記樹脂層上に前記チタン膜が形成された状態でイオン照射により前記チタン膜に前記エネルギを付与し、前記チタン膜から前記チタンカーバイド層を形成する請求項に記載の積層体の製造方法。
  5. 前記第2工程は、前記樹脂層が形成された基材に高周波電圧を印加してプラズマを発生させ、前記基材に現れる自己バイアス電圧によりイオンを引き込み、前記チタン膜に前記エネルギを付与し、前記チタン膜から前記チタンカーバイド層を形成する請求項に記載の積層体の製造方法。
  6. 前記第2工程は、前記樹脂層が形成された基材に負のバイアス電圧を印加し、負のバイアス電圧によりイオンを引き込み、前記チタン膜に前記エネルギを付与し、前記チタン膜から前記チタンカーバイド層を形成する請求項に記載の積層体の製造方法。
  7. 前記樹脂層が形成された基材に負のバイアス電圧を印加し、前記負のバイアス電圧によりイオン照射による前記エネルギを付与しながら前記チタン膜を成膜しつつ、前記チタンカーバイド層を形成して、前記第1工程と前記第2工程とを同時に実施する請求項に記載の積層体の製造方法。
  8. 前記第2工程は、前記チタン膜に前記エネルギを付与することで前記樹脂層の表面を改質し、前記チタン膜の少なくとも前記樹脂層の側の部分に前記チタンカーバイド層を形成する請求項からのいずれか1項に記載の積層体の製造方法。
  9. 前記第1工程の前に、第1配線層と、前記第1配線層に到達するビアホールが形成された前記樹脂層と、をエッチングするエッチング工程を有する請求項からのいずれか1項に記載の積層体の製造方法。
  10. 前記第1工程は、前記第1配線層上と前記樹脂層上とに前記チタン膜を形成する請求項に記載の積層体の製造方法。
  11. 前記第3工程は、前記第1配線層の表面と前記チタンカーバイド層の表面とに前記チタン層を形成する請求項10に記載の積層体の製造方法。
  12. 第1配線層と、樹脂層と、第2配線層と、をこの順に有し、
    前記第2配線層は、密着層と、シード層と、をこの順に含み、
    前記密着層は、チタンカーバイド層と、チタン層と、をこの順に有し、
    前記チタンカーバイド層は、前記樹脂層上に形成されたチタン膜にエネルギを付与して形成された層である積層体。
  13. 前記樹脂層には、前記第1配線層に到達するビアホールが形成されており、
    前記ビアホールの底部では、前記第1配線層と前記チタン層とが互いに電気的に接続されるように、前記第1配線層上に、前記第1配線層の側から、前記チタン層と、前記シード層と、がこの順に積層されており、
    前記ビアホールの前記底部を除く部分では、前記第1配線層と前記チタン層とが絶縁されるように、前記樹脂層上に、前記樹脂層側から、前記チタンカーバイド層と、前記チタン層と、前記シード層とが、この順に積層されている請求項12に記載の積層体。
JP2022502615A 2021-05-18 2021-05-18 積層体及び積層体の製造方法 Active JP7200436B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/018766 WO2022244095A1 (ja) 2021-05-18 2021-05-18 積層体及び積層体の製造方法

Publications (3)

Publication Number Publication Date
JPWO2022244095A1 JPWO2022244095A1 (ja) 2022-11-24
JP7200436B1 true JP7200436B1 (ja) 2023-01-06
JPWO2022244095A5 JPWO2022244095A5 (ja) 2023-04-25

Family

ID=84141384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022502615A Active JP7200436B1 (ja) 2021-05-18 2021-05-18 積層体及び積層体の製造方法

Country Status (6)

Country Link
US (1) US20230187338A1 (ja)
JP (1) JP7200436B1 (ja)
KR (1) KR20230042748A (ja)
CN (1) CN115989578A (ja)
TW (2) TWI825647B (ja)
WO (1) WO2022244095A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999035684A1 (fr) * 1998-01-10 1999-07-15 Tokyo Electron Limited Dispositif a semi-conducteurs presentant une couche isolante constituee d'un film de carbone fluore et procede de production dudit dispositif
JPH11330075A (ja) * 1998-05-07 1999-11-30 Tokyo Electron Ltd 半導体装置
JP2000254922A (ja) * 1999-03-08 2000-09-19 Citizen Watch Co Ltd 樹脂成形用金型および樹脂成形用金型への硬質被膜形成方法
JP2003218516A (ja) * 2002-01-23 2003-07-31 Shinko Electric Ind Co Ltd 配線基板の製造方法
WO2014185301A1 (ja) * 2013-05-13 2014-11-20 株式会社アルバック 搭載装置、その製造方法、その製造方法に用いるスパッタリングターゲット
JP2016086047A (ja) * 2014-10-24 2016-05-19 日亜化学工業株式会社 発光装置の製造方法
JP2019129172A (ja) * 2018-01-22 2019-08-01 富士通株式会社 回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008105535A1 (ja) 2007-03-01 2008-09-04 Nec Corporation 半導体装置及びその製造方法
JP2009010276A (ja) 2007-06-29 2009-01-15 C Uyemura & Co Ltd 配線基板の製造方法
US10658234B2 (en) * 2016-07-29 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Formation method of interconnection structure of semiconductor device
US10515848B1 (en) * 2018-08-01 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US10879224B2 (en) * 2018-10-30 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure, die and method of manufacturing the same
US20200312768A1 (en) * 2019-03-27 2020-10-01 Intel Corporation Controlled organic layers to enhance adhesion to organic dielectrics and process for forming such
US11387191B2 (en) * 2019-07-18 2022-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999035684A1 (fr) * 1998-01-10 1999-07-15 Tokyo Electron Limited Dispositif a semi-conducteurs presentant une couche isolante constituee d'un film de carbone fluore et procede de production dudit dispositif
JPH11330075A (ja) * 1998-05-07 1999-11-30 Tokyo Electron Ltd 半導体装置
JP2000254922A (ja) * 1999-03-08 2000-09-19 Citizen Watch Co Ltd 樹脂成形用金型および樹脂成形用金型への硬質被膜形成方法
JP2003218516A (ja) * 2002-01-23 2003-07-31 Shinko Electric Ind Co Ltd 配線基板の製造方法
WO2014185301A1 (ja) * 2013-05-13 2014-11-20 株式会社アルバック 搭載装置、その製造方法、その製造方法に用いるスパッタリングターゲット
JP2016086047A (ja) * 2014-10-24 2016-05-19 日亜化学工業株式会社 発光装置の製造方法
JP2019129172A (ja) * 2018-01-22 2019-08-01 富士通株式会社 回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法

Also Published As

Publication number Publication date
TW202310212A (zh) 2023-03-01
TWI825647B (zh) 2023-12-11
KR20230042748A (ko) 2023-03-29
TW202349577A (zh) 2023-12-16
US20230187338A1 (en) 2023-06-15
WO2022244095A1 (ja) 2022-11-24
JPWO2022244095A1 (ja) 2022-11-24
CN115989578A (zh) 2023-04-18

Similar Documents

Publication Publication Date Title
US20110017588A1 (en) Fabrication process for a thick film by magnetron sputtering
KR20050010032A (ko) 플렉시블 프린트 회로 기판 및 그 제조 방법
JP2006049893A (ja) フレキシブル回路基板用積層構造体の製造方法
US20220361341A1 (en) Method of producing printed circuit boards and printed circuit boards produced in accordance with the method
JP2004327931A (ja) 金属被膜ポリイミド基板及びその製造方法
JP7200436B1 (ja) 積層体及び積層体の製造方法
JP2017011010A (ja) 配線基板の製造方法、配線基板及び配線基板製造装置
KR100951940B1 (ko) 연성인쇄회로기판의 제조방법
JP2014053410A (ja) 両面金属積層フィルムの製造方法とその製造装置、および、フレキシブル両面プリント配線基板の製造方法
JP3556178B2 (ja) フレキシブル銅張板及びその製造方法
JPWO2010074056A1 (ja) フレキシブルラミネート及び該ラミネートを用いて形成したフレキシブル電子回路基板
JP5935186B2 (ja) 配線基板
JP2004311590A (ja) 金属被膜ポリイミド基板
JP2000068653A (ja) 多層基板のスミア除去方法
JP2007012865A (ja) 積層板の製造方法およびプリント配線基板の製造方法
JP2010021539A (ja) スルーホール付多層プリント基板の製造方法、プリント基板及び多層プリント基板を形成する減圧オートクレーブ装置
JP2004162098A (ja) 樹脂金属積層構造体およびその製造方法
JP7377543B2 (ja) 樹脂シート表面処理方法及び樹脂シート表面処理装置
JP2007217778A (ja) プラズマ処理法、銅張積層板の製造法、プリント配線基板の製造法、銅張積層板、プリント配線基板
JP7298786B2 (ja) プリント配線基板用積層体および多層プリント配線基板用接合体
JP2004111587A (ja) フレキシブルプリント配線板の製造装置及び製造方法
JP2017092498A (ja) 配線基板の製造方法、配線基板及び配線基板製造装置
Chung et al. High adhesive metal laminate manufacturing by low energy ion cascade treatments
JP2008118105A (ja) イオンガン処理方法、ならびにそれを用いて作製された銅張積層板およびプリント配線基板
JP2016105512A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221221

R150 Certificate of patent or registration of utility model

Ref document number: 7200436

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150