CN103503117A - 布线构造以及显示装置 - Google Patents

布线构造以及显示装置 Download PDF

Info

Publication number
CN103503117A
CN103503117A CN201280020062.8A CN201280020062A CN103503117A CN 103503117 A CN103503117 A CN 103503117A CN 201280020062 A CN201280020062 A CN 201280020062A CN 103503117 A CN103503117 A CN 103503117A
Authority
CN
China
Prior art keywords
layer
diaphragm
film
alloy
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280020062.8A
Other languages
English (en)
Inventor
三木绫
钉宫敏洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of CN103503117A publication Critical patent/CN103503117A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Conductive Materials (AREA)

Abstract

在采用了氧化物半导体层的显示装置中，提供一种可有效地防止保护膜形成时的等离子处理中的Cu布线的氧化的技术。本发明的布线构造在基板之上从基板侧起依次具备薄膜晶体管的半导体层（氧化物半导体）、Cu合金膜（第一层（X）和第二层（Z）的层叠构造）和保护膜。第一层（X）由纯Cu等电阻率低的元素构成，第二层包含抗等离子氧化性提高元素。第二层（Z）的至少一部分与所述保护膜直接连接。

Description

布线构造以及显示装置
技术领域
本发明涉及在基板之上从基板侧起依次具备薄膜晶体管的半导体层、用于电极的Cu合金膜和保护膜的布线构造、即该半导体层由氧化物半导体构成的布线构造、以及具备该布线构造的显示装置。本发明的布线构造代表性地用于例如液晶显示装置、有机EL显示装置等显示装置。
背景技术
近年来，在显示装置的领域中，伴随着3D显示装置、有机EL显示装置的市场扩大而对于高精细化、高画质化的要求的提高，作为高迁移率的半导体材料的氧化物半导体、低电阻的Cu布线材料备受瞩目。氧化物半导体较之以往的a－Si可预见高出约10倍以上的迁移率。此外，Cu与Al相比为低电阻，Al的电阻率为2.5×10－6Ω·cm，而Cu的电阻率却为1.6×10－6Ω·cm这样低。
然而，在显示装置所用的薄膜晶体管（TFT）中，为了抑制TFT特性的经时劣化，需要在TFT的沟道区域中形成SiOX、SiNX、SiON、AlOX等的由绝缘体氧化物膜构成的保护膜（钝化层）。该保护膜通常利用采用了等离子的CVD法、溅射法等来形成（成膜）。例如，作为利用等离子CVD法形成SiOX的保护膜的方法，执行了如下方法，即：使SiH4和N2O的混合气体在工业用频率为13.56MHz的高频等离子中发生反应来形成SiOX，并使之堆积在氧化物半导体膜上等的方法。此外，提出Al2O3的保护膜利用包含氧的反应性溅射法来成膜的方法。
但是，在成膜保护膜之际，由于被等离子高速化的游离基、分子会碰撞到氧化物半导体的表面，因此会给氧化物半导体层带来等离子损伤、或者从保护膜扩散氢等，从而有时会导致氧化物半导体层导体化。因此，为了防止保护膜形成时的氧化物半导体表面的缺陷（损伤）伴随的TFT特性的下降，例如在非专利文献1中提出了如下方法，即：在将要形成保护膜之前向氧化物半导体表面照射N2O等离子（保护膜形成前的等离子处理），使氧化物半导体表面预先过量氧化而使氧化物半导体层不导体化。
这样，在采用了氧化物半导体层的显示装置中，虽然在保护膜形成工序或者该工序之前进行过采用N2O等包含氧原子的气体的等离子处理（等离子环境下的膜形成、表面层去除），但是此时由于源极－漏极电极等所用的Cu布线表面暴露在包含氧原子的等离子中，因此产生Cu布线的表面氧化这一问题。若Cu布线的表面氧化，则与设置在其上方的保护膜之间的密接性变得不充分，除了有可能产生保护膜浮起等的布线不良之外，还有可能产生与透明导电膜接触的接触电阻上升、或者发生偏差不均等问题。此外，若Cu布线的表面氧化而形成氧化层，则由于Cu布线表面的粗糙度增大，因此基于保护膜的覆盖范围显得不足。因而，来自外部的水分等易于浸入，有可能引起无法充分获得作为保护膜的原本作用的TFT特性的经时劣化抑制效果、或者因布线的氧化、腐蚀所带来的不良。
截止目前为止，例如下述专利文献1～4所示那样提出了半导体装置的集成电路等中所用的Cu布线的氧化防止技术。
其中，在专利文献1以及2中公开了如下方法，即：通过氧化添加了Al、Si的Cu合金而使Al、Si扩散浓缩在布线表面附近，从而形成在耐氧化性方面优越的氧化膜。具体而言，上述方法利用TFT制造过程中的300～500℃程度的退火处理（热处理），或者有别于退火处理，利用500℃以下的氧化热处理来形成规定的氧化膜。此外，在专利文献3中公开了如下方法，即：形成AlCu合金膜以覆盖Cu布线整个表面。此外，在专利文献4中公开了如下技术，即：通过在Cu布线表面形成磷化铜、硼化铜、溴化铜、氮化铜的铜化合物层，由此来抑制因蚀刻剂、抗蚀剂剥离液所带来的氧化。
在先技术文献
专利文献
专利文献1：日本特开平6－177128号公报
专利文献2：日本特开平6－177117号公报
专利文献3：日本特开平5－102155号公报
专利文献4：日本特开2000－165002号公报
非专利文献
非专利文献1：J.Park等，Appl.Phys.Lett.，1993,053505（2008）
发明内容
发明要解决的课题
但是，专利文献1以及2的技术并非可立刻适用于本发明所记载的等离子工艺过程中的Cu布线的氧化防止。在专利文献3的技术中，需要将AlCu合金膜中的Al的组成比设为0.3以上，因而工艺过程变得复杂，工艺过程负载也变大。在专利文献4的技术中，需要新的等离子处理，故此工艺过程成本增大。
这样，上述的专利文献的方法均不是直接想要实施采用了氧化物半导体层的显示装置中的Cu布线的氧化防止，尤其不是从想要提出一种抑制因保护膜形成时的等离子处理所带来的Cu布线的氧化的技术（例如，提出一种不设置新的工序而在以往的保护膜形成过程之中便可有效地防止的技术）这一观点出发进行研究的。
由此，在采用了氧化物半导体层的显示装置中，渴望提出一种可有效地防止因保护膜形成时（除了形成工序之外还包括前述的非专利文献1那样的形成前的处理工序）的等离子处理所带来的Cu布线的氧化的技术。
本发明正是鉴于上述事情而完成的，其目的在于在采用了氧化物半导体层的显示装置中提供一种例如不重新设置特别的工序而在以往的形成过程中便可有效地防止因保护膜形成时的等离子处理所带来的Cu布线的氧化这样的技术。
用于解决课题的手段
本发明提供以下的布线构造以及显示装置。
（1）一种布线构造，其特征在于，在基板之上从基板侧起依次具备薄膜晶体管的半导体层、用于电极的Cu合金膜和保护膜，
所述半导体层由氧化物半导体构成，
所述Cu合金膜具有从基板侧起依次包括第一层（X）和第二层（Z）的层叠构造，
所述第一层（X）由纯Cu或者以Cu作为主成分的且电阻率低于所述第二层（Z）的Cu合金构成，
所述第二层（Z）由Cu－Z合金构成，该Cu－Z合金包含合计为2～20原子％的从由Zn、Ni、Ti、Al、Mg、Ca、W、Nb、稀土类元素、Ge、以及Mn构成的组群之中选择的至少一种元素Z，
所述第二层（Z）的至少一部分与所述保护膜直接连接。
（2）根据（1）所述的布线构造，其中，所述第二层（Z）的膜厚为5nm以上且100nm以下，且相对于Cu合金膜整个膜厚而为60％以下。
（3）根据（1）所述的布线构造，其中，所述保护膜包含氧化硅以及氮氧化硅之中至少一者。
（4）根据（2）所述的布线构造，其中，所述保护膜包含氧化硅以及氮氧化硅之中至少一者。
（5）一种显示装置，具备（1）～（4）中任一方案所述的布线构造。
发明效果
根据本发明，由于作为Cu合金膜采用的是被配置在与保护膜直接连接的一侧、且包含在保护膜形成过程中可抑制Cu的氧化的元素的第二层（Z）、和有助于降低Cu合金膜整体的电阻的第一层（X）这一层叠布线，因此在采用了氧化物半导体层的显示装置中，能够提供一种基本上不用重新设置特别的工序而能够在以往的形成过程中便可有效地防止保护膜形成时的等离子处理中的Cu布线的氧化的技术。
附图说明
图1是表示本发明的代表性布线构造（无阻挡金属）的简要剖面说明图。
图2是表示本发明的另一代表性布线构造（有阻挡金属）的简要剖面说明图。
图3是实施例的表1的No.1所示的Cu布线之上形成有保护膜（SiO2）的、现有的布线构造的剖面TEM照片。
图4是实施例的表1的No.10所示的Cu层叠布线之上形成有保护膜（SiO2）的、本发明的布线构造的剖面TEM照片。
图5是用于说明评价加工性所用过的檐状部的图。
具体实施方式
本发明的特征部分在于，在采用了氧化物半导体层的显示装置（从基板侧起依次具备薄膜晶体管的氧化物半导体层、用于电极的Cu合金膜和保护膜的显示装置）中，为了简便且生产率良好地防止保护膜形成时的等离子处理中的Cu布线的氧化，作为上述Cu布线膜采用的是由规定的层叠构造构成的Cu合金膜。详细而言，上述Cu合金膜由从基板侧起依次包含第一层（X）和第二层（Z）的层叠构造构成，其至少一部分与保护膜直接连接的第二层（Z）由Cu合金构成，该Cu合金包含用于防止保护膜形成时的等离子处理中的Cu布线的氧化的元素（以下称作抗等离子氧化性提高元素，有时统称为Z组群元素。），由此在采用了等离子的保护膜形成工艺过程中，通过优先氧化Z组群元素，从而能够抑制Cu的氧化。另一方面，被配置在上述第二层（Z）之下的第一层（X）由电阻率低的元素（纯Cu、或者以Cu为主成分的电阻率低于所述第二层（Z）的Cu合金）构成，由此能够谋求降低Cu合金膜整体的电阻率。通过采用这种层叠构造，从而能够有效且最大限度地发挥电阻率低于Al这一Cu原本特性，并且尤其能够有效地抑制采用了氧化物半导体层时的问题（保护膜形成工艺过程中的Cu布线的氧化所带来的TFT特性的劣化）。
而且，根据本发明，具有以下优点，即：优选相对于在采用了以往的等离子CVD法、等离子溅射法等的保护膜形成工序而不实施新的处理，直接沿用以往的工艺过程，能够防止保护膜形成时的Cu布线的氧化。如前所述，保护膜通常利用采用了N2O等包含氧原子的原料气体的等离子CVD等来成膜，优选在保护膜形成之前也如上述非专利文献1所记载的那样执行基于采用了含有氧原子的原料气体的等离子的前处理，但是本发明所用的Z组群元素由于通过基于这些等离子的成膜处理、前处理而扩散到Cu膜表面，较之于Cu元素被优先氧化，因此在与保护膜的界面处形成抑制Cu氧化的氧化阻挡层。即，关于基于Z组群元素添加的氧化阻挡层的形成，即便不特意地实施特别的热处理，由于在保护膜形成的热历程以及原料气体氛围气之中也可极其自然地执行，因此从生产率、成本的观点出发可以说成是极其有用的方法。当然，也可在例如基于等离子的成膜处理之前另行执行用于形成上述氧化阻挡层的热处理，这种方式也包含在本发明的范围内。
在本说明书中，有时用抗等离子氧化性提高元素、或者Z组群元素来总称第二层（Z）所用的元素、即用于防止保护膜形成时的等离子处理中的Cu布线的氧化的元素。此外，在本说明书中，“保护膜形成时”是指不仅包括使保护膜成膜的工序还包括非专利文献1那样的保护膜成膜前的前处理工序的意思，具体而言是指基于采用了含有氧原子的气体的等离子的成膜处理（除了CVD之外还包括溅射等PVD）、以及该成膜处理前的采用了含有氧原子的气体的等离子处理这两种处理）。
以下，参照图1（进而参照图2）来详细地说明本发明的布线构造。图1和图2不同之处在于，在氧化物半导体层4与Cu合金膜5[详细而言为第一层（X）5a]之间是未配置阻挡金属层10（图1）、还是配置有阻挡金属层10（图2），除此之外相同。其中，本发明并不限定于这些图，只要具备本发明的要件，当然也包括其他方式。例如，图1（以及图2）为底栅极构造的TFT阵列基板的示例，但是并不限定于此，例如也可适用于顶栅极构造的TFT阵列基板。
如图1所示，在基板1上形成有栅极电极2以及栅极绝缘膜3，在该栅极绝缘膜3之上形成有氧化物半导体层4。在氧化物半导体层4上形成有Cu合金的源极电极/漏极电极5，在该Cu合金的源极电极/漏极电极5之上形成有保护膜6，透明导电膜8经由接触孔7而与漏极电极5电连接。
首先，说明本发明最具特征的构成源极电极/漏极电极5的Cu合金膜。Cu合金膜如图1所示从基板侧起依次具有包含第一层（X）5a和第二层（Z）5b的层叠构造，且第二层（Z）5b的至少一部分与保护膜6直接连接。
其中，第一层（X）5a由纯Cu、或者以Cu作为主成分的电阻率低于第二层（Z）5b的Cu合金构成。通过设置这种第一层（X）5a，从而能够将Cu合金膜整体的电阻率抑制得较低。
第一层（X）中的“以Cu作为主成分”是指，构成材料的元素当中Cu的质量或原子数最多，从电阻率的观点出发优选Cu实质上为95原子％以上。
此外，关于“电阻率低于第二层（Z）的Cu合金”，只要适当地控制第一层（X）5a中的合金元素的种类以及／或者含有量，以使与由在抗等离子氧化性提高作用方面优越的Cu－Z合金构成的第二层（Z）相比电阻率变低即可。电阻率低的元素（大体为比纯Cu合金低的元素）参照文献所记载的数值等能够从公知的元素之中容易选择。其中，即便是电阻率高的元素，如果含有量较少（大体为0.05～1原子％程度），则也能够降低电阻率，因此可适用于第一层（X）的上述合金元素并不一定要限定为电阻率低的元素。具体而言，例如优选采用Cu－0.5原子％Ni、Cu－0.5原子％Zn、Cu－0.3原子％Mn等。可适用于第一层（X）的上述合金元素也可包含氧气、氮气的气体成分，例如能够采用Cu－O、Cu－N等。此外，电阻率低于第二层（Z）的Cu合金包含上述的可适用的元素，实质上其余部分为Cu以及不可避免的杂质。作为不可避免杂质举出Fe、Si、O、N、C等，容许含有到200ppm程度。
本发明最具特征的第二层（Z）5b由Cu－Z合金构成，该Cu－Z合金包含合计为2～20原子％的从由Zn、Ni、Ti、Al、Mg、Ca、W、Nb、稀土类元素、Ge、以及Mn构成的组群（Z组群）之中选择的至少一种Z组群元素（抗等离子氧化性提高元素）。这些元素既可以单独含有，也可以并用两种以上。在单独含有的情况下，只要单独的量满足上述范围即可，在含有两种以上的情况下，只要合计量满足上述范围即可。这些元素作为用于防止保护膜形成时的等离子处理中的Cu布线的氧化的元素，从数目众多的基础实验之中选择。认为如果这些元素已固溶的Cu合金暴露在保护膜形成过程的热历程与包含氧原子的等离子中，则上述Z组群元素会扩散到Cu膜的表面较之于Cu元素而优先氧化，从而成为抑制Cu氧化的阻挡层。如进一步在后面叙述的实施例中所示的那样，上述Z组群元素在湿式蚀刻性方面也极其优越。
作为本发明所用的稀土类元素，举出在镧系元素（在周期表中是指从原子序号57的La到原子序号71的Lu为止的合计15种元素）上加上Sc（钪）和Y（钇）后的元素组群。在本发明中，能够单独地或者并用两种以上地采用这些元素，上述稀土类元素的含有量在单独地包含时为单独的量，在包含两种以上时为其合计量。优选的稀土类元素为从由Nd、Gd、La、Y、Ce、Pr以及Dy构成的组群之中选择的一种以上的元素。
上述的Z组群元素当中优选的是Mn、Ni、Ge、Zn、Mg，更优选的是Mn、Ni、Zn。其原因在于，这些元素是发现在上述的表面处的稠化现象非常强的元素。即，这些元素通过保护膜形成时的热历程和包含氧原子的等离子而从膜的内侧向外侧（膜表面侧）移动。通过保护膜形成工艺过程中的包含氧原子的等离子，而成为形成上述元素的氧化物的现象的驱动力，更进一步促进了上述元素向界面的移动。其结果，认为在Cu布线表面上形成上述元素的氧化物层，从而Cu的氧化被抑制。
这种Z组群元素的优先氧化所形成的氧化阻挡层优选在利用溅射法成膜了Cu合金之后，可以（I）通过保护膜形成前的等离子处理（除了CVD法之外还包括采用了等离子的溅射等PVD法）来形成，可以（II）通过保护膜形成时的等离子成膜处理（除了CVD法之外还包括采用了等离子的溅射等PVD法）来形成。由于利用上述（I）以及（II）的任何方法均使得TFT元件整体暴露于等离子中被附加热历程，因此Z组群元素优先氧化。由此，上述（I）以及（II）可以单独地执行，也可在（I）之中执行（II）。在为后者的情况下，如果考虑生产率等，则推荐在同一腔室内执行CVD或者PVD。
上述（I）以及（II）的方法可以在保护膜形成工序之中执行，或者可以在保护膜形成之前另行执行例如相当于上述（I）的热处理。
详细而言，首先在利用溅射法对构成上述的第一层（X）5a的材料进行成膜而形成了第一层（X）5a之后，在该第一层（X）5a之上利用溅射法对构成上述的第二层（Z）5b的材料进行成膜来形成第二层（Z）5b，从而作为层叠构成。如果采用溅射法，则由于能够成膜与溅射靶大致相同的组成的Cu合金膜，因此通过调整溅射靶的组成，从而能够调整Cu合金膜的组成。关于溅射靶的组成，可以采用不同组成的Cu合金靶来调整，或者可以将合金元素的金属芯片安装在纯Cu靶上来调整。另外，在溅射法中，在已成膜的Cu合金膜的组成与溅射靶的组成之间有时会略产生偏差。但是，该偏差大致在几原子％以内。因此，如果将溅射靶的组成最大程度限制在±10原子％的范围内，则能够成膜所期望的组成的Cu合金膜。
关于成膜上述第一层（X）5a以及第二层（Z）5b时的溅射条件，适当地采用一般性条件即可。举出本发明所用的溅射条件的一例，如下所述，但是并不限定于此。另外，溅射条件可以按照各层的成膜而不同，也可以相同。
溅射气体：Ar
DC成膜功率：约0.28W／cm2
优选在如此形成了Cu合金层叠膜之后进行规定的图案化，然后再将剖面形状加工成从覆盖范围的观点出发优选为锥形角度45～60°程度的锥形状。
其次，在第二层（Z）5b之上通过等离子处理来成膜保护膜6。成膜方法是既可以采用CVD法也可以采用溅射等PVD法的在保护膜的成膜中被通常采用的方法，能够适当地选择并采用使氧化物半导体的特性最佳化的条件。
另外，可以在通过上述等离子处理形成保护膜6之前，执行等离子处理作为前处理。作为上述前处理，例如能够执行非专利文献1所记载的方法。
上述Z组群元素的含有量（在单独地包含时为单独的量，在包含两种以上时为两种以上的合计量。）设为2原子％以上。在上述Z组群元素的含有量小于2原子％的情况下，无法获得针对于等离子所引起的氧化的充分效果。上述Z组群元素的含有量越多，对于氧化阻挡层的形成越有效。另一方面，如果上述Z组群元素的含有量超过20原子％，则除了Cu合金膜（布线膜）本身（第一层＋第二层）的电阻率变高之外，溅射靶的制造也变得较为困难。鉴于上述情况，Z组群元素的含有量的优选下限值为3原子％，更优选为4原子％。此外，Z组群元素的含有量的优选上限值为18原子％，更优选为15原子％，进一步优选为12原子％。
本发明所用的Cu－Z合金膜包含上述元素，其余部分为Cu以及不可避免的杂质。作为不可避免的杂质举出Fe、Ag、P等，容许总量含有0.1％以下。
这样，本发明所用的Cu合金膜是通过采用组成不同的第一层（X）5a和第二层（Z）5b的层叠构成而使所期望的特性发挥作用的，但是为使这些特性更有效地发挥，控制第二层（Z）5b的膜厚尤为有效。具体而言，优选第二层（Z）5b的膜厚为5nm以上，相对于Cu合金膜整个膜厚[第一层（X）5a与第二层（Z）5b的膜厚之和]为60％以下。由此，能够兼顾低的电阻率和高的抗等离子氧化性。更优选的是，第二层（Z）5b的膜厚为10nm以上，相对于Cu合金膜，整个膜厚为50％以下。
另外，第二层（Z）5b的膜厚的上限主要考虑布线膜本身的电阻率来适当决定即可，优选为100nm以下，更优选为80nm以下。此外，第一层（X）5a相对于Cu合金膜整个膜厚的比率的下限也没有特别限定，但是如果考虑抗等离子氧化性提高效果，则优选大体设为15％。
Cu合金膜整体[第一层（X）5a＋第二层（Z）5b]的膜厚优选大体为200nm以上且600nm以下，更优选为250nm以上且400nm以下。
另外，为了最大限度地有效发挥上述的第二层（Z）5b的形成所带来的抗等离子氧化性提高效果，优选相互建立关联地控制上述Z组群元素的含有量和第二层（Z）的膜厚而非单独地控制。其原因在于，根据本发明者们的实验结果可明确，抗等离子氧化性提高作用与存在于第二层（Z）5b的Z组群元素的总量密切地相关联。具体而言，例如能够执行在上述Z组群元素的含有量少的情况下可增厚第二层（Z）5b的膜厚、而在第二层（Z）5b的膜厚薄的情况下可增多上述Z组群元素的含有量等的控制。
在使本发明所用的Cu合金膜与TFT的半导体层连接之际，也可如图1所示那样使氧化物半导体层4与Cu合金膜5[详细而言为第一层（X）5a]直接连接，或者也可如图2所示那样采用在氧化物半导体层4与Cu合金膜5[详细而言为第一层（X）5a]之间的界面处设有由Mo、Ti等高熔点金属构成的阻挡金属层10的3层构造。根据图2的构成，氧化物半导体层4与Cu合金膜5之间的紧密结合性进一步得以提高。
以上说明了本发明最具特征的Cu合金膜。由于本发明中所用的Cu合金膜如上所述在抗等离子氧化性方面优越，因此适用作与保护膜直接接触的布线膜以及电极用的膜。在本发明中，优选源极电极以及／或者漏极电极由上述Cu合金膜构成，关于其他布线部（例如栅极电极）的成分组成并没有特别限定。例如，在图1中，栅极电极、扫描线（未图示）、信号线上的漏极布线部（未图示）均可以由上述Cu合金膜构成，在该情况下能够将TFT基板中的Cu合金布线全部设为同一成分组成。
本发明的特征在于上述Cu合金膜，其他的构成要件并没有特别限定。
例如，作为氧化物半导体层4，只要是液晶显示装置等中所用的氧化物半导体即可，并没有特别限定，例如采用由氧化物构成的半导体，该氧化物包含从由In、Ga、Zn、Ti、以及Sn构成的组群之中选择的至少一种元素。具体而言，作为上述氧化物，举出In氧化物、In－Sn氧化物、In－Zn氧化物、In－Sn－Zn氧化物、In－Ga氧化物、Zn－Sn氧化物、Zn－Ga氧化物、In－Ga－Zn氧化物、Zn氧化物、Ti氧化物等的透明氧化物、在Zn－Sn氧化物中掺杂了Al、Ga的AZTO、GZTO。
此外，作为构成像素电极的透明导电膜8，举出液晶显示装置等中所通常被采用的氧化物导电膜，例如举出由氧化物构成的导电膜，该氧化物包含从由In、Ga、Zn、以及Sn构成的组群之中选择的至少一种元素。代表性地例示非结晶质的ITO、poly－ITO、IZO、ZnO等。
此外，形成于氧化物半导体之上的保护膜6并没有特别限定，举出在显示装置的领域中通常被采用的、例如氮化硅、氧化硅、氮氧化硅等。其中，由于氧化物半导体在还原氛围下会丧失其优越的特性，因此从使氧化物半导体的特性有效地发挥的观点出发，优选使用在酸性氛围下可成膜的氧化硅、氮氧化硅。详细而言，保护膜6未必一定要由单一的化合物（例如仅氧化硅）构成，如果是至少包含有使氧化物半导体的特性有效地发挥这种程度的氧的绝缘性的膜，则能够用于本发明中。
此外，栅极绝缘膜3也没有特别限定，举出在显示装置的领域中通常被采用的、例如氮化硅、氧化硅、氮氧化硅等。栅极绝缘膜3的种类既可以是与保护膜6相同的种类，也可以是与保护膜6不同的种类。
基板1只要是液晶显示装置等中所用的基板即可，并没有特别限定。代表性地举出玻璃基板等有代表性的透明基板。玻璃基板的材料只要是显示装置所用的材料即可，并没有特别限定，例如举出无碱玻璃、高应变点玻璃、钠钙玻璃等。或者，也能够采用挠性树脂薄膜、金属箔等。
在制造具备上述布线构造的显示装置之际，除了满足本发明的规定、且将Cu合金膜的热处理/热历程条件设为上述的被推荐的条件之外，并没有特别限定，只要采用显示装置的一般性工序即可。
[实施例]
以下举出实施例来更具体地说明本发明，但是本发明并未通过以下的实施例加以限制，也可以在与上述/下述宗旨能相符的范围内适当地改变加以实施，这些均包括在本发明的技术范围内。
实施例1
在本实施例中，利用下述的方法，模拟保护膜形成工艺过程制作试料，测定了电阻以及湿式蚀刻时的加工性，并且测定了在Cu合金膜的表面所形成的氧化层的厚度。
（制作试料）
首先，准备玻璃基板（CORNING公司制造的EagleXG、直径50.8mm×厚度0.7mm），利用以下的溅射法制作了作为第一层（X）的纯Cu、作为第二层（Z）的包含表1所示的各种元素的Cu－Z合金被层叠的Cu合金膜（表1的No.3～38）。为了进行比较，在No.1中制作了作为第二层（Z）的纯Cu被层叠的材料，在No.2中制作了作为第二层（Z）的纯Mo膜被层叠的试料。各层的膜厚如表1所示那样。
溅射条件
溅射装置：岛津制作所制造的商品名“HSM－552”
DC磁控管溅射法
背压：0.27×10-3Pa以下，Ar气压：0.27Pa
Ar气体流量：30sccm，溅射能量：DC260W
极间距离：50.4mm，基板温度：室温
溅射靶：
在形成纯Cu膜的过程中溅射靶采用的是纯Cu，在形成纯Mo膜的过程中溅射靶采用的是纯Mo。此外，在形成包含各种元素的Cu合金膜的过程中采用的是利用真空溶解法制成的溅射靶。
关于如上述那样被成膜的Cu合金膜的组成，采用ICP发光光谱分析装置（岛津制作所制造的ICP发光光谱分析装置“ICP－8000型”）来进行定量分析，并加以确认。
其次，在实施了N2O等离子处理作为前处理之后，利用等离子CVD法形成了SiO2的保护膜（膜厚150nm）。采用SUMCO株式会社制造的“PD－200NL”，在同一腔室内连续地实施了这些处理。各处理的详细条件如下所述。
N2O等离子处理条件（前处理）
RF功率：100W
气体流量：N2O100sccm
温度：150℃
处理时间：5分钟
基于等离子CVD法的保护膜成膜条件
RF功率：100W
原料气体：使用利用N2稀释后的SiH4气体、以及N2O气体
气体流量（sccm）：N2O／SiH4／N2＝100／4／36
温度：150℃
（测定电阻）
利用直流四探针法，在室温下测定了如上述那样制作出的各试料（有SiO2的保护膜）的电阻。为了进行比较，在上述的各试料中，在未形成SiO2的保护膜的阶段，与上述同样地测定了各试料（无SiO2的保护膜）的电阻。
在本实施例中，关于各试料，将有SiO2的保护膜时的电阻相对于无SiO2的保护膜时的电阻之比为1.20以下的结果评价为合格（具有低电阻）。
（评价加工性）
关于如上述那样制作出的各试料（有SiO2的保护膜），作为光致抗蚀剂而采用TSMR8900（东京应化社制造）加工成线与间隔的图案（50μm间隔）之后，将各试料切取为1cm×4cm的尺寸来制作试验片，将各试验片浸渍在蚀刻液中进行了蚀刻处理。蚀刻处理条件如下所述。
蚀刻液：关东化学株式会社制造Cu-02
处理温度：室温
药液量：100ml
处理方法：静置（浸渍）
处理时间：在将布线膜的蚀刻去除已确认的时间设为100％时，进行蚀刻到相当于其150％（从适量蚀刻到50％过蚀刻）的时间为止。
其次，去除抗蚀剂，利用SEM电子显微镜以（倍率为30000倍）来观察试验片端面的膜的剖面，将在蚀刻后的试验片的Cu合金膜中存在檐状部的情形评价为×（加工性不良），将不存在檐状部的情形评价为○（加工性良好）。在此，檐状部是指，在如上述那样SEM观察蚀刻区域的端部剖面时，较之第一层的蚀刻端而第二层的蚀刻端明显地突出残留的部分。为了进行参考，在图5中图示残留檐状部时的蚀刻区域的端部剖面的状态。
（测定氧化层的厚度）
关于如上述那样制作出的各试料（有SiO2的保护膜），利用TEM来观察（倍率30万倍）Cu合金膜的剖面，并测定了在表面所形成的氧化膜的膜厚。
在本实施例中，相对于No.1（第一层以及第二层均为纯Cu），将具有0.75倍以下的氧化层膜厚的情形判定为○（在抗等离子氧化性方面优越），将超过0.75倍的情形评价为×。
将这些结果一并示出在表1中。另外，在表1的最右栏设置“综合判定”一栏，将在本实施例中评价出的项目（电阻、加工性、氧化层厚度）全部为○的情形评价为合格（○），将上述项目当中的至少一者为×的情形判定为不合格（×）。
[表1]
Figure BDA0000401137870000171
根据表1可知，具备满足本发明要件的层叠构造的Cu合金膜的No.6～13、15～20、22～26、28～32、34～38，在抗等离子氧化性方面优越，并且Cu合金膜整体的电阻也低、加工性也良好。
相对于此，构成第二层（Z）的Z组群元素的含有量少的No.3～5、14、21、27、33，基于Z组群元素的添加效果未充分发挥，氧化层的厚度变厚而导致在抗等离子氧化性方面变差。此外，在Z组群元素的含有量少、且第二层（Z）的膜厚较薄为50nm的No.3、21、27、以及33中，电阻也变高，由此认为其原因在于，抗等离子氧化性未充分发挥，氧化层生长，未氧化的第二层（Z）的膜厚减少，因此电阻变高。
为了进行参考，在图3中示出上述No.1（采用了纯Cu的以往例）的剖面TEM照片，在图4中示出No.10（本发明例）的剖面TEM照片。将两者进行比较，根据图4所示的发明例可知，较之于图3所示的以往例而显著地抑制了Cu氧化层的形成。
此外，在作为第二层（Z）而采用了纯Mo的No.2中，虽然几乎没有形成氧化层（在表1中未描述），但是加工性却有所下降。
另外，虽然参照特定的实施形态详细地说明了本申请，但是在不脱离本发明的宗旨和范围的情况下能加以各种变更、修正，对于本领域技术人员而言是显而易见的。
本申请基于2011年5月13日提出申请的日本专利申请（特愿2011－108765），并将其内容援引于此。
产业上的可利用性
根据本发明，由于作为Cu合金膜采用的是被配置在与保护膜直接连接的一侧、且包含在保护膜形成过程中可抑制Cu氧化的元素的第二层（Z）、和有助于降低Cu合金膜整体的电阻的第一层（X）这一层叠布线，因此在采用了氧化物半导体层的显示装置中，能够提供一种基本上不用重新设置特别的工序而在以往的形成过程中便能有效地防止保护膜形成时的等离子处理中的Cu布线的氧化的技术。
符号说明
1   基板
2   栅极电极
3   栅极绝缘膜
4   氧化物半导体层
5   源极电极/漏极电极（Cu合金膜）
5a  第一层（X）
5b  第二层（Z）
6   保护膜（绝缘膜）
7   接触孔
8   透明导电膜
10  阻挡金属层

Claims (5)

1.一种布线构造，在基板之上从基板侧起依次具备薄膜晶体管的半导体层、用于电极的Cu合金膜和保护膜，
所述半导体层由氧化物半导体构成，
所述Cu合金膜具有从基板侧起依次包括第一层（X）和第二层（Z）的层叠构造，
所述第一层（X）由纯Cu或者以Cu作为主成分的电阻率低于所述第二层（Z）的Cu合金构成，
所述第二层（Z）由Cu－Z合金构成，该Cu－Z合金包含合计为2～20原子％的从由Zn、Ni、Ti、Al、Mg、Ca、W、Nb、稀土类元素、Ge以及Mn构成的组群之中选择的至少一种元素Z，
所述第二层（Z）的至少一部分与所述保护膜直接连接。
2.根据权利要求1所述的布线构造，其中，
所述第二层（Z）的膜厚为5nm以上且100nm以下，且为相对于Cu合金膜整个膜厚的60％以下。
3.根据权利要求1所述的布线构造，其中，
所述保护膜包含氧化硅以及氮氧化硅之中的至少一者。
4.根据权利要求2所述的布线构造，其中，
所述保护膜包含氧化硅以及氮氧化硅之中至少一者。
5.一种显示装置，具备权利要求1所述的布线构造。
CN201280020062.8A 2011-05-13 2012-03-12 布线构造以及显示装置 Pending CN103503117A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011108765A JP5171990B2 (ja) 2011-05-13 2011-05-13 Ｃｕ合金膜および表示装置
JP2011-108765 2011-05-13
PCT/JP2012/056328 WO2012157326A1 (ja) 2011-05-13 2012-03-12 配線構造および表示装置

Publications (1)

Publication Number Publication Date
CN103503117A true CN103503117A (zh) 2014-01-08

Family

ID=47176668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280020062.8A Pending CN103503117A (zh) 2011-05-13 2012-03-12 布线构造以及显示装置

Country Status (6)

Country Link
US (1) US9024322B2 (zh)
JP (1) JP5171990B2 (zh)
KR (1) KR20130133083A (zh)
CN (1) CN103503117A (zh)
TW (1) TWI493623B (zh)
WO (1) WO2012157326A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107004719A (zh) * 2014-11-28 2017-08-01 夏普株式会社 半导体装置及其制造方法
CN107004720A (zh) * 2014-11-28 2017-08-01 夏普株式会社 半导体装置及其制造方法
WO2019227521A1 (zh) * 2018-05-28 2019-12-05 深圳市华星光电技术有限公司 电极结构及其制备方法、阵列基板
WO2021184312A1 (zh) * 2020-03-19 2021-09-23 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示基板、显示面板

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6006558B2 (ja) * 2012-07-17 2016-10-12 株式会社半導体エネルギー研究所 半導体装置及びその製造方法
JP6149712B2 (ja) * 2012-11-28 2017-06-21 住友金属鉱山株式会社 Ｃｕ配線保護膜、及びＣｕ合金スパッタリングターゲット
JP5724998B2 (ja) * 2012-12-10 2015-05-27 三菱マテリアル株式会社 保護膜形成用スパッタリングターゲットおよび積層配線膜
TWI508171B (zh) * 2013-02-05 2015-11-11 Ind Tech Res Inst 半導體元件結構及其製造方法
US10566455B2 (en) * 2013-03-28 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2015029286A1 (ja) * 2013-08-27 2015-03-05 パナソニック株式会社 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板
US9991392B2 (en) * 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20160126991A (ko) * 2014-02-28 2016-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
JP6248265B2 (ja) 2014-04-15 2017-12-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板の製造方法
WO2015186349A1 (ja) * 2014-06-03 2015-12-10 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板の製造方法
KR102408021B1 (ko) 2014-11-11 2022-06-13 삼성디스플레이 주식회사 금속배선 및 이를 포함하는 표시 장치
CN107004718B (zh) 2014-11-28 2021-02-19 夏普株式会社 半导体装置及其制造方法
KR101677176B1 (ko) * 2015-03-31 2016-11-17 한국알박(주) 박막 트랜지스터 및 그 제조 방법
US10332968B2 (en) 2015-06-29 2019-06-25 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing the same
KR20170050729A (ko) * 2015-10-30 2017-05-11 엘지디스플레이 주식회사 유기 발광 표시 장치
US10510549B2 (en) * 2017-12-25 2019-12-17 United Microelectronics Corp. Method of fabricating a metal layer
TWI671913B (zh) * 2018-05-02 2019-09-11 友達光電股份有限公司 半導體裝置及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071920A (ja) * 2002-08-08 2004-03-04 Internatl Business Mach Corp <Ibm> エッチング液、薄膜トランジスタ・アレイ基板、薄膜トランジスタ・アレイ基板の製造方法および表示装置
WO2011013683A1 (ja) * 2009-07-27 2011-02-03 株式会社神戸製鋼所 配線構造および配線構造を備えた表示装置
JP2011049539A (ja) * 2009-07-31 2011-03-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3220760B2 (ja) 1992-03-19 2001-10-22 株式会社日立製作所 半導体装置
WO2006025347A1 (ja) * 2004-08-31 2006-03-09 National University Corporation Tohoku University 銅合金及び液晶表示装置
US20050170643A1 (en) * 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
JP4330517B2 (ja) 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4542008B2 (ja) 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
WO2008047726A1 (en) 2006-10-13 2008-04-24 Kabushiki Kaisha Kobe Seiko Sho Thin film transistor substrate and display device
JP4355743B2 (ja) 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP5584436B2 (ja) 2008-07-03 2014-09-03 株式会社神戸製鋼所 薄膜トランジスタ基板の製造方法
JP2010065317A (ja) 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるＣｕ合金膜
KR101778223B1 (ko) * 2008-09-11 2017-09-15 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR101643204B1 (ko) * 2008-12-01 2016-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP4567091B1 (ja) * 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
KR101687311B1 (ko) * 2009-10-07 2016-12-16 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR101570482B1 (ko) * 2009-10-15 2015-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2011222567A (ja) 2010-04-02 2011-11-04 Kobe Steel Ltd 配線構造、表示装置、および半導体装置
JP2012027159A (ja) 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
TWI537400B (zh) 2011-12-06 2016-06-11 神戶製鋼所股份有限公司 觸控面板感測器用銅合金配線膜及其之製造方法、以及觸控面板感測器、以及濺鍍靶

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071920A (ja) * 2002-08-08 2004-03-04 Internatl Business Mach Corp <Ibm> エッチング液、薄膜トランジスタ・アレイ基板、薄膜トランジスタ・アレイ基板の製造方法および表示装置
WO2011013683A1 (ja) * 2009-07-27 2011-02-03 株式会社神戸製鋼所 配線構造および配線構造を備えた表示装置
JP2011049539A (ja) * 2009-07-31 2011-03-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107004719A (zh) * 2014-11-28 2017-08-01 夏普株式会社 半导体装置及其制造方法
CN107004720A (zh) * 2014-11-28 2017-08-01 夏普株式会社 半导体装置及其制造方法
CN107004719B (zh) * 2014-11-28 2020-07-03 夏普株式会社 半导体装置及其制造方法
WO2019227521A1 (zh) * 2018-05-28 2019-12-05 深圳市华星光电技术有限公司 电极结构及其制备方法、阵列基板
US11233071B2 (en) 2018-05-28 2022-01-25 Shenzhen China Star Optoelectronics Technology Co., Ltd. Electrode structure and array substrate
WO2021184312A1 (zh) * 2020-03-19 2021-09-23 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示基板、显示面板

Also Published As

Publication number Publication date
KR20130133083A (ko) 2013-12-05
JP2012243779A (ja) 2012-12-10
WO2012157326A1 (ja) 2012-11-22
TW201301394A (zh) 2013-01-01
JP5171990B2 (ja) 2013-03-27
TWI493623B (zh) 2015-07-21
US20140091306A1 (en) 2014-04-03
US9024322B2 (en) 2015-05-05

Similar Documents

Publication Publication Date Title
CN103503117A (zh) 布线构造以及显示装置
CN102473732B (zh) 布线结构以及具备布线结构的显示装置
CN103003860B (zh) 显示装置用Cu合金膜和显示装置
CN103222061B (zh) 布线构造
WO2012043806A1 (ja) 配線構造および表示装置
WO2014104296A1 (ja) 薄膜トランジスタおよびその製造方法
WO2014104229A1 (ja) 薄膜トランジスタおよびその製造方法
WO2012132871A1 (ja) Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
US20190148412A1 (en) Multilayer wiring film and thin film transistor element
JP5774005B2 (ja) 銅電極を有する薄膜トランジスタ（ｔｆｔ）
US11664460B2 (en) Thin-film transistor and method for preparing the same, display substrate and display device
CN109755136A (zh) 薄膜晶体管的制造方法和薄膜晶体管
JP2012189725A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
JP2012189726A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
TW201214623A (en) Wiring structure, display device, and semiconductor device
JP2021064656A (ja) 配線構造及びターゲット材
CN102315229A (zh) 薄膜晶体管基板及具备薄膜晶体管基板的显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140108