CN109755136A - 薄膜晶体管的制造方法和薄膜晶体管 - Google Patents

薄膜晶体管的制造方法和薄膜晶体管 Download PDF

Info

Publication number
CN109755136A
CN109755136A CN201811178458.0A CN201811178458A CN109755136A CN 109755136 A CN109755136 A CN 109755136A CN 201811178458 A CN201811178458 A CN 201811178458A CN 109755136 A CN109755136 A CN 109755136A
Authority
CN
China
Prior art keywords
mentioned
tft
thin film
film transistor
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811178458.0A
Other languages
English (en)
Inventor
伊东一笃
锦博彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN109755136A publication Critical patent/CN109755136A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供能降低钝化膜的覆盖性的恶化的薄膜晶体管和薄膜晶体管的制造方法。在本发明的薄膜晶体管的制造方法中，上述薄膜晶体管的源极电极和漏极电极中的至少一方包括包含Al层和Al以外的金属层的多个金属层的层叠结构，且上述薄膜晶体管具有包括氧化物半导体的沟道层，上述薄膜晶体管的制造方法具有：导电膜形成工序，形成源极电极和漏极电极用的导电膜；图案化工序，对导电膜进行图案化而形成源极电极和漏极电极；钝化膜形成工序，形成钝化膜；以及热处理工序，进行热处理，在图案化工序和钝化膜形成工序之间具有先于热处理工序进行热处理的预热处理工序。

Description

薄膜晶体管的制造方法和薄膜晶体管
技术领域
本发明涉及薄膜晶体管的制造方法和薄膜晶体管。
背景技术
近年来，已广泛地使用具备有源矩阵基板的显示装置。有源矩阵基板按每一像素具备薄膜晶体管(Thin Film Transistor；以下有时称为“TFT”)等开关元件。
具备TFT作为开关元件的有源矩阵基板被称为TFT基板。
液晶显示装置等所使用的TFT基板例如具有：玻璃基板；多个TFT，其支撑于玻璃基板；栅极配线及源极配线；以及像素电极，其按矩阵状排列。各TFT的栅极电极电连接到栅极配线，源极电极电连接到源极配线，漏极电极电连接到像素电极。TFT、源极配线以及栅极配线通常由层间绝缘层覆盖，像素电极设置于层间绝缘层上，在形成于层间绝缘层的接触孔内与TFT的漏极电极连接。
作为TFT，以往以来广泛地使用以非晶硅膜为活性层的TFT(以下有时称为“非晶硅TFT”)或以多晶硅膜为活性层的TFT(以下有时称为“多晶硅TFT”)。最近，作为TFT的活性层的材料，氧化物半导体受到关注。氧化物半导体TFT与非晶硅TFT相比，能以更快的速度动作。另外，氧化物半导体膜用比多晶硅膜更简单的工艺形成，因此还能应用于需要大面积的装置。在本说明书中，有时将以氧化物半导体膜为活性层的TFT称为“氧化物半导体TFT”。
TFT的源极电极一般与源极配线一起由同一导电膜形成。
漏极电极、栅极电极也分别是同样的。作为该导电膜的材料，广泛地使用具有高导电性的铝(Al)或Al合金。另外，最近还提出了使用导电性更优异的铜(Cu)。在本说明书中，有时将包含源极配线的、由同一导电膜形成的层称为“源极配线层”。
通过使用上述的Al等形成源极配线层，能形成配线电阻小的源极配线。另一方面，当使Al膜(或Al合金膜)与TFT的半导体层接触时，有如下可能：Al向半导体层内部扩散，无法得到希望的TFT特性。在使用Cu形成源极配线层的情况下，也有如下可能：Cu向半导体层内部扩散，无法得到希望的TFT特性。另外，在TFT基板的制造工序中，在形成源极配线层后进行热处理(例如200～600℃程度)的情况下，有时Al层的表面会变形，产生被称为小丘(hillock)的突起物。Al层的表面的小丘会使层间绝缘层的绝缘性降低。
根据以上情况，提出了使用层叠膜来形成源极配线层等。
例如在专利文献1和2中，公开了具有钼(Mo)层、Al层以及Mo层按顺序层叠后的结构的源极电极和漏极电极。在专利文献3中公开了在Al层或Cu层与氧化物半导体层之间形成钛(Ti)层。在专利文献4中公开了具有Ti层、Al层以及Ti层按顺序层叠后的结构的源极电极和漏极电极。
现有技术文献
专利文献
专利文献1：特开平11-258625号公报
专利文献2：特开2002-111004号公报
专利文献3：特开2010-123923号公报
专利文献4：特开2010-123748号公报
发明内容
发明要解决的问题
如上所述，作为TFT的金属配线的材料，考虑到与上下层的贴紧性或反应性、生产性等，一般是由用Ti层或Mo层等夹着Al层的层叠结构来形成。
在形成上层绝缘膜(以下也称为“钝化膜”、“Pas膜”、“保护膜”)后，对氧化物半导体TFT按300℃以上(例如按350℃并以1小时)进行热处理(退火)。其原因是，需要通过使氧从Pas膜扩散来减少氧化物半导体中的氧缺陷。
但是，有由于热处理而使钝化膜的覆盖性恶化的问题。以下，参照图1和图2进行说明。
图1是示意性地表示底栅型薄膜晶体管的主要构成要素的图，(a)是俯视图，(b)是沿(a)的X-X线截断后的截面图。
在图1中，附图标记101是栅极电极，附图标记102是氧化物半导体层(以下也称为“沟道层”)，附图标记103和104是用Ti层或Mo层等夹着Al层的三层结构的源极/漏极电极(以下也称为S/D电极)。如图1的(b)所示，上述底栅型薄膜晶体管还包括栅极绝缘膜106。栅极电极101连接到栅极配线，因此以下有时将栅极电极101称为栅极电极配线。另外，S/D电极103和104连接到配线，因此以下有时将S/D电极103和104称为S/D电极配线。
图2的(a)是热处理前的底栅型薄膜晶体管的截面图，是将主要部分放大后的图。表示钝化膜105覆盖着沟道层102和S/D电极104。但是，由于热处理，Al层的体积会发生变化(收缩、shrink)。而且，Al层的体积变化量大于Ti层或Mo层的体积变化量。因此，在S/D电极104和钝化膜105之间、例如在S/D电极104的端面104a中产生空隙(void)V101(图2的(b))。
空气中的水分有可能经过如上所述形成的空隙到达沟道层。当水分从空气中侵入了沟道层时，成为特性异常，导致TFT特性恶化这一重大缺陷。换句话说，覆盖性由于热处理而恶化了的钝化膜无法防止水分的浸入，薄膜晶体管有可能快速劣化(以下也称为“TFT劣化”)。
在此，比较底栅型薄膜晶体管和顶栅型薄膜晶体管来进行说明。
在底栅型薄膜晶体管中，S/D电极配线配置于比栅极电极配线更远离基板的位置。当将从沟道区域朝向基板的方向图示为下方向时，栅极电极配线配置于比S/D电极配线靠下的位置(图3)。
而在顶栅型薄膜晶体管中，S/D电极配线配置于比栅极电极配线更靠近基板的位置。当将从沟道区域朝向基板的方向图示为下方向时，栅极电极配线位于比S/D电极配线靠上的位置(图4)。
图5是示意性地表示顶栅型薄膜晶体管的主要构成要素的图，(a)是俯视图，(b)是沿(a)的X-X线截断后的截面图。
在图5中，附图标记201是用Ti层或Mo层等夹着Al层的三层结构的栅极电极，附图标记202是沟道层，附图标记203和204是S/D电极，附图标记206是栅极绝缘膜。图6的(a)是热处理前的顶栅型薄膜晶体管的截面图，是将主要部分放大后的图。表示钝化膜205覆盖着沟道层202和栅极电极201。
与上述的底栅型薄膜晶体管同样地，当退火时在Al层中发生体积变化(收缩、shrink)。因此，在栅极电极201和钝化膜205之间、例如在栅极电极201的端面201a中产生空隙(附图标记：V201)(图6的(b))。并且，水分经过由于热处理产生的空隙而到达沟道层，有可能使薄膜晶体管快速劣化(以下也称为“TFT劣化”)。
如上所示，在顶栅型薄膜晶体管中，也与底栅型薄膜晶体管同样地，钝化膜的覆盖性有可能由于热处理而恶化。
本发明是鉴于这种情况而完成的，其目的在于提供能抑制由热处理导致的钝化膜的覆盖性恶化的薄膜晶体管的制造方法和薄膜晶体管。
用于解决问题的方案
本发明的一方式涉及薄膜晶体管的制造方法，上述薄膜晶体管的源极电极和漏极电极中的至少一方包括包含Al层和Al以外的金属层的多个金属层的层叠结构，且上述薄膜晶体管具有包括氧化物半导体的沟道层，在上述薄膜晶体管的制造方法中，具有：导电膜形成工序，形成上述源极电极和上述漏极电极用的导电膜；图案化工序，对上述导电膜进行图案化而形成上述源极电极和上述漏极电极；钝化膜形成工序，形成钝化膜；以及热处理工序，进行热处理，在上述图案化工序和上述钝化膜形成工序之间具有先于上述热处理工序进行热处理的预热处理工序。
在本发明的一方式的薄膜晶体管的制造方法中，也可以是，上述预热处理工序的温度是上述热处理工序的温度以上。
在本发明的一方式的薄膜晶体管的制造方法中，也可以是，上述导电膜包括第一Al以外的金属层与上述Al层的两层结构，或者包括第一Al以外的金属层、上述Al层以及第二Al以外的金属层的三层结构。
在本发明的一方式的薄膜晶体管的制造方法中，上述薄膜晶体管的栅极电极包括包含Al层和Al以外的金属层的多个金属层的层叠结构，且上述薄膜晶体管具有包括氧化物半导体的沟道层，上述薄膜晶体管的制造方法具有：导电膜形成工序，形成栅极电极用的导电膜；图案化工序，对上述导电膜进行图案化而形成上述栅极电极；钝化膜形成工序，形成钝化膜；以及热处理工序，进行热处理，在上述图案化工序和上述钝化膜形成工序之间具有先于上述热处理工序进行热处理的预热处理工序。
在本发明的一方式的薄膜晶体管的制造方法中，也可以是，上述预热处理工序的温度是上述热处理工序的温度以上。
在本发明的一方式的薄膜晶体管的制造方法中，也可以是，上述导电膜包括第一Al以外的金属层与上述Al层的两层结构，或者包括第一Al以外的金属层、上述Al层以及第二Al以外的金属层的三层结构。
本发明的一方式的薄膜晶体管具备沟道层、源极电极、漏极电极、栅极电极以及钝化膜，上述沟道层包括氧化物半导体，上述源极电极和上述漏极电极中的至少一方电极包括包含Al层和Al以外的金属层的多个金属层的层叠结构，上述钝化膜形成为延伸到在上述源极电极和上述漏极电极的相互相对的端面的Al层中形成的空隙。
本发明的一方式的薄膜晶体管具备沟道层、源极电极、漏极电极、栅极电极以及钝化膜，上述沟道层包括氧化物半导体，栅极电极包括包含Al层和Al以外的金属层的多个金属层的层叠结构，上述钝化膜形成为延伸到在上述栅极电极的侧面的Al层中形成的空隙。
发明效果
根据本发明的薄膜晶体管的制造方法，能提供一种能抑制钝化膜的覆盖性的恶化的薄膜晶体管的制造方法。
根据本发明的薄膜晶体管，能提供一种抑制了钝化膜的覆盖性的恶化的薄膜晶体管。能抑制水分的侵入所致的TFT劣化。
附图说明
图1是示意性地表示底栅型薄膜晶体管的主要构成要素的图，(a)是俯视图，(b)是沿(a)的X-X线截断后的截面图。
图2是表示图1的(b)的左侧的S/D电极配线103和沟道层102附近的主要部分的放大图，(a)是退火前的图，(b)是退火后的图。
图3是表示底栅型薄膜晶体管的典型结构的截面示意图。
图4是表示顶栅型薄膜晶体管的典型结构的截面示意图。
图5是示意性地表示顶栅型薄膜晶体管的主要构成要素的图，(a)是俯视图，(b)是沿(a)的X-X线截断后的截面图。
图6是表示图5的(b)的左侧的栅极电极配线201和沟道层202附近的主要部分的放大图，(a)是退火前的图，(b)是退火后的图。
图7是表示本发明的底栅型薄膜晶体管的制造方法的一例的图，(a)～(g)是用于说明底栅型薄膜晶体管的制造方法的工序截面图。
图8是表示本发明的顶栅型薄膜晶体管的制造方法的一例的图，(a)～(g)是用于说明顶栅型薄膜晶体管的制造方法的工序截面图。
附图标记说明
101、201：栅极电极
102、202：沟道层
103、104、203、204：S/D电极配线
103a：S/D电极配线的端面
201a：栅极电极的端面
105、205：钝化膜
106、206：栅极绝缘膜
10：底栅型薄膜晶体管
20：顶栅型薄膜晶体管
11、21：基板
12、22：栅极电极
14、24：栅极绝缘膜
15、25：沟道层
16、26：电极用导电膜
16A、26A：源极电极
16B、26B：漏极电极
17、27：钝化膜
17A、17B、27A、27B：钝化膜的端部
V1、V1A、V1B、V2、V2A、V2B：空隙
具体实施方式
以下，一边参照附图，一边说明本发明。
此外，在以下说明中使用的附图有时为了易于理解本发明的特征并为了方便而将成为特征的部分放大后示出，各构成要素的尺寸比率等有时与实际不同。另外，在以下说明中例示的材质、尺寸等是一例，本发明不限于这些内容，能在起到其效果的范围内适当地变更后实施。
(底栅型薄膜晶体管的制造方法)
参照图7的(a)～图7的(g)说明本发明的底栅型薄膜晶体管的制造方法的例子。图7的(a)～图7的(g)是用于说明底栅型薄膜晶体管10的制造方法的工序截面图。以后，以从基板11朝向沟道层15的方向为上方向进行说明。
＜基板的准备＞
首先，准备基板11。作为基板11，能使用玻璃基板、硅基板、具有耐热性的塑料基板或树脂基板等。作为塑料基板或树脂基板，能使用聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、丙烯酸、聚酰亚胺等。
另外，在各个基板中，作为底涂层还能适当使用氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x≥y)、氮氧化硅(SiNxOy)(x＞y)等。
＜栅极电极的形成＞
接着，如图7的(a)所示，在基板11上形成栅极电极12。栅极电极12能通过利用溅射法等在基板11上沉积导电膜后使用光刻工艺对导电膜进行图案化而形成。作为导电膜，能适当使用铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或其合金、或者其金属氮化物。另外，也可以是将这多个层层叠来形成。例如，作为导电膜，能使用由Ti层夹着Al层的导电膜。
通过使Ti层或Mo层介于上下层与Al层之间，能提高Al层与上下层的贴紧性。另外，例如能用溅射装置将W/TaN＝370nm/50nm的导电膜沉积后，通过光刻法和干式蚀刻法将上述导电膜图案化为希望的图案。
＜栅极绝缘膜的形成＞
接着，如图7的(b)所示，在栅极电极12上形成栅极绝缘膜14。例如能使用CVD法形成栅极绝缘膜14。栅极绝缘膜既可以是单层膜，也可以是多层膜。栅极绝缘膜能适当使用氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x≥y)、氮氧化硅(SiNxOy)(x＞y)等。此外，为了防止杂质等从基板扩散，作为下层侧栅极绝缘膜，优选使用氮化硅(SiNx)、氮氧化硅(SiNxOy)(x＞y)等来形成，作为上层侧栅极绝缘膜，优选使用氧化硅(SiOx)、氧氮化硅(SiOxNy)(x≥y)等来形成。而且，为了以低的形成温度来形成栅极漏电流少的致密的绝缘膜，可以使氩等稀有气体元素包含在反应气体内而混入绝缘膜中。例如，能用CVD装置在栅极电极12上连续地沉积SiN层(325nm)、SiO2层(50nm)。
＜沟道层(氧化物半导体层)的形成＞
接着，如图7的(c)所示，在栅极绝缘膜14上形成沟道层(氧化物半导体层)15。沟道层15能通过利用溅射法或CVD法等在栅极绝缘膜14上形成氧化物半导体层用薄膜后使用光刻工艺对氧化物半导体层用薄膜进行图案化而形成。在此，例如能在栅极绝缘膜上将氧化物半导体层用薄膜以溅射法按30～100nm的厚度沉积后通过光刻工序并使用抗蚀剂掩模进行蚀刻，将其图案化为希望的形状。
沟道层15所包含的氧化物半导体既可以是非晶质氧化物半导体，也可以是具有结晶质部分的结晶质氧化物半导体。作为结晶质氧化物半导体的例子，可举出多晶氧化物半导体、微晶氧化物半导体、c轴与层面大致垂直地取向的结晶质氧化物半导体等。
沟道层也可以具有两层以上的层叠结构。在沟道层15具有层叠结构的情况下，沟道层15可以包含非晶质氧化物半导体层和结晶质氧化物半导体层。或者也可以包含结晶结构不同的多个结晶质氧化物半导体层。另外，也可以包含多个非晶质氧化物半导体层。在沟道层15具有包含上层和下层的两层结构的情况下，优选上层所包含的氧化物半导体的能隙大于下层所包含的氧化物半导体的能隙。不过，在这些层的能隙的差比较小的情况下，下层的氧化物半导体的能隙也可以大于上层的氧化物半导体的能隙。
非晶质氧化物半导体和上述的各结晶质氧化物半导体的材料、结构、形成方法、具有层叠结构的氧化物半导体层的构成等记载于例如特开2014-007399号公报中。为了参照，将特开2014-007399号公报的全部公开内容引用到本说明书中。
沟道层15可以包含例如In、Ga以及Zn中的至少1种金属元素。沟道层15例如包含In-Ga-Zn-O系半导体(以下简称为“In-Ga-Zn-O系半导体”。而且，有时还简称为“IGZO”。)。在此，In-Ga-Zn-O系半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，并且In、Ga以及Zn的比例(组成比)没有特别限定，例如包含In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。在此，沟道层15也可以包含按例如In：Ga：Zn＝1：1：1的比例含有In、Ga、Zn的In-Ga-Zn-O系半导体层。
具有In-Ga-Zn-O系半导体层的TFT具有高迁移率(与a-SiTFT相比超过20倍)和低漏电流(与a-SiTFT相比小于百分之一)，因此适合用作驱动TFT和像素TFT。若使用具有In-Ga-Zn-O系半导体层的TFT，则能大幅削减显示装置的耗电量。
In-Ga-Zn-O系半导体既可以是非晶质的，也可以具有结晶质部分。作为结晶质In-Ga-Zn-O系半导体，优选c轴与层面大致垂直地取向的结晶质In-Ga-Zn-O系半导体。这种In-Ga-Zn-O系半导体的结晶结构例如公开于特开2012-134475号公报中。
沟道层15也可以包含其它氧化物半导体来代替In-Ga-Zn-O系半导体。例如也可以包含In-Sn-Zn-O系半导体(例如In2O3-SnO2-ZnO)、In-Al-Zn-O系半导体、Zn-O系半导体(ZnO)、In-Zn-O系半导体(IZO(注册商标))、Zn-Ti-O系半导体(ZTO)、Cd-Ge-O系半导体、Cd-Pb-O系半导体、InGaO3(ZnO)5、氧化镁锌(MgxZn1-xO)、氧化镉锌(CdxZn1-xO)、氧化镉(CdO)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体等。作为Zn-O系半导体，能使用添加了1族元素、13族元素、14族元素、15族元素或17族元素等中的一种或多种杂质元素的ZnO的非晶质(amorphous)状态、多晶状态、或非晶质状态与多晶状态混合存在的微晶状态的半导体，或者能使用未添加任何杂质元素的半导体。
＜电极用导电膜的形成(导电膜形成工序)＞
接着，如图7的(d)所示，在沟道层15和栅极绝缘膜14的整个面中形成源极电极和漏极电极形成用的导电膜16。导电膜16是用Al以外的金属层夹着Al层的三层结构。在配置于铝(Al)层之上和/或之下的Al以外的金属层的材料中，例如能适当使用钛(Ti)或钼(Mo)等金属或其合金、或者其金属氮化物。通过该构成，能提高沟道层15、导电膜16以及钝化膜17的贴紧性。例如，通过基于溅射的成膜，在栅极绝缘膜和沟道层上配置Ti层(50nm)，在Ti层(50nm)上按顺序层叠Al层(300nm)和Ti层(30nm)，从而能形成Al层被Ti层夹着的导电膜16。通过包含Al层，能得到良好的导电性，通过使Ti层介于中间，能同时得到导电膜16与栅极绝缘膜14、沟道层15以及钝化膜17的良好的贴紧性。
＜源极电极和漏极电极的形成(图案化工序)＞
接着，如图7的(e)所示，通过光刻工序并使用抗蚀剂掩模将电极用导电膜16加工为希望的形状，形成源极电极16A或漏极电极16B。
＜预热处理工序＞
接着，向源极电极16A或漏极电极16B中的Al层供热。如图7的(f)所示，Al层的体积变化(缩小、shrink)，在源极电极16A或漏极电极16B的端面形成凹陷(空隙、附图标记：V1)。在图7的(f)中，将形成于源极电极16A的端面的空隙记载为V1A，将形成于漏极电极的端面的空隙记载为V1B。通过先于后述的热处理工序进行热处理，能减小在热处理工序中Al层收缩的余地。因而，能抑制热处理工序中的空隙的产生。因此，在热处理工序后，钝化膜也能与沟道层、Al层以及Al以外的金属层紧密地接触。因此，能以在实际应用上已足够的程度抑制水分到达沟道层。
优选将预热处理工序的温度设为比热处理工序高的温度。通过采用这种温度条件，能进一步抑制水分到达沟道层。
另外，例如在导电膜16的层叠结构是Ti层/Al层/Ti层的情况下，优选将该基板加热到300～400℃(例如350℃)。由此，Al层或Ti层所包含的氢不会扩散到沟道层，易于发生Al膜的收缩。因而，能缩短工艺时间。此外，在将该基板温度设为450℃以上的情况下，有如下可能：Al层或Ti层所包含的氢扩散到沟道层，而引起特性不良(特性异常)。
而且，优选进行1小时以上的加热。能使Al膜充分地收缩。另一方面，从生产性的观点出发，优选加热时间短。因而，也可以将从生产性的观点出发而决定的时间设为上限进行预热处理。作为该上限，可以设为2小时。
作为加热方法，能使用公知的方法，没有特别限定。例如能适当地使用加热炉、激光加热。另外，既可以采用仅选择性地加热Al层的方法，也可以采用将基板等Al层以外的部位也包括在内进行加热的方法。
栅极电极12与源极电极16A或漏极电极16B同样地也可以是在预热处理工序和/或热处理工序中收缩，另外，不特别限定于此。
＜钝化膜(Pas膜、保护膜)的形成(钝化膜形成工序)＞
接着，如图7的(g)所示，以覆盖所形成的结构整体的方式形成作为绝缘膜的钝化膜(Pas膜)17。能将钝化膜形成为延伸到在预热处理工序中形成的Al层的空隙为止。另外，能以填埋空隙的方式形成钝化膜。此外，在图7的(g)中，图示为空隙V1A、空隙V1B的内部被钝化膜的端部17A、17B填埋成没有间隙或空孔。但是，只要能得到在实际应用上已足够的钝化膜的覆盖性即可，本发明不限于图7的(g)所示的方式。
将钝化膜的厚度形成为例如300～500nm程度。该钝化膜能使用等离子体CVD法或溅射法等薄膜形成法并使用氮化硅、氧化硅、氮氧化硅、氧氮化硅等绝缘性材料来形成。
之后，在钝化膜(Pas膜)上通过光刻工序形成抗蚀剂掩模，进行用于接触孔的蚀刻。此外，钝化膜(Pas膜)不限于单层，既可以是两层，也可以是三层以上，但优选在与沟道层(例如IGZO层)接触的膜中包含氧。另外，也可以在钝化膜(Pas膜)上还形成由有机绝缘材料形成的平坦化膜。
＜热处理工序(退火)＞
接下来，对钝化膜17进行热处理。能使氧从钝化膜(Pas膜)扩散，能减少氧化物半导体中的氧缺陷。以200～400℃程度的温度进行0.5～2小时程度的热处理工序(退火)。
例如，能设为300℃、1小时。作为加热的手段，能使用公知的手段，没有特别限定。例如，能使用加热炉、激光。
＜共用电极的形成＞
之后，在形成有钝化膜(Pas膜)的整个基板表面上，例如通过溅射法形成ITO或IZO膜等透明导电膜后，对该透明导电膜进行光刻、湿式蚀刻和抗蚀剂的剥离清洗，从而形成透明电极。
通过这种制造方法，能很好地制造本发明的底栅型薄膜晶体管。
在上述的例子中，导电膜16是用Al以外的金属层夹着Al层的三层结构，但也可以是Al层/Al以外的金属层的两层结构。
其后，与一般的液晶显示装置的制造方法相同，成为在与相对基板之间夹着并保持液晶层的显示装置。
(底栅型薄膜晶体管)
通过上述的制造方法制造的底栅型薄膜晶体管的钝化膜形成为延伸到在源极电极和漏极电极的相互相对的端面的Al层中形成的空隙。而且，钝化膜能与沟道层和源极电极以及漏极电极的Al层和Al以外的金属层紧密接触。通过采用这种构成，能以在实际应用上已足够的程度抑制水分到达沟道层。
(顶栅型薄膜晶体管的制造方法)
接着，参照图8的(a)～图8的(g)描述本发明的顶栅型薄膜晶体管的制造方法。图8的(a)～图8的(g)是用于说明顶栅型薄膜晶体管20的制造方法的工序截面图。以后，以从基板21朝向沟道层25的方向为上方向进行说明。
＜基板的准备＞
首先，准备基板21。作为基板21，能使用玻璃基板、硅基板、具有耐热性的塑料基板或树脂基板等。作为塑料基板或树脂基板，能使用聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、丙烯酸、聚酰亚胺等。
另外，在各个基板中，作为底涂层还能适当使用氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x≥y)、氮氧化硅(SiNxOy)(x＞y)等。
＜沟道层(氧化物半导体层)的形成＞
接着，如图8的(a)所示，在基板21上形成沟道层25。能通过以溅射法或CVD法等在基板21上形成氧化物半导体层用薄膜后使用光刻工艺对氧化物半导体层用薄膜进行图案化来形成沟道层25。在此，例如能在基板21上将氧化物半导体膜通过溅射法按30～100nm的厚度沉积后，通过光刻工序并使用抗蚀剂掩模进行蚀刻而图案化为希望的形状。另外，能使用具备与上述的本发明的底栅型晶体管同样的结晶性、层叠结构、组成等的氧化物半导体。
＜栅极绝缘膜的形成＞
接着，如图8的(b)所示，在沟道层25上形成栅极绝缘膜24。栅极绝缘膜24例如能使用CVD法来形成。栅极绝缘膜既可以是单层膜也可以是多层膜。栅极绝缘膜能适当使用氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x≥y)、氮氧化硅(SiNxOy)(x＞y)等。此外，为了防止杂质等从基板扩散，作为下层侧栅极绝缘膜，优选使用氮化硅(SiNx)、氮氧化硅(SiNxOy)(x＞y)等来形成，作为上层侧栅极绝缘膜，优选使用氧化硅(SiOx)、氧氮化硅(SiOxNy)(x≥y)等来形成。而且，为了以低的形成温度形成栅极漏电流少的致密的绝缘膜，可以使氩等稀有气体元素包含在反应气体内而混入绝缘膜中。例如，能用CVD装置在沟道层25上连续地沉积SiN层(325nm)、SiO2层(50nm)。
＜电极用导电膜的形成(导电膜形成工序)＞
接着，在栅极绝缘膜24上形成栅极电极形成用的导电膜。与上述的本发明的底栅型晶体管的制造方法中的用于形成源极电极和漏极电极的导电膜同样地，导电膜是用Al以外的金属层夹着Al层的三层结构。在配置于铝(Al)层之上和/或之下的Al以外的金属层的材料中，例如能适当使用钛(Ti)或钼(Mo)等金属或其合金、或者其金属氮化物。通过该构成，能提高导电膜、栅极绝缘膜24以及钝化膜27的贴紧性。作为导电膜，例如能在栅极绝缘膜和沟道层上配置Ti层(50nm)，在Ti层(50nm)上通过基于溅射的成膜来按顺序层叠Al层(300nm)、Ti层(30nm)。通过包含Al层，能得到良好的导电性，通过使Ti层介于中间，能同时得到导电膜、栅极绝缘膜24以及钝化膜27的良好的贴紧性。
＜栅极电极的形成(图案化工序)＞
接着，如图8的(c)所示，通过光刻工序并使用抗蚀剂掩模将电极用导电膜加工为希望的形状，形成栅极电极22。
＜预热处理工序＞
接着，向栅极电极22中的Al层供热。与上述的本发明的底栅型晶体管的制造方法同样地，Al层的体积发生变化(缩小、shrink)，如图8的(d)所示，在导电膜的端面形成凹陷(空隙、附图标记：V2A、V2B)。
通过先于后述的热处理工序进行热处理，能减小在热处理工序中Al层收缩的余地。因而，能抑制热处理工序中的空隙的产生。因此，在热处理工序后，钝化膜27也能与沟道层25、栅极电极22中的Al层以及Al以外的金属层紧密地接触。由此，能以在实际应用上已足够的程度抑制水分到达沟道层。
优选将预热处理工序的温度设为比后述的热处理工序高的温度。
通过采用这种温度条件，能进一步抑制水分到达沟道层。
另外，例如在栅极电极用导电膜的层叠结构是Ti层/Al层/Ti层的情况下，优选将该基板加热到300～400℃(例如350℃)。由此，易于发生Al膜的收缩，能缩短工艺时间。此外，在将该基板温度设为450℃以上进行了加热的情况下，有如下可能：从栅极绝缘膜产生的氢扩散到沟道层，而引起TFT元件的可靠性劣化。
而且，优选进行1小时以上的加热。能使Al膜充分地收缩。另一方面，从生产性的观点出发，优选加热时间短。因而，也可以将从生产性的观点出发而决定的时间设为上限进行预热处理。作为该上限，可以设为2小时。
作为加热方法，能使用公知的方法，没有特别限定。例如，能适当使用加热炉、激光加热。另外，既可以采取仅选择性地加热Al层的方法，也可以采用将基板等Al层以外的部位也包括在内进行加热的方法。
＜钝化膜(Pas膜、保护膜)的形成(钝化膜形成工序)＞
接着，以覆盖所形成的结构整体的方式形成作为绝缘膜的钝化膜(Pas膜)27(图8的(e))。能以使钝化膜的端部(27A、27B)延伸到在预热处理工序中形成的Al层的空隙(V2、V2A、V2B)为止的方式形成钝化膜27。另外，能以使钝化膜的端部(27A、27B)填埋空隙(V2、V2A、V2B)的方式形成钝化膜27。此外，在图8的(e)中，图示为空隙(V2A、V2B)的内部被钝化膜的端部(27A、27B)填埋成没有间隙或空孔。但是，只要能得到在实际应用上已足够的钝化膜的覆盖性即可，本发明不限于图8的(e)所示的方式。
能将钝化膜的厚度例如形成为300～500nm程度。该绝缘膜能使用等离子体CVD法或溅射法等薄膜形成法并使用氮化硅、氧化硅、氮氧化硅、氧氮化硅等绝缘性材料来形成。
之后，如图8的(f)所示，在钝化膜27上通过光刻工序形成抗蚀剂掩模，进行用于接触孔的蚀刻。此外，钝化膜(Pas膜)不限于单层，既可以是两层，也可以是三层以上，优选在与沟道层(例如IGZO膜)接触的膜中包含氧。
另外，也可以在钝化膜(Pas膜)上还形成由有机绝缘材料形成的平坦化膜。
＜源极电极和漏极电极的形成(导电膜形成工序)＞
接着，在钝化膜27的整个面中形成用于形成源极电极26A和漏极电极26B的导电膜。如图8的(g)所示，形成源极电极26A和漏极电极26B。源极电极26A和漏极电极26B能通过利用溅射法等在基板21上沉积导电膜后使用光刻工艺对导电膜进行图案化来形成。作为导电膜，能适当使用铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或其合金、或者其金属氮化物。另外，也可以是将这多个层层叠来形成。例如，作为导电膜，能使用由Ti层夹着Al层的导电膜。通过使Ti或Mo介于上下层与Al层之间，能提高Al层与上下层的贴紧性。另外，例如能用溅射装置将W/TaN＝370nm/50nm的导电膜沉积后，通过光刻法和干式蚀刻法将上述导电膜图案化为希望的图案。
与栅极电极22同样地，源极电极26A和漏极电极26B也可以具备在预热处理工序和/或热处理工序中收缩的构成，但不特别限于此。
＜热处理工序(退火)＞
接下来，对钝化膜27进行热处理。能使氧从钝化膜27扩散，能减少沟道层25内的氧化物半导体(例如IGZO)中的氧缺陷。以200～400℃程度的温度进行0.5～2小时程度的热处理工序(退火)。例如，能设为300℃、1小时。
作为加热方法，能使用公知的方法，没有特别限定。例如，能使用加热炉、激光。既可以采用仅选择性地加热钝化膜的方法，也可以采用将基板等钝化膜以外的部位也包括在内进行加热的方法。
＜共用电极的形成＞
之后，在形成有钝化膜27、源极电极26A以及漏极电极26B的整个基板表面中，例如通过溅射法形成ITO或IZO膜等透明导电膜后对该透明导电膜进行光刻、湿式蚀刻和抗蚀剂的剥离清洗，从而形成透明电极。
通过这种制造方法，能很好地制造本发明的顶栅型薄膜晶体管。
在上述的例子中，栅极电极22是用Al以外的金属层夹着Al层的三层结构，但也可以是Al层/Al以外的金属层的两层结构。
其后，与一般的液晶显示装置的制造方法相同，成为在与相对基板之间夹着并保持液晶层的显示装置。
(顶栅型薄膜晶体管)
通过上述的制造方法制造的顶栅型薄膜晶体管的钝化膜形成为延伸到在栅极电极的端面的Al层中形成的空隙。而且，钝化膜能与沟道层和栅极层所具有的Al层和Al以外的金属层紧密接触。通过采用这种构成，能以在实际应用上已足够的程度抑制水分到达沟道层。

Claims (8)

1.一种薄膜晶体管的制造方法，上述薄膜晶体管的源极电极和漏极电极中的至少一方包括包含Al层和Al以外的金属层的多个金属层的层叠结构，且上述薄膜晶体管具有包括氧化物半导体的沟道层，上述薄膜晶体管的制造方法的特征在于，具有：
导电膜形成工序，形成上述源极电极和上述漏极电极用的导电膜；
图案化工序，对上述导电膜进行图案化而形成上述源极电极和上述漏极电极；
钝化膜形成工序，形成钝化膜；以及
热处理工序，进行热处理，
在上述图案化工序和上述钝化膜形成工序之间具有先于上述热处理工序进行热处理的预热处理工序。
2.根据权利要求1所述的薄膜晶体管的制造方法，
上述预热处理工序的温度是上述热处理工序的温度以上。
3.根据权利要求1或2所述的薄膜晶体管的制造方法，
上述导电膜包括第一Al以外的金属层与上述Al层的两层结构，或者包括第一Al以外的金属层、上述Al层以及第二Al以外的金属层的三层结构。
4.一种薄膜晶体管的制造方法，上述薄膜晶体管的栅极电极包括包含Al层和Al以外的金属层的多个金属层的层叠结构，且上述薄膜晶体管具有包括氧化物半导体的沟道层，上述薄膜晶体管的制造方法的特征在于，具有：
导电膜形成工序，形成栅极电极用的导电膜；
图案化工序，对上述导电膜进行图案化而形成上述栅极电极；
钝化膜形成工序，形成钝化膜；以及
热处理工序，进行热处理，
在上述图案化工序和上述钝化膜形成工序之间具有先于上述热处理工序进行热处理的预热处理工序。
5.根据权利要求4所述的薄膜晶体管的制造方法，
上述预热处理工序的温度是上述热处理工序的温度以上。
6.根据权利要求4或5所述的薄膜晶体管的制造方法，
上述导电膜包括第一Al以外的金属层与上述Al层的两层结构，或者包括第一Al以外的金属层、上述Al层以及第二Al以外的金属层的三层结构。
7.一种薄膜晶体管，其特征在于，
具备沟道层、源极电极、漏极电极、栅极电极以及钝化膜，
上述沟道层包括氧化物半导体，
上述源极电极和上述漏极电极中的至少一方电极包括包含Al层和Al以外的金属层的多个金属层的层叠结构，
上述钝化膜形成为延伸到在上述源极电极和上述漏极电极的相互相对的端面的Al层中形成的空隙。
8.一种薄膜晶体管，其特征在于，
具备沟道层、源极电极、漏极电极、栅极电极以及钝化膜，
上述沟道层包括氧化物半导体，
栅极电极包括包含Al层和Al以外的金属层的多个金属层的层叠结构，
上述钝化膜形成为延伸到在上述栅极电极的侧面的Al层中形成的空隙。
CN201811178458.0A 2017-11-01 2018-10-10 薄膜晶体管的制造方法和薄膜晶体管 Pending CN109755136A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017212112A JP2019087552A (ja) 2017-11-01 2017-11-01 薄膜トランジスタの製造方法、及び、薄膜トランジスタ
JP2017-212112 2017-11-01

Publications (1)

Publication Number Publication Date
CN109755136A true CN109755136A (zh) 2019-05-14

Family

ID=64100593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811178458.0A Pending CN109755136A (zh) 2017-11-01 2018-10-10 薄膜晶体管的制造方法和薄膜晶体管

Country Status (4)

Country Link
US (1) US20190131322A1 (zh)
EP (1) EP3480853A1 (zh)
JP (1) JP2019087552A (zh)
CN (1) CN109755136A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210004795A (ko) * 2019-07-04 2021-01-13 엘지디스플레이 주식회사 디스플레이 장치
CN112186004A (zh) 2019-07-04 2021-01-05 乐金显示有限公司 显示设备
CN111341826B (zh) * 2020-05-21 2020-08-25 京东方科技集团股份有限公司 显示面板和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100127266A1 (en) * 2008-11-19 2010-05-27 Kabushiki Kaisha Toshiba Thin film transistor, method for manufacturing same, display device, and method for manufacturing same
CN101728275A (zh) * 2008-10-22 2010-06-09 株式会社半导体能源研究所 用于制造半导体器件的方法
JP2011009724A (ja) * 2009-05-29 2011-01-13 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20140154837A1 (en) * 2012-12-03 2014-06-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61102733A (ja) * 1984-10-26 1986-05-21 Matsushita Electronics Corp 半導体装置の製造方法
JPH11258625A (ja) 1998-03-12 1999-09-24 Toshiba Corp 表示装置用アレイ基板及びその製造方法
JP2002111004A (ja) 2000-10-02 2002-04-12 Toshiba Corp アレイ基板の製造方法
JP2004253511A (ja) * 2003-02-19 2004-09-09 Hitachi Displays Ltd 表示装置
JP4461873B2 (ja) * 2004-03-29 2010-05-12 カシオ計算機株式会社 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法
JP5214858B2 (ja) * 2006-06-22 2013-06-19 三菱電機株式会社 Ｔｆｔアレイ基板及びその製造方法
KR100817746B1 (ko) * 2006-12-07 2008-03-31 한국전자통신연구원 다층 구조의 박막 트랜지스터 제조방법 및 상기 박막트랜지스터를 포함하는 능동 구동 표시 소자
KR20190000365A (ko) * 2010-02-26 2019-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
KR101995082B1 (ko) 2010-12-03 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR102316107B1 (ko) 2012-05-31 2021-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102290801B1 (ko) * 2013-06-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9755036B2 (en) * 2013-09-18 2017-09-05 Sharp Kabushiki Kaisha Semiconductor device, display device, and method for producing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101728275A (zh) * 2008-10-22 2010-06-09 株式会社半导体能源研究所 用于制造半导体器件的方法
US20100127266A1 (en) * 2008-11-19 2010-05-27 Kabushiki Kaisha Toshiba Thin film transistor, method for manufacturing same, display device, and method for manufacturing same
JP2011009724A (ja) * 2009-05-29 2011-01-13 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20140154837A1 (en) * 2012-12-03 2014-06-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
EP3480853A1 (en) 2019-05-08
JP2019087552A (ja) 2019-06-06
US20190131322A1 (en) 2019-05-02

Similar Documents

Publication Publication Date Title
US11824062B2 (en) Thin film transistor, method for manufacturing the same, and semiconductor device
TWI602304B (zh) 半導體裝置及其製造方法
JP5725698B2 (ja) アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ
CN106972027B (zh) 薄膜晶体管阵列基板的制造方法
CN104620365B (zh) 薄膜晶体管和显示装置
US9768322B2 (en) Metal oxide TFT with improved source/drain contacts and reliability
JP2004273614A (ja) 半導体装置およびその製造方法
CN103855194A (zh) 半导体材料、包括其的晶体管和包括晶体管的电子装置
TW201005950A (en) Thin film transistor and method of manufacturing the same
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
TW201145523A (en) Method for manufacturing semiconductor device
CN103503117A (zh) 布线构造以及显示装置
CN108140675A (zh) 半导体装置及其制造方法
KR20080114281A (ko) 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법
KR20120034115A (ko) 배선 구조 및 그 제조 방법 및 배선 구조를 구비한 표시 장치
CN109755136A (zh) 薄膜晶体管的制造方法和薄膜晶体管
CN110246900B (zh) 半导体装置及其制造方法
CN104335332B (zh) 半导体装置及其制造方法
JP2019518322A (ja) 薄膜トランジスタアレイパネル
CN111226307B (zh) 氧化物半导体薄膜、薄膜晶体管和溅射靶
TW201214623A (en) Wiring structure, display device, and semiconductor device
CN106104810A (zh) 半导体器件及其制造方法
TWI718952B (zh) 氧化物半導體薄膜、薄膜電晶體及濺鍍靶材
JP6637783B2 (ja) 薄膜トランジスタ
JP6173246B2 (ja) 薄膜トランジスタおよびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190514