CN107004720A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN107004720A
CN107004720A CN201580064371.9A CN201580064371A CN107004720A CN 107004720 A CN107004720 A CN 107004720A CN 201580064371 A CN201580064371 A CN 201580064371A CN 107004720 A CN107004720 A CN 107004720A
Authority
CN
China
Prior art keywords
oxide
layer
film
drain electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580064371.9A
Other languages
English (en)
Inventor
铃木正彦
川岛慎吾
今井元
越智久雄
藤田哲生
北川英树
菊池哲郞
大东彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN107004720A publication Critical patent/CN107004720A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/445—Deposition of conductive or insulating materials for electrodes from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体装置(200A)，具备：含有栅极电极(3)、氧化物半导体层(5)、栅极绝缘层(4)以及源极电极(7S)及漏极电极(7D)的薄膜晶体管(201)；以覆盖薄膜晶体管(201)且与薄膜晶体管(201)的通道区域(5c)相接的方式配置的层间绝缘层(11)；配置于层间绝缘层(11)上的透明导电层(19)，源极及漏极电极(7)各自含有铜，所述源极及漏极电极(7)与层间绝缘层(11)之间配置有含有铜与铜以外的至少一种金属元素的铜合金氧化膜(10)，层间绝缘层(11)隔着铜合金氧化膜(10)而覆盖漏极电极(7D)，透明导电层(19)于形成在层间绝缘层(11)的接触孔(CH1)内，未隔着铜合金氧化膜(10)而与漏极电极(7D)直接相接。

Description

半导体装置及其制造方法
技术领域
本发明是关于使用氧化物半导体而形成的半导体装置及其制造方法。
背景技术
用于液晶显示装置等的有源矩阵基板于每个像素具备薄膜晶体管(Thin FilmTransistor；以下称为「TFT」)等开关元件。作为此种开关元件，提出有使用以氧化物半导体层作为活性层的TFT(以下称为「氧化物半导体TFT」。)。
氧化物半导体TFT中，为了抑制TFT特性的经时劣化，于氧化物半导体层上例如通过使用了等离子体的CVD法或溅镀法等而形成有保护膜(钝化层)。然而，于形成保护膜时，氧化物半导体层的表面可能会受到损伤。具体而言，有于氧化物半导体层发生缺氧或氢从保护膜扩散等，而氧化物半导体层的表面低电阻化(导体化)的情形。若氧化半导体层的电阻变低，则有阈值电压大而往负侧移位(降低(depression)特性)，未获得所需的TFT特性的情形。
此处，提出于形成保护膜的前一刻，对氧化物半导体层进行N2O等离子体处理等氧化处理。例如，对氧化物半导体表面照射N2O等离子体，将氧化物半导体层的表面氧化，由此减低氧化物半导体层于形成保护膜时所受的损伤。
然而，于进行N2O等离子体处理时，若氧化物半导体TFT的源极及漏极电极的表面露出，则露出的电极表面可能曝露于N2O等离子体而氧化。例如专利文献1中，记载有使用铜(Cu)或铜合金作为电极材料的情形时，通过N2O等离子体处理而于电极表面形成氧化膜。
专利文献1：日本特开2012－243779号公报
发明内容
本发明人经过研究，发现如下情形：专利文献1所提出的结构中，有通过于N2O等离子体处理时形成在漏极电极表面的氧化膜，从而漏极电极与像素电极(透明导电层)的接触部的电阻(接触电阻)增加的可能性。
本发明的实施方式是鉴于上述情形而成，其目的为于具备氧化物半导体TFT的半导体装置中，一面确保TFT特性，一面抑制氧化物半导体TFT的漏极电极与透明导电层的接触部的电阻增加。
本发明的一种实施方式的半导体装置具有基板；薄膜晶体管，被所述基板支撑，含有栅极电极、氧化物半导体层、形成于所述栅极电极与所述氧化物半导体层之间的栅极绝缘层以及与所述氧化物半导体层电连接的源极电极及漏极电极；层间绝缘层，以覆盖所述薄膜晶体管且与所述薄膜晶体管的通道区域相接的方式配置；透明导电层，配置于所述层间绝缘层上，所述源极电极及所述漏极电极各自含有铜，所述源极电极及所述漏极电极与所述层间绝缘层之间配置有含有铜与铜以外的至少一种金属元素的铜合金氧化膜，所述层间绝缘层隔着所述铜合金氧化膜而覆盖所述漏极电极，所述透明导电层于形成在所述层间绝缘层的第一接触孔内，未隔着所述铜合金氧化膜而与所述漏极电极直接相接。
某一实施方式中，所述源极电极及所述漏极电极进一步具有铜层与配置于所述铜层上的铜合金层，所述铜合金层含有铜合金，所述铜合金含有铜与所述至少一种金属元素。
某一实施方式中，所述铜合金氧化膜与所述源极电极及所述漏极电极的所述铜合金层相接，所述铜合金层与所述透明导电层的界面比所述铜合金层与所述层间绝缘层的界面更平坦。
某一实施方式中，所述源极电极及所述漏极电极含有铜层，所述铜合金氧化膜形成于所述铜层上。
某一实施方式中，从所述基板的表面的法线方向观看时，于所述第一接触孔中，所述铜合金氧化膜的端部位于比所述层间绝缘层的端部更外侧的位置。
某一实施方式中，所述至少一种金属元素可含有选自由Mg、Al、Ca、Mo、Ti及Mn组成的群的至少一种金属元素。
某一实施方式中，所述铜合金氧化膜的厚度可为10nm以上且50nm以下。
某一实施方式中，所述铜合金氧化膜为通过将所述铜合金层的表面进行氧化处理而形成的氧化膜。
某一实施方式中，所述源极电极及所述漏极电极各自进一步具有被配置于所述铜层的所述基板侧且与所述氧化物半导体层相接的下层，所述下层含有钛或钼。
某一实施方式中，进一步具备形成于所述基板上的端子部，所述端子部具有：源极连接层，由与所述源极电极及所述漏极电极相同的导电膜形成；所述层间绝缘层，于所述源极连接层上延伸；上部导电层，由与所述透明导电层相同的透明导电膜形成，所述源极连接层的上面的一部分被所述铜合金氧化膜覆盖，所述层间绝缘层隔着所述铜合金氧化膜而覆盖所述源极连接层，所述上部导电层于形成在所述层间绝缘层的第二接触孔内，未隔着所述铜合金氧化膜而与所述源极连接层直接相接。
所述薄膜晶体管可具有通道蚀刻结构。
所述氧化物半导体层可含有In─Ga─Zn─O系半导体。
所述氧化物半导体层可含有结晶质部分。
利用本发明而成的一种实施方式的半导体装置的制造方法包含：(A)于基板上形成栅极电极、栅极绝缘层、氧化物半导体层以及含有铜的源极电极及漏极电极，由此形成薄膜晶体管的工序；(B)于所述源极电极及所述漏极电极的上面，形成含有铜与铜以外的至少一种金属元素的铜合金氧化膜的工序；(C)以覆盖所述薄膜晶体管且与所述氧化物半导体层的通道区域相接的方式形成层间绝缘层的工序；(D)在所述层间绝缘层中位于所述漏极电极上的部分形成第一接触孔，由此使所述铜合金氧化膜露出于所述第一接触孔的底面的接触孔形成工序；(E)使用螯合物洗净法，去除所述铜合金氧化膜中露出于所述第一接触孔的所述底面的部分，由此使所述漏极电极露出的工序；(F)以与于所述第一接触孔内露出的所述漏极电极直接相接的方式形成透明导电层的工序。
某一实施方式中，所述源极电极及所述漏极电极含有铜层与配置于所述铜层上的铜合金层，所述工序(B)是以下的工序，即通过对所述氧化物半导体层中至少成为通道区域的部分进行氧化处理，提高所述至少成为通道区域的部分的表面的氧浓度，并且氧化所述源极电极及漏极电极的所述铜合金层的表面而形成所述铜合金氧化膜。
某一实施方式中，所述工序(B)是于所述源极电极及所述漏极电极上使用溅镀法而形成所述铜合金氧化膜的工序。
某一实施方式中，所述薄膜晶体管可具有通道蚀刻结构。
某一实施方式中，所述氧化物半导体层可含有In─Ga─Zn─O系半导体。
某一实施方式中，所述氧化物半导体层可含有结晶质部分。
利用本发明而成的其他半导体装置具备：基板；薄膜晶体管，其被所述基板支撑，含有栅极电极、氧化物半导体层、形成于所述栅极电极与所述氧化物半导体层之间的栅极绝缘层以及与所述氧化物半导体层电连接的源极电极及漏极电极；层间绝缘层，以覆盖所述薄膜晶体管且与所述薄膜晶体管的通道区域相接的方式配置；透明导电层，其配置于所述层间绝缘层上，所述源极电极及所述漏极电极含有铜，进一步具备配置于所述源极电极及所述漏极电极与所述层间绝缘层之间的含有铜的金属氧化膜，所述层间绝缘层隔着所述金属氧化膜而覆盖所述漏极电极，所述透明导电层于形成在所述层间绝缘层的接触孔内，未隔着所述金属氧化膜而与所述漏极电极直接相接。
某一实施方式中，所述源极电极及所述漏极电极与所述氧化物半导体层的上面相接。
某一实施方式中，所述源极电极及所述漏极电极含有铜层，所述金属氧化膜为铜氧化膜。
某一实施方式中，所述金属氧化膜为含有铜的合金氧化膜，该含有铜的合金氧化膜含有铜与铜以外的至少一种金属元素。
某一实施方式中，所述源极电极及所述漏极电极具有铜层与形成于所述铜层上的铜合金层，所述铜合金层含有铜合金，该铜合金含有铜与所述至少一种金属元素。
若根据利用本发明而成的一种实施方式，则可一面确保氧化部半导体TFT的特性，一面抑制漏极电极与透明导电层的接触部的电阻(接触电阻)增加。
附图说明
图1(a)及(b)各自为第一实施方式的半导体装置100A的示意截面图及俯视图。
图2为第一实施方式的其他半导体装置100B的示意截面图。
图3(a)及(b)各自为用于说明半导体装置100B的制造方法的一例的工序的截面图及俯视图。
图4(a)及(b)各自为用于说明半导体装置100B的制造方法的一例的工序的截面图及俯视图。
图5(a)及(b)各自为用于说明半导体装置100B的制造方法的一例的工序的截面图及俯视图。
图6(a)及(b)各自为用于说明半导体装置100B的制造方法的一例的工序的截面图及俯视图。
图7(a)及(b)各自为用于说明半导体装置100B的制造方法的一例的工序的截面图及俯视图。
图8(a)及(b)各自为用于说明半导体装置100B的制造方法的一例的工序的截面图及俯视图。
图9(a)及(b)各自为用于说明半导体装置100B的制造方法的一例的工序的截面图及俯视图。
图10(a)及(b)各自为用于说明半导体装置100B的制造方法的一例的工序的截面图及俯视图，(c)为表示接触部的放大截面图。
图11(a)及(b)各自为用于说明半导体装置100B的制造方法的一例的工序的截面图及俯视图。
图12为例示实施例的半导体装置的漏极电极7D与透明导电层19的接触部的截面SEM影像的图。
图13为表示实施例及比较例的半导体装置的接触电阻的测量结果的图表。
图14为表示第一实施方式的对准标记部70的截面图。
图15(a)及(b)各自为例示第一实施方式的栅极端子部80的截面图及俯视图。
图16(a)及(b)各自为例示第二实施方式的半导体装置200A的示意截面图及俯视图。
图17(a)及(b)各自为例示第二实施方式的其他半导体装置200B的示意截面图及俯视图。
图18(a)及(b)各自为用于说明半导体装置200B的制造方法的一例的工序的截面图及俯视图。
图19(a)及(b)各自为用于说明半导体装置200B的制造方法的一例的工序的截面图及俯视图。
图20(a)及(b)各自为用于说明半导体装置200B的制造方法的一例的工序的截面图及俯视图。
图21(a)及(b)各自为用于说明半导体装置200B的制造方法的一例的工序的截面图及俯视图。
图22(a)及(b)各自为用于说明半导体装置200B的制造方法的一例的工序的截面图及俯视图。
图23(a)及(b)各自为用于说明半导体装置200B的制造方法的一例的工序的截面图及俯视图。
图24(a)及(b)各自为用于说明半导体装置200B的制造方法的一例的工序的截面图及俯视图。
图25(a)及(b)各自为本实施方式的半导体装置200C的示意截面图及俯视图。
图26为例示第二实施方式的对准标记部71的截面图。
图27(a)及(b)各自为例示第二实施方式的栅极端子部81的截面图及俯视图。
图28为例示第三实施方式的半导体装置300的截面图。
图29为专利文献1所揭示的先前的氧化物半导体TFT的截面图。
具体实施方式
以下，一面参照附图，一面详细地说明先前的电极结构所造成的问题。
图29为专利文献1所揭示的氧化物半导体TFT的截面图。氧化物半导体TFT1000具备形成于基板91上的栅极电极92、覆盖栅极电极92的栅极绝缘层93、氧化物半导体层95、源极电极97S及漏极电极97D(有时总称为源极·漏极电极97)与保护膜96。源极·漏极电极97例如具有含有由Cu构成的第一层97a与由Cu－Zn合金构成的第二层97b的层压结构。保护膜96以相接于氧化物半导体层95的通道部分的方式被配置于源极·漏极电极97上。漏极电极97D于形成在保护膜96的接触孔内，与设置在保护膜96上的透明导电膜98相接。
氧化物半导体TFT1000等通道蚀刻型氧化物半导体TFT中，于形成氧化物半导体层95及源极·漏极电极97后，形成保护膜96前，对氧化物半导体层95进行N2O等离子体处理等氧化处理。通过此处理，氧化物半导体层95的表面的氧浓度变高，形成氧过剩区域。由此，例如于以等离子体CVD法形成保护膜96时，能够抑制于氧化物半导体层95发生缺氧，或抑制氧化物半导体层95的表面经由成膜气体所含有的氢而低电阻化。
然而，本发明人经过研究后，发现于氧化物半导体TFT1000存在如下问题。
氧化物半导体TFT1000中，于进行氧化物半导体层95的N2O等离子体处理时，源极·漏极电极97的表面露出。因此，这些电极表面也被氧化，形成金属氧化膜(未图示)。之后，以覆盖氧化物半导体TFT1000的方式形成保护膜96，于保护膜96设置接触孔。于接触孔的底面露出金属氧化膜。此外，以剥离液去除用于形成接触孔的抗蚀掩膜(resist mask)时，根据剥离液的种类、处理时间等条件，有金属氧化膜的露出部分的一部分也被去除的情形。然而，难以将金属氧化膜的露出部分全部去除。结果，漏极电极97D与透明导电膜98的接触部90中，金属氧化膜介于漏极电极97D与透明导电膜98之间，接触电阻可能变大。
另外，通过氧化处理而形成的金属氧化膜存在厚度不均。进一步，于进行氧化处理的电极表面，对应金属氧化膜的厚度不均而可产生凹凸。本发明人经过研究得知，因为金属氧化膜的厚度不均及电极的表面凹凸，于基板内接触电阻可产生不均。
此外，此处所谓「金属氧化膜」不包含产生于金属表面的自然氧化膜。由于自然氧化膜薄(厚度：例如未达5nm)，因此与上述金属氧化膜相比，对接触电阻造成的影响相当小，不易产生上述问题。本说明书中，「金属氧化膜」例如是指通过对金属层的氧化处理或是溅镀法等成膜进程等而形成的氧化膜(厚度：例如5nm以上)。「铜氧化膜(Cu氧化膜)」、「铜合金氧化膜(Cu合金氧化膜)」或是「含铜金属氧化膜」也相同。
本发明人发现，通过不将进程复杂化，而选择性地去除形成于源极及漏极电极表面的金属氧化膜中位于接触部的部分，可解决上述问题，而思及本发明。
(第一实施方式)
以下，一面参照附图，一面说明利用本发明而成的半导体装置的第一实施方式。本实施方式的半导体装置具备氧化物半导体TFT。此外，本实施方式的半导体装置只要具备氧化物半导体TFT即可，广泛地含有有源矩阵基板、各种显示装置、电子机器等。
图1(a)及(b)各自为本实施方式的半导体装置100A的示意截面图及俯视图。图1(a)表示沿着图1(b)的I－I’线的截面。
半导体装置100A具备氧化物半导体TFT101、覆盖氧化物半导体TFT101的层间绝缘层11、电连接于氧化物半导体TFT101的透明导电层19。将氧化物半导体TFT101作为有源矩阵基板的开关元件而使用的情形时，透明导电层19可为像素电极。
氧化物半导体TFT101例如为通道蚀刻型TFT。氧化物半导体TFT101具备被基板1支撑的栅极电极3、覆盖栅极电极3的栅极绝缘层4、以隔着栅极绝缘层4而与栅极电极3重叠的方式配置的氧化物半导体层5与源极电极7S及漏极电极7D。源极电极7S及漏极电极7D各自以与氧化物半导体层5的上面相接的方式配置。
源极电极7S以及漏极电极7D(以下有时总称为「源极·漏极电极7」。)含有Cu层(以下称为「主层」。)7a。主层7a只要为将Cu作为主成分的层即可，也可含有杂质。另外，源极·漏极电极7也可具有含有主层7a的层压结构。源极·漏极电极7的主层7a的Cu的含有率例如可为90％以上。优选主层7a为纯Cu层(Cu含有率：例如99.99％以上)。
本实施方式中，源极·漏极电极7的上面是以主层(Cu层)7a构成。源极·漏极电极7与层间绝缘层11之间以与源极·漏极电极7的上面(此处为主层7a的上面)相接的方式形成有Cu氧化膜8。
氧化物半导体层5具有通道区域5c、位于通道区域5c的两侧的源极接触区域5s以及漏极接触区域5d。源极电极7S以与源极接触区域5s相接的方式形成，漏极电极7D以与漏极接触区域5d相接的方式形成。
层间绝缘层11是以与氧化物半导体层5的通道区域5c相接的方式配置。层间绝缘层11以隔着Cu氧化膜8而覆盖源极电极7S及漏极电极7D的方式配置。此例中，层间绝缘层11与Cu氧化膜8相接。于层间绝缘层11形成有到达漏极电极7D的表面(此处为主层7a的表面)的接触孔CH1。从基板1的法线方向观看时，于接触孔CH1的底面未配置Cu氧化膜8，漏极电极7D的表面露出。
透明导电层19设置于层间绝缘层11上以及接触孔CH1内。透明导电层19于接触孔CH1内，未隔着Cu氧化膜8而与漏极电极7D(此处为主层7a)直接相接。
本实施方式的Cu氧化膜8可为通过如下方式形成的氧化膜：于对氧化物半导体层5的通道区域进行氧化处理时，源极·漏极电极7的表面(此处为作为主层7a的Cu层的表面)被进行氧化处理。
Cu氧化膜8的厚度(平均厚度)会根据源极·漏极电极7的表面的组成、氧化处理方法以及条件等而改变，因此并未特别限定，例如可为10nm以上且100nm以下(例如10nm以上且70nm以下)。作为一例，若通过N2O等离子体处理(例如N2O气体流量：3000sccm，压力：100Pa，等离子体功率密度：1.0W/cm2，处理时间：200～300sec，基板温度：200℃)氧化Cu层，则形成厚度例如为20nm以上且60nm以下的Cu氧化膜8。
Cu氧化膜8于接触孔CH1内自漏极电极7D的表面被去除。于后面详细叙述，例如可通过进行螯合物洗净，选择性地去除Cu氧化膜8中位于接触孔CH1的底面的部分。
此外，Cu氧化膜8的形成方法并无特别限定。Cu氧化膜8可为通过溅镀法等成膜进程而形成于主层7a上的膜。于此情形时，也可在形成接触孔CH1后，通过进行螯合物洗净，选择性地去除Cu氧化膜8中位于接触孔CH1的底面的部分。
本实施方式的氧化物半导体TFT101可具有通道蚀刻结构。氧化物半导体TFT101若为通道蚀刻型，则于对氧化物半导体层5的通道区域进行氧化处理的同时，于源极·漏极电极7的表面形成Cu氧化膜8。此外，由图1可知，「通道蚀刻型TFT」中，于通道区域上未形成蚀刻阻挡层，源极电极7S及漏极电极7D的通道侧的端部以与氧化物半导体层5相接的方式配置。通道蚀刻型TFT例如通过如下方法形成：于氧化物半导体层5上形成源极·漏极电极用的导电膜，进行源极·漏极分离。于源极·漏极分离工序中，有通道区域的表面部分被蚀刻的情形。
半导体装置100A例如可应用于显示装置的有源矩阵基板。半导体100A例如可应用于VA模式等垂直场效应驱动方式的显示装置。有源矩阵基板具有用于显示的显示区域(有源区域)与位于显示区域的外侧的周边区域(框缘区域)。
显示区域如图1(b)所示，形成有多个栅极配线G与与多个源极配线S，被这些配线包围的各个区域成为「像素」。多个像素被配置成矩阵状。于各像素中形成有透明导电层(像素电极)19。像素电极19按每个像素而分离。各像素中，于多个源极配线S与多个栅极配线G的各个交点附近，形成有氧化物半导体TFT101。氧化物半导体TFT101的漏极电极7D与对应的像素电极19电连接。
源极配线S可与氧化物半导体TFT101的源极电极7S一体地形成。也就是说，源极配线S含有将Cu作主成分的主层7a，源极配线S的上面及侧面也可与源极·漏极电极7同样地形成有Cu氧化膜8。
本实施方式的半导体装置于像素电极19上或是于层间绝缘层11与像素电极19之间，可进一步具有作为共通电极而发挥功能的其他电极层。由此，可获得具有两层透明电极层的半导体装置。此种半导体装置例如可应用于FFS模式的显示装置。
图2为本实施方式的其他半导体装置(有源矩阵基板)100B的示意截面图。图2中，对与图1相同的构成要件附加相同的参照符号，省略说明。
半导体装置100B在层间绝缘层11与透明导电层(像素电极)19之间，以与像素电极19对向的方式设置有共通电极15。于共通电极15与像素电极19之间形成有第三绝缘层17。
于共通电极15施加共通信号(COM信号)。共通电极15于每个像素具有开口部15E，于此开口部15E(参照图7)内可形成有像素电极19与氧化物半导体TFT102的漏极电极7D的接触部。此例中，于接触孔CH1内，像素电极19与漏极电极7D(主层7a)直接相接。共通电极15也可形成于显示区域的大致整体(上述开口部15E除外)。
另外，半导体装置100B中，氧化物半导体装置TFT101的源极·漏极电极7具有层压结构，该层压结构含有作为主层7a的Cu层与位于主层7a的基板1侧的下层(例如Ti层)7L。下层7L可含有钛(Ti)、钼(Mo)等金属元素。作为下层7L，可列举Ti层、Mo层、氮化钛层、氮化钼层等。或者也可以是含Ti或Mo的合金层。此例中，源极·漏极电极7的下层7L与氧化物半导体层5的上面相接。通过设置下层7L，可降低氧化物半导体层5与源极·漏极电极7的接触电阻。
本实施方式中，使用相同的金属膜而形成源极·漏极电极7与源极配线S。于这些电极、配线(源极配线层)的上面及侧面配置有Cu氧化膜8。另外，于下层7L的侧面配置有下层所含有的金属的氧化膜(此处为Ti氧化膜)9。Cu氧化膜8及金属氧化膜9例如为通过如下方式形成的氧化膜：对氧化物半导体层5进行氧化处理中，源极配线层(含有源极·漏极电极7)的露出表面被进行氧化处理。
层间绝缘层11也可以具有与氧化物半导体层5相接的第一绝缘层12与形成于第一绝缘层12上的第二绝缘层13。第一绝缘层12为无机绝缘层，第二绝缘层13可为有机绝缘层。
具有两层透明电极层的半导体装置的构成并非限定于图2所示的构成。例如，像素电极19与漏极电极7D可以透过由与共通电极15相同的透明导电膜形成的透明连接层而连接。于此情形时，以于接触孔CH1内与漏极电极7D的主层7a直接相接的方式配置透明连接层。另外，图2中虽表示于层间绝缘层11与像素电极19之间形成共通电极15的例子，但共通电极15也可隔着第三绝缘层17形成于像素电极19上。
半导体装置100B例如可应用于FFS模式的显示装置。于此情形时，各像素电极19优选具有多个缝状的开口部或切口部。另一方面，共通电极15若至少配置于像素电极19的缝状开口部或切口部的下方，则可发挥作为像素电极的对向电极而发挥功能，对液晶分子施加横向电场。
从基板1的法线方向观看时，像素电极19的至少一部分可以隔着第三绝缘层17而与共通电极15重叠。由此，于像素电极19与共通电极15重叠的部分，形成将第三绝缘层17设为介电质层的电容。此电容可作为显示装置的辅助电容(透明辅助电容)而发挥功能。通过适当地调整第三绝缘层17的材料以及厚度、形成电容的部分的面积等，可以获得具有所需电容的辅助电容。因此，于像素内，例如无需利用与源极配线相同的金属膜等而另外形成辅助电容。因此，可抑制由使用金属膜形成辅助电容而造成的开口率的降低。共通电极15可占像素的大致整体(除了开口部15E以外)。由此，可以使辅助电容的面积增加。
此外，可设置与像素电极19相对向而作为辅助电容电极发挥功能的透明导电层取代共通电极15，而于像素内形成透明的辅助电容。此种半导体装置也可应用于FFS模式以外的工作模式的显示装置。
根据本实施方式，可获得如下效果。
半导体装置100A、100B中，漏极电极7D的上面的一部分以Cu氧化膜8覆盖。层间绝缘层11隔着Cu氧化膜8而覆盖漏极电极7D。另一方面，透明导电层19于接触孔CH1内未隔着Cu氧化膜8而与漏极电极7D(此处为主层7a)直接相接。通过此种构成，能够将透明导电层19与漏极电极7D之间的接触电阻抑制为小。因此，例如能够通过对氧化物半导体层5进行氧化处理，一面确保TFT特性，一面抑制于上述氧化处理而产生在电极表面的Cu氧化膜8所引起的接触电阻的上升。
Cu氧化膜8中位于接触孔CH1的底面的部分，优选通过螯合物洗净而去除。Cu氧化膜8例如通过N2O等离子体处理等氧化处理而形成于主层(Cu层)7a的表面。通过氧化处理形成的Cu氧化膜8容易产生厚度不均。另外，主层(Cu层)7a的表面可产生凹凸。即便于此种情形，若进行螯合物洗净，则于接触孔CH1内，不仅Cu氧化膜8被去除，主层7a的表面部分也被去除，可以使主层7a的表面平坦化，因此有利。结果，接触部的主层7a与透明导电层19的界面变得比主层7a与层间绝缘层11的界面(即隔着Cu氧化膜8的主层7a与层间绝缘层11的界面)更平坦。由此，能够更显着地减低漏极电极7D与透明导电层19的接触电阻。另外，由于可以减低基板1内的接触电阻的不均，因此能够提高可靠性。进一步，能够更有效地提高透明导电层19对漏极电极7D的密合性。
此外，漏极电极7D的表面中，若位于接触孔CH1的底面的部分通过螯合物洗净而被平坦化，则有位于比以Cu氧化膜8覆盖的其他部分更下方的情形。另外，于以螯合物洗净去除Cu氧化膜8的情形，有Cu氧化膜8的蚀刻也于横方向进展的情形(旁侧蚀刻，side etch)。于此情形，从基板1的法线方向观看时，Cu氧化膜8的端部位于比接触孔CH1的轮廓(层间绝缘层11的端部)更外侧。
＜制造方法＞
以下，一面参照附图，一面以半导体装置100B的制造方法为例，说明本实施方式的半导体装置的制造方法的一例。
图3～图11为用于说明半导体装置100B的制造方法的一例的图，这些图的(a)为沿着(b)的I－I’线的截面图，(b)表示俯视图。
首先，如图3(a)及(b)所示，于基板1上依序形成栅极电极3、栅极配线G、栅极绝缘层4以及氧化物半导体层5。
作为基板1，例如可使用玻璃基板、硅基板、具有耐热性的塑料基板(树脂基板)等。
栅极电极3可与栅极配线G一体地形成。此处，于基板(例如玻璃基板)1上，通过溅镀法等形成未图示的栅极配线用金属膜(厚度：例如50nm以上且500nm以下)。接着，将栅极配线用金属膜图案化，由此获得栅极电极3及栅极配线G。作为栅极配线用金属膜，例如使用将Cu设为上层，将Ti设为下层的层压膜(Cu/Ti膜)。此外，栅极配线用金属膜的材料并无特别限定。可以合适地使用含有铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或其合金，或是含有其金属氮化物的膜。
栅极绝缘层4可通过CVD法等而形成。作为栅极绝缘层4，可合适地使用二氧化硅(SiO2)层、氮化硅(SiNx)层、氧化氮化硅(SiOxNy，x＞y)层、氮化氧化硅(SiNxOy，x＞y)层等。栅极绝缘层4亦可具有层压结构。例如，为了防止杂质等自基板1扩散，于基板侧(下层)形成氮化硅层、氮化氧化硅层等，为了确保绝缘性，于其上方的层(上层)形成二氧化硅层、氧化氮化硅层等。此外，作为栅极绝缘层4的最上层(即与氧化物半导体层相接的层)，若使用含有氧的层(例如SiO2等氧化物层)，则于氧化物半导体层发生缺氧的情形时，能够经由氧化物层所含的氧而回复氧的缺失，因此可以有效地降低氧化物半导体层的缺氧。
氧化物半导体层5例如使用溅镀法，于栅极绝缘层4上形成氧化物半导体膜(厚度：例如30nm以上且200nm以下)。之后，通过光刻进行氧化物半导体膜的图案化，获得氧化物半导体层5。从基板1的法线方向观看时，氧化物半导体层5的至少一部分是以隔着栅极绝缘层4而与栅极电极3重叠的方式配置。此处，例如将以1：1：1的比例含有In、Ga以及Zn的In－Ga－Zn－O系的非晶质氧化物半导体膜(厚度：例如50nm)进行图案化，由此形成氧化物半导体层5。
此处，针对本实施方式所使用的氧化物半导体层5进行说明。氧化物半导体层5所含有的氧化物半导体可以是非晶质氧化物半导体，也可以是具有结晶质部分的结晶质氧化物半导体。作为结晶质氧化物半导体，可列举多晶氧化物半导体、微晶氧化物半导体等。另外，结晶质氧化物半导体可以是c轴大致垂直于层面地配向的结晶质氧化物半导体等。
氧化物半导体层5可具有两层以上的层压结构。于氧化物半导体层5具有层压结构的情形时，氧化物半导体层5可含有非晶质氧化物半导体层与结晶质氧化物半导体层。或是可含有结晶结构不同的多层结晶质氧化物半导体层。于氧化物半导体层5具有含上层与下层的两层结构的情形时，优选上层所含有的氧化物半导体的能隙大于下层所含有的氧化物半导体的能隙。其中，于这些层的能隙的差较小的情形时，下层的氧化物半导体的能隙也可以大于上层的氧化物半导体的能隙。
非晶质氧化物半导体以及上述各结晶质氧化物半导体的材料、结构、成膜方法、具有层压结构的氧化物半导体的构成等，例如记载于日本特开2014－007399号公报。为了参考，将日本特开2014－007399号公报的揭示内容全部引用至本说明书。
氧化物半导体层5例如可含有In、Ga以及Zn中的至少一种金属元素。本实施方式中，氧化物半导体层5例如含有In－Ga－Zn－O系半导体。此处，In－Ga－Zn－O系半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，In、Ga及Zn的比例(组成比)并无特别限定，例如含有In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。此种氧化物半导体层5可由含有In－Ga－Zn－O系半导体的氧化物半导体膜形成。此外，有时将具有含In－Ga－Zn－O系半导体的活性层的通道蚀刻型TFT称为「CE－InGaZnO－TFT」。
In－Ga－Zn－O系半导体可以是非晶质，也可以是结晶质。作为结晶质In－Ga－Zn－O系半导体，优选为c轴大致垂直于层面地配向的结晶质In－Ga－Zn－O系半导体。
此外，结晶质In－Ga－Zn－O系半导体的结晶结构例如记载于上述日本特开2014－007399号公报、日本特开2012－134475号公报、日本特开2014－209727号公报等。为了参考，将日本特开2012－134475号公报、日本特开2014－209727号公报的揭示内容全部引用至本说明书。具有In－Ga－Zn－O系半导体的TFT由于具有高迁移率(与a－Si TFT相比超过20倍)以及低漏电流(与a－Si TFT相比未达百分之一)，因此作为驱动TFT以及像素TFT而被合适地使用。
氧化物半导体膜5也可以含有其他氧化物半导体而取代In－Ga－Zn－O系半导体。例如可含有In－Sn－Zn－O系半导体(例如In2O3－SnO2－ZnO)。In－Sn－Zn－O系半导体为In(铟)、Sn(锡)以及Zn(锌)的三元系氧化物。或者，氧化物半导体层5也可以含有In－Al－Zn－O系半导体、In－Al－Sn－Zn－O系半导体、Zn－O系半导体、In－Zn－O系半导体、Zn－Ti－O系半导体、Cd－Ge－O系半导体、Cd－Pb－O系半导体、CdO(氧化镉)、Mg－Zn－O系半导体、In－Ga－Sn－O系半导体、In－Ga－O系半导体、Zr－In－Zn－O系半导体、Hf－In－Zn－O系半导体等。
接着，如图4(a)及(b)所示，以与氧化物半导体层5的上面相接的方式，形成含有Cu层作为主层7a的源极·漏极电极7。源极·漏极电极7只要具有主要含有Cu的主层7a即可，可具有单层结构，也可具有含有Cu层及其他导电层的层压结构。
具体而言，首先，虽未图示，但于栅极绝缘层4及氧化物半导体层5上形成源极配线用金属膜(厚度：例如50nm以上且500nm以下)。此处，作为源极配线用金属膜，从氧化物半导体层5侧按照Ti膜及Cu膜的顺序形成堆积重叠的层压膜。此外，可形成Cu膜作为源极配线用金属膜。源极配线用金属膜例如可通过溅镀法等形成。Cu膜只要为含有Cu作为主成分的膜即可，也可以含有杂质。优选为纯Cu膜。
成为主层7a的Cu膜的厚度例如可为100nm以上且400nm以下。若为100nm以上，则可形成电阻更低的电极、配线。若超过400nm，则有层间绝缘层11的覆盖度(coverage)降低之虞。此外，制品完成时的主层7a的厚度与成膜时的Cu膜的厚度相比，少了在氧化处理工序使用于Cu氧化膜8的形成的量。因此，优选考虑用于Cu氧化膜8的形成的量而设定成膜时的厚度。
接着，通过将源极配线用金属膜图案化而获得源极电极7S、漏极电极7D以及源极配线S。源极电极7S以与氧化物半导体层5的源极接触区域5s相接的方式配置，漏极电极7D以与氧化物半导体层5的漏极接触区域5d相接的方式配置。氧化物半导体层5中位于源极电极7S与漏极电极7D之间的部分成为通道区域5c。如此，获得氧化物半导体TFT101。
源极电极7S、漏极电极7D及源极配线S具有层压结构，该层压结构含有下层(此处为Ti层)7L与配置于下层7L上的主层(此处为Cu层)7a。主层7a构成源极电极7S以及漏极电极7D的上面。下层7L与氧化物半导体层5相接。
此例中，源极·漏极电极7例如于主层7a的基板1侧具有含有钛(Ti)、钼(Mo)等金属元素的下层7L。作为下层7L，可列举Ti层、Mo层、氮化钛层、氮化钼层等。或者也可为含有Ti或Mo的合金层。
下层7L的厚度优选小于主层7a。由此，可减小导通电阻(on－resistance)。下层7L的厚度例如可为20nm以上且200nm以下。若为20nm以上，则可一面抑制源极配线用金属膜的合计厚度，一面获得减低接触电阻的效果。若为200nm以下，则可更有效地减低氧化物半导体层5与源极·漏极电极7之间的接触电阻。
接着，对氧化物半导体层5的通道区域5c进行氧化处理。此处，进行使用了N2O气体的等离子体处理。由此，如图5(a)及(b)所示，提高通道区域表面的氧浓度，并且也氧化源极·漏极电极7的表面(露出的表面)，形成Cu氧化膜8。Cu氧化膜8含有CuO。此例中，源极·漏极电极7以及源极配线S的露出的上面以及侧面被氧化。结果，于主层7a的上面及侧面形成Cu氧化膜8。另外，虽未图示，于下层7L的侧面可形成金属氧化膜(Ti氧化膜)。Ti氧化膜的厚度变得比Cu氧化膜8更小。
此处，作为氧化处理，例如可于N2O气体流量：3000sccm，压力：100Pa，等离子体功率密度：1.0W/cm2，处理时间：200～300sec，基板温度：200℃进行N2O等离子体处理。由此，形成厚度(平均厚度)例如为20nm的Cu氧化膜8。
此外，氧化处理并非限定于使用了N2O气体的等离子体处理。例如可通过使用了O2气体的等离子体处理、臭氧处理等进行氧化处理。为了不增加工序数而进行处理，优选于层间绝缘层11的形成工序的前一刻进行。具体而言，若为利用CVD法形成层间绝缘层11的情形，只要进行N2O等离子体处理即可，于利用溅镀法形成层间绝缘层11的情形，只要进行O2等离子体处理即可。或者，也可通过于灰化(ashing)装置进行的O2等离子体处理进行氧化处理。
接着，如图6(a)及(b)所示，以覆盖氧化物半导体TFT101的方式形成层间绝缘层11。层间绝缘层11以与Cu氧化膜8及通道区域5c相接的方式配置。
半导体装置100B中，层间绝缘层11例如含有与氧化物半导体层5的通道区域5c相接的第一绝缘层12与配置在第一绝缘层12上的第二绝缘层13。
第一绝缘层12例如可为二氧化硅(SiO2)膜、氮化硅(SiNx)膜、氧化氮化硅(SiOxNy，x＞y)膜、氮化氧化硅(SiNxOy，x＞y)膜等无机绝缘层。此处，作为第一绝缘层12，例如通过CVD法形成厚度例如为200nm的SiO2层。
虽未图示，但可于形成第一绝缘层12后，形成第二绝缘层13前，对基板整体进行热处理(退火处理)。热处理的温度并未特别限定，例如可为250℃以上且450℃以下。
第二绝缘层13例如可为有机绝缘层。此处，形成厚度例如2000nm的正型感光性树脂膜，将感光性树脂膜进行图案化。由此，在位于漏极电极7D的上方的部分形成露出第一绝缘层12的开口部13E。
此外，这些绝缘层12、13的材料并非限定于上述材料。第二绝缘层13例如也可为无机绝缘层。
接着，如图7(a)及(b)所示，于第二绝缘层13上形成共通电极15。
共通电极15例如以如下方式形成。首先，于第二绝缘层13上以及开口部13E内，例如通过溅镀法形成透明导电膜(未图示)。接着，通过将透明导电膜进行图案化，于透明导电膜形成开口部15E。图案化例如可使用公知的光刻。此例中，从基板1的法线方向观看时，开口部15E是以露出开口部13E与其边缘部的方式配置。如此，获得共通电极15。
作为透明导电膜，例如可使用ITO(铟锡氧化物)膜(厚度：50nm以上且200nm以下)、IZO膜或ZnO膜(氧化锌膜)等。此处，作为透明导电膜，使用厚度例如100nm的ITO膜。
接着，如图8(a)及(b)所示，于共通电极15上、共通电极15的开口部15E内以及第二绝缘层13的开口部13E内，例如通过CVD法形成第三绝缘层17。
作为第三绝缘层17，并无特别限定，例如可以合适地使用二氧化硅(SiO2)膜、氮化硅(SiNx)膜、氧化氮化硅(SiOxNy，x＞y)膜、氮化氧化硅(SiNxOy，x＞y)膜等。本实施方式中，由于第三绝缘层17是作为构成辅助电容的电容绝源膜而利用，因此优选以获得所需的电容的方式，合适地选择第三绝缘层17的材料或厚度。作为第三绝缘层17，例如可使用厚度100nm以上且400nm以下的SiNx膜或SiO2膜。
接着，如图9(a)及(b)所示，于第三绝缘层17以及第一绝缘层12形成露出Cu氧化膜8的开口部17E。从基板1的法线方向观看时，开口部17E以位于开口部15E的内部且与开口部13E的至少一部分重叠的方式配置。此外，本说明书中，于开口部13E、15E、17E具有锥形(tapered)形状的情形时，从基板1的法线方向观看时的各开口部的形状是指各开口部的底部的形状。
此例中，第三绝缘层17以覆盖共通电极15的上面及侧面与开口部13E的侧面的一部分的方式配置。如此，构成接触孔CH1，该接触孔CH1从第二绝缘层13的开口部13E、共通电极15的开口部15E以及第三绝缘层17的开口部17E到达Cu氧化膜8。
第三绝缘层17以及第一绝缘层12的蚀刻方法以及条件并无特别限定。第一以及第三绝缘层12、17与漏极电极7D的蚀刻选择比相当大，而且能够以Cu氧化膜8至少残留一部分于接触孔CH1的底面的方法以及条件进行。此处，使用抗蚀掩膜(未图示)，同时蚀刻第三绝缘层17以及第一绝缘层12。
之后，使用抗蚀剂的剥离液(例如胺系剥离液)去除抗蚀掩膜。此外，通过抗蚀剂的剥离液，接触孔CH1内的Cu氧化膜8的一部分也被去除，能够被薄膜化。另外，虽未图示，但氧化处理后的主层7a的表面可具有由Cu氧化膜8的厚度不均造成的凹凸。此表面凹凸不会经由抗蚀掩膜的剥离液而减低。因此，于此状态即便与透明导电层接触，亦难以获得良好的接触。
接着，如图10(a)及(b)所示，去除Cu氧化膜8中位于接触孔CH1内的部分。此处，通过使用了螯合物洗净液的洗净处理进行Cu氧化膜8的去除。由此，通过接触孔CH1使漏极电极7D的表面(即主层7a的表面)露出。从基板1的法线方向观看时，优选Cu氧化膜8未露出于接触孔CH1的底面，而仅露出Cu面(主层7a)。也就是说，从基板1的法线方向观看时，优选漏极电极7D的上面中与第一绝缘层12的开口部重叠的部分未配置Cu氧化膜8。Cu氧化膜8中位于层间绝缘层11与源极·漏极电极7以及源极配线S的界面的部分未被去除而残留。
作为螯合物洗净液，例如可使用含有过氧化氢水、碱基性药液及水(主成分)的混合液。碱基性药液例如可为TMAH(tetramethylammonium hydroxide，氢氧化四甲铵)。洗净液的温度例如为30～40℃，洗净时间例如为60～90秒左右。
图10(c)为示意性地表示螯合物洗净后的基板1的截面结构的一例的图。如图所示，通过螯合物洗净，有Cu氧化膜8于横方向(平行于基板1的方向)被蚀刻(旁侧蚀刻)的情形。于此情形，从基板1的法线方向观看时，于接触孔CH1中，Cu氧化膜8的端部P(10)位于比层间绝缘层11的端部P(CH)往外侧旁侧蚀刻的量(Δx)的位置。换句话说，从基板1的法线方向观看时，Cu氧化膜8的端部的位置包围层间绝缘层11的开口部17E。
另外，通过螯合物洗净，有不仅去除Cu氧化膜8，也去除了主层7a的表面部分(Cu)的一部分的情形。由此，经由氧化处理，产生于主层7a的表面的凹凸被减低，接触面被平坦化。此情形时，如图10(c)所示，有如下情形：成为接触面的主层7a的表面位于比被Cu氧化膜8覆盖的表面更下方的位置。
之后，如图11(a)及(b)所示，于接触孔CH1内以及第三绝缘层17上，例如通过溅镀法形成透明导电膜(未图示)，将其图案化，由此形成透明导电层19。图示的例子中，透明导电层19具有具备多个切口的梳状的平面形状。透明导电层19于接触孔CH1内与漏极电极7D的主层7a直接相接。如此，制造半导体装置100B。
作为用于形成透明导电层19的透明导电膜，例如可使用ITO(铟锡氧化物)膜(厚度：50nm以上且150nm以下)、IZO膜或ZnO膜(氧化锌膜)等。此处，作为透明导电膜，使用厚度例如为100nm的ITO膜。
上述方法中，形成将像素电极作为上层的两层电极结构，但也可将作为像素电极而发挥功能的透明导电层19作为下层，于其上隔着第三绝缘层17而形成共通电极15。具体而言，首先，于形成层间绝缘层11后，将第二绝缘层13作为掩膜而蚀刻第一绝缘层12，由此形成接触孔CH1。之后，通过螯合物洗净去除位于接触孔CH1的底面的Cu氧化膜8，使Cu表面露出。接着，于接触孔CH1内以及第二绝缘层13上形成像素电极19。由此，能够于接触孔CH1内以与漏极电极7D直接相接的方式设置透明导电层19。
此外，于将第二绝缘层13作为掩膜而进行第一绝缘层12的蚀刻的情形时，由于不剥离抗蚀掩膜，因此位于接触孔CH1的底面的Cu氧化膜8未经由抗蚀剂剥离液而被薄膜化。于此种情形时，若进行螯合物洗净而去除Cu氧化膜8，则能够更有效地减低接触电阻。
另外，于制造图1所示的半导体装置100A时，只要于形成层间绝缘层11后，在层间绝缘层11中位于漏极电极7D上的部分形成接触孔CH1，使Cu氧化膜8露出于接触孔CH1的底面即可。作为层间绝缘层11，于形成第一及第二绝缘层12、13的情形时，也可将第二绝缘层13作为掩膜而蚀刻第一绝缘层12，由此形成接触孔CH1。或者，层间绝缘层11也可为一层或两层以上的无机绝缘层。例如可含有二氧化硅(SiO2)层、氮化硅(SiNx)层、氧化氮化硅(SiOxNy，x＞y)层、氮化氧化硅(SiNxOy，x＞y)层等无机绝缘层(厚度：例如200nm)。此种无机绝缘层例如可通过CVD法形成。层间绝缘层11例如可具有含有SiO2层以及SiNx层的层压结构。于形成无机绝缘层作为层间绝缘膜11的情形时，可于无机绝缘层上设置抗蚀掩膜，使用抗蚀掩膜而于层间绝缘层11形成接触孔CH1。于形成接触孔CH1后，进行螯合物洗净而使Cu表面(主层7a)露出。接着，于接触孔CH1内以及层间绝缘层11上形成透明导电层19，由此获得半导体装置100A。
图示的例子中，从基板1的法线方向观看时，氧化物半导体层5的一部分(通道区域5c)以隔着栅极绝缘层4而与栅极电极3重叠的方式配置。此外，氧化物半导体TFT101能够以其整体与栅极电极(栅极配线)3重叠的方式配置。
＜实施例以及比较例＞
本发明人针对螯合物洗净的有无与接触电阻的关系进行研究，因此说明其方法以及结果。
作为实施例，以上述方法制作半导体装置100B。另外，作为比较例，除了于形成接触孔CH1后未进行螯合物洗净此点之外，以与上述相同的方法制作半导体装置。
图12为例示实施例的半导体装置中漏极电极7D与透明导电层19的接触部的截面SEM影像的图。
从图12可知，Cu氧化膜8中与接触孔CH1重叠的部分整体被去除，于接触孔CH1内，漏极电极7D的主层7a与透明导电层19直接相接。另外，漏极电极7D的主层7a与像素电极19的界面(接触面)21的凹凸小于主层7a与层间绝缘层11(此处为第一绝缘层12)的界面(即隔着Cu氧化膜8的主层7a与层间绝缘层11的界面)的凹凸。由此情形可知，于氧化处理工序在Cu表面中成为接触面21的部分产生的凹凸通过螯合物洗净而被减低、平坦化。
接着，比较实施例及比较例的半导体装置中漏极电极7D与透明导电层19的接触电阻。
实施例及比较例的半导体装置于基板1上具有多个氧化物半导体TFT101以及多个接触部。各氧化物半导体TFT101的漏极电极7D于接触部与对应的透明导电层19连接。本发明人分别测量这些接触部的电阻(接触电阻)，获得接触电阻的平均值Rave、最大值Rmax以及最小值Rmin。
图13为表示实施例以及比较例的半导体装置的接触电阻的测量结果的图表。纵轴的接触电阻是以实施例的半导体装置的接触电阻的平均值Rave进行规格化的值。
由图13所示的结果可以确认，进行了螯合物洗净的实施例的半导体装置与比较例的半导体装置相比，更能够减低接触电阻的平均值Rave。其原因在于，比较例中，Cu氧化膜8残留于接触孔CH1内，介于漏极电极7D与透明导电层19之间，相对于此，实施例中，通过螯合物洗净去除位于接触孔CH1内的Cu氧化膜8。
另外，可知比较例的半导体装置中，接触电阻的最大值Rmax与最小值Rmin的差大，于基板1内，接触电阻的不均大。其原因为位于漏极电极7D与透明导电层19之间的Cu氧化膜8的厚度不均以及漏极电极7D中经由氧化处理而产生的表面凹凸。相对于此，实施例的半导体装置中，基板1内的接触电阻的不均大幅地减低。其原因在于，Cu氧化膜8未介于漏极电极7D与透明导电层19之间，另外，漏极电极7D的接触面的表面凹凸被减低。
此外，实施例以及比较例中，接触电阻的最小值Rmin差不多。由此情形，认为有如下的可能性：于比较例的半导体装置中，一部分的接触部通过抗蚀掩膜的剥离液，接触孔CH1内的Cu氧化膜8的一部分(表面部分)经由剥离液而被去除，结果Cu氧化膜8被薄膜化至可以无视接触电阻的程度。然而，抗蚀掩膜的剥离液中，难以涵盖基板1整体而将接触孔CH1内的Cu氧化膜8均匀且充分地薄膜化。因此，例如亦存在具有平均值Rave的五倍以上的接触电阻的接触部。相对于此，实施例的半导体装置能够涵盖基板1整体而去除接触孔CH1内的Cu氧化膜8。能够将接触电阻的不均例如抑制为25％左右或其以内。
＜对准标记(alignment mark)＞
半导体装置100A、100B的制造进程中，为了掩膜的位置对准，可于基板上设置对准标记。对准标记例如使用与源极·漏极电极7相同的导电膜(源极配线层)而形成。对准标记的读取例如经由照射光时的反射率进行。
图14为表示本实施方式所使用的对准标记部70的一例的截面图。
对准标记部70例如具有标记层7m，该标记层7m是使用与源极·漏极电极7相同的导电膜而形成。标记层7m具有将Cu作为主成分的主层7a。于主层7a的基板1侧可具有下层。标记层7m上延伸有层间绝缘层11。层间绝缘层11于标记层7m的上面的至少一部分上具有开口部H。此例中，开口部H以露出标记层7m的上面整面的方式配置。层间绝缘层11隔着Cu氧化膜8而与标记层7m的侧面相接。从标记层7m中经由开口部H而露出的部分，即基板1的法线方向观看时，标记层7m的上面中与开口部H重叠的部分未形成Cu氧化膜8，而主层7a露出。
对准标记部70能够参照图3～图11而以与前述方法共通的进程形成。具体而言，通过源极配线用金属膜的图案化而形成标记层7m后，通过对氧化物半导体层5的氧化处理工序，标记层7m的上面及侧面被氧化，形成Cu氧化膜8。接着，于形成层间绝缘层11后，通过层间绝缘层11的图案化工序，于掩膜7m上形成开口部H。之后，通过螯合物洗净，于去除接触孔CH1内的Cu氧化膜8时，也去除开口部H内的Cu氧化膜8。此外，开口部H能够以露出标记层7m整体的方式配置。于此情形，通过螯合物洗净，能够将标记层7m的上面及侧面上的Cu氧化膜8完全去除。
于一面参照图10(c)，一面如前述般通过螯合物洗净去除Cu氧化膜8的情形，从基板1的法线方向观看时，也有如下情形：Cu氧化膜8的端部位于比规定开口部H的层间绝缘层11的端部更外侧的位置。
先前的半导体装置中，于利用Cu配线层形成对准标记的情形时，若于对准标记的上面形成有Cu氧化膜，则可能经由Cu的氧化、变色而产生照射的光的漫射或吸收，发生对准标记的读取不良情形。相对于此，本实施方式中，由于去除标记层7m的上面的Cu氧化膜8，因此可抑制起因于Cu氧化膜8的读取不良。另外，由于可以减低标记层7m的表面凹凸，能够获得具有更高识别性的对准标记70。
本实施方式中，于基板1上至少形成一个上述的对准标记部70。对准标记部70可直接于制品完成后的半导体装置100A、100B的基板1上形成，也可于制品完成前分离、去除。
＜端子部＞
半导体装置100A、100B中，含有源极·漏极电极7的配线层(称为源极配线层)可具有上述层压结构。源极配线层的表面(上面以及侧面)能够以Cu氧化膜8覆盖。源极配线层中，与其他导电层形成接触的部分(例如端子部等)优选与上述漏极电极7D－透明导电层19之间的接触部同样地，去除Cu氧化膜8。由此，可抑制接触电阻的上升。
半导体装置100A、100B可具备端子部等，该端子部等具有与源极连接层及上部导电层电连接的构成，该源极连接层由与源极配线S相同的膜形成，该上部导电层由与透明导电层19相同的膜形成。于此情形，优选源极连接层与透明导电层的接触面的Cu氧化膜8被选择性地去除。通过上述螯合物洗净工序，接触面的Cu氧化膜8可与漏极电极7D上的Cu氧化膜8同时被去除。
例如，半导体100A、100B可具备如下的源极端子部：将与源极配线S一体地形成的源极连接层以及由与透明导电层19相同的膜形成的上部导电层，于设置在层间绝缘层11的接触孔内连接。源极端子部中，优选形成于源极连接层上面的Cu氧化膜8在层间绝缘层11的接触孔内被去除，源极连接层与上部导电层于层间绝缘层11的接触孔内直接相接。
另外，可具备栅极端子部，该栅极端子部将与栅极配线G一体地形成的栅极连接层及由与透明导电层19相同的膜形成的上部导电层连接。在设置于层间绝缘层11的接触孔内，栅极连接层与上部导电部可以隔着由与源极配线S相同的膜形成的源极连接层而连接。
以下，以栅极端子部为例，说明端子部的结构。图15(a)及(b)各自为例示栅极端子部的截面图以及俯视图。对与图1相同的构成要件附加相同的参照符号。图15(a)表示沿着图15(b)的II－II’线的截面。
栅极端子部80具有形成于基板1上的栅极连接层3t、于栅极连接层3t上延伸的栅极绝缘层4、源极连接层7t、于源极连接层7t上延伸的层间绝缘层11与上部导电层19t。源极连接层7t是由与源极配线S相同的导电膜形成，与源极配线S电性分离。源极连接部7t以于设置在栅极绝缘层4的开口部内与栅极连接层3t相接的方式配置。上部导电层19t以于设置在层间绝缘层11的接触孔CH2内与源极连接层7t相接的方式配置。源极连接层7t含有Cu层，源极连接层7t的上面的一部分以Cu氧化膜8覆盖。此例中，源极连接层7t的侧面也配置有Cu氧化膜8。于形成在层间绝缘层11的接触孔CH2内，Cu氧化膜8被去除，上部导电层19t与源极连接层7t的上面(Cu面)直接相接。也就是说，Cu氧化膜8介于源极连接层7t与层间绝缘层11之间，且未介于源极连接层7t与上部导电层19t之间。由此，能够将栅极连接层3t与上部导电层19t的接触电阻抑制为小。
栅极端子部80可以如下方式制造。首先，形成含有栅极连接层3t、栅极绝缘层4、氧化物半导体层(未图示)及源极连接层7t的源极配线层。源极连接层7t以于栅极绝缘层4的开口部内与栅极连接层3t相接的方式配置。接着，进行氧化物半导体层的氧化处理。此时，源极连接层7t的表面(Cu表面)被氧化，形成Cu氧化膜8。接着，形成覆盖源极配线层的层间绝缘层11，于层间绝缘层11设置露出Cu氧化膜8的接触孔CH2。接着，通过螯合物洗净等，去除Cu氧化膜8中经由接触孔CH2而露出的部分。之后，于接触孔CH2内，以与源极连接层7t相接的方式设置上部导电层19t。
端子部的结构并未限定于图示的例子。源极端子部、栅极端子部的任一者中，若层间绝缘层11皆隔着Cu氧化膜8而与源极连接层7t相接，而且上部导电层19t于接触孔CH2内未隔着Cu氧化膜8而与源极连接层7t直接相接，则能够获得上述效果。
半导体装置100A、100B除了端子部之外，也可具备源极栅极连接层，该源极栅极连接层隔着由与透明导电层19相同的膜形成的导电层而将源极配线S与栅极配线G连接。源极栅极连接层也可与上述相同，于设置在层间绝缘层11的接触孔内，源极配线S上的Cu氧化膜8被去除，源极配线S与导电层直接相接。
(第二实施方式)
以下，说明利用本发明而成的半导体装置的第二实施方式。本实施方式的半导体装置以于源极及漏极电极的表面形成有Cu合金氧化膜此点而言，与第一实施方式不同。
图16(a)及(b)各自为本实施方式的半导体装置200A的示意截面图及俯视图。图16(a)表示沿着图16(b)的III－III’线的截面。图16中，对与图1相同的构成要件附加相同的参照符号，省略说明。
半导体装置200A具备氧化物半导体TFT201、电连接于氧化物半导体TFT201的透明导电层19。
氧化物半导体TFT201具备被基板1支撑的栅极电极3、覆盖栅极电极3的栅极绝缘层4、以隔着栅极绝缘层4而与栅极电极3重叠的方式配置的氧化物半导体层5、源极电极7S及漏极电极7D(源极·漏极电极7)与配置于源极·漏极电极7的上面的Cu合金氧化膜10。
本实施方式的源极·漏极电极7具有含有Cu作为主成分的主层7a与设置于主层7a上的上层7U。上层7U含有Cu合金。源极·漏极电极7也可具有配置于主层7a的基板1侧的下层7L。下层7L能够以与氧化物半导体层5相接的方式配置。下层7L例如可含有钛(Ti)或钼(Mo)。
Cu合金氧化膜10含有Cu与Cu以外的金属元素。典型而言，含有CuO、Cu2O与上述金属元素的氧化物。Cu合金氧化膜10可与源极·漏极电极7的上面(此处为上层7U的上面)相接而形成。Cu合金氧化膜10可为通过氧化源极·漏极电极7的上面(Cu合金表面)而形成的氧化膜。或是例如可为通过溅镀法等而成膜的膜。
层间绝缘层11以与氧化物半导体层5的通道区域5c相接的方式配置。此例中，层间绝缘层11以隔着Cu合金氧化膜10而覆盖源极电极7S及漏极电极7D的方式配置。于层间绝缘层11形成有到达漏极电极7D的表面(此处为上层7U的表面)的接触孔CH1。于接触孔CH1的底面未配置Cu合金氧化膜10，漏极电极7D的表面露出。
透明导电层19被设置于层间绝缘层11上以及接触孔CH1内。透明导电层19于接触孔CH1内未隔着Cu合金氧化膜10而与漏极电极7D(此处为上层7U)直接相接。透明导电层19例如为像素电极。
本实施方式的源极·漏极电极7只要具有含有主层7a及上层7U的层压结构即可，也可进一步含有其他导电层。或者，如后述般，本实施方式的源极·漏极电极7可不含有Cu合金层。
源极·漏极电极7的主层7a及下层7L可与前面一面参照图1及图2一面叙述的主层7a及下层7L相同。
源极·漏极电极7的上层7U只要为含有Cu合金作为主成分的层(Cu合金层)即可，也可含有杂质。与Cu形成合金的金属元素(称为「添加金属元素」)的种类及量并未特别限定
作为Cu合金的添加金属元素，优选含有具有比Cu更容易氧化的性质的金属元素。例如，作为添加金属元素，可含有选自由Mg、Al、Ca、Ti、Mo以及Mn组成的群中的至少一种金属元素。由此，能够更有效地抑制Cu的氧化。相对于Cu合金的添加金属元素的比例(含有两种以上添加金属元素的情形时，各添加金属元素的比例)各自可为超过0at％且10at％以下。优选为1at％以上且10at％以下。若为1at％以上，则可充分地抑制Cu的氧化，若为10at％以下，则可更有效地抑制Cu的氧化。另外，于添加两种以上金属元素的情形时，这些的合计比例例如可为0at％以上且20at％以下。由此，能够而更确实地抑制Cu的氧化。作为Cu合金，例如可使用CuMgAl(Mg：0～10at％，Al：0～10at％)、CuCa(Ca：0～10at％)等。
本实施方式的Cu合金氧化膜10例如为对氧化物半导体层5的通道区域5c进行氧化处理时，经由源极·漏极电极7的上面(此处是作为上层7U的Cu合金层的表面)被氧化而形成的氧化膜。于此情形，Cu合金氧化膜10含有CuO与上层7U的Cu合金所含有的添加金属元素的氧化物。例如于使用CuMgAl层作为上层7U的情形时，Cu合金氧化膜10可含有CuO、MgO以及Al2O3。这些金属氧化物例如混合存在于Cu合金氧化膜10中。Cu合金氧化膜10的组成及厚度例如可通过俄歇分析(Auger analysis)调查。
此外，通过上述氧化处理，源极·漏极电极7的侧面也被氧化，于下层7L的侧面可形成Ti氧化膜9，于主层7a的侧面可形成Cu氧化膜8，以及于上层7U的侧面可形成Cu合金氧化膜10。
Cu合金氧化膜10的厚度(平均值)会根据源极·漏极电极7表面的组成、氧化处理方法及条件等而改变，因此未特别限定，例如为10nm以上且100nm以下，优选为10nm以上且50nm以下。作为一例，若通过N2O等离子体处理(例如N2O气体流量：3000sccm，压力：100Pa，等离子体功率密度：1.0W/cm2，处理时间：200～300sec，基板温度：200℃)氧化Cu层，则Cu合金氧化膜10(Cu氧化膜)的厚度例如为10nm以上且50nm以下，更优选为10nm以上且40nm以下。此外，氧化Cu合金表面而得的Cu合金氧化膜10的厚度小于以相同条件氧化Cu表面的情形时所形成的Cu氧化膜的厚度。
于接触孔CH1内，Cu合金氧化膜10自漏极电极7D的表面被去除。与前述的实施方式的Cu氧化膜的去除同样地，例如通过进行螯合物洗净，能够选择性地去除Cu合金氧化膜10中位于接触孔CH1的底面的部分。
Cu合金氧化膜10的形成方法并无特别限定。Cu合金氧化膜10例如可为于含氧的大气环境中(例如氩/氧大气环境中)将Cu合金用作靶而形成的溅镀膜。以此方法获得的Cu合金氧化膜10与源极·漏极电极7的材料无关，而含有Cu合金靶所含的金属的氧化物。即便于此情形，也能够通过于形成接触孔CH1后进行螯合物洗净，选择性地去除Cu合金氧化膜10中位于接触孔CH1的底面的部分。
半导体装置200A与上述实施方式同样地，例如可应用于显示装置的有源矩阵基板。例如，半导体200A可应用于VA模式等垂直场效应驱动方式的显示装置。有源矩阵基板的源极配线S可与氧化物半导体TFT201的源极电极7S一体地形成。也就是说，源极配线S含有将Cu作为主成分的主层7a与含有Cu合金的上层7U，于源极配线S的上面及侧面，也可与源极·漏极电极7相同地，形成有Cu合金氧化膜10。
本实施方式的半导体装置于透明导电层(像素电极)19上或是于层间绝缘层11与透明导电层19之间，可进一步具有作为共通电极而发挥功能的其他电极层。由此，可获得具有两层透明电极层的半导体装置。此种半导体装置例如可应用于FFS模式的显示装置。
图17(a)及(b)各自为本实施方式的其他半导体装置(有源矩阵基板)200B的示意截面图及俯视图。图17(b)表示显示区域中的一个像素。图17(a)为沿着图17(b)所示的俯视图的III－III’线的截面图。图17中，对与半导体装置100B(图2)及半导体装置200A(图16)相同的构成要件附加相同的参照符号，省略说明。
半导体装置200B以在层间绝缘层11与透明导电层(像素电极)19之间与像素电极19对向的方式配置有共通电极15。于共通电极15与像素电极19之间形成有第三绝缘层17。另外，层间绝缘层11具有与氧化物半导体层5相接的第一绝缘层12与形成在第一绝缘层12上的第二绝缘层13。共通电极15、第一绝缘层12、第二绝缘层13以及第三绝缘层17的材料及结构可与图2所示的半导体装置100B相同。
共通电极15于每个像素具有开口部15E，于此开口部15E内可形成有像素电极19与氧化物半导体TFT201的漏极电极7D的接触部。此例中，于接触孔CH1内，像素电极19与漏极电极7D的上层7U未隔着Cu合金氧化膜10而直接相接。或者也可通过由与共通电极15相同的导电膜(透明导电膜)形成的透明连接层，将像素电极19与漏极电极7D连接。于此情形，在接触孔CH1内，透明连接层与漏极电极7D的上层7U直接相接。
虽未图示，但可于像素电极19上，隔着第三绝缘层17而配置有共通电极15。
与上述的实施方式同样地，从基板1的法线方向观看时，像素电极19的至少一部分可以隔着第三绝缘层17而与共通电极15重叠。由此，于像素电极19与共通电极15重叠的部分，形成将第三绝缘层17设为介电质层的电容。另外，可设置与像素电极19对向而作为辅助电容电极发挥功能的透明导电层，取代共通电极15而于像素内形成透明的辅助电容。此种半导体装置也可应用于FFS模式以外的工作模式的显示装置。
根据本实施方式，如以下所说明，可获得与半导体装置100A、100B(图1、图2)相同的效果。
半导体200A、200B中，漏极电极7D的上面的一部分以Cu合金氧化膜10覆盖。层间绝缘层11隔着Cu合金氧化膜10而覆盖漏极电极7D。另一方面，透明导电层19于接触孔CH1内未隔着Cu合金氧化膜10而与漏极电极7D(此处为上层7U)直接相接。通过此种构成，可以将透明导电层19与漏极电极7D之间的接触电阻抑制为小。因此，例如通过对氧化物半导体层5的氧化处理，能够一面确保TFT特性，一面抑制经由上述氧化处理而产生在电极表面的Cu合金氧化膜10所引起的接触电阻的上升。
另外，本实施方式也通过进行螯合物洗净，一面参照图12及13一面获得与上述效果相同的效果。通过氧化处理而形成的Cu合金氧化膜10容易产生厚度不均。因此，漏极电极7D与Cu合金氧化膜10的界面可产生凹凸。于此种情形，也能够通过螯合物洗净，于接触孔CH1内不仅去除Cu合金氧化膜10，也去除漏极电极7D(此处为上层7U)的表面部分，将漏极电极7D的表面平坦化。结果，漏极电极7D与透明导电层19的界面和漏极电极7D(上层7U)与层间绝缘层11的界面(即隔着Cu合金氧化膜10的漏极电极7D与层间绝缘层11的界面)相比，变得更平坦。由此，可更显着地减低漏极电极7D与透明导电层19的接触电阻。另外，由于可减低基板1内的接触电阻的不均，因此能够提高可靠性。能够进一步更有效地提高像素电极19对漏极电极7D的密合性。
此外，漏极电极7D的表面中，若位于接触孔CH1的底面的部分通过螯合物洗净而平坦化，则有位于比以Cu合金氧化膜10覆盖的其他部分更下方的情形。另外，于以螯合物洗净去除Cu合金氧化膜10的情形，有Cu合金氧化膜10的蚀刻也于横方向进展的情形(旁侧蚀刻)。于此情形，从基板1的法线方向观看时，Cu合金氧化膜10的端部位于比接触孔CH1的轮廓(层间绝缘层11的端部)更外侧。
进一步，半导体装置200A、200B与于源极·漏极电极7的上面具备Cu氧化膜8的实施方式(半导体装置100A、100B)相比，具有以下优点。
半导体装置200A、200B中，于主层7a上形成有含Cu合金的上层7U。因此，与前述的实施方式相比，氧化处理时的Cu的氧化不易进展。其原因为，于氧化处理时，不仅Cu，被添加至Cu的金属元素也被氧化。于含有比Cu更容易氧化的金属元素的情形时，能够更有效地抑制Cu氧化。结果，能够有效地抑制起因于Cu氧化的电极的腐蚀。另外，对于层间绝缘层性能够确保高密合性。进一步，于以相同条件进行氧化处理的情形时，Cu合金表面被氧化而获得的Cu合金氧化膜10的厚度小于Cu表面被氧化而获得的Cu氧化膜的厚度。因此，可通过氧化处理缩小产生于源极电极7D的表面的凹凸。另外，能够更容易地去除Cu合金氧化膜10，可减低Cu合金氧化膜10的旁侧蚀刻量。
进一步，先前的半导体装置中，于利用Cu配线层形成对准标记的情形时，有对准标记的上面(Cu表面)氧化、变色，发生对准标记的读取不良情形的情况。相对于此，根据本实施方式，由于在对准标记的上面形成Cu合金氧化膜10，故不会发生如上所述的变色。因此，能够形成具有高识别性的对准标记。
如此，本实施方式中，能够一面抑制Cu的氧化、变色，一面抑制漏极电极7D与透明导电层19的接触电阻上升引起的装置特性降低(导通电阻的增加)。
＜制造方法＞
接着，以本实施方式的半导体装置的制造方法、半导体装置200B的制造方法为例进行说明。此外，关于半导体装置200B的各层的材料、厚度以及形成方法，于与半导体装置100A、100B的各层的材料、厚度及形成方法相同的情形时省略说明。
图18～图24是用于说明半导体装置200B的制造方法的一例的图，这些图的(a)是沿着III－III’线的截面图，(b)表示俯视图。
首先，如图18(a)及(b)所示，于基板1上依序形成含有栅极电极3的栅极配线(未图示)、栅极绝缘层4以及氧化物半导体层5。从基板1的法线方向观看时，氧化物半导体层5的一部分(通道区域5c)以隔着栅极绝缘层4而与栅极电极3重叠的方式配置。如图所示，氧化物半导体层5能够以其整体与栅极电极(栅极配线)3重叠的方式配置。
接着，于栅极绝缘层4及氧化物半导体层5上形成源极配线用金属膜(未图示)。此处，作为源极配线用金属膜，形成从基板1侧依序含有含Ti或Mo的膜(例如Ti膜)、Cu膜及Cu合金膜(例如CuMgAl膜)的层压膜。源极配线用金属膜例如可通过溅镀法形成。Cu合金膜的形成也可使用由Cu合金组成的靶。
成为上层7U的Cu合金膜的成膜时的厚度优选为10nm以上且100nm以下。若为10nm以上，于后面的工序能够形成可充分地抑制Cu氧化的Cu合金氧化膜。此外，制品完成时的上层7U的厚度比成膜时的厚度小了Cu合金氧化膜10的形成所使用的量。
成为下层7L及主层7a的膜的材料及厚度可与上述的实施方式相同。
接着，如图19(a)及(b)所示，通过将源极配线用金属膜图案化而获得源极电极7S、漏极电极7D以及源极配线S。源极电极7S是以与氧化物半导体层5的源极接触区域相接的方式配置，漏极电极7D是以与氧化物半导体层5的漏极接触区域相接的方式配置。氧化物半导体层5中位于源极电极7S与漏极电极7D之间的部分成为通道区域。
此例中，源极电极以及漏极电极7具有层压结构，该层压结构含有与氧化物半导体层5相接的下层(Ti层)7L、主层(纯Cu层)7a以及上层(Cu合金层)7U。源极电极7S以及漏极电极7D的上面是通过上层7U构成。
接着，如图20(a)及(b)所示，对氧化物半导体层5的通道区域进行氧化处理。由此，源极·漏极电极7的上层7U表面也被氧化，形成Cu合金氧化膜(厚度：例如10nm)10。于上层7U为CuMgAl层的情形，Cu合金氧化膜10可含有CuO、Cu2O、MgO以及Al2O3。于上层7U为CuCa层的情形，Cu合金氧化膜10可含有CuO、Cu2O及CaO。
此处，作为氧化处理，例如可于N2O气体流量：3000sccm，压力：100Pa，等离子体功率密度：1.0W/cm2，处理时间：200～300sec，基板温度：200℃进行N2O等离子体处理。由此，形成厚度例如为10nm的Cu合金氧化膜10。此外，氧化处理的方法及条件并无特别限定。也可进行前述的实施方式所例示的其他氧化处理。
通过氧化处理，源极·漏极电极7的露出的侧面也被氧化。结果，于下层7L的侧面可形成Ti氧化膜9，于主层7a的侧面可形成Cu氧化膜8，于上层7U的侧面可形成Cu合金氧化膜10。此例中，Cu氧化膜8的厚度大于Cu合金氧化膜10的厚度，例如为20nm。Ti氧化膜9的厚度小于Cu合金氧化膜10的厚度。
此外，Cu合金氧化膜10的形成方法并无特别限定。Cu合金氧化膜10例如可为形成于含氧的大气环境中的溅镀膜。
接着，如图21(a)及(b)所示，以覆盖氧化物半导体TFT201的方式形成层间绝缘层11。层间绝缘层11例如含有与氧化物半导体层5的通道区域相接的第一绝缘层12与配置在第一绝缘层12上的第二绝缘层13。层间绝缘层11的材料、厚度以及形成方法可与半导体装置100B相同。于第二绝缘层13，在位于漏极电极7D的上方的部分，形成露出第一绝缘层12的开口部13E。
接着，如图22(a)及(b)所示，于第二绝缘层13上形成共通电极15以及第三绝缘层17。共通电极15具有开口部15E。开口部15E以至少一部分与开口部13E重叠的方式配置。共通电极15以及第三绝缘层17的材料、厚度以及形成方法可与半导体装置100B相同。
接着，如图23(a)及(b)所示，于第三绝缘层17及第一绝缘层12形成露出Cu合金氧化膜10的开口部17E。从基板1的法线方向观看时，开口部17E以位于开口部15E的内部且至少一部分与开口部13E重叠的方式配置。此例中，第三绝缘层17以覆盖共通电极15的上面及侧面与开口部13E的侧面的一部分的方式配置。如此，由第二绝缘层13的开口部13E、共通电极15的开口部15E以及第三绝缘层17的开口部17E构成接触孔CH1。于接触孔CH1的底面露出Cu合金氧化膜10。
第三绝缘层17以及第一绝缘层12的蚀刻方法以及条件并无特别限定。第一以及第三绝缘层12、17与漏极电极7D的蚀刻选择比相当大，而且能够以Cu合金氧化膜10至少残留一部分于接触孔CH1的底面的方法以及条件进行。此处，使用抗蚀掩膜，同时蚀刻第三绝缘层17以及第一绝缘层12。
此外，与上述实施方式同样地，于剥离抗蚀掩膜时，根据剥离液的种类，有接触孔CH1内的Cu合属氧化膜10的一部分被去除的情形。然而，难以将露出于接触孔CH1的底面的Cu合金氧化膜10全部去除。另外，于源极·漏极电极7的表面经由氧化处理而产生有凹凸，但此表面凹凸不会经由抗蚀剂的剥离液而减低。
接着，如图24(a)及(b)所示，去除Cu合金氧化膜10中位于接触孔CH1内的部分。此处，通过使用了螯合物洗净液的洗净处理进行Cu合金氧化膜10的去除。用于螯合物洗净的洗净液及条件可与上述实施方式相同。由此，通过接触孔CH1露出漏极电极7D的表面(即上层7U的表面)。Cu合金氧化膜10中，位于层间绝缘层11与源极·漏极电极7以及源极配线S的界面的部分未被去除而残留。
此外，一面参照图10(c)，如前述般，本实施方式也有通过螯合物洗净，Cu合金氧化膜10于横方向(平行于基板1的方向)被蚀刻(旁侧蚀刻)的情形。于此情形，从基板1的法线方向观看时，于接触孔CH1中，Cu合金氧化膜10的端部位于比层间绝缘层11的端部(开口部的端部)更外侧的位置。另外，一面参照图12，如前述般，本实施方式也有通过螯合物洗净，不仅去除Cu合金氧化膜10，也去除了主层7a的表面部分(Cu)的一部分的情形。由此，经由氧化处理而产生于上层7U的表面的凹凸被减低，接触面被平坦化。
之后，于接触孔CH1内以及第三绝缘层17上，例如通过溅镀法形成透明导电膜(未图示)，通过将其进行图案化而形成透明导电层19。透明导电层19于接触孔CH1内与漏极电极7D的上层7U直接相接。如此，制造半导体装置200B(参照图17(a)及(b))。
上述方法中，虽形成了将像素电极设为上层的两层电极结构，但也可将作为像素电极而发挥功能的透明导电层19设为下层，于其上隔着第三绝缘层17而形成共通电极15。于此情形，如上述实施方式所说明般，于形成层间绝缘层11后，将第二绝缘层13作为掩膜而蚀刻(湿式蚀刻)第一绝缘层12，由此形成接触孔CH1。之后，通过螯合物洗净去除位于接触孔CH1的底面的Cu合金氧化膜10，使Cu合金表面露出。
另外，于制造图16所示的半导体装置200A时，可于形成层间绝缘层11后，在层间绝缘层11中位于漏极电极7D上的部分形成接触孔CH1，于接触孔CH1的底面使Cu合金氧化膜10露出。于形成无机绝缘层作为层间绝缘层11的情形时，可于无机绝缘层上设置抗蚀掩膜，使用抗蚀掩膜而于层间绝缘层11形成接触孔CH1。于形成第一及第二绝缘层12、13作为层间绝缘层11的情形时，也可将第二绝缘层13作为掩膜而蚀刻第一绝缘层12，由此形成接触孔CH1。于形成接触孔CH1后，可进行螯合物洗净而使Cu合金表面露出。
此外，于将第二绝缘层13作为掩膜而进行第一绝缘层12的蚀刻的情形时，由于不剥离抗蚀掩膜，因此位于接触孔CH1的底面的Cu合金氧化膜10未经由抗蚀剂剥离液而被薄膜化。于此种情形时，若进行螯合物洗净而去除Cu合金氧化膜10，则能够更有效地减低接触电阻。
＜变形例＞
以下，一面参照图示，一面说明本实施方式的其他半导体装置。
图25(a)及(b)各自为本实施方式的半导体装置200C的示意截面图及俯视图。图25(a)表示沿着图25(b)的IV－IV’线的截面。图25中，对与图16相同的构成要件附加相同的参照符号，省略说明。
半导体装置200C以于构成氧化物半导体TFT201的源极·漏极电极7中，在主层7a上未设置有Cu合金层此点而言，与图16所示的半导体装置200A不同。
半导体装置200C中，Cu合金氧化膜10被配置于主层7a上。Cu合金氧化膜10例如可与主层7a的上面相接而形成。Cu合金氧化膜10例如可为溅镀膜。于主层7a及下层7L的侧面各自配置有Cu氧化膜8以及金属氧化膜9。另外，于接触孔CH1内，Cu合金氧化膜10被去除，透明导电层19与漏极电极7D的主层7a直接相接。其他构成与上述的实施方式相同。
半导体装置200C例如可以如下方式制造。首先，以与半导体装置200A、200B相同的方法，形成栅极电极3、栅极绝缘层4及氧化物半导体层5。接着，例如以溅镀法形成源极配线用金属膜。此处，依序形成成为下层的金属膜(例如Ti膜)、成为主层的Cu膜。之后，于源极配线用金属膜上形成Cu合金氧化膜10。Cu合金氧化膜10例如于含氧的大气环境(例如Ar/O2大气环境)中，通过使用了Cu合金靶的溅镀而形成。之后，使用相同的掩膜，进行源极配线用金属膜以及Cu合金氧化膜10的图案化获得源极·漏极电极7以及源极配线S。这些电极、配线的上面以Cu合金氧化膜10覆盖。
之后，对氧化物半导体层5进行氧化处理。由此，Cu合金氧化膜10的表面部分进一步被氧化，形成氧比例高于Cu合金氧化膜10的主层7a侧的区域的Cu合金氧化区域(未图示)。另外，由于源极·漏极电极7以及源极配线S的侧面未以Cu合金氧化膜10覆盖，故被进行氧化处理。结果，于源极·漏极电极7以及源极配线S的主层7a的侧面形成Cu氧化膜8，于下层7L的侧面形成Ti氧化膜9。
接着，形成层间绝缘层11，于层间绝缘层11形成接触孔CH1，使Cu合金氧化膜10露出。之后，与上述方法同样地，通过螯合物洗净，去除Cu合金氧化膜10中位于接触孔CH1的底面的部分，露出漏极电极7D的表面(此处为主层7a的表面)。接着，于层间绝缘层11上及接触孔CH1内，以与漏极电极7D相接的方式设置透明导电层19。如此，制造半导体装置200C。
半导体装置200C也可获得与上述相同的效果。也就是说，Cu合金氧化膜10被配置于源极·漏极电极7与层间绝缘层11之间，且未被配置于主层7a与透明导电层19的接触面之间。因此，一面抑制主层(Cu层)7a的氧化、变色，一面抑制由漏极电极7D与透明导电层19的接触电阻上升引起的装置特性降低。
另外，由于源极配线层的上面以Cu合金氧化膜10覆盖，Cu的氧化被抑制，因此可减低因Cu的氧化、变色造成的电极的腐蚀、对准标记的读取不良情形等。
＜对准标记＞
半导体装置200A～200C的制造进程中，为了掩膜的位置对准，可于基板1上设置对准标记。对准标记例如使用与源极·漏极电极7相同的导电膜(源极配线层)而形成。对准标记的读取例如经由照射光时的反射率进行。
图26为表示本实施方式所使用的对准标记部71的一例的截面图。
对准标记部71例如具有标记层7m，该标记层7m是使用与源极·漏极电极7相同的导电膜而形成。标记层7m具有将Cu作为主成分的主层7a与含有Cu合金的上层7U。于主层7a的基板1侧可具有下层。标记层7m上延伸有层间绝缘层11。半导体装置200A、200B中，标记层7m的上面及侧面以Cu合金氧化膜10覆盖。半导体装置200C中，仅标记层7m的上面被Cu合金氧化膜10覆盖。
如上述，使用了Cu配线的先前的半导体装置中，通过对氧化物半导体层的氧化处理，于对准标记的上面形成Cu氧化膜。因此，可能经由Cu的氧化、变色而产生照射的光的漫射或吸收，发生对准标记的读取不良情形。相对于此，本实施方式中，由于标记层7m的上面以Cu合金氧化膜10覆盖，因此可抑制Cu的氧化、变色引起的读取不良情形。如上述的实施方式(图14)般，由于不需在层间绝缘层11设置开口部而去除标记层7m上的氧化膜，故有利。因此，不使制造进程变得复杂，而能够获得具有高识别性的对准标记71。
＜端子部＞
关于半导体装置200A～200C，含有源极·漏极电极7的配线层(称为源极配线层)也可具有上述层压结构。源极配线层的表面(上面以及侧面)能够以Cu合金氧化膜10覆盖。源极配线层中，与其他导电层形成接触的接触部(也称为「追加的接触部」)优选与上述漏极电极7D－透明导电层19之间的接触部同样地，去除Cu合金氧化膜10。由此，可抑制接触电阻的上升。追加的接触部例如可为源极端子部、栅极端子部或源极－栅极连接层。这些结构与上述实施方式相同。
以下，以栅极端子部为例，说明端子部的结构。图27(a)及(b)各自为例示栅极端子部的截面图以及俯视图。对与图1相同的构成要件附加相同的参照符号。图27(a)表示沿着图27(b)的V－V’线的截面。
栅极端子部81具有形成于基板1上的栅极连接层3t、于栅极连接层3t上延伸的栅极绝缘层4、源极连接层7t、于源极连接层7t上延伸的层间绝缘层11与形成于形成在层间绝缘层11的接触孔CH2内的上部导电层19t。源极连接层7t是由与源极配线S相同的导电膜形成，与源极配线S电性分离。源极连接层7t含有Cu层与配置在Cu层的上方的Cu合金层。于源极连接层7t的上面配置有Cu合金氧化膜10。于源极连接层7t中Cu合金层的侧面配置Cu合金氧化膜10，于Cu层的侧面配置有Cu氧化膜8。
于形成在层间绝缘层11的接触孔CH2内，Cu合金氧化膜10被去除，上部导电层19t与源极连接层7t的上面(Cu合金面)直接相接。也就是说，Cu合金氧化膜10介于源极连接层7t与层间绝缘层11之间，且未介于源极连接层7t与上部导电层19t之间。由此，能够将栅极连接层3t与上部导电层19t的接触电阻抑制为小。
栅极端子部81可以如下方式制造。首先，形成含有栅极配线G、栅极绝缘层4、氧化物半导体层(未图示)及源极连接层7t的源极配线层。源极连接层7t以于栅极绝缘层4的开口部内与栅极配线G相接的方式配置。接着，进行氧化物半导体层的氧化处理。此时，源极连接层7t的表面被氧化，形成Cu合金氧化膜10及Cu氧化膜8。接着，形成覆盖源极配线层的层间绝缘层11，于层间绝缘层11设置露出Cu合金氧化膜10的接触孔CH2。接着，通过螯合物洗净等，去除Cu合金氧化膜10中经由接触孔CH2而露出的部分。之后，于接触孔CH2内，以与源极连接层7t相接的方式设置上部导电层19t。
(第三实施方式)
以下，一面参照附图，一面说明利用本实施方式而成的半导体装置的第三实施方式。
本实施方式以于源极·漏极电极7中，在主层7a上未形成上层7U而形成有Cu合金氧化膜10此点而言，与图1所示的半导体装置100A不同。
图28为例示本实施方式的半导体装置300的截面图。
半导体装置300的氧化物半导体TFT301具有Cu合金层7b作为源极·漏极电极7的主层。于源极·漏极电极7与层间绝缘层11之间形成有Cu合金氧化膜10。于设置在层间绝缘层11的接触孔CH1内，Cu合金氧化膜10被去除，透明导电层19与Cu合金层7b直接相接。其他构成与半导体装置100A相同。
Cu合金层7b只要含有Cu合金即可，也可含有杂质。作为Cu合金的添加金属元素，优选含有具有比Cu更容易氧化的性质的金属元素。例如，作为添加金属元素，可含有选自由Mg、Al、Ca、Ti、Mo以及Mn组成的群中的至少一种金属元素。由此，能够更有效地抑制Cu的氧化。相对于Cu合金的添加金属元素的比例(含有两种以上添加金属元素的情形时，各添加金属元素的比例)可与上述第二实施方式中上层7U的添加金属元素的比例相同。
Cu合金氧化膜10可为对氧化物半导体层5的氧化处理中，Cu合金层7b的表面被氧化而形成的氧化膜。Cu合金氧化膜10也可配置于Cu合金层7b的上面及侧面。
半导体装置300也可获得与第一及第二实施方式相同的效果。Cu合金氧化膜10被配置于源极·漏极电极7与层间绝缘层11之间，且未被配置于Cu合金层7b与透明导电层19之间。因此，可抑制漏极电极7D与透明导电层19的接触电阻上升引起的装置特性降低。另外，通过进行螯合物洗净，可减低接触面的凹凸，因此可抑制接触电阻的不均。
半导体装置300例如能够以与半导体装置100A相同的方法制造。其中，使用Cu合金膜作为源极配线用金属膜。另外，于氧化物半导体层5的氧化处理时，Cu合金膜的表面被氧化，形成Cu合金氧化膜10。
源极·漏极电极7可于Cu合金层7b的基板1侧进一步具有含有Ti或Mo的下层。另外，Cu合金层7b可具有层压结构，该层压结构含有组成相异的两层以上的Cu合金层。例如，从基板侧可具有第一合金层与电阻高于第一合金层的第二合金层。于此情形，低电阻的第一合金层作为主层而发挥功能，第二合金层的表面被氧化而形成Cu合金氧化膜10。
本发明的实施方式未限定于上述第一至第三实施方式。源极·漏极电极7也可具有含有Cu的层。含有Cu的层可为Cu层或Cu合金层，也可为Cu的含有率低于这些层的层。另外，源极·漏极电极7与层间绝缘层11之间只要形成有含有Cu的金属氧化膜(称为「含铜金属氧化膜」)即可。含铜金属氧化膜例如含有CuO。含铜金属氧化膜可为Cu氧化膜，也可为Cu合金氧化膜。或者也可为含有Cu的其他氧化膜。层间绝缘层11以与氧化物半导体层5的至少通道区域相接，且隔着含铜金属氧化膜而覆盖漏极电极7D的方式配置。另外，透明导电层19以于接触孔CH1内未隔着含铜金属氧化膜而与漏极电极7D直接相接的方式配置。通过此种构成，能够一面维持TFT特性，一面减低漏极电极7D与透明导电层19之间的接触电阻。
上述所说明的氧化物半导体TFT101、201、301皆于氧化物半导体层5的基板1侧配置有栅极电极3(底栅结构)，但栅极电极3也可配置于氧化物半导体层5的上方(顶栅结构)。另外，关于氧化物半导体TFT，虽然源极及漏极电极与氧化物半导体层5的上面相接(顶接结构)，但也可与氧化物半导体层5的下面相接(底接结构)。
本实施方式合适地应用于使用了氧化物半导体TFT的有源矩阵基板。有源矩阵基板可使用于液晶显示装置、有机EL显示装置、无机EL显示装置等多种显示装置以及具备显示装置的电子机器等。有源矩阵基板中，氧化物半导体TFT不仅可作为设置于各像素的开关元件而使用，还可以作为驱动器等外围电路的电路用元件而使用(整体(monolithic)化)。于此情形，本发明的氧化物半导体TFT由于将具有高迁移率(例如10cm2/Vs以上)的氧化物半导体层用做活性层，因此也适合作为电路用元件而使用。
本发明的实施方式可广泛地应用于氧化物半导体TFT以及具有氧化物半导体TFT的多种半导体装置。例如也可应用于有源矩阵基板等电路基板、液晶显示装置、有机电致发光(EL)显示装置及无机电致发光显示装置、MEMS显示装置等显示装置、图像传感器装置等摄影装置、影像输入装置、指纹读取装置、半导体记忆体等多种电子装置。
附图标记的说明
1 基板
3 栅极电极
4 栅极绝缘层
5 氧化物半导体层(活性层)
5s 源极接触区域
5d 漏极接触区域
5c 通道区域
7S 源极电极
7D 漏极电极
7a 主层
7U 上层
7L 下层
8 Cu氧化膜
9 金属氧化膜
10 Cu合金氧化膜
11 层间绝缘层
12 第一绝缘层
13 第二绝缘层
15 共通电极
17 第三绝缘层
19 透明导电层(像素电极)
101、201、301 氧化物半导体TFT
100A、100B、200A、200B、200C、300 半导体装置
CH1、CH2 接触孔

Claims (19)

1.一种半导体装置，其特征在于，具备：
基板；
薄膜晶体管，被所述基板支撑，含有栅极电极、氧化物半导体层、形成于所述栅极电极与所述氧化物半导体层之间的栅极绝缘层以及与所述氧化物半导体层电连接的源极电极及漏极电极；
层间绝缘层，以覆盖所述薄膜晶体管且与所述薄膜晶体管的通道区域相接的方式配置；
透明导电层，配置于所述层间绝缘层上，
所述源极电极及所述漏极电极各自含有铜，
所述源极电极及所述漏极电极与所述层间绝缘层之间配置有铜合金氧化膜，所述铜合金氧化膜含有铜与铜以外的至少一种金属元素，
所述层间绝缘层隔着所述铜合金氧化膜而覆盖所述漏极电极，
所述透明导电层于形成在所述层间绝缘层的第一接触孔内，未隔着所述铜合金氧化膜而与所述漏极电极直接相接。
2.根据权利要求1所述的半导体装置，其特征在于，所述源极电极及所述漏极电极进一步具有铜层与配置于所述铜层上的铜合金层，
所述铜合金层含有铜合金，所述铜合金含有铜与所述至少一种金属元素。
3.根据权利要求2所述的半导体装置，其特征在于，所述铜合金氧化膜与所述源极电极及所述漏极电极的所述铜合金层相接，
所述铜合金层与所述透明导电层的界面比所述铜合金层与所述层间绝缘层的界面更平坦。
4.根据权利要求1所述的半导体装置，其特征在于，所述源极电极及所述漏极电极含有铜层，
所述铜合金氧化膜形成于所述铜层上。
5.根据权利要求1至权利要求4中任一项所述的半导体装置，其特征在于，从所述基板的表面的法线方向观看时，于所述第一接触孔中，所述铜合金氧化膜的端部位于比所述层间绝缘层的端部更外侧的位置。
6.根据权利要求1至权利要求5中任一项所述的半导体装置，其特征在于，所述至少一种金属元素含有选自由Mg、Al、Ca、Mo、Ti及Mn组成的群的至少一种金属元素。
7.根据权利要求1至权利要求6中任一项所述的半导体装置，其特征在于，所述铜合金氧化膜的厚度为10nm以上且50nm以下。
8.根据权利要求2或权利要求3所述的半导体装置，其特征在于，所述铜合金氧化膜为通过将所述铜合金层的表面进行氧化处理而形成的氧化膜。
9.根据权利要求2至权利要求8中任一项所述的半导体装置，其特征在于，所述源极电极及所述漏极电极各自进一步具有被配置于所述铜层的所述基板侧且与所述氧化物半导体层相接的下层，所述下层含有钛或钼。
10.根据权利要求1至权利要求9中任一项所述的半导体装置，其特征在于，进一步具备形成于所述基板上的端子部，
所述端子部具有：
源极连接层，由与所述源极电极及所述漏极电极相同的导电膜形成；
所述层间绝缘层，于所述源极连接层上延伸；
上部导电层，由与所述透明导电层相同的透明导电膜形成，
所述源极连接层的上面的一部分被所述铜合金氧化膜覆盖，
所述层间绝缘层隔着所述铜合金氧化膜而覆盖所述源极连接层，
所述上部导电层于形成在所述层间绝缘层的第二接触孔内，未隔着所述铜合金氧化膜而与所述源极连接层直接相接。
11.根据权利要求1至权利要求10中任一项所述的半导体装置，其特征在于，所述薄膜晶体管具有通道蚀刻结构。
12.根据权利要求1至权利要求11中任一项所述的半导体装置，其特征在于，所述氧化物半导体层含有In─Ga─Zn─O系半导体。
13.根据权利要求12所述的半导体装置，其特征在于，所述氧化物半导体层含有结晶质部分。
14.一种半导体装置的制造方法，其特征在于，包含：
(A)于基板上形成栅极电极、栅极绝缘层、氧化物半导体层以及含有铜的源极电极及漏极电极，由此形成薄膜晶体管的工序；
(B)于所述源极电极及所述漏极电极的上面，形成含有铜与铜以外的至少一种金属元素的铜合金氧化膜的工序；
(C)以覆盖所述薄膜晶体管且与所述氧化物半导体层的通道区域相接的方式形成层间绝缘层的工序；
(D)在所述层间绝缘层中位于所述漏极电极上的部分形成第一接触孔，由此使所述铜合金氧化膜露出于所述第一接触孔的底面的接触孔形成工序；
(E)使用螯合物洗净法，去除所述铜合金氧化膜中露出于所述第一接触孔的所述底面的部分，由此使所述漏极电极露出的工序；
(F)以与于所述第一接触孔内露出的所述漏极电极直接相接的方式形成透明导电层的工序。
15.根据权利要求14所述的半导体装置的制造方法，其特征在于，所述源极电极及所述漏极电极含有铜层与配置于所述铜层上的铜合金层，
所述工序(B)是以下的工序，即通过对所述氧化物半导体层中至少成为通道区域的部分进行氧化处理，提高所述至少成为通道区域的部分的表面的氧浓度，并且氧化所述源极电极及漏极电极的所述铜合金层的表面而形成所述铜合金氧化膜。
16.根据权利要求14所述的半导体装置的制造方法，其特征在于，所述工序(B)是于所述源极电极及所述漏极电极上使用溅镀法而形成所述铜合金氧化膜的工序。
17.根据权利要求14至权利要求16中任一项所述的半导体装置的制造方法，其特征在于，所述薄膜晶体管具有通道蚀刻结构。
18.根据权利要求14至权利要求17中任一项所述的半导体装置的制造方法，其特征在于，所述氧化物半导体层含有In─Ga─Zn─O系半导体。
19.根据权利要求18所述的半导体装置的制造方法，其特征在于，所述氧化物半导体层含有结晶质部分。
CN201580064371.9A 2014-11-28 2015-11-19 半导体装置及其制造方法 Pending CN107004720A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-242534 2014-11-28
JP2014242534 2014-11-28
PCT/JP2015/082533 WO2016084698A1 (ja) 2014-11-28 2015-11-19 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN107004720A true CN107004720A (zh) 2017-08-01

Family

ID=56074265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580064371.9A Pending CN107004720A (zh) 2014-11-28 2015-11-19 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US20170330900A1 (zh)
JP (1) JP6251823B2 (zh)
CN (1) CN107004720A (zh)
TW (1) TWI621271B (zh)
WO (1) WO2016084698A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071860A (zh) * 2019-05-24 2020-12-11 夏普株式会社 有源矩阵基板以及其制造方法
CN113838870A (zh) * 2020-12-28 2021-12-24 友达光电股份有限公司 显示面板及其制作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6259120B2 (ja) 2014-11-28 2018-01-10 シャープ株式会社 半導体装置およびその製造方法
JP2018156963A (ja) * 2017-03-15 2018-10-04 株式会社リコー 電界効果型トランジスタ、表示素子、表示装置、システム、及びそれらの製造方法
US11476282B2 (en) * 2019-08-09 2022-10-18 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same
WO2023149105A1 (ja) * 2022-02-04 2023-08-10 株式会社ジャパンディスプレイ 表示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030111735A1 (en) * 2001-12-13 2003-06-19 Samsung Electronics Co., Ltd. Semiconductor devices and methods for fabricating the same
CN1181532C (zh) * 1998-10-05 2004-12-22 恩益禧电子股份有限公司 制造半导体器件的方法
CN102227761A (zh) * 2008-12-26 2011-10-26 夏普株式会社 显示面板用的基板和具有它的显示面板
US20130048994A1 (en) * 2011-08-23 2013-02-28 Samsung Display Co., Ltd. Low-resistance conductive line, thin film transistor, thin film transistor panel, and method for manufacturing the same
CN103003860A (zh) * 2010-07-21 2013-03-27 株式会社神户制钢所 显示装置用Cu合金膜和显示装置
CN103503117A (zh) * 2011-05-13 2014-01-08 株式会社神户制钢所 布线构造以及显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5121299B2 (ja) * 2007-05-09 2013-01-16 アルティアム サービシズ リミテッド エルエルシー 液晶表示装置
CN102576732B (zh) * 2009-07-18 2015-02-25 株式会社半导体能源研究所 半导体装置与用于制造半导体装置的方法
KR101802406B1 (ko) * 2009-11-27 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
CN113540253A (zh) * 2010-02-26 2021-10-22 株式会社半导体能源研究所 制造半导体装置的方法
KR101671952B1 (ko) * 2010-07-23 2016-11-04 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR20120058106A (ko) * 2010-11-29 2012-06-07 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
KR101934978B1 (ko) * 2011-08-04 2019-01-04 삼성디스플레이 주식회사 박막 트랜지스터 및 박막 트랜지스터 표시판
TWI621185B (zh) * 2011-12-01 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR20130111873A (ko) * 2012-04-02 2013-10-11 단국대학교 산학협력단 박막 트랜지스터 표시판 제조 방법
US9219164B2 (en) * 2012-04-20 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide semiconductor channel
JP6006558B2 (ja) * 2012-07-17 2016-10-12 株式会社半導体エネルギー研究所 半導体装置及びその製造方法
KR101988925B1 (ko) * 2012-12-10 2019-06-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
CN103000628B (zh) * 2012-12-14 2015-04-22 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法
KR20140081412A (ko) * 2012-12-21 2014-07-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103219389B (zh) * 2013-03-21 2016-03-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
KR20160013430A (ko) * 2014-07-25 2016-02-04 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1181532C (zh) * 1998-10-05 2004-12-22 恩益禧电子股份有限公司 制造半导体器件的方法
US20030111735A1 (en) * 2001-12-13 2003-06-19 Samsung Electronics Co., Ltd. Semiconductor devices and methods for fabricating the same
CN102227761A (zh) * 2008-12-26 2011-10-26 夏普株式会社 显示面板用的基板和具有它的显示面板
CN103003860A (zh) * 2010-07-21 2013-03-27 株式会社神户制钢所 显示装置用Cu合金膜和显示装置
CN103503117A (zh) * 2011-05-13 2014-01-08 株式会社神户制钢所 布线构造以及显示装置
US20130048994A1 (en) * 2011-08-23 2013-02-28 Samsung Display Co., Ltd. Low-resistance conductive line, thin film transistor, thin film transistor panel, and method for manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071860A (zh) * 2019-05-24 2020-12-11 夏普株式会社 有源矩阵基板以及其制造方法
CN112071860B (zh) * 2019-05-24 2023-08-29 夏普株式会社 有源矩阵基板以及其制造方法
CN113838870A (zh) * 2020-12-28 2021-12-24 友达光电股份有限公司 显示面板及其制作方法
CN113838870B (zh) * 2020-12-28 2023-04-18 友达光电股份有限公司 显示面板及其制作方法

Also Published As

Publication number Publication date
JP6251823B2 (ja) 2017-12-20
JPWO2016084698A1 (ja) 2017-09-07
WO2016084698A1 (ja) 2016-06-02
US20170330900A1 (en) 2017-11-16
TWI621271B (zh) 2018-04-11
TW201631780A (zh) 2016-09-01

Similar Documents

Publication Publication Date Title
CN107004719A (zh) 半导体装置及其制造方法
CN107004720A (zh) 半导体装置及其制造方法
CN107004718A (zh) 半导体装置及其制造方法
CN101794821B (zh) 薄膜晶体管和显示装置
CN104685635B (zh) 半导体装置
CN105027296B (zh) 半导体装置及其制造方法
TWI538210B (zh) 半導體裝置及其製造方法
TW201041144A (en) Thin film transistor, method of manufacturing the same, and display device
CN108140675A (zh) 半导体装置及其制造方法
CN108172583A (zh) 半导体装置、半导体装置的制造方法和显示装置
KR20090078568A (ko) 표시 기판 및 이를 포함하는 표시 장치
CN108028202A (zh) 半导体装置及其制造方法
CN104620389B (zh) 半导体装置及其制造方法
CN106972025A (zh) 薄膜晶体管阵列基板
CN107533981A (zh) 半导体装置以及其制造方法
JP2017120910A (ja) 薄膜トランジスタ、薄膜トランジスタを有する表示装置、及び薄膜トランジスタの製造方法
CN107851668A (zh) 半导体装置及其制造方法
CN108701719A (zh) 半导体装置和半导体装置的制造方法
JP2019518322A (ja) 薄膜トランジスタアレイパネル
US10332968B2 (en) Semiconductor device and method for manufacturing the same
CN109791892A (zh) 有源矩阵基板及其制造方法
CN106104810A (zh) 半导体器件及其制造方法
CN104380474B (zh) 半导体装置及其制造方法
WO2016199679A1 (ja) 半導体装置およびその製造方法
CN107004603A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170801

WD01 Invention patent application deemed withdrawn after publication