CN107004603A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN107004603A
CN107004603A CN201580064209.7A CN201580064209A CN107004603A CN 107004603 A CN107004603 A CN 107004603A CN 201580064209 A CN201580064209 A CN 201580064209A CN 107004603 A CN107004603 A CN 107004603A
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
electrode
film
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580064209.7A
Other languages
English (en)
Other versions
CN107004603B (zh
Inventor
菊池哲郞
今井元
越智久雄
藤田哲生
北川英树
铃木正彦
川岛慎吾
大东彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN107004603A publication Critical patent/CN107004603A/zh
Application granted granted Critical
Publication of CN107004603B publication Critical patent/CN107004603B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
    • G02F1/133311—Environmental protection, e.g. against dust or humidity
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

半导体装置包括基板以及支撑于基板的薄膜晶体管。薄膜晶体管具有氧化物半导体层、形成于栅极及氧化物半导体层之间的栅极绝缘层、以及电性连接于氧化物半导体层的源极以及漏极。栅极绝缘层包含由氧化物半导体层覆盖的第一部分、以及与第一部分邻接且未由氧化物半导体层、源极以及漏极的任一者覆盖的第二部分。第二部分较第一部分薄，第二部分与第一部分的厚度的差超过0nm且为50nm以下。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种使用氧化物半导体来形成的半导体装置及其制造方法。
背景技术
用于液晶显示装置等的有源矩阵基板，每个像素具有薄膜晶体管(Thin FilmTransistor；以下，“TFT”)等开关元件。作为这样的开关元件，有已知使用氧化物半导体层作为活性层的TFT(以下称为“氧化物半导体TFT”)。专利文献1中公开了将InGaZnO(由铟、镓、锌构成的氧化物)用于TFT的活性层的液晶显示装置。
氧化物半导体TFT能够比非晶硅TFT更高速地动作。此外，氧化物半导体膜能通过比多晶硅膜更简便的工序形成，因此也可以应用于需要大面积的装置。因此，氧化物半导体TFT作为抑制制造工序数量和制造成本、可制造的高性能有源元件而受到期待。
此外，由于氧化物半导体的迁移率高，因此与非晶硅TFT相比，即便将尺寸小型化，也可以获得同等以上的性能。因此，若使用氧化物半导体TFT来制作显示装置的有源矩阵基板，可以使像素内的TFT的占有面积率降低，使像素开口率提高。因此，即便抑制背光的光量，也可以进行明亮显示，从而可以实现低耗电。
此外，因为氧化物半导体TFT的截止漏电特性优良，所以也可以利用使图像的改写频率降低的动作模式。例如，在显示静止图像时等，可以进行驱动来以一秒一次的频率改写图像数据。这样的驱动方式被称为停止驱动或低频驱动等，可以大幅度削减显示装置的耗电。
现有技术文献
专利文献
专利文献1：特开2012-134475号公报
专利文献2：国际公开第2012/132953号
专利文献3：国际公开第2014/080826号
专利文献4：国际公开第2012/063614号
发明内容
本发明所要解决的技术问题
然而，在氧化物半导体层TFT中，在制造工序中等，存在这样的问题：当还原性气体(例如氢气)接触氧化物半导体层时，产生氧缺损，则TFT的特性发生变化。此外，已知在长时间驱动后或者老化试验后，由于水分等从外部浸入氧化物半导体层，TFT特性会发生变动。具体而言，当n型氧化物半导体层因水分等的浸入而受到还原作用时，存在隐忧：阈值电压Vth偏移到负侧，截止漏电电流增大，产生衰减化(常导通状态)而引起显示不良。
例如，在通道蚀刻型氧化物半导体TFT中，在源极和漏极之间，氧化物半导体层的通道区域由保护层(有时也被称为钝化层)覆盖。然而，在将作为保护层的SiNx膜等成膜的情况下，存在在这个工序中氢扩散至氧化物半导体层使TFT的特性发生变动的问题。另外，在通道蚀刻型结构的TFT中，在各层端部所形成的高低差多，保护层的覆盖性(阶差被覆性)并不足够，存在在保护层形成后也无法完全防止气体或水分到达氧化物半导体层的情况。
对此，研究了用于防止氢或水分等到达至氧化物半导体层的多种方法。专利文献2公开了设置保护膜以覆盖设置于氧化物半导体TFT上的平坦化树脂膜的构成。在这个构成中，通过利用SiNx等防湿性的保护膜来覆盖吸湿性高的平坦化树脂膜(有机感旋光性树脂膜等)，来抑制水分浸入平坦化树脂膜。此外，专利文献2中记载了：通过设置这些来使包围液晶层的密封材料与平坦化树脂膜不重叠，从而抑制水分从液晶面板的外部浸入平坦化树脂膜的构成。由此，抑制水分经由平坦化树脂膜到达氧化物半导体层。
此外，专利文献3以及专利文献4中记载了：为了使TFT特性稳定，用组成不同的两层来形成覆盖氧化物半导体层的保护层；特别是，公开了：由35nm～75nm的氮化硅层形成上层。专利文献4记载了：利用上层的氮化硅层(或者氧氮化硅层)，也包括侧面在内的整体性地覆盖形成为岛状的下层的氧氮化硅层。
然而，现有技术的方法中，存在：无法完全充分地抑制氧化物半导体TFT的衰减化，或为了获得良好的元件特性使制造工序复杂化，导致制造成本上升的担忧。
本发明是鉴于上述课题而完成的，其目的在于在包括氧化物半导体TFT的半导体装置中实现稳定的TFT特性。
用于解决技术问题的手段
本发明的一种实施方式的半导体装置，包括：基板；以及支撑于所述基板的薄膜晶体管，薄膜晶体管具有栅极、氧化物半导体层、形成于所述栅极与所述氧化物半导体层之间的栅极绝缘层、以及与所述氧化物半导体层电性连接的源极以及漏极；所述栅极绝缘层包含由所述氧化物半导体层覆盖的第一部分，与所述第一部分邻接且未由所述氧化物半导体层、所述源极及所述漏极的任一者覆盖的第二部分；所述第二部分较所述第一部分更薄，所述第二部分的厚度与所述第一部分的厚度的差超过0nm且为50nm以下。
在一种实施方式中，所述栅极绝缘层包含与所述栅极相接的下层绝缘层、设置于所述下层绝缘层之上的上层绝缘层；所述第二部分中的所述上层绝缘层的厚度小于所述第一部分中的所述上层绝缘层的厚度，且所述第二部分中的所述下层绝缘层的厚度与所述第一部分中的所述下层绝缘层的厚度相同。
一种实施方式中，所述栅极绝缘层包含与所述栅极相接的下层绝缘层、设置于所述下层绝缘层上的上层绝缘层；所述上层绝缘层被设置于所述第一部分中，没有被设置于所述第二部分中。
一种实施方式中，所述上层绝缘层为硅氧化物层，所述下层绝缘层为硅氮化物层。
一种实施方式中，在由所述氧化物半导体层覆盖的所述栅极绝缘层的所述第一部分中，所述上层绝缘层的厚度为25nm以上450nm以下，所述下层绝缘层的厚度为25nm以上500nm以下。
一种实施方式中，所述半导体装置进一步包括覆盖所述氧化物半导体层、所述源极以及漏极的保护层；所述保护层包含与所述氧化物半导体层的上表面相接的下层保护层、设置于所述下层保护层上的上层保护层；所述下层保护层为硅氧化物层，所述上层保护层为硅氮化物层。
一种实施方式中，所述上层保护层的厚度为25nm以上150nm以下。
一种实施方式中，所述源极以及所述漏极，包含与所述氧化物半导体层相接的下层电极、设置于所述下层电极上的上层电极；所述下层电极包含Ti或者Mo，所述上层电极包含Cu、Al以及Mo中的至少一种金属元素。
一种实施方式中，所述氧化物半导体层包含In-Ga-Zn-O系半导体。
一种实施方式中，所述氧化物半导体层包含结晶质部分。
一种实施方式中，所述薄膜晶体管具有通道蚀刻结构。
本发明的一种实施方式的半导体装置的制造方法包括：准备基板的工序；在基板上形成栅极的工序；形成覆盖所述栅极的栅极绝缘层的工序；在所述栅极绝缘层上设置与所述栅极至少部分重叠的氧化物半导体层的工序；形成在所述氧化物半导体层上被相互间隔配置、且分别与所述氧化物半导体层连接的源极及漏极的工序；形成所述源极及漏极的工序包括：堆积包含Ti或者Mo的下层电极膜的工序；在所述下层电极膜上，堆积包含Cu、Al以及Mo中的至少一种金属元素的上层电极膜的工序；在所述上层电极膜上设置抗蚀剂，并通过湿式蚀刻将所述上层电极膜图案化的工序；在将所述上层电极膜图案化后，通过使用所述抗蚀剂进行干蚀刻将所述下层电极膜图案化的工序；进一步干蚀刻因所述下层电极膜的图案化而露出的所述栅极绝缘层的上表面至超过0nm且为50nm以下的深度的工序。
发明效果
根据本发明的一种实施方式，提供一种可达成配线的低电阻化的同时，实现良好的氧化物半导体TFT特性的半导体装置。
附图说明
[图1]是实施方式一的半导体装置(有源矩阵基板)的俯视示意图。
[图2](a)是沿着图1的a-a'线的截面图，(b)是沿着图1的b-b'线的截面图。
[图3]是用于说明实施方式一的半导体装置的制造工序的图，(a1)～(d1)分别是表示别的工序的截面图，(a2)～(d2)是分别与(a1)～(d1)对应的俯视图。
[图4]中，(a)以及(c)是表示比较例中的制造工序的截面图，(b)是表示实施方式一中的制造工序的截面图。
[图5]中，(a)以及(c)是表示比较例中的制造工序的截面图，(b)以及(d)是表示实施方式一中的制造工序的截面图。
[图6]是表示使用实施方式一的有源矩阵基板而制作的液晶面板的截面图。
[图7]是表示使用实施方式二中的有源矩阵基板而制作的液晶面板的截面图。
[图8]是表示实施方式三中的有源矩阵基板的截面图，(a)是与沿着图1所示的b-b'线的截面对应，(b)是与沿着图1所示的a-a'线的截面对应，(c)是表示正锥、90°锥、倒锥的例子的截面图。
[图9]中，(a)是表示本实施方式中的半导体装置的制造工序的一个方面的立体图，(b)是表示比较例中的半导体装置的制造工序的一个方面的立体图。
具体实施方式
以下，参照附图对本发明的实施方式的半导体装置进行说明。本实施方式的半导体装置包括氧化物半导体TFT。另外，本实施方式的半导体装置只要包括氧化物半导体TFT即可，广泛地包括有源矩阵基板、各种显示装置、电子设备等。
(实施方式一)
图1是分别用于液晶显示装置的有源矩阵基板(半导体装置)100的一个像素对应的区域中的俯视示意图。此外，图2(a)以及(b)表示沿着图1所示的a-a'线及b-b'线的截面。
如图1、图2(a)以及图2(b)所示，有源矩阵基板100包括：设置于基板10上的氧化物半导体TFT 5；覆盖氧化物半导体TFT 5的保护层22；覆盖保护层22的平坦化层24；以及设置于平坦化层24的上层且电性连接于氧化物半导体TFT 5的像素电极30。如图1所示，氧化物半导体TFT 5由沿水平方向延伸的扫描线2与沿垂直方向延伸的信号线4驱动。在本实施方式中，由扫描线2与信号线4包围的区域对应一个像素Px。此外，图1中仅表示一个像素Px，但有源矩阵基板100中，多个像素Px沿着水平方向以及垂直方向被排列为矩阵状。
本实施方式的有源矩阵基板100用于以边缘场开关(Fringe FieldSwitching，FFS)模式工作的液晶显示装置，如图2(a)以及(b)所示，在有源矩阵基板100中，在平坦化层24上设置有公共电极32。公共电极32被层间绝缘层(无机绝缘层)26覆盖，像素电极30在层间绝缘层26上与公共电极32相对。
像素电极30具有多个直线状部分(或者多个狭缝)，且在被形成为贯通绝缘层26、平坦化层24以及保护层22的接触孔CH的底部，与氧化物半导体TFT 5连接。另一方面，公共电极32具有被扩大至接触孔CH的外侧区域的开口部，且借由层间绝缘层26与像素电极30绝缘。在该结构中，可以在像素电极30与公共电极32之间形成边缘场。
氧化物半导体TFT 5包括：设置于基板10上的栅极12、覆盖栅极12的栅极绝缘层20、被设置为夹着栅极绝缘层20而与栅极12重叠的典型为岛状的氧化物半导体层18、连接于氧化物半导体层18的源极14以及漏极16。源极14以及漏极16在氧化物半导体层18上被设置为相互间隔地正对。这样，氧化物半导体TFT 5是通道蚀刻型(背通道蚀刻(BackChannelEtch，BCE))TFT。
如图示，“通道蚀刻型TFT”中，在通道区域上未形成有蚀刻阻挡层，且源极以及漏极的通道侧的端部被配置为与氧化物半导体层的上表面相接。通道蚀刻型TFT，例如通过在氧化物半导体层上形成用于源极·漏极的导电膜，并进行源极·漏极分离而形成。在源极·漏极分离工序中，存在通道区域的表面部分被蚀刻的情况。
栅极12连接于扫描线2，此外，源极14连接于信号线4。如图1所示，本实施方式中，沿垂直方向延伸的信号线4的一部分形成源极14。但是，并不限于此，源极14也可以被设置为自信号线4向水平方向突出。
在本实施方式中，源极14以及漏极16分别包含：含有Cu的上层源极14a以及上层漏极16a、与氧化物半导体层18相接的下层源极14b以及下层漏极16b。以下，有时将上层源极14a以及上层漏极16a统称为上层电极，将下层源极14b以及下层漏极16b统称为下层电极。另外，有时将源极以及漏极14、16统称为SD电极。
上层电极也可以包含Cu、Al以及Mo中的至少一种金属元素。上层电极，例如，可为包含作为主要成分的Cu的层，也可为基本不含杂质的Cu层(由纯度为99.99at％以上的Cu构成层)或者包含杂质的Cu层(例如包含90at％以上的Cu的层)、或者Cu合金层(例如CuCa系合金层)。通过形成以导电性高的Cu作为主要成分的上层电极，可减小电阻。因此，在将有源矩阵基板100用于显示装置的情况下，可抑制由数据信号的延迟或滞后(leaden)引起的显示品质的降低。此外，上层电极也可以是以Al作为主要成分的层(例如Al层)、以Mo作为主要成分的层(例如Mo层)。
另一方面，下层电极也可以由，例如Ti或Mo等形成。如此，通过设置下层电极，可以减小氧化物半导体层18与SD电极的接触电阻。
但是，并不限于此，上层电极以及下层电极也可以具有多种结构。例如，在上述中，举例表示了将上层电极/下层电极设为Cu/Ti的二层电极结构，但也可自上层按顺序具有Ti/Al/Ti的三层结构。作为源极14及漏极16的构成例，其他的，也可以例举Cu/Mo、Cu/Mo合金、Cu合金/Cu/Ti、Mo/Cu/Ti、Mo合金/Cu/Ti、Al/Ti、Mo/Al/Mo、Mo/Al/Ti等。所述Cu合金，可以是例如CuCa系合金、CuMgAl系合金、或CuMn系合金等。另外，所述Mo合金，也可以是例如MoNiNb系合金。另外，与氧化物半导体层18相接的最下层的电极层也可以包含TiN、Ti氧化物等。
此外，栅极12也可以与SD电极同样地具有Cu/Ti层叠结构。只要将SD层(包含信号线4、源极14及漏极16的层)与栅极层(包含扫描线2与栅极12的层)设为相同的结构，就可以获得简化制造工序的优点。
氧化物半导体层18所包含的氧化物半导体可以是非晶氧化物半导体，也可以是具有结晶质部分的结晶质氧化物半导体。作为结晶质氧化物半导体，列举多晶氧化物半导体、微晶氧化物半导体等。此外，结晶质氧化物半导体也可以是c轴大致垂直地配向于层面的结晶质氧化物半导体等。
氧化物半导体层18也可以具有两层以上的层叠结构。在氧化物半导体层18具有层叠结构的情况下，氧化物半导体层18也可以包含非晶质氧化物半导体层与结晶质氧化物半导体层。或者，也可以包含结晶结构不同的多个结晶质氧化物半导体层。在氧化物半导体层18具有包含上层与下层的两层结构的情况下，优选地，上层所含的氧化物半导体的能隙大于下层所含的氧化物半导体的能隙。但是，在这些层的能隙的差比较小的情况下，下层的氧化物半导体的能隙也可以大于上层的氧化物半导体的能隙。
非晶质氧化物半导体以及所述各结晶质氧化物半导体的材料、结构、成膜方法、具有层叠结构的氧化物半导体层的构成等，被记载于例如日本专利特开2014-007399号公报中。为了参考，将日本专利特开2014-007399号公报的公开内容全部引用到本说明书中。
氧化物半导体层18，也可以包含例如In、Ga以及Zn中的至少一种金属元素。本实施方式中，氧化物半导体层18包含例如In-Ga-Zn-O系的半导体。此处，In-Ga-Zn-O系的半导体为In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，In、Ga以及Zn的比例(组成比)并无特别限定，包含例如In：Ga：Zn＝2∶2∶1、In：Ga：Zn＝1∶1∶1、In：Ga：Zn＝1：1：2等。此种氧化物半导体层18可由包含In-Ga-Zn-O系半导体的氧化物半导体膜形成。另外，有时将具有包含In-Ga-Zn-O系半导体的活性层的通道蚀刻型TFT称为“CE-InGaZnO-TFT”。
In-Ga-Zn-O系半导体可以为非晶，也可以为结晶质。作为结晶质In-Ga-Zn-O系半导体，优选为c轴大致垂直地配向于层面的结晶质In-Ga-Zn-O系半导体。
另外，结晶质In-Ga-Zn-O系半导体的结晶结构，公开于例如所述日本专利特开2014-007399号公报、日本专利特开2012-134475号公报、日本专利特开2014-209727号公报等。为了参考，将日本专利特开2012-134475号公报以及日本专利特开2014-209727号公报的公开内容全部引用到本说明书中。具有In-Ga-Zn-O系半导体层的TFT由，于具有高的迁移率(与a-SiTFT相比超过20倍)以及低的漏电流(与a-SiTFT相比不足一百分之一)，因此适合用作驱动TFT以及像素TFT。
氧化物半导体层18也可以包含其他氧化物半导体来代替In-Ga-Zn-O系半导体。例如也可以包含In-Sn-Zn-O系半导体(例如In 2O 3-SnO 2-ZnO)。In-Sn-Zn-O系半导体为In(铟)、Sn(锡)及Zn(锌)的三元系氧化物。或者，氧化物半导体层18也可以包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体等。
在本实施方式的有源矩阵基板100中，栅极绝缘层20具有包含下层绝缘层20b与设置在下层绝缘层20b上的上层绝缘层20a的层叠结构。下层绝缘层20b的下表面与基板10或栅极12等相接。另一方面，上层绝缘层20a的上表面与氧化物半导体层18或SD电极相接。
下层绝缘层20b可以由例如SiNx或SiNxOy(x＞y)形成。另外，上层绝缘层20a也可以由例如SiO2或SiOxNy(x＞y)形成。作为与氧化物半导体层18相接的上层绝缘层20a，当使用含有氧的层(例如SiO2等氧化物层)时，则在氧化物半导体层中产生氧缺损的情况下，也可以通过氧化物层所含的氧恢复氧缺损。
此处，如图2(a)所示，上层绝缘层20a包含由氧化物半导体层18覆盖第一部分20a1、和与第一部分20a1邻接且未由氧化物半导体层18覆盖的第二部分20a2。第一部分20a1被形成得较第二部分20a2厚。形成此种厚度不同的第一部分20a1及第二部分20a2的理由，如后所述地，是因为在形成源极14及漏极16的工序(以下，有时称为SD电极形成工序)中，当为了图案化而进行导电膜的蚀刻时，成为基底的栅极绝缘层20也存在暴露的部分，在该部分中，栅极绝缘层20的表面也被蚀刻(过蚀刻)。更具体地，如图9(a)所示，在所述SD电极形成工序中，未由氧化物半导体层18(或用来形成源极14、漏极16的抗蚀剂)覆盖的第二部分20a2的一部分或全部被选择性地蚀刻，由氧化物半导体层18等覆盖的第一部分20a1未被蚀刻。其结果是，第二部分20a2被形成得较第一部分20a1薄。
将上层绝缘层20a中的第一部分20a1与第二部分20a2的厚度差Δt(参照图2(a)、图9(a)：以下有时称为高低差Δt)设定为超过0nm且为50nm以下的范围。在SD电极形成工序中，该高低差Δt与蚀刻暴露的第二部分20a2时的蚀刻量对应。
另外，图2(a)中表示了在第二部分20a2中被薄层化的上层绝缘层20a残存的方式，但并不限于此。也可以为：上层绝缘层20a仅在第一部分20a1(即，由氧化物半导体层18、源极14、漏极16的任一者覆盖的部分)被选择性形成，没有被设置于第一部分20a1的外侧，且下层绝缘层20b暴露的方式。这在所述SD电极形成工序中，与通过蚀刻来完全去除第二部分20a2中的上层绝缘层20a时的方式对应。
另外，上层绝缘层20a包含厚度不同的第一部分20a1与第二部分20a2，但下层绝缘层20b的厚度可以是整体上大致相同的固定厚度。第一部分20a1中的上层绝缘层20a的厚度可以是25nm以上450nm以下，下层绝缘层20b的厚度可以是25nm以上500nm以下。这些厚度是指在进行SD电极形成工序之前的上层绝缘层20a与下层绝缘层20b的厚度。
在栅极绝缘层20中，形成于第一部分20a1与第二部分20a2的边界的高低差Δt比较小，为超过0nm且为50nm以下的情况下，形成高低差Δt的侧面以比较接近垂直的角度形成，至少下侧不会向内倾斜(变为倒锥状)。借此，在栅极绝缘层20的上层所形成的保护层22的覆盖性得到提高。
在所述高低差Δt超过50nm的情况下，由于，例如进行下层绝缘层20b的侧蚀，存在下层绝缘层20b的侧面进入氧化物半导体层18的轮廓的内侧的情况。在这种情况下，存在设置保护层22时产生间隙的情况，因覆盖性降低，变为氢或水分容易到达氧化物半导体层18。另一方面，在高低差Δt过小的情况下，无法充分进行源极-漏极电极的分离，而存在在氧化物半导体层18的通道区域上产生导电层的残渣的情况。因此，高低差Δt为一程度的大小对于实现适当的TFT特性是优选的。从该观点来看，优选地，高低差Δt为5nm以上，更优选地，为15nm以上。
另外，在本实施方式的有源矩阵基板100中，保护层22包含下层保护层22b与上层保护层22a。下层保护层22b，可以由例如SiO2或SiOxNy(x＞y)形成，上层保护层22a，可以由例如SiNx或SiNxOy(x＞y)形成。
此处，若如所述栅极绝缘层20的高低差Δt的大小处于适当的范围，则将源极14与漏极16适当地切断，可以不在这些电极之间残留成为残渣的导电材料，并确保保护层22的充分的覆盖性。因此，可以使氧化物半导体TFT 5的特性稳定。
以下，参照图3等，对有源矩阵基板100的制造工序进行说明。
首先，如图3(a1)、(a2)所示，在基板10上形成有包含栅极12以及扫描线2的栅极层。作为基板10，可使用例如玻璃基板、硅基板、具有耐热性的塑料基板(树脂基板)等。
此外，图3(a1)中表示沿着图3(a2)所示的a-a'线的剖面。以下，针对图3(b1)～图3(d1)、图3(b2)～图3(d2)也是相同的。
栅极12及扫描线2是在玻璃基板10上，通过根据例如溅镀法等，形成金属膜(厚度：例如50nm以上500nm以下)，并将其图案化而形成。图案化可应用光微影法并通过湿式蚀刻而进行。
本实施方式中，作为金属膜，按顺序层叠有Ti膜(厚度5nm～100nm)与Cu膜(厚度为100nm～500nm)的Cu/Ti膜。其中，金属膜的材料并未特别限定，可适当使用包含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或其合金、或者其金属氮化物的膜。
其次，如图3(b1)、图3(b2)所示，形成覆盖栅极12及扫描线2的栅极绝缘层20，然后，形成夹着栅极绝缘层20而与栅极12至少部分重叠的典型为岛状的氧化物半导体层18。
为了获得栅极绝缘层20，首先，为了防止来自基板10的杂质等的扩散，形成例如厚度为25nm～500nm的SiNx膜，在其上形成例如厚度为25nm～450nm的SiO2膜。由此，获得包含由SiNx形成的下层绝缘层20b及由SiO2形成的上层绝缘层20a的栅极绝缘层20。
另外，氧化物半导体层18可通过根据溅镀法，将氧化物半导体膜(例如厚度为30nm以上200nm以下)成膜，并将其图案化而形成。另外，通过改变溅镀中的靶材料，也可以形成具有相互不同的组成的多层结构的氧化物半导体膜。在多层结构的氧化物半导体膜中，可以调节组成，使上层中的镓原子比率大于下层中的镓原子比率。在设置氧化物半导体膜之后的图案化中，根据光微影法设置抗蚀剂，并通过湿式蚀刻对未被抗蚀剂覆盖的区域进行蚀刻。然后，进行抗蚀剂剥离工序以及清洗工序。
然后，如图3(c1)、图3(c2)所示，堆积用于形成包含上层电极以及下层电极的SD层的金属膜15'。
在这个工序中，首先，根据溅镀法形成厚度为5nm～100nm的Ti膜(下层金属膜15b')，继而，形成厚度为100nm～500nm的Cu膜(上层金属膜15a')。其次，在已形成的Cu/Ti膜上，根据光微影法设置抗蚀剂。
在设置有抗蚀剂的状态下，首先，通过对上侧的Cu膜15a'进行例如湿式蚀刻来形成上层电极。作为蚀刻液，可以使用例如包含过氧化氢H2O2的蚀刻剂。此处，由于湿式蚀刻为各向同性蚀刻，因此被抗蚀剂覆盖的Cu膜的一部分也可以被蚀刻(侧蚀)。
其次，通过对下层的Ti膜15b'进行例如干式蚀刻，形成下层电极。由此，如图3(d2)所示，在氧化物半导体层18上形成有被分离的源极14及漏极16。
此处，如图3(d1)所示，本实施方式中，当进行下层电极的蚀刻时，成为其基底层的上层绝缘层20a的一部分也被蚀刻。更具体地，上层绝缘层20a被蚀刻至超过0nm且为50nm以下的深度。通过延长下层电极的蚀刻时间来实行上层绝缘层20a的蚀刻。
此处，如图9(a)所示，在SD电极形成中的蚀刻工序中，在未被覆盖氧化物半导体层18以及源极14与漏极16的抗蚀剂等覆盖的第二部分20a2中进行选择性蚀刻。另一方面，在被覆盖氧化物半导体层18及覆盖源极14与漏极16的抗蚀剂覆盖的第一部分20a1中不进行上层绝缘层20a的蚀刻。其结果，在上层绝缘层20a的厚度上，在第一部分20a1与第二部分20a2产生差Δt。
另外，该蚀刻可以被进行直至第二部分20a2中的上层绝缘层20a被完全去除且下层绝缘层20b暴露。但是，在本实施方式中，在下层绝缘层20b暴露后不进行蚀刻。这是因为，如图9(b)所示，当下层绝缘层20b被蚀刻时，在下层绝缘层20b的第一部分20b1与第二部分20b2的边界中，存在下层绝缘层20b的侧面被形成为倒锥的担忧。
当如此地，在第一部分20b1与第二部分20b2的边界(氧化物半导体层18的周缘)中，在栅极绝缘层20形成有被刻入氧化物半导体层18的内侧的部分时，即便形成保护层22来覆盖这些，也存在覆盖性降低，会产生间隙等的情况。
图4(a)是表示在SD层(Cu/Ti层)的蚀刻工序中进行蚀刻至栅极绝缘层20的下层绝缘层20b时的比较例(与图9(b)对应)的截面图。特别是，在上层绝缘层20a由SiO2形成、下层绝缘层20b由SiNx形成的情况下，由于蚀刻速率为SiNx>SiO2，因此有时容易进行下层绝缘层20b的蚀刻，并进行蚀刻使刻入SiO2的下侧，侧面成为倒锥形状。为了防止产生此种状态，优选地，如图4(b)所示的本实施方式地，控制使过蚀刻量(高低差Δx)为上层绝缘层20a的厚度以下。
另外，如在图4(c)中作为比较例所示地，也存在由SiO2形成的上层绝缘层20a的厚度为例如100nm左右的比较厚的情况、或者用SiO2的单层(例如厚度为200nm)形成栅极绝缘层20的情况。但是，即便在这些情况下，当过蚀刻量超过50nm时，则存在在边界部中形成倒锥侧面的情况。因此，在本实施方式中，将栅极绝缘层20的过蚀刻量设为上层绝缘层20a的厚度以下，并且通过将该量(高低差Δt)设为50nm以下，使保护层22的覆盖性提高。
图5(a)以及(c)表示如图4(a)所示的比较例地，在进行蚀刻至下层绝缘层20b时设置下层保护层22b以及上层保护层22a时的方式，图5(b)以及(d)表示如图4(b)所示的本实施方式，在进行蚀刻至上层绝缘层20a的中途的状态下设置下层保护层22b及上层保护层22a时的方式。
如图5(a)所示，当在上层绝缘层20a与下层绝缘层20b的边界(氧化物半导体层18的周边部分)产生间隙20x时，则在作为被形成于间隙20x上的下层保护层22b的SiO2膜中也产生间隙的担忧。此外，如图5(c)所示，在其后设置作为上层保护层22a的SiNx膜时也有产生间隙的担忧。在这种情况下，由于保护层22的覆盖性低，因此在老化试验中，存在水分经由平坦化层24浸入氧化物半导体层18中，使TFT 5衰减化的担忧。另外，存在在形成上层保护层22a(SiN x膜)的工序中产生的氢到达氧化物半导体层18，使TFT 5衰减化的担忧。另外，只要增大上层保护层22a的膜厚，就可以将连通于间隙20x的间隙覆盖，但存在来自上层保护层22a的脱离氢量变多的问题。因此，使上层保护层22a过厚也不好，上层保护层22a可以形成为例如25nm以上、150nm更优选为75nm以下的厚度。
另一方面，如图5(b)以及(d)所示的本实施方式地，进行蚀刻至上层绝缘层20a的中途，并且蚀刻未到达至下层绝缘层20b的情况下，设置于其上的下层保护层22b以及上层保护层22a的覆盖性良好。因此，可以防止水分经由平坦化层24到达氧化物半导体层18，且抑制TFT特性的变动。此外，在由SiNx膜形成上层保护层22a的情况下，也可以如上所述地形成为25nm以上75nm以下的适当厚度，可防止由于在形成上层保护层22a的工序中产生的氢浸入氧化物半导体层18而导致的TFT 5衰减化。
此外，保护层22并不限定于上述，可通过例如根据化学气相沈积(Chemical VaporDeposition，CVD)法形成作为下层保护层22b的厚度为100nm～400nm的SiO 2膜，接着，根据CVD法形成作为上层保护层22a的厚度为20nm～200nm(优选为35nm～75nm)的SiNx膜、SiOxNy膜、SiNxOy，来得到保护层22。
此外，如图3(d1)、(d2)所示，也可以在形成源极14及漏极16之后、设置保护层22之前，使用包含氧的气体进行等离子处理。由此，可以提高在源极及漏极14、16之间暴露的氧化物半导体层18的氧浓度。更具体地，例如也可以在N2O气体流量：3000sccm、压力：100Pa、等离子功率密度：1W/cm2、处理时间：200sec～300sec、基板温度：200℃下进行N2O等离子处理。另外，氧化处理并不限定于使用N2O气体的等离子处理。可以通过使用例如O2气体的等离子处理、臭氧处理等而进行氧化处理。为了不增加工序数地进行处理，期望是在即将进行后述的保护层22的形成工序之前进行。具体地，只要是根据CVD法形成保护层22的情况，则只要进行N2O等离子处理即可，在根据溅镀法形成保护层22的情况下，只要进行O2等离子处理即可。或者，也可以通过利用灰化装置的O2等离子处理来进行氧化处理。
然后，如图2(a)以及(b)所示地，在覆盖氧化物半导体TFT 5的保护层22上设置平坦化层24。平坦化层24可以是例如有机绝缘层。平坦化层24可以通过例如设置厚度为1μm～3μm的正型感光性树脂膜，并形成与接触孔CH对应的开口部而获得。
然后，如图2(a)以及(b)所示地，在平坦化层24上形成公共电极32。公共电极32例如如以下地被形成。首先，在平坦化层24上根据例如溅镀法形成透明导电膜(未图示)，通过将透明导电膜图案化，而在透明导电膜形成开口部，由此获得公共电极32。图案化中可以使用公知的光刻。此外，形成在透明导电膜的开口部，可以被设置为扩展至设置于平坦化层的开口部的外侧。
作为透明导电膜，可以使用例如ITO(铟·锡氧化物)膜(厚度：50nm以上200nm以下)、IZO膜或ZnO膜(氧化锌膜)等。
然后，如图2(a)以及(b)所示地，在公共电极32上设置层间绝缘层26。层间绝缘层26也可以被形成为覆盖接触孔CH的侧面。层间绝缘层26可以通过根据CVD法形成例如氧化硅(SiO2)膜、氮化硅(SiNx)膜、氧氮化硅(SiOxNy；x＞y)膜、氮氧化硅(SiNxOy；x＞y)膜等(例如厚度100nm～400nm)等而获得。
此外，在设置层间绝缘层26后，对接触孔CH底部中的保护层22及层间绝缘层26进行蚀刻，使漏极的延长部16'暴露。
然后，如图2(a)及图2(b)所示地，形成像素电极30。像素电极30可以通过在接触孔CH内及层间绝缘层26上，根据例如溅镀法形成透明导电膜(未图标)，并将其图案化而获得。像素电极30可以具有设置有如图1所示的多个狭缝(或者细长电极部分)的平面形状，也可以具有梳型的平面形状。
作为用于形成像素电极30的透明导电膜，可以使用例如ITO(铟·锡氧化物)膜(厚度：50nm以上150nm以下)、IZO膜或ZnO膜(氧化锌膜)等。
通过以上的工序而制作有源矩阵基板100。进一步，如图6所示地，可以使用如上形成的有源矩阵基板100来制作液晶面板1。液晶面板1可以通过在有源矩阵基板100和与其正对的对向基板50之间设置液晶层40来制作。液晶层40被密封材料42包围。另外，在本实施方式的液晶面板1中，可以在密封材料42中配置间隔物44。
在图6所示的液晶面板1中，即便在由于间隔物44而在层间绝缘层26中产生龟裂，水分浸入平坦化层24的情况下，也可以通过覆盖性良好的保护层22来防止向氧化物半导体TFT 5的水分浸入。因此，可以防止氧化物半导体TFT 5的衰减化。
(实施方式二)
以下，对本发明的实施方式二的有源矩阵基板(半导体装置)进行说明。本实施方式的有源矩阵基板200在不具有层间绝缘层26以及公共电极32这一点，与实施方式一的有源矩阵基板100不同。关于其他构成，由于与实施方式一相同，因此此处省略详细说明。
如图7所示，在本实施方式中，没有设置层间绝缘层26以及公共电极32，而在平坦化层24上设置像素电极30。在这个构成中，产生自密封材料42至平坦化层24的水分浸入，但由于保护层22的覆盖性良好，因此可以防止氧化物半导体TFT 5的衰减化。
另外，如所述地，没有设置公共电极32的有源矩阵基板可以是被用于以垂直配向(Vertical Alignment，VA)模式工作的液晶显示设备。在这种情况下，像素电极30可以具有扩展至由扫描线2与信号线4包围的整个矩形区域的形状。另外，为了获得辅助电容，在与扫描线2相同的层中，也可以设置辅助电容电极，使其夹着栅极绝缘层20与漏极16正对。
另外，图7所示的方式也可以是用于以平面转换(In-Plane-Switching，IPS)模式工作的液晶显示设备。在这种情况下，也可以在平坦化层24上设置有像素电极30以及公共电极32这两者。像素电极30与公共电极32具有典型地为梳形的平面形状，且被配置为彼此的梳齿咬合。
此外，如图7所示，通过采用由密封材料42覆盖平坦化层24的侧面的构成，可以使边框区域变窄。此外，在本构成中，在密封材料42下设置被包含于栅极单片电路等的驱动电路用TFT的情况下，由于平坦化层24覆盖TFT，因此可以防止配置于密封内的间隔物44直接破坏TFT。本实施方式中，使保护层22的覆盖性提高来防止自外部浸入的水分经由平坦化层24到达氧化物半导体层18，因此如所述地可以采用利用密封材料42覆盖平坦化层24的端面的构成。
(实施方式三)
以下，对本发明的实施方式三的有源矩阵基板(半导体装置)300进行说明。本实施方式的有源矩阵基板300具有与实施方式一相同的构成，但不仅在栅极绝缘层20没有设置倒锥部，而且将SD层及氧化物半导体层18的周缘部形成为正锥状，由此进一步提高保护层22的覆盖性。
本实施方式中，将在图8(a)以及(b)中利用圆圈包围的源极14和漏极16的边缘以及氧化物半导体层18的边缘形成为正锥形状。在如此地将金属层或者绝缘层堆栈而构成的氧化物半导体TFT 5中，通过去除倒锥部分，可以提高保护层22的覆盖性。此外，如图8(c)所示，所谓正锥，包含在侧面中基板垂直面与斜面相交的形态(90°锥)。只是，不包含具有切入至较90°锥更内侧的斜面的倒锥的形态。
另外，已知有：为了使有源矩阵基板中的配线或电极更低电阻化，使用电阻率较Al低的Cu(铜)或Cu合金(例如Cu-Ca系合金或Cu-Mg-Al系合金)作为源极配线或栅极配线。只是，存在因Cu扩散至半导体层中而使元件特性不稳定的担忧。特别是，在背通道蚀刻型TFT中，将Cu或者Cu合金用于SD层的情况下，在进行源极-漏极分离工序或N2O等离子处理时，Cu容易扩散至氧化物半导体层。
对此，只要如本实施方式地设置为下层电极的边缘较上层电极的边缘突出(即为正锥状)，就可以抑制Cu从上层电极向氧化物半导体层18的扩散。
在本实施方式的有源矩阵基板300中，当从基板垂直方向看时，下层电极(下层源极14b以及下层漏极16b)的边缘位于并突出上层电极(上层源极14a以及上层漏极16a)的边缘的外侧。换言之，上层电极层叠于下层电极上，以不覆盖下层电极的周缘部。下层电极的边缘可以在面内方向上，从上层电极的边缘仅突出例如0.1μm以上1.0μm以下的距离。另外，所述边缘间距离Δx也可以是0.2μm以上0.4μm以下。
此种构成可以通过在SD电极形成工序中，利用湿式蚀刻对以Cu为主要成分的上层电极进行图案化，然后，利用干式蚀刻对以Ti等为主要成分的下层电极进行图案化，而容易实现。
以上，对本发明的实施方式进行了说明，但本发明也可以包含多种其他实施方式。例如，上述中，对用作连接于像素电极的像素用TFT的氧化物半导体TFT进行了说明，但本发明也可以应用于在有源矩阵基板上被单片设置的驱动器所含的TFT。
产业上的可利用性
本发明可广泛应用于氧化物半导体TFT以及具有氧化物半导体TFT的多种半导体装置中。也可以应用于例如有源矩阵基板等电路基板、液晶显示装置、有机电致发光(EL)显示装置以及无机电致发光显示装置等显示装置、影像传感器装置等摄像装置、图像输入装置、指纹读取装置、半导体内存等多种电子装置中。
符号说明
2 扫描线
4 信号线
5 氧化物半导体TFT
10 基板
12 栅极
14 源极
16 漏极
18 氧化物半导体层
20 栅极绝缘层
20a 上层绝缘层
20b 下层绝缘层
20a1 第一部分
20a2 第二部分
22 保护层
24 平坦化层
26 层间绝缘层
30 像素电极
32 公共电极
40 液晶层
42 密封材料
44 间隔物
50 对向基板
100、200、300 有源矩阵基板(半导体装置)
CH 接触孔

Claims (12)

1.一种半导体装置，其特征在于，包括：
基板；
薄膜晶体管，其支撑于所述基板，且具有栅极、氧化物半导体层、形成于所述栅极与所述氧化物半导体层之间的栅极绝缘层、以及与所述氧化物半导体层电性连接的源极及漏极；
所述栅极绝缘层包含由所述氧化物半导体层覆盖的第一部分以及与所述第一部分邻接且未由所述氧化物半导体层、所述源极以及所述漏极的任一者覆盖的第二部分；
所述第二部分较所述第一部分薄，且所述第二部分的厚度与所述第一部分的厚度的差超过0nm且为50nm以下。
2.根据权利要求1所述的半导体装置，其特征在于：
所述栅极绝缘层包含与所述栅极相接的下层绝缘层、设置于所述下层绝缘层上的上层绝缘层；
所述第二部分中的所述上层绝缘层的厚度小于所述第一部分中的所述上层绝缘层的厚度，且所述第二部分中的所述下层绝缘层的厚度与所述第一部分中的所述下层绝缘层的厚度相同。
3.根据权利要求1所述的半导体装置，其特征在于：
所述栅极绝缘层包含与所述栅极相接的下层绝缘层和设置于所述下层绝缘层上的上层绝缘层；
所述上层绝缘层被设置于所述第一部分，没有被设置在所述第二部分中。
4.根据权利要求2或3所述的半导体装置，其特征在于：
所述上层绝缘层为硅氧化物层，所述下层绝缘层为硅氮化物层。
5.根据权利要求2至4中任一项所述的半导体装置，其特征在于：
在由所述氧化物半导体层覆盖的所述栅极绝缘层的所述第一部分中，所述上层绝缘层的厚度为25nm以上450nm以下，所述下层绝缘层的厚度为25nm以上500nm以下。
6.根据权利要求1至5中任一项所述的半导体装置，其特征在于，进一步包括：
保护层，其覆盖所述氧化物半导体层、所述源极以及漏极；
所述保护层包含与所述氧化物半导体层的上表面相接的下层保护层、设置于所述下层保护层上的上层保护层；
所述下层保护层为硅氧化物层，所述上层保护层为硅氮化物层。
7.根据权利要求6所述的半导体装置，其特征在于：
所述上层保护层的厚度为25nm以上150nm以下。
8.根据权利要求1至7中任一项所述的半导体装置，其特征在于：
所述源极及漏极包含与所述氧化物半导体层相接的下层电极、和设置于所述下层电极上的上层电极；
所述下层电极包含Ti或Mo，所述上层电极包含Cu、Al及Mo中的至少一种金属元素。
9.根据权利要求1至8中任一项所述的半导体装置，其特征在于：
所述氧化物半导体层包含In-Ga-Zn-O系半导体。
10.根据权利要求9所述的半导体装置，其特征在于：
所述氧化物半导体层包含结晶质部分。
11.根据权利要求1至10中任一项所述的半导体装置，其特征在于：
所述薄膜晶体管具有通道蚀刻结构。
12.一种半导体装置的制造方法，其特征在于，包括：
准备基板的工序；
在基板上形成栅极的工序；
形成覆盖所述栅极的栅极绝缘层的工序；
在所述栅极绝缘层上设置与所述栅极至少部分重叠的氧化物半导体层的工序；
形成在所述氧化物半导体层上被相互间隔配置、且分别与所述氧化物半导体层连接的源极及漏极的工序，
形成所述源极及漏极的工序包括：
堆积包含Ti或Mo的下层电极膜的工序；
在所述下层电极膜上，堆积包含Cu、Al及Mo中的至少一种金属元素的上层电极膜的工序；
在所述上层电极膜上设置抗蚀剂，并通过湿式蚀刻而对所述上层电极膜进行图案化的工序；
在将所述上层电极膜图案化后，通过使用所述抗蚀剂进行干式蚀刻将所述下层电极膜图案化的工序；
对通过所述下层电极膜的图案化而暴露的所述栅极绝缘层的上表面进一步进行干式蚀刻至超过0nm且为50nm以下的深度的工序。
CN201580064209.7A 2014-11-28 2015-11-19 半导体装置及其制造方法 Active CN107004603B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014242538 2014-11-28
JP2014-242538 2014-11-28
PCT/JP2015/082500 WO2016084688A1 (ja) 2014-11-28 2015-11-19 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN107004603A true CN107004603A (zh) 2017-08-01
CN107004603B CN107004603B (zh) 2021-03-09

Family

ID=56074255

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580064209.7A Active CN107004603B (zh) 2014-11-28 2015-11-19 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US10700210B2 (zh)
JP (1) JP6427595B2 (zh)
CN (1) CN107004603B (zh)
TW (1) TW201624731A (zh)
WO (1) WO2016084688A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115249617A (zh) * 2022-09-22 2022-10-28 广州粤芯半导体技术有限公司 半导体器件及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111696919B (zh) * 2020-07-23 2022-08-12 厦门天马微电子有限公司 阵列基板及其制作方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405898A (zh) * 2001-09-10 2003-03-26 川崎雅司 薄膜晶体管及矩阵显示装置
US20100035379A1 (en) * 2008-08-08 2010-02-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN103081079A (zh) * 2010-08-30 2013-05-01 夏普株式会社 半导体装置及其制造方法
US20140151686A1 (en) * 2012-11-30 2014-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3415537B2 (ja) * 2000-01-26 2003-06-09 鹿児島日本電気株式会社 薄膜トランジスタの製造方法
TWI495108B (zh) * 2008-07-31 2015-08-01 Semiconductor Energy Lab 半導體裝置的製造方法
CN105070749B (zh) * 2009-07-18 2019-08-09 株式会社半导体能源研究所 半导体装置以及制造半导体装置的方法
KR101698751B1 (ko) 2009-10-16 2017-01-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 전자 장치
JP2011181596A (ja) * 2010-02-26 2011-09-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
WO2012063614A1 (ja) 2010-11-10 2012-05-18 株式会社日立製作所 半導体装置
KR101995082B1 (ko) 2010-12-03 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
EP2690492A4 (en) 2011-03-25 2015-03-04 Sharp Kk DISPLAY DEVICE
US8952377B2 (en) * 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102646676B (zh) * 2011-11-03 2015-06-10 京东方科技集团股份有限公司 一种tft阵列基板
KR102316107B1 (ko) 2012-05-31 2021-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20150277168A1 (en) 2012-11-21 2015-10-01 Sharp Kabushiki Kaisha Display device
KR102028974B1 (ko) * 2013-01-25 2019-10-07 엘지디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405898A (zh) * 2001-09-10 2003-03-26 川崎雅司 薄膜晶体管及矩阵显示装置
US20100035379A1 (en) * 2008-08-08 2010-02-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN103081079A (zh) * 2010-08-30 2013-05-01 夏普株式会社 半导体装置及其制造方法
US20140151686A1 (en) * 2012-11-30 2014-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115249617A (zh) * 2022-09-22 2022-10-28 广州粤芯半导体技术有限公司 半导体器件及其制备方法

Also Published As

Publication number Publication date
US10700210B2 (en) 2020-06-30
JPWO2016084688A1 (ja) 2017-08-31
TW201624731A (zh) 2016-07-01
WO2016084688A1 (ja) 2016-06-02
CN107004603B (zh) 2021-03-09
US20170358674A1 (en) 2017-12-14
JP6427595B2 (ja) 2018-11-21

Similar Documents

Publication Publication Date Title
CN104685635B (zh) 半导体装置
TWI538210B (zh) 半導體裝置及其製造方法
CN104508808B (zh) 半导体装置及其制造方法
KR101542840B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
CN105027296B (zh) 半导体装置及其制造方法
CN107636841A (zh) 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置
KR102075530B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법, 및 이를 포함하는 표시장치
CN108140675A (zh) 半导体装置及其制造方法
CN103646924B (zh) 薄膜晶体管阵列基板及其制备方法、显示装置
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JP2004273614A (ja) 半導体装置およびその製造方法
WO2007091405A1 (ja) 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
KR101364361B1 (ko) 표시 장치 및 표시 장치의 제조 방법
CN104779254A (zh) 薄膜晶体管阵列面板及其制造方法
US8884286B2 (en) Switching element, display substrate and method of manufacturing the same
TWI535033B (zh) A method for manufacturing a thin film transistor substrate, and a thin film transistor substrate manufactured by the method
CN107078165A (zh) 半导体装置、液晶显示装置和半导体装置的制造方法
CN104285286A (zh) 半导体装置及其制造方法
TW201310646A (zh) 半導體裝置及其製造方法
CN109661729A (zh) 有源矩阵基板及其制造方法
CN110246900A (zh) 半导体装置及其制造方法
CN109791893A (zh) 薄膜晶体管基板、薄膜晶体管基板的制造方法以及显示装置
CN109786468A (zh) 半导体装置
CN104335332B (zh) 半导体装置及其制造方法
CN108701719A (zh) 半导体装置和半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant