CN115249617A - 半导体器件及其制备方法 - Google Patents
半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN115249617A CN115249617A CN202211154849.5A CN202211154849A CN115249617A CN 115249617 A CN115249617 A CN 115249617A CN 202211154849 A CN202211154849 A CN 202211154849A CN 115249617 A CN115249617 A CN 115249617A
- Authority
- CN
- China
- Prior art keywords
- layer
- source
- insulating layer
- drain electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000010410 layer Substances 0.000 claims abstract description 316
- 239000002346 layers by function Substances 0.000 claims abstract description 87
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000002360 preparation method Methods 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims description 47
- 239000011149 active material Substances 0.000 claims description 19
- 238000005240 physical vapour deposition Methods 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 9
- 239000007772 electrode material Substances 0.000 claims description 8
- 238000000231 atomic layer deposition Methods 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 238000003384 imaging method Methods 0.000 claims description 3
- 238000005286 illumination Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000002161 passivation Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000012811 non-conductive material Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请公开一种半导体器件及其制备方法，能够保护有源层不受后续制程影响且制备成本较低。本申请提供一种半导体器件的制备方法，包括以下步骤：提供衬底；在所述衬底上表面形成栅极功能层，且所述栅极功能层沿第一方向分布的第一端和第二端均呈第一台阶状；在所述栅极功能层上表面形成绝缘层，所述绝缘层沿第一方向分布的第一端和第二端呈第二台阶状；在所述绝缘层上表面形成源漏极功能层，所述源漏极功能层暴露所述绝缘层的顶面，且所述源漏极功能层与所述绝缘层的顶面平滑相接；在暴露的所述绝缘层的顶面以及所述源漏极功能层表面形成有源层，所述有源层的第一区域位于所述源漏极功能层上方。
Description
技术领域
本申请涉及半导体器件领域，具体涉及半导体器件及其制备方法。
背景技术
现有薄膜晶体管中，主要有两大类，一种是TG（Top Gate，顶栅）结构的TFT（Thinfilm transistor，薄膜晶体管），主要是将有源层（Active，有源层，即半导体层）做在Gate（栅）层的底部（图1），另一种是BCE（Back Channel Etch，背沟道刻蚀）结构的TFT，主要是将有源层做在Gate层顶部（图2）。
TG TFT的优势在有源层能很好的被栅极保护起来，以免后面制程的影响，但是TGTFT的缺点也比较明显，即TG TFT结构需要的光照（Litho）次数较多，成本较高。
BCE TFT具有尺寸小，沟道长度小，成本较低、制备过程中所需光照次数较少的优势。但是BCE TFT的缺点也比较明显，即有源层没有得到栅层的保护，因此有源层容易受后面制程，特别是刻蚀制程的影响，从而影响BCE TFT器件性质。
如何兼顾TG TFT和BCE TFT结构的优点，能够保护有源层不受后续制程影响且保持较低的制备成本，是本领域亟待研究完善的方向。
发明内容
鉴于此，本申请提供一种半导体器件及其制备方法，能够保护有源层不受后续制程影响且制备成本较低。
本申请提供一种半导体器件的制备方法，包括以下步骤：提供衬底；在所述衬底上表面形成栅极功能层，且所述栅极功能层沿第一方向分布的第一端和第二端均呈第一台阶状；在所述栅极功能层上表面形成绝缘层，所述绝缘层沿第一方向分布的第一端和第二端呈第二台阶状；在所述绝缘层上表面形成源漏极功能层，所述源漏极功能层暴露所述绝缘层的顶面，且所述源漏极功能层与所述绝缘层的顶面平滑相接；在暴露的所述绝缘层的顶面以及所述源漏极功能层表面形成有源层，所述有源层的第一区域位于所述源漏极功能层上方。
可选的，在所述绝缘层上表面形成源漏极功能层包括以下步骤：在所述绝缘层上表面形成源漏极材料层；对所述源漏极材料层进行平坦化处理，以部分去除所述源漏极材料层，暴露所述绝缘层的顶面，并以剩余的源漏极材料层作为所述源漏极功能层。
可选的，在所述绝缘层上表面形成源漏极功能层后，还包括以下步骤：对所述绝缘层的顶面以及源漏极功能层的相接处进行平坦化处理。
可选的，所述源漏极功能层的顶面与所述绝缘层的顶面齐平，以使得所述源漏极功能层与所述绝缘层的顶面平滑相接。
可选的，所述在暴露的所述绝缘层的顶面以及所述源漏极功能层表面形成有源层包括以下步骤：在所述绝缘层的顶面以及所述源漏极功能层表面形成有源材料层；在所述有源材料层的上表面形成第一掩膜层；图形化所述第一掩膜层，且图形化后的所述第一掩膜层至少覆盖所述有源材料层的第一区域，所述第一区域位于所述有源材料层沿所述第一方向分布的第一端和第二端；从所述第一掩膜层暴露的有源材料层向下，沿垂直所述衬底上表面向下的方向刻蚀所述有源材料层至暴露所述源漏极功能层表面，并以剩余的所述有源材料层作为所述有源层；去除所述第一掩膜层。
可选的，所述第一区域在所述栅极功能层上表面的投影位于所述栅极功能层的上表面内。
可选的，在所述衬底上表面形成栅极功能层的方法包括：在所述衬底表面形成栅极材料层；在所述栅极材料层的上表面形成第二掩膜层；图形化所述第二掩膜层，以暴露所述栅极材料层沿第一方向分布的第一端和第二端；从所述栅极材料层沿第一方向分布的第一端和第二端的暴露区域，沿垂直所述衬底上表面向下的方向，刻蚀所述栅极材料层沿第一方向分布的第一端和第二端，使所述栅极材料层沿第一方向分布的第一端和第二端呈所述第一台阶状。
可选的，所述第二掩膜层包括光掩膜层，图形化所述光掩膜层时，包括以下步骤：对所述光掩膜层的中间区域进行第一曝光处理；对所述光掩膜层的中间区域沿第一方向分布的第一端和第二端分布的边缘区域进行第二曝光处理；对所述光掩膜层的第二区域的非中间区域所在侧分布的第三区域进行第三曝光处理；所述第一曝光处理、第二曝光处理以及第三曝光处理的曝光量依次增大或依次减小，以实现对所述光掩膜层进行分区域的图形化。
可选的，所述第一台阶包括低于所述栅极材料层的顶面的第一台阶面，所述第一台阶面对应至所述边缘区域。
可选的，采用物理气相沉积、化学气相沉积或原子层沉积中的至少一种，在所述栅极功能层上表面形成绝缘层；和/或采用物理气相沉积、化学气相沉积或原子层沉积中的至少一种，在所述绝缘层上表面形成源漏极功能层。
本申请还提供了一种半导体器件，包括：衬底；栅极功能层，覆盖于所述衬底上表面，所述栅极功能层沿第一方向分布的第一端和第二端分别形成有相对设置的第一台阶；绝缘层，覆盖于所述栅极功能层表面，并沿所述第一台阶表面分布，形成第二台阶；源漏极功能层，覆盖于所述绝缘层上表面，沿所述第二台阶分布，并暴露所述绝缘层的顶面，并与所述绝缘层的顶面平滑相接；有源层，形成于所述绝缘层的顶面，并至少覆盖所述源漏极功能层部分区域，且所述有源层的第一区域位于所述源漏极功能层上方。
本发明的半导体器件及其制备方法提供了一种新的TFT结构，能够同时兼顾TGTFT和BCE TFT的优点，结构简单，制程中使用的光照次数少，并且由于所述源漏极功能层与所述绝缘层的顶面平滑相接，因此在相接区域形成所述有源层时，所述有源层发生断裂的可能性降低，所述有源层发生电性毁损的可能性降低，器件的稳定性得以提高。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中TG TFT的结构示意图。
图2为现有技术中BCE TFT的结构示意图。
图3为本申请一实施例中所述半导体器件的制备方法的步骤流程示意图。
图4至图15为本申请一实施例中制备所述半导体器件的过程中各步骤形成的结构示意图。
具体实施方式
研究发现，可以通过将有源层做在源漏层上部，来减少制备时的光照次数，然而研究还发现在制备所述半导体器件的过程中，有源层很容易出现断线，导致基于该半导体结构制备的半导体器件发生电性毁损。
以下结合附图以及实施例，对所述半导体器件及其制备方法作进一步的说明。
请参阅图3至图15，其中图3为本申请一实施例中所述半导体器件的制备方法的步骤流程示意，图4至图15为本申请一实施例中制备所述半导体器件的过程中各步骤形成的结构示意图。
在该实施例中，所述本申请提供一种半导体器件的制备方法，包括以下步骤：步骤S1：提供衬底100；步骤S2：在所述衬底100上表面形成栅极功能层101，且所述栅极功能层101沿第一方向分布的第一端和第二端均呈第一台阶A状；步骤S3：在所述栅极功能层101上表面形成绝缘层103，所述绝缘层103沿第一方向分布的第一端和第二端呈第二台阶B状；步骤S4：在所述绝缘层103上表面形成源漏极功能层104，所述源漏极功能层104暴露所述绝缘层103的顶面，且所述源漏极功能层104与所述绝缘层103的顶面平滑相接；步骤S5：在暴露的所述绝缘层103的顶面以及所述源漏极功能层104表面形成有源层105，所述有源层105的第一区域1052位于所述源漏极功能层104上方。
在该实施例中，所述制备方法能够兼顾TG TFT和BCE TFT的优点，有源层105仍位于源漏极功能层104的上层，本质仍旧为BCE结构，因此制备的制程中使用的光照次数少，结构简单，还可以避免源漏极功能层104刻蚀时损害到有源层105。
并且，由于所述源漏极功能层104与所述绝缘层103的顶面平滑相接，因此在相接区域形成所述有源层105时，有源层105无需攀爬源漏极功能层104与绝缘层相接处的陡坡，即使采用物理气相沉积（PVD，Physical Vapour Deposition）制备所述有源层105，也可以避免由于有源层105的侧墙覆盖（Side wall coverage）问题导致的断线，所述有源层105发生电性毁损的可能性降低，器件的稳定性得以提高，并且提高稳定性的成本较低，也不会对所述有源层105造成其他的影响。
并且，由于所述有源层105的第一区域1052位于所述源漏极功能层104上方，因此所述有源层105与所述源漏极功能层104至少通过所述第一区域1052相接触，实现电信号传导的功能。
请参阅图4，为本申请一实施例中所述半导体器件中的衬底100的结构示意图。
所述衬底100可以是玻璃基板等，也可以是树脂材料的基板等，通常呈长方体。
在一些该实施例中，所述在所述衬底100上表面形成栅极功能层101包括：在所述衬底100表面形成栅极材料层1011，此处可参阅图5，为本申请一实施例中所述半导体器件中的衬底100上形成栅极材料层1011后的结构示意图；在所述栅极材料层1011的上表面形成第二掩膜层200；图形化所述第二掩膜层200，以暴露所述栅极材料层1011沿第一方向分布的第一端和第二端，此处可参阅图7，为本申请一实施例中所述半导体器件中的栅极材料层1011上方形成第二掩膜层200后的结构示意图；从所述栅极材料层1011沿第一方向分布的第一端和第二端的暴露区域，沿垂直所述衬底100上表面向下的方向，刻蚀所述栅极材料层1011沿第一方向分布的第一端和第二端，使所述栅极材料层1011沿第一方向分布的第一端和第二端呈所述第一台阶A状，此处可参阅8，为本申请一实施例中所述半导体器件中的栅极材料层1011被图形化后形成栅极功能层101的结构示意图。
在该实施例中，所述第一方向指的是图示方向，为所述半导体器件的侧面剖切方向。实际上，在一些其他的实施例中，也可以在其他的方向上，在所述半导体器件的各个膜层中形成所述第一台阶A、第二台阶B等，本领域的技术人员可以根据需要设置所述第一端和第二端所在的规定方向。
在一些实施例中，所述栅极材料层1011为金属材料层，主要选择钼（Mo）等金属材料。
在图6所示的实施例中，所述第二掩膜层200包括光掩膜层，图形化所述光掩膜层时，包括以下步骤：对所述光掩膜层的中间区域2001进行第一曝光处理；对所述光掩膜层的中间区域2001沿第一方向分布的第一端和第二端分布的边缘区域2002进行第二曝光处理；对所述光掩膜层的第二区域的非中间区域所在侧分布的第三区域2003进行第三曝光处理；所述第一曝光处理、第二曝光处理以及第三曝光处理的曝光量依次增大或依次减小，以实现对所述光掩膜层进行分区域的图形化。
在图6所示的实施例中，采用灰阶光掩膜102（Half tone mask）来形成不同的曝光区域。所述灰阶光掩膜102的不同区域对应至不同的透光量，因此可以对该灰阶光掩膜102下方的光掩膜层进行不同程度的曝光，从而在所述栅极材料层1011表面形成多个高度不一的光掩膜层图案。
在图6所示的实施例中，所述灰阶光掩膜102包括两个区域，其中半曝光区域1022可以帮助该区域下方的光掩膜层实现半曝光，未曝光区域1021可以帮助该区域下方的光掩膜层不被曝光。所述第三曝光区域为全曝光区域，未被所述灰阶光掩膜102所阻挡。
在一些实施例中，所述光掩膜层为正向感光光刻胶，随着曝光量的增大，所述光掩膜层的被去除量增大。所述第一曝光处理对应至未曝光，对应至没有光照的情况下；所述第二曝光处理对应至半曝光，对应至一半光照的情况下；所述第三曝光处理对应至全曝光，对应至全部光照的情况下。并且在进行所述全曝光时，所述正向感光光刻胶能够全部被去除。
在该实施例中，图形化后的光掩膜层按中间区域2001、边缘区域2002以及第三区域2003的顺序逐渐变薄，如图7所示，完成了图形化后的所述光掩膜层呈台阶状。
在一些其他的实施例中，所述光掩膜层为负向感光光刻胶，随着曝光量的增大，所述光掩膜层的被去除量减少，此时，所述第一曝光处理、第二曝光处理以及第三曝光处理对应的曝光量逐渐减小。在这些实施例中，所述第一曝光处理对应至全曝光，第二曝光处理对应至半曝光，所述第三曝光处理对应至未曝光。
由于所述光掩膜层的厚度与所述栅极材料层1011被刻蚀的厚度直接相关，因此所述栅极材料层1011被刻蚀后，可以形成如图8所示的第一台阶A状。
请参阅图8，采用干法刻蚀的方法对所述栅极材料层1011进行刻蚀，并且，与该光掩膜层的中间区域2001对应的栅极材料层1011被刻蚀的量最少，与该光掩膜层的边缘区域2002对应的栅极材料层1011被刻蚀的量适中，与所述光掩膜层的第三区域2003对应的栅极材料层1011被完全被刻蚀，并暴露出所述栅极材料层1011下方的衬底100。
实际上，也可采用其他的方法对所述栅极材料层1011进行刻蚀。也可以在根据需要选择所述第二掩膜层200的具体材料。在一些其他的实施例中，可采用多次对所述栅极材料层1011进行刻蚀的方法，对所述栅极材料层1011分区域进行刻蚀，形成如图8所示的第一台阶A状。
在一些实施例中，所述第一台阶A包括低于所述栅极材料层1011的顶面的第一台阶A面，所述第一台阶A面对应至所述边缘区域2002。
在一些实施例中，采用物理气相沉积、化学气相沉积或原子层沉积中的至少一种，在所述栅极功能层101上表面形成绝缘层103。各处的所述绝缘层103厚度相同，因此所述绝缘层103也根据第一台阶A的分布规律，呈第二台阶B状，此处如图9所示。
在一些实施例中，所述绝缘层103的材料主要是介电材料，即非导电材料，以SiOx，SiNx，SiONx以及他们之间的叠层(以SiOx/SiNx)为主。
在图9所示的实施例中，所述绝缘层103的部分顶面在所述栅极功能层101的顶面下方，给所述源漏极材料层1041留下制备的空间，使制备好的源漏极材料层1041的顶面能够与所述绝缘层103的顶面平滑相接。
在一些实施例中，采用物理气相沉积、化学气相沉积或原子层沉积中的至少一种，在所述绝缘层103上表面形成源漏极功能层104。
具体的，在所述绝缘层103上表面形成源漏极功能层104包括以下步骤：采用物理气相沉积、化学气相沉积或原子层沉积中的至少一种，在所述绝缘层103上表面形成源漏极材料层1041，如图10所示；对所述源漏极材料层1041进行平坦化处理，以部分去除所述源漏极材料层1041，暴露所述绝缘层103的顶面，并以剩余的源漏极材料层1041作为所述源漏极功能层104（请参考图11）。
在一些实施例中，源漏极材料层1041为金属材料层，主要包括钼（Mo）、铝（Al）等金属材料，以及他们之间的叠层（Mo/Al，Mo/Al/Mo）为主。
在一些实施例中，对所述绝缘层103的顶面以及源漏极功能层104的相接处进行平坦化处理。
在一些实施例中，所述绝缘层103的顶面以及源漏极功能层104顶面齐平，以使得所述源漏极功能层104与所述绝缘层103的顶面平滑相接，避免了形成在所述源漏极功能层104上表面的有源层105因源漏极功能层104与所述绝缘层103的顶面之间的高度差引起的断线。
实际上，也可对所述绝缘层103的顶面以及源漏极功能层104的相接处进行处理，保持所述源漏极功能层104与所述绝缘层103的顶面平滑相接即可，至少避免有源层105在相接处因为过大的高度差发生断线。
在一些实施例中，所述平坦化处理包括化学机械研磨（CMP，Chemical MechanicalPolish）。
在一些实施例中，所述在暴露的所述绝缘层103的顶面以及所述源漏极功能层104表面形成有源层105包括以下步骤：在所述绝缘层103的顶面以及所述源漏极功能层104表面形成有源材料层1051，如图12所示；在所述有源材料层1051的上表面形成第一掩膜层106；图形化所述第一掩膜层106，且图形化后的所述第一掩膜层106至少覆盖所述有源材料层1051的第一区域1052，如图13所示，所述第一区域1052（请参考图14）包括所述有源材料层在第一方向上的第一端和第二端，并位于所述源漏极功能层上方；从所述第一掩膜层106暴露的有源材料层1051向下，沿垂直所述衬底100上表面向下的方向刻蚀所述有源材料层1051至暴露所述源漏极功能层104表面，并以剩余的所述有源材料层1051作为所述有源层105，如图14所示；去除所述第一掩膜层106。
在一些实施例中，所述第一区域1052在所述栅极功能层101上表面的投影位于所述栅极功能层101的上表面内。
在这些实施例中，有源层105与源漏极功能层104相交的第一区域1052，在所述栅极功能层101所在表面的投影位于所述栅极功能层101内，从而使栅极、源极/漏极以及有源层105相对设置的区域内可以产生电流，实现栅极、源极/漏极以及有源层105之间的电信号传导的功能。
在一些实施例中，在形成了所述有源层105后，还在所述有源层105的上表面，以及暴露的所述绝缘层103的表面，形成钝化层107，如图15所示。所述钝化层107包裹下方的功能层，为下方的功能层提供保护。所述钝化层107的制备材料包括非导电材料层，包括SiOx和SiONx等中的至少一种。
本申请在第二方面还提供了一种半导体器件。
请参阅图14，在该实施例中，所述半导体器件包括：衬底100；栅极功能层101，覆盖于所述衬底100上表面，所述栅极功能层101沿第一方向分布的第一端和第二端分别形成有相对设置的第一台阶A；绝缘层103，覆盖于所述栅极功能层101表面，并沿所述第一台阶A表面分布，形成第二台阶B；源漏极功能层104，覆盖于所述绝缘层103上表面，沿所述第二台阶B分布，并暴露所述绝缘层103的顶面，并与所述绝缘层103的顶面平滑相接；有源层105，形成于所述绝缘层103的顶面，并至少覆盖所述源漏极功能层104部分区域，所述有源层105的第一区域位于所述源漏极功能层上方。
在图15所示的实施例中，还在图14所示的实施例所示的半导体器件上表面形成了一钝化层107，为下方的功能层提供保护。所述钝化层107的制备材料包括非导电材料层，包括SiOx和SiONx等中的至少一种。
在该实施例中，所述半导体器件能够兼顾TG TFT和BCE TFT的优点，有源层仍位于源漏极功能层的上层，本质仍旧为BCE结构，因此制备的制程中使用的光照次数少，结构简单，还可以避免源漏极功能层刻蚀时损害到有源层。
并且，由于所述源漏极功能层与所述绝缘层的顶面平滑相接，因此在相接区域形成所述有源层时，有源层105无需攀爬源漏极功能层104与绝缘层相接处的陡坡，即使采用物理气相沉积（PVD，Physical Vapour Deposition）制备所述有源层，也可以避免由于有源层的侧墙覆盖（Side wall coverage）问题导致的断线，所述有源层发生电性毁损的可能性降低，器件的稳定性得以提高，并且提高稳定性的成本较低，也不会对所述有源层造成其他的影响。
以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (11)
1.一种半导体器件的制备方法，其特征在于，包括以下步骤：
提供衬底；
在所述衬底上表面形成栅极功能层，且所述栅极功能层沿第一方向分布的第一端和第二端均呈第一台阶状；
在所述栅极功能层上表面形成绝缘层，所述绝缘层沿所述第一方向分布的第一端和第二端呈第二台阶状；
在所述绝缘层上表面形成源漏极功能层，所述源漏极功能层暴露所述绝缘层的顶面，且所述源漏极功能层与所述绝缘层的顶面平滑相接；
在暴露的所述绝缘层的顶面以及所述源漏极功能层表面形成有源层，所述有源层的第一区域位于所述源漏极功能层上方。
2.根据权利要求1所述的制备方法，其特征在于，在所述绝缘层上表面形成源漏极功能层包括以下步骤：
在所述绝缘层上表面形成源漏极材料层；对所述源漏极材料层进行平坦化处理，以部分去除所述源漏极材料层，暴露所述绝缘层的顶面，并以剩余的源漏极材料层作为所述源漏极功能层。
3.根据权利要求1所述的制备方法，其特征在于，在所述绝缘层上表面形成源漏极功能层后，还包括以下步骤：
对所述绝缘层的顶面以及源漏极功能层的相接处进行平坦化处理。
4.根据权利要求1所述的制备方法，其特征在于，所述源漏极功能层的顶面与所述绝缘层的顶面齐平，以使得所述源漏极功能层与所述绝缘层的顶面平滑相接。
5.根据权利要求1所述的制备方法，其特征在于，所述在暴露的所述绝缘层的顶面以及所述源漏极功能层表面形成有源层包括以下步骤：
在所述绝缘层的顶面以及所述源漏极功能层表面形成有源材料层；
在所述有源材料层的上表面形成第一掩膜层；
图形化所述第一掩膜层，且图形化后的所述第一掩膜层至少覆盖所述有源材料层的第一区域，所述第一区域位于所述有源材料层沿所述第一方向分布的第一端和第二端；
从所述第一掩膜层暴露的有源材料层向下，沿垂直所述衬底上表面向下的方向刻蚀所述有源材料层至暴露所述源漏极功能层表面，并以剩余的所述有源材料层作为所述有源层；
去除所述第一掩膜层。
6.根据权利要求1所述的制备方法，其特征在于，所述第一区域在所述栅极功能层上表面的投影位于所述栅极功能层的上表面内。
7.根据权利要求1所述的制备方法，其特征在于，在所述衬底上表面形成栅极功能层的方法包括：
在所述衬底表面形成栅极材料层；
在所述栅极材料层的上表面形成第二掩膜层；
图形化所述第二掩膜层，以暴露所述栅极材料层沿所述第一方向分布的第一端和第二端；
从所述栅极材料层沿所述第一方向分布的第一端和第二端的暴露区域，沿垂直所述衬底上表面向下的方向，刻蚀所述栅极材料层沿所述第一方向分布的第一端和第二端，使所述栅极材料层沿所述第一方向分布的第一端和第二端呈所述第一台阶状。
8.根据权利要求7所述的制备方法，其特征在于，所述第二掩膜层包括光掩膜层，图形化所述光掩膜层时，包括以下步骤：
对所述光掩膜层的中间区域进行第一曝光处理；
对所述光掩膜层的中间区域沿所述第一方向分布的第一端和第二端分布的边缘区域进行第二曝光处理；
对所述光掩膜层的第二区域的非中间区域所在侧分布的第三区域进行第三曝光处理；
所述第一曝光处理、第二曝光处理以及第三曝光处理的曝光量依次增大或依次减小，以实现对所述光掩膜层进行分区域的图形化。
9.根据权利要求8所述的制备方法，其特征在于，所述第一台阶包括低于所述栅极材料层的顶面的第一台阶面，所述第一台阶面对应至所述边缘区域。
10.根据权利要求1所述的制备方法，其特征在于，采用物理气相沉积、化学气相沉积或原子层沉积中的至少一种，在所述栅极功能层上表面形成绝缘层；和/或，
采用物理气相沉积、化学气相沉积或原子层沉积中的至少一种，在所述绝缘层上表面形成源漏极功能层。
11.一种半导体器件，其特征在于，包括：
衬底；
栅极功能层，覆盖于所述衬底上表面，所述栅极功能层沿第一方向分布的第一端和第二端分别形成有相对设置的第一台阶；
绝缘层，覆盖于所述栅极功能层表面，并沿所述第一台阶表面分布，形成第二台阶；
源漏极功能层，覆盖于所述绝缘层上表面，沿所述第二台阶分布，并暴露所述绝缘层的顶面，并与所述绝缘层的顶面平滑相接；
有源层，形成于所述绝缘层的顶面，并至少覆盖所述源漏极功能层部分区域，所述有源层的第一区域位于所述源漏极功能层上方。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211154849.5A CN115249617B (zh) | 2022-09-22 | 2022-09-22 | 半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211154849.5A CN115249617B (zh) | 2022-09-22 | 2022-09-22 | 半导体器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115249617A true CN115249617A (zh) | 2022-10-28 |
| CN115249617B CN115249617B (zh) | 2023-02-10 |
Family
ID=83699221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211154849.5A Active CN115249617B (zh) | 2022-09-22 | 2022-09-22 | 半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115249617B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115881799A (zh) * | 2023-01-31 | 2023-03-31 | 广州粤芯半导体技术有限公司 | 半导体结构及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08160460A (ja) * | 1994-12-09 | 1996-06-21 | Sanyo Electric Co Ltd | 液晶表示装置 |
| US20130009219A1 (en) * | 2011-07-08 | 2013-01-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN107004603A (zh) * | 2014-11-28 | 2017-08-01 | 夏普株式会社 | 半导体装置及其制造方法 |
| CN107134497A (zh) * | 2017-07-03 | 2017-09-05 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、显示基板 |
| CN107454979A (zh) * | 2016-07-20 | 2017-12-08 | 深圳市柔宇科技有限公司 | 薄膜晶体管制造方法、tft阵列基板及柔性显示屏 |
| CN108933179A (zh) * | 2018-07-05 | 2018-12-04 | 深圳市华星光电半导体显示技术有限公司 | 一种薄膜晶体管及其制作方法 |
-
2022
- 2022-09-22 CN CN202211154849.5A patent/CN115249617B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08160460A (ja) * | 1994-12-09 | 1996-06-21 | Sanyo Electric Co Ltd | 液晶表示装置 |
| US20130009219A1 (en) * | 2011-07-08 | 2013-01-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN107004603A (zh) * | 2014-11-28 | 2017-08-01 | 夏普株式会社 | 半导体装置及其制造方法 |
| CN107454979A (zh) * | 2016-07-20 | 2017-12-08 | 深圳市柔宇科技有限公司 | 薄膜晶体管制造方法、tft阵列基板及柔性显示屏 |
| CN107134497A (zh) * | 2017-07-03 | 2017-09-05 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、显示基板 |
| CN108933179A (zh) * | 2018-07-05 | 2018-12-04 | 深圳市华星光电半导体显示技术有限公司 | 一种薄膜晶体管及其制作方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115881799A (zh) * | 2023-01-31 | 2023-03-31 | 广州粤芯半导体技术有限公司 | 半导体结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115249617B (zh) | 2023-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7851806B2 (en) | Thin film transistor liquid crystal display array substrate and manufacturing method thereof | |
| USRE41632E1 (en) | Liquid crystal display device and method of manufacturing the same | |
| US7476898B2 (en) | Thin film and manufacturing method of the same | |
| US7863616B2 (en) | Structure of thin film transistor array | |
| KR20070107188A (ko) | 트렌치 ｄｍｏｓ 트랜지스터 구조 | |
| CN108155246B (zh) | 薄膜晶体管及其制备方法、阵列基板 | |
| US7371592B2 (en) | Manufacturing method of thin film transistor array panel using an optical mask | |
| KR20110067765A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| CN115249617B (zh) | 半导体器件及其制备方法 | |
| US8471993B2 (en) | Common line structure and display panel and method of making the same | |
| US20040207791A1 (en) | Method of manufacturing IPS-LCD using 4-mask process | |
| KR20060133818A (ko) | 광 마스크와 박막 트랜지스터 기판의 제조 방법 및 그에의해 제조된 박막 트랜지스터 기판 | |
| US7279710B2 (en) | Structure and method of fabricating a transistor having a trench gate | |
| US7018747B2 (en) | Photomask having line end phase anchors | |
| US7429527B2 (en) | Method of manufacturing self-aligned contact openings | |
| US20070001214A1 (en) | Method of manufacturing flash memory device | |
| KR0135690B1 (ko) | 반도체소자의 콘택 제조방법 | |
| CN113206144B (zh) | 薄膜晶体管的制备方法、薄膜晶体管及显示面板 | |
| US20060079036A1 (en) | Method of manufacturing gate, thin film transistor and pixel | |
| KR100656910B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| US7015508B2 (en) | Thin film transistor structure | |
| KR100284071B1 (ko) | 반도체소자의 콘택 제조방법 | |
| US20030215752A1 (en) | Device manufacturing method | |
| CN116759298A (zh) | 一种形成光刻对准标记的方法和半导体器件 | |
| KR950000853B1 (ko) | 반도체소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 510700 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong Patentee after: Yuexin Semiconductor Technology Co.,Ltd. Address before: 510700 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong Patentee before: Guangzhou Yuexin Semiconductor Technology Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |